JPS6360525A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高融点金属とシリコンを反応させてシリサイド
層を形成し、そのシリサイドを構成材として用いる半導
体装置の製造方法に係り、特にシリサイド層を平滑な膜
とするに好適なシリサイド層の形成方法に関する。

〔従来の技術〕

従来、高融点金属とシリコンを反応させて平滑なシリサ
イド膜を形成する方法については，昭和６１年電気学会
全国大会シンポジウム予稿集５４ｐｐ２７−３０におい
て論じられている。その方法は、結晶性Ｓｉの上に金属
を堆積後もしくは堆積時に該金属とＳｉ界面をイオンビ
ームによって混合し、界面に存在する自然酸化膜などの
反応妨害膜を破壊するというものである。つまり１次の
ような考え方に基づいた方法が公知である。

大気中で弗酸の化学処理によってＳｉ表面の酸化膜を除
去してから、真空蒸着等によって金属膜を形成しても、
界面には自然酸化膜や炭素系の汚染膜が存在する。これ
らの汚染膜は、金属（特に高融点金属）とＳｉとの熱反
応によるシリサイド形成を妨害し、シリサイド膜表面荒
れを引起こす。

イオン注入によって界面混合を行なうと、界面の自然酸
化膜の様な汚染膜は破壊され、汚染膜構成元素（反応妨
害不純物）の濃度が薄められる。さらに、界面には薄い
ながらも、金属とＳｉとが二次元的に均一に混合された
混合層が存在する。従って、イオン注入により界面混合
を行なってから熱処理してシリサイドを形成すると、シ
リサイド反応が二次元的に均一に進行し、凹凸の少ない
シリサイド膜が形成できるという考え方によるものであ
る。上記引用文献には、この考え方の延長線上に基づく
他の方法も開示している。即ち、金属を堆積してからイ
オン注入による界面混合を行なうのではなく、金属を堆
積する少なくとも初期段階において、金属原子の一部を
イオン化し、加速して堆積する所謂イオン化蒸着を用い
ることにより、金属を通したイオン注入界面混合と等価
な効果を得ることができるというものである。

〔発明が解決しようとする問題点〕

上記従来技術のうち、金属を通したイオン注入混合の方
法では、上記引用文献には一部論じられているように、
金属膜が厚い場合や重い元素からなる金属膜の場合には
非常に高い注入エネルギーを要することになるので、実
用上イオン注入による界面混合が回連となる問題、界面
混合が効果的となる条件では金属膜厚あるいは形成され
るシリサイド膜厚に比しイオンが基板深くまで侵入して
しまい結晶欠陥の発生など基板に悪影響を及ぼす問題が
あった。

また、上記イオン代蒸着の方法では、界面混合の効率が
金属原子の質量、イオンのエネルギー。

イオン化原子の割合、真空度、蒸着速度に大きく左右さ
れるので、界面混合条件の最適化、蒸着条件の最適化、
金属材料の選択に自由度が少ないという問題があった。

本発明の目的は、高エネルギーイオンを用いる必要もな
く、また、金属堆積条件を制約することもなく、更には
、イオン照射を必ずしも用いる必要のないプロセス的自
由度の大きな平滑シリサイド膜形成方法を提供すること
にある。

〔問題点を解決するための手段〕

上記目的は、金属堆積前に、シリサイドが形成さるべき
部分、即ち、金属と接する部分のシリコン表面領域を予
め非晶質としておくことにより、達成される。

また、上記目的は、シリサイド化反応を金属／Ｓｉ界面
の全面で均一に起こさせることにより達成される。その
方法の１つとして反応温度の低温化があげられる。つま
り、反応が開始する温度が下がり、より反応が起こりや
すくなれば、金属／Ｓｉ界面全面で均一に反応核が発生
し、均一にシリサイド化反応が起こる。金属とＳｉの反
応が開始する温度は、金属の種類によって決まるもので
あるが、本発明は、金属とＳｉの界面に、反応開始温度
がＳｉよりも低いゲルマニウム（以下Ｇｅと記す）の薄
層をはさむことによって１反応温度低温化を図るもので
ある。

〔作用〕

本発明は平滑なシリサイド膜を形成するための必要充分
条件を見出したことに基づいている。即ち、金属とシリ
コンを反応させてシリサイド膜を形成する際、シリサイ
ド膜が平滑となるためには反応が面内で均一に起る必要
がある。そのためには、反応妨害膜によって面内で反応
が同時に進行しなくなることを避ける（即ち１反応妨害
膜のない状態を作るか、反応の妨げにならぬ程度に破壊
する）ことに加え１反応妨害膜の影響がない状態での真
のシリサイド化反応を均一２次元成長とすることか必要
である。シリサイド化反応を均一２次元成長とするには
、金属／Ｓｉ界面全面に均一に微細なシリサイド核が安
定に形成されねばならないが、金属と接している部分の
Ｓｉが非晶質であるとＳｉのとＳｉの結合が弱くなって
いるので。

界面のあらゆる場所で金属とＳｉの反応が容易に生じ、
界面全面に均一に微細シリサイド核が安定に形成される
。その結果、均一２次元成長が生じ、平滑なシリサイド
膜が形成される。囚に、Ｓｉが結晶であると、ＳｉとＳ
ｉの結合が強いので、反応が起るには、熱的平衡状態か
らのずれが大きくなることが必要であるため、空間的な
反応のゆらぎが大きくなり、形成されるシリサイド膜に
は凹凸が生じることが分った。なお、Ｓｉが非晶質であ
るか、超微細品位からなる多結晶質であるかの実際的判
別は必ずしも自明ではない、実験によれば、平均粒径が
１０ｎｍ以下の微細結晶粒からなる多結晶質と思われる
Ｓｉでも実質的に非晶質と同様の振舞をする場合が多く
、形成されるシリサイド膜の平滑性に関してもそれ程差
異がなかったので、本発明でいう非晶質とは、平均粒径
が１０ｎｍ以下の超微細結晶粒からなる多結晶質も含む
ものとする。

第３図を用いて１本発明の詳細な説明する。

Ｓｉ基板２１と金属２２の界面にＧｅの薄層あるいはＧ
ｅを含んだＪｌｉ１２３を形成する。これを熱処理する
と、まず金属とＧｅが反応する。金属とＳｉの反応より
も金属とＧｅの反応の方が反応開始温度が低いために面
内により均一に反応が起こる。

次に金属とＳｉの反応がはじまるが、既にＧｅとの反応
で均一に反応核が形成されているため、Ｇｅが無い場合
と比較して、引き続き、より均一に反応が進む、Ｇｅは
、Ｓｉと同じ■族の元素であり、金属との化合物（ジャ
ーマナイド）もシリサイドと同様の結晶構造をもってい
るため、シリサイドに対して悪影響を及ぼすことはない
。また、Ｇｅ層は反応して完全にシリサイド中に取り込
まれてしまうため、Ｓｉ基板側への影響も全くない。

このように、Ｇｅ層を金属とＳｉ基板の界面に形成する
ことによって、均一にシリサイド化反応を起こさせるこ
とができる。

〔実施例〕

〔実施例１〕 以下１本発明の一実施例を第１図により説明する。周知
の方法により、（１００）Ｓｉ基板１の表面にｎ型ウェ
ル２．ゲート酸化膜３．ゲート電極４、分離酸化膜５，
６を形成し、ソースもしくはドレインを形成すべき領域
に開口を形成した後、硼素（Ｂ）を約１０”／Ｃ１１８
添加した非晶質Ｓｉ７を０．３　μｍ堆積した（第１図
ａ）０次に、表面全面にレジスト膜を塗布し、イオンエ
ツチングを用いてソース８、ドレイン９部にのみ非晶質
Ｓｉ７を残し、非晶質Ｓｉの表面を清浄化した後、金属
チタン（Ｔｉ）１０を５０ｎｍ堆積した（第１図ｂ）、
その後、窒素Ｎｚ中で６５０℃、３０秒の熱処理を施し
、ソース８．ドレイン９上にＴｉシリサイド１１を形成
し、酸化膜上の未反応Ｔｉおよび窒化Ｔｉを過酸化水素
とアンモニアの水溶液で選択エツチングにより除去して
から、アルゴン（Ａｒ）中で９００℃、１５分の熱処理
を行ない、非晶質Ｓｉ７を結晶５ｉ１２と化すとともに
、ｐ半導電層１３をソース８．ドレイン９部に形成した
（第１図ｃ）、以下、周知の方法により１層間保護ＰＳ
Ｇ膜１４を形成、コンタクト開口を設けて電極１５を形
成し、Ｐ型ＭＯ３ＦＥＴとした（第１図ｄ）。

本実施例によれば、イオン照射を用いずに平滑なシリサ
イド膜を形成でき、かつ接合が急峻で、深さが浅くて２
次元効果の少ないＭＯＳＦＥＴが作製できるとの効果が
ある６本実施例ではｐ型ＭＯ８ＦＥＴ作製の例を示した
が、ｎ型ＭＯ３ＦＥＴの作製も同様に可能であることは
云うまでもない。

また、本実施例ではＴｉシリサイドを形成したがＺｒシ
リサイドも同様に形成できる。更に、他の高融点金属、
例えばＷやＭｏなども用いることができるが、ＷやＭｏ
などの金属場合にはＳｉ酸化膜を還元する作用がないの
で、金属を堆積する直前に非晶’５　Ｓ　ｉ　７の表面
をイオン照射し１表面の自然酸化膜を破壊しておくこと
が、シリサイド膜を平滑にするために必要となる場合が
あった。

また、非晶質Ｓｉ７に添加した不純物の拡散だけではオ
フセットゲートとなる場合があるが、その場合には、予
めソース、ドレイン接合を形成しておくことが必要であ
る。更に、非晶質Ｓｉの堆積時に不純物を添加しておく
のではなく、別途、イオンは打込み等により不純物を導
入することも可能であるこは云うまでもない、また、非
晶質Ｓｉを結晶化せずに、非晶質のまま用いることも可
能である。

〔実施例２〕 本発明の他の一実施例を第２図を用いて説明する。周知
の方法により、Ｓｉ基板１の表面にｎ型ウェル２、ゲー
ト酸化膜３、ゲート電極４、ｐ型溝電層１６、分離酸化
膜５，６を形成し、ソースもしくはドレインを形成すべ
き領域に開口を形成した後、Ｇｅイオンを５０ｋｅＶ、
１ｘｌＯＩ１１／ｄの条件で照射し、非晶質領域１７を
形成した（第２図ａ）。次に金属Ｔｉ１Ｏを５０膜ｍ堆
積し、Ｎｚ中で６５０℃、３０秒の熱処理を施し、ソー
ス８、ドレイン９上にＴｉシリサイド１１を形成、未反
応Ｔｉ、窒化Ｔｉを選択エツチングにより除去し、Ａｒ
中で８００℃、３膜秒の熱処理を行ない、非晶質領域１
７を単結晶とするとともに、Ｔｉシリサイド１１を安定
組成とした（第２図ｂ）。以下、前述と同じく、周知の
方法でＭＯＳＦＥＴを作成した（第２図Ｃ）。

本実施例によれば、Ｓｉを非晶質化するのに不活性なＧ
ａイオンを用いているので、ｐ型溝電層の活性不純物濃
度を乱さず、プロセス設計が容易であるとの効果がある
。なお、Ｇｅイオン照射とＴｉ堆積を同一真空チャンバ
内で行なうと防害膜の形成を回避できるので、平滑なシ
リサイド膜の形成がより完全に行なえることも確められ
た。目的によってはＧｅの代りにＳｉや活性不純物（Ａ
ｓ、Ｐ、Ｂなど）を用いて非晶質化してもよい。

〔実施例３〕 第４図は本発明の一実施例を説明する図である。

（１００）Ｓｉ基板２４に、Ｉ　Ｘ　１０−９Ｔｏｒｒ
の高真空中で、Ｇｅ２５を５膜ｍ蒸着し、引き続いてタ
ングステン（以下Ｗと記す）２６を１１００ｎ蒸着した
。この試料を窒素雰囲気中で９００℃、３０秒の条件で
熱処理した。形成されたＷＳｉｚ膜の膜厚は平均２５０
ｎｍであった。上記熱処理によりＷは全て反応し、ＷＳ
ｉｚとなっていることをＸ線回折及びオージェ電子分光
分析により確認した。また、Ｇａはシリサイド中にだけ
存在し、Ｓｉ基板側にはほとんど存在しないことを、２
次イオン質量分析法（ＳＩＭＳ）により確認した。

本実施例によれば、膜厚のバラツキは±４％以下、膜の
平滑性については、膜の表面の高低差で１５膜ｍと、Ｇ
ｅ層がない場合の同条件で形成したＷＳｉｚ膜と比較し
て、膜厚のバラツキで約１／８、膜表面の高低差で約１
／２ｏの改善が得られた。

〔実施例４〕 第５図を用いて、他の実施例を説明する。

（１００）Ｓｉ基板４上に、スパッタ法により、チタン
２７（以下Ｔｉと記す）を４０膜ｍ堆積した０次に、打
込みエネルギー１１０ｋｅＶ、打込みｉｌ　Ｉ　Ｘ　１
０　”Ｑｌｌ−２で、Ｇｅイオンを打込み。

Ａｒ雰囲気中で８００’Ｃ１３０秒の条件で熱処理を行
なった。上記の打込みエネルギーでは、Ｇｅイオンの投
影飛程がチタンとＳｉ基板の界面付近となる。形成され
たＴｉ５ｉｚ膜の膜厚は平均１１００ｎであった。本実
施例によれば、Ｇｅイオンを打込まず他は同条件で形成
したＴ　ｉ　Ｓ　ｉ　２膜と比較して、膜厚のバラツキ
で約１１５倍、膜表面の高低差で約１／１２倍の改善が
得られた。

本実施例のように、本発明の効果は、Ｇｅだけの層を形
成せずに１×１０２０■−３程度のＧｅを金属Ｓｉの界
面に存在させるだけで十分に得ることができる。

〔実施例５〕 第６図は、他の実施例を説明する図で、本発明の方法を
用いて形成したシリサイド膜をダイオードに適用した例
である。酸化膜９によってパターニングされているｎ型
、１ｏΩ・印の（１００）８１基板中に打込みエネルギ
ー６０　ｋ　ｅ　Ｖ　、打込み量４Ｘ１０工２０−２で
、ＢＦ２＋をイオン打込みした後、Ｎ２雰囲気中で１１
５０’Ｃ，２０時間の熱処理を行なって形成したＰウェ
ル２８を形成した。

次に、スパッタ法により４０ｎｍのＴｉを堆積した後、
実施例２と同様の条件でＧｅをイオン打込み！、／（第
４図（ａ））Ｎ２雰囲気中で６００℃、６０分の熱処理
、過酸化水素水：アンモニア：水＝１：１：５の液中で
のウェットエツチングによる酸化膜９上の未反応のＴｉ
の選択除去、およびＡｒ雰囲気中、８００”Ｃ３０秒の
熱処理によりチタンシリサイド３０を形成した（第６図
（ｂ））。

ソシテ、ヒ素を１３０ｋｅＶ、ＩＸＩＯ１８ｃｍ−”＋
７）条件でイオン打込みし、Ｎｚ雰囲気中、９５０℃３
０分の熱処理で活性化して高濃度ｎ型層３１を形成し、
ダイオードを形成した（第６図（ｃ））。

ダイオード部の大きさは２００μｍ　である０本実施例
によれば、耐圧１８Ｖ、接合リーク電流５Ｘ　１０””
’Ａ　が得られ、従来法で形成したチタンシリサイド膜
を用いた同じ構造のダイオードと比較して、耐圧で５Ｖ
、接合リーク電流で１／１゜倍の改善が得られた。

以上、タングステンシリサイド及びチタンシリサイドに
ついての例を示したが、金属シリサイドの種類はこれら
に限定されるものではなく、例えば、モリブデンシリサ
イドやタンタルシリサイドなど、他の金属シリサイドに
ついても同様の効果が得られる。また、Ｓｉ基板につい
ては単結晶基板でなくてもよく、多結晶でもよい。

〔発明の効果〕

本発明によれば、金属の種類、金属の堆積条件に制約を
加えることなく、該金属とＳｉの固相反応により平滑な
シリサイド膜を形成できるので、シリサイド膜厚を含む
素子の構造設計、プロセス設計の自由度を顕著に増大さ
せることができ、浅い接合に対しても信頼性の高いコン
タクトを形成できるという効果がある。

また、本発明によれば、金属／　Ｓ　ｉの固相反応によ
り金属シリサイド膜を形成する場合において。

反応を均一に起こさせることができるため、平滑でかつ
膜厚のそろった金属シリサイド膜を形成することかでき
る。本発明の方法を用いて形成した上記特徴を持つ金属
シリサイド膜は、半導体装置への適用に特に適したもの
である。

【図面の簡単な説明】

第１図は本発明の一実施例を説明する図、第２図は本発
明の他の実施例を説明する図である。第３図は本発明の
詳細な説明するための図、第４図乃至第６図は本発明の
異なる実施例を示す図である。 １・・・Ｓｉ基板、２・・・ウェル、３・・・ゲート酸
化膜、４・・・ゲート電極、５，６・・・分離酸化膜、
７．１７・・・非晶質Ｓｉ、８・・・ソース、９・・・
ドレイン、１０・・・金属Ｔｉ、１１・・・Ｔｉシリサ
イド、１２・・・結晶Ｓｉ、１３．１６・・・Ｐ型導電
層、１４・・・ＰＳＧ膜、１５・・・電極、２１・・・
Ｓｉ基板、２２・・・金属、２３・・・Ｇｅを含む層、
３０・・・チタンシリサイド。 ＼＼こ 嘉　Ｚ　図 Ｚ５図 冨　６　図 （＾） （ｂ） （Ｃ）

Claims (1)

1. 【特許請求の範囲】 １、露出したシリコンを表面の少なくとも一部分に設け
   た基板上に金属膜を堆積し、熱的反応により、該金属と
   シリコンが接する領域に該金属のシリサイドを形成する
   半導体装置の製造方法において、該金属に接するシリコ
   ンの少なくとも表面領域を予め非晶質シリコンとしてお
   くことを特徴とする半導体装置の製造方法。 ２、上記非晶質シリコンに電気的活性となり得る不純物
   が含まれていることを特徴とする上記特許請求の範囲第
   １項記載の半導体装置の製造方法。 ３、上記非晶質シリコンをイオンビーム照射により形成
   することを特徴とする特許請求の範囲第１項記載の半導
   体装置の製造方法。 ４、上記非晶質を堆積した後に、金属層を形成し、熱反
   応によりシリサイド化する事を特徴とする特許請求の範
   囲第１項記載の半導体装置の製造方法。 ５、シリコンが表面に露出している部分を少なくとも１
   ケ所以上含む半導体基板上へ金属を堆積する工程と、該
   金属膜とシリコンが接している部分を含む領域にゲルマ
   ニウムを含む層を形成する工程を含み、かつ上記工程の
   後に該金属とゲルマニウムとシリコンを反応させて、金
   属シリサイドを形成する工程を含むことを特徴とする半
   導体装置の製造方法。