JP3341329B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3341329B2 JP3341329B2 JP01726193A JP1726193A JP3341329B2 JP 3341329 B2 JP3341329 B2 JP 3341329B2 JP 01726193 A JP01726193 A JP 01726193A JP 1726193 A JP1726193 A JP 1726193A JP 3341329 B2 JP3341329 B2 JP 3341329B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- thin film
- layer
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、イオン打込法で半導体
基板表面近傍に形成した不純物層と電極金属との間で良
好な電気的接触を有するのに好適な半導体装置の製造方
法に関する。
基板表面近傍に形成した不純物層と電極金属との間で良
好な電気的接触を有するのに好適な半導体装置の製造方
法に関する。
【０００２】
【従来の技術】近年のＬＳＩ製造では、ほとんどの場合
Ｎ型やＰ型の不純物層をシリコン基板内に形成するのに
イオン打込法を用いている。所望元素をイオン打込法に
よりシリコン基板に注入する際、打込装置や打込工程に
起因して素子の電気特性や信頼性を劣化させる元素によ
りＬＳＩが汚染される可能性がある。この汚染を防ぐ目
的で、打ち込まれるシリコン基板表面に薄いシリコン酸
化膜を形成し、その膜を通して基板にイオンを注入する
のが一般的である。このシリコン酸化膜は、打込工程終
了後、全部除去されるか、あるいは電極金属と接触させ
る部分のみ除去された後に金属を被着して電極を形成
し、その後に所定の熱処理を加えて線形な電流−電圧特
性、すなわちオ−ミック特性を有する電極−シリコン接
触が形成される。
Ｎ型やＰ型の不純物層をシリコン基板内に形成するのに
イオン打込法を用いている。所望元素をイオン打込法に
よりシリコン基板に注入する際、打込装置や打込工程に
起因して素子の電気特性や信頼性を劣化させる元素によ
りＬＳＩが汚染される可能性がある。この汚染を防ぐ目
的で、打ち込まれるシリコン基板表面に薄いシリコン酸
化膜を形成し、その膜を通して基板にイオンを注入する
のが一般的である。このシリコン酸化膜は、打込工程終
了後、全部除去されるか、あるいは電極金属と接触させ
る部分のみ除去された後に金属を被着して電極を形成
し、その後に所定の熱処理を加えて線形な電流−電圧特
性、すなわちオ−ミック特性を有する電極−シリコン接
触が形成される。
【０００３】
【発明が解決しようとする課題】上記の電極材料として
タングステン（Ｗ）やモリブデン（Ｍｏ）などの高融点
金属を用いた場合、従来の方法では非オ−ミックな電流
−電圧特性しか得られず、悪い場合には電気的な導通さ
え確保できないという問題を生じる。また、シリコン基
板上に金属を堆積する際、９５０℃程度の高温度で熱処
理しても上記金属とシリコン基板が反応しない場合が多
い。この原因として電極形成前に成長したシリコンの自
然酸化膜を考えるのが一般的であった。しかし、シリコ
ンの酸化膜を還元する能力があるチタン（Ｔｉ）を電極
とした場合も、チタンとシリコン基板が熱処理による反
応を示さない場合があることがジャ−ナル オブ バキ
ュアム７ サイエンス アンド テクノロジ、 エ−２
（１９８４年）第２６４頁から第２６８頁（Ｊ． Ｖａ
ｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ａ２，（１９８４），
ｐｐ２６４−２６８に報告されている。これは、シリコ
ン酸化膜を通してひ素（Ａｓ）やりん（Ｐ）イオンがシ
リコン基板に打ち込まれた場合が特に顕著で、これらの
元素が直接打ち込まれたシリコン基板とＴｉは５００℃
程度の温度で反応するのに対して、シリコン酸化膜を通
して注入した場合は７００℃の熱処理でも反応しないこ
とを報告している。
タングステン（Ｗ）やモリブデン（Ｍｏ）などの高融点
金属を用いた場合、従来の方法では非オ−ミックな電流
−電圧特性しか得られず、悪い場合には電気的な導通さ
え確保できないという問題を生じる。また、シリコン基
板上に金属を堆積する際、９５０℃程度の高温度で熱処
理しても上記金属とシリコン基板が反応しない場合が多
い。この原因として電極形成前に成長したシリコンの自
然酸化膜を考えるのが一般的であった。しかし、シリコ
ンの酸化膜を還元する能力があるチタン（Ｔｉ）を電極
とした場合も、チタンとシリコン基板が熱処理による反
応を示さない場合があることがジャ−ナル オブ バキ
ュアム７ サイエンス アンド テクノロジ、 エ−２
（１９８４年）第２６４頁から第２６８頁（Ｊ． Ｖａ
ｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ａ２，（１９８４），
ｐｐ２６４−２６８に報告されている。これは、シリコ
ン酸化膜を通してひ素（Ａｓ）やりん（Ｐ）イオンがシ
リコン基板に打ち込まれた場合が特に顕著で、これらの
元素が直接打ち込まれたシリコン基板とＴｉは５００℃
程度の温度で反応するのに対して、シリコン酸化膜を通
して注入した場合は７００℃の熱処理でも反応しないこ
とを報告している。
【０００４】本発明はシリコン酸化膜を通してイオン打
込みを行なうとともに、シリコン基板と上記金属との反
応を可能ならしめ、電極とシリコン基板表面近傍に形成
されたＮ型あるいはＰ型の高濃度不純物層との良好な電
気的接触が得られる半導体装置の製造方法を提供するこ
とを目的とする。
込みを行なうとともに、シリコン基板と上記金属との反
応を可能ならしめ、電極とシリコン基板表面近傍に形成
されたＮ型あるいはＰ型の高濃度不純物層との良好な電
気的接触が得られる半導体装置の製造方法を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】薄膜をとおしてイオン打
込みを行って形成した高濃度不純物層上に電極を形成す
る際、電極形成前に、ノックオン現象により半導体基板
内に押し出された上記薄膜を構成する酸素や窒素を多量
に含有する層を除去することによって達成される。
込みを行って形成した高濃度不純物層上に電極を形成す
る際、電極形成前に、ノックオン現象により半導体基板
内に押し出された上記薄膜を構成する酸素や窒素を多量
に含有する層を除去することによって達成される。
【０００６】
【作用】シリコン酸化膜を通して所望元素を打ち込んだ
シリコン基板と電極金属が反応しない原因を検討した。
打込みイオンはシリコン酸化膜中を通る間に上記シリコ
ン酸化膜を構成する酸素とシリコンに衝突する。衝突さ
れたこれらの元素はシリコン基板内に押し出される。こ
れは一般的にノックオン現象と呼ばれている。この押し
出された酸素は基板表面近傍でシリコン酸化物層を形成
して電極金属との反応を抑制するとともに、電気的な導
通不良を発生させることが明らかになった。したがっ
て、この押し出された酸素を除去することより金属とシ
リコンの反応を可能ならしめ、かつ電気的な導通を確保
することができる。特に金属としてＭｏやＷを用いたと
きに改善の効果が顕著であった。
シリコン基板と電極金属が反応しない原因を検討した。
打込みイオンはシリコン酸化膜中を通る間に上記シリコ
ン酸化膜を構成する酸素とシリコンに衝突する。衝突さ
れたこれらの元素はシリコン基板内に押し出される。こ
れは一般的にノックオン現象と呼ばれている。この押し
出された酸素は基板表面近傍でシリコン酸化物層を形成
して電極金属との反応を抑制するとともに、電気的な導
通不良を発生させることが明らかになった。したがっ
て、この押し出された酸素を除去することより金属とシ
リコンの反応を可能ならしめ、かつ電気的な導通を確保
することができる。特に金属としてＭｏやＷを用いたと
きに改善の効果が顕著であった。
【０００７】薄膜より半導体基板内に押し出される原子
の量やその基板内での深さ方向の分布は、打込イオンの
原子量、打込エネルギ、打込量、膜の構成元素の質量、
密度そしてその膜厚に依存する。ノックオン現象は質量
の重い元素イオンが注入された場合生じやすい。したが
って、打ち込みイオン種の中ではひ素（Ａｓ）が一番こ
の現象を生じやすく、リン（Ｐ）、ボロン（Ｂ）と軽元
素になるほど膜中の元素が基板内に押し出される量が少
なく、その深さも浅くなる。Ａｓイオン打込の場合、基
板内深さ方向分布におけるピ−ク位置では押し出された
元素の濃度が１０28原子／ｍ3に達する場合がある。こ
れらの濃度分布の予測値より本目的を達成するために除
去すべき基板材料の深さを決めることができる。例え
ば、シリコン基板上の２０ｎｍのシリコン酸化膜を通し
てＡｓイオンを打ち込んだ場合、打込エネルギが８０ｋ
ｅＶで押し出された酸素によるシリコン酸化物層の形成
を防ぐには約６０ｎｍ以上、１４０ｋｅＶでは約１００
ｎｍ以上の深さまで基板表面を除去する必要がある。こ
の除去すべき深さは次のような処理を施すことによって
浅くすることができる。それは、イオン打込後に上記薄
膜を除去し、窒素、水素、不活性ガス、あるいは真空中
で８００℃ないし１０００℃の熱処理を施すことであ
る。この場合は、酸素の基板表面への拡散、さらに外方
拡散そして析出により基板内での連続的なシリコン酸化
物層形成に寄与する酸素量が減少するため、基板表面の
除去すべき量は上の値より１０ないし３０％少なくとも
よい。
の量やその基板内での深さ方向の分布は、打込イオンの
原子量、打込エネルギ、打込量、膜の構成元素の質量、
密度そしてその膜厚に依存する。ノックオン現象は質量
の重い元素イオンが注入された場合生じやすい。したが
って、打ち込みイオン種の中ではひ素（Ａｓ）が一番こ
の現象を生じやすく、リン（Ｐ）、ボロン（Ｂ）と軽元
素になるほど膜中の元素が基板内に押し出される量が少
なく、その深さも浅くなる。Ａｓイオン打込の場合、基
板内深さ方向分布におけるピ−ク位置では押し出された
元素の濃度が１０28原子／ｍ3に達する場合がある。こ
れらの濃度分布の予測値より本目的を達成するために除
去すべき基板材料の深さを決めることができる。例え
ば、シリコン基板上の２０ｎｍのシリコン酸化膜を通し
てＡｓイオンを打ち込んだ場合、打込エネルギが８０ｋ
ｅＶで押し出された酸素によるシリコン酸化物層の形成
を防ぐには約６０ｎｍ以上、１４０ｋｅＶでは約１００
ｎｍ以上の深さまで基板表面を除去する必要がある。こ
の除去すべき深さは次のような処理を施すことによって
浅くすることができる。それは、イオン打込後に上記薄
膜を除去し、窒素、水素、不活性ガス、あるいは真空中
で８００℃ないし１０００℃の熱処理を施すことであ
る。この場合は、酸素の基板表面への拡散、さらに外方
拡散そして析出により基板内での連続的なシリコン酸化
物層形成に寄与する酸素量が減少するため、基板表面の
除去すべき量は上の値より１０ないし３０％少なくとも
よい。
【０００８】なお、シリコン酸化物層の除去した量が不
十分で酸素などのノックオンされた元素が少量残存する
場合は連続的な絶縁層を形成せず、不連続な島状の析出
物を形成する。このような状態では電極金属と基板が不
連続ではあるが反応できるため電気的な導通が得られる
ことがある。ただし、析出物が無い場合と比較して電極
と基板間抵抗が高くなる。したがって、除去すべき基板
の量は半導体装置に要求される上記抵抗によっても規定
される。
十分で酸素などのノックオンされた元素が少量残存する
場合は連続的な絶縁層を形成せず、不連続な島状の析出
物を形成する。このような状態では電極金属と基板が不
連続ではあるが反応できるため電気的な導通が得られる
ことがある。ただし、析出物が無い場合と比較して電極
と基板間抵抗が高くなる。したがって、除去すべき基板
の量は半導体装置に要求される上記抵抗によっても規定
される。
【０００９】また、イオン打込時にシリコン酸化膜を基
板に被覆した場合、上記イオン打ち込みによって高濃度
不純物層を形成した後に、酸素雰囲気中で熱処理をする
ことで基板表面を酸化し、この基板表面をエッチングす
ることによっても上記シリコン酸化物層を除去できる。
この場合は、８０ｋｅＶでのＡｓイオン打ち込みでは約
２０ｎｍのシリコン酸化物層が、１４０ｋｅＶに対して
は４０ないし５０ｎｍのシリコン酸化物層が形成され、
それをエッチング液により除去することで本目的を達成
できる。これは、酸素雰囲気中ではノックオンされた酸
素が基板表面側に移動することによってエネルギ−的に
安定化するためであると考えられる。
板に被覆した場合、上記イオン打ち込みによって高濃度
不純物層を形成した後に、酸素雰囲気中で熱処理をする
ことで基板表面を酸化し、この基板表面をエッチングす
ることによっても上記シリコン酸化物層を除去できる。
この場合は、８０ｋｅＶでのＡｓイオン打ち込みでは約
２０ｎｍのシリコン酸化物層が、１４０ｋｅＶに対して
は４０ないし５０ｎｍのシリコン酸化物層が形成され、
それをエッチング液により除去することで本目的を達成
できる。これは、酸素雰囲気中ではノックオンされた酸
素が基板表面側に移動することによってエネルギ−的に
安定化するためであると考えられる。
【００１０】上記では、イオン打込時にシリコン酸化膜
を基板に被覆したが、シリコン窒化膜によってもイオン
打込時の汚染を防止できる。シリコン窒化膜を用いた場
合は、基板内に押し出される元素は窒素である。イオン
打込後に１６０℃ないし１８０℃の熱りん酸あるいは反
応性プラズマにより上記シリコン窒化膜を除去する。こ
の後に上記のシリコン酸化膜被覆の場合と同じ方法で表
面から所望の深さまで基板内のシリコン窒化物層を除去
することによって、本目的を達成することができる。ま
た、基板内に押し出された窒素を、アンモニアガス雰囲
気で基板表面の所望深さまで窒化し、その窒化物層を熱
りん酸あるいは反応性プラズマにより除去することでも
本目的を達成できる。
を基板に被覆したが、シリコン窒化膜によってもイオン
打込時の汚染を防止できる。シリコン窒化膜を用いた場
合は、基板内に押し出される元素は窒素である。イオン
打込後に１６０℃ないし１８０℃の熱りん酸あるいは反
応性プラズマにより上記シリコン窒化膜を除去する。こ
の後に上記のシリコン酸化膜被覆の場合と同じ方法で表
面から所望の深さまで基板内のシリコン窒化物層を除去
することによって、本目的を達成することができる。ま
た、基板内に押し出された窒素を、アンモニアガス雰囲
気で基板表面の所望深さまで窒化し、その窒化物層を熱
りん酸あるいは反応性プラズマにより除去することでも
本目的を達成できる。
【００１１】上記には半導体基板としてシリコンを用い
た場合について示したが、ガリウムヒ素（ＧａＡｓ）な
どその他の半導体材料を用いた場合も同様に基板表面を
所望深さまで除去することにより本目的を達成できる。
た場合について示したが、ガリウムヒ素（ＧａＡｓ）な
どその他の半導体材料を用いた場合も同様に基板表面を
所望深さまで除去することにより本目的を達成できる。
【００１２】なお、電極材料として高融点金属の窒化物
や珪化物を用いても良い。
や珪化物を用いても良い。
【００１３】
＜実施例１＞以下、本発明の一実施例を図１のＭＯＳト
ランジスタの作製工程の流れと各工程の素子断面図によ
り説明する。シリコン基板１に素子間分離用酸化膜領域
２を設け、さらに８ｎｍ厚さのゲ−ト酸化膜３とゲ−ト
電極４を設けた後、Ａｓイオン５を５０ｋｅＶで５×１
０19／ｍ2打ち込んだ（図１（ａ））。このときノック
オン現象により押し出されたゲ−ト酸化膜中の酸素によ
って、シリコン酸化物層６がＡｓの不純物層７内に形成
された（図１（ｂ））。このシリコン酸化物層６を除去
するため、ゲ−ト電極周辺の酸化膜３をいったんフッ酸
系のエッチング液で除去した後にゲ−ト電極周辺の露出
したシリコン領域を酸化して１５ｎｍの酸化膜８を形成
した（図１（ｃ））。この酸化により基板内のシリコン
酸化物層はこの酸化膜の中に取り込まれた。次に層間絶
縁膜９を堆積し、所定位置にホトリソグラフィ技術と反
応性プラズマ技術により接続孔１０を開け、タングステ
ンを金属堆積用スパッタ装置により０．２μｍの厚さに
被着して電極１１とした。この電極形成後に水素雰囲気
中で７００℃，３０分の熱処理を行ない、タングステン
とシリコン基板表面を１０ｎｍ程度反応１２させた（図
１（ｄ））。このようにして形成されたＭＯＳトランジ
スタは従来のシリコン酸化物層６を除去しない場合に見
られた高接触抵抗成分によるトランジスタの立上り不良
の電流−電圧特性を生じなかった。
ランジスタの作製工程の流れと各工程の素子断面図によ
り説明する。シリコン基板１に素子間分離用酸化膜領域
２を設け、さらに８ｎｍ厚さのゲ−ト酸化膜３とゲ−ト
電極４を設けた後、Ａｓイオン５を５０ｋｅＶで５×１
０19／ｍ2打ち込んだ（図１（ａ））。このときノック
オン現象により押し出されたゲ−ト酸化膜中の酸素によ
って、シリコン酸化物層６がＡｓの不純物層７内に形成
された（図１（ｂ））。このシリコン酸化物層６を除去
するため、ゲ−ト電極周辺の酸化膜３をいったんフッ酸
系のエッチング液で除去した後にゲ−ト電極周辺の露出
したシリコン領域を酸化して１５ｎｍの酸化膜８を形成
した（図１（ｃ））。この酸化により基板内のシリコン
酸化物層はこの酸化膜の中に取り込まれた。次に層間絶
縁膜９を堆積し、所定位置にホトリソグラフィ技術と反
応性プラズマ技術により接続孔１０を開け、タングステ
ンを金属堆積用スパッタ装置により０．２μｍの厚さに
被着して電極１１とした。この電極形成後に水素雰囲気
中で７００℃，３０分の熱処理を行ない、タングステン
とシリコン基板表面を１０ｎｍ程度反応１２させた（図
１（ｄ））。このようにして形成されたＭＯＳトランジ
スタは従来のシリコン酸化物層６を除去しない場合に見
られた高接触抵抗成分によるトランジスタの立上り不良
の電流−電圧特性を生じなかった。
【００１４】＜実施例２＞本実施例を図２により説明す
る。本実施例では、図１におけるゲ−ト電極周辺のシリ
コン酸化膜３を除去せずに層間絶縁膜９を堆積し、接続
孔１０を形成した。その後さらにＰイオン１３を３０ｋ
ｅＶで５×１０19／ｍ2打ち込んだ（図２（ａ））。次
に接続孔部分に残存させておいた酸化膜３を除去した
（図２（ｂ））後に８５０℃で１５ｎｍ酸化し（図２
（ｃ））、さらにこの酸化膜８を除去することによりＡ
ｓとＰのイオン打込時に基板内に押し出されたシリコン
酸化物層６を除去した。次にＴｉ１４をスパッタ法で約
５ｎｍ堆積し、続いて窒化チタン（ＴｉＮ）１５を０．
２μｍ堆積して電極とした。この後５５０℃で１５分の
熱処理を行い、電極とシリコン基板界面にチタン珪化物
１２を形成した（図２（ｄ））。前に示したジャ−ナル
オブ バキュアム サイエンス アンド テクノロジ
では、シリコン酸化膜を通してＡｓを打ち込んだ場合は
Ｔｉとシリコン基板との反応が生じにくかったのに対し
て、本発明では上記のごとく５５０℃で容易に反応し、
電極と不純物層間で１０ないし８０Ω・μｍ2の低い接
触抵抗を達成できた。なお、本実施例では、珪化物反応
に基板表面のシリコンが消費される深さは１０ｎｍ以下
であり、浅い不純物層を必要とする半導体装置にも適用
可能である。
る。本実施例では、図１におけるゲ−ト電極周辺のシリ
コン酸化膜３を除去せずに層間絶縁膜９を堆積し、接続
孔１０を形成した。その後さらにＰイオン１３を３０ｋ
ｅＶで５×１０19／ｍ2打ち込んだ（図２（ａ））。次
に接続孔部分に残存させておいた酸化膜３を除去した
（図２（ｂ））後に８５０℃で１５ｎｍ酸化し（図２
（ｃ））、さらにこの酸化膜８を除去することによりＡ
ｓとＰのイオン打込時に基板内に押し出されたシリコン
酸化物層６を除去した。次にＴｉ１４をスパッタ法で約
５ｎｍ堆積し、続いて窒化チタン（ＴｉＮ）１５を０．
２μｍ堆積して電極とした。この後５５０℃で１５分の
熱処理を行い、電極とシリコン基板界面にチタン珪化物
１２を形成した（図２（ｄ））。前に示したジャ−ナル
オブ バキュアム サイエンス アンド テクノロジ
では、シリコン酸化膜を通してＡｓを打ち込んだ場合は
Ｔｉとシリコン基板との反応が生じにくかったのに対し
て、本発明では上記のごとく５５０℃で容易に反応し、
電極と不純物層間で１０ないし８０Ω・μｍ2の低い接
触抵抗を達成できた。なお、本実施例では、珪化物反応
に基板表面のシリコンが消費される深さは１０ｎｍ以下
であり、浅い不純物層を必要とする半導体装置にも適用
可能である。
【００１５】＜実施例３＞本実施例を図３を用いて説明
する。実施例１において層間絶縁膜９に接続孔１０を開
けた後、フッ化タングステンガスとシリコン水素化合物
ガスを用いた金属化学蒸着（ケミカル ベイパ デポジ
ション Chemical Vapor Deposition）技術によりシリ
コンが露出した部分のみに選択的にタングステン（Ｗ）
１６を堆積した。従来は電極と接触させる部分にシリコ
ン酸化物層があったため、ＬＳＩの多くの接続孔の中に
はタングステンが埋め込まれない孔が顕在した。これに
対して本実施例では、ほぼ１００％に近いタングステン
の埋込率が得られ、かつ埋め込まれたタングステンのシ
リコン基板に対する密着力も従来より高かった。また実
施例１と同様に７００℃の熱処理でタングステンとＡｓ
不純物層間で反応し、実施例２と同程度の低い接触抵抗
を達成できた。
する。実施例１において層間絶縁膜９に接続孔１０を開
けた後、フッ化タングステンガスとシリコン水素化合物
ガスを用いた金属化学蒸着（ケミカル ベイパ デポジ
ション Chemical Vapor Deposition）技術によりシリ
コンが露出した部分のみに選択的にタングステン（Ｗ）
１６を堆積した。従来は電極と接触させる部分にシリコ
ン酸化物層があったため、ＬＳＩの多くの接続孔の中に
はタングステンが埋め込まれない孔が顕在した。これに
対して本実施例では、ほぼ１００％に近いタングステン
の埋込率が得られ、かつ埋め込まれたタングステンのシ
リコン基板に対する密着力も従来より高かった。また実
施例１と同様に７００℃の熱処理でタングステンとＡｓ
不純物層間で反応し、実施例２と同程度の低い接触抵抗
を達成できた。
【００１６】以上の実施例では打込時の汚染防止膜とし
てシリコン酸化膜を用いたが、シリコン窒化膜を用いて
も、電極金属とシリコン基板の反応、そして電気的な導
通特性はシリコン酸化膜を用いた場合と同様の結果が得
られた。ただし、この場合は化学蒸着法によるシリコン
窒化膜の堆積とその膜を除去するための熱りん酸や反応
性プラズマなどによるエッチングなどの複雑な工程を要
した。またシリコン窒化膜を用いた場合は、イオン打込
により基板内に押し出されて問題となる元素は窒素であ
るが、このシリコン窒化物層はその領域のシリコンを酸
化することによって除去可能であった。なお、上記シリ
コン窒化物層の除去には上記窒化膜を除去した後にアン
モニアガス中で基板表面を窒化することによっても達成
できた。
てシリコン酸化膜を用いたが、シリコン窒化膜を用いて
も、電極金属とシリコン基板の反応、そして電気的な導
通特性はシリコン酸化膜を用いた場合と同様の結果が得
られた。ただし、この場合は化学蒸着法によるシリコン
窒化膜の堆積とその膜を除去するための熱りん酸や反応
性プラズマなどによるエッチングなどの複雑な工程を要
した。またシリコン窒化膜を用いた場合は、イオン打込
により基板内に押し出されて問題となる元素は窒素であ
るが、このシリコン窒化物層はその領域のシリコンを酸
化することによって除去可能であった。なお、上記シリ
コン窒化物層の除去には上記窒化膜を除去した後にアン
モニアガス中で基板表面を窒化することによっても達成
できた。
【００１７】
【発明の効果】本発明によれば、ノックオン現象により
基板内に押し出されたシリコン酸化物層やシリコン窒化
物層が除去されているため、電極材料として高融点金属
を用いても、電極形成後の熱処理によって電極金属とシ
リコン基板との反応が可能となり、オ−ミック特性を有
する電極−シリコン接触がを得られる。例えば、従来Ｗ
はシリコン酸化膜を通してＡｓを打ち込んだシリコン基
板とは９５０℃の熱処理でも反応せず不純物層との間で
導通を示さなかったのに対して、本発明によれば６５０
℃から７００℃の熱処理で反応しオ−ミック接触を得る
ことができる。
基板内に押し出されたシリコン酸化物層やシリコン窒化
物層が除去されているため、電極材料として高融点金属
を用いても、電極形成後の熱処理によって電極金属とシ
リコン基板との反応が可能となり、オ−ミック特性を有
する電極−シリコン接触がを得られる。例えば、従来Ｗ
はシリコン酸化膜を通してＡｓを打ち込んだシリコン基
板とは９５０℃の熱処理でも反応せず不純物層との間で
導通を示さなかったのに対して、本発明によれば６５０
℃から７００℃の熱処理で反応しオ−ミック接触を得る
ことができる。
【図１】本発明の実施例１の半導体装置の製造方法と各
工程での素子断面図である。
工程での素子断面図である。
【図２】本発明の実施例２の半導体装置の製造方法と各
工程での素子断面図である。
工程での素子断面図である。
【図３】本発明の実施例３の半導体装置の電極近傍の断
面図である。
面図である。
１……シリコン基板、２……素子間分離用酸化膜、３…
…ゲ−ト酸化膜、４……ゲ−ト電極、５……Ａｓイオ
ン、６……シリコン酸化物層、７……Ａｓ、Ｐなどの不
純物層、８……酸化膜、９……層間絶縁膜、１０……接
続孔、１１……電極、１２……電極金属−シリコン基板
間の反応層、１３……Ｐイオン、１４……Ｔｉ、１５…
…ＴｉＮ、１６……タングステン。
…ゲ−ト酸化膜、４……ゲ−ト電極、５……Ａｓイオ
ン、６……シリコン酸化物層、７……Ａｓ、Ｐなどの不
純物層、８……酸化膜、９……層間絶縁膜、１０……接
続孔、１１……電極、１２……電極金属−シリコン基板
間の反応層、１３……Ｐイオン、１４……Ｔｉ、１５…
…ＴｉＮ、１６……タングステン。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445
Claims (4)
- 【請求項１】半導体基板表面に薄膜を形成する第１の工
程と、 Ｎ型あるいはＰ型の不純物元素を上記薄膜を通してイオ
ン打込みすることにより、上記半導体基板中に上記不純
物元素を含む第１の層を形成する第２の工程と、 上記薄膜の少なくとも一部を除去して上記半導体基板表
面を露出するとともに、露出した上記半導体基板表面近
傍に押し出された上記薄膜の構成元素を含む第２の層を
除去する第３の工程と、 上記第２の層が除去された上記半導体基板表面上に金属
を形成する第４の工程と、 熱処理により、上記金属と上記半導体基板とを少なくと
も接触部分において反応させる第５の工程とを有し、 上記薄膜の構成元素の１つが、酸素であり、 上記第３の工程において、少なくとも上記第２の層の除
去の前に、不活性ガス，窒素ガス，水素ガスあるいは真
空中で、８００℃ないし１０００℃の熱処理をする工程
を有することを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板表面に薄膜を形成する第１の工
程と、 Ｎ型あるいはＰ型の不純物元素を上記薄膜を通してイオ
ン打込みすることにより、上記半導体基板中に上記不純
物元素を含む第１の層を形成する第２の工程と、 上記薄膜の少なくとも一部を除去して上記半導体基板表
面を露出するとともに、露出した上記半導体基板表面近
傍に押し出された上記薄膜の構成元素を含む第２の層を
除去する第３の工程と、 上記第２の層が除去された上記半導体基板表面上に金属
を形成する第４の工程と、 熱処理により、上記金属と上記半導体基板とを少なくと
も接触部分において反応させる第５の工程とを有し、 上記薄膜の構成元素の１つが、窒素であり、 上記第３の工程において、上記第２の層を、熱りん酸あ
るいは反応性プラズマにより除去することを特徴とする
半導体装置の製造方法。 - 【請求項３】半導体基板表面に薄膜を形成する第１の工
程と、 Ｎ型あるいはＰ型の不純物元素を上記薄膜を通してイオ
ン打込みすることにより、上記半導体基板中に上記不純
物元素を含む第１の層を形成する第２の工程と、 上記薄膜の少なくとも一部を除去して上記半導体基板表
面を露出するとともに、露出した上記半導体基板表面近
傍に押し出された上記薄膜の構成元素を含む第２の層を
除去する第３の工程と、 上記第２の層が除去された上記半導体基板表面上に金属
を形成する第４の工程と、 熱処理により、上記金属と上記半導体基板とを少なくと
も接触部分において反応させる第５の工程とを有し、 上記薄膜の構成元素の１つが、窒素であり、 上記第３の工程において、少なくとも上記第２の層の除
去の前に、上記半導体基板表面を窒化する工程を有する
ことを特徴とする半導体装置の製造方法。 - 【請求項４】半導体基板表面に薄膜を形成する第１の工
程と、 Ｎ型あるいはＰ型の不純物元素を上記薄膜を通してイオ
ン打込みすることにより、上記半導体基板中に上記不純
物元素を含む第１の層を形成する第２の工程と、 上記薄膜の少なくとも一部を除去して上記半導体基板表
面を露出するとともに、露出した上記半導体基板表面近
傍に押し出された上記薄膜の構成元素を含む第２の層を
除去する第３の工程と、 上記第２の層が除去された上記半導体基板表面上に金属
を形成する第４の工程と、 熱処理により、上記金属と上記半導体基板とを少なくと
も接触部分において反応させる第５の工程とを有し、 上記薄膜の構成元素の１つが、窒素であり、 上記第３の工程において、少なくとも上記第２の層の除
去の前に、上記半導体基板表面を窒化する工程を有し、
上記第２の層を、熱りん酸あるいは反応性プラズマによ
り除去することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01726193A JP3341329B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01726193A JP3341329B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232071A JPH06232071A (ja) | 1994-08-19 |
| JP3341329B2 true JP3341329B2 (ja) | 2002-11-05 |
Family
ID=11939031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01726193A Expired - Fee Related JP3341329B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3341329B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11288896A (ja) | 1998-04-03 | 1999-10-19 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP3295931B2 (ja) * | 1999-04-28 | 2002-06-24 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-02-04 JP JP01726193A patent/JP3341329B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232071A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3781666B2 (ja) | ゲート電極の形成方法及びゲート電極構造 | |
| EP0159935B1 (en) | Method for inhibiting dopant out-diffusion | |
| US4180596A (en) | Method for providing a metal silicide layer on a substrate | |
| US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| US5221853A (en) | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region | |
| US5103272A (en) | Semiconductor device and a method for manufacturing the same | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| JPH03774B2 (ja) | ||
| US7553766B2 (en) | Method of fabricating semiconductor integrated circuit device | |
| US5998284A (en) | Method for manufacturing semiconductor device | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JP3655013B2 (ja) | 半導体装置の製造方法 | |
| US6245622B1 (en) | Method for fabricating semiconductor integrated circuit device including step of forming self-aligned metal silicide film | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0661177A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3341329B2 (ja) | 半導体装置の製造方法 | |
| US20020137320A1 (en) | Process for producing semiconductor integrated circuit device | |
| JPH0922999A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| GB2344693A (en) | Tungsten silicide nitride as an electrode for tantalum pentoxide devices | |
| JP3238437B2 (ja) | 半導体装置およびその製造方法 | |
| JPS627165A (ja) | 半導体装置の製造方法 | |
| US6482737B2 (en) | Fabrication method of implanting silicon-ions into the silicon substrate | |
| JPH06177067A (ja) | 半導体集積回路装置の製造方法 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| JPH0730108A (ja) | Ｍｉｓ型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |