JP3238437B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3238437B2 JP3238437B2 JP24732791A JP24732791A JP3238437B2 JP 3238437 B2 JP3238437 B2 JP 3238437B2 JP 24732791 A JP24732791 A JP 24732791A JP 24732791 A JP24732791 A JP 24732791A JP 3238437 B2 JP3238437 B2 JP 3238437B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- wiring
- electrode wiring
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に安定で信頼性の高い低抵抗電極配線の形成
方法に関する。
に係り、特に安定で信頼性の高い低抵抗電極配線の形成
方法に関する。
【０００２】
【従来の技術】従来より、各種半導体装置において、高
温処理に耐え得る電極配線材料として多結晶シリコンが
広く用いられている。しかし、集積回路では高集積化と
高速化に伴って、電極配線による信号遅延が大きな問題
になってきている。特に大容量化，高集積化の進んでい
るＭＯＳ ＬＳＩにおいては、ゲート電極に用いられる
多結晶シリコンがそのまま第１層配線として用いられる
ので、ここでの抵抗が回路の高速動作を阻害する原因に
なっている。
温処理に耐え得る電極配線材料として多結晶シリコンが
広く用いられている。しかし、集積回路では高集積化と
高速化に伴って、電極配線による信号遅延が大きな問題
になってきている。特に大容量化，高集積化の進んでい
るＭＯＳ ＬＳＩにおいては、ゲート電極に用いられる
多結晶シリコンがそのまま第１層配線として用いられる
ので、ここでの抵抗が回路の高速動作を阻害する原因に
なっている。
【０００３】そこで多結晶シリコンに代る配線材料とし
て、熱的な安定性と電気的な低抵抗性を有する高融点金
属のシリサイドが使用されつつある。また最近では、
Ｗ，Ｍｏ等の高融点金属そのものを配線材料として使用
しようとする試みもなされている。ＷやＭｏは抵抗率が
多結晶シリコンより２桁も低く、またシリサイドの抵抗
率の１／４〜１／３であり、低抵抗の配線材料として有
望視されている。
て、熱的な安定性と電気的な低抵抗性を有する高融点金
属のシリサイドが使用されつつある。また最近では、
Ｗ，Ｍｏ等の高融点金属そのものを配線材料として使用
しようとする試みもなされている。ＷやＭｏは抵抗率が
多結晶シリコンより２桁も低く、またシリサイドの抵抗
率の１／４〜１／３であり、低抵抗の配線材料として有
望視されている。
【０００４】しかしながら、これらの高融点金属そのも
のは酸化に対して耐性がなく、数ｐｐｍ程度の残留酸素
が存在する雰囲気での熱処理で容易に酸化してしまう。
その結果、抵抗上昇や膜剥れ、甚だしい場合には配線自
体の消失といった事態が生じる。したがって多結晶シリ
コン配線やシリサイド配線で通常用いられている後酸化
工程を施すには、ＷやＭｏが酸化されず、Ｓｉのみが選
択的に酸化されるＨ2Ｏ／Ｈ2 系ガス等の十分に制御さ
れた雰囲気中での熱処理を行うことが必要である。これ
は、生産のスループットの低下をもたらす。
のは酸化に対して耐性がなく、数ｐｐｍ程度の残留酸素
が存在する雰囲気での熱処理で容易に酸化してしまう。
その結果、抵抗上昇や膜剥れ、甚だしい場合には配線自
体の消失といった事態が生じる。したがって多結晶シリ
コン配線やシリサイド配線で通常用いられている後酸化
工程を施すには、ＷやＭｏが酸化されず、Ｓｉのみが選
択的に酸化されるＨ2Ｏ／Ｈ2 系ガス等の十分に制御さ
れた雰囲気中での熱処理を行うことが必要である。これ
は、生産のスループットの低下をもたらす。
【０００５】これに対して最近、高融点金属を用いた電
極配線を形成した後に、熱窒化やプラズマ窒化によって
電極配線表面に金属窒化物膜を形成する方法や、電極配
線上にシリコンを堆積して熱処理することにより、電極
配線表面に金属珪化物（シリサイド）膜を形成する方法
等が試みられている。これらは、金属窒化物膜や金属珪
化物膜の酸化に対する保護膜としての作用を狙ったもの
である。
極配線を形成した後に、熱窒化やプラズマ窒化によって
電極配線表面に金属窒化物膜を形成する方法や、電極配
線上にシリコンを堆積して熱処理することにより、電極
配線表面に金属珪化物（シリサイド）膜を形成する方法
等が試みられている。これらは、金属窒化物膜や金属珪
化物膜の酸化に対する保護膜としての作用を狙ったもの
である。
【０００６】しかしながら、これらの金属窒化物膜や金
属珪化物膜を単独で酸化に対する保護膜として用いた場
合には、まだ次のような問題があった。高融点金属とし
てＷを用いた場合を例にとって説明する。Ｗの窒化物で
あるＷ2 Ｎは、それ自体高温では熱力学的に安定ではな
く、８５０℃以上ではＷとＮに分解してしまい、酸化に
対する耐性を失う。またＷのシリサイドであるＷＳｉ2
をＷ配線表面に形成した場合、その後の熱処理でこれが
Ｗと更に反応して、Ｗ5 Ｓｉ3 やＷ3 ＳｉといったＷリ
ッチの金属間化合物が形成され、これにより配線抵抗が
増大する。
属珪化物膜を単独で酸化に対する保護膜として用いた場
合には、まだ次のような問題があった。高融点金属とし
てＷを用いた場合を例にとって説明する。Ｗの窒化物で
あるＷ2 Ｎは、それ自体高温では熱力学的に安定ではな
く、８５０℃以上ではＷとＮに分解してしまい、酸化に
対する耐性を失う。またＷのシリサイドであるＷＳｉ2
をＷ配線表面に形成した場合、その後の熱処理でこれが
Ｗと更に反応して、Ｗ5 Ｓｉ3 やＷ3 ＳｉといったＷリ
ッチの金属間化合物が形成され、これにより配線抵抗が
増大する。
【０００７】
【発明が解決しようとする課題】以上のように、ＷやＭ
ｏ等の高融点金属そのものを半導体装置の低抵抗配線と
して用いることが望まれているが、これらは酸化に対し
て耐性がなく、また適当な酸化防止の保護膜も見つけら
れていないのが実情である。
ｏ等の高融点金属そのものを半導体装置の低抵抗配線と
して用いることが望まれているが、これらは酸化に対し
て耐性がなく、また適当な酸化防止の保護膜も見つけら
れていないのが実情である。
【０００８】本発明はこの様な事情を考慮してなされた
もので、酸化に対する耐性を向上させた低抵抗電極配線
を持つ半導体装置とその製造方法を提供することを目的
とする。
もので、酸化に対する耐性を向上させた低抵抗電極配線
を持つ半導体装置とその製造方法を提供することを目的
とする。
【０００９】
【課題を解決するための手段】本発明に係る半導体装置
は、素子形成された半導体基板上に配設された電極配線
の上層が高融点金属またはその珪化物を含んで形成さ
れ、その電極配線の上層のみが窒化によるシリコン窒化
膜と熱酸化によるシリコン酸化膜の積層膜により覆われ
ていることを特徴とする。
は、素子形成された半導体基板上に配設された電極配線
の上層が高融点金属またはその珪化物を含んで形成さ
れ、その電極配線の上層のみが窒化によるシリコン窒化
膜と熱酸化によるシリコン酸化膜の積層膜により覆われ
ていることを特徴とする。
【００１０】本発明はまたその様な半導体装置を製造す
るに際して、素子形成された半導体基板上にまず高融点
金属膜またはその珪化物膜を含む電極配線を形成し、こ
の電極配線の表面を窒化して高融点金属窒化物膜または
シリコン窒化膜を形成した後、シリコン膜を堆積して酸
化性雰囲気中で熱処理することによって、電極配線表面
にシリコン窒化膜とシリコン酸化膜の積層膜を形成し、
電極配線の表面を自己整合的にシリコン窒化膜とシリコ
ン酸化膜により被覆することを特徴とする。電極配線層
の窒化は例えば、アンモニア中または活性な窒素原子を
含む雰囲気中での熱処理により行われる。
るに際して、素子形成された半導体基板上にまず高融点
金属膜またはその珪化物膜を含む電極配線を形成し、こ
の電極配線の表面を窒化して高融点金属窒化物膜または
シリコン窒化膜を形成した後、シリコン膜を堆積して酸
化性雰囲気中で熱処理することによって、電極配線表面
にシリコン窒化膜とシリコン酸化膜の積層膜を形成し、
電極配線の表面を自己整合的にシリコン窒化膜とシリコ
ン酸化膜により被覆することを特徴とする。電極配線層
の窒化は例えば、アンモニア中または活性な窒素原子を
含む雰囲気中での熱処理により行われる。
【００１１】
【作用】本発明によれば、電極配線層が高融点金属その
ものの場合、直接窒化によって表面に金属窒化物膜が形
成される。その後、シリコン膜堆積と酸化処理により、
金属窒化物膜をシリコンが還元してシリコン窒化膜が形
成され、その上にはシリコン酸化膜が形成される。電極
配線層が金属珪化物の場合には直接窒化によって表面に
シリコン窒化膜が形成される。いずれの場合も最終的に
電極配線層はシリコン窒化膜とシリコン酸化膜の積層膜
が表面に形成された状態となる。そして上記した工程に
より得られた緻密なシリコン窒化膜が酸素の拡散バリア
となって配線層の耐酸化性は大きく向上する。
ものの場合、直接窒化によって表面に金属窒化物膜が形
成される。その後、シリコン膜堆積と酸化処理により、
金属窒化物膜をシリコンが還元してシリコン窒化膜が形
成され、その上にはシリコン酸化膜が形成される。電極
配線層が金属珪化物の場合には直接窒化によって表面に
シリコン窒化膜が形成される。いずれの場合も最終的に
電極配線層はシリコン窒化膜とシリコン酸化膜の積層膜
が表面に形成された状態となる。そして上記した工程に
より得られた緻密なシリコン窒化膜が酸素の拡散バリア
となって配線層の耐酸化性は大きく向上する。
【００１２】そして本発明によれば、電極配線の耐酸化
性が向上する結果、その後の熱工程での電極配線に対す
るプロセスマージンが拡大し、炉の構成や雰囲気条件を
厳密に制御する必要がなくなるため、半導体装置の生産
のスループットおよび歩留まり向上が可能になる。
性が向上する結果、その後の熱工程での電極配線に対す
るプロセスマージンが拡大し、炉の構成や雰囲気条件を
厳密に制御する必要がなくなるため、半導体装置の生産
のスループットおよび歩留まり向上が可能になる。
【００１３】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。
説明する。
【００１４】図１および図２は、本発明の第１の実施例
による半導体装置の配線形成工程である。シリコン基板
１は、例えば比抵抗６Ω・cmの（１００）ｐ型基板であ
って、これに所望の素子が形成されている。この基板１
に、図１(a) に示すように、シリコン酸化膜１２を形成
し、更にその上にＴｉＮ膜１３を形成する。シリコン酸
化膜１２は、３５０℃でＳｉＨ4 とＮ2 Ｏの混合ガスを
用いたＣＶＤ法により、０．８μm 程度の厚さに形成す
る。ＴｉＮ膜１３は、ＴｉターゲットをＮ2 とＡｒ５０
％ずつの混合ガス中で圧力５ｍTorr、基板温度２００℃
でスパッタすることにより、厚さ５０nm程度に形成す
る。
による半導体装置の配線形成工程である。シリコン基板
１は、例えば比抵抗６Ω・cmの（１００）ｐ型基板であ
って、これに所望の素子が形成されている。この基板１
に、図１(a) に示すように、シリコン酸化膜１２を形成
し、更にその上にＴｉＮ膜１３を形成する。シリコン酸
化膜１２は、３５０℃でＳｉＨ4 とＮ2 Ｏの混合ガスを
用いたＣＶＤ法により、０．８μm 程度の厚さに形成す
る。ＴｉＮ膜１３は、ＴｉターゲットをＮ2 とＡｒ５０
％ずつの混合ガス中で圧力５ｍTorr、基板温度２００℃
でスパッタすることにより、厚さ５０nm程度に形成す
る。
【００１５】ついでＴｉＮ膜１３上に、図１(b) に示す
ように、ＬＰＣＶＤ法によってＷ膜１４を約１５０nm形
成する。その成膜条件は例えば、水素（Ｈ2 ）、モノシ
ラン（ＳｉＨ4 ）および６弗化タングステン（ＷＦ6 ）
の混合ガスを用い、Ｈ2 が０．１７３Torr，ＳｉＨ4 が
０．０１３Torr，ＷＦ6 が０．０６５Torrの各分圧に保
持し、基板温度４２０℃とする。
ように、ＬＰＣＶＤ法によってＷ膜１４を約１５０nm形
成する。その成膜条件は例えば、水素（Ｈ2 ）、モノシ
ラン（ＳｉＨ4 ）および６弗化タングステン（ＷＦ6 ）
の混合ガスを用い、Ｈ2 が０．１７３Torr，ＳｉＨ4 が
０．０１３Torr，ＷＦ6 が０．０６５Torrの各分圧に保
持し、基板温度４２０℃とする。
【００１６】その後、図１(c) に示すように、通常のフ
ォトリソグラフィと反応性イオンエッチングによってＷ
膜１４およびＴｉＮ膜１３をパターニングして配線を形
成する。次いでプラズマ窒化を行なって、Ｗ膜１４の全
表面にＷの窒化物膜であるＷ2 Ｎ膜１５を形成する。Ｗ
2 Ｎ膜１５の厚さは、１〜３０nmとする。
ォトリソグラフィと反応性イオンエッチングによってＷ
膜１４およびＴｉＮ膜１３をパターニングして配線を形
成する。次いでプラズマ窒化を行なって、Ｗ膜１４の全
表面にＷの窒化物膜であるＷ2 Ｎ膜１５を形成する。Ｗ
2 Ｎ膜１５の厚さは、１〜３０nmとする。
【００１７】Ｗ2 Ｎ膜１５の形成は例えば、次のように
して行なう。Ｗ膜１４がパターニングされた基板を真空
装置（例えば、石英管に高周波コイルが設けられたも
の）内にセットし、ターボ分子ポンプを用いて内部を１
×１０-7Torrに減圧する。その後、Ｎ2 ガスを１００Ｓ
ＣＣＭ導入して装置内圧力を０．３３Torrとする。この
状態で１３．５６ＭＨｚの高周波電力を印加して、プラ
ズマを１０分間発生させる。この間基板はランプ加熱に
より約５００℃に設定する。以上のような条件でプラズ
マ窒化することにより、ほぼＷ2 Ｎなる組成の窒化物膜
が形成されることは、光電子分光法により確認されてい
る。
して行なう。Ｗ膜１４がパターニングされた基板を真空
装置（例えば、石英管に高周波コイルが設けられたも
の）内にセットし、ターボ分子ポンプを用いて内部を１
×１０-7Torrに減圧する。その後、Ｎ2 ガスを１００Ｓ
ＣＣＭ導入して装置内圧力を０．３３Torrとする。この
状態で１３．５６ＭＨｚの高周波電力を印加して、プラ
ズマを１０分間発生させる。この間基板はランプ加熱に
より約５００℃に設定する。以上のような条件でプラズ
マ窒化することにより、ほぼＷ2 Ｎなる組成の窒化物膜
が形成されることは、光電子分光法により確認されてい
る。
【００１８】なお形成される窒化物膜が厳密にＷ2 Ｎと
なることは必ずしも必要ではなく、１０〜７０atm ％の
窒素が存在するものであればよい。またこのプラズマ窒
化は、プラズマが安定に発生する条件、例えば、０．０
１〜０．５Torrの圧力下で、３〜３０分行なうことが好
ましい。
なることは必ずしも必要ではなく、１０〜７０atm ％の
窒素が存在するものであればよい。またこのプラズマ窒
化は、プラズマが安定に発生する条件、例えば、０．０
１〜０．５Torrの圧力下で、３〜３０分行なうことが好
ましい。
【００１９】その後、図２(a) に示すように、ＬＰＣＶ
Ｄ法によって全面に約２０nmのアモルファスシリコン膜
１６を堆積する。このアモルファスシリコン膜１６の堆
積は例えば、基板温度を５５０℃に保ち、ＳｉＨ4 ガス
を１００ＳＣＣＭ導入し、０．５〜１Torrの真空度で行
なう。このとき膜堆積速度は約４nm／min である。
Ｄ法によって全面に約２０nmのアモルファスシリコン膜
１６を堆積する。このアモルファスシリコン膜１６の堆
積は例えば、基板温度を５５０℃に保ち、ＳｉＨ4 ガス
を１００ＳＣＣＭ導入し、０．５〜１Torrの真空度で行
なう。このとき膜堆積速度は約４nm／min である。
【００２０】ついで酸化性雰囲気中で熱処理を行なう。
この時、シリコン膜１６の表面から酸化が進行すると同
時に、Ｗ2 Ｎ膜１５側ではＷ2 Ｎ膜の還元とシリコン膜
１６の窒化が起こる。したがって所定の酸化条件に設定
することにより、図２(b) に示すようにシリコン膜１６
の全てを、シリコン窒化膜１７とシリコン酸化膜１８の
積層膜に変換することができる。
この時、シリコン膜１６の表面から酸化が進行すると同
時に、Ｗ2 Ｎ膜１５側ではＷ2 Ｎ膜の還元とシリコン膜
１６の窒化が起こる。したがって所定の酸化条件に設定
することにより、図２(b) に示すようにシリコン膜１６
の全てを、シリコン窒化膜１７とシリコン酸化膜１８の
積層膜に変換することができる。
【００２１】具体的にこの酸化処理の条件は、例えば、
乾燥酸素中で９００℃，３０分とする。これによって、
Ｗ膜１４の全表面は窒化によるシリコン窒化膜１７と熱
酸化によるシリコン酸化膜１８で覆われ、配線領域外の
シリコン膜もシリコン酸化膜に変換される。
乾燥酸素中で９００℃，３０分とする。これによって、
Ｗ膜１４の全表面は窒化によるシリコン窒化膜１７と熱
酸化によるシリコン酸化膜１８で覆われ、配線領域外の
シリコン膜もシリコン酸化膜に変換される。
【００２２】次に、Ａｒにより希釈されたＳｉＨ4 とＯ
2 を用いた常圧化学気相成長（ＡＰＣＶＤ）法によっ
て、図２(c) に示すように、層間絶縁膜であるシリコン
酸化膜１９を１μm 程度堆積する。以上により配線形成
工程は完了する。
2 を用いた常圧化学気相成長（ＡＰＣＶＤ）法によっ
て、図２(c) に示すように、層間絶縁膜であるシリコン
酸化膜１９を１μm 程度堆積する。以上により配線形成
工程は完了する。
【００２３】この実施例による配線は、抵抗の上昇や層
間膜の剥がれ等の異常は全く認められず、極めて良好で
あった。ちなみに、シリコン膜形成前に表面窒化処理を
施さなかった場合には、層間膜形成後に抵抗の上昇や一
部膜剥がれが認められ、シリコン膜形成後の９００℃の
酸化処理で抵抗は３〜７倍に上昇した。また窒化処理を
行った後、シリコン膜形成を行わなかった場合には、そ
の後の９００℃の酸化処理で一部膜剥がれが生じた。な
お上記実施例ではＷ2 Ｎ膜は最終的にすべてＷに還元さ
れたが、一部Ｗ2 Ｎ膜が残っていても差し支えない。
間膜の剥がれ等の異常は全く認められず、極めて良好で
あった。ちなみに、シリコン膜形成前に表面窒化処理を
施さなかった場合には、層間膜形成後に抵抗の上昇や一
部膜剥がれが認められ、シリコン膜形成後の９００℃の
酸化処理で抵抗は３〜７倍に上昇した。また窒化処理を
行った後、シリコン膜形成を行わなかった場合には、そ
の後の９００℃の酸化処理で一部膜剥がれが生じた。な
お上記実施例ではＷ2 Ｎ膜は最終的にすべてＷに還元さ
れたが、一部Ｗ2 Ｎ膜が残っていても差し支えない。
【００２４】図３〜図５は、本発明の第２の実施例の配
線形成工程である。ｐ型シリコン基板２１には、先の実
施例と同様に所望の素子が形成されている。図では、砒
素をイオン注入して９００℃，３０分の熱処理により形
成されたｎ+ 型層２２が示されている。この基板２１上
に、図３(a) に示すようにＬＰＣＶＤ法によりシリコン
酸化膜２３を堆積した後、通常のリソグラフィと反応性
イオンエッチングによりコンタクト孔２４を形成する。
線形成工程である。ｐ型シリコン基板２１には、先の実
施例と同様に所望の素子が形成されている。図では、砒
素をイオン注入して９００℃，３０分の熱処理により形
成されたｎ+ 型層２２が示されている。この基板２１上
に、図３(a) に示すようにＬＰＣＶＤ法によりシリコン
酸化膜２３を堆積した後、通常のリソグラフィと反応性
イオンエッチングによりコンタクト孔２４を形成する。
【００２５】ついで図３(b) に示すように、全面に約５
０nmの多結晶シリコン膜２５を堆積する。この多結晶シ
リコン膜堆積は、縦型ＬＰＣＶＤ炉を用いて酸素の取り
込み量を少なくした条件で行う。そしてこの多結晶シリ
コン膜２４に、飛程距離が表面から４０nm程度、すなわ
ち界面近傍になるように、砒素イオンを加速電圧６５ｋ
ｅＶの条件で注入する。これにより、基板２１と多結晶
シリコン膜２５の界面に生成されている自然酸化膜がミ
キシングされて、多結晶シリコン膜２５とｎ+ 型層２２
との良好なコンタクトがとれるようになる。
０nmの多結晶シリコン膜２５を堆積する。この多結晶シ
リコン膜堆積は、縦型ＬＰＣＶＤ炉を用いて酸素の取り
込み量を少なくした条件で行う。そしてこの多結晶シリ
コン膜２４に、飛程距離が表面から４０nm程度、すなわ
ち界面近傍になるように、砒素イオンを加速電圧６５ｋ
ｅＶの条件で注入する。これにより、基板２１と多結晶
シリコン膜２５の界面に生成されている自然酸化膜がミ
キシングされて、多結晶シリコン膜２５とｎ+ 型層２２
との良好なコンタクトがとれるようになる。
【００２６】次に多結晶シリコン膜２５上に、図３(c)
に示すようにＴｉＮ膜２６を５０nm程度形成する。この
ＴｉＮ膜２６は例えば、基板温度を７００〜８００℃に
保ち、ソース温度２００〜３００℃に設定してＴｉ（Ｎ
（ＣＨ3 ）2 ）4 を２００ＳＣＣＭ，Ｎ2 を２００ＳＣ
ＣＭ導入し、全圧０．０１〜０．５Torrで気相成長させ
る。
に示すようにＴｉＮ膜２６を５０nm程度形成する。この
ＴｉＮ膜２６は例えば、基板温度を７００〜８００℃に
保ち、ソース温度２００〜３００℃に設定してＴｉ（Ｎ
（ＣＨ3 ）2 ）4 を２００ＳＣＣＭ，Ｎ2 を２００ＳＣ
ＣＭ導入し、全圧０．０１〜０．５Torrで気相成長させ
る。
【００２７】その後図４(a) に示すように、全面にＷ膜
２７を１５０nm堆積する。このＷ膜２７の堆積条件は例
えば、Ｈ2 ，ＳｉＨ4 およびＷＦ6 の混合ガスを用い、
それぞれ０．１７３Torr，０．０１３Torr，０．０６５
Torrの分圧に保持して、基板温度４５０℃とする。
２７を１５０nm堆積する。このＷ膜２７の堆積条件は例
えば、Ｈ2 ，ＳｉＨ4 およびＷＦ6 の混合ガスを用い、
それぞれ０．１７３Torr，０．０１３Torr，０．０６５
Torrの分圧に保持して、基板温度４５０℃とする。
【００２８】次いで、通常のリソグラフィとＣｌ2 ／Ｈ
ｅガスを用いた反応性イオンエッチングにより、図４
(b) に示すように、Ｗ膜２７／ＴｉＮ膜２６／Ｓｉ膜２
５の積層膜をパターニングする。
ｅガスを用いた反応性イオンエッチングにより、図４
(b) に示すように、Ｗ膜２７／ＴｉＮ膜２６／Ｓｉ膜２
５の積層膜をパターニングする。
【００２９】その後、図４(c) に示すように、Ｗ膜２７
の表面にＮＨ3 を用いた直接窒化によりＷ2 Ｎ膜２８を
形成する。この工程は、試料基板を真空装置にセットし
てターボ分子ポンプにより１×１１０-7Torrに減圧した
後、ＮＨ3 を１００〜５００ＳＣＣＭ導入して０．０１
Torrとした状態で、ランプを用いて１０秒以内に１００
０℃に昇温し、５〜６０秒窒化する。これにより、１０
〜２０nmのＷ2Ｎ膜２８が形成される。なおこの直接窒
化は、基板温度９００〜１２００℃で可能である。
の表面にＮＨ3 を用いた直接窒化によりＷ2 Ｎ膜２８を
形成する。この工程は、試料基板を真空装置にセットし
てターボ分子ポンプにより１×１１０-7Torrに減圧した
後、ＮＨ3 を１００〜５００ＳＣＣＭ導入して０．０１
Torrとした状態で、ランプを用いて１０秒以内に１００
０℃に昇温し、５〜６０秒窒化する。これにより、１０
〜２０nmのＷ2Ｎ膜２８が形成される。なおこの直接窒
化は、基板温度９００〜１２００℃で可能である。
【００３０】次に、図５(a) に示すように、ＬＰＣＶＤ
法により全面に５〜２０nmのアモルファスシリコン膜２
９を堆積する。このシリコン膜堆積は例えば、基板温度
５５０℃に保ち、ＳｉＨ4 ガスを１００ＳＣＣＭ導入し
て、０．５〜１Torrの真空度で行う。
法により全面に５〜２０nmのアモルファスシリコン膜２
９を堆積する。このシリコン膜堆積は例えば、基板温度
５５０℃に保ち、ＳｉＨ4 ガスを１００ＳＣＣＭ導入し
て、０．５〜１Torrの真空度で行う。
【００３１】その後酸化雰囲気中で熱処理することによ
り、図５(b) に示すように、シリコン膜２９をシリコン
窒化膜３０とシリコン酸化膜３１の積層に変換する。こ
の酸化処理条件はたとえば、９００℃，３０分である。
これにより、Ｗ2 Ｎ膜２８はほぼ完全に還元されてＷ膜
２７の一部となる。こうして、Ｗ膜２７による配線の表
面全面がシリコン窒化膜３０とシリコン酸化膜３１の積
層膜により覆われた状態が得られる。
り、図５(b) に示すように、シリコン膜２９をシリコン
窒化膜３０とシリコン酸化膜３１の積層に変換する。こ
の酸化処理条件はたとえば、９００℃，３０分である。
これにより、Ｗ2 Ｎ膜２８はほぼ完全に還元されてＷ膜
２７の一部となる。こうして、Ｗ膜２７による配線の表
面全面がシリコン窒化膜３０とシリコン酸化膜３１の積
層膜により覆われた状態が得られる。
【００３２】その後、図５(c) に示すように、層間絶縁
膜であるシリコン酸化膜３２を０．５μm 全面に堆積し
て配線形成工程は終了する。このシリコン酸化膜３２の
堆積はたとえば、基板温度を４５０℃に設定し、Ａｒガ
スにより希釈されたＳｉＨ4とＯ2 の混合ガスを用いた
ＡＰＣＶＤ法による。
膜であるシリコン酸化膜３２を０．５μm 全面に堆積し
て配線形成工程は終了する。このシリコン酸化膜３２の
堆積はたとえば、基板温度を４５０℃に設定し、Ａｒガ
スにより希釈されたＳｉＨ4とＯ2 の混合ガスを用いた
ＡＰＣＶＤ法による。
【００３３】この実施例による配線は、その後のゲッタ
リングや層間絶縁膜のメルト工程といった８００〜９０
０℃の熱処理によっても酸化や膜剥がれが生じることな
く、シート抵抗０．６〜０．７Ω／□の低抵抗特性が得
られた。
リングや層間絶縁膜のメルト工程といった８００〜９０
０℃の熱処理によっても酸化や膜剥がれが生じることな
く、シート抵抗０．６〜０．７Ω／□の低抵抗特性が得
られた。
【００３４】以上の実施例では、配線材料の高融点金属
としてＷを用いた場合を説明したが、本発明は他の高融
点金属たとえば、Ｖ，Ｃｒ，Ｍｏ等を用いた場合も同様
の効果が認められた。また、高融点金属の珪化物膜また
は高融点金属膜とその珪化物膜の積層膜を用いた場合に
も同様であった。また実施例ではシリコン膜としてアモ
ルファスシリコンを用いたが、多結晶シリコン膜等であ
ってもよい。その他本発明はその趣旨を逸脱しない範囲
で種々変形して実施することができる。
としてＷを用いた場合を説明したが、本発明は他の高融
点金属たとえば、Ｖ，Ｃｒ，Ｍｏ等を用いた場合も同様
の効果が認められた。また、高融点金属の珪化物膜また
は高融点金属膜とその珪化物膜の積層膜を用いた場合に
も同様であった。また実施例ではシリコン膜としてアモ
ルファスシリコンを用いたが、多結晶シリコン膜等であ
ってもよい。その他本発明はその趣旨を逸脱しない範囲
で種々変形して実施することができる。
【００３５】
【発明の効果】以上説明したように本発明によれば、高
融点金属またはその珪化物を含む配線の表面を、窒化に
よるシリコン窒化膜とシリコン酸化膜の積層膜で覆うこ
とによって、低抵抗で信頼性の高い電極配線を得ること
ができ、各種半導体装置の特性，信頼性，歩留まりの向
上を図ることができる。
融点金属またはその珪化物を含む配線の表面を、窒化に
よるシリコン窒化膜とシリコン酸化膜の積層膜で覆うこ
とによって、低抵抗で信頼性の高い電極配線を得ること
ができ、各種半導体装置の特性，信頼性，歩留まりの向
上を図ることができる。
【図１】本発明の第１の実施例による配線形成工程を示
す図。
す図。
【図２】同実施例の配線形成工程を示す図。
【図３】本発明の第２の実施例による配線形成工程を示
す図。
す図。
【図４】同実施例の配線形成工程を示す図。
【図５】同実施例の配線形成工程を示す図。
１１，２１…シリコン基板、 １２，１８，１９，２３，３１，３２…シリコン酸化
膜、 １３，２６…ＴｉＮ膜、 １４，２７…Ｗ膜、 １５，２８…Ｗ2 Ｎ膜、 １６，２９…アモルファスシリコン膜、 １７，３０…シリコン窒化膜、 ２２…ｎ+ 型層、 ２４…コンタクト孔、 ２５…多結晶シリコン膜。
膜、 １３，２６…ＴｉＮ膜、 １４，２７…Ｗ膜、 １５，２８…Ｗ2 Ｎ膜、 １６，２９…アモルファスシリコン膜、 １７，３０…シリコン窒化膜、 ２２…ｎ+ 型層、 ２４…コンタクト孔、 ２５…多結晶シリコン膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872
Claims (2)
- 【請求項１】 素子形成された半導体基板上に配設され
た電極配線の上層が高融点金属またはその珪化物を含ん
で形成され、その電極配線の上層のみが窒化によるシリ
コン窒化膜と熱酸化によるシリコン酸化膜の積層膜によ
り覆われていることを特徴とする半導体装置。 - 【請求項２】素子形成された半導体基板上に高融点金属
膜またはその珪化物膜を含む電極配線を形成する工程
と、 前記電極配線の表面を窒化して高融点金属の窒化物膜ま
たはシリコン窒化膜を形成する工程と、 シリコン膜を堆積して酸化性雰囲気中で熱処理すること
により、前記電極配線の表面にシリコン窒化膜とシリコ
ン酸化膜の積層膜を形成する工程とを備えたことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24732791A JP3238437B2 (ja) | 1991-09-26 | 1991-09-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24732791A JP3238437B2 (ja) | 1991-09-26 | 1991-09-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590264A JPH0590264A (ja) | 1993-04-09 |
| JP3238437B2 true JP3238437B2 (ja) | 2001-12-17 |
Family
ID=17161753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24732791A Expired - Fee Related JP3238437B2 (ja) | 1991-09-26 | 1991-09-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3238437B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505570B1 (ko) * | 1997-12-17 | 2005-10-21 | 삼성전자주식회사 | 반도체장치의제조공정에서의물질막표면처리방법및이를이용한물질막형성방법 |
| JP5057605B2 (ja) * | 1999-03-17 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001035808A (ja) | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
| JP2012019237A (ja) * | 2011-10-06 | 2012-01-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1991
- 1991-09-26 JP JP24732791A patent/JP3238437B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590264A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US5084417A (en) | Method for selective deposition of refractory metals on silicon substrates and device formed thereby | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US5221853A (en) | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region | |
| JP3584129B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100214036B1 (ko) | 알루미늄계 배선형성방법 | |
| JPH0367334B2 (ja) | ||
| JPH10223900A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04259242A (ja) | 半導体装置の製造方法 | |
| JP3332909B2 (ja) | ゲート電極構造体、その形成方法及び電極構造体の形成方法 | |
| US5202287A (en) | Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JP3238437B2 (ja) | 半導体装置およびその製造方法 | |
| KR100634163B1 (ko) | 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법 | |
| JP2740722B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03147328A (ja) | 半導体装置の製造方法 | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| US5882975A (en) | Method of fabricating salicide-structure semiconductor device | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| KR100241200B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH1126397A (ja) | 半導体装置の製造方法 | |
| US6096645A (en) | Method of making IC devices having stable CVD titanium nitride films | |
| JP3361971B2 (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
| US6893980B1 (en) | Semiconductor device and manufacturing method therefor | |
| JP3206527B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |