JP2012019237A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2012019237A
JP2012019237A JP2011221894A JP2011221894A JP2012019237A JP 2012019237 A JP2012019237 A JP 2012019237A JP 2011221894 A JP2011221894 A JP 2011221894A JP 2011221894 A JP2011221894 A JP 2011221894A JP 2012019237 A JP2012019237 A JP 2012019237A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
region
forming
channel formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011221894A
Other languages
English (en)
Inventor
Hideomi Suzawa
英臣 須沢
Koji Ono
幸治 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011221894A priority Critical patent/JP2012019237A/ja
Publication of JP2012019237A publication Critical patent/JP2012019237A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】下地に対する選択比が大きく、テーパー形状の配線を形成するドライエッチング
方法を提供する。
【解決手段】基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下の配線を形成
する。また、基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下のゲート配線
を形成し、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に活性層を形
成する。
【選択図】図１４

Description

本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体
装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置お
よびその様な電気光学装置を部品として搭載した電子機器に関する。特に本発明は金属薄
膜をエッチングするドライエッチング法、及び、そのドライエッチング法により得られる
テーパー形状の配線を備えた半導体装置に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
従来、ＴＦＴの配線材料には、加工のしやすさ、電気抵抗率、および耐薬品性などから
、Ａｌが多用されている。しかし、ＡｌをＴＦＴの配線に用いた場合、熱処理によってヒ
ロックやウィスカー等の突起物の形成や、アルミニウム原子のチャネル形成領域への拡散
により、ＴＦＴの動作不良やＴＦＴ特性の低下を引き起こしていた。そのため、Ａｌ以外
の配線材料としては、バルクの比抵抗が５．５μΩ・ｃｍと比較的低く、耐熱性の高いタ
ングステン（Ｗ）が望ましい材料として挙げられる。
また、近年、微細加工技術への要求はますます厳しくなってきている。特に液晶ディス
プレイにおいては、高精細化および大画面化に伴い、配線の加工工程において高選択比と
ともに非常に厳しい線幅の制御が求められている。
一般に配線の加工は、溶液を用いるウエットエッチングまたは、ガスを用いるドライエ
ッチングで行うことができる。ただし、ウエットエッチングは、配線の微細化、再現性確
保、廃棄物の削減およびコストの低減を考慮した場合、不利であるため、配線の加工はド
ライエッチングに向かうものと考えられる。
タングステン（Ｗ）をドライエッチング法により加工する際、用いられるエッチングガ
スとしてはＳＦ6とＣｌ2との混合ガスが一般的であった。この混合ガスを用いた場合には
エッチングレートが大きく短時間での微細加工が可能である一方、所望のテーパー形状を
得ることは困難であった。配線の上に形成する積層膜のカバレッジを改善するため、デバ
イス構造によっては配線の断面を意図的に順テーパーとする場合がある。
そこで、本発明の課題は、タングステン（Ｗ）またはタングステン化合物からなる被エ
ッチング層をその断面が順テーパー形状となるようにパターニングするドライエッチング
方法を提供する。また、このようなドライエッチング方法において被エッチング層の場所
によらず、均一なテーパー角度で、且つ任意のテーパー角度を制御する方法を提供する。
加えて、上記方法により得られた任意のテーパー角度を有する配線を用いた半導体装置お
よびその作製方法を提供する。
本明細書で開示する配線に関する発明の構成は、タングステン膜、タングステン化合物
を主成分とする金属化合物膜、またはタングステン合金を主成分とする金属合金膜からな
り、テーパー角αが５°〜８５°の範囲であることを特徴とする配線である。
また、配線に関する他の発明の構成は、タングステン膜、タングステン化合物を主成分
とする金属化合物膜、またはタングステン合金を主成分とする金属合金膜から選ばれた薄
膜を積層した積層構造を有し、テーパー角αが５°〜８５°の範囲である配線である。
また、上記各構成において、前記金属合金膜は、Ｔａ、Ｔｉ、Ｍｏ、Ｃｒ、Ｎｂ、Ｓｉ
から選ばれた一種の元素または複数種の元素とタングステンとの合金膜であることを特徴
としている。
また、上記各構成において、前記金属化合物膜は、タングステンの窒化物膜であること
を特徴としている。
また、上記各構成において、密着性を向上させるために導電性を有するシリコン膜（例
えばリンドープシリコン膜、ボロンドープシリコン膜等）を最下層に設ける構成としても
よい。
また、半導体装置に関する発明の構成は、タングステン膜、タングステン化合物を主成
分とする金属化合物膜、またはタングステン合金を主成分とする金属合金膜からなり、テ
ーパー角αが５°〜８５°の範囲である配線を備えた半導体装置である。
また、半導体装置に関する他の発明の構成は、タングステン膜、タングステン化合物を
主成分とする金属化合物膜、またはタングステン合金を主成分とする金属合金膜から選ば
れた薄膜を積層した積層構造を有し、テーパー角αが５°〜８５°の範囲である配線を備
えた半導体装置である。
また、上記半導体装置に関する各構成において、前記配線は、ＴＦＴのゲート配線であ
ることを特徴としている。
また、配線の作製方法に関する発明の構成は、下地膜上に金属薄膜を形成する工程と、
前記金属薄膜上にレジストパターンを形成する工程と、前記レジストパターンを有する金
属薄膜にエッチングを行い、バイアスパワー密度に応じてテーパー角αが制御された配線
を形成する工程とを有する配線の作製方法である。
また、配線の作製方法に関する他の発明の構成は、下地膜上に金属薄膜を形成する工程
と、前記金属薄膜上にレジストパターンを形成する工程と、前記レジストパターンを有す
る金属薄膜にエッチングを行い、フッ素を含む反応ガスの流量に応じてテーパー角αが制
御された配線を形成する工程とを有する配線の作製方法である。
また、上記配線の作製方法に関する各構成において、前記エッチングは、フッ素を含む
第１反応ガスと塩素を含む第２反応ガスとの混合ガスであるエッチングガスを用い、前記
エッチングガスにおける前記下地膜と前記金属薄膜との選択比が２．５より大きいことを
特徴としている。
また、上記配線の作製方法に関する各構成において、前記金属薄膜は、タングステン膜
、タングステン化合物を主成分とする金属化合物膜、またはタングステン合金を主成分と
する金属合金膜から選ばれた薄膜、またはそれらの積層膜であることを特徴としている。
また、ドライエッチング方法に関する発明の構成は、タングステン膜、タングステン化
合物を主成分とする金属化合物膜、またはタングステン合金を主成分とする金属合金膜か
ら選ばれた薄膜の所望部分をエッチングガスによって除去するドライエッチング方法であ
って、前記エッチングガスは、フッ素を含む第１反応ガスと塩素を含む第２反応ガスとの
混合ガスであることを特徴とするドライエッチング方法である。
また、上記ドライエッチング方法に関する発明の構成において、前記第１反応ガスは、
ＣＦ4、Ｃ2Ｆ6、またはＣ4Ｆ8から選ばれたガスであることを特徴としている。
また、上記ドライエッチング方法に関する発明の構成において、前記第２反応ガスは、
Ｃｌ2、ＳｉＣｌ4、またはＢＣｌ3から選ばれたガスであることを特徴としている。
また、上記ドライエッチング方法に関する発明の構成において、ＩＣＰエッチング装置
を用いてドライエッチングを行うことを特徴としている。。
また、上記ドライエッチング方法に関する発明の構成において、前記ＩＣＰエッチング
装置のバイアスパワー密度を調節することによってテーパー角αを制御することを特徴と
している。
また、ドライエッチング方法に関する他の発明の構成は、エッチングによって形成され
る穴、溝等の内側側壁のテーパー角を、バイアスパワー密度に応じて制御することを特徴
とするドライエッチング方法である。
また、ドライエッチング方法に関する他の発明の構成は、エッチングによって形成され
る穴、溝等の内側側壁のテーパー角を、ガスの流量比に応じて制御することを特徴とする
ドライエッチング方法である。
本発明によれば、配線のテーパー角αが制御可能な条件、バイアスパワー及びガス流量
比を適宜設定することにより、下地に対する選択比を高くとりつつ、所望のテーパー角α
を得ることができる。その結果、その配線上に形成する膜の被覆性が良好となるため、配
線の欠け、断線、短絡等の不良発生を低減することができる。
また、面内分布よくエッチングすることができ、均一な配線形状が得られる。
また、本発明をコンタクトホール等の開口工程に適用することもできる。
テーパー角αのバイアスパワー依存性を示した図である。 テーパー角αとＣＦ４の流量比依存性を示した図である。 テーパー角αと（Ｗ／レジスト）選択比依存性を示した図である。 ＩＣＰエッチング装置のプラズマ生成機構を示した図である。 マルチスパイラルコイル方式のＩＣＰエッチング装置を示した図である。 テーパー角α、βの説明図である。 配線の断面ＳＥＭ写真図である。 配線の断面ＳＥＭ写真図である。 エッチングレート及び（Ｗ／レジスト）選択比のバイアスパワー依存性を示した図である。 エッチングレート及び（Ｗ／レジスト）選択比のＣＦ４流量比依存性を示した図である。 エッチングレート及び（Ｗ／レジスト）選択比のＩＣＰパワー依存性を示した図である。 アクティブマトリクス型液晶表示装置の断面構造図。 アクティブマトリクス型液晶表示装置の断面構造図。 アクティブマトリクス型液晶表示装置の断面構造図。 配線の断面構造図。 アクティブマトリクス型ＥＬ表示装置の構成を示す図。 ＡＭ−ＬＣＤの外観を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。
本願発明の実施形態について、図１〜図８を用いて以下に説明する。
本発明では、高密度プラズマを使用するＩＣＰ（Inductively Coupled Plasma）エッチ
ング装置を使用した。簡略に説明すると、ＩＣＰエッチング装置は、低圧力でＲＦ電力を
誘導的にプラズマ中に結合させることで、１０11個／ｃｍ3以上のプラズマ密度を達成し
て、高選択比かつ高エッチングレートの加工を行うものである。
まず、ＩＣＰドライエッチング装置プラズマ生成機構について図４を用いて詳細に説明
する。
図４にエッチングチャンバーの簡略構造図を示す。チャンバー上部の石英板１１上にア
ンテナコイル１２を配置し、マッチングボックス１３を介してＲＦ電源１４に接続されて
いる。また、対向に配置された基板側の下部電極１５にもマッチングボックス１６を介し
てＲＦ電源１７が接続されている。
基板上方のアンテナコイル１２にＲＦ電流が印加されると、アンテナコイル１２にＲＦ
電流Ｊがθ方向に流れ、Ｚ方向に磁界Ｂが発生する。
Figure 2012019237
ファラデーの電磁誘導の法則に従い、θ方向に誘導電界Ｅが生じる。
Figure 2012019237
この誘導電界Ｅで電子がθ方向に加速されガス分子と衝突し、プラズマが生成される。
誘導電界の方向がθ方向なので、荷電粒子がエッチングチャンバー壁や、基板に衝突して
電荷を消失する確率が低くなる。従って、１Ｐａ程度の低圧力でも高密度のプラズマを発
生させることができる。また、下流へは、磁界Ｂがほとんどないので、シート状に広がっ
た高密度プラズマ領域となる。
アンテナコイル１２（ＩＣＰパワーが印加される）と基板側の下部電極１５（バイアス
パワーが印加される）のそれぞれに印加するＲＦパワーを調節することによってプラズマ
密度と自己バイアス電圧を独立に制御することが可能である。また、被処理物の材料に応
じて印加するＲＦパワーの周波数を異ならせることも可能となる。
ＩＣＰエッチング装置で高密度プラズマを得るためには、アンテナコイル１２に流れる
ＲＦ電流Ｊを低損失で流す必要があり、大面積化するためには、アンテナコイル１２のイ
ンダクタンスを低下させなければならない。そのために図５に示したようにアンテナを分
割したマルチスパイラルコイル２２のＩＣＰエッチング装置が開発された。図５中の２１
は石英板、２３、２６はマッチングボックス、２４、２７はＲＦ電源である。また、チャ
ンバーの底部には、基板２８を保持する下部電極２５が絶縁体２９を介して設けられてい
る。このようなマルチスパイラルコイルを適用したＩＣＰを用いたエッチング装置を用い
ると、前記耐熱性導電性材料のエッチングを良好に行うことができる。
本発明人らは、このマルチスパイラルコイル方式のＩＣＰエッチング装置（松下電器産
業製：Ｅ６４５）を用いてエッチング条件を振り、いくつかの実験を行った。
まず、実験に用いたエッチング試料を説明する。絶縁性基板（１７３７基板）
上に窒化酸化シリコン膜からなる下地膜（２００ｎｍ）を形成し、その上にスパッタ法に
より金属積層膜を形成した。ここでは純度が６Ｎ以上のタングステンターゲットを用いた
。また、スパッタガスとしてはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ
）等の単体ガスまたはそれらの混合ガスを用いればよい。なお、スパッタパワー、ガスの
圧力、基板温度等の成膜条件は適宜実施者が制御すればよい。
この金属積層膜は下層にＷＮｘ（但し、０＜ｘ＜１）で示される窒化タングステン膜（
膜厚；３０ｎｍ）を有し、上層にタングステン膜（３７０ｎｍ）を有している。
こうして得られる金属積層膜は、不純物元素がほとんど含まれておらず、特に酸素の含
有量は３０ｐｐｍ以下とすることができ、電気抵抗率は２０μΩ・ｃｍ以下、代表的には
、６μ〜１５μΩ・ｃｍとすることができる。また、膜の応力は、−５×１０9〜５×１
０9ｄｙｎ／ｃｍ2とすることができる。
なお、本明細書中において窒化酸化シリコン膜とはＳｉＯxＮyで表される絶縁膜であり
、珪素、酸素、窒素を所定の割合で含む絶縁膜を指す。
このエッチング試料をマルチスパイラルコイル方式のＩＣＰエッチング装置を用いて金
属積層膜のパターニング実験を行った。なお、ドライエッチングを行う際には、レジスト
を用いて所望の形状にパターニングしたレジストマスクパターン（膜厚：１．５μｍ）を
形成しておくことは言うまでもないことである。
エッチング処理前のエッチング試料の模式断面図を図６（Ａ）に示した。図６（Ａ）中
、６０１は基板、６０２は下地膜、６０３ａ、６０３ｂは金属積層膜（膜厚Ｘ＝４００ｎ
ｍ）、６０４ａ、６０４ｂはレジストマスクパターン（膜厚Ｙ＝１．５μｍ）である。ま
た、エッチング処理後の状態を示した図が図６（Ｂ）
である。
なお、本明細書中において、テーパー角とは図６（Ｂ）に示すように、配線６０３の断
面形状のテーパー部（傾斜部）と下地膜６０２の表面がなす角αをいう。また、テーパー
角はテーパー部の幅Ｚと、膜厚Ｘを用いて、ｔａｎα＝Ｘ／Ｚと定義できる。
本発明人らは、様々なドライエッチング条件を振り、配線の断面形状の観察を行った。
実験１）
図１はテーパー角αのバイアスパワー依存性を示した図である。１３．５６ＭＨｚのバ
イアスパワーを２０Ｗ、３０Ｗ、４０Ｗ、６０Ｗ、１００Ｗ、即ち、バイアスパワー密度
（Ｗ／ｃｍ2）を、０．１２８、０．１９２、０．２５６、０．３８４、０．６４にして
実験を行った。なお、下部電極は、１２．５ｃｍ×１２．５ｃｍである。また、レジスト
膜厚は１．５μｍ、ガス圧は１．０Ｐａ、ガス組成はＣＦ4／Ｃｌ2＝３０／３０ｓｃｃｍ
（ただし、ｓｃｃｍは標準状態における体積流量（ｃｍ3／分）を表す）である。また、
ＩＣＰパワーは５００Ｗ、即ち、ＩＣＰパワー密度は、１．０２Ｗ／ｃｍ2である。ただ
し、本明細書中では、ＩＣＰパワーをＩＰＣエリア面積（直径２５ｃｍ）で割った値をＩ
ＣＰパワー密度（Ｗ／ｃｍ2）としている。
図１より、バイアスパワー密度が高いほど配線のテーパー角αが小さくなることがわか
る。また、単にバイアスパワー密度を調節することにより、所望のテーパー角α＝５°〜
８５°（好ましくは２０°〜７０°の範囲）を形成することができる。
なお、バイアスパワーを２０Ｗ（バイアスパワー密度；０．１２８Ｗ／ｃｍ2）
とした時の断面ＳＥＭ写真を図７（Ａ）、バイアスパワーを３０Ｗ（バイアスパワー密度
；０．１９２Ｗ／ｃｍ2）とした時の断面ＳＥＭ写真を図７（Ｂ）、バイアスパワーを４
０Ｗ（バイアスパワー密度；０．２５６Ｗ／ｃｍ2）とした時の断面ＳＥＭ写真を図７（
Ｃ）、バイアスパワーを６０Ｗ（バイアスパワー密度；０．３８４Ｗ／ｃｍ2）とした時
の断面ＳＥＭ写真を図８（Ａ）、バイアスパワーを１００Ｗ（バイアスパワー密度；０．
６４Ｗ／ｃｍ2）とした時の断面ＳＥＭ写真を図８（Ｂ）にそれぞれ示した。図７および
図８に示した各ＳＥＭ写真からテ−パ角αが２０°〜７０°の範囲に形成されていること
が観察でき、テーパー角αはバイアスパワー密度を変えることで制御できることがわかる
。
これは、タングステンとレジストとの選択比が小さくなり、レジストの後退現象が生じ
るためと考えられる。
実験２）
また、図２はテーパー角αとＣＦ4の流量比依存性を示した図である。ガス組成比をＣ
Ｆ4／Ｃｌ2＝２０／４０ｓｃｃｍ、３０／３０ｓｃｃｍ、４０／２０ｓｃｃｍにして実験
を行った。ガス圧は１．０Ｐａ、バイアスパワー密度は０．１２８Ｗ／ｃｍ2、レジスト
膜厚は１．５μｍ、ＩＣＰパワーを５００Ｗ（ＩＣＰパワー密度；１．０２Ｗ／ｃｍ2）
である。
図２によりＣＦ4の流量比が大きいほどタングステンとレジストとの選択比が大きくなり
、配線のテーパー角αが大きくなることがわかる。また、下地の荒れも少なくなる。下地
の荒れについてはＣＦ4の流量比増（Ｃｌ2流量比減）となることで、エッチング異方性が
弱まったことが原因として考えられる。また、単にＣＦ4の流量比を調節することにより
、所望のテーパー角α＝５°〜８５°（好ましくは６０°〜８０°の範囲）を形成するこ
とができる。
実験３）
また、１３．５６ＭＨｚのＩＣＰパワーを４００Ｗ、５００Ｗ、６００Ｗ、即ちＩＣＰ
パワー密度を０．８２、１．０２、１．２２にして実験を行った。バイアスパワーは２０
Ｗ（バイアスパワー密度；０．１２８Ｗ／ｃｍ2）、レジスト膜厚は１．５μｍ、ガス圧
は１．０Ｐａ、ガス組成はＣＦ4／Ｃｌ2＝３０／３０ｓｃｃｍである。
ＩＣＰパワー密度が大きくなるにつれタングステンのエッチングレートは大きくなるが、
エッチングレート分布が悪くなる。また、テーパー角の変化は特に見られなかった。
実験４）
また、ガス圧を１．０Ｐａ、２．０Ｐａにして実験を行った。ＩＣＰパワーは５００Ｗ
（ＩＣＰパワー密度；１．０２Ｗ／ｃｍ2）、ガス組成はＣＦ4／Ｃｌ2＝３０／３０ｓｃ
ｃｍ、バイアスパワーは２０Ｗ（バイアスパワー密度；０．１２８Ｗ／ｃｍ2）、レジス
ト膜厚は１．５μｍである。
高真空になるにつれタングステンのエッチングレートは早くなり、異方性も強くなる。ま
た、２．０Ｐａでは逆テーパー形状となった。
実験５）
また、エッチングガスの総流量を６０ｓｃｃｍ、１２０ｓｃｃｍにして実験を行った。
ガス圧は１．０Ｐａ、ＩＣＰパワーは５００Ｗ（ＩＣＰパワー密度；１．０２Ｗ／ｃｍ2
）、ガス組成はＣＦ4／Ｃｌ2＝３０／３０ｓｃｃｍ、バイアスパワーは２０Ｗ（バイアス
パワー密度；０．１２８Ｗ／ｃｍ2）、レジスト膜厚は１．５μｍである。
エッチングガスの総流量が多いほうが若干レートは大きくなった。
上記実験結果からテーパー角は主としてバイアスパワー密度条件に左右されるため、タ
ングステンとレジストの選択比に依存していると考えられる。図３にタングステンとレジ
ストの選択比とテーパー角との依存性を示した。
バイアスパワー密度の変化はタングステンのエッチングレートよりもタングステンとレ
ジストの選択比に大きく影響し、バイアスパワー密度を大きくするとタングステンとレジ
ストの選択比は低下する傾向にある。図９（Ａ）にタングステン及びレジストのエッチン
グレートのバイアスパワー密度依存性を示し、図９（Ｂ）にタングステンとレジストの選
択比のバイアスパワー密度依存性を示した。
つまり、図６（Ａ）及び図６（Ｂ）に示したようにタングステンをエッチングすると同
時にレジストもエッチングされるため、タングステンとレジストの選択比が大きいとテー
パー角が大きくなり、タングステンとレジストの選択比が小さいとテーパー角が小さくな
る。
また、同様にＣＦ4ガス流量比を小さくすると、タングステンとレジストの選択比は低下
する傾向にある。図１０（Ａ）にタングステン及びレジストのエッチングレートのＣＦ4
ガス流量比依存性を示し、図１０（Ｂ）にタングステンとレジストの選択比のＣＦ4ガス
流量比依存性を示した。
また、図１１（Ａ）にタングステン及びレジストのエッチングレートのＩＣＰパワー密度
依存性を示し、図１１（Ｂ）にタングステンとレジストの選択比のＩＣＰパワー密度依存
性を示した。
また、上記各実験ではエッチング試料として、絶縁性基板上に窒化酸化シリコン膜からな
る下地膜（２００ｎｍ）が形成され、その上に金属積層膜（窒化タングステン膜とタング
ステン膜との積層膜）が形成されたものを用いたが、本発明は、タングステン膜、タング
ステン化合物を主成分とする金属化合物膜、またはタングステン合金を主成分とする金属
合金膜から選ばれた薄膜、またはそれらの薄膜を積層した積層構造であれば適用可能であ
る。ただし、下地膜との選択比が２．５以下である場合や、エッチングレートが極端に小
さいものは除く。例えば、Ｗ−Ｍｏ合金膜（Ｗ：Ｍｏ＝５２：４８の重量％比率を有する
）は、下地膜（ＳｉＯxＮy）との選択比が約１．５以下であり、エッチングレートが約５
０ｎｍ／ｍｉｎと小さいため、被加工性という観点から適さない。
ここでは、Ｗ膜を一例として示したが、一般に知られている耐熱性導電性材料（Ｔａ、Ｔ
ｉ、Ｍｏ、Ｃｒ、Ｎｂ、Ｓｉ等）についてＩＣＰエッチング装置を用いると、容易にパタ
ーンの端部をテーパー形状として加工することができる。例えば、Ｔａ膜のエッチング速
度は１４０〜１６０ｎｍ／ｍｉｎで選択比も６〜８が選られ、Ｗ膜のエッチング速度７０
〜９０ｎｍ／ｍｉｎ、また選択比２〜４に対して優れた値となっている。従って、被加工
性という観点からはＴａ膜も適しているが、表中に示さない値として、Ｔａ膜の抵抗率は
２０〜３０μΩｃｍであり、Ｗ膜の抵抗率が１０〜１６μΩｃｍであるのに比べて若干高
い点が難点となる。
また、上記ドライエッチングに用いるエッチングガスとしてＣＦ4（四フッ化炭素ガス）
とＣｌ2ガスとの混合ガスを用いたが、特に限定されず、例えば、Ｃ2Ｆ6、またはＣ4Ｆ8
から選ばれたフッ素を含む反応ガスとＣｌ2、ＳｉＣｌ4、またはＢＣｌ3から選ばれた塩
素を含むガスとの混合ガスを用いることも可能である。
また、本発明のエッチング条件は、特に限定されず、例えば、ＩＣＰエッチング装置（松
下電器産業製：Ｅ６４５）を用い、四フッ化炭素ガス（ＣＦ4）と塩素（Ｃｌ2）を用いた
場合であれば、エッチングガス総流量：６０〜１２０ｓｃｃｍエッチングガス流量比：Ｃ
Ｆ4／Ｃｌ2＝３０／３０ｓｃｃｍ〜５０／１０ｓｃｃｍガス圧（エッチングガス雰囲気の
圧力）：１．０Ｐａ〜２．０ＰａＩＣＰパワー密度：０．６１Ｗ／ｃｍ2〜２．０４Ｗ／
ｃｍ2（ＩＣＰパワー：３００Ｗ〜１０００Ｗ）、周波数は、１３ＭＨｚ〜６０ＭＨｚバ
イアスパワー密度：０．０６４Ｗ／ｃｍ2〜３．２Ｗ／ｃｍ2（バイアスパワー：１０Ｗ〜
５００Ｗ）、周波数は、１００ｋＨｚ〜６０ＭＨｚ、好ましくは６ＭＨｚ〜２９ＭＨｚ基
板温度：０℃〜８０℃、好ましくは７０℃±１０℃であり、この範囲内で適宜、実施者が
エッチング条件を決定すればよい。
なお、本明細書中において「電極」とは、「配線」の一部であり、他の配線との電気的
接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、「配線
」と「電極」とを使い分けるが、「電極」という文言に「配線」は常に含められているも
のとする。
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
本発明の実施例を図１２及び図１３を用いて説明する。ここでは、画素部の画素ＴＦＴ
および保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製したアクテ
ィブマトリクス基板を説明する。
本実施例の構造は、図１２に示したように、絶縁性表面を有する基板１０１上にＴＦＴ
を有している。基板１０１には、ガラス基板や石英基板を使用することが望ましい。その
他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基
板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。
この基板１０１のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜（本明
細書中では酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜の総称を指す）
からなる下地膜１０２を有している。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2
Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００ｎｍ（好ましくは５０〜１
００ｎｍ）、同様にＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜１０
２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成した。ここ
では下地膜１０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層さ
せて形成しても良い。
また、下地膜１０２上には、ＴＦＴの活性層を有している。この活性層としては、非晶
質構造を有する半導体膜を結晶化させて得た結晶性半導体膜にパターニングを施したもの
を用いた。結晶化方法としては、公知の技術、例えばレーザーアニール法や熱アニール法
（固相成長法）、ラピットサーマルアニール法（ＲＴＡ法）、または特開平７−１３０６
５２号公報で開示された技術に従って、触媒元素を用いる結晶化法を適用すればよい。な
お、非晶質構造を有する半導体膜には、非晶質半導体膜や微結晶半導体膜があり、非晶質
シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
上記ＴＦＴの活性層を覆うゲート絶縁膜１３０は、プラズマＣＶＤ法またはスパッタ法
を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成した。本実施例では
、１２０ｎｍの厚さで酸化窒化シリコン膜から形成した。また、ＳｉＨ4とＮ2ＯにＯ2を
添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているので
この用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコ
ン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。
上記ゲート絶縁膜上に形成されたゲート電極１１８〜１２２及び容量電極１２３は、耐
熱性導電性材料を用い、導電性の窒化物金属膜から成る導電層（Ａ）と金属膜から成る導
電層（Ｂ）とを積層した構造を有している。導電層（Ｂ）はＴａ、Ｔｉ、Ｗから選ばれた
元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜で形成すれば
良い。本実施例では、純度が６ＮであるＷターゲットを用いたスパッタ法で、Ａｒガスと
窒素（Ｎ2）ガスを導入して導電層（Ａ）をＷＮ膜で５０ｎｍの厚さに形成し、導電層（
Ｂ）をＷ膜で２５０ｎｍの厚さに形成した導電積層膜をパターニングしてゲート電極１１
８〜１２２及び容量電極１２３を完成させた。なお、ゲート電極１１８〜１２３の端部に
テーパー部が形成されるようにエッチングする。このエッチング加工はＩＣＰエッチング
装置により行う。その技術の詳細は発明の実施の形態に示した通りである。本実施例では
、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、その流量をそれぞれ３０ｓｃｃｍと
して、ＩＣＰパワー密度を３．２Ｗ／ｃｍ2（周波数：１３．５６ＭＨｚ）、バイアスパ
ワー密度を０．２２４Ｗ／ｃｍ2（周波数：１３．５６ＭＨｚ）、ガス圧１．０Ｐａとし
てエッチングを行った。このようなエッチング条件とすることによって、ゲート電極１１
８〜１２２及び容量電極１２３の端部において、該端部から内側にむかって徐々に厚さが
増加するテーパー部が形成され、その角度は２５〜３５°、好ましくは３０°とすること
ができた。
なお、このテーパー形状を有するゲート電極１１８〜１２２、及び容量電極１２３を形
成する際、残渣を残すことなくエッチングするために、１０〜２０％程度の割合でエッチ
ング時間を増すオーバーエッチングを施したため、ゲート絶縁膜１３０は、実質的に薄く
なった部分を有している。
また、本実施例では、所望のＬＤＤ領域を形成するため、端部にテーパー部を有するゲ
ート電極１１８〜１２２をマスクとして自己整合的にｎ型またはｐ型を付与する不純物元
素をイオンドープ法で活性層に添加した。また、適宜、所望のＬＤＤ領域を形成するため
、レジストパターンをマスクとしてｎ型またはｐ型を付与する不純物元素をイオンドープ
法で活性層に添加した。
こうして、駆動回路の第１のｐチャネル型ＴＦＴ（Ａ）２００ａには、活性層にチャネ
ル形成領域２０６、ゲート電極と重なるＬＤＤ領域２０７、高濃度ｐ型不純物領域から成
るソース領域２０８、ドレイン領域２０９を有した構造となっている。第１のｎチャネル
型ＴＦＴ（Ａ）２０１ａには、活性層にチャネル形成領域２１０、低濃度ｎ型不純物領域
で形成されゲート電極１１９と重なるＬＤＤ領域２１１、高濃度ｎ型不純物領域で形成す
るソース領域２１２、ドレイン領域２１３を有している。チャネル長３〜７μｍに対して
、ゲート電極１１９と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１
〜１．５μｍ、好ましくは０．３〜０．８μｍとする。このＬovの長さはゲート電極１１
９の厚さとテーパー部の角度から制御する。
また、駆動回路の第２のｐチャネル型ＴＦＴ（Ａ）２０２ａは同様に、活性層にチャネ
ル形成領域２１４、ゲート電極１２０と重なるＬＤＤ領域２１５、高濃度ｐ型不純物領域
で形成されるソース領域２１６、ドレイン領域２１７を有した構造となっている。第２の
ｎチャネル型ＴＦＴ（Ａ）２０３ａには、活性層にチャネル形成領域２１８、ゲート電極
１２１と重なるＬＤＤ領域２１９、高濃度ｎ型不純物領域で形成するソース領域２２０、
ドレイン領域２２１を有している。
ＬＤＤ領域２１９は、ＬＤＤ領域２１１と同じ構成とする。画素ＴＦＴ２０４には、活性
層にチャネル形成領域２２２ａ、２２２ｂ、低濃度ｎ型不純物領域で形成するＬＤＤ領域
２２３ａ、２２３ｂ、高濃度ｎ型不純物領域で形成するソースまたはドレイン領域２２５
〜２２７を有している。ＬＤＤ領域２２３ａ、２２３ｂは、ＬＤＤ領域２１１と同じ構成
とする。さらに、容量配線１２３と、ゲート絶縁膜と、画素ＴＦＴ２０４のドレイン領域
２２７に接続する半導体層２２８、２２９とから保持容量２０５が形成されている。図１
２では、駆動回路のｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを一対のソース・ドレ
イン間に一つのゲート電極を設けたシングルゲートの構造とし、画素ＴＦＴをダブルゲー
ト構造としたが、これらのＴＦＴはいずれもシングルゲート構造としても良いし、複数の
ゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない
。
また、ゲート電極およびゲート絶縁膜１３０を覆って保護絶縁膜１４２を有している。保
護絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み
合わせた積層膜で形成すれば良い。
また、保護絶縁膜１４２を覆って有機絶縁物材料からなる層間絶縁膜１４３を有している
。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣ
Ｂ（ベンゾシクロブテン）等を使用することができる。
また、コンタクトホールを介してそれぞれの活性層に形成されたソース領域またはドレイ
ン領域に接するソース配線またはドレイン配線を層間絶縁膜１４３上に有している。なお
、ソース配線またはドレイン配線は、１４４ａ〜１５４ａで示すＴｉとアルミニウムの積
層膜と、１４４ｂ〜１５４ｂで示す透明導電膜との積層構造を有している。また、ドレイ
ン配線１５３ａ、１５３ｂは画素電極として機能するものである。透明導電膜には酸化イ
ンジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、
さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（Ｚ
ｎＯ：Ｇａ）などを好適に用いることができる。
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成す
るＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とし
ている。さらにゲート電極として耐熱性を有する導電性材料で形成することによりＬＤＤ
領域やソース領域およびドレイン領域の活性化を容易としている。
さらに、ゲート電極にゲート絶縁膜を介して重なるＬＤＤ領域を形成する際に、導電型
を制御する目的で添加した不純物元素に濃度勾配を持たせてＬＤＤ領域を形成することで
、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。
また、図１２に示したアクティブマトリクス基板はそのまま反射型の液晶表示装置に適
用することができる。
次に、図１３を用いて、図１２に示したアクティブマトリクス基板を適用したアクティ
ブマトリクス型液晶表示装置を説明する。
まず、アクティブマトリクス基板上に樹脂膜をパターニングして得られる柱状のスペーサ
４０５ａ〜４０５ｅ、４０６を形成する。また、スペーサの配置は任意に決定すれば良い
。なお、スペーサは数μｍの粒子を散布して設ける方法でも良い。
次いで、アクティブマトリクス基板の画素部に、液晶を配向させるためポリイミド樹脂等
からなる配向膜４０７を設ける。配向膜を形成した後、ラビング処理を施して液晶分子が
ある一定のプレチルト角を持って配向するようにした。
対向側の対向基板４０１には、遮光膜４０２、透明導電膜４０３および配向膜４０４を形
成する。遮光膜４０２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜３００ｎｍの厚さで形成
する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とを
シール剤４０８で貼り合わせる。
その後、両基板の間に液晶材料４０９を注入する。液晶材料には公知の液晶材料を用いれ
ば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答
性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘
電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１３
に示す反射型のアクティブマトリクス型液晶表示装置が完成する。
一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極
で形成すれば良い。
本実施例は、図１４を用いて、上記実施例（トップゲート型ＴＦＴ）とは異なるボトムゲ
ート型ＴＦＴを用いた表示装置を作製した例を示す。
まず、絶縁性基板１８０１上にスパッタ法により金属積層膜を形成する。この金属積層
膜は、下層に窒化タングステン膜を有し、上層にタングステン膜を有している。なお、基
板と接してＳｉＯxＮyで表される窒化酸化シリコン膜等の下地膜を形成してもよい。次い
で、所望のゲート配線パターンを得るためのレジストマスクをフォトリソグラフィ法によ
って形成する。
ボトムゲート型ＴＦＴにおいては、ゲート絶縁膜およびチャネル形成領域などをゲート
配線上に形成する必要がある。ボトムゲート構造のＴＦＴ特性、ゲート配線上に形成する
膜の被覆性およびゲート絶縁膜の耐圧を向上させるため、ゲート配線１８０２〜１８０５
のテーパー角は６０°以下、好ましくは４０°以下であることが望ましい。
次いで、ＩＣＰエッチング装置を用い、上記発明の実施の形態に示したようにバイアス
パワーまたはガス流量比を適宜選択して、ゲート配線１８０２〜１８０５のテーパー角を
６０°以下、好ましくは４０°以下とした。以降の工程は、公知の技術を用いればよく、
特に限定されない。
図２１中において１８１４はＣＭＯＳ回路、１８１５はｎチャネル型ＴＦＴ、１８１６
は画素ＴＦＴ、１８１７は層間絶縁膜、１８１８ａは画素電極、１８１８ｂはＩＴＯ膜で
ある。このＩＴＯ膜１８１８ｂは、ＦＰＣ等の外部端子と接続するために設ける。また、
１８１９は液晶材料、１８２０は対向電極である。また、１８０１は第１の基板、１８０
８はシール領域、１８０７、１８０９〜１８１２は柱状スペーサ、１８２１は第２の基板
である。
なお、本実施例は実施例１と自由に組み合わせることが可能である。
図１５に本発明を利用して絶縁表面上に形成された様々な配線構造の一例を示す。図１
５（Ａ）には絶縁表面を有する膜（または基板）１５００上にタングステンを主成分とす
る材料１５０１からなる単層構造の配線の断面図を示した。この配線は、ターゲットとし
ては純度が６Ｎのものを用い、スパッタガスとしてはアルゴン（Ａｒ）の単体ガスを用い
て形成した膜をパターニングして形成したものである。なお、基板温度を３００℃以下と
し、スパッタガスの圧力を１．０Ｐａ以上として応力を制御し、他の条件（スパッタパワ
ー等）は適宜実施者が決定すればよい。
上記パターニングの際には、発明の実施の形態に示した方法、例えば、バイアスパワー
密度に応じてテーパー角αを制御する。
こうして得られる配線１５０１の断面形状は、所望のテーパー角αを有している。また、
不純物元素がほとんど含まれておらず、特に酸素の含有量は３０ｐｐｍ以下とすることが
でき、電気抵抗率は２０μΩ・ｃｍ以下、代表的には、６μ〜１５μΩ・ｃｍとすること
ができる。また、膜の応力は、−５×１０10〜５×１０10ｄｙｎ／ｃｍ2とすることがで
きる。
また、図１５（Ｂ）は、実施例１のゲート電極と同様の二層構造を示した。なお、窒化
タングステン（ＷＮｘ）を下層とし、タングステンを上層としている。
なお、窒化タングステン膜１５０２は１０〜５０ｎｍ（好ましくは１０〜３０ｎｍ）とし
、タングステン膜１５０３は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とす
れば良い。本実施例では、大気に触れることなく、連続的にスパッタ法を用いて積層形成
した。
また、図１５（Ｃ）は、絶縁表面を有する膜（または基板）１５００上に形成されたタ
ングステンを主成分とする材料からなる配線１５０４を絶縁膜１５０５で覆った例である
。絶縁膜１５０５は窒化珪素膜、酸化珪素膜、酸化窒化珪素膜ＳｉＯxＮy（但し、０＜ｘ
、ｙ＜１）またはそれらを組み合わせた積層膜で形成すれば良い。
また、図１５（Ｄ）は、絶縁表面を有する膜（または基板）１５００上に形成されたタ
ングステンを主成分とする材料からなる配線１５０６の表面を窒化タングステン膜１５０
７で覆った例である。なお、図１５（Ａ）の状態の配線にプラズマ窒化等の窒化処理を施
すと図１５（Ｄ）の構造が得られる。
また、図１５（Ｅ）は、絶縁表面を有する膜（または基板）１５００上に形成されたタ
ングステンを主成分とする材料からなる配線１５０９を窒化タングステン膜１５１０、１
５０８で囲った例である。なお、図１５（Ｂ）の状態の配線にプラズマ窒化等の窒化処理
を施すと図１５（Ｅ）の構造が得られる。
また、図１５（Ｆ）は、図１５（Ｅ）の状態を形成した後、絶縁膜１５１１で覆った例
である。絶縁膜１５１１は窒化珪素膜、酸化珪素膜、酸化窒化珪素膜またはそれらを組み
合わせた積層膜で形成すれば良い。
このように、本発明は様々な配線構造に適用することができる。また、本実施例は実施
例１または実施例２と自由に組み合わせることが可能である。
本実施例では、本発明をシリコン基板上に作製した反射型液晶表示装置に適用した場合
について説明する。本実施例は、実施例１において、結晶質シリコン膜でなる活性層の代
わりに、シリコン基板（シリコンウェハ）に直接的にｎ型またはｐ型を付与する不純物元
素を添加し、ＴＦＴ構造を実現すれば良い。また、反射型であるので、画素電極として反
射率の高い金属膜（例えばアルミニウム、銀、またはこれらの合金（Ａｌ−Ａｇ合金）等
を用いれば良い。
なお、本実施例の構成は、実施例１〜３のいずれの構成とも自由に組み合わせることが
可能である。
本発明は従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に
用いることも可能である。即ち、三次元構造の半導体装置を実現することも可能である。
また、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡ
Ｎ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。
なお、本実施例の構成は、実施例１〜４のいずれの構成とも自由に組み合わせることが
可能である。
本発明はアクティブマトリクス型ＥＬディスプレイに適用することも可能である。その
例を図１６に示す。
図１６はアクティブマトリクス型ＥＬディスプレイの回路図である。８１は画素回路を
表しており、その周辺にはＸ方向駆動回路８２、Ｙ方向駆動回路８３が設けられている。
また、画素回路８１の各画素は、スイッチ用ＴＦＴ８４、コンデンサ８５、電流制御用Ｔ
ＦＴ８６、有機ＥＬ素子８７を有し、スイッチ用ＴＦＴ８４にＸ方向信号線８８a（また
は８８b）、Ｙ方向信号線８９a（または８９b、８９c）が接続される。また、電流制御用
ＴＦＴ８６には、電源線９０a、９０bが接続される。
本実施例のアクティブマトリクス型ＥＬディスプレイでは、Ｘ方向駆動回路８２、Ｙ方
向駆動回路８３または電流制御用ＴＦＴ８６に用いられるＴＦＴを実施例１で得られる図
１２のｐチャネル型ＴＦＴ２００または２０２、ｎチャネル型ＴＦＴ２０１または２０３
を組み合わせて形成する。また、スイッチ用ＴＦＴ８４のＴＦＴを図１２のｎチャネル型
ＴＦＴ２０４で形成する。
なお、本実施例のアクティブマトリクス型ＥＬディスプレイに対して、実施例１〜５の
いずれの構成を組み合わせても良い。
実施例１の図１３で示した上記アクティブマトリクス型液晶表示装置の構成を、図１７の
斜視図を用いて説明する。アクティブマトリクス基板（第１の基板）は、ガラス基板８０
１上に形成された、画素部８０２と、ゲート側駆動回路８０３と、ソース側駆動回路８０
４で構成される。画素部の画素ＴＦＴ８０５（図１３の画素ＴＦＴ２０４に相当する）は
ｎチャネル型ＴＦＴであり、画素電極８０６及び保持容量８０７（図１３の保持容量２０
５に相当する）に接続される。
また、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。ゲート
側駆動回路８０３と、ソース側駆動回路８０４はそれぞれゲート配線８０８とソース配線
８０９で画素部８０２に接続されている。また、ＦＰＣ８１０が接続された外部入出力端
子８１１には駆動回路まで信号を伝達するための入出力配線（接続配線）８１２、８１３
が設けられている。また、８１４は対向基板（第２の基板）である。
なお、本明細書中では図１７に示した半導体装置をアクティブマトリクス型液晶表示装
置と呼んでいるが、図１７に示すようにＦＰＣまで取り付けられた液晶パネルのことを一
般的には液晶モジュールという。従って、本実施例でいうアクティブマトリクス型液晶表
示装置を液晶モジュールと呼んでも差し支えない。
本発明を実施して形成されたＴＦＴは様々な電気光学装置に用いることができる。即ち
、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプ
レイ（ゴーグル型ディスプレイ）、ウエアラブルディスプレイ、カーナビゲーション、パ
ーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍
等）などが挙げられる。それらの一例を図１８に示す。
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、
表示装置２００３、キーボード２００４で構成される。本願発明を画像入力部２００２、
表示装置２００３やその他の信号駆動回路に適用することができる。
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２
１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本
願発明を表示装置２１０２、音声入力部２１０３やその他の信号駆動回路に適用すること
ができる。
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１
、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成
される。本願発明は表示装置２２０５やその他の信号駆動回路に適用できる。
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示装置２３０２、ア
ーム部２３０３で構成される。本発明は表示装置２３０２やその他の信号駆動回路に適用
することができる。
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体２４０１、表示装置２４０２、スピーカ部２４０３、記録媒体２４０
４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
本発明は表示装置２４０２やその他の信号駆動回路に適用することができる。
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５
０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本願発明を表示装置
２５０２やその他の信号駆動回路に適用することができる。
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせから
なる構成を用いても実現することができる。
本発明を実施して形成されたＴＦＴは様々な電気光学装置に用いることができる。即ち
、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
その様な電子機器としては、プロジェクター（リア型またはフロント型）などが挙げら
れる。それらの一例を図１９に示す。
図１９（Ａ）はフロント型プロジェクターであり、表示装置２６０１、スクリーン２６
０２で構成される。本発明は表示装置やその他の信号駆動回路に適用することができる。
図１９（Ｂ）はリア型プロジェクターであり、本体２７０１、表示装置２７０２、ミラ
ー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号駆動回
路に適用することができる。
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における表示装置２６０１、
２７０２の構造の一例を示した図である。表示装置２６０１、２７０２は、光源光学系２
８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成され
る。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の
例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中に
おいて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系２８０１の構造の一例を示
した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８
１２、２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。
なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源
光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節する
フィルム、ＩＲフィルム等の光学系を設けてもよい。
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例１〜３及び実施例７のどのような組
み合わせからなる構成を用いても実現することができる。ただし、本実施例におけるプロ
ジェクターは、透過型の液晶表示装置であり、反射型の液晶表示装置には適用できないこ
とは言うまでもない。

Claims (37)

  1. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が５°以上８５°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  2. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が５°以上８５°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  3. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が５°以上８５°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  4. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が５°以上８５°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  5. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が５°以上８０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  6. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が５°以上８０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  7. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が５°以上８０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  8. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が５°以上８０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  9. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が５°以上７０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  10. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が５°以上７０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  11. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が５°以上７０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  12. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が５°以上７０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  13. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が５°以上６０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  14. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が５°以上６０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  15. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が５°以上６０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  16. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が５°以上６０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  17. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が２０°以上８５°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  18. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が２０°以上８５°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  19. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が２０°以上８５°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  20. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が２０°以上８５°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  21. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が２０°以上８０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  22. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が２０°以上８０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  23. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が２０°以上８０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  24. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が２０°以上８０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  25. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が２０°以上７０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  26. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が２０°以上７０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  27. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が２０°以上７０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  28. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が２０°以上７０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  29. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が２０°以上６０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  30. 半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が２０°以上６０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の配線は、前記半導体層に形成される２つのチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記半導体層と重なる領域を有し、
    前記コンタクトホールは、前記第１の配線と前記第２の配線との間に位置する前記半導体層の領域に達するように形成されることを特徴とする半導体装置の作製方法。
  31. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    ドライエッチング法を用いて前記導電性材料からなる膜を加工し、テーパー角が２０°以上６０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記ドライエッチング法を用いた加工を行う際に、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が行われ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  32. 第１の領域と第２の領域を有する半導体層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に導電性材料からなる膜を形成する工程と、
    前記導電性材料からなる膜から、テーパー角が２０°以上６０°以下の第１の配線及び第２の配線を形成する工程と、
    前記第１の配線と、前記第２の配線と、前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第１の絶縁膜及び前記第２の絶縁膜にコンタクトホールを形成する工程と、
    前記第２の絶縁膜上に、前記コンタクトホールを介して前記半導体層と電気的に接続する電極を形成する工程と、を有し、
    前記第１の配線と前記第２の配線を形成する工程には、ドライエッチング法が用いられ、
    前記第１の配線と前記第２の配線を形成する工程には、オーバーエッチングにより前記第１の絶縁膜の一部を薄くする処理が用いられ、
    前記第１の領域には、第１の不純物領域、第２の不純物領域、第３の不純物領域、第１のチャネル形成領域、第２のチャネル形成領域が形成され、
    前記第１の不純物領域は、前記第１のチャネル形成領域と前記第２のチャネル形成領域との間に形成され、
    前記第１のチャネル形成領域は、前記第１の不純物領域と前記第２の不純物領域との間に形成され、
    前記第２のチャネル形成領域は、前記第１の不純物領域と前記第３の不純物領域との間に形成され、
    前記第３の不純物領域は、前記第２のチャネル形成領域と前記第２の領域との間に形成され、
    前記第１の配線は、前記第１の絶縁膜を介して前記第１のチャネル形成領域と前記第２のチャネル形成領域と重なる領域を有し、
    前記第２の配線は、前記第１の絶縁膜を介して前記第２の領域と重なる領域を有し、
    前記コンタクトホールは、前記第３の不純物領域に達するように形成されることを特徴とする半導体装置の作製方法。
  33. 請求項１乃至３２のいずれか一項において、
    前記第１の配線及び前記第２の配線を形成する工程において、前記処理の後、プラズマ窒化処理を施すことを特徴とする半導体装置の作成方法。
  34. 請求項１乃至３３のいずれか一項において、
    プラズマＣＶＤ法を用いて前記第１の絶縁膜を形成することを特徴とする半導体装置の作製方法。
  35. 請求項１乃至３３のいずれか一項において、
    スパッタ法を用いて前記第１の絶縁膜を形成することを特徴とする半導体装置の作製方法。
  36. 請求項１乃至３５のいずれか一項において、
    前記第１の絶縁膜は、単層構造であることを特徴とする半導体装置の作製方法。
  37. 請求項１乃至３５のいずれか一項において、
    前記第１の絶縁膜は、積層構造であることを特徴とする半導体装置の作製方法。
JP2011221894A 2011-10-06 2011-10-06 半導体装置の作製方法 Withdrawn JP2012019237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011221894A JP2012019237A (ja) 2011-10-06 2011-10-06 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011221894A JP2012019237A (ja) 2011-10-06 2011-10-06 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010251747A Division JP2011077532A (ja) 2010-11-10 2010-11-10 配線の作製方法

Publications (1)

Publication Number Publication Date
JP2012019237A true JP2012019237A (ja) 2012-01-26

Family

ID=45604184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011221894A Withdrawn JP2012019237A (ja) 2011-10-06 2011-10-06 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP2012019237A (ja)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294476A (ja) * 1988-09-29 1990-04-05 Sharp Corp 半導体装置のゲート電極の製造方法
JPH03147328A (ja) * 1989-11-01 1991-06-24 Toshiba Corp 半導体装置の製造方法
JPH0590264A (ja) * 1991-09-26 1993-04-09 Toshiba Corp 半導体装置およびその製造方法
JPH06132257A (ja) * 1992-10-22 1994-05-13 Toshiba Corp 半導体素子の製造方法
JPH09166788A (ja) * 1995-12-15 1997-06-24 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH09181014A (ja) * 1995-12-26 1997-07-11 Nec Corp 薄膜トランジスタ基板およびその製造方法
JPH09279367A (ja) * 1996-04-17 1997-10-28 Mitsubishi Electric Corp Ａｌテーパドライエッチング方法
JPH09293600A (ja) * 1996-02-27 1997-11-11 Matsushita Electric Ind Co Ltd 高周波電力印加装置、プラズマ発生装置、プラズマ処理装置、高周波電力印加方法、プラズマ発生方法及びプラズマ処理方法
JPH09306990A (ja) * 1996-05-14 1997-11-28 Fujitsu Ltd 電子回路装置及びその製造方法
JPH09326494A (ja) * 1996-06-04 1997-12-16 Semiconductor Energy Lab Co Ltd 半導体回路およびその形成方法
JPH1098162A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
JPH10240164A (ja) * 1997-03-03 1998-09-11 Toshiba Corp 駆動回路一体型表示装置
JPH10268254A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 液晶表示装置
JPH10301127A (ja) * 1997-05-02 1998-11-13 Nec Corp 透明導電膜のパターニング方法
JPH1117185A (ja) * 1997-06-20 1999-01-22 Hitachi Ltd 液晶表示装置及びその製造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294476A (ja) * 1988-09-29 1990-04-05 Sharp Corp 半導体装置のゲート電極の製造方法
JPH03147328A (ja) * 1989-11-01 1991-06-24 Toshiba Corp 半導体装置の製造方法
JPH0590264A (ja) * 1991-09-26 1993-04-09 Toshiba Corp 半導体装置およびその製造方法
JPH06132257A (ja) * 1992-10-22 1994-05-13 Toshiba Corp 半導体素子の製造方法
JPH09166788A (ja) * 1995-12-15 1997-06-24 Sanyo Electric Co Ltd 薄膜トランジスタ
JPH09181014A (ja) * 1995-12-26 1997-07-11 Nec Corp 薄膜トランジスタ基板およびその製造方法
JPH09293600A (ja) * 1996-02-27 1997-11-11 Matsushita Electric Ind Co Ltd 高周波電力印加装置、プラズマ発生装置、プラズマ処理装置、高周波電力印加方法、プラズマ発生方法及びプラズマ処理方法
JPH09279367A (ja) * 1996-04-17 1997-10-28 Mitsubishi Electric Corp Ａｌテーパドライエッチング方法
JPH09306990A (ja) * 1996-05-14 1997-11-28 Fujitsu Ltd 電子回路装置及びその製造方法
JPH09326494A (ja) * 1996-06-04 1997-12-16 Semiconductor Energy Lab Co Ltd 半導体回路およびその形成方法
JPH1098162A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
JPH10240164A (ja) * 1997-03-03 1998-09-11 Toshiba Corp 駆動回路一体型表示装置
JPH10268254A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 液晶表示装置
JPH10301127A (ja) * 1997-05-02 1998-11-13 Nec Corp 透明導電膜のパターニング方法
JPH1117185A (ja) * 1997-06-20 1999-01-22 Hitachi Ltd 液晶表示装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR100867886B1 (ko) 액티브 매트릭스 디스플레이 장치 제조 방법
TWI316758B (en) Method for manufacturing semiconductor device
US8357611B2 (en) Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US20020006705A1 (en) Semiconductor device and method for manufacturing same
JP2000228527A (ja) 半導体装置およびその作製方法
JP4011304B2 (ja) 半導体装置およびその作製方法
JP4755143B2 (ja) 半導体装置の作製方法
US20040171242A1 (en) Manufacturing method for semiconductor device
JP5977804B2 (ja) 半導体装置の作製方法
JP2012019237A (ja) 半導体装置の作製方法
JP2014075593A (ja) 配線の作製方法
JP2012124508A (ja) 半導体装置、液晶モジュール、電子機器及び配線
KR100760175B1 (ko) 반도체 장치
JP2011077532A (ja) 配線の作製方法
JP2003100772A (ja) 半導体装置およびその作製方法
JP4801622B2 (ja) 半導体装置およびその作製方法
JP5955920B2 (ja) 半導体装置
JP5256336B2 (ja) 液晶表示装置
JP2012163983A (ja) 半導体装置
JP2007173850A (ja) 半導体装置の作製方法および半導体装置を用いた電子機器

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120614