JPH1117185A

JPH1117185A - 液晶表示装置及びその製造方法

Info

Publication number: JPH1117185A
Application number: JP16407797A
Authority: JP
Inventors: Genshirou Kawachi; 玄士朗河内; Tatsuya Okubo; 竜也大久保; Akio Mimura; 秋男三村; Takaaki Shinagawa; 陽明品川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-06-20
Filing date: 1997-06-20
Publication date: 1999-01-22

Abstract

(57)【要約】（修正有）【課題】ＴＦＴ液晶表示装置の製造方法において、基
板をできるだけ真空装置から出さないで連続成膜するこ
とにより、製造工程を簡素化する。【解決手段】ガラス基板１上に下地絶縁膜２、加熱再
結晶化された半導体膜３０、ゲート絶縁膜２０及びゲー
ト電極１０を真空装置内で連続成膜してから、ゲート電
極１０及びゲート絶縁膜２０を同時にパターニングし
て、その後、半導体膜３０内に不純物半導体領域３１を
形成する。このように、複数の成膜工程を真空中で一貫
処理することにより、生産性が向上し液晶表示装置の低
コスト化を実現できる。また、半導体膜３０を加熱再結
晶化する工程の前後で半導体膜３０が大気に曝されるこ
とがないので、良好な特性を有するトランジスタを再現
性よく製造できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置及び
その製造方法に係り、特に、薄膜トランジスタ素子を用
いたアクティブマトリックス方式の液晶表示装置の構造
及び製造方法に関する。

【０００２】

【従来の技術】ＯＡ機器等の画像、文字情報の表示装置
として、薄膜トランジスタ（以下ＴＦＴと記す）を用い
たアクティブマトリックス方式の液晶表示装置が知られ
ている。従来この種の液晶表示装置においては低コスト
化と並んで高精細化、高画質化が重要な課題である。こ
れらの課題を解決するためにはキーデバイスであるＴＦ
Ｔの性能向上が欠かせない。高性能なＴＦＴを安価なガ
ラス基板上に形成するに際して、例えば、特開平７−２
９７４０７号公報に記載されているように、ＴＦＴアク
ティブマトリックスを駆動する周辺駆動回路をもＴＦＴ
で構成し、同一基板上に集積してコストを低減すること
が考えられている。（第１の従来技術）より高機能の周
辺駆動回路をガラス基板上に集積できれば外部に実装す
る回路構成や実装工程を簡単化できるので実装コストの
大幅な削減が期待できる。高機能の回路を構成するため
にはより高性能なＴＦＴが必要とされる。多結晶シリコ
ン（以下poly-Ｓiと記す）膜上に形成したＴＦＴは、そ
のような周辺駆動回路集積型の表示装置用のＴＦＴとし
て最も期待されているものである。上記の従来技術にお
いて開示されているようなpoly-ＳiＴＦＴは、相補型
（ＣＭＯＳ）回路を構成する必要があることや、素子構
造上の制約から、現在アクティブマトリックス方式の液
晶表示装置に広く用いられている非晶質シリコン（以下
a-Ｓiと記す）膜上に形成されたＴＦＴに比べて、製造
工程が長く複雑であり、プロセスコストは割高となって
いる。

【０００３】ＴＦＴの製造工程を簡略化し、コストを低
減する方法の一つとして、a-ＳiＴＦＴにおいては、半
導体膜であるa-Ｓi膜や、絶縁膜等の複数の薄膜を一つ
の真空装置内で連続して形成することにより、スループ
ットを向上させ、かつ複数の薄膜の間の界面が大気に曝
すことで汚染され、素子の特性が低下することを防止す
る方法が、例えば特開昭５８−１０２５６０号公報や特
開平４−３５２４１９号公報において開示されている。
（第２の従来技術）

【０００４】

【発明が解決しようとする課題】上記第１の従来技術に
示されている、トップゲート構造を有するpoly-ＳiＴＦ
Ｔの製造プロセスの初期は以下のようなものである。す
なわち、（１）基板上に下地となる絶縁膜を形成する工
程、（２）下地絶縁膜上にa-Ｓi膜を形成する工程、
（３）a-Ｓi膜を熱処理あるいはレーザビーム照射等の
手段によりpoly-Ｓi膜に転換する工程、（４）poly-Ｓi
膜を個々のＴＦＴの領域に写真食刻法を用いて分離する
工程、（５）分離されたpoly-Ｓiパターンの上にゲート
絶縁膜を形成・分離する工程、（６）ゲート絶縁膜の上
にゲート電極を形成・分離する工程から構成される。
（他に不純物をドーピングする工程があるが省略す
る。）上記の製造工程においては、a-Ｓi膜を成膜する工程、
ゲート絶縁膜を成膜する工程及びゲート電極を成膜する
工程のそれぞれの間に、Ｓi膜をパターニングする工程
及びゲート絶縁膜をパターニングする工程があり、この
ために、薄膜をパターニングする工程の前後に成膜装置
を使用する必要が生じ、生産効率向上を阻んでいる。ま
た、Ｓi膜をパターニングする工程の存在そのものも工
程数を増加させる一因である。さらに、Ｓi膜をパター
ニングするために薄膜を大気中に取り出すことで薄膜表
面が汚染され、素子特性低下の原因となっていることも
問題である。

【０００５】このため、第２の従来技術にあるように、
これらの薄膜をすべて真空装置内で連続して形成しよう
としても、トップゲート構造の場合は、ゲート電極を形
成する前までにはＳi膜をパターニングしなければなら
ないと考えられていた。本発明の目的は、以上のような
問題を解決し、簡略で生産性の高い、高性能ＴＦＴの製
造方法を提供することにある。また、本発明の別の目的
は、そのような簡略な製造プロセスを採用しても、素子
の特性や、表示画質が低下しないような液晶表示装置の
構造を提供することにある。

【０００６】

【課題を解決するための手段】

（製法：基本）本発明の液晶表示装置の製造方法は、基
板上略全面に、絶縁ゲート型トランジスタを構成する半
導体膜を形成する工程と、前記半導体膜を加熱再結晶化
する工程と、前記加熱再結晶化された半導体膜上に絶縁
ゲート型トランジスタのゲート絶縁膜を形成する工程と
前記絶縁ゲート型トランジスタのゲート絶縁膜上の略全
面に絶縁ゲート型トランジスタのゲート電極を形成する
工程とを真空装置内で連続一貫して実施するものであ
る。（製法：レーザ等を照射）また、前記半導体膜を加熱再
結晶化する手段として、レーザ、あるいは電子ビームの
ようなエネルギービームを照射するものである。

【０００７】上記のような製造方法を採用することによ
り、ゲート電極を形成するまでの間、薄膜をパターニン
グするために基板を大気中に取り出すことがないので、
半導体膜を形成する工程からゲート電極を形成する工程
に至るまで同一の真空装置内で一貫して処理することが
可能となり、生産性を向上させ、製造コストを低減でき
る。また、加熱再結晶化する前後で半導体膜が大気中に
曝されないので、大気からの汚染を防止でき、素子の性
能、信頼性が向上する。

【０００８】本発明において、素子分離のための半導体
膜のパターニングを全くしない場合でも、絶縁基板上に
形成する薄膜トランジスタにおいては、半導体膜として
高抵抗の真性半導体膜を用いるので、素子間はこの高抵
抗で自動的に分離され、実用上問題ない。特に、半導体
膜の膜厚を例えば１００ｎｍ以下にまで薄くすれば、素
子間の抵抗値を十分高く保つことができるのでより望ま
しい。（構造：基本）また、本発明の液晶表示装置は、トップ
ゲート構造を有する薄膜トランジスタ素子を用いたアク
ティブマトリックス方式の液晶表示装置において、前記
薄膜トランジスタ素子のゲート電極の下の全面に加熱再
結晶化された半導体膜が形成されているものである。（構造：Ｓi膜を全面形成）また、基板上略全面に、形
成された半導体膜と、前記半導体膜上の一部に第１の絶
縁膜を介して形成された第１の電極と、前記第１の電極
のパターンを挟むように前記半導体膜内に形成された、
一対の第１導電型を有する不純物半導体層と、前記一対
の第１導電型を有する不純物半導体層の一方に接続され
た第２の電極と、前記一対の第１導電型を有する不純物
半導体層の他方に接続された第３の電極とから構成され
る複数の薄膜トランジスタと、前記複数の薄膜トランジ
スタの第１の電極間を接続する複数の走査配線電極と、
前記複数の薄膜トランジスタの第２の電極間を接続し、
前記複数の走査配線電極に交差するように形成された複
数の信号配線電極と、前記複数の薄膜トランジスタの第
３の電極に接続された複数の画素電極とを有するアクテ
ィブマトリックス基板と、対向電極が形成され、前記ア
クティブマトリックス基板に対向して配置された対向基
板と、前記アクティブマトリックス基板と対向基板とに
よって挟持された液晶組成物とを具備し、前記走査配線
電極と信号配線電極からの信号により選択された薄膜ト
ランジスタのスイッチング動作に伴う電圧を画素電極に
印加して液晶組成物を駆動するものである。（構造：Ｓi膜を網目状に形成）また、基板上に、網目
状パターンに連結形成された半導体膜と、前記半導体膜
上の一部に第１の絶縁膜を介して形成された第１の電極
と、前記第１の電極のパターンを挟むように前記半導体
膜内に形成された、一対の第１導電型を有する不純物半
導体層と、前記一対の第１導電型を有する不純物半導体
層の一方に接続された第２の電極と、前記一対の第１導
電型を有する不純物半導体層の他方に接続された第３の
電極とから構成される複数の薄膜トランジスタと、前記
複数の薄膜トランジスタの第１の電極間を接続する複数
の走査配線電極と、前記複数の薄膜トランジスタの第２
の電極間を接続し、前記複数の走査配線電極に交差する
ように形成された複数の信号配線電極と、前記複数の薄
膜トランジスタの第３の電極に接続された複数の画素電
極とを有するアクティブマトリックス基板と、対向電極
が形成され、前記アクティブマトリックス基板に対向し
て配置された対向基板と、前記アクティブマトリックス
基板と対向基板とによって挟持された液晶組成物とを具
備し、前記走査配線電極と信号配線電極からの信号によ
り選択された薄膜トランジスタのスイッチング動作に伴
う電圧を画素電極に印加して液晶組成物を駆動するもの
である。

【０００９】上記のような構造を採用することにより、
製造途中において薄膜をパターニングするために基板を
大気中に取り出すことがなく製造できるので、半導体膜
を形成する工程からゲート電極を形成する工程に至るま
でを同一の真空装置内で一貫して処理することが可能と
なり生産性を向上させることができるので製造コストを
低減できる。また、加熱再結晶化する前後で半導体膜が
大気中に曝されないので、大気からの汚染を防止でき、
素子の性能、信頼性が向上する。（構造：反射型液晶表示装置）本発明の構造で半導体膜
を全くパターニングしなければ、半導体膜を形成したア
クティブマトリックス基板は可視光に対して不透明にな
る。このため、基板を透過する光を変調する所謂透過型
液晶表示装置に適用するには問題がある。この問題点
は、前記画素電極に光反射機能あるいは光散乱機能を持
たせ、対向基板側から入射する外光を反射あるいは散乱
することで画像表示を行う反射型表示装置を構成するこ
とにより解決できる。（構造：網目に画素電極を形成）あるいは、別の解決法
としては、上記のように、半導体膜を網目状に連結され
たパターンとして、網目の目にあたる半導体膜が形成さ
れない領域に画素電極を形成した透過型表示装置とする
ことによっても解決できる。ただし、この場合、半導体
膜を網目状に連結されたパターンに加工する工程を、前
記第２及び第３の電極上に形成された保護絶縁膜をパタ
ーニングする工程の後に実施して、前記連結形成された
半導体膜の網目状パターンを、前記第２及び第３の電極
上に形成された保護絶縁膜のパターンと略同一形状とす
ることにより、本発明の、加熱再結晶化する前後で半導
体膜が大気中に曝されない、という特徴を損なうことが
ない。したがって、透過型の表示装置においても本発明
の目的を達成することができる。（構造：寄生チャネルストッパ層を設ける）また、上記
本発明の別の目的を達成するため、本発明の液晶表示装
置は、上記液晶表示装置において、前記半導体膜内の一
部には、互いに隣り合う任意の一対の薄膜トランジスタ
の第１の電極間を接続する走査配線電極と交差するよう
に、第２導電型を有する不純物半導体層を形成するもの
である。

【００１０】本発明において半導体膜をパターニングし
ない構造においては隣り合うトランジスタ間の干渉が問
題となることがある。即ち、各々のトランジスタのゲー
ト電極が走査配線電極によって接続されることにより、
トランジスタ部のみならず、トランジスタ間を接続する
走査配線電極の下層の半導体膜表面にも電界効果により
キャリアが誘起され電流パスが形成される。（以下、こ
の走査配線電極の下層の電流パスを寄生チャネルと記
す）この寄生チャネルにより隣り合うトランジスタに印
加される映像信号間にクロストークが発生し、画像上は
例えばシャドウイング現象として現われ、画質を低下さ
せる。上記の手段によれば、このような問題を防止する
ことができる。即ち、互いに隣り合う薄膜トランジスタ
の第１の電極間を接続する走査配線電極と交差するよう
に、前記半導体膜内の一部にトランジスタの極性とは逆
極性の第２導電型を有する不純物半導体層を形成する
と、第２導電型を有する不純物半導体層においては、た
とえ走査電極に電圧が印加されても、チャネルが形成さ
れないようにできる。これにより寄生チャネルをカット
できる。（構造：寄生チャネルストッパ層を保持容量として用い
る）さらに、前記第２導電型を有する不純物半導体層
を、前記画素電極あるいは前記第３の電極に接続し、前
記第２導電型を有する不純物半導体層と、走査配線電極
と、これらの間に挟持された絶縁膜とによって保持容量
を形成することができる。保持容量を形成することによ
り、トランジスタのリーク電流等による画素電極電位の
時間変動や、画素電極とその周囲に配置された走査配線
電極あるいは信号配線電極間の寄生容量による画素電極
電位の変動を小さくできるので、良好な画像品質を実現
できる。

【００１１】

【発明の実施の形態】以下、本発明の一実施の形態を図
面に基づいて説明する。（実施の形態１）図１（ａ）〜図３（ｌ）は、本発明の
第１の実施の形態に係る液晶表示装置の製造方法を示す
断面図である。

【００１２】ガラス基板１上にプラズマＣＶＤ法によ
り、下地膜として二酸化シリコン（ＳiＯ₂）膜２を３０
０ｎｍ形成する。（図１（ａ）参照）引き続いて、真性a-Ｓi膜３を同じくプラズマＣＶＤ法
により５０ｎｍ形成する。（図１（ｂ）参照）さらに、引き続いて高輝度のＸｅＣｌエキシマレーザ光
ＬＡＳＥＲを、エネルギー密度３００ｍＪ／ｃｍ²で照
射し、前記真性a-Ｓi膜３を溶融再結晶化して、真性多
結晶シリコン（poly-Ｓi）膜３０を得る。（図１（ｃ）
参照）さらに、プラズマＣＶＤ法により二酸化シリコン（Ｓi
Ｏ₂）膜を１００ｎｍ形成してゲート絶縁膜２０とす
る。（図１（ｄ）参照）さらにスパッタリング法によりＮb膜を２００ｎｍ形成
しゲート電極１０とする。（図１（ｅ）参照）本実施の態様では、以上図１（ａ）〜図１（ｅ）に至る
工程を、同一の真空装置内で基板を大気中に取り出すこ
となしに連続一貫して行うことを特徴とする。

【００１３】次に、前記ゲート電極１０及びゲート絶縁
膜２０を所定の平面形状にパターニングする。（図２
（ｆ）参照）本図以下、図の右側は画素内ＴＦＴの断面図を、左側は
駆動回路部に用いられるＴＦＴの断面図を示す。次に、
所定形状のホトレジストパターンＰＲ１を形成後、前記
ホトレジストパターンＰＲ１、及びゲート電極１０のパ
ターンをマスクとして、リンを含むイオンビームＰ＋を
照射し、ｎ型poly-Ｓi層３１を形成する。（図２（ｇ）
参照）前記ホトレジストパターンＰＲ１を除去した後、別のホ
トレジストパターンＰＲ２を形成し、前記ホトレジスト
パターンＰＲ２、及びゲート電極１０のパターンをマス
クとして、ボロンを含むイオンビームＢ＋を照射し、ｐ
型poly-Ｓi層３２−１を形成する。（図２（ｈ）参照）このとき、チャネルストッパ層となるｐ型poly-Ｓi層３
２−２も同時に形成する。

【００１４】前記ホトレジストパターンＰＲ２を除去し
た後、再度ＸｅＣｌエキシマレーザ光をエネルギー密度
２００ｍＪ／ｃｍ²で照射し、注入したリン及びボロン
を活性化し、ｎ型poly-Ｓi層３１、及びｐ型poly-Ｓi層
３２を低抵抗化する。次に、保護絶縁膜２１としてプラ
ズマＣＶＤ法によりＳiＯ₂膜を２００ｎｍ形成して所定
の形状にパターニングする。最後にスパッタリング法に
よりＮbを２００ｎｍ形成し、所定の形状にパターニン
グして走査信号電極１００、及び回路内の第１層配線電
極１０１を得る。（図２（ｉ）参照）次に、２層目の保護絶縁膜２３としてプラズマＣＶＤ法
によりＳiＯ₂膜を３００ｎｍ形成して所定の形状にパタ
ーニングしたあと、スパッタリング法によりＮbを４０
０ｎｍ形成し、所定の形状にパターニングして、映像信
号電極１１０、ソース電極１２及び回路内の第２層配線
電極１１１を得る。（図３（ｊ）参照）次に、プラズマＣＶＤ法により、シリコン窒化（Ｓi
Ｎ）膜２２を５００ｎｍ形成し、所定のパターンに加工
する。この時、画素電極１３が形成される領域の第１層
目及び第２層目の保護絶縁膜及びpoly-Ｓi膜３０もＳi
Ｎ膜２２とともにエッチング除去する点にも本発明の特
徴がある。（図３（ｋ）参照）最後に、透明導電膜であるインジウム−スズ−酸化膜
（ＩＴＯ）をスパッタリング法により１４０ｎｍ形成
し、所定のパターンに加工して画素電極１３とする。

【００１５】本実施の形態においては、下地膜２の形成
から、ゲート電極１０の形成に至る一連の工程を同一の
真空装置内で、基板を大気中に取り出すことなく実施す
るので、生産性が向上し、製造コストをさげることが可
能となる。また、その他の効果として、poly-Ｓi膜３０
とゲート絶縁膜２０、あるいはpoly-Ｓi膜３０と下地絶
縁膜２の間の界面が大気に曝されないので、大気からの
ボロンやその他の不純物に汚染されることがなく、良好
な特性を有するトランジスタを再現性良く製造すること
ができる。

【００１６】また、本実施の形態の第２の特徴として、
保護膜であるＳiＮ膜２２をパターニングする際に、同
時に画素電極１３が形成される領域のpoly-Ｓi膜３０も
ＳiＮ膜２２とともにエッチング除去するようにした。
本発明の構成では素子分離のためにpoly-Ｓi膜３０を予
めパターニングしないので、基板上略全面にpoly-Ｓi膜
３０が残っている。poly-Ｓi膜３０の光学的バンドギャ
ップは約１．１ｅＶであり、たとえ膜厚が５０ｎｍ程度
と薄くても可視光領域の吸収は無視できず、透明ではな
い。このため、本発明の構成を透過型の液晶表示装置に
応用する場合には、透過光を制御する画素電極１３が形
成される領域のpoly-Ｓi膜３０を除去する必要が生じ
る。上記、本実施の形態においては、このpoly-Ｓi膜３
０を除去するためのパターンを保護膜であるＳiＮ膜２
２のパターンと共通化することにより、余分なホトリソ
グラフィ工程を経ることなしに、所望の構成を得ること
ができる。上記ホトリソグラフィ工程の削減は製造工程
の短縮に効果的であり、製造コストを低減できる効果が
ある。（実施の形態２）図４は、本発明の第２の実施の形態に
係る透過型液晶表示装置の単位画素の平面図である。

【００１７】ガラス基板上に網目状パターンに形成され
た真性poly-Ｓi膜３０と、前記真性poly-Ｓi膜３０上に
ゲート絶縁膜（図示せず）を介して形成されたゲート電
極１０と、前記ゲート電極１０のパターンを挟むように
真性poly-Ｓi膜３０内に形成された一対のｎ＋型半導体
層３１と、前記ゲート電極１０に接続された走査配線電
極１００と、これに交差するように形成された信号配線
電極１１０と、互いに隣り合う走査配線電極１００及び
信号配線電極１１０の間に配置された画素電極１３とか
らなる。前記信号配線電極１１０と一方のｎ＋型半導体
層３１、他方のｎ＋型半導体層３１とソース電極１２、
及びゲート電極１０と走査配線電極１００はコンタクト
スルホールＴＨ１を介して相互に接続されている。ま
た、前記ソース電極１２と画素電極１３は、コンタクト
スルホールＴＨ２を介して相互に接続されている。さら
に、本実施の形態の特徴として、真性poly-Ｓi膜３０内
に前記走査配線電極１００と交差するようにｐ＋型半導
体層３２−２が設けられている。このｐ＋型半導体層３
２−２は、走査配線電極１００下部に形成される寄生チ
ャネルを切断し、互いに隣あうトランジスタ間でのクロ
ストークを防止する役割を有する。このことによりクロ
ストークのない良質な画像表示が実現できる。また、寄
生チャネルの切断は、上記のように走査配線電極１００
と交差するようにｐ＋型半導体層３２−２を設けること
以外に、前記ｐ＋型半導体層３２−２が形成される部分
のpoly-Ｓi膜を選択的にエッチング除去する、あるいは
前記ｐ＋型半導体層３２−２が形成される部分のpoly-
Ｓi膜を選択的に酸化して酸化膜を形成することによっ
ても達成することができる。（実施の形態３）図５及び図６は、本発明の第３の実施
の形態に係る反射型液晶表示装置の単位画素の断面及び
平面図である。

【００１８】ガラス基板上略全面に形成された真性poly
-Ｓi膜３０と、前記真性poly-Ｓi膜３０上にゲート絶縁
膜（図示せず）を介して形成されたゲート電極１０と、
前記ゲート電極１０のパターンを挟むように真性poly-
Ｓi膜３０内に形成された一対のｎ＋型半導体層３１
と、前記ゲート電極１０に接続された走査配線電極１０
０と、これに交差するように形成された信号配線電極１
１０と、互いに隣り合う走査配線電極１００及び信号配
線電極１１０の間に配置された光反射機能を有する画素
電極１３１とからなる。前記信号配線電極１１０と一方
のｎ＋型半導体層３１、他方のｎ＋型半導体層３１とソ
ース電極１２、及びゲート電極１０と走査配線電極１０
０はコンタクトスルホールＴＨ１を介して相互に接続さ
れている。また、前記ソース電極１２と画素電極１３１
は、コンタクトスルホールＴＨ２を介して相互に接続さ
れている。また、真性poly-Ｓi膜３０内に前記走査配線
電極１００と交差するようにｐ＋型半導体層３２−２が
設けられている。このｐ＋型半導体層３２−２は、走査
配線電極１００下部に形成される寄生チャネルを切断
し、互いに隣あうトランジスタ間でのクロストークを防
止する役割を有する。このことによりクロストークのな
い良質な画像表示が実現できる。さらに、本実施の形態
の特徴として、前記ｐ＋型半導体層３２−２にはコンタ
クトスルーホールＴＨ１を介してパッド電極１４が接続
され、さらに前記パッド電極１４と前記画素電極１３１
はコンタクトスルーホールＴＨ２を介して接続されてい
る。このような構成により、前記ｐ＋型半導体層３２−
２と前記走査配線電極１００との重畳部で構成される容
量を電荷蓄積容量として利用できる。このことによりト
ランジスタのリーク電流等による画素の非選択期間にお
ける電圧変動を小さくできるので良好な画像表示が可能
となる。また、本実施の形態は反射型の表示装置に用い
た例であるが、反射型の表示装置では基板が透明である
必要がないので、半導体膜をできるだけパターニングし
ないことを主旨とする本発明の適用はより容易である。
また、上記の例では基板にガラス基板を用いたが、反射
型の表示装置では基板が透明である必要がないので、基
板材料としてはより広範な選択が可能となる。例えば、
表面に絶縁膜を形成したシリコン基板上に形成する所謂
シリコンオンインシュレータ（ＳＯＩ）構造のトランジ
スタにも本発明は適用できる。この場合、半導体層は単
結晶シリコンであるので、より高性能な回路を同一基板
上に集積してコストを低減することが可能となる。（実施の形態４）図７は、本発明のトランジスタを用い
て構成した駆動回路を、ＴＦＴアクティブマトリックス
とともに同一基板上に集積した回路内蔵型表示装置全体
の等価回路を示す。前記図４又は図６に示した単位画素
をマトリックス状に配置したアクティブマトリックス５
０と、これを駆動する垂直走査回路５１、１走査線分の
ビデオ信号を複数のブロックに分割して時分割的に供給
するための水平走査回路５３、ビデオ信号Ｄata を供給
するデータ信号線Ｖdr１，Ｖdg１，Ｖdb１，…、ビデオ
信号を分割ブロック毎にアクティブマトリックス側へ供
給するスイッチマトリックス回路５２よりなる。ここ
で、垂直走査回路５１及び水平走査回路５３は、シフト
レジスタとバッファより構成され、クロック信号ＣＬ
１，ＣＬ２，ＣＫＶにより駆動される。上記、駆動回路
あるいはアクティブマトリックスを本発明のトランジス
タで構成すると、製造工程中に半導体膜と絶縁膜界面が
大気に曝されることがないので良好な特性を有するトラ
ンジスタが得られることから、高性能な駆動回路を構成
でき、より高精細、高画質の表示装置を実現できる。（実施の形態５）図８は、本発明に係る反射型の液晶表
示装置の断面模式図を示す。画素部分の断面図のみを示
してある。液晶層５０６を基準に下部のガラス基板１上
には、走査信号電極と映像信号電極とがマトリックス状
に形成され、その交点近傍に形成されたＴＦＴを介して
画素電極１３０を駆動する。本実施の形態においては、
画素電極１３０はＡl によって構成される。液晶層５０
６を挾んで対向する対向ガラス基板５０８上にはＩＴＯ
よりなる対向電極５１０、及びカラ−フィルタ−５０
７、カラ−フィルタ−保護膜５１１、遮光用ブラックマ
トリックスパタ−ンを形成する遮光膜５１２が形成され
ている。また、光の位相を変化させる位相板５３０と偏
光板５０５が対向ガラス基板１，５０８の外側の表面に
形成されている。配向膜ＯＲＩ１，ＯＲＩ２，画素電極
１３０、保護膜２２、ゲ−トＳiＯ₂膜２０のそれぞれの
層はシ−ル材（図示せず）の内側に形成されており、液
晶層５０６は液晶分子の向きを設定する下部配向膜ＯＲ
Ｉ１と、上部配向膜ＯＲＩ２の間に封入され、シ−ル材
によって封止されている。下部配向膜ＯＲＩ１は、ガラ
ス基板１側の保護膜２２の上部に形成される。対向ガラ
ス基板５０８の内側の表面には、遮光膜５１２、カラ−
フィルタ−５０７、カラ−フィルタ−保護膜５１１、対
向電極５１０及び上部配向膜ＯＲＩ２が順次積層して設
けられている。この液晶表示装置はガラス基板１側と対
向ガラス基板５０８側の層を別々に形成し、その後上下
ガラス基板１，５０８を重ねあわせ、両者間に液晶５０
６を封入することによって組立られる。本実施の形態
は、反射型表示装置であるので、光源は対向ガラス基板
５０８の外側から入射する光であり、この入射光を、表
面が鏡面状である画素電極１３１で反射する。この反射
光の強度を液晶層５０６部分で調節することによりＴＦ
Ｔ駆動型の反射型カラ−液晶表示装置が構成される。こ
のような反射型の表示装置においては、電力を多く消費
するバックライトが不要であるので、低消費電力の液晶
表示装置を実現できるが、画素電極１３０を駆動するＴ
ＦＴ、あるいは周辺駆動回路を構成するＴＦＴとして、
以上に述べた本発明の半導体素子を用いることにより、
製造工程を簡略化できるので、低消費電力であると同時
に安価な液晶表示装置を実現できる。また、製造工程中
に半導体膜と絶縁膜界面が大気に曝されることがないの
で良好な特性を有するトランジスタが得られるので、良
質で高精細の画像表示が可能となる。（実施の形態６）以上述べたような、レーザ照射工程と
成膜工程を基板を大気に曝すことなく実施するための真
空装置の模式図を図９に示す。装置は、基板ＳＵＢを搬
送するロボットアームＲＭを備えたトランスファチャン
バＬ０、基板を送り出すためのロードチャンバＬ１、基
板を取り出すためのアンロードチャンバＬ２、Ｓi膜を
成膜するための成膜チャンバＣ１、ＳiＯ₂膜を成膜する
ための成膜チャンバＣ２、真空中でレーザ光を照射する
ためのレーザ照射チャンバＣ３及びＮb膜を成膜するた
めの成膜チャンバＣ４からなる。またレーザ光は外部の
レーザ発振源ＯＳＣから放出され、ミラーＭにより反射
され石英窓ＱＷを通してレーザ照射チャンバＣ３に導入
される。

【００１９】本装置を用いて、例えば前記図１〜図３で
説明した工程を実施するためには基板をＬ１（基板導
入）→Ｃ１（下地ＳiＯ₂成膜）→Ｃ２（a-Ｓi成膜）→
Ｃ３（レーザ照射）→Ｃ１（ゲート絶縁ＳiＯ₂成膜）→
Ｃ４（ゲート電極Ｎb成膜）→Ｌ２（基板取りだし）の
順で移動させればよい。以上のように、図９のような装
置を用いることにより、本発明の製造方法を実施できる
ことがわかる。またこのような装置を用いることにより
従来別個の工程として行っていた成膜とレーザ照射工程
を連続して効率よく実施することが可能となるので、生
産性を大幅に向上させることができる。

【００２０】

【発明の効果】以上のように、本発明によれば簡略で生
産性の高い、高性能ＴＦＴの製造方法並びに構造を提供
できるので、液晶表示装置の高画質化及び低コスト化を
実現できる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示す液晶表示装置
の製造工程を示す断面図である。

【図２】本発明の第１の実施の形態を示す液晶表示装置
の製造工程を示す断面図である。

【図３】本発明の第１の実施の形態を示す液晶表示装置
の製造工程を示す断面図である。

【図４】本発明の第１の実施の形態を示す液晶表示装置
の単位画素の平面図である。

【図５】本発明の第２の実施の形態を示す液晶表示装置
の単位画素の断面図である。

【図６】本発明の第２の実施の形態を示す液晶表示装置
の単位画素の平面図である。

【図７】本発明の第３の実施の形態を示す駆動回路内蔵
型の液晶表示装置全体の等価構成図である。

【図８】本発明の第４の実施の形態を示す反射型液晶表
示装置の液晶セル断面図である。

【図９】本発明の液晶表示装置の製造方法を実施するた
めの真空装置の模式図である。

【符号の説明】

１ガラス基板２下地絶縁膜３真性a-Ｓi膜１０ゲート電極１２ソース電極１３、１３１画素電極１４パッド電極２０ゲート絶縁膜２１、２２、２３保護絶縁膜３０真性poly-Ｓi膜３１ｎ型poly-Ｓi膜３２ｐ型poly-Ｓi膜５０ＴＦＴアクティブマトリックス５１垂直走査回路５３水平走査回路１００走査配線電極１１０信号配線電極ＰＲ１、ＰＲ２ホトレジストＴＨ１、ＴＨ２コンタクトスルーホール

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 29/78 ６１７Ｊ６２７Ｇ (72)発明者品川陽明茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】基板上略全面に、絶縁ゲート型トランジ
スタを構成する半導体膜を形成する工程と、前記半導体膜を加熱再結晶化する工程と、前記加熱再結晶化された半導体膜上に絶縁ゲート型トラ
ンジスタのゲート絶縁膜を形成する工程と、前記絶縁ゲート型トランジスタのゲート絶縁膜上の略全
面に絶縁ゲート型トランジスタのゲート電極を形成する
工程とを真空装置内で連続一貫して実施する工程を含む
ことを特徴とする液晶表示装置の製造方法。
【請求項２】請求項１記載の液晶表示装置の製造方法
において、前記半導体膜を加熱再結晶化する手段とし
て、レーザ、あるいは電子ビームのようなエネルギービ
ームを照射することを特徴とする液晶表示装置の製造方
法。
【請求項３】トップゲート構造を有する薄膜トランジ
スタ素子を用いたアクティブマトリックス方式の液晶表
示装置において、前記薄膜トランジスタ素子のゲート電
極の下の全面に加熱再結晶化された半導体膜が形成され
ていることを特徴とする液晶表示装置。
【請求項４】基板上略全面に、形成された半導体膜
と、前記半導体膜上の一部に第１の絶縁膜を介して形成され
た第１の電極と、前記第１の電極のパターンを挟むように前記半導体膜内
に形成された、一対の第１導電型を有する不純物半導体
層と、前記一対の第１導電型を有する不純物半導体層の一方に
接続された第２の電極と、前記一対の第１導電型を有する不純物半導体層の他方に
接続された第３の電極とから構成される複数の薄膜トラ
ンジスタと、前記複数の薄膜トランジスタの第１の電極間を接続する
複数の走査配線電極と、前記複数の薄膜トランジスタの第２の電極間を接続し、
前記複数の走査配線電極に交差するように形成された複
数の信号配線電極と、前記複数の薄膜トランジスタの第３の電極に接続された
複数の画素電極とを有するアクティブマトリックス基板
と、対向電極が形成され、前記アクティブマトリックス基板
に対向して配置された対向基板と、前記アクティブマトリックス基板と対向基板とによって
挟持された液晶組成物とを具備し、前記走査配線電極と信号配線電極からの信号により選択
された薄膜トランジスタのスイッチング動作に伴う電圧
を画素電極に印加して液晶組成物を駆動することを特徴
とする液晶表示装置。
【請求項５】基板上に、網目状パターンに連結形成さ
れた半導体膜と、前記半導体膜上の一部に第１の絶縁膜を介して形成され
た第１の電極と、前記第１の電極のパターンを挟むように前記半導体膜内
に形成された、一対の第１導電型を有する不純物半導体
層と、前記一対の第１導電型を有する不純物半導体層の一方に
接続された第２の電極と、前記一対の第１導電型を有する不純物半導体層の他方に
接続された第３の電極とから構成される複数の薄膜トラ
ンジスタと、前記複数の薄膜トランジスタの第１の電極間を接続する
複数の走査配線電極と、前記複数の薄膜トランジスタの第２の電極間を接続し、
前記複数の走査配線電極に交差するように形成された複
数の信号配線電極と、前記複数の薄膜トランジスタの第３の電極に接続された
複数の画素電極とを有するアクティブマトリックス基板
と、対向電極が形成され、前記アクティブマトリックス基板
に対向して配置された対向基板と、前記アクティブマトリックス基板と対向基板とによって
挟持された液晶組成物とを具備し、前記走査配線電極と信号配線電極からの信号により選択
された薄膜トランジスタのスイッチング動作に伴う電圧
を画素電極に印加して液晶組成物を駆動することを特徴
とする液晶表示装置。
【請求項６】請求項４又は５記載の液晶表示装置にお
いて、互いに隣り合う前記薄膜トランジスタの第１の電
極間を接続する走査配線電極と交差するように、前記半
導体膜内の一部に第２導電型を有する不純物半導体層が
形成されていることを特徴とする液晶表示装置。
【請求項７】請求項６記載の液晶表示装置において、
前記第２導電型を有する不純物半導体層は、前記画素電
極又は前記第３の電極に接続され、前記第２導電型を有
する不純物半導体層と、走査配線電極と、これらの間に
挟持された絶縁膜とによって保持容量を形成してなるこ
とを特徴とする液晶表示装置。
【請求項８】請求項５記載の液晶表示装置において、
前記連結形成された半導体膜の網目状パターンは、前記
第２及び第３の電極上に形成された保護絶縁膜のパター
ンと略同一形状を有することを特徴とする液晶表示装
置。
【請求項９】請求項４乃至８のいずれかに記載の液晶
表示装置において、前記画素電極は光反射機能又は光散
乱機能を備えており、対向基板側から入射する外光を反
射あるいは散乱することで画像表示を行うことを特徴と
する液晶表示装置。
【請求項１０】請求項４乃至９のいずれかに記載の液
晶表示装置において、前記走査配線電極あるいは信号配
線電極に所定の電気信号を供給する駆動回路を、前記半
導体膜上に形成した相補型の薄膜トランジスタ群により
構成したことを特徴とする液晶表示装置。
【請求項１１】請求項４又は５記載の液晶表示装置に
おいて、互いに隣り合う任意の一対の薄膜トランジスタ
の第１の電極間を接続する走査配線電極と交差するよう
に、前記半導体膜が除去された領域が存在することを特
長とする液晶表示装置。
【請求項１２】請求項４又は５記載の液晶表示装置に
おいて、前記半導体膜内の一部には、互いに隣り合う任
意の一対の薄膜トランジスタの第１の電極間を接続する
走査配線電極と交差するように、前記半導体膜の自己酸
化膜のパターンが形成されていることを特徴とする液晶
表示装置。