JP2000315734A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 高速動作が可能な絶縁ゲート型ＦＥＴによる
駆動回路で表示装置を形成し、さらに、単位画素当たり
の画素電極の面積を小さくしても十分な保持容量が得ら
れるアクティブマトリクス型表示装置を提供することを
目的とする。 【解決手段】 単結晶半導体を活性層とした絶縁ゲート
型電界効果トランジスタによるアクティブマトリクス回
路を備えた半導体装置において、前記絶縁ゲート型電界
効果トランジスタ上に有機樹脂絶縁層を形成し、該有機
樹脂絶縁層上に形成された遮光層と、該遮光層に密接し
て形成された誘電体層と、前記絶縁ゲート型電界効果ト
ランジスタに接続された光反射性電極とから保持容量を
形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は単結晶半導体を活性
層とした絶縁ゲート型電界効果トランジスタによる集積
回路を有する半導体装置およびその作製方法に関する。
特に本発明は、画素部（アクティブマトリクス回路）
と、その画素部に接続される駆動回路を同一基板上に設
けた液晶表示装置やエレクトロルミネッセンス（ＥＬ：
Electro Luminescence）表示装置に代表される電気光学
装置、および電気光学装置を搭載した電子機器に好適に
利用することができる。尚、本願明細書において半導体
装置とは、半導体特性を利用することで機能する装置全
般を指し、上記電気光学装置およびその電気光学装置を
搭載した電子機器をその範疇に含んでいる。

【０００２】

【従来の技術】液晶表示装置やＥＬ表示装置などに代表
される平板型表示装置（フラットパネルディスプレイ）
において、単結晶半導体基板に形成した絶縁ゲート型電
界効果トランジスタ（以降、電界効果トランジスタをＦ
ＥＴと記す）を用いてアクティブマトリクス型表示装置
を作製する技術が知られている。これはガラス基板や石
英基板上に薄膜トランジスタ（以降、ＴＦＴと記す）を
形成してアクティブマトリクス型表示装置を作製する場
合と異なり、大規模集積回路（ＬＳＩ）で培われた技術
をそのまま応用することが可能であり、高速で低電圧駆
動が可能な高性能のＦＥＴを基板上に高密度に集積形成
できることに利点があった。しかし、その一方で基板が
可視光に対して不透明であるため反射型、或いは自発光
型の表示装置に限定される点や、単結晶半導体基板が市
場で供給されるサイズに限定されるといったことが欠点
と考えられていた。

【０００３】しかしながら、表示装置の分野における高
画質化やフルデジタル化といった技術指向のにおいて、
アクティブマトリクス型表示装置に要求される性能向上
は必然的に高まってきている。アクティブマトリクス型
表示装置において画像表示を行う画素部には、数十から
数百万個のトランジスタ（ＴＦＴやＦＥＴなど）が配置
されていて、そのトランジスタのそれぞれに画素電極が
接続される構成となっていた。そして、各画素に印加す
る電圧をトランジスタのスイッチング機能により制御し
て、液晶を駆動したりＥＬ素子を発光させたりして画像
を表示する仕組みになっていた。例えば、液晶表示装置
の場合、液晶を挟んだ対向基板側には対向電極が設けら
れており、液晶を誘電体とした一種のコンデンサ（本明
細書では、液晶容量と記す）を形成していた。その液晶
容量へ蓄積する電荷を制御することで液晶を駆動して、
液晶を透過する光量を制御して画像を表示した。しか
し、この液晶容量はリーク電流により次第にその容量が
減少するため、透過光量が変化して画像表示のコントラ
ストを低下させる原因となっていた。そこで、各画素に
は液晶容量とは別のコンデンサ（以後、保持容量と記
す）を設ける必要があった。この保持容量は、液晶容量
が損失する容量を補う働きをするものであり、書き込み
から次の書き込みまでの１フレームの期間の電荷の保持
を図るために設けられていた。また、ＥＬ表示装置にお
いては、それぞれの画素に設けられたスイッチ用トラン
ジスタがオンになると、画像データに応じた信号により
電流制御用トランジスタに電流が流れ、ＥＬ素子が自発
光する仕組みになっていた。

【０００４】

【発明が解決しようとする課題】このようなアクティブ
マトリクス型表示装置において、今後さらなる高精細化
や画像情報の高密度化を実現するためにデジタル方式が
主流となることが予想されている。そのためにＤ／Ａコ
ンバータやラッチ回路などデジタル信号を処理するため
に必要な回路を新たに設ける必要があり、従来のアナロ
グ方式に比べ駆動回路の構成が複雑になる一方で、高速
動作が可能なトランジスタによる駆動回路で表示装置を
形成することが課題であった。しかしながら、ガラス基
板や石英基板上に形成されるＴＦＴは、その活性層に多
結晶シリコンを用いても達成できる電子移動度は４００
ｃｍ²／Ｖ・ｓｅｃ程度であり、単結晶シリコンで作製
されるＦＥＴの１／３程度であった。

【０００５】さらに、画素密度を向上させると一画素当
たりの画素電極の面積を小さくなり、必然的に配線やト
ランジスタの占める割合が大きくなることにより、開口
率を低下させてしまう問題点があった。また、画素電極
の面積の縮小に伴い保持容量を形成できる面積も小さく
なってしまうので、限られた面積で画素部の駆動に必要
な容量を形成することが困難となることが問題点となっ
た。

【０００６】本発明は上記課題を解決するものであり、
高速動作が可能な絶縁ゲート型ＦＥＴによる駆動回路で
表示装置を形成し、さらに、単位画素当たりの画素電極
の面積を小さくしても十分な保持容量が得られるアクテ
ィブマトリクス型表示装置を提供することを目的とす
る。そして、低消費電力で信頼性の高いアクティブマト
リクス型液晶表示装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に本発明の構成は、単結晶半導体を活性層とした絶縁ゲ
ート型電界効果トランジスタによる画素部を備えた半導
体装置において、前記絶縁ゲート型電界効果トランジス
タ上に有機樹脂絶縁層が形成され、該有機樹脂絶縁層上
に形成された遮光層と、該遮光層に密接して形成された
誘電体層と、前記絶縁ゲート型電界効果トランジスタに
接続された光反射性電極とから保持容量が形成されてい
ることを特徴としている。

【０００８】本発明の他の構成は、一対の基板間に液晶
を挟持した半導体装置であって、一方の基板には、単結
晶半導体を活性層とした絶縁ゲート型電界効果トランジ
スタと、該絶縁ゲート型電界効果トランジスタ上に有機
樹脂絶縁層が形成され、該有機樹脂絶縁層上に形成され
た遮光層と、該遮光層に密接して形成された誘電体層
と、前記絶縁ゲート型電界効果トランジスタに接続され
た光反射性電極とから保持容量が形成され、他方の基板
には、少なくとも光透過性導電膜が形成されていること
を特徴としている。

【０００９】本発明の他の構成は、単結晶半導体を活性
層とした絶縁ゲート型電界効果トランジスタと有機ＥＬ
素子とを具備する半導体装置において、前記絶縁ゲート
型電界効果トランジスタ上に形成された有機樹脂絶縁層
と、該有機樹脂絶縁層上に形成された遮光層と、該遮光
層に密接して形成された誘電体層と、前記絶縁ゲート型
電界効果トランジスタに接続された光反射性電極とから
保持容量が形成されていることを特徴としている。

【００１０】本発明において、前記有機樹脂絶縁層と前
記遮光層との間に、無機化合物からなる絶縁層が形成さ
れていること、或いは、前記有機樹脂絶縁層の前記遮光
層が形成される側の表面に、無機化合物からなる絶縁層
が形成されている構造としても良い。

【００１１】本発明において、前記遮光層は、アルミニ
ウム、タンタル、チタンから選ばれた一種または複数種
を含む材料から成り、前記誘電体層は、前記材料の酸化
物であることが望ましい。

【００１２】また、本発明の構成は、単結晶半導体を活
性層とした絶縁ゲート型電界効果トランジスタによる画
素部を備えた半導体装置の作製方法において、前記絶縁
ゲート型電界効果トランジスタ上に有機樹脂層を形成す
る工程と、前記有機樹脂上に遮光層を形成する工程と、
前記遮光層に密接する絶縁層を形成する工程と、前記遮
光層に前記絶縁層を介して重なる領域を有する光反射性
電極を形成する工程とを有することを特徴としている。

【００１３】本発明の他の構成は、一対の基板間に、液
晶を挟持した半導体装置の作製方法において、一方の基
板に、単結晶半導体を活性層とする絶縁ゲート型電界効
果トランジスタを形成する工程と、前記絶縁ゲート型電
界効果トランジスタ上に有機樹脂層を形成する工程と、
前記有機樹脂層上に遮光層を形成する工程と、前記遮光
層に密接して絶縁層を形成する工程と、前記絶縁ゲート
型電界効果トランジスタに接続される光反射性電極を形
成する工程と、他方の基板には光透過性導電膜を形成す
る工程とを有することを特徴としている。

【００１４】本発明の他の構成は、単結晶半導体を活性
層とした絶縁ゲート型電界効果トランジスタと、有機Ｅ
Ｌ素子と、を具備する半導体装置の作製方法において、
前記絶縁ゲート型電界効果トランジスタ上に有機樹脂層
を形成する工程と、前記有機樹脂層上に遮光層を形成す
る工程と、前記遮光層に密接して絶縁層を形成する工程
と、前記絶縁ゲート型電界効果トランジスタに接続され
る光反射性電極を形成する工程とを有することを特徴と
している。

【００１５】本発明において、前記有機樹脂絶縁層と前
記遮光層との間に、無機化合物からなる絶縁層を形成す
ること、或いは、前記有機樹脂絶縁層の前記遮光層が形
成される側の表面に、無機化合物からなる絶縁層を形成
しても良い。

【００１６】本発明において、前記遮光膜が、アルミニ
ウム、タンタル、チタンから選ばれた一種または複数種
を含む材料から形成され、前記誘電体層は、前記材料の
酸化物で形成することが望ましい。ここで、前記誘電体
層を陽極酸化法で形成することが望ましい。

【００１７】

【発明の実施の形態】[実施形態１]図１〜図３を参照し
て本発明の実施形態を説明する。ここでは、画素部と、
その周辺に設ける駆動回路を同一基板上に設ける実施形
態について説明する。

【００１８】図１において、比較的高抵抗（例えば、ｎ
型、１０Ωｃｍ程度）の単結晶シリコンから成る基板１
０１に、ｎウエル１０２、ｐウエル１０３、１０４を１
枚のマスクで自己整合的に形成した。その後、フィール
ド酸化膜１０５を形成した。このとき、ボロン（Ｂ）を
選択的にイオン注入法により基板に導入し、チャネルス
トッパーを形成しても良い。そして、熱酸化法によりゲ
ート絶縁膜となる酸化シリコン膜１０６の形成を行っ
た。続いて、ゲート用の多結晶シリコン膜をＣＶＤ法に
より１００〜３００ｎｍの厚さで形成した。このゲート
用の多結晶シリコン膜は、低抵抗化するために予め１０
²¹／ｃｍ³程度の濃度でリン（Ｐ）をドープしておいて
も良いし、多結晶シリコン膜を形成した後で濃いｎ型不
純物を拡散させても良い。ここでは、さらに低抵抗化す
るためにこの多結晶シリコン膜上にシリサイド膜を５０
〜３００ｎｍの厚さで形成した。シリサイド材料は、モ
リブデンシリサイド（ＭｏＳｉｘ）、タングステンシリ
サイド（ＷＳｉｘ）、タンタルシリサイド（ＴａＳｉ
ｘ）、チタンシリサイド（ＴｉＳｉｘ）などを適用する
ことが可能であり、公知の方法に従い形成すれば良い。
そして、この多結晶シリコン膜とシリサイド膜をエッチ
ングしてゲート１０７〜１０９を形成した。ゲート１０
７〜１０９は、多結晶シリコン膜１０７ａ〜１０９ａと
シリサイド膜１０７ｂ〜１０９ｂの２層構造を有してい
る。（図１（Ａ））

【００１９】次に、ｎチャネル型ＦＥＴ及びｐチャネル
型ＦＥＴに低濃度ドレイン（ＬＤＤ）領域を形成するた
めに、ｎ型及びｐ型の導電型を付与する不純物元素を添
加した。ここでは、ｎチャネル型ＦＥＴに対してリン
（Ｐ）をイオン注入し、ｐチャネル型ＦＥＴに対してボ
ロン（Ｂ）をイオン注入した。ドーズ量は１×１０¹³／
ｃｍ²とした。ここではゲートをマスクとしてイオン注
入を行い、ｎチャネル型ＦＥＴが形成される領域にリン
（Ｐ）が添加された領域１１１、１１２を、ｐチャネル
型ＦＥＴが形成される領域にボロン（Ｂ）が添加された
領域１１５を自己整合的に形成した。（図１（Ｂ）、
（Ｃ））

【００２０】その後、全面にＣＶＤ法で酸化シリコン膜
や窒化シリコン膜などの絶縁膜を形成し、異方性ドライ
エッチングでこの膜を全面にわたって均一にエッチング
すると、図２（Ａ）に示すように絶縁膜がゲートの側壁
に残存させ、サイドウオール１１６〜１１８を形成し
た。このサイドウオールをマスクに用い、ｎチャネル型
ＦＥＴの領域に砒素を５×１０¹⁵／ｃｍ²のドーズ量で
イオン注入したｎ型不純物領域（ソースまたはドレイン
領域）１２０、１２１を形成した。さらに図２（Ｂ）に
示すように、ｐチャネル型ＦＥＴの領域にボロン（Ｂ）
をイオン注入したｐ型不純物領域（ソースまたはドレイ
ン領域）１２４を形成した。

【００２１】そして、ｎ型不純物領域（ソースまたはド
レイン領域）１２０、１２１およびｐ型不純物領域（ソ
ースまたはドレイン領域）１２４上に残存する酸化シリ
コン膜をエッチング除去して、層間絶縁膜１２５を全面
に形成した。さらにその上にリンガラス（ＰＳＧ）、あ
るいはボロンガラス（ＢＳＧ）、もしくはリンボロンガ
ラス（ＰＢＳＧ）の平坦化膜１２６を形成した。その
後、イオン注入した不純物元素を活性化させるため７０
０〜９００℃で熱処理を行った。この熱処理により平坦
化膜１２６がリフローされ、表面がより平坦化された。
（図２（Ｃ））

【００２２】そして、層間絶縁膜１２５および平坦化膜
１２６に、ｎ型不純物領域（ソースまたはドレイン領
域）１２０、１２１およびｐ型不純物領域（ソースまた
はドレイン領域）１２４に達するコンタクトホールを形
成し、ソース配線１２７、１２９、１３１、ドレイン配
線１２８、１３０、１３２を形成した。配線に使用する
材料に限定はないが、低抵抗材料として通常良く用いら
れるアルミニウム（Ａｌ）を用いると良い。また、Ａｌ
とチタン（Ｔｉ）の積層構造としても良い。

【００２３】この状態で、水素を含む雰囲気中で３００
〜５００℃、好ましくは３５０〜４５０℃の熱処理を行
うとＦＥＴの特性をより好ましい状態にすることができ
た。

【００２４】この上に形成するパッシベーション膜１３
３は、プラズマＣＶＤ法で窒化シリコン膜、または酸化
シリコン膜、あるいは窒化酸化シリコン膜で形成した。
さらに、有機樹脂絶縁層１３４を１μｍ〜２μｍの厚さ
に形成した。有機樹脂材料として、ポリイミド、ポリア
ミド、アクリル、ベンゾ・シクロ・ブテン（ＢＣＢ）な
どを用いることができた。有機樹脂膜を用いることの利
点は、膜の形成方法が簡単である点や、比誘電率が低い
ので寄生容量を低減できる点、平坦化するのに適してい
る点などがある。勿論、上述した以外の有機樹脂膜を用
いても良い。ここでは、基板に塗布した後で熱重合する
タイプのポリイミドを用い、クリーンオーブンで３００
℃に加熱し焼成して形成した。

【００２５】さらにこの有機樹脂絶縁層１３４上に遮光
膜１３５を形成した。遮光膜１３５はアルミニウム（Ａ
ｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた
元素を含有する膜で形成した。そして画素部に、遮光膜
を一方の電極とし、画素電極１３９を他方の電極とした
保持容量を形成するために、遮光膜１３５上に誘電体層
１３６を形成した。この誘電体層には、公知の成膜法で
堆積形成する酸化シリコン膜、窒化シリコン膜、窒酸化
シリコン膜やＤＬＣ（Diamond like carbon）膜や、上
述のポリイミド膜を用いて形成することが可能である
が、陽極酸化法を用いて遮光膜の酸化物層を形成してこ
れを誘電体層１３６としても良い。

【００２６】陽極酸化法は、電解溶液中（例えば、３重
量％の酒石酸を含有するエチレングリコール溶液中）
で、遮光膜を陽極とし、白金を陰極として電圧を印加す
ることにより、緻密でかっピンホールのない誘電体層を
形成することができた。誘電体層の厚さは保持容量を形
成する目的に対して１０〜１００ｎｍ、好ましくは２０
〜７０ｎｍの厚さで形成すれば良いが、誘電体層の形成
に伴って遮光膜の厚さが減少するので、その分を見込ん
で遮光膜の厚さを確保することが重要であった。

【００２７】表１はＡｌ膜の表面を陽極酸化して５０ｎ
ｍの酸化Ａｌ膜を形成したときの膜厚の変化と波長５５
０ｎｍの光に対する吸光度の値を示している。吸光度は
分光光度計（日立社製Ｕ−４０００型）で測定した。

【００２８】

【表１】

【００２９】例えば、Ａｌ膜の初期膜厚が６５ｎｍとし
て、酸化Ａｌ膜を５０ｎｍ形成すると合計膜厚は８０ｎ
ｍに増加したが、Ａｌ膜の厚さは３０ｎｍに減少した。
このとき波長５５０ｎｍの光に対する吸光度は２．６で
あった。また、表１のサンプルにおいて、各波長に対す
る吸光度の特性を図１４に示す。図１４のデータより３
００〜６００ｎｍの波長範囲で、吸光度はＡｌ膜厚に依
存することが明らかとなった。その結果、図１４の結果
と目視による観察より遮光膜として必要な膜厚は６０ｎ
ｍ以上、吸光度からみて３．０以上あれば良いと判断す
ることができた。

【００３０】陽極酸化法において、陽極と陰極の間に印
加する電圧（化成電圧）と、その電極間に流れる電流
（化成電流）の制御パターンを図１３に示す。図１３
（Ａ）において、最初化成電流をある一定値に保つよう
に制御して（定電流モード）、予め調べられた誘電体層
の生成膜厚に応じた電圧値まで上昇させる。そして、電
圧値が所定の値に達した後、その電圧値を保持して（定
電圧モード）、電極間に流れる電流がある設定値以下に
なることをもって陽極酸化の反応が終わったと判断する
と、再現性良く同等の膜厚を有する誘電体層を形成する
ことができた。

【００３１】しかしながら、図１３（Ａ）の制御パター
ンで、有機樹脂絶縁膜上に形成した遮光膜の表面に誘電
体層を形成した場合、有機樹脂絶縁膜に電解溶液がしみ
込んで膨張し、さらに遮光膜と有機樹脂絶縁膜との界面
にも電解溶液がしみ込んで、遮光膜の端部から数μｍの
長さに渡って誘電体層が下地となる有機樹脂絶縁膜側に
も形成されてしまった。この様子の一例を図１５に示
す。図１５（Ａ）は、有機樹脂絶縁膜上に形成したＡｌ
膜を図１３（Ａ）の制御パターンで陽極酸化処理したと
きの断面構造を、走査電子顕微鏡（ＳＥＭ）で観察した
結果を示す。また、同図（Ｂ）はその模式図を示す。同
図において、端部における誘電体の厚さをＸｂとして、
端部から誘電体層が下地となる有機樹脂絶縁膜側にも形
成される長さをＸａとすると、廻り込み量ＸはＸａとＸ
ｂの差として定義することができる。図１５（Ａ）の結
果では、廻り込み量Ｘは約２μｍであった。その結果、
遮光膜の平坦性が損なわれてしまった。

【００３２】一方、図１３（Ｂ）に示す化成電圧と化成
電流の制御パターンのように、定電流モードとして、そ
の電流密度を図１３（Ａ）の条件よりも１．２倍から３
倍程度高め、遮光膜の表面に生成される誘電体層の膜厚
に応じた所定の電圧まで短時間に急速に上昇させた後、
その電圧を保持することなく、或いはその保持時間を極
短時間として、陽極酸化を終了させることにより、有機
樹脂絶縁膜上で廻り込みのない誘電体層を形成すること
ができた。図１６（Ａ）はこのような方法で作製された
有機樹脂絶縁膜上の遮光膜とその表面に形成された誘電
体層のＳＥＭ写真であり、端部からの回り込みが殆どな
い良好な形状を実現することができた。図１６（Ｂ）は
その模式図を示している。図１３（Ｂ）のような制御パ
ターンで陽極酸化をしても、緻密でピンホールがなく絶
縁耐圧が高い誘電体膜を形成することができた。

【００３３】表２は種々の陽極酸化条件で作製したとき
の、遮光膜端部からのしみ込み量を評価した結果を示
す。端部からのしみ込み量は、電圧の上昇時間と電圧の
保持時間と関連が認められ、電圧の上昇時間が短いほ
ど、また、定電圧時間を短くして合計の陽極酸化時間を
短縮させることで、しみこみ量を減らすことができた。

【００３４】

【表２】

【００３５】ここでは、図１３（Ｂ）に示す制御パター
ンによる陽極酸化法で作製された誘電体層を介して、遮
光膜とその一部が重なる画素電極１３９を形成した。こ
の画素電極１３９はｎチャネル型ＦＥＴ１４３のドレイ
ン配線に接続している。画素電極は、反射型表示装置と
するために、Ａｌに代表される光反射性の材料で形成し
た。

【００３６】Ａｌは公知の成膜法、例えば真空蒸着法や
スパッタ法で容易に形成することができるが、反射型液
晶表示装置とする場合、コントラストを良くするため
に、画素電極の表面を凹凸化して拡散反射面としても良
い。

【００３７】以上のようにして、単結晶シリコン基板
に、ｐチャネル型ＦＥＴ１４１とｎチャネル型ＦＥＴ１
４２とから成るＣＭＯＳ回路を基本とする駆動回路と、
ｎチャネル型ＦＥＴ１４３と保持容量１４４が形成され
た画素部を同一基板上に形成したアクティブマトリクス
基板を作製した。ＣＭＯＳ回路を基本とする駆動回路
は、ＣＭＯＳ回路を基本として例えば、シフトレジスタ
回路、バッファ回路、サンプリング回路、Ｄ／Ａコンバ
ータ、ラッチ回路などを形成することができる。そして
このような回路は、単結晶シリコンを活性層とした絶縁
ゲート型ＦＥＴで構成されることにより高速動作が可能
であり、また、駆動電圧を３〜５Ｖとして低消費電力化
をすることもできた。

【００３８】また、このような画素部において、遮光膜
の表面に密接形成した誘電体膜で保持容量を形成するこ
とにより、一画素当たりの画素電極の面積を小さくして
も十分な容量を形成することができた。例えば、一画素
の面積を４００μｍ²としても約０．５ｐＦの容量を形
成することができた。

【００３９】本実施形態で説明したトランジスタの構造
はあくまで一実施形態であり、図１〜図３に示した作製
工程及び構造に限定される必要はない。本発明で重要な
点は、単結晶基板に形成されたＦＥＴと、その上に有機
樹脂層を介して形成された保持容量の構成にある。

【００４０】[実施形態２]絶縁物上に単結晶シリコン層
（ＳＯＩ：Silicon On Insulators）を形成したＳＯＩ
基板として、実施形態１と同様にアクティブマトリクス
基板を形成することができる。ＳＯＩ基板にはその構造
や作製方法によっていくつかの種類が知られているが、
代表的には、ＳＩＭＯＸ（Separation by Implanted Ox
ygen）、ＥＬＴＲＡＮ（Epitaxial Layer Transfer：キ
ャノン社の登録商標）基板、Smart-Cut（SOITEC社の登
録商標）などを使用することができる。勿論、その他の
ＳＯＩ基板を使用することも可能である。

【００４１】図４はこのようなＳＯＩ基板を用いて作製
した構成を示す。その作製方法は実施形態１と同様に行
えば良く、基板４０１上に絶縁層４０２を介して、ｐチ
ャネル型ＦＥＴ４３８、ｎチャネル型ＦＥＴ４３９を有
する駆動回路と、ｎチャネル型ＦＥＴ４４０と保持容量
４４１を有する画素部を形成することができる。それぞ
れのＦＥＴはフィールド絶縁膜４０３で分離されてい
る。

【００４２】駆動回路のｐチャネル型ＦＥＴ４３８に
は、ゲート４０７、サイドウオール４１０、ゲート絶縁
膜４０４、ＬＤＤ領域４１３、ソース領域４１４、ドレ
イン領域４１５、ソース配線４２４、ドレイン配線４２
５が設けられている。ｎチャネル型ＦＥＴ４３９には、
ゲート４０８、サイドウオール４１１、ゲート絶縁膜４
０５、ＬＤＤ領域４１６、ソース領域４１７、ドレイン
領域４１８、ソース配線４２６、ドレイン配線４２７が
設けられている。また、画素部のｎチャネル型ＦＥＴ４
４０には、ゲート４０９、サイドウオール４１２、ゲー
ト絶縁膜４０６、ＬＤＤ領域４１９、ソース領域４２
０、ドレイン領域４２１、ソース配線４２８、ドレイン
配線４２９が設けられている。

【００４３】層間絶縁膜４２２は、酸化シリコン膜、窒
化シリコン膜、窒化酸化シリコン膜などから形成され、
この上にＰＳＧあるいはＢＳＧ、もしくはＢＰＳＧによ
る平坦化膜４２３が形成される。パッシベーション膜４
３０は窒化シリコンまたは窒酸化シリコンで、この平坦
化膜４２３とソース配線４２４、４２６、４２８とドレ
イン配線４２５、４２７、４２９を覆って形成され、そ
の上に有機樹脂絶縁膜４３１が形成されている。遮光膜
４３３はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タン
タル（Ｔａ）から選ばれた元素を主成分とする膜で形成
した。そしてこの遮光膜４３３を一方の電極として保持
容量を形成する目的で、遮光膜上に誘電体層４３３を１
０〜１００ｎｍ、好ましくは２０〜７０ｎｍの厚さに形
成した。この誘電体層は、陽極酸化法を用いて遮光膜の
表面に形成された誘電体層を用いることが望ましい。絶
縁膜４３３を介して遮光膜４３２上にｎチャネル型ＦＥ
Ｔ４４０のドレイン配線４２９に接続する画素電極４３
６を形成した。ここでは、反射型表示装置とするため
に、Ａｌに代表される光反射性の材料で形成した。

【００４４】以上のようにして、ＳＯＩ基板に、ｐチャ
ネル型トランジスタ４３８とｎチャネル型トランジスタ
４３９とから成るＣＭＯＳ回路を基本とする駆動回路
と、ｎチャネル型トランジスタ４４０と保持容量４４１
が形成された画素部を同一基板上に形成することができ
た。ＣＭＯＳ回路を基本とする駆動回路は、ＣＭＯＳ回
路を基本として例えば、シフトレジスタ回路、バッファ
回路、サンプリング回路、Ｄ／Ａコンバータ、ラッチ回
路などを形成することができる。

【００４５】[実施形態３]図５に、画素部に設けられる
保持容量の接続方法の他の構成例を示す。図５は実施形
態１と同様にして作製された画素部の断面構造を示す。
図５（Ａ）において、ｎチャネル型ＦＥＴ５０１上に
は、パッシベーション膜５０３、有機樹脂からなる層間
絶縁膜５０４が形成され、その上に無機材料から成る膜
５０５が形成されている。この膜は、酸化シリコン膜、
窒化シリコン膜、窒酸化シリコン膜などを用いればよ
く、好ましくはスパッタ法や真空蒸着法で形成すると良
い。遮光膜５０６はこの上に形成され、下地との密着性
が改善されるので、絶縁層５０７を陽極酸化法で形成し
ても、電解溶液のしみ込みがなくなり、良好な形状を形
成できる。そして、パッシベーション膜５０３および有
機樹脂絶縁膜５０４に設けた開孔５０８、５０９によ
り、ドレイン電極５０２に接続する画素電極５１０を形
成することにより、画素電極５１０が遮光膜５０６と重
なる領域で保持容量５３６が形成される。

【００４６】図５（Ｂ）において、ｎチャネル型ＦＥＴ
５１２に接続される保持容量５３７は、有機樹脂絶縁膜
５１５上に形成された遮光膜５１６と、その上に形成さ
れた誘電体層５１７と、画素電極５２２とから形成され
ている。また、有機樹脂絶縁膜５１５の開孔が形成され
る領域には絶縁体のスペーサー５１８が設けられ、パッ
シベーション膜５１４に設けられた開孔５１９、有機樹
脂絶縁膜５１５に設けられた開孔５２０、スペーサー５
１８に設けられた開孔５２１で、画素電極５２２がドレ
イン配線５１３に接続されている。このようにスペーサ
ー５１８を設けることにより、遮光膜と画素電極との間
で発生するショートを確実に防止することができる。保
持容量５３７は遮光膜５０６、誘電体層５１７、画素電
極５２２が重なる領域で形成されている。

【００４７】図５（Ｃ）はｎチャネル型ＦＥＴ５２４に
接続される保持容量５３８の他の構成について示してい
る。有機樹脂絶縁膜５２７上に遮光膜５２８、有機樹脂
で形成したスペーサー５２９を形成が形成される。そし
て、陽極酸化法で遮光膜５１６の表面に形成した誘電体
層５３０が形成される。パッシベーション膜５２６に設
けられた開孔５３１、有機樹脂絶縁膜５２７に設けられ
た開孔５３２、スペーサー５２９に設けられた開孔５３
３で、画素電極５３４がドレイン配線５２５に接続され
ている。保持容量５３８は遮光膜５１６、誘電体層５２
８、画素電極５３４が重なる部分で形成されている。こ
のような構成とすることで、有機樹脂膜上であってもし
み込みのない陽極酸化膜を形成することができる。

【００４８】

【実施例】[実施例１]本実例では、実施形態１で作製さ
れたアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を説明する。図６に
示すように、図３の状態の基板に対し、配向膜６０１を
形成する。通常液晶表示素子の配向膜にはポリイミド樹
脂が多く用いられている。対向側の基板６０２には、透
明導電膜６０３と、配向膜６０４とを形成した。配向膜
は形成された後、ラビング処理を施して液晶分子がある
一定のプレチルト角を持って平行配向するようにした。
そして、画素部と、ＣＭＯＳ回路が形成されたアクティ
ブマトリクス基板と対向基板とを、公知のセル組み工程
によってシール材やスペーサ（共に図示せず）などを介
して貼りあわせる。その後、両基板の間に液晶材料６０
５を注入し、封止剤（図示せず）によって完全に封止し
た。

【００４９】上記実施例によって作製された液晶表示装
置には、ＴＮ液晶以外にも様々な液晶を用いることが可
能である。例えば、1998, SID, "Characteristics and
Driving Scheme of Polymer-Stabilized Monostable FL
CD Exhibiting Fast Response Time and High Contrast
Ratio with Gray-Scale Capability" by H. Furue et
al.や、1997, SID DIGEST, 841, "A Full-Color Thresh
oldless Antiferroelectric LCD Exhibiting Wide View
ing Angle with Fast Response Time" by T. Yoshida e
t al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thr
esholdless antiferroelectricity in liquid crystals
and its application to displays" byS. Inui et al.
や、米国特許第5594569 号に開示された液晶を用いるこ
とが可能である。

【００５０】ある温度域において反強誘電相を示す液晶
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、Ｖ字型の電気光学応答特性を示すものがあり、そ
の駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μ
ｍ）のものも見出されている。

【００５１】ここで、Ｖ字型の電気光学応答を示す無し
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す例を図１２に示す。図１２に示すグラフの
縦軸は透過率（任意単位）、横軸は印加電圧である。な
お、液晶表示装置の入射側の偏光板の透過軸は、液晶表
示装置のラビング方向にほぼ一致する無しきい値反強誘
電性混合液晶のスメクティック層の法線方向とほぼ平行
に設定されている。また、出射側の偏光板の透過軸は、
入射側の偏光板の透過軸に対してほぼ直角（クロスニコ
ル）に設定されている。

【００５２】図１２に示されるように、このような無し
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。

【００５３】このような低電圧駆動の無しきい値反強誘
電性混合液晶をアナログドライバを有する液晶表示装置
に用いた場合には、画像信号のサンプリング回路の電源
電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能と
なる。よって、ドライバの動作電源電圧を下げることが
でき、液晶表示装置の低消費電力化および高信頼性が実
現できる。

【００５４】また、このような低電圧駆動の無しきい値
反強誘電性混合液晶をデジタルドライバを有する液晶表
示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を
下げることができるので、Ｄ／Ａ変換回路の動作電源電
圧を下げることができ、ドライバの動作電源電圧を低く
することができる。よって、液晶表示装置の低消費電力
化および高信頼性が実現できる。

【００５５】よって、このような低電圧駆動の無しきい
値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領
域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、
０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用い
る場合においても有効である。

【００５６】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。また、液晶表
示装置の駆動方法を線順次駆動とすることにより、画素
への階調電圧の書き込み期間（ピクセルフィードピリオ
ド）を長くし、保持容量が小くてもそれを補うようにし
てもよい。

【００５７】なお、このような無しきい値反強誘電性混
合液晶を用いることによって低電圧駆動が実現されるの
で、本発明のアクティブマトリクス基板で液晶表示装置
を形成すると低消費電力が実現される。

【００５８】なお、図１２に示すような電気光学特性を
有する液晶であれば、いかなるものも本発明の液晶表示
装置の表示媒体として用いることができる。

【００５９】次にこのアクティブマトリクス型液晶表示
装置の構成を、図７の斜視図および図８の上面図を用い
て説明する。尚、図７と図８は、図１〜図３および図６
の断面構造図と対応付けるため、共通の符号を用いてい
る。アクティブマトリクス基板は、基板１０１上に形成
された、画素部７０１と、走査（ゲート）線駆動回路７
０２と、信号(ソース)線駆動回路７０３で構成される。
画素部のｎチャネル型トランジスタ１４３、周辺に設け
られる駆動回路はＣＭＯＳ回路を基本として構成されて
いる。走査（ゲート）線駆動回路７０２と、信号（ソー
ス）線駆動回路７０３はそれぞれゲート配線１０９とソ
ース配線１３１で画素部７０１に接続されている。ま
た、ＦＰＣ７３１は外部入出力端子７３４に接続されて
いる。また、基板１０１は樹脂層７３５を介してベース
板７３６に固定され、機械的強度を保持すると共に、ベ
ース板７３６を熱伝導性の良い材料で形成することで、
放熱効果をもたせることもできた。

【００６０】図８は画素部７０１の一部分を示す上面図
である。ゲート電極１０９は、図示されていないゲート
絶縁膜を介して単結晶シリコン上に形成されている。図
示はしていないが、単結晶シリコンには、ソース領域、
ドレイン領域、が形成されている。また、この上には遮
光膜１３５と、誘電体層（図示せず）と、各画素ごとに
設けられる画素電極１３９が形成され、遮光膜１３５と
画素電極１３９とが誘電体層を介して重なる領域で保持
容量１４３が形成される。誘電体層を容量部を形成する
ための誘電体膜としたことで、必要な容量を形成するた
めの面積を少なくすることが可能であり、さらに、本実
施例のように画素ＴＦＴ上に形成される遮光膜を保持容
量の一方の電極とすることで、アクティブマトリクス型
液晶表示装置の画像表示部の開口率を向上させることが
できた。また、図８で示すＡ―Ａ’に沿った断面構造
は、図３に示す画素部のＡ―Ａ’断面図に対応してい
る。

【００６１】このようにして作製された反射型液晶表示
装置は、直視型の表示装置とした電気光学装置の他に、
投影型の表示装置とした電気光学装置にも利用できる。

【００６２】[実施例２]本実施例では、本発明を表示装
置として用いた電気光学装置の一例について説明する。
実施例１に示した反射型の表示装置を三板式投影装置に
適用した場合について図９を用いて説明する。

【００６３】図９において、メタルハライドランプ、ハ
ロゲンランプなどからなる光源９０１から放射された光
は、偏光ビームスプリッター９０２で反射され、クロス
ダイクロイックミラー９０３に進む。尚、偏光ビームス
プリッターとは光の偏光方向によって反射したり透過し
たりする機能を有した光学フィルターである。この場
合、光源９０１からの光は偏光ビームスプリッター９０
２で反射されるような偏光を与えてある。

【００６４】この時、クロスダイクロイックミラー９０
３では、赤（Ｒ）に対応する液晶表示装置９０４の方向
に赤（Ｒ）成分光が反射され、青（Ｂ）に対応する液晶
表示装置９０６の方向に青（Ｂ）成分光が反射される。
また、緑（Ｇ）成分光はクロスダイクロイックミラー９
０３を透過して、緑（Ｇ）に対応する液晶表示装置９０
５に入射する。各色に対応した液晶表示装置９０４〜９
０６は、画素がオフ状態にある時は入射光の偏光方向を
変化させないで反射するように液晶分子を配向してい
る。また、画素がオン状態にある時は液晶層の配向状態
が変化し、入射光の偏光方向もそれに伴って変化するよ
うに構成されている。

【００６５】これらの液晶表示装置９０４〜９０６で反
射された光は再びクロスダイクロイックミラー９０３で
反射（緑（Ｇ）成分光は透過）して合成され、再び偏光
ビームスプリッタ９０２へと入射する。この時、オン状
態にある画素領域で反射された光は偏光方向が変化する
ため偏光ビームスプリッタ９０２を透過する。一方、オ
フ状態にある画素領域で反射された光は偏光方向が変化
しないため偏光ビームスプリッタ９０２で反射される。
このように、画素部にマトリクス状に配置された画素領
域を複数のトランジスタでオン・オフ制御することによ
って特定の画素領域で反射された光のみが偏光ビームス
プリッタ９０２を透過できるようになる。この動作は各
液晶表示装置９０４〜９０６で共通である。

【００６６】以上のようにして偏光ビームスプリッタ９
０２を透過した画像情報を含む光は投影レンズ等で構成
される光学系レンズ９０７でスクリーン９０８に映し出
される。ここでは、基本的な構成について示したが、こ
のような原理を応用して投影型の電気光学装置を実現す
ることができる。

【００６７】[実施例３]本実施例では、本発明をアクテ
ィブマトリクス型ＥＬ表示装置に適用した例を図１０と
図１１で説明する。図１０（Ａ）はアクティブマトリク
ス型ＥＬ表示装置の回路図を示す。このＥＬ表示装置
は、基板上に設けられた表示領域１１、Ｘ方向周辺駆動
回路１２、Ｙ方向周辺駆動回路１３から成る。この表示
領域１１は、スイッチ用トランジスタ３３０、保持容量
３３２、電流制御用トランジスタ３３１、有機ＥＬ素子
３３３、Ｘ方向信号線１８ａ、１８ｂ、電源線１９ａ、
１９ｂ、Ｙ方向信号線２０ａ、２０ｂ、２０ｃなどによ
り構成される。

【００６８】図１０（Ｂ）はほぼ一画素分の上面図を示
している。同図において、Ｂ−Ｂ‘に沿った断面構造を
図１１に示す。図１１の断面構造は単結晶シリコン基板
を用いた構成例を示すが、このような構成はＳＯＩ基板
を用いても同様に実現できる。基板３０１にｎウエル３
０２、ｐウエル３０３が形成され、隣接するＦＥＴを分
離するためフィールド酸化膜３０４が形成される。スイ
ッチ用ＦＥＴ３３０はｐチャネル型ＦＥＴで形成され、
ゲート絶縁膜３０５、ゲート３０７、サイドウオール３
０９、ＬＤＤ領域３１１、ソース領域３１２、ドレイン
領域３１３、ソース配線３１８、ドレイン配線３１９を
有している。また、電流制御用トランジスタ３３１はｎ
チャネル型ＦＥＴで、ゲート絶縁膜３０６、ゲート３０
８、サイドウオール３１０、ＬＤＤ領域３１４、ソース
領域３１５、ドレイン領域３１６、ソース配線３２０、
ドレイン配線３２１を有している。保持容量３３２は、
層間絶縁膜３２２上に形成され、スイッチ用ＦＥＴ３３
０のドレイン配線３１９に接続する容量電極３２３と、
電源線１９ａとの間に設けられた誘電体層３２４とから
形成される。ここで、容量電極３２３をＡｌ、Ｔａ、Ｔ
ｉから選ばれた元素を主成分とする材料で形成し、その
表面を陽極酸化して誘電体層３２４を形成すれば、良好
な保持容量を形成できる。有機ＥＬ素子３３３は層間絶
縁膜３２６を介して形成され、電流制御用ＦＥＴ３３１
のドレイン配線３２１に接続するＥＬ素子下部電極３２
７、有機ＥＬ層３２８、ＥＬ素子上部電極３２９から形
成される。

【００６９】ここでは、ＥＬ表示装置の画素領域の構成
について示したが、実施例１と同様に画素領域の周辺に
駆動回路を設けた周辺回路一体型のアクティブマトリク
ス型表示装置とすることもできる。そして、図示しない
がカラーフィルターを設ければカラー表示をすることも
可能であった。

【００７０】[実施例４]本実施例では、本発明のＴＦＴ
回路によるアクティブマトリクス型液晶表示装置を組み
込んだ半導体装置について図１７、図２３で説明する。
図１７、図２３に示す半導体装置は、本発明の実施形態
や実施例で示したアクティブマトリクス型表示装置を好
適に用いることができる。

【００７１】このような半導体装置には、携帯情報端末
（電子手帳、モバイルコンピュータ、携帯電話等）、ビ
デオカメラ、デジタルスチルカメラ、パーソナルコンピ
ュータ、テレビ等が挙げられる。それらの一例を図１７
に示す。

【００７２】図１７（Ａ）は携帯電話であり、本体９０
０１、音声出力部９００２、音声入力部９００３、表示
装置９００４、操作スイッチ９００５、アンテナ９００
６から構成されている。本願発明は音声出力部９００
２、音声入力部９００３、及び画素部を備えた表示装置
９００４に適用することができる。

【００７３】図１７（Ｂ）はビデオカメラであり、本体
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本願発明は音声入力部９１０３、
及び画素部を備えた表示装置９１０２、受像部９１０６
に適用することができる。

【００７４】図１７（Ｃ）はモバイルコンピュータであ
り、本体９２０１、カメラ部９２０２、受像部９２０
３、操作スイッチ９２０４、表示装置９２０５で構成さ
れている。本願発明は受像部９２０３、及び画素部を備
えた表示装置９２０５に適用することができる。

【００７５】図１７（Ｄ）はゴーグル型ディスプレイで
あり、本体９３０１、表示装置９３０２、アーム部９３
０３で構成される。本願発明は表示装置９３０２に適用
することができる。また、表示されていないが、その他
の信号制御用回路に使用することもできる。

【００７６】図１７（Ｅ）はリア型プロジェクターであ
り、本体９４０１、光源９４０２、表示装置９４０３、
偏光ビームスプリッタ９４０４、リフレクター９４０
５、９４０６、スクリーン９４０７で構成される。本発
明は表示装置９４０３に適用することができる。

【００７７】図１７（Ｆ）は携帯書籍であり、本体９５
０１、表示装置９５０２、９５０３、記憶媒体９５０
４、操作スイッチ９５０５、アンテナ９５０６から構成
されており、ミニディスク（ＭＤ）やＤＶＤに記憶され
たデータや、アンテナで受信したデータを表示するもの
である。表示装置９５０２、９５０３は直視型の表示装
置９５０２、９５０３であり、本発明はこの表示装置９
５０２、９５０３に適用することができる。

【００７８】図２３（Ａ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体９７０１、表示装置９７０２、スピーカ部９７
０３、記録媒体９７０４、操作スイッチ９７０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を
用い、音楽鑑賞や映画鑑賞やゲームやインターネットを
行うことができる。本発明を用いて作製される液晶表示
装置やＥＬ表示装置は表示装置９７０２に適用すること
ができる。

【００７９】図２３（Ｂ）はデジタルカメラであり、本
体９８０１、表示装置９８０２、接眼部９８０３、操作
スイッチ９８０４、受像部（図示しない）で構成され
る。本発明で作製される液晶表示装置やＥＬ表示装置は
表示装置９８０２に適用することができる。

【００８０】また、ここでは図示しなかったが、本発明
はその他にも、カーナビゲーションシステムやイメージ
センサ、パーソナルコンピュータの表示部に適用するこ
とも可能である。このように、本願発明の適用範囲はき
わめて広く、あらゆる分野の電子機器に適用することが
可能である。

【００８１】[実施例５]単結晶半導体基板を用いたアク
ティブマトリックス型の表示装置は、ＬＳＩやＶＬＳＩ
などの集積回路の製造技術をそのまま応用することがで
きるので、小型で高精細の表示装置を作製することがで
きる。例えば、画面サイズが１型（対角２．５６cm）程
度のものでもＶＧＡクラス（画素数６４０×４８０）の
表示装置を実現することができる。

【００８２】しかし、素子の集積度の向上と共に素子面
積や配線の幅などが小さくなるので、回路の性能を維持
するために、拡散層や配線に用いる多結晶シリコン膜の
抵抗を下げることが必要となる。この目的を解決する方
法の一つに自己整合シリサイド（Self-Aligned Silicd
e：サリサイドと呼ばれる）を用いる技術が知られてい
る。これは、基板上にチタン（Ｔｉ）などの金属層を形
成し、加熱処理によりシリコンが露出している領域に自
己整合的にシリサイドを形成する方法である。

【００８３】本実施例では、サリサイド技術を用いてア
クティブマトリックス型の表示装置を作製する例につい
て図１８〜図２０を用いて説明する。

【００８４】図１８（Ａ）において、基板２０１は実施
形態１と同様なものを用い、ｎウエル２０２、ｐウエル
２０３、２０４を１枚のマスクで自己整合的に形成し、
さらにフィールド酸化膜２０５を形成する。そして、熱
酸化法によりゲート絶縁膜となる酸化シリコン膜２０６
の形成を行う。ゲート２０７〜２０９は、リンに代表さ
れるｎ型不純物を高濃度に添加した多結晶シリコン膜で
形成する。

【００８５】次に図１８（Ｂ）と（Ｃ）に示すように、
ｎチャネル型ＦＥＴ及びｐチャネル型ＦＥＴに低濃度ド
レイン（ＬＤＤ）領域を形成するために、ｎ型及びｐ型
の導電型を付与する不純物元素を添加する。これは、イ
オンドープ法で行っても良いし、イオン注入法で行って
も良い。ｎチャネル型ＦＥＴに対してリン（Ｐ）をイオ
ン注入し、ｐチャネル型ＦＥＴに対してボロン（Ｂ）を
イオン注入する。ドーズ量は１×１０¹³／ｃｍ²とす
る。ゲートをマスクとしてイオン注入を行い、ｎチャネ
ル型ＦＥＴが形成される領域にリン（Ｐ）が添加される
ｎ型不純物領域２１１、２１２を、ｐチャネル型ＦＥＴ
が形成される領域にボロン（Ｂ）が添加されるｐ型不純
物領域２１５が自己整合的に形成することができる。

【００８６】その後、全面ＣＶＤ法で酸化シリコン膜や
窒化シリコン膜などの絶縁膜を形成し、異方性ドライエ
ッチングでこの膜をエッチングして図１９（Ａ）に示す
ようにゲート２０７〜２０９の側壁にサイドウオール２
１６〜２１８を形成する。そして、レジストマスク２１
９を形成し、ｐチャネル型ＦＥＴを形成する領域にボロ
ン（Ｂ）をイオン注入し、ｐ型不純物領域２２０を形成
する。ｐ型不純物領域２２０は加速電圧を５０〜１００
ｋｅＶとしてｐ型不純物領域２１５よりも深くなるよう
に形成する。

【００８７】図１９（Ｂ）に示すように、レジストマス
ク２１９を除去した後、Ｔｉ、Ｍｏ、Ｃｒなどの金属２
２１を全面に形成する。代表的にはＴｉが用いられ、ス
パッタ法で５０〜１０００nmの厚さで全面に形成する。
その後、６００〜８００℃、好ましくは６５０〜７５０
℃で熱処理を行いチタンシリサイドを形成する。チタン
シリサイドはＴｉ膜とシリコンとが接触する部分で自己
整合的に形成され、熱処理後に残ったＴｉ膜を選択的に
エッチングすることで図１９（Ｃ）で示すようにチタン
シリサイド層２２３〜２２８は多結晶シリコン膜で形成
したゲート上とｐ型及びｎ型不純物領域上に形成され
る。しかし、８００℃以下の温度で形成されたチタンシ
リサイド膜は高抵抗相が形成される。これを９００℃程
度で５〜１２０秒程度の熱処理を行うことにより低抵抗
相が形成される。この熱処理はファーネスアニール炉で
行っても良いが、フラッシュランプアニール法を用いて
も良い。チタンシリサイドを形成することでゲート及
び、ｐ型またはｎ型不純物領のシート抵抗は２〜４Ω／
□を得ることができる。

【００８８】そして、ｐチャネル型ＦＥＴを形成する領
域にレジストマスク２２９を形成し、サイドウオールと
ゲートをマスクとしてｎチャネル型ＦＥＴの領域に加速
電圧を５０〜１２０ｋｅＶとして砒素を５×１０¹⁵／ｃ
ｍ²のドーズ量で注入し、ｎ型不純物領域２３０、２３
１を形成する。この不純物領域もｎ型不純物領域２１
１、２１２よりも深く形成する。

【００８９】そして図２０に示すように、層間絶縁膜２
３２、リンガラス（ＰＳＧ）、ボロンガラス（ＢＳ
Ｇ）、またはリンボロンガラス（ＰＢＳＧ）から成る平
坦化膜２３３を形成する。その後、イオン注入した不純
物元素を活性化させるため７００〜９００℃で熱処理を
行う。この熱処理により平坦化膜２３３がリフローさ
れ、表面の平坦性を向上させることができる。

【００９０】そして、層間絶縁膜２３２および平坦化膜
２３３にコンタクトホールを形成し、ソースまたはドレ
イン配線２３４〜２３９をＡｌやＴｉとＡｌの積層膜な
どで形成する。この状態で、水素を含む雰囲気中で３０
０〜５００℃、好ましくは３５０〜４５０℃の熱処理を
行うとＦＥＴの特性をより好ましい状態にすることがで
きる。

【００９１】この上に形成するパッシベーション膜２４
0は窒化シリコン膜、または酸化シリコン膜、あるいは
窒化酸化シリコン膜などで５０〜２００nm程度の厚さで
形成し、さらに有機樹脂絶縁層２４１を１μｍ〜２μｍ
の厚さで形成する。さらにこの有機樹脂絶縁層２４１上
に遮光膜２４２をＡｌで形成し、その表面を実施形態１
と同様にして陽極酸化法を用いて酸化して誘電体層２４
３を形成する。その上に画素電極２４６、２４７をＡｌ
に代表される光反射性の材料で形成する。

【００９２】以上のようにして、サリサイド技術を用い
て単結晶シリコン基板に、ｐチャネル型ＦＥＴ２４８と
ｎチャネル型ＦＥＴ２４９とから成る駆動回路部と、ｎ
チャネル型ＦＥ２５０と保持容量２５１が形成された画
素部を同一基板上に形成したアクティブマトリクス基板
を形成することができる。保持容量は遮光膜２４２、誘
電体膜２４３、画素電極２４６が重なる領域で形成さ
れ、遮光膜として用いたＡｌの表面に形成された酸化膜
は誘電率が高く、５０〜１００nmの厚さで形成すること
で、一画素当たりの画素電極の面積を小さくしても画素
部の駆動に必要な容量を形成することができる。例え
ば、一画素の面積を４００μｍ²としても約０．５ｐＦ
の容量を形成することができる。

【００９３】駆動回路部はＣＭＯＳ回路を基本として形
成され、シフトレジスタ回路、バッファ回路、サンプリ
ング回路、Ｄ／Ａコンバータ、ラッチ回路などを形成す
ることができる。そしてこのような回路は、単結晶シリ
コンを活性層とした絶縁ゲート型ＦＥＴで構成されるこ
とにより高速動作が可能であり、また、駆動電圧を３〜
５Ｖとして低消費電力化をすることもできる。

【００９４】また、ｐ型不純物領域２１５、ｎ型不純物
領域２１１、２１２はＬＤＤ領域となり、ホットキャリ
ア効果などによるＦＥＴの劣化を防止することができ
る。

【００９５】また、サリサイド技術を用いることによ
り、ゲート配線の低抵抗化をすることができ、配線遅延
の問題を低減することができ、さらにソースまたはドレ
イン領域の低抵抗化によりＦＥＴの動作特性を向上させ
ることができる。以上のような効果により、小型で高精
細なアクティブマトリックス型の表示装置を実現するこ
とができる。

【００９６】本実施例で説明したトランジスタの構造は
あくまで一実施形態であり、図１８〜図２０に示した作
製工程及び構造に限定される必要はない。本発明で重要
な点は、単結晶基板に形成されたＦＥＴと、その上に有
機樹脂層を介して形成された保持容量の構成にある。

【００９７】[実施例６]本実施例ではアクティブマトリ
クス型ＥＬ表示装置の他の実施例を図２１と図２２を用
いて説明する。駆動回路部と画素部が形成されたアクテ
ィブマトリックス基板は実施形態１と同様にして作製す
る。

【００９８】基板８０１にはｎウエル８０２、ｐウエル
８０３〜８０５が自己整合的に形成され、フィールド酸
化膜８０６で分離されている。ゲート絶縁膜８１０、８
１６、８２２、８２８は熱酸化法により形成したもので
ある。ゲート８１１、８１７、８２３、８２９は多結晶
シリコン膜をＣＶＤ法により１００〜３００ｎｍの厚さ
で形成した多結晶シリコン層８１１ａ、８１７ａ、８２
３ａ、８２９ａと、その上に５０〜３００ｎｍの厚さで
形成したシリサイド層８１１ｂ、８１７ｂ、８２３ｂ、
８２９ｂから成っている。

【００９９】ｐチャネル型ＦＥＴ８８１の低濃度ドレイ
ン（ＬＤＤ）領域８０７にはｐ型の導電型を付与する不
純物元素としてボロン（Ｂ）がドーズ量で１×１０¹³〜
１×１０¹⁴／ｃｍ²添加されている。一方、ｎチャネル
型ＦＥＴ８８２とｎチャネル型ＦＥＴで作製されるスイ
ッチングＦＥＴ８８３、電流制御ＦＥＴ８８４のＬＤＤ
領域８１３、８１９、８２５にはｎ型の導電型を付与す
る不純物元素としてリン（Ｐ）または砒素（Ａｓ）がや
はり同様のドーズ量で添加されている。これらのＬＤＤ
領域はゲートをマスクとしてイオン注入法またはイオン
ドープ法で自己整合的に形成されている。

【０１００】サイドウオール８１２、８１８、８２４、
８３０はＬＤＤ領域を形成後、全面にＣＶＤ法で酸化シ
リコン膜や窒化シリコン膜などの絶縁膜を形成し、異方
性ドライエッチングでこの膜を全面にわたって均一にエ
ッチングし、ゲートの側壁に絶縁膜を残存させて形成し
たものである。各ＦＥＴのソース領域およびドレイン領
域はこのサイドウオールをマスクに用い形成したもので
ある。ｐチャネル型ＦＥＴ８８１には、ボロン（Ｂ）を
５×１０¹⁴〜１×１０¹⁶／ｃｍ²のドーズ量でイオン注
入したソース領域８０８、ドレイン領域８０９が形成さ
れている。ｎチャネル型ＦＥＴ８８２ｎチャネル型ＦＥ
Ｔで作製されるスイッチングＦＥＴ８８３、電流制御Ｆ
ＥＴ８８４には、それぞれ砒素（Ａｓ）を５×１０¹⁴〜
１×１０ ¹⁶／ｃｍ²のドーズ量でイオン注入したソース
領域８１４、８２０、８２６とドレイン領域８１５、８
２１、８２７が形成されている。

【０１０１】第１の層間絶縁膜８３１は好適にはプラズ
マＣＶＤ法や減圧ＣＶＤ法で作製される酸化シリコン膜
や酸化窒化シリコン膜などで１００〜２０００ｎｍの厚
さ形成する。さらにその上にリンガラス（ＰＳＧ）、あ
るいはボロンガラス（ＢＳＧ）、もしくはリンボロンガ
ラス（ＰＢＳＧ）の第２の層間絶縁膜８３２が形成され
ている。第２の層間絶縁膜８３２はスピンコート法や常
圧ＣＶＤ法で作製されるもので、形成後実施される７０
０〜９００℃の熱処理を兼ねた熱活性化の処理により第
２の層間絶縁膜８３２がリフローされ表面が平坦化され
る。

【０１０２】ソース配線８３３、８３５、８３７、８３
９及びドレイン配線８３４、８３６、８３８、８４０
は、第１の層間絶縁膜８３１および平坦化膜８３２にそ
れぞれのＦＥＴのソース領域及びドレイン領域に達する
コンタクトホールを形成した後形成されるもので、低抵
抗材料として通常良く用いられるＡｌを用いると良い。
また、ＡｌとＴｉの積層構造としても良い。

【０１０３】パッシベーション膜８４１は、プラズマＣ
ＶＤ法で窒化シリコン膜、または酸化シリコン膜、ある
いは窒化酸化シリコン膜で形成されている。さらに、第
３の層間絶縁膜を８４２は有機樹脂材料で１μｍ〜２μ
ｍの厚さに形成されている。画素電極８４３は電流制御
ＦＥＴ８８４のドレイン配線に接続している。画素電極
は、Ａｌに代表される低抵抗の材料で形成する。

【０１０４】画素電極８４３まで形成したら、全ての画
素電極の上に仕事関数の低い金属を含む陰極層８４４が
形成される。これは数ｎｍ程度と膜厚が薄いため層状に
形成されているのか島状に点在しているのか不明のた
め、輪郭を点線で示している。

【０１０５】上記仕事関数の低い金属を含む陰極層の材
料としては、フッ化リチウム（ＬｉＦ）、酸化リチウム
（Ｌｉ₂Ｏ）、フッ化バリウム（ＢａＦ₂）、酸化バリウ
ム（ＢａＯ）、フッ化カルシウム（ＣａＦ₂）、酸化カ
ルシウム（ＣａＯ）、酸化ストロンチウム（ＳｒＯ）ま
たは酸化セシウム（Ｃｓ₂Ｏ）を用いることができる。
これらは絶縁性であるため、層状に形成されたとしても
画素電極間のショート（短絡）を招くようなことはな
い。勿論、ＭｇＡｇ電極のような公知の導電性を有する
材料を陰極層として用いることも可能であるが、画素電
極同士が短絡しないように、陰極自体を選択的に設ける
か、パターニングを行う必要がある。

【０１０６】仕事関数の低い金属を含む陰極層８４４の
上に有機ＥＬ層（エレクトロルミネッセンス層）８４５
が形成される。有機ＥＬ層８４５は公知の材料や構造を
用いることができるが本願発明では白色発光の可能な材
料を用いる。構造としては、再結合の場を提供する発光
層だけで有機ＥＬ層としても良いし、必要に応じて電子
注入層、電子輸送層、正孔輸送層、電子阻止層、正孔阻
止層もしくは正孔注入層を積層しても良い。本明細書中
では、キャリアの注入、輸送または再結合が行われる層
をすべて含めて有機ＥＬ層と呼ぶ。

【０１０７】また、有機ＥＬ層８４５として用いる有機
ＥＬ材料はポリマー系の高分子系有機ＥＬ材料を用い
る。有機ＥＬ層８４５は、ＰＶＫ（ポリビニルカルバゾ
ール）、Ｂｕ−ＰＢＤ（２−（４'−tert−ブチルフェ
ニル）−５−（４''−ビフェニル）−１，３，４−オキ
サジアゾール）、クマリン６、ＤＣＭ１（４−ジシアノ
メチレン−２−メチル−６−ｐ−ジメチルアミノスチリ
ル−４Ｈ−ピラン）、ＴＰＢ（テトラフェニルブタジエ
ン）、ナイルレッドを１，２−ジクロロメタンまたはク
ロロホルムに溶解し、スピンコート法により塗布する。
回転数は５００〜１０００rpm程度とし、２０〜６０秒
間回転させ均一な塗布膜を形成する。

【０１０８】勿論、上記有機ＥＬ材料は少なくとも３回
以上、好ましくは５回以上の精製（典型的には透析法）
を施し、含まれるナトリウム濃度を０．１ｐｐｍ以下
（好ましくは０．０１ｐｐｍ以下）にしてから成膜す
る。こうすることで図２１に示す有機ＥＬ層８４５中に
含まれるナトリウム濃度は０．１ｐｐｍ以下（好ましく
は０．０１ｐｐｍ以下）となり、体積抵抗値は１×１０
¹¹〜１×１０¹²Ωcm（好ましくは１×１０¹²〜１×１０
¹³Ωcm）となる。

【０１０９】このようにして形成された有機ＥＬ層８４
５の上には、陽極層８４６として透明導電膜が形成され
る。透明導電膜としては、酸化インジウムと酸化スズと
の化合物（ＩＴＯと呼ばれる）、酸化インジウムと酸化
亜鉛との化合物、酸化スズ（ＳｎＯ₂）または酸化亜鉛
（ＺｎＯ）などを用いることが可能である。

【０１１０】また、陽極層８４６の上にはパッシベーシ
ョン膜８４７として絶縁膜が設けられる。パッシベーシ
ョン膜８４７としては、窒化珪素膜、窒化酸化珪素膜
（ＳｉＯｘＮｙで表される）を用いることが好ましい。

【０１１１】図２２（Ａ）はアクティブマトリックス型
ＥＬ表示装置の画素部の上面図であり、図２２（Ｂ）は
その回路構成である。実際には画素がマトリクス状に複
数配列されて画素部（画像表示部）が形成される。な
お、図２２（Ａ）をＡ−Ａ’で切断した断面図が図２１
の画素部の断面図に相当する。従って図２１及び図２２
で共通の符号を用いているので、適宜両図面を参照する
と良い。また、図２２（Ａ）の上面図では二つの画素を
図示しているが、どちらも同じ構造である。図２２
（Ｂ）に示すように、有機ＥＬ素子８８５には、一画素
当たり２つのＦＥＴが設けられる。いずれもｎチャネル
型ＦＥＴであり、スイッチング用ＦＥＴ８８３と電流制
御用ＦＥＴ８８４として機能している。

【０１１２】以上のようにして、単結晶シリコン基板
に、ｐチャネル型ＦＥＴ８８１とｎチャネル型ＦＥＴ８
８２とから成るＣＭＯＳ回路を基本とする駆動回路と、
ｎチャネル型ＦＥＴで形成されるスイッチング用ＦＥＴ
８８３と電流制御用ＦＥＴ８８４とを備えた画素部が形
成することができる。ＣＭＯＳ回路を基本とする駆動回
路は、ＣＭＯＳ回路を基本として例えば、シフトレジス
タ回路、バッファ回路、サンプリング回路、Ｄ／Ａコン
バータ、ラッチ回路などを形成することができる。そし
てこのような回路は、単結晶シリコンを活性層とした絶
縁ゲート型ＦＥＴで構成されることにより高速動作が可
能であり、また、駆動電圧を３〜５Ｖとして低消費電力
化をすることもできる。尚、本実施形態で説明したＦＥ
Ｔの構造はあくまで一実施形態であり、図２１に示した
構造に限定される必要はない。

【０１１３】

【発明の効果】本発明により得られる代表的な効果を簡
単に説明すれば下記のとおりである。

【０１１４】単結晶シリコンに代表される単結晶半導体
を活性層としたＦＥＴで画素部と、その画素部に接続す
る駆動回路を同一基板上に設けたアクティブマトリクス
基板において、ＦＥＴ上に有機樹脂絶縁層を形成し、そ
の上に形成した遮光膜と、遮光膜に密接形成した誘電体
層と、遮光膜とその一部が重なるように設けられた画素
電極とで保持容量を形成することにより、低消費電力で
高速動作が可能で高信頼性の表示装置を形成できる。

【０１１５】このようなアクティブマトリクス基板で、
無しきい値反強誘電性混合液晶を用いた液晶表示装置に
好適に用いることができる。

【０１１６】上記表示装置において、遮光膜に密接する
誘電体層を陽極酸化法で形成することにより、ピンホー
ルなどの欠陥のない良質な誘電体層を形成することが可
能となる。また陽極酸化法で誘電率の高い誘電体層を薄
く均一に形成することにより、画素ピッチを縮小させて
も十分な保持容量を確保することができる。

【０１１７】有機樹脂絶縁層上に設けた遮光膜に密接す
る誘電体層を陽極酸化法で形成する方法において、図１
３（Ｂ）で示した化成電圧と化成電流との制御パターン
で行うことにより、端部からのしみ込みがない誘電体層
を形成することができる。このように作製した誘電体層
で保持容量を形成することにより信頼性の高い表示装置
を実現できる。

【図面の簡単な説明】

【図１】 画素部、ロジック回路の作製工程を示す断面
図。

【図２】 画素部、ロジック回路の作製工程を示す断面
図。

【図３】 画素部、ロジック回路の作製工程を示す断面
図。

【図４】 画素部、ロジック回路の断面図。

【図５】 保持容量の構成を説明する断面図。

【図６】 アクティブマトリクス型液晶表示装置の断面
図。

【図７】 アクティブマトリクス型液晶表示装置の斜視
図。

【図８】 画素部の上面図。

【図９】 反射型液晶表示装置を用いたプロジェクタの
構成を示す図。

【図１０】 ＥＬ表示装置の回路図と上面図。

【図１１】 ＥＬ表示装置の断面図。

【図１２】 無しきい値反強誘電性混合液晶の印加電圧
と透過率の特性を示す図。

【図１３】 陽極酸化方法を示す化成電圧および電流の
制御パターン図。

【図１４】 遮光膜の吸光度特性を示す図。

【図１５】 有機樹脂絶縁層上のＡｌ膜を陽極酸化処理
したときの断面ＳＥＭ像

【図１６】 有機樹脂絶縁層上のＡｌ膜を陽極酸化処理
したときの断面ＳＥＭ像

【図１７】 半導体装置の一例を示す図。

【図１８】 画素部、ロジック回路の作製工程を示す断
面図。

【図１９】 画素部、ロジック回路の作製工程を示す断
面図。

【図２０】 画素部、ロジック回路の作製工程を示す断
面図。

【図２１】 アクティブマトリックス型ＥＬ表示装置の
断面図。

【図２２】 ＥＬ表示装置の画素部の上面図及び回路
図。

【図２３】 半導体装置の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３６５ Ｈ０１Ｌ 29/78 ６１２Ｚ Ｈ０１Ｌ 29/786 ６１９Ｂ 21/336

Claims (17)

【特許請求の範囲】
1. 【請求項１】単結晶半導体を活性層とした絶縁ゲート型
   電界効果トランジスタによる画素部を備えた半導体装置
   において、 前記絶縁ゲート型電界効果トランジスタ上に有機樹脂絶
   縁層が形成され、該有機樹脂絶縁層上に形成された遮光
   層と、該遮光層に密接して形成された誘電体層と、前記
   絶縁ゲート型電界効果トランジスタに接続された光反射
   性電極とから保持容量が形成されていることを特徴とす
   る半導体装置。
2. 【請求項２】一対の基板間に、液晶を挟持した半導体装
   置であって、 一方の基板には、単結晶半導体を活性層とした絶縁ゲー
   ト型電界効果トランジスタと、該絶縁ゲート型電界効果
   トランジスタ上に有機樹脂絶縁層が形成され、該有機樹
   脂絶縁層上に形成された遮光層と、該遮光層に密接して
   形成された誘電体層と、前記絶縁ゲート型電界効果トラ
   ンジスタに接続された光反射性電極とから保持容量が形
   成され、 他方の基板には、少なくとも光透過性導電膜が形成され
   ていることを特徴とする半導体装置。
3. 【請求項３】単結晶半導体を活性層とした絶縁ゲート型
   電界効果トランジスタと、有機ＥＬ素子と、を具備する
   半導体装置において、 前記絶縁ゲート型電界効果トランジスタ上に有機樹脂絶
   縁層が形成され、該有機樹脂絶縁層上に形成された遮光
   層と、該遮光層に密接して形成された誘電体層と、前記
   絶縁ゲート型電界効果トランジスタに接続された光反射
   性電極とから保持容量が形成されていることを特徴とす
   る半導体装置。
4. 【請求項４】請求項１乃至請求項３のいずれか一項にお
   いて、前記有機樹脂絶縁層と前記遮光層との間に無機化
   合物からなる絶縁層が形成されていることを特徴とする
   半導体装置。
5. 【請求項５】請求項１乃至請求項３のいずれか一項にお
   いて、前記有機樹脂絶縁層の前記遮光層が形成される側
   の表面に無機化合物からなる絶縁層が形成されているこ
   とを特徴とする半導体装置。
6. 【請求項６】請求項２において、前記液晶が無しきい値
   反強誘電性混合液晶であることを特徴とする半導体装
   置。
7. 【請求項７】請求項１乃至請求項６のいずれか一項にお
   いて、前記遮光層はアルミニウム、タンタル、チタンか
   ら選ばれた一種または複数種を含む材料から成り、前記
   誘電体層は前記材料の酸化物であることを特徴とする半
   導体装置。
8. 【請求項８】請求項１乃至請求項７のいずれか一項にお
   いて、前記半導体装置は携帯電話、ビデオカメラ、モバ
   イルコンピュータ、ゴーグル型ディスプレイ、プロジェ
   クター、携帯書籍、デジタルカメラ、ＤＶＤプレーヤー
   から選ばれた一つであることを特徴とする半導体装置。
9. 【請求項９】単結晶半導体を活性層とした絶縁ゲート型
   電界効果トランジスタによる画素部を備えた半導体装置
   の作製方法において、 前記絶縁ゲート型電界効果トランジスタ上に有機樹脂層
   を形成する工程と、 前記有機樹脂上に遮光層を形成する工程と、 前記遮光層に密接する誘電体層を形成する工程と、 前記遮光層に前記誘電体層を介して重なる領域を有する
   光反射性電極を形成する工程とを有することを特徴とす
   る半導体装置の作製方法。
10. 【請求項１０】一対の基板間に、液晶を挟持した半導体
    装置の作製方法において、 一方の基板に、単結晶半導体を活性層とする絶縁ゲート
    型電界効果トランジスタを形成する工程と、 前記絶縁ゲート型電界効果トランジスタ上に有機樹脂層
    を形成する工程と、 前記有機樹脂層上に遮光層を形成する工程と、 前記遮光層に密接して誘電体層を形成する工程と、 前記絶縁ゲート型電界効果トランジスタに接続される光
    反射性電極を形成する工程と、 他方の基板に、光透過性導電膜を形成する工程とを有す
    ることを特徴とする半導体装置の作製方法。
11. 【請求項１１】単結晶半導体を活性層とした絶縁ゲート
    型電界効果トランジスタと、有機ＥＬ素子と、を具備す
    る半導体装置の作製方法において、 前記絶縁ゲート型電界効果トランジスタ上に有機樹脂層
    を形成する工程と、 前記有機樹脂層上に遮光層を形成する工程と、 前記遮光層に密接して誘電体層を形成する工程と、 前記絶縁ゲート型電界効果トランジスタに接続される光
    反射性電極を形成する工程とを有することを特徴とする
    半導体装置の作製方法。
12. 【請求項１２】請求項９乃至請求項１１のいずれか一項
    において、前記有機樹脂絶縁層と前記遮光層との間に無
    機化合物からなる絶縁層を形成することを特徴とする半
    導体装置の作製方法。
13. 【請求項１３】請求項９乃至請求項１１いずれか一項に
    おいて、前記有機樹脂絶縁層の前記遮光層が形成される
    側の表面に無機化合物からなる絶縁層を形成することを
    特徴とする半導体装置の作製方法。
14. 【請求項１４】請求項１０において、前記液晶が無しき
    い値反強誘電性混合液晶であることを特徴とする半導体
    装置の作製方法。
15. 【請求項１５】請求項９乃至請求項１４のいずれか一項
    において、前記遮光層がアルミニウム、タンタル、チタ
    ンから選ばれた一種または複数種を含む材料から形成さ
    れ、前記誘電体層は、前記材料の酸化物で形成すること
    を特徴とする半導体装置の作製方法。
16. 【請求項１６】請求項１５において、前記誘電体層を陽
    極酸化法で形成することを特徴とする半導体装置の作製
    方法。
17. 【請求項１７】請求項９乃至請求項１７のいずれか一項
    において、前記半導体装置は携帯電話、ビデオカメラ、
    モバイルコンピュータ、ゴーグル型ディスプレイ、プロ
    ジェクター、携帯書籍、デジタルカメラ、ＤＶＤプレー
    ヤーから選ばれた一つであることを特徴とする半導体装
    置の作製方法。