JPH08152651A - 表示装置および表示装置の製造方法 - Google Patents
表示装置および表示装置の製造方法Info
- Publication number
- JPH08152651A JPH08152651A JP19677995A JP19677995A JPH08152651A JP H08152651 A JPH08152651 A JP H08152651A JP 19677995 A JP19677995 A JP 19677995A JP 19677995 A JP19677995 A JP 19677995A JP H08152651 A JPH08152651 A JP H08152651A
- Authority
- JP
- Japan
- Prior art keywords
- film
- display device
- pixel
- substrate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 71
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 86
- 210000002858 crystal cell Anatomy 0.000 claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 453
- 238000000034 method Methods 0.000 claims description 101
- 230000002093 peripheral effect Effects 0.000 claims description 61
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- 238000009832 plasma treatment Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 8
- 238000004040 coloring Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 abstract description 39
- 230000002411 adverse Effects 0.000 abstract description 21
- 239000011229 interlayer Substances 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000006731 degradation reaction Methods 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 42
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 30
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 24
- 238000010438 heat treatment Methods 0.000 description 20
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 20
- 230000008569 process Effects 0.000 description 18
- 239000000243 solution Substances 0.000 description 18
- 239000011159 matrix material Substances 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- 239000012535 impurity Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 239000011521 glass Substances 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 9
- 150000003377 silicon compounds Chemical class 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- -1 silicon halide Chemical class 0.000 description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000005979 thermal decomposition reaction Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical group N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005984 hydrogenation reaction Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 238000006116 polymerization reaction Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 101100268327 Solanum lycopersicum TFT6 gene Proteins 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 125000003118 aryl group Chemical group 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
Abstract
(57)【要約】
【課題】液晶セルの表示電極を平坦にすることが可能な
ＬＣＤを提供する。 【解決手段】補助容量ＣS およびＴＦＴ６１の上に（層
間絶縁膜１５，ドレイン電極１８，ソース電極１９の上
に）、各絶縁膜２０，３１によって挟まれたＳＯＧ膜３
２が形成され、その上に表示電極４が形成されている。
そのＳＯＧ膜３２によって補助容量ＣS の端部に形成さ
れた段差部Ｂが埋め込まれ、表示電極４の表面が平坦化
される。
ＬＣＤを提供する。 【解決手段】補助容量ＣS およびＴＦＴ６１の上に（層
間絶縁膜１５，ドレイン電極１８，ソース電極１９の上
に）、各絶縁膜２０，３１によって挟まれたＳＯＧ膜３
２が形成され、その上に表示電極４が形成されている。
そのＳＯＧ膜３２によって補助容量ＣS の端部に形成さ
れた段差部Ｂが埋め込まれ、表示電極４の表面が平坦化
される。
Description
【０００１】
【発明の属する技術分野】本発明は表示装置および表示
装置の製造方法に関するものである。
装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、薄膜トランジスタ（ＴＦＴ；Thin
Film Transistor）を用いたアクティブマトリックス方
式の液晶ディスプレイ（ＬＣＤ；Liquid Crystal Displ
ay）が高画質な表示装置として注目されている。
Film Transistor）を用いたアクティブマトリックス方
式の液晶ディスプレイ（ＬＣＤ；Liquid Crystal Displ
ay）が高画質な表示装置として注目されている。
【０００３】マトリックスに配置された点（ドット）で
表示を行うドットマトリックスＬＣＤには、単純マトリ
ックス方式とアクティブマトリックス方式とがある。単
純マトリックス方式は、マトリックスに配置された各画
素の液晶を走査信号に同期して外部から直接駆動する方
式であり、電極と液晶だけでＬＣＤの表示部である画素
部（液晶パネル）が構成されている。そのため、走査線
数が増大すると１つの画素に割り当てられる駆動時間
（デューティ）が少なくなり、コントラストが低下する
という欠点がある。
表示を行うドットマトリックスＬＣＤには、単純マトリ
ックス方式とアクティブマトリックス方式とがある。単
純マトリックス方式は、マトリックスに配置された各画
素の液晶を走査信号に同期して外部から直接駆動する方
式であり、電極と液晶だけでＬＣＤの表示部である画素
部（液晶パネル）が構成されている。そのため、走査線
数が増大すると１つの画素に割り当てられる駆動時間
（デューティ）が少なくなり、コントラストが低下する
という欠点がある。
【０００４】一方、アクティブマトリックス方式は、マ
トリックスに配置された各画素に画素駆動素子（アクテ
ィブエレメント）と信号蓄積素子（画素容量）とを集積
し、各画素に一種の記憶動作を行わせて液晶を準スタテ
ィックに駆動する方式である。すなわち、画素駆動素子
は、走査信号によってオン・オフ状態が切り換わるスイ
ッチとして機能する。そして、オン状態にある画素駆動
素子を介してデータ信号（表示信号）が画素に伝達さ
れ、液晶の駆動が行われる。その後、画素駆動素子がオ
フ状態になると、画素に印加されたデータ信号は電荷の
状態で信号蓄積素子に蓄えられ、次に画素駆動素子がオ
ン状態になるまで引き続き液晶の駆動が行われる。その
ため、走査線数が増大して１つの画素に割り当てられる
駆動時間が少なくなっても、液晶の駆動が影響を受ける
ことはなく、コントラストが低下することもない。従っ
て、アクティブマトリックス方式によれば、単純マトリ
ックス方式に比べてはるかに高画質な表示が可能にな
る。
トリックスに配置された各画素に画素駆動素子（アクテ
ィブエレメント）と信号蓄積素子（画素容量）とを集積
し、各画素に一種の記憶動作を行わせて液晶を準スタテ
ィックに駆動する方式である。すなわち、画素駆動素子
は、走査信号によってオン・オフ状態が切り換わるスイ
ッチとして機能する。そして、オン状態にある画素駆動
素子を介してデータ信号（表示信号）が画素に伝達さ
れ、液晶の駆動が行われる。その後、画素駆動素子がオ
フ状態になると、画素に印加されたデータ信号は電荷の
状態で信号蓄積素子に蓄えられ、次に画素駆動素子がオ
ン状態になるまで引き続き液晶の駆動が行われる。その
ため、走査線数が増大して１つの画素に割り当てられる
駆動時間が少なくなっても、液晶の駆動が影響を受ける
ことはなく、コントラストが低下することもない。従っ
て、アクティブマトリックス方式によれば、単純マトリ
ックス方式に比べてはるかに高画質な表示が可能にな
る。
【０００５】アクティブマトリックス方式は画素駆動素
子の違いにより、トランジスタ型（３端子型）とダイオ
ード型（２端子型）とに大別される。トランジスタ型
は、ダイオード型に比べて製造が困難である反面、コン
トラストや解像度を高くするのが容易でＣＲＴに匹敵す
る高品位なＬＣＤを実現することができるという特徴が
ある。
子の違いにより、トランジスタ型（３端子型）とダイオ
ード型（２端子型）とに大別される。トランジスタ型
は、ダイオード型に比べて製造が困難である反面、コン
トラストや解像度を高くするのが容易でＣＲＴに匹敵す
る高品位なＬＣＤを実現することができるという特徴が
ある。
【０００６】トランジスタ型の画素駆動素子としては、
一般にＴＦＴが用いられる。ＴＦＴでは、絶縁基板上に
形成された半導体薄膜が能動層として使われる。能動層
として、セレン化カドミウム（ＣｄＳｅ）やテルル（Ｔ
ｅ）などを用いる研究もなされてはいるが、一般的なの
は非晶質シリコン膜および多結晶シリコン膜である。能
動層として非晶質シリコン膜を用いたＴＦＴは非晶質シ
リコンＴＦＴと呼ばれ、多結晶シリコン膜を用いたＴＦ
Ｔは多結晶シリコンＴＦＴと呼ばれる。多結晶シリコン
ＴＦＴは非晶質シリコンＴＦＴに比べ、移動度が大きく
駆動能力が高いという利点がある。そのため、多結晶シ
リコンＴＦＴは、画素駆動素子としてだけでなく論理回
路を構成する素子としても使用することができる。従っ
て、多結晶シリコンＴＦＴを用いれば、画素部だけでな
く、その周辺に配置されている周辺駆動回路部までを同
一基板上に一体にして形成することができる。すなわ
ち、画素部に配置された画素駆動素子としての多結晶シ
リコンＴＦＴと、周辺駆動回路部を構成する多結晶シリ
コンＴＦＴとを同一工程で形成するわけである。
一般にＴＦＴが用いられる。ＴＦＴでは、絶縁基板上に
形成された半導体薄膜が能動層として使われる。能動層
として、セレン化カドミウム（ＣｄＳｅ）やテルル（Ｔ
ｅ）などを用いる研究もなされてはいるが、一般的なの
は非晶質シリコン膜および多結晶シリコン膜である。能
動層として非晶質シリコン膜を用いたＴＦＴは非晶質シ
リコンＴＦＴと呼ばれ、多結晶シリコン膜を用いたＴＦ
Ｔは多結晶シリコンＴＦＴと呼ばれる。多結晶シリコン
ＴＦＴは非晶質シリコンＴＦＴに比べ、移動度が大きく
駆動能力が高いという利点がある。そのため、多結晶シ
リコンＴＦＴは、画素駆動素子としてだけでなく論理回
路を構成する素子としても使用することができる。従っ
て、多結晶シリコンＴＦＴを用いれば、画素部だけでな
く、その周辺に配置されている周辺駆動回路部までを同
一基板上に一体にして形成することができる。すなわ
ち、画素部に配置された画素駆動素子としての多結晶シ
リコンＴＦＴと、周辺駆動回路部を構成する多結晶シリ
コンＴＦＴとを同一工程で形成するわけである。
【０００７】図１６に、一般的なアクティブマトリック
ス方式ＬＣＤのブロック構成を示す。画素部５０には各
走査線（ゲート配線）Ｇ1 …Ｇn,Ｇn+1 …Ｇm と各デー
タ線（ドレイン配線）Ｄ1 …Ｄn,Ｄn+1 …Ｄm とが配置
されている。各ゲート配線と各ドレイン配線とはそれぞ
れ直交し、その直交部分に画素６０が設けられている。
そして、各ゲート配線はゲートドライバ５１に接続さ
れ、ゲート信号（走査信号）が印加されるようになって
いる。また、各ドレイン配線はドレインドライバ（デー
タドライバ）５２に接続され、データ信号（ビデオ信
号）が印加されるようになっている。これらのドライバ
５１，５２によって周辺駆動回路部５３が構成されてい
る。そして、各ドライバ５１，５２のうち少なくともい
ずれか一方を画素部５０と同一基板上に形成したＬＣＤ
は、一般にドライバ一体型（ドライバ内蔵型）ＬＣＤと
呼ばれる。尚、ゲートドライバ５１が、画素部５０の両
側に設けられている場合もある。また、ドレインドライ
バ５２が、画素部５０の両側に設けられている場合もあ
る。
ス方式ＬＣＤのブロック構成を示す。画素部５０には各
走査線（ゲート配線）Ｇ1 …Ｇn,Ｇn+1 …Ｇm と各デー
タ線（ドレイン配線）Ｄ1 …Ｄn,Ｄn+1 …Ｄm とが配置
されている。各ゲート配線と各ドレイン配線とはそれぞ
れ直交し、その直交部分に画素６０が設けられている。
そして、各ゲート配線はゲートドライバ５１に接続さ
れ、ゲート信号（走査信号）が印加されるようになって
いる。また、各ドレイン配線はドレインドライバ（デー
タドライバ）５２に接続され、データ信号（ビデオ信
号）が印加されるようになっている。これらのドライバ
５１，５２によって周辺駆動回路部５３が構成されてい
る。そして、各ドライバ５１，５２のうち少なくともい
ずれか一方を画素部５０と同一基板上に形成したＬＣＤ
は、一般にドライバ一体型（ドライバ内蔵型）ＬＣＤと
呼ばれる。尚、ゲートドライバ５１が、画素部５０の両
側に設けられている場合もある。また、ドレインドライ
バ５２が、画素部５０の両側に設けられている場合もあ
る。
【０００８】図１７に、ゲート配線Ｇn とドレイン配線
Ｄn との直交部分に設けられている画素６０の等価回路
を示す。画素６０は、画素駆動素子としてのＴＦＴ６
１、液晶セルＬＣ、補助容量（蓄積容量または付加容
量）ＣS から構成されている。ゲート配線Ｇn にはＴＦ
Ｔ６１のゲートが接続され、ドレイン配線Ｄn にはＴＦ
Ｔ６１のドレインが接続されている。そして、ＴＦＴ６
１のソースには、液晶セルＬＣの表示電極（画素電極）
と補助容量ＣS とが接続されている。この液晶セルＬＣ
と補助容量ＣS とにより、前記信号蓄積素子が構成され
る。液晶セルＬＣの共通電極（表示電極の反対側の電
極）には電圧Ｖcom が印加されている。一方、補助容量
ＣS において、ＴＦＴのソースと接続される側の電極
（以下、蓄積電極という）の反対側の電極（以下、対向
電極という）には定電圧ＶR が印加されている。この液
晶セルＬＣの共通電極は、文字どおり全ての画素６０に
対して共通した電極となっている。そして、液晶セルＬ
Ｃの表示電極と共通電極との間には静電容量が形成され
ている。尚、補助容量ＣS の対向電極は、隣のゲート配
線Ｇn+1 と接続されている場合もある。
Ｄn との直交部分に設けられている画素６０の等価回路
を示す。画素６０は、画素駆動素子としてのＴＦＴ６
１、液晶セルＬＣ、補助容量（蓄積容量または付加容
量）ＣS から構成されている。ゲート配線Ｇn にはＴＦ
Ｔ６１のゲートが接続され、ドレイン配線Ｄn にはＴＦ
Ｔ６１のドレインが接続されている。そして、ＴＦＴ６
１のソースには、液晶セルＬＣの表示電極（画素電極）
と補助容量ＣS とが接続されている。この液晶セルＬＣ
と補助容量ＣS とにより、前記信号蓄積素子が構成され
る。液晶セルＬＣの共通電極（表示電極の反対側の電
極）には電圧Ｖcom が印加されている。一方、補助容量
ＣS において、ＴＦＴのソースと接続される側の電極
（以下、蓄積電極という）の反対側の電極（以下、対向
電極という）には定電圧ＶR が印加されている。この液
晶セルＬＣの共通電極は、文字どおり全ての画素６０に
対して共通した電極となっている。そして、液晶セルＬ
Ｃの表示電極と共通電極との間には静電容量が形成され
ている。尚、補助容量ＣS の対向電極は、隣のゲート配
線Ｇn+1 と接続されている場合もある。
【０００９】このように構成された画素６０において、
ゲート配線Ｇn を正電圧にしてＴＦＴ６１のゲートに正
電圧を印加すると、ＴＦＴ６１がオンとなる。すると、
ドレイン配線Ｄn に印加されたデータ信号で、液晶セル
ＬＣの静電容量と補助容量ＣS とが充電される。反対
に、ゲート配線Ｇn を負電圧にしてＴＦＴ６１のゲート
に負電圧を印加すると、ＴＦＴ６１がオフとなり、その
時点でドレイン配線Ｄnに印加されていた電圧が、液晶
セルＬＣの静電容量と補助容量ＣS とによって保持され
る。このように、画素６０へ書き込みたいデータ信号を
ドレイン配線に与えてゲート配線の電圧を制御すること
により、画素６０に任意のデータ信号を保持させておく
ことができる。その画素６０の保持しているデータ信号
に応じて液晶セルＬＣの透過率が変化し、画像が表示さ
れる。
ゲート配線Ｇn を正電圧にしてＴＦＴ６１のゲートに正
電圧を印加すると、ＴＦＴ６１がオンとなる。すると、
ドレイン配線Ｄn に印加されたデータ信号で、液晶セル
ＬＣの静電容量と補助容量ＣS とが充電される。反対
に、ゲート配線Ｇn を負電圧にしてＴＦＴ６１のゲート
に負電圧を印加すると、ＴＦＴ６１がオフとなり、その
時点でドレイン配線Ｄnに印加されていた電圧が、液晶
セルＬＣの静電容量と補助容量ＣS とによって保持され
る。このように、画素６０へ書き込みたいデータ信号を
ドレイン配線に与えてゲート配線の電圧を制御すること
により、画素６０に任意のデータ信号を保持させておく
ことができる。その画素６０の保持しているデータ信号
に応じて液晶セルＬＣの透過率が変化し、画像が表示さ
れる。
【００１０】ここで、画素６０の特性として重要なもの
に、書き込み特性と保持特性とがある。書き込み特性に
対して要求されるのは、画素部５０の仕様から定められ
た単位時間内に、信号蓄積素子（液晶セルＬＣおよび補
助容量ＣS ）に対して所望のビデオ信号電圧を十分に書
き込むことができるかどうかという点である。また、保
持特性に対して要求されるのは、信号蓄積素子に一旦書
き込んだビデオ信号電圧を必要な時間だけ保持すること
ができるかどうかという点である。
に、書き込み特性と保持特性とがある。書き込み特性に
対して要求されるのは、画素部５０の仕様から定められ
た単位時間内に、信号蓄積素子（液晶セルＬＣおよび補
助容量ＣS ）に対して所望のビデオ信号電圧を十分に書
き込むことができるかどうかという点である。また、保
持特性に対して要求されるのは、信号蓄積素子に一旦書
き込んだビデオ信号電圧を必要な時間だけ保持すること
ができるかどうかという点である。
【００１１】補助容量ＣS が設けられているのは、信号
蓄積素子の静電容量を増大させて書き込み特性および保
持特性を向上させるためである。すなわち、液晶セルＬ
Ｃはその構造上、静電容量の増大には限界がある。そこ
で、補助容量ＣS によって液晶セルＬＣの静電容量の不
足分を補うわけである。
蓄積素子の静電容量を増大させて書き込み特性および保
持特性を向上させるためである。すなわち、液晶セルＬ
Ｃはその構造上、静電容量の増大には限界がある。そこ
で、補助容量ＣS によって液晶セルＬＣの静電容量の不
足分を補うわけである。
【００１２】図１８に、プレーナ型の多結晶シリコンＴ
ＦＴをＴＦＴ６１として用いた透過型構成をとる従来の
ＬＣＤにおける画素６０の概略断面を示す。相対向する
各透明絶縁基板１，２の間には液晶が充填された液晶層
３が形成されている。透明絶縁基板１には液晶セルＬＣ
の表示電極４が設けられ、透明絶縁基板２には液晶セル
ＬＣの共通電極５が設けられており、各電極４，５は液
晶層３を挟んで対向している。
ＦＴをＴＦＴ６１として用いた透過型構成をとる従来の
ＬＣＤにおける画素６０の概略断面を示す。相対向する
各透明絶縁基板１，２の間には液晶が充填された液晶層
３が形成されている。透明絶縁基板１には液晶セルＬＣ
の表示電極４が設けられ、透明絶縁基板２には液晶セル
ＬＣの共通電極５が設けられており、各電極４，５は液
晶層３を挟んで対向している。
【００１３】透明絶縁基板１における液晶層３側の表面
には、ＴＦＴ６１の能動層となる多結晶シリコン膜６が
形成されている。多結晶シリコン膜６上にはゲート絶縁
膜７が形成されている。ゲート絶縁膜７上には、ゲート
配線Ｇn を構成するゲート電極８が形成されている。多
結晶シリコン膜６にはドレイン領域９およびソース領域
１０が形成されてＴＦＴ６１が構成される。尚、ＴＦＴ
６１はＬＤＤ（Lightly Doped Drain ）構造をとり、ド
レイン領域９およびソース領域１０はそれぞれ、低濃度
領域９ａ，１０ａおよび高濃度領域９ｂ，１０ｂから構
成される。
には、ＴＦＴ６１の能動層となる多結晶シリコン膜６が
形成されている。多結晶シリコン膜６上にはゲート絶縁
膜７が形成されている。ゲート絶縁膜７上には、ゲート
配線Ｇn を構成するゲート電極８が形成されている。多
結晶シリコン膜６にはドレイン領域９およびソース領域
１０が形成されてＴＦＴ６１が構成される。尚、ＴＦＴ
６１はＬＤＤ（Lightly Doped Drain ）構造をとり、ド
レイン領域９およびソース領域１０はそれぞれ、低濃度
領域９ａ，１０ａおよび高濃度領域９ｂ，１０ｂから構
成される。
【００１４】透明絶縁基板１においてＴＦＴ６１と隣接
する部分には、ＴＦＴ６１の作成と同時に同一工程にて
補助容量ＣS が形成されている。補助容量ＣS の蓄積電
極１１は多結晶シリコン膜６に形成され、ＴＦＴ６１の
ソース領域１０と接続されている。蓄積電極１１上には
誘電体膜１２が形成され、誘電体膜１２上には補助容量
ＣS の対向電極２２が形成されている。尚、誘電体膜１
２はゲート絶縁膜７の延長上にあり、ゲート絶縁膜７と
同一構成で同一工程にて形成される。また、対向電極２
２はゲート電極８と同一構成で同一工程にて形成され
る。対向電極２２およびゲート電極８の側壁には絶縁膜
１３が形成され、対向電極２２およびゲート電極８の上
には絶縁膜１４が形成されている。
する部分には、ＴＦＴ６１の作成と同時に同一工程にて
補助容量ＣS が形成されている。補助容量ＣS の蓄積電
極１１は多結晶シリコン膜６に形成され、ＴＦＴ６１の
ソース領域１０と接続されている。蓄積電極１１上には
誘電体膜１２が形成され、誘電体膜１２上には補助容量
ＣS の対向電極２２が形成されている。尚、誘電体膜１
２はゲート絶縁膜７の延長上にあり、ゲート絶縁膜７と
同一構成で同一工程にて形成される。また、対向電極２
２はゲート電極８と同一構成で同一工程にて形成され
る。対向電極２２およびゲート電極８の側壁には絶縁膜
１３が形成され、対向電極２２およびゲート電極８の上
には絶縁膜１４が形成されている。
【００１５】ＴＦＴ６１および補助容量ＣS の全面には
層間絶縁膜１５が形成されている。ソース領域１０を構
成する高濃度領域１０ｂとドレイン領域９を構成する高
濃度領域９ｂとはそれぞれ、層間絶縁膜１５に形成され
た各コンタクトホール１７，１６を介して、ソース電極
１９とドレイン配線Ｄn を構成するドレイン電極１８と
に接続されている。ドレイン電極１８およびソース電極
１９を含むデバイスの全面には絶縁膜２０が形成されて
いる。ソース電極１９は絶縁膜２０に形成されたコンタ
クトホール２１を介して表示電極４と接続されている。
尚、ドレイン電極１８およびソース電極１９の材質とし
ては一般にアルミ合金が用いられ、表示電極４の材質と
しては一般にＩＴＯ（Indium Tin Oxide）が用いられ
る。また、各電極４，１８，１９の形成には一般にスパ
ッタ法が用いられる。
層間絶縁膜１５が形成されている。ソース領域１０を構
成する高濃度領域１０ｂとドレイン領域９を構成する高
濃度領域９ｂとはそれぞれ、層間絶縁膜１５に形成され
た各コンタクトホール１７，１６を介して、ソース電極
１９とドレイン配線Ｄn を構成するドレイン電極１８と
に接続されている。ドレイン電極１８およびソース電極
１９を含むデバイスの全面には絶縁膜２０が形成されて
いる。ソース電極１９は絶縁膜２０に形成されたコンタ
クトホール２１を介して表示電極４と接続されている。
尚、ドレイン電極１８およびソース電極１９の材質とし
ては一般にアルミ合金が用いられ、表示電極４の材質と
しては一般にＩＴＯ（Indium Tin Oxide）が用いられ
る。また、各電極４，１８，１９の形成には一般にスパ
ッタ法が用いられる。
【００１６】このように、ソース領域１０と表示電極４
とがソース電極１９を介して接続されているのは、ソー
ス領域１０と表示電極４とのオーミックコンタクトをと
るためである。すなわち、ソース電極１９を省くと、多
結晶シリコン膜６から成るソース領域１０とＩＴＯから
成る表示電極４とが直接接続される。その結果、ソース
領域１０と表示電極４とのヘテロ接合によってバンドギ
ャップ差によるエネルギーギャップが生じ、良好なオー
ミックコンタクトを得られなくなる。ソース領域１０と
表示電極４とのオーミックコンタクトがとれていない
と、ドレイン配線Ｄn に印加されたデータ信号が画素６
０へ正確に書き込まれなくなり、ＬＣＤの画質が低下す
ることになる。
とがソース電極１９を介して接続されているのは、ソー
ス領域１０と表示電極４とのオーミックコンタクトをと
るためである。すなわち、ソース電極１９を省くと、多
結晶シリコン膜６から成るソース領域１０とＩＴＯから
成る表示電極４とが直接接続される。その結果、ソース
領域１０と表示電極４とのヘテロ接合によってバンドギ
ャップ差によるエネルギーギャップが生じ、良好なオー
ミックコンタクトを得られなくなる。ソース領域１０と
表示電極４とのオーミックコンタクトがとれていない
と、ドレイン配線Ｄn に印加されたデータ信号が画素６
０へ正確に書き込まれなくなり、ＬＣＤの画質が低下す
ることになる。
【００１７】図１９は画素６０の実際の平面図である。
尚、図１８は図１９のＡ−Ａ線断面であるが、図を分か
り易くするため各部材の配置を実際とは変えて図示して
あり、図１９とは一部対応していない箇所がある。
尚、図１８は図１９のＡ−Ａ線断面であるが、図を分か
り易くするため各部材の配置を実際とは変えて図示して
あり、図１９とは一部対応していない箇所がある。
【００１８】
【発明が解決しようとする課題】図１８に示すように、
補助容量ＣS は蓄積電極１１，誘電体膜１２，対向電極
２２の積層構造をとるため、補助容量ＣS の端部の表示
電極４には大きな段差が生じる（図示Ｂ部）。その段差
の断面形状は補助容量ＣS の形状に沿ったものになるた
め、表示電極４の平坦な部分Ｃに対してある程度の傾斜
角度（図示∠θ）をもつ。従って、当該段差部（以下、
段差部Ｂという）上の液晶層３中の液晶分子は均一な配
向が得られなくなる。
補助容量ＣS は蓄積電極１１，誘電体膜１２，対向電極
２２の積層構造をとるため、補助容量ＣS の端部の表示
電極４には大きな段差が生じる（図示Ｂ部）。その段差
の断面形状は補助容量ＣS の形状に沿ったものになるた
め、表示電極４の平坦な部分Ｃに対してある程度の傾斜
角度（図示∠θ）をもつ。従って、当該段差部（以下、
段差部Ｂという）上の液晶層３中の液晶分子は均一な配
向が得られなくなる。
【００１９】液晶層３中の液晶分子の配向が均一でなく
なると、液晶層３の光透過および光遮断を表示電極４に
よって制御できなくなり、常に光透過の状態になってし
まう。すなわち、段差部Ｂでは常に光透過の状態になっ
てコントラストが低下することになる。
なると、液晶層３の光透過および光遮断を表示電極４に
よって制御できなくなり、常に光透過の状態になってし
まう。すなわち、段差部Ｂでは常に光透過の状態になっ
てコントラストが低下することになる。
【００２０】図１９に示すように、段差部Ｂ（図示の斜
線部）は画素６０の中心部を囲む位置にあるため、段差
部Ｂのコントラストの低下は特に目に付き易い。従っ
て、ＬＣＤの画質は大幅に低下することになる。
線部）は画素６０の中心部を囲む位置にあるため、段差
部Ｂのコントラストの低下は特に目に付き易い。従っ
て、ＬＣＤの画質は大幅に低下することになる。
【００２１】また、段差部Ｂでは表示電極４の膜厚が薄
くなるため、表示電極４の抵抗値が増大したり断線など
の問題も起こりやすくなる。そこで、表示電極４の表面
を平坦化するため、表示電極４と層間絶縁膜１５との間
に平坦化膜を設ける構成が提案されている。
くなるため、表示電極４の抵抗値が増大したり断線など
の問題も起こりやすくなる。そこで、表示電極４の表面
を平坦化するため、表示電極４と層間絶縁膜１５との間
に平坦化膜を設ける構成が提案されている。
【００２２】例えば、特開平２−２３４１３４号公報
（G02F1/136,G09F9/30）には、平坦化膜としてＳＯＧ
（Spin On Glass ）膜またはアクリル系樹脂塗膜などを
用いる構成が開示されている。また、特開平４−３１８
２６号公報（G02F1/1333,G02F1/136）にも、平坦化膜と
してＳＯＧ膜を用いる構成が開示されている。
（G02F1/136,G09F9/30）には、平坦化膜としてＳＯＧ
（Spin On Glass ）膜またはアクリル系樹脂塗膜などを
用いる構成が開示されている。また、特開平４−３１８
２６号公報（G02F1/1333,G02F1/136）にも、平坦化膜と
してＳＯＧ膜を用いる構成が開示されている。
【００２３】ＳＯＧとは、シリコン化合物を有機溶剤に
溶解した溶液、および、その溶液から形成される二酸化
シリコンを主成分とする膜の総称である。ＳＯＧ膜の塗
布にはスピンコート法が用いられる。すなわち、シリコ
ン化合物を有機溶剤に溶解した溶液を基板上に滴下して
基板を回転させる。すると、当該溶液の被膜は、配線に
よって形成される基板上の段差に対して、その凹部には
厚く、その凸部には薄く、段差を緩和するように形成さ
れる。その結果、当該溶液の被膜の表面は平坦化され
る。次に、熱処理が施されると、有機溶剤が蒸発すると
共に重合反応が進行して、表面が平坦なＳＯＧ膜が形成
される。
溶解した溶液、および、その溶液から形成される二酸化
シリコンを主成分とする膜の総称である。ＳＯＧ膜の塗
布にはスピンコート法が用いられる。すなわち、シリコ
ン化合物を有機溶剤に溶解した溶液を基板上に滴下して
基板を回転させる。すると、当該溶液の被膜は、配線に
よって形成される基板上の段差に対して、その凹部には
厚く、その凸部には薄く、段差を緩和するように形成さ
れる。その結果、当該溶液の被膜の表面は平坦化され
る。次に、熱処理が施されると、有機溶剤が蒸発すると
共に重合反応が進行して、表面が平坦なＳＯＧ膜が形成
される。
【００２４】ＳＯＧ膜には、一般式（１）で表されるよ
うに、シリコン化合物中に有機成分を含まない無機ＳＯ
Ｇ膜と、一般式（２）で表されるように、シリコン化合
物中に有機成分を含む有機ＳＯＧ膜とがある。
うに、シリコン化合物中に有機成分を含まない無機ＳＯ
Ｇ膜と、一般式（２）で表されるように、シリコン化合
物中に有機成分を含む有機ＳＯＧ膜とがある。
【００２５】〔ＳｉＯ2 〕n ……（１） 〔ＲX ＳｉＯY 〕n ……（２） （ｎ，Ｘ，Ｙ；整数、Ｒ；アルキル基またはアリール
基） 無機ＳＯＧ膜は、水分および水酸基を多量に含んでいる
上に吸湿性が高く、ＣＶＤ（Chemical Vapor Depositio
n ）法によって形成されたシリコン酸化膜に比べて脆弱
であり、膜厚を0.5 μm 以上にすると熱処理時にクラッ
クが発生し易いという欠点がある。
基） 無機ＳＯＧ膜は、水分および水酸基を多量に含んでいる
上に吸湿性が高く、ＣＶＤ（Chemical Vapor Depositio
n ）法によって形成されたシリコン酸化膜に比べて脆弱
であり、膜厚を0.5 μm 以上にすると熱処理時にクラッ
クが発生し易いという欠点がある。
【００２６】一方、有機ＳＯＧ膜は、分子構造上、アル
キル基またはアリール基で結合が閉じている部分がある
ため、熱処理時におけるクラックの発生が抑制され、膜
厚を0.5 〜１μm 程度にすることができる。従って、有
機ＳＯＧ膜を用いれば、膜厚の大きな層間絶縁膜を得る
ことができ、基板上の大きな段差に対しても十分な平坦
化が可能になる。しかし、無機ＳＯＧ膜に比べれば少な
いものの、有機ＳＯＧ膜にも水分および水酸基が含まれ
ている上に、吸湿性も高い。
キル基またはアリール基で結合が閉じている部分がある
ため、熱処理時におけるクラックの発生が抑制され、膜
厚を0.5 〜１μm 程度にすることができる。従って、有
機ＳＯＧ膜を用いれば、膜厚の大きな層間絶縁膜を得る
ことができ、基板上の大きな段差に対しても十分な平坦
化が可能になる。しかし、無機ＳＯＧ膜に比べれば少な
いものの、有機ＳＯＧ膜にも水分および水酸基が含まれ
ている上に、吸湿性も高い。
【００２７】このように、ＳＯＧ膜には水分および水酸
基が含まれている上に吸湿性が高いという性質がある。
また、ＳＯＧ膜の絶縁性および機械的強度は、ＣＶＤ法
によって形成されたシリコン酸化膜に比べて低い。
基が含まれている上に吸湿性が高いという性質がある。
また、ＳＯＧ膜の絶縁性および機械的強度は、ＣＶＤ法
によって形成されたシリコン酸化膜に比べて低い。
【００２８】従って、表示電極４と層間絶縁膜１５との
間に平坦化膜としてＳＯＧ膜を設けた場合、ＳＯＧ膜に
含まれている水分および水酸基が補助容量ＣS ，ＴＦＴ
６１，液晶層３，各配線１８，１９に悪影響を与える恐
れがある。例えば、補助容量ＣS およびＴＦＴ６１につ
いては、水分および水酸基によってホットキャリア耐性
が劣化する。また、各配線１８，１９については、水分
および水酸基によって配線が酸化し、抵抗値が増大した
り断線する恐れがある。さらに、液晶層３に含まれてい
る水分をＳＯＧ膜が吸収し、ＳＯＧ膜に含まれる水分が
さらに増加する恐れもある。加えて、ＳＯＧ膜の機械的
強度が低いために、画素部５０全体の機械的強度が低下
する恐れもある。
間に平坦化膜としてＳＯＧ膜を設けた場合、ＳＯＧ膜に
含まれている水分および水酸基が補助容量ＣS ，ＴＦＴ
６１，液晶層３，各配線１８，１９に悪影響を与える恐
れがある。例えば、補助容量ＣS およびＴＦＴ６１につ
いては、水分および水酸基によってホットキャリア耐性
が劣化する。また、各配線１８，１９については、水分
および水酸基によって配線が酸化し、抵抗値が増大した
り断線する恐れがある。さらに、液晶層３に含まれてい
る水分をＳＯＧ膜が吸収し、ＳＯＧ膜に含まれる水分が
さらに増加する恐れもある。加えて、ＳＯＧ膜の機械的
強度が低いために、画素部５０全体の機械的強度が低下
する恐れもある。
【００２９】ちなみに、特開平４−３１８２６号公報に
は、逆スタガ型のＴＦＴ上に保護膜を形成し、その保護
膜上にＳＯＧ膜を形成してもよい旨が記載されている。
また、保護膜としてはシリコン窒化膜やシリコン酸化膜
を用い、その形成にはＣＶＤ法を用いる旨も記載されて
いる。但し、同公報には、保護膜を設ける必要や得られ
る効果については何らの記載もない。このような保護膜
を設ければ、ＳＯＧ膜に含まれている水分および水酸基
がＴＦＴおよび配線に悪影響を与えるのを防止すること
ができる。しかし、ＳＯＧ膜に含まれている水分および
水酸基が液晶層に悪影響を与えるのを防止することはで
きない。また、液晶層に含まれている水分をＳＯＧ膜が
吸収し、ＳＯＧ膜に含まれる水分がさらに増加するのを
防止することもできない。
は、逆スタガ型のＴＦＴ上に保護膜を形成し、その保護
膜上にＳＯＧ膜を形成してもよい旨が記載されている。
また、保護膜としてはシリコン窒化膜やシリコン酸化膜
を用い、その形成にはＣＶＤ法を用いる旨も記載されて
いる。但し、同公報には、保護膜を設ける必要や得られ
る効果については何らの記載もない。このような保護膜
を設ければ、ＳＯＧ膜に含まれている水分および水酸基
がＴＦＴおよび配線に悪影響を与えるのを防止すること
ができる。しかし、ＳＯＧ膜に含まれている水分および
水酸基が液晶層に悪影響を与えるのを防止することはで
きない。また、液晶層に含まれている水分をＳＯＧ膜が
吸収し、ＳＯＧ膜に含まれる水分がさらに増加するのを
防止することもできない。
【００３０】ところで、ＬＣＤにおいてカラー画像を表
示するには、３原色である赤，緑，青（ＲＧＢ；Red Gr
een Blue）の各色のカラーフィルタを設ける必要があ
る。例えば、１枚の画素部（液晶パネル）５０を使用す
る単板式の液晶プロジェクタ用ＬＣＤや直視用ＬＣＤで
は、各画素６０にＲＧＢの各色が１対１で対応するよう
に各色のカラーフィルタを設ける。また、ＲＧＢの各色
に対応した３枚の画素部５０を使用し、各画素部５０か
ら投影された画像を１つに合成する３板式の液晶プロジ
ェクタ用ＬＣＤでは、各画素部５０にＲＧＢの各色が１
対１で対応するように各色のカラーフィルタを設ける。
示するには、３原色である赤，緑，青（ＲＧＢ；Red Gr
een Blue）の各色のカラーフィルタを設ける必要があ
る。例えば、１枚の画素部（液晶パネル）５０を使用す
る単板式の液晶プロジェクタ用ＬＣＤや直視用ＬＣＤで
は、各画素６０にＲＧＢの各色が１対１で対応するよう
に各色のカラーフィルタを設ける。また、ＲＧＢの各色
に対応した３枚の画素部５０を使用し、各画素部５０か
ら投影された画像を１つに合成する３板式の液晶プロジ
ェクタ用ＬＣＤでは、各画素部５０にＲＧＢの各色が１
対１で対応するように各色のカラーフィルタを設ける。
【００３１】図２０に、図１８に示す画素６０に対して
カラーフィルタ６２が設けられた従来のＬＣＤにおける
画素６０の概略断面を示す。透明絶縁基板２上にカラー
フィルタ６２が形成され、そのカラーフィルタ６２上に
液晶セルＬＣの共通電極５が形成されている。尚、カラ
ーフィルタ６２の材質としては一般に合成樹脂が用いら
れ、その着色には染料や顔料が用いられる。
カラーフィルタ６２が設けられた従来のＬＣＤにおける
画素６０の概略断面を示す。透明絶縁基板２上にカラー
フィルタ６２が形成され、そのカラーフィルタ６２上に
液晶セルＬＣの共通電極５が形成されている。尚、カラ
ーフィルタ６２の材質としては一般に合成樹脂が用いら
れ、その着色には染料や顔料が用いられる。
【００３２】このように、カラー用のＬＣＤを製造する
場合には、透明絶縁基板２上にカラーフィルタ６２を形
成する工程の分だけ、モノクロ用のＬＣＤを製造する場
合に比べて製造工程が複雑化するという問題がある。
場合には、透明絶縁基板２上にカラーフィルタ６２を形
成する工程の分だけ、モノクロ用のＬＣＤを製造する場
合に比べて製造工程が複雑化するという問題がある。
【００３３】本発明は上記問題点を解決するためになさ
れたものであって、以下の目的を有するものである。 １〕画素部に悪影響を与えることなくコントラストの低
下を防止することが可能な表示装置およびその製造方法
を提供する。
れたものであって、以下の目的を有するものである。 １〕画素部に悪影響を与えることなくコントラストの低
下を防止することが可能な表示装置およびその製造方法
を提供する。
【００３４】２〕画素部に悪影響を与えることなくコン
トラストの低下を防止することが可能な表示装置の製造
方法に係り、カラーフィルタを容易に製造することが可
能な製造方法を提供する。
トラストの低下を防止することが可能な表示装置の製造
方法に係り、カラーフィルタを容易に製造することが可
能な製造方法を提供する。
【００３５】３〕画素部および周辺駆動回路部に悪影響
を与えることなくコントラストの低下を防止することが
可能なドライバ一体型の表示装置およびその製造方法を
提供する。
を与えることなくコントラストの低下を防止することが
可能なドライバ一体型の表示装置およびその製造方法を
提供する。
【００３６】４〕画素部および周辺駆動回路部に悪影響
を与えることなくコントラストの低下を防止することが
可能なドライバ一体型の表示装置の製造方法に係り、カ
ラーフィルタを容易に製造することが可能な製造方法を
提供する。
を与えることなくコントラストの低下を防止することが
可能なドライバ一体型の表示装置の製造方法に係り、カ
ラーフィルタを容易に製造することが可能な製造方法を
提供する。
【００３７】
【課題を解決するための手段】請求項１に記載の発明
は、液晶セルの表示電極と基板との間に平坦化膜を備え
たことをその要旨とする。
は、液晶セルの表示電極と基板との間に平坦化膜を備え
たことをその要旨とする。
【００３８】このようにすれば、液晶セルの表示電極が
平坦であるため、表示電極上の液晶分子の配向が均一に
なる。その結果、液晶分子の配向が不均一になることに
よるコントラストの低下を防止することができる。ま
た、表示電極が平坦であるため、表示電極の膜厚を均一
にするのが容易になり、膜厚が薄くなることによる抵抗
値の増大や断線などの故障を回避することができる。
平坦であるため、表示電極上の液晶分子の配向が均一に
なる。その結果、液晶分子の配向が不均一になることに
よるコントラストの低下を防止することができる。ま
た、表示電極が平坦であるため、表示電極の膜厚を均一
にするのが容易になり、膜厚が薄くなることによる抵抗
値の増大や断線などの故障を回避することができる。
【００３９】請求項２に記載の発明は、基板上に形成さ
れた液晶セルの表示電極と、表示電極に接続される画素
駆動素子と、表示電極と基板との間に設けられた平坦化
膜とを備えたことをその要旨とする。
れた液晶セルの表示電極と、表示電極に接続される画素
駆動素子と、表示電極と基板との間に設けられた平坦化
膜とを備えたことをその要旨とする。
【００４０】このようにすれば、画素駆動素子による段
差を平坦な絶縁層で解消することにより、液晶セルの表
示電極が平坦になるため、請求項１に記載の発明と同様
の作用および効果を得ることができる。
差を平坦な絶縁層で解消することにより、液晶セルの表
示電極が平坦になるため、請求項１に記載の発明と同様
の作用および効果を得ることができる。
【００４１】請求項３に記載の発明は、相対向する基板
と、各基板間に配置された液晶層と、一方の基板上に形
成された液晶セルの表示電極と、表示電極に接続される
画素駆動素子と、表示電極と基板との間に設けられた平
坦化膜とを備えたことをその要旨とする。
と、各基板間に配置された液晶層と、一方の基板上に形
成された液晶セルの表示電極と、表示電極に接続される
画素駆動素子と、表示電極と基板との間に設けられた平
坦化膜とを備えたことをその要旨とする。
【００４２】請求項４に記載の発明は、画素部と周辺駆
動回路部とが同一基板上に形成されたドライバ一体型の
表示装置において、画素部は液晶セルの表示電極と基板
との間に平坦化膜を備え、周辺駆動回路部は基板上に形
成された素子を備えたことをその要旨とする。
動回路部とが同一基板上に形成されたドライバ一体型の
表示装置において、画素部は液晶セルの表示電極と基板
との間に平坦化膜を備え、周辺駆動回路部は基板上に形
成された素子を備えたことをその要旨とする。
【００４３】このようにすれば、画素部だけに平坦化膜
を設け、周辺駆動回路部には平坦化膜を設けないことが
できる。従って、平坦化膜が周辺駆動回路部の素子に悪
影響を与えるのを防止することができる。
を設け、周辺駆動回路部には平坦化膜を設けないことが
できる。従って、平坦化膜が周辺駆動回路部の素子に悪
影響を与えるのを防止することができる。
【００４４】請求項５に記載の発明は、画素部と周辺駆
動回路部とが同一基板上に形成されたドライバ一体型の
表示装置において、画素部は、基板上に形成された液晶
セルの表示電極と、表示電極に接続される画素駆動素子
と、表示電極と基板との間に設けられた平坦化膜とを備
え、周辺駆動回路部は基板上に形成された素子を備えた
ことをその要旨とする。
動回路部とが同一基板上に形成されたドライバ一体型の
表示装置において、画素部は、基板上に形成された液晶
セルの表示電極と、表示電極に接続される画素駆動素子
と、表示電極と基板との間に設けられた平坦化膜とを備
え、周辺駆動回路部は基板上に形成された素子を備えた
ことをその要旨とする。
【００４５】請求項６に記載の発明は、画素部と周辺駆
動回路部とが同一基板上に形成されたドライバ一体型の
表示装置において、画素部は、相対向する基板と、各基
板間に配置された液晶層と、一方の基板上に形成された
液晶セルの表示電極と、表示電極に接続される画素駆動
素子と、表示電極と基板との間に設けられた平坦化膜と
を備え、周辺駆動回路部は基板上に形成された素子を備
えたことをその要旨とする。
動回路部とが同一基板上に形成されたドライバ一体型の
表示装置において、画素部は、相対向する基板と、各基
板間に配置された液晶層と、一方の基板上に形成された
液晶セルの表示電極と、表示電極に接続される画素駆動
素子と、表示電極と基板との間に設けられた平坦化膜と
を備え、周辺駆動回路部は基板上に形成された素子を備
えたことをその要旨とする。
【００４６】請求項７に記載の発明は、請求項４〜６の
いずれか１項に記載の表示装置において、周辺駆動回路
部は、素子上に平坦化膜を介すことなく形成された液晶
層を備えたことをその要旨とする。
いずれか１項に記載の表示装置において、周辺駆動回路
部は、素子上に平坦化膜を介すことなく形成された液晶
層を備えたことをその要旨とする。
【００４７】請求項８に記載の発明は、請求項１〜７の
いずれか１項に記載の表示装置において、表示電極に接
続される補助容量を備えたことをその要旨とする。この
ようにすれば、補助容量による段差を平坦な絶縁層で解
消することができる。
いずれか１項に記載の表示装置において、表示電極に接
続される補助容量を備えたことをその要旨とする。この
ようにすれば、補助容量による段差を平坦な絶縁層で解
消することができる。
【００４８】請求項９に記載の発明は、請求項２〜８の
いずれか１項に記載の表示装置において、画素駆動素子
は薄膜トランジスタであることをその要旨とする。この
ようにすれば、画素駆動素子を高性能にすることが可能
になり、高画質な表示装置を得ることができる。
いずれか１項に記載の表示装置において、画素駆動素子
は薄膜トランジスタであることをその要旨とする。この
ようにすれば、画素駆動素子を高性能にすることが可能
になり、高画質な表示装置を得ることができる。
【００４９】請求項１０に記載の発明は、請求項１〜９
のいずれか１項に記載の表示装置において、平坦化膜は
ＳＯＧ膜であることをその要旨とする。このようにすれ
ば、高性能な平坦化膜を得ることができる。
のいずれか１項に記載の表示装置において、平坦化膜は
ＳＯＧ膜であることをその要旨とする。このようにすれ
ば、高性能な平坦化膜を得ることができる。
【００５０】請求項１１に記載の発明は、請求項１〜１
０のいずれか１項に記載の表示装置において、平坦化膜
の上下を挟む各絶縁膜を備えたことをその要旨とする。
このようにすれば、平坦化膜が素子に悪影響を与えるの
を防止することができる。
０のいずれか１項に記載の表示装置において、平坦化膜
の上下を挟む各絶縁膜を備えたことをその要旨とする。
このようにすれば、平坦化膜が素子に悪影響を与えるの
を防止することができる。
【００５１】請求項１２に記載の発明は、請求項１１に
記載の表示装置において、表示電極に対応する各絶縁膜
が部分的に取り除かれたことをその要旨とする。このよ
うにすれば、透過型の表示装置に適用する場合、各絶縁
膜は光を透過しなくてもよい。
記載の表示装置において、表示電極に対応する各絶縁膜
が部分的に取り除かれたことをその要旨とする。このよ
うにすれば、透過型の表示装置に適用する場合、各絶縁
膜は光を透過しなくてもよい。
【００５２】請求項１３に記載の発明は、請求項１１ま
たは請求項１２に記載の表示装置において、絶縁膜はシ
リコン酸化膜、シリコン窒化膜、シリコン窒酸化膜から
なるグループから選択された一つの膜であることをその
要旨とする。
たは請求項１２に記載の表示装置において、絶縁膜はシ
リコン酸化膜、シリコン窒化膜、シリコン窒酸化膜から
なるグループから選択された一つの膜であることをその
要旨とする。
【００５３】請求項１４に記載の発明は、請求項１１ま
たは請求項１２に記載の表示装置において、絶縁膜はプ
ラズマＴＥＯＳ膜、プラズマ酸化膜、ＥＣＲ酸化膜から
なるグループから選択された一つの膜であることをその
要旨とする。
たは請求項１２に記載の表示装置において、絶縁膜はプ
ラズマＴＥＯＳ膜、プラズマ酸化膜、ＥＣＲ酸化膜から
なるグループから選択された一つの膜であることをその
要旨とする。
【００５４】請求項１５に記載の発明は、請求項１〜１
４のいずれか１項に記載の表示装置において、着色され
た平坦化膜を備えたことをその要旨とする。このように
すれば、平坦化膜をカラーフィルタとして流用すること
ができる。
４のいずれか１項に記載の表示装置において、着色され
た平坦化膜を備えたことをその要旨とする。このように
すれば、平坦化膜をカラーフィルタとして流用すること
ができる。
【００５５】請求項１６に記載の発明は、基板上に画素
駆動素子を形成する工程と、画素駆動素子を含む基板の
全面に第１の絶縁膜を形成する工程と、第１の絶縁膜上
に平坦化膜を形成する工程と、平坦化膜上に第２の絶縁
膜を形成する工程と、第２の絶縁膜上に画素駆動素子と
接続される表示電極を形成する工程とを備えたことをそ
の要旨とする。
駆動素子を形成する工程と、画素駆動素子を含む基板の
全面に第１の絶縁膜を形成する工程と、第１の絶縁膜上
に平坦化膜を形成する工程と、平坦化膜上に第２の絶縁
膜を形成する工程と、第２の絶縁膜上に画素駆動素子と
接続される表示電極を形成する工程とを備えたことをそ
の要旨とする。
【００５６】請求項１７に記載の発明は、画素部と周辺
駆動回路部とが同一基板上に形成されたドライバ一体型
の表示装置の製造方法において、画素部に対応する基板
上に画素駆動素子を形成し、周辺駆動回路部に対応する
基板上に素子を形成する工程と、画素駆動素子および素
子を含む基板の全面に第１の絶縁膜を形成する工程と、
第１の絶縁膜上に平坦化膜を形成する工程と、画素部に
対応する平坦化膜だけを残し、周辺駆動回路部に対応す
る平坦化膜を除去して第１の絶縁膜を露出させる工程
と、平坦化膜および第１の絶縁膜の上に第２の絶縁膜を
形成する工程と、画素部に対応する第２の絶縁膜上に画
素駆動素子と接続される表示電極を形成する工程とを備
えたことをその要旨とする。
駆動回路部とが同一基板上に形成されたドライバ一体型
の表示装置の製造方法において、画素部に対応する基板
上に画素駆動素子を形成し、周辺駆動回路部に対応する
基板上に素子を形成する工程と、画素駆動素子および素
子を含む基板の全面に第１の絶縁膜を形成する工程と、
第１の絶縁膜上に平坦化膜を形成する工程と、画素部に
対応する平坦化膜だけを残し、周辺駆動回路部に対応す
る平坦化膜を除去して第１の絶縁膜を露出させる工程
と、平坦化膜および第１の絶縁膜の上に第２の絶縁膜を
形成する工程と、画素部に対応する第２の絶縁膜上に画
素駆動素子と接続される表示電極を形成する工程とを備
えたことをその要旨とする。
【００５７】請求項１８に記載の発明は、請求項１６ま
たは請求項１７に記載の表示装置の製造方法において、
画素駆動素子の形成と同時に補助容量を形成する工程を
備えたことをその要旨とする。
たは請求項１７に記載の表示装置の製造方法において、
画素駆動素子の形成と同時に補助容量を形成する工程を
備えたことをその要旨とする。
【００５８】請求項１９に記載の発明は、請求項１６〜
１８のいずれか１項に記載の表示装置の製造方法におい
て、画素駆動素子は薄膜トランジスタであることをその
要旨とする。
１８のいずれか１項に記載の表示装置の製造方法におい
て、画素駆動素子は薄膜トランジスタであることをその
要旨とする。
【００５９】請求項２０に記載の発明は、請求項１６〜
１９のいずれか１項に記載の表示装置の製造方法におい
て、平坦化膜はＳＯＧ膜であることをその要旨とする。
請求項２１に記載の発明は、請求項１６〜２０のいずれ
か１項に記載の表示装置の製造方法において、表示電極
に対応する第１および第２の絶縁膜を部分的に取り除く
工程を備えたことをその要旨とする。
１９のいずれか１項に記載の表示装置の製造方法におい
て、平坦化膜はＳＯＧ膜であることをその要旨とする。
請求項２１に記載の発明は、請求項１６〜２０のいずれ
か１項に記載の表示装置の製造方法において、表示電極
に対応する第１および第２の絶縁膜を部分的に取り除く
工程を備えたことをその要旨とする。
【００６０】請求項２２に記載の発明は、請求項１６〜
２１のいずれか１項に記載の表示装置の製造方法におい
て、第１および第２の絶縁膜はプラズマＴＥＯＳ膜また
はプラズマ酸化膜からなり、その絶縁膜の表面にイオン
を注入する工程を備えたことをその要旨とする。
２１のいずれか１項に記載の表示装置の製造方法におい
て、第１および第２の絶縁膜はプラズマＴＥＯＳ膜また
はプラズマ酸化膜からなり、その絶縁膜の表面にイオン
を注入する工程を備えたことをその要旨とする。
【００６１】このようにすれば、各絶縁膜中のダングリ
ングボンドが多くなり、水分の透過抑制効果を高めるこ
とができる。請求項２３に記載の発明は、請求項１６〜
２２のいずれか１項に記載の表示装置の製造方法におい
て、第１および第２の絶縁膜はプラズマＴＥＯＳ膜また
はプラズマ酸化膜からなり、その絶縁膜の表面に水素プ
ラズマ処理を施す工程を備えたことをその要旨とする。
ングボンドが多くなり、水分の透過抑制効果を高めるこ
とができる。請求項２３に記載の発明は、請求項１６〜
２２のいずれか１項に記載の表示装置の製造方法におい
て、第１および第２の絶縁膜はプラズマＴＥＯＳ膜また
はプラズマ酸化膜からなり、その絶縁膜の表面に水素プ
ラズマ処理を施す工程を備えたことをその要旨とする。
【００６２】このようにすれば、各絶縁膜中のＳｉ−Ｈ
結合が多くなり、水分の透過抑制効果を高めることがで
きる。請求項２４に記載の発明は、請求項１６〜２３の
いずれか１項に記載の表示装置の製造方法において、平
坦化膜を着色する工程を備えたことをその要旨とする。
結合が多くなり、水分の透過抑制効果を高めることがで
きる。請求項２４に記載の発明は、請求項１６〜２３の
いずれか１項に記載の表示装置の製造方法において、平
坦化膜を着色する工程を備えたことをその要旨とする。
【００６３】
（第１実施形態）以下、本発明を具体化した第１実施形
態を図１〜図６に従って説明する。尚、本実施形態にお
いて、図１６〜図２０に示した従来例と同じ構成部材に
ついては符号を等しくしてその詳細な説明を省略する。
態を図１〜図６に従って説明する。尚、本実施形態にお
いて、図１６〜図２０に示した従来例と同じ構成部材に
ついては符号を等しくしてその詳細な説明を省略する。
【００６４】図１に、プレーナ型の多結晶シリコンＴＦ
ＴをＴＦＴ６１として用いた透過型構成をとる本実施形
態のＬＣＤにおける画素６０の概略断面を示す。本実施
形態において、図１８に示した従来例と異なるのは、表
示電極４と絶縁膜２０（膜厚；1000Å）との間に、絶縁
膜３１（膜厚；1000Å）と、平坦化膜としてのＳＯＧ膜
３２（膜厚；5000〜10000 Å）とが設けられている点だ
けである。すなわち、本実施形態では、補助容量ＣS お
よびＴＦＴ６１の上に（層間絶縁膜１５，ドレイン電極
１８，ソース電極１９の上に）、各絶縁膜２０，３１に
よって挟まれたＳＯＧ膜３２が形成され、その上に表示
電極４が形成されている。そのＳＯＧ膜３２によって補
助容量ＣS の端部に形成された段差部Ｂが埋め込まれ、
表示電極４の表面が平坦化されている。
ＴをＴＦＴ６１として用いた透過型構成をとる本実施形
態のＬＣＤにおける画素６０の概略断面を示す。本実施
形態において、図１８に示した従来例と異なるのは、表
示電極４と絶縁膜２０（膜厚；1000Å）との間に、絶縁
膜３１（膜厚；1000Å）と、平坦化膜としてのＳＯＧ膜
３２（膜厚；5000〜10000 Å）とが設けられている点だ
けである。すなわち、本実施形態では、補助容量ＣS お
よびＴＦＴ６１の上に（層間絶縁膜１５，ドレイン電極
１８，ソース電極１９の上に）、各絶縁膜２０，３１に
よって挟まれたＳＯＧ膜３２が形成され、その上に表示
電極４が形成されている。そのＳＯＧ膜３２によって補
助容量ＣS の端部に形成された段差部Ｂが埋め込まれ、
表示電極４の表面が平坦化されている。
【００６５】従って、本実施形態によれば、表示電極４
上の液晶層３中の液晶分子の配向が均一になり、段差部
Ｂ上の液晶層３中の液晶分子の配向が不均一になること
による画素６０のコントラストの低下を防止することが
できる。その結果、ＬＣＤの画質を向上させることがで
きる。また、表示電極４の表面が平坦化されるため、後
記する製造工程において表示電極４の膜厚を均一にする
ことが容易になり、膜厚が部分的に薄くなることによる
抵抗値の増大や断線などの問題を回避することもでき
る。
上の液晶層３中の液晶分子の配向が均一になり、段差部
Ｂ上の液晶層３中の液晶分子の配向が不均一になること
による画素６０のコントラストの低下を防止することが
できる。その結果、ＬＣＤの画質を向上させることがで
きる。また、表示電極４の表面が平坦化されるため、後
記する製造工程において表示電極４の膜厚を均一にする
ことが容易になり、膜厚が部分的に薄くなることによる
抵抗値の増大や断線などの問題を回避することもでき
る。
【００６６】ここで、各絶縁膜２０，３１には以下に示
すような性質が要求される。 (1) 絶縁性および機械的強度が高いこと。 (2) 水分および水酸基を含まないことに加え、水分およ
び水酸基を透過しない。
すような性質が要求される。 (1) 絶縁性および機械的強度が高いこと。 (2) 水分および水酸基を含まないことに加え、水分およ
び水酸基を透過しない。
【００６７】(3) 補助容量ＣS ，ＴＦＴ６１，液晶層
３，各配線１８，１９などに悪影響を与えるような物質
を含まないこと。 (4) 光の透過を阻害しないこと。
３，各配線１８，１９などに悪影響を与えるような物質
を含まないこと。 (4) 光の透過を阻害しないこと。
【００６８】このような性質を有する各絶縁膜２０，３
１によってＳＯＧ膜３２が挟まれたサンドウイッチ構造
を採用することで、以下に示すような作用および効果を
得ることができる。
１によってＳＯＧ膜３２が挟まれたサンドウイッチ構造
を採用することで、以下に示すような作用および効果を
得ることができる。
【００６９】各膜２０，３２，３１から成る層間絶縁
膜の全体としての絶縁性および機械的強度を高めること
ができる。その結果、画素部５０全体の機械的強度を向
上させることができる。
膜の全体としての絶縁性および機械的強度を高めること
ができる。その結果、画素部５０全体の機械的強度を向
上させることができる。
【００７０】ＳＯＧ膜３２の下層に絶縁膜２０を設け
ることで、ＳＯＧ膜３２に含まれている水分および水酸
基が補助容量ＣS ，ＴＦＴ６１，各配線１８，１９に悪
影響を与えるのを防止することができる。
ることで、ＳＯＧ膜３２に含まれている水分および水酸
基が補助容量ＣS ，ＴＦＴ６１，各配線１８，１９に悪
影響を与えるのを防止することができる。
【００７１】ＳＯＧ膜３２の上層に絶縁膜３１を設け
ることで、ＳＯＧ膜３２に含まれている水分および水酸
基が液晶層３に悪影響を与えるのを防止すると共に、液
晶層３に含まれている水分をＳＯＧ膜３２が吸収するの
を防止することができる。
ることで、ＳＯＧ膜３２に含まれている水分および水酸
基が液晶層３に悪影響を与えるのを防止すると共に、液
晶層３に含まれている水分をＳＯＧ膜３２が吸収するの
を防止することができる。
【００７２】次に、本実施形態の製造方法を順次説明す
る。 工程１（図２参照）；まず、透明絶縁基板１（石英ガラ
ス，高耐熱ガラス）上にノンドープの多結晶シリコン膜
６（膜厚；500 Å）を形成する。
る。 工程１（図２参照）；まず、透明絶縁基板１（石英ガラ
ス，高耐熱ガラス）上にノンドープの多結晶シリコン膜
６（膜厚；500 Å）を形成する。
【００７３】多結晶シリコン膜６の形成方法には以下の
ものがある。 多結晶シリコン膜６を直接形成する方法；ＣＶＤ法ま
たはＰＶＤ（PhisicalVapor Deposition ）法を用い
る。ＣＶＤ法には常圧ＣＶＤ法，減圧ＣＶＤ法，プラズ
マＣＶＤ法，ＥＣＲ（Electron Cyclotron Resonance）
プラズマＣＶＤ法，光励起ＣＶＤ法などがある。また、
ＰＶＤ法には蒸着法，ＥＢ（Electron Beam ）蒸着法，
ＭＢＥ（Molecular Beam Epitaxy）法，スパッタ法など
がある。
ものがある。 多結晶シリコン膜６を直接形成する方法；ＣＶＤ法ま
たはＰＶＤ（PhisicalVapor Deposition ）法を用い
る。ＣＶＤ法には常圧ＣＶＤ法，減圧ＣＶＤ法，プラズ
マＣＶＤ法，ＥＣＲ（Electron Cyclotron Resonance）
プラズマＣＶＤ法，光励起ＣＶＤ法などがある。また、
ＰＶＤ法には蒸着法，ＥＢ（Electron Beam ）蒸着法，
ＭＢＥ（Molecular Beam Epitaxy）法，スパッタ法など
がある。
【００７４】この中では、モノシラン（ＳｉＨ4 ）また
はジシラン（Ｓｉ2 Ｈ6 ）の熱分解を利用する減圧ＣＶ
Ｄ法が一般的であり、最も高品質な多結晶シリコン膜６
を形成することができる。減圧ＣＶＤ法では、処理温度
が約550 ℃以下では非晶質、約620 ℃以上では多結晶と
なる。
はジシラン（Ｓｉ2 Ｈ6 ）の熱分解を利用する減圧ＣＶ
Ｄ法が一般的であり、最も高品質な多結晶シリコン膜６
を形成することができる。減圧ＣＶＤ法では、処理温度
が約550 ℃以下では非晶質、約620 ℃以上では多結晶と
なる。
【００７５】また、プラズマ中でのモノシランまたはジ
シランの熱分解を利用するプラズマＣＶＤ法も用いられ
る。プラズマＣＶＤ法の処理温度は300 ℃程度で、水素
を添加すると反応が促進されて非晶質シリコン膜が形成
される。そして、不活性ガス（ヘリウム，ネオン，アル
ゴン，クリプトン，キセノン，ラドン）を添加するとプ
ラズマが励起され、同一の処理温度でも多結晶シリコン
膜が形成される。
シランの熱分解を利用するプラズマＣＶＤ法も用いられ
る。プラズマＣＶＤ法の処理温度は300 ℃程度で、水素
を添加すると反応が促進されて非晶質シリコン膜が形成
される。そして、不活性ガス（ヘリウム，ネオン，アル
ゴン，クリプトン，キセノン，ラドン）を添加するとプ
ラズマが励起され、同一の処理温度でも多結晶シリコン
膜が形成される。
【００７６】非晶質シリコン膜を形成した後に多結晶
化させて多結晶シリコン膜６を形成する方法；固相成長
法または溶融再結晶化法を用いる。固相成長法は、非晶
質シリコン膜に600 ℃前後で20時間前後の長時間の熱処
理を行うことにより、固体のままで多結晶化させて多結
晶シリコン膜を得る方法である。
化させて多結晶シリコン膜６を形成する方法；固相成長
法または溶融再結晶化法を用いる。固相成長法は、非晶
質シリコン膜に600 ℃前後で20時間前後の長時間の熱処
理を行うことにより、固体のままで多結晶化させて多結
晶シリコン膜を得る方法である。
【００７７】溶融再結晶化法は、非晶質シリコン膜の表
面だけを溶融させて再結晶化を図りながら基板温度を60
0 ℃以下に保つ方法であり、レーザアニール法やＲＴＡ
（Rapid Thermal Annealing ）法がある。レーザアニー
ル法は、非晶質シリコン膜の表面にレーザを照射して加
熱溶融させる方法である。ＲＴＡ法は、非晶質シリコン
膜の表面にランプ光を照射して加熱溶融させる方法であ
る。
面だけを溶融させて再結晶化を図りながら基板温度を60
0 ℃以下に保つ方法であり、レーザアニール法やＲＴＡ
（Rapid Thermal Annealing ）法がある。レーザアニー
ル法は、非晶質シリコン膜の表面にレーザを照射して加
熱溶融させる方法である。ＲＴＡ法は、非晶質シリコン
膜の表面にランプ光を照射して加熱溶融させる方法であ
る。
【００７８】このように、固相成長法または溶融再結晶
化法を用いて基板温度が600 ℃以上にならないようにす
れば、透明絶縁基板として高耐熱ガラスを用いることが
できる。石英ガラスは大型化に伴って著しく高価になる
上に現在のところ大型化には限りがあるため、基板の寸
法が制約を受ける。そのため、コスト的に見合うＬＣＤ
のパネルサイズは２型以下となり、ビデオカメラのビュ
ーファインダ用や液晶プロジェクタ用としては十分に使
用できるものの、直視用としてはパネルサイズが小さす
ぎて使用できない。一方、通常のガラス（高耐熱ガラ
ス）は石英ガラスの約1/10の価格で寸法にも制限がな
い。現在、ＬＣＤ用に市販されている高耐熱ガラス（例
えば、米国Corning Inc.製の「7059」）では600 ℃程度
の耐熱温度がある。そこで、透明絶縁基板に通常のガラ
ス（高耐熱ガラス）を使えるように、多結晶シリコンＴ
ＦＴを600 ℃程度以下の低温の工程（低温プロセスと呼
ばれる）を使って形成することが求められている。尚、
多結晶シリコンＴＦＴを1000℃程度の高温の工程で形成
する場合は、低温プロセスに対して高温プロセスと呼ば
れる。
化法を用いて基板温度が600 ℃以上にならないようにす
れば、透明絶縁基板として高耐熱ガラスを用いることが
できる。石英ガラスは大型化に伴って著しく高価になる
上に現在のところ大型化には限りがあるため、基板の寸
法が制約を受ける。そのため、コスト的に見合うＬＣＤ
のパネルサイズは２型以下となり、ビデオカメラのビュ
ーファインダ用や液晶プロジェクタ用としては十分に使
用できるものの、直視用としてはパネルサイズが小さす
ぎて使用できない。一方、通常のガラス（高耐熱ガラ
ス）は石英ガラスの約1/10の価格で寸法にも制限がな
い。現在、ＬＣＤ用に市販されている高耐熱ガラス（例
えば、米国Corning Inc.製の「7059」）では600 ℃程度
の耐熱温度がある。そこで、透明絶縁基板に通常のガラ
ス（高耐熱ガラス）を使えるように、多結晶シリコンＴ
ＦＴを600 ℃程度以下の低温の工程（低温プロセスと呼
ばれる）を使って形成することが求められている。尚、
多結晶シリコンＴＦＴを1000℃程度の高温の工程で形成
する場合は、低温プロセスに対して高温プロセスと呼ば
れる。
【００７９】次に、多結晶シリコン膜６上にゲート絶縁
膜７および誘電体膜１２（膜厚；1000Å) を同時に形成
する。ゲート絶縁膜７および誘電体膜１２の形成方法に
は以下のものがある。 [1] 酸化法を用いてシリコン酸化膜を形成する方法；高
温酸化法（乾燥酸素を用いるドライ酸化法，湿った酸素
を用いるウェット酸化法，水蒸気雰囲気中での酸化
法），低温酸化法（高圧水蒸気雰囲気中での酸化法，酸
素プラズマ中での酸化法），陽極酸化法などを用いる。
膜７および誘電体膜１２（膜厚；1000Å) を同時に形成
する。ゲート絶縁膜７および誘電体膜１２の形成方法に
は以下のものがある。 [1] 酸化法を用いてシリコン酸化膜を形成する方法；高
温酸化法（乾燥酸素を用いるドライ酸化法，湿った酸素
を用いるウェット酸化法，水蒸気雰囲気中での酸化
法），低温酸化法（高圧水蒸気雰囲気中での酸化法，酸
素プラズマ中での酸化法），陽極酸化法などを用いる。
【００８０】[2] 被着法を用いてシリコン酸化膜，シリ
コン窒化膜，シリコン窒酸化膜（ＳｉＯx Ｎy ）を形成
する方法；ＣＶＤ法やＰＶＤ法を用いる。また、各膜を
組み合わせて多層構造にする方法もある。
コン窒化膜，シリコン窒酸化膜（ＳｉＯx Ｎy ）を形成
する方法；ＣＶＤ法やＰＶＤ法を用いる。また、各膜を
組み合わせて多層構造にする方法もある。
【００８１】ＣＶＤ法によるシリコン酸化膜の形成に
は、モノシランまたはジシランの熱分解，ＴＥＯＳ（Te
tra-Ethyl-Ortho-Silicate）などの有機オキシシランの
熱分解，ハロゲン化珪素の加水分解などを用いる。ＣＶ
Ｄ法によるシリコン窒化膜の形成には、アンモニアおよ
びジクロルシラン（ＳｉＨ2 Ｃｌ2 ），アンモニアおよ
びモノシラン，窒素およびモノシランなどの熱分解など
を用いる。シリコン窒酸化膜は酸化膜と窒化膜の両膜の
特性をもつもので、ＣＶＤ法によるシリコン窒化膜の形
成の系に酸化窒素（Ｎ2 Ｏ）を少量導入することで形成
できる。
は、モノシランまたはジシランの熱分解，ＴＥＯＳ（Te
tra-Ethyl-Ortho-Silicate）などの有機オキシシランの
熱分解，ハロゲン化珪素の加水分解などを用いる。ＣＶ
Ｄ法によるシリコン窒化膜の形成には、アンモニアおよ
びジクロルシラン（ＳｉＨ2 Ｃｌ2 ），アンモニアおよ
びモノシラン，窒素およびモノシランなどの熱分解など
を用いる。シリコン窒酸化膜は酸化膜と窒化膜の両膜の
特性をもつもので、ＣＶＤ法によるシリコン窒化膜の形
成の系に酸化窒素（Ｎ2 Ｏ）を少量導入することで形成
できる。
【００８２】尚、ゲート絶縁膜７および誘電体膜１２の
形成方法にも高温プロセスおよび低温プロセスがある。
高温プロセスでは、一般に前記した高温酸化法が用いら
れる。一方、低温プロセスでは、一般に前記した酸素プ
ラズマ中での酸化法や被着法などが用いられ、処理温度
が600 ℃程度以下に抑えられる。
形成方法にも高温プロセスおよび低温プロセスがある。
高温プロセスでは、一般に前記した高温酸化法が用いら
れる。一方、低温プロセスでは、一般に前記した酸素プ
ラズマ中での酸化法や被着法などが用いられ、処理温度
が600 ℃程度以下に抑えられる。
【００８３】次に、誘電体膜１２を除くゲート絶縁膜７
上だけにレジストパターンを形成する。続いて、当該レ
ジストパターンをマスクとして多結晶シリコン膜６に蓄
積電極１１を形成する。蓄積電極１１の形成方法にも高
温プロセスおよび低温プロセスがある。高温プロセスで
は、不純物をイオン注入後に高温の熱処理を行って不純
物を活性化させる。低温プロセスでは、ホスフィンガス
（ＰＨ3 ）またはジボランガス（Ｂ2 Ｈ6 ）と水素ガス
との混合ガスによるイオンシャワーを照射することで、
特別な熱処理工程を設けることなく不純物の注入と活性
化を同時に行う。尚、低温プロセスでは、不純物イオン
を注入後に600 ℃程度以下の低温で数時間〜数十時間の
熱処理を行うことで不純物を活性化させる方法もある。
このとき、ゲート絶縁膜７上にはレジストパターンが形
成されているため、ゲート絶縁膜７下の多結晶シリコン
膜６（ソース領域１０およびドレイン領域９、各領域
９，１０間のチャネル領域）に不純物が注入されること
はなく、ゲート絶縁膜７下の多結晶シリコン膜６はノン
ドープのままに保たれる。
上だけにレジストパターンを形成する。続いて、当該レ
ジストパターンをマスクとして多結晶シリコン膜６に蓄
積電極１１を形成する。蓄積電極１１の形成方法にも高
温プロセスおよび低温プロセスがある。高温プロセスで
は、不純物をイオン注入後に高温の熱処理を行って不純
物を活性化させる。低温プロセスでは、ホスフィンガス
（ＰＨ3 ）またはジボランガス（Ｂ2 Ｈ6 ）と水素ガス
との混合ガスによるイオンシャワーを照射することで、
特別な熱処理工程を設けることなく不純物の注入と活性
化を同時に行う。尚、低温プロセスでは、不純物イオン
を注入後に600 ℃程度以下の低温で数時間〜数十時間の
熱処理を行うことで不純物を活性化させる方法もある。
このとき、ゲート絶縁膜７上にはレジストパターンが形
成されているため、ゲート絶縁膜７下の多結晶シリコン
膜６（ソース領域１０およびドレイン領域９、各領域
９，１０間のチャネル領域）に不純物が注入されること
はなく、ゲート絶縁膜７下の多結晶シリコン膜６はノン
ドープのままに保たれる。
【００８４】その後、当該レジストパターンを除去す
る。次に、ゲート絶縁膜７および誘電体膜１２の上に、
それぞれゲート電極８および対向電極２２（膜厚；3000
Å) を同時に形成して所望の形状にパターニングする。
ゲート電極８および対向電極２２の材質としては、不純
物がドープされた多結晶シリコン（ドープドポリシリコ
ン），金属シリサイド，ポリサイド，高融点金属単体，
その他の金属などが用いられ、その形成にはＣＶＤ法ま
たはＰＶＤ法が用いられる。
る。次に、ゲート絶縁膜７および誘電体膜１２の上に、
それぞれゲート電極８および対向電極２２（膜厚；3000
Å) を同時に形成して所望の形状にパターニングする。
ゲート電極８および対向電極２２の材質としては、不純
物がドープされた多結晶シリコン（ドープドポリシリコ
ン），金属シリサイド，ポリサイド，高融点金属単体，
その他の金属などが用いられ、その形成にはＣＶＤ法ま
たはＰＶＤ法が用いられる。
【００８５】続いて、ゲート電極８および対向電極２２
の上に絶縁膜１４を形成する。絶縁膜１４としてはシリ
コン酸化膜，シリコン窒化膜，シリコン窒酸化膜などが
用いられ、その形成にはＣＶＤ法またはＰＶＤ法が用い
られる。
の上に絶縁膜１４を形成する。絶縁膜１４としてはシリ
コン酸化膜，シリコン窒化膜，シリコン窒酸化膜などが
用いられ、その形成にはＣＶＤ法またはＰＶＤ法が用い
られる。
【００８６】そして、自己整合技術により、絶縁膜１４
およびゲート電極８をマスクとして多結晶シリコン膜６
に低濃度領域９ａ，１０ａを形成する。低濃度領域９
ａ，１０ａの形成方法は、注入する不純物の濃度が低い
点を除けば蓄積電極１１のそれと同じである。
およびゲート電極８をマスクとして多結晶シリコン膜６
に低濃度領域９ａ，１０ａを形成する。低濃度領域９
ａ，１０ａの形成方法は、注入する不純物の濃度が低い
点を除けば蓄積電極１１のそれと同じである。
【００８７】ところで、絶縁膜１４を形成するのは、低
濃度領域９ａ，１０ａの形成時にゲート電極８および対
向電極２２にも不純物が注入されるのを防ぐためであ
る。特に、ゲート電極８および対向電極２２としてドー
プドポリシリコンを用いた場合には、低濃度領域９ａ，
１０ａの形成時に不純物が注入されると抵抗値が増大す
る恐れがあるため、絶縁膜１４は不可欠である。
濃度領域９ａ，１０ａの形成時にゲート電極８および対
向電極２２にも不純物が注入されるのを防ぐためであ
る。特に、ゲート電極８および対向電極２２としてドー
プドポリシリコンを用いた場合には、低濃度領域９ａ，
１０ａの形成時に不純物が注入されると抵抗値が増大す
る恐れがあるため、絶縁膜１４は不可欠である。
【００８８】次に、ゲート電極８および対向電極２２の
側壁に絶縁膜１３を形成する。絶縁膜１３の材質および
形成方法は絶縁膜１４のそれと同じである。続いて、各
絶縁膜１３，１４上にレジストパターンを形成する。
側壁に絶縁膜１３を形成する。絶縁膜１３の材質および
形成方法は絶縁膜１４のそれと同じである。続いて、各
絶縁膜１３，１４上にレジストパターンを形成する。
【００８９】そして、当該レジストパターンをマスクと
して多結晶シリコン膜６に高濃度領域９ｂ，１０ｂを形
成する。高濃度領域９ｂ，１０ｂの形成方法は蓄積電極
１１のそれと同じである。
して多結晶シリコン膜６に高濃度領域９ｂ，１０ｂを形
成する。高濃度領域９ｂ，１０ｂの形成方法は蓄積電極
１１のそれと同じである。
【００９０】その後、当該レジストパターンを除去す
る。次に、デバイスの全面に層間絶縁膜１５を形成す
る。層間絶縁膜１５としてはシリコン酸化膜，シリコン
窒化膜，シリコン窒酸化膜，シリケートガラスなどが用
いられ、その形成にはＣＶＤ法またはＰＶＤ法が用いら
れる。また、各膜を組み合わせて多層構造とする方法も
ある。例えば、ノンドープのシリコン酸化膜（以下、Ｎ
ＳＧ膜という）でＢＰＳＧ（Boron-doped Phospho-Sili
cate Glass）膜を挟んだ構造（ＮＳＧ／ＢＰＳＧ／ＮＳ
Ｇ）で層間絶縁膜１５を構成し、ＢＰＳＧ膜の形成後に
リフローを行うことにより、層間絶縁膜１５の段差被覆
性を向上させる方法がある。層間絶縁膜１５の段差被覆
性を向上させれば、ＳＯＧ膜３２による平坦化と相まっ
て表示電極４の平坦化効果をさらに増すことができる。
る。次に、デバイスの全面に層間絶縁膜１５を形成す
る。層間絶縁膜１５としてはシリコン酸化膜，シリコン
窒化膜，シリコン窒酸化膜，シリケートガラスなどが用
いられ、その形成にはＣＶＤ法またはＰＶＤ法が用いら
れる。また、各膜を組み合わせて多層構造とする方法も
ある。例えば、ノンドープのシリコン酸化膜（以下、Ｎ
ＳＧ膜という）でＢＰＳＧ（Boron-doped Phospho-Sili
cate Glass）膜を挟んだ構造（ＮＳＧ／ＢＰＳＧ／ＮＳ
Ｇ）で層間絶縁膜１５を構成し、ＢＰＳＧ膜の形成後に
リフローを行うことにより、層間絶縁膜１５の段差被覆
性を向上させる方法がある。層間絶縁膜１５の段差被覆
性を向上させれば、ＳＯＧ膜３２による平坦化と相まっ
て表示電極４の平坦化効果をさらに増すことができる。
【００９１】続いて、異方性エッチングにより、層間絶
縁膜１５に各コンタクトホール１６，１７を形成する。
そして、デバイスを水素プラズマ中に晒すことにより、
多結晶シリコン膜６の水素化処理を行う。水素化処理と
は、多結晶シリコンの結晶欠陥部分に水素原子を結合さ
せることにより、欠陥を減らして結晶構造を安定化さ
せ、電界効果移動度を高める方法である。これにより、
ＴＦＴ６１の素子特性を向上させることができる。
縁膜１５に各コンタクトホール１６，１７を形成する。
そして、デバイスを水素プラズマ中に晒すことにより、
多結晶シリコン膜６の水素化処理を行う。水素化処理と
は、多結晶シリコンの結晶欠陥部分に水素原子を結合さ
せることにより、欠陥を減らして結晶構造を安定化さ
せ、電界効果移動度を高める方法である。これにより、
ＴＦＴ６１の素子特性を向上させることができる。
【００９２】工程２（図３参照）；スパッタ法により、
各コンタクトホール１６，１７内を含むデバイスの全面
にアルミ合金膜（Ａｌ−１％Ｓｉ−0.5 ％Ｃｕ）を堆積
する。次に、当該アルミ合金膜を所望の形状にパターニ
ングすることにより、ドレイン電極１８およびソース電
極１９を形成する。
各コンタクトホール１６，１７内を含むデバイスの全面
にアルミ合金膜（Ａｌ−１％Ｓｉ−0.5 ％Ｃｕ）を堆積
する。次に、当該アルミ合金膜を所望の形状にパターニ
ングすることにより、ドレイン電極１８およびソース電
極１９を形成する。
【００９３】尚、アルミ合金膜に１％という過飽和なシ
リコンを含有させるのは、多結晶シリコン膜６からドレ
イン電極１８およびソース電極１９の中へシリコンが取
り込まれるのを防止するためである。また、アルミ合金
膜に銅を添加させるのは、ドレイン電極１８およびソー
ス電極１９のエレクトロマイグレーション耐性およびス
トレスマイグレーション耐性を向上させるためである。
リコンを含有させるのは、多結晶シリコン膜６からドレ
イン電極１８およびソース電極１９の中へシリコンが取
り込まれるのを防止するためである。また、アルミ合金
膜に銅を添加させるのは、ドレイン電極１８およびソー
ス電極１９のエレクトロマイグレーション耐性およびス
トレスマイグレーション耐性を向上させるためである。
【００９４】続いて、デバイスの全面に絶縁膜２０を形
成する。 工程３（図４参照）；絶縁膜２０上にＳＯＧ膜３２を形
成する。ＳＯＧ膜３２には有機ＳＯＧ膜または無機ＳＯ
Ｇ膜を用いる。
成する。 工程３（図４参照）；絶縁膜２０上にＳＯＧ膜３２を形
成する。ＳＯＧ膜３２には有機ＳＯＧ膜または無機ＳＯ
Ｇ膜を用いる。
【００９５】その塗布にはスピンコート法が用いられ
る。すなわち、前記式（１）または式（２）に示す組成
のシリコン化合物のエタノール溶液を透明絶縁基板１の
上に滴下して基板を回転速度；4800 rpmで20秒間回転さ
せ、当該溶液の被膜を透明絶縁基板１の上に形成させ
る。このとき、そのエタノール溶液の被膜は、透明絶縁
基板１上の段差に対して、その凹部（すなわち、段差部
Ｂ）には厚く、その凸部には薄く、段差を緩和するよう
に形成される。その結果、エタノール溶液の被膜の表面
は平坦化される。
る。すなわち、前記式（１）または式（２）に示す組成
のシリコン化合物のエタノール溶液を透明絶縁基板１の
上に滴下して基板を回転速度；4800 rpmで20秒間回転さ
せ、当該溶液の被膜を透明絶縁基板１の上に形成させ
る。このとき、そのエタノール溶液の被膜は、透明絶縁
基板１上の段差に対して、その凹部（すなわち、段差部
Ｂ）には厚く、その凸部には薄く、段差を緩和するよう
に形成される。その結果、エタノール溶液の被膜の表面
は平坦化される。
【００９６】次に、大気中において、80℃で１分間、15
0 ℃で１分間、200 ℃で１分間、順次熱処理が施される
と、エタノールが蒸発すると共に重合反応が進行して、
表面がほぼ平坦なＳＯＧ膜が形成される。
0 ℃で１分間、200 ℃で１分間、順次熱処理が施される
と、エタノールが蒸発すると共に重合反応が進行して、
表面がほぼ平坦なＳＯＧ膜が形成される。
【００９７】このエタノール溶液の被膜の形成および熱
処理を複数回（本実施形態では３回）繰り返し、最後に
窒素雰囲気中において、370 ℃で30分間の熱処理を行っ
て、所望の膜厚のＳＯＧ膜３２を形成する。
処理を複数回（本実施形態では３回）繰り返し、最後に
窒素雰囲気中において、370 ℃で30分間の熱処理を行っ
て、所望の膜厚のＳＯＧ膜３２を形成する。
【００９８】尚、上記の熱処理工程は、窒素雰囲気中に
おいて、100 ℃で１分間、200 ℃で１分間、300 ℃で１
分間、22℃で１分間、300 ℃で30分間、順次熱処理を施
す方法に置き代えてもよい。
おいて、100 ℃で１分間、200 ℃で１分間、300 ℃で１
分間、22℃で１分間、300 ℃で30分間、順次熱処理を施
す方法に置き代えてもよい。
【００９９】工程４（図５参照）；プラズマＣＶＤ法を
用いて、ＳＯＧ膜３２の上に絶縁膜３１を形成する。各
絶縁膜２０，３１としてはシリコン酸化膜，シリコン窒
化膜，シリコン窒酸化膜などが用いられる。その中で
も、特に前記(2) の性質（水分および水酸基を含まない
ことに加え、水分および水酸基を透過しない）を有する
膜として、プラズマＣＶＤ法によって形成されたＴＥＯ
Ｓ膜（以下、プラズマＴＥＯＳ膜という）、プラズマＣ
ＶＤ法によって形成されたシリコン酸化膜（以下、プラ
ズマ酸化膜という）、ＥＣＲプラズマＣＶＤ法によって
形成されたシリコン酸化膜（以下、ＥＣＲ酸化膜とい
う）などが用いられる。
用いて、ＳＯＧ膜３２の上に絶縁膜３１を形成する。各
絶縁膜２０，３１としてはシリコン酸化膜，シリコン窒
化膜，シリコン窒酸化膜などが用いられる。その中で
も、特に前記(2) の性質（水分および水酸基を含まない
ことに加え、水分および水酸基を透過しない）を有する
膜として、プラズマＣＶＤ法によって形成されたＴＥＯ
Ｓ膜（以下、プラズマＴＥＯＳ膜という）、プラズマＣ
ＶＤ法によって形成されたシリコン酸化膜（以下、プラ
ズマ酸化膜という）、ＥＣＲプラズマＣＶＤ法によって
形成されたシリコン酸化膜（以下、ＥＣＲ酸化膜とい
う）などが用いられる。
【０１００】これらの膜（プラズマＴＥＯＳ膜、プラズ
マ酸化膜、ＥＣＲ酸化膜）に水分の透過を抑制する性質
があるのは、膜中のダングリングボンドが水分を捕獲す
るためであると考えられている。また、膜中のダングリ
ングボンドだけでは水分の透過抑制効果について十分な
説明がつかないことから、膜中のＳｉ−Ｈ結合が水分を
捕獲するためであるとも考えられている。
マ酸化膜、ＥＣＲ酸化膜）に水分の透過を抑制する性質
があるのは、膜中のダングリングボンドが水分を捕獲す
るためであると考えられている。また、膜中のダングリ
ングボンドだけでは水分の透過抑制効果について十分な
説明がつかないことから、膜中のＳｉ−Ｈ結合が水分を
捕獲するためであるとも考えられている。
【０１０１】プラズマＴＥＯＳ膜やプラズマ酸化膜は、
ＥＣＲ酸化膜に比べると、水分の透過を抑制する性能が
劣っている。水分の透過を抑制する性能を向上させるに
は、プラズマＴＥＯＳ膜やプラズマ酸化膜の表面に後記
する各イオン種を注入し、そのイオン注入領域のダング
リングボンドを多くすればよい。
ＥＣＲ酸化膜に比べると、水分の透過を抑制する性能が
劣っている。水分の透過を抑制する性能を向上させるに
は、プラズマＴＥＯＳ膜やプラズマ酸化膜の表面に後記
する各イオン種を注入し、そのイオン注入領域のダング
リングボンドを多くすればよい。
【０１０２】そのイオン注入領域のダングリングボンド
が水分を捕獲し、水分の透過を抑制するため、イオン注
入領域が設けられたプラズマＴＥＯＳ膜やプラズマ酸化
膜においては、水分の透過抑制能力が極めて高くなる。
が水分を捕獲し、水分の透過を抑制するため、イオン注
入領域が設けられたプラズマＴＥＯＳ膜やプラズマ酸化
膜においては、水分の透過抑制能力が極めて高くなる。
【０１０３】また、イオン注入領域を設けることで、プ
ラズマＴＥＯＳ膜やプラズマ酸化膜の膜厚を薄くしても
十分な水分の透過抑制効果を得ることができる。従っ
て、各絶縁膜２０，３１の膜厚を薄くすることが可能に
なり、コンタクトホール２１が高アスペクト比化するの
を防止することができる。
ラズマＴＥＯＳ膜やプラズマ酸化膜の膜厚を薄くしても
十分な水分の透過抑制効果を得ることができる。従っ
て、各絶縁膜２０，３１の膜厚を薄くすることが可能に
なり、コンタクトホール２１が高アスペクト比化するの
を防止することができる。
【０１０４】ここで、イオン注入領域を形成するために
注入するイオンとしては、プラズマＴＥＯＳ膜やプラ
ズマ酸化膜にダングリングボンドを生成しやすくするた
め十分に質量が大きく、前記(3) の性質（補助容量Ｃ
S ，ＴＦＴ６１，液晶層３，各配線１８，１９などに悪
影響を与えるような物質を含まない）を満足するものが
よく、具体的には、シリコンイオン，不活性ガスイオ
ン，ヒ素イオン，リンイオンなどがあげられる。尚、不
活性ガスイオンにおいて、水素イオンやヘリウムイオン
が質量が小さいため不適当であり、イオン注入の容易さ
を考慮するとアルゴンイオンが適当である。
注入するイオンとしては、プラズマＴＥＯＳ膜やプラ
ズマ酸化膜にダングリングボンドを生成しやすくするた
め十分に質量が大きく、前記(3) の性質（補助容量Ｃ
S ，ＴＦＴ６１，液晶層３，各配線１８，１９などに悪
影響を与えるような物質を含まない）を満足するものが
よく、具体的には、シリコンイオン，不活性ガスイオ
ン，ヒ素イオン，リンイオンなどがあげられる。尚、不
活性ガスイオンにおいて、水素イオンやヘリウムイオン
が質量が小さいため不適当であり、イオン注入の容易さ
を考慮するとアルゴンイオンが適当である。
【０１０５】また、イオン注入領域を形成するためのイ
オン注入の条件は、使用するイオン種やプラズマＴＥＯ
Ｓ膜またはプラズマ酸化膜の膜厚によっても異なるが、
注入エネルギー；１０〜１５０ｅＶ、ドーズ量；１Ｅ１
６〜１Ｅ１７ｃｍ-2程度が望ましい。尚、イオン注入に
よってプラズマＴＥＯＳ膜やプラズマ酸化膜に生じるダ
メージを考慮すると注入エネルギーは小さいほど良い
が、注入エネルギーを小さくした場合にはドーズ量を大
きくする必要がある。
オン注入の条件は、使用するイオン種やプラズマＴＥＯ
Ｓ膜またはプラズマ酸化膜の膜厚によっても異なるが、
注入エネルギー；１０〜１５０ｅＶ、ドーズ量；１Ｅ１
６〜１Ｅ１７ｃｍ-2程度が望ましい。尚、イオン注入に
よってプラズマＴＥＯＳ膜やプラズマ酸化膜に生じるダ
メージを考慮すると注入エネルギーは小さいほど良い
が、注入エネルギーを小さくした場合にはドーズ量を大
きくする必要がある。
【０１０６】ところで、プラズマＴＥＯＳ膜やプラズマ
酸化膜の水分の透過を抑制する性能を向上させるには、
膜の表面に水素プラズマ処理を施し、その水素プラズマ
処理領域のＳｉ−Ｈ結合を多くすればよい。
酸化膜の水分の透過を抑制する性能を向上させるには、
膜の表面に水素プラズマ処理を施し、その水素プラズマ
処理領域のＳｉ−Ｈ結合を多くすればよい。
【０１０７】その水素プラズマ処理領域のＳｉ−Ｈ結合
が水分を捕獲し、水分の透過を抑制するため、水素プラ
ズマ処理領域が設けられたプラズマＴＥＯＳ膜やプラズ
マ酸化膜においては、水分の透過抑制能力が極めて高く
なる。
が水分を捕獲し、水分の透過を抑制するため、水素プラ
ズマ処理領域が設けられたプラズマＴＥＯＳ膜やプラズ
マ酸化膜においては、水分の透過抑制能力が極めて高く
なる。
【０１０８】また、水素プラズマ処理領域を設けること
で、プラズマＴＥＯＳ膜やプラズマ酸化膜の膜厚を薄く
しても十分な水分の透過抑制効果を得ることができる。
従って、各絶縁膜２０，３１の膜厚を薄くすることが可
能になり、コンタクトホール２１が高アスペクト比化す
るのを防止することができる。
で、プラズマＴＥＯＳ膜やプラズマ酸化膜の膜厚を薄く
しても十分な水分の透過抑制効果を得ることができる。
従って、各絶縁膜２０，３１の膜厚を薄くすることが可
能になり、コンタクトホール２１が高アスペクト比化す
るのを防止することができる。
【０１０９】ところで、プラズマ酸化膜の形成に用いら
れるガスは、モノシランと亜酸化窒素（ＳｉＨ4 ＋Ｎ2
Ｏ），モノシランと酸素（ＳｉＨ4 ＋Ｏ2 ），ＴＥＯＳ
（Tetra-ethoxy-silane ）と酸素（ＴＥＯＳ＋Ｏ2 ）な
どであり、成膜温度は300 〜900 ℃である。
れるガスは、モノシランと亜酸化窒素（ＳｉＨ4 ＋Ｎ2
Ｏ），モノシランと酸素（ＳｉＨ4 ＋Ｏ2 ），ＴＥＯＳ
（Tetra-ethoxy-silane ）と酸素（ＴＥＯＳ＋Ｏ2 ）な
どであり、成膜温度は300 〜900 ℃である。
【０１１０】工程５（図６参照）；異方性エッチングに
より、各膜３１，３２，２０にコンタクトホール２１を
形成する。次に、スパッタ法により、コンタクトホール
２１内を含むデバイスの全面にＩＴＯ膜２３を堆積す
る。
より、各膜３１，３２，２０にコンタクトホール２１を
形成する。次に、スパッタ法により、コンタクトホール
２１内を含むデバイスの全面にＩＴＯ膜２３を堆積す
る。
【０１１１】工程６（図１参照）；ＩＴＯ膜２３を所望
の形状にパターニングして表示電極４（膜厚；2000Å）
を形成する。次に、上記の製造工程によってＴＦＴ６１
および補助容量ＣS が作成された透明絶縁基板１と、表
面に共通電極５が形成された透明絶縁基板２とを相対向
させ、その間に液晶を封入して液晶層３を形成すること
で、ＬＣＤの画素部５０が完成する。
の形状にパターニングして表示電極４（膜厚；2000Å）
を形成する。次に、上記の製造工程によってＴＦＴ６１
および補助容量ＣS が作成された透明絶縁基板１と、表
面に共通電極５が形成された透明絶縁基板２とを相対向
させ、その間に液晶を封入して液晶層３を形成すること
で、ＬＣＤの画素部５０が完成する。
【０１１２】ところで、透明絶縁基板１に高耐熱ガラス
を用いた場合には、多結晶シリコン膜４の形成時だけで
なく、表示電極４の形成までの全工程に渡って低温プロ
セスを用いなければならない。従って、各絶縁膜２０，
３１の形成方法としては、処理温度が低いプラズマＣＶ
Ｄ法，ＥＣＲプラズマＣＶＤ法，光励起ＣＶＤ法，ＰＶ
Ｄ法が適している。
を用いた場合には、多結晶シリコン膜４の形成時だけで
なく、表示電極４の形成までの全工程に渡って低温プロ
セスを用いなければならない。従って、各絶縁膜２０，
３１の形成方法としては、処理温度が低いプラズマＣＶ
Ｄ法，ＥＣＲプラズマＣＶＤ法，光励起ＣＶＤ法，ＰＶ
Ｄ法が適している。
【０１１３】また、ソース領域１０と表示電極４とがソ
ース電極１９を介して接続されているのは、ソース領域
１０と表示電極４とのオーミックコンタクトをとるため
である。すなわち、ソース電極１９を省くと、多結晶シ
リコン膜６から成るソース領域１０とＩＴＯから成る表
示電極４とが直接接続される。その結果、ソース領域１
０と表示電極４とのヘテロ接合によってバンドギャップ
差によるエネルギーギャップが生じ、良好なオーミック
コンタクトを得られなくなる。ソース領域１０と表示電
極４とのオーミックコンタクトがとれていないと、ドレ
イン配線Ｄn に印加されたデータ信号が画素６０へ正確
に書き込まれなくなり、ＬＣＤの画質が低下することに
なる。
ース電極１９を介して接続されているのは、ソース領域
１０と表示電極４とのオーミックコンタクトをとるため
である。すなわち、ソース電極１９を省くと、多結晶シ
リコン膜６から成るソース領域１０とＩＴＯから成る表
示電極４とが直接接続される。その結果、ソース領域１
０と表示電極４とのヘテロ接合によってバンドギャップ
差によるエネルギーギャップが生じ、良好なオーミック
コンタクトを得られなくなる。ソース領域１０と表示電
極４とのオーミックコンタクトがとれていないと、ドレ
イン配線Ｄn に印加されたデータ信号が画素６０へ正確
に書き込まれなくなり、ＬＣＤの画質が低下することに
なる。
【０１１４】このように、本実施形態の製造方法は一般
的な技術を用いたものであり、その実施は簡単かつ容易
である。 （第２実施形態）次に、本発明を具体化した第２実施形
態を説明する。
的な技術を用いたものであり、その実施は簡単かつ容易
である。 （第２実施形態）次に、本発明を具体化した第２実施形
態を説明する。
【０１１５】本実施例形態において、第１実施形態と異
なるのは、ＳＯＧ膜３２が着色されてカラーフィルタと
しての機能をも合わせもつ点だけである。ＳＯＧ膜３２
を着色するには以下に示す方法がある。
なるのは、ＳＯＧ膜３２が着色されてカラーフィルタと
しての機能をも合わせもつ点だけである。ＳＯＧ膜３２
を着色するには以下に示す方法がある。
【０１１６】ＳＯＧ膜３２の形成後に染料を用いて染
色する。 前記式（１）または式（２）に示す組成のシリコン化
合物のエタノール溶液中に染料または顔料を分散させて
おき、そのエタノール溶液をスピンコート法で塗布す
る。その後で前記と同様の熱処理を行う。
色する。 前記式（１）または式（２）に示す組成のシリコン化
合物のエタノール溶液中に染料または顔料を分散させて
おき、そのエタノール溶液をスピンコート法で塗布す
る。その後で前記と同様の熱処理を行う。
【０１１７】ＳＯＧ膜３２の形成後、その表面に顔料
が分散されたインキを印刷する。このように、ＳＯＧ膜
３２を着色する工程はごく簡単なものであるため、第１
実施形態で説明したＳＯＧ膜３２の形成工程が複雑化す
ることはない。
が分散されたインキを印刷する。このように、ＳＯＧ膜
３２を着色する工程はごく簡単なものであるため、第１
実施形態で説明したＳＯＧ膜３２の形成工程が複雑化す
ることはない。
【０１１８】ここで、本実施形態を単板式の液晶プロジ
ェクタ用ＬＣＤや直視用ＬＣＤに適用する場合は、各画
素６０にＲＧＢの各色が１対１で対応するように各色の
カラーフィルタを設ける。また、本実施形態を３板式の
液晶プロジェクタ用ＬＣＤに適用する場合は、各画素部
５０にＲＧＢの各色が１対１で対応するように各色のカ
ラーフィルタを設ける。
ェクタ用ＬＣＤや直視用ＬＣＤに適用する場合は、各画
素６０にＲＧＢの各色が１対１で対応するように各色の
カラーフィルタを設ける。また、本実施形態を３板式の
液晶プロジェクタ用ＬＣＤに適用する場合は、各画素部
５０にＲＧＢの各色が１対１で対応するように各色のカ
ラーフィルタを設ける。
【０１１９】このように、本実施形態によれば、第１実
施形態と同様の作用および効果を得ることができる。そ
して、第１実施形態の製造方法にＳＯＧ膜３２を着色す
る工程を加えるだけで、ＳＯＧ膜３２をカラーフィルタ
として流用することができる。従って、製造工程を複雑
化することなく、カラーフィルタを容易に製造すること
ができる。
施形態と同様の作用および効果を得ることができる。そ
して、第１実施形態の製造方法にＳＯＧ膜３２を着色す
る工程を加えるだけで、ＳＯＧ膜３２をカラーフィルタ
として流用することができる。従って、製造工程を複雑
化することなく、カラーフィルタを容易に製造すること
ができる。
【０１２０】（第３実施形態）次に、本発明を具体化し
た第３実施形態を図７〜図１２に従って説明する。尚、
本実施形態において、第１実施形態と同じ構成部材につ
いては符号を等しくしてその詳細な説明を省略する。
た第３実施形態を図７〜図１２に従って説明する。尚、
本実施形態において、第１実施形態と同じ構成部材につ
いては符号を等しくしてその詳細な説明を省略する。
【０１２１】図７に、ドライバ一体型で透過型構成をと
る本実施形態のＬＣＤの概略断面を示す。図７（ａ）に
画素６０の概略断面を示し、図７（ｂ）に画素部５０と
周辺駆動回路部５３との間の配線部分の概略断面を示
し、図７（ｃ）に周辺駆動回路部５３の概略断面を示
す。
る本実施形態のＬＣＤの概略断面を示す。図７（ａ）に
画素６０の概略断面を示し、図７（ｂ）に画素部５０と
周辺駆動回路部５３との間の配線部分の概略断面を示
し、図７（ｃ）に周辺駆動回路部５３の概略断面を示
す。
【０１２２】本実施形態において、図７（ａ）に示す画
素６０の概略断面は図１に示す第１実施形態のそれと同
じである。図７（ｂ）に示すように、絶縁膜１５上には
ゲート配線Ｇn またはドレイン配線Ｄn が形成され、そ
の配線Ｇn ，Ｄn を含むデバイスの全面には各絶縁膜２
０，３１が形成されている。
素６０の概略断面は図１に示す第１実施形態のそれと同
じである。図７（ｂ）に示すように、絶縁膜１５上には
ゲート配線Ｇn またはドレイン配線Ｄn が形成され、そ
の配線Ｇn ，Ｄn を含むデバイスの全面には各絶縁膜２
０，３１が形成されている。
【０１２３】図７（ｃ）に示すように、透明絶縁基板１
における液晶層３側の表面には、周辺駆動回路部５３を
構成するプレーナ型の多結晶シリコンＴＦＴ（以下、Ｔ
ＦＴと略す）４１が形成され、そのＴＦＴ４１を含むデ
バイスの全面には各絶縁膜２０，３１が形成されてい
る。尚、ＴＦＴ４１はＬＤＤ構造をとる。
における液晶層３側の表面には、周辺駆動回路部５３を
構成するプレーナ型の多結晶シリコンＴＦＴ（以下、Ｔ
ＦＴと略す）４１が形成され、そのＴＦＴ４１を含むデ
バイスの全面には各絶縁膜２０，３１が形成されてい
る。尚、ＴＦＴ４１はＬＤＤ構造をとる。
【０１２４】このように、本実施形態において、画素部
５０と周辺駆動回路部５３との間の配線部分および周辺
駆動回路部５３にはＳＯＧ膜３２が形成されていない。
ＳＯＧ膜３２は、表示電極４の表面を平坦化するために
必要なものであって、画素部５０と周辺駆動回路部５３
との間の配線部分および周辺駆動回路部５３においては
必要ではない。むしろ、画素部５０と周辺駆動回路部５
３との間の配線部分および周辺駆動回路部５３にＳＯＧ
膜３２を形成した場合、ＳＯＧ膜３２に含まれている水
分および水酸基が各配線Ｇn ，Ｄn およびＴＦＴ４１に
悪影響を与える恐れがある。例えば、ＴＦＴ４１につい
ては、水分および水酸基によってホットキャリア耐性が
劣化する。また、各配線Ｇn ，Ｄn については、水分お
よび水酸基によって配線が酸化し、抵抗値が増大したり
断線する恐れがある。
５０と周辺駆動回路部５３との間の配線部分および周辺
駆動回路部５３にはＳＯＧ膜３２が形成されていない。
ＳＯＧ膜３２は、表示電極４の表面を平坦化するために
必要なものであって、画素部５０と周辺駆動回路部５３
との間の配線部分および周辺駆動回路部５３においては
必要ではない。むしろ、画素部５０と周辺駆動回路部５
３との間の配線部分および周辺駆動回路部５３にＳＯＧ
膜３２を形成した場合、ＳＯＧ膜３２に含まれている水
分および水酸基が各配線Ｇn ，Ｄn およびＴＦＴ４１に
悪影響を与える恐れがある。例えば、ＴＦＴ４１につい
ては、水分および水酸基によってホットキャリア耐性が
劣化する。また、各配線Ｇn ，Ｄn については、水分お
よび水酸基によって配線が酸化し、抵抗値が増大したり
断線する恐れがある。
【０１２５】ＬＣＤの画質を向上させるには周辺駆動回
路部５３の動作速度を速くする必要がある。従って、周
辺駆動回路部５３を構成するＴＦＴ４１に要求されるホ
ットキャリア耐性は、画素６０を構成するＴＦＴ６１の
それよりも高い。つまり、ＳＯＧ膜３２に含まれている
水分および水酸基による悪影響は、ＴＦＴ６１よりもＴ
ＦＴ４１において特に顕著に表れることになる。
路部５３の動作速度を速くする必要がある。従って、周
辺駆動回路部５３を構成するＴＦＴ４１に要求されるホ
ットキャリア耐性は、画素６０を構成するＴＦＴ６１の
それよりも高い。つまり、ＳＯＧ膜３２に含まれている
水分および水酸基による悪影響は、ＴＦＴ６１よりもＴ
ＦＴ４１において特に顕著に表れることになる。
【０１２６】従って、周辺駆動回路部５３にＳＯＧ膜３
２が形成されていない場合、ＳＯＧ膜３２に含まれてい
る水分および水酸基によってＴＦＴ４１のホットキャリ
ア耐性が劣化することはなく、周辺駆動回路部５３の動
作速度を速くすることができる。
２が形成されていない場合、ＳＯＧ膜３２に含まれてい
る水分および水酸基によってＴＦＴ４１のホットキャリ
ア耐性が劣化することはなく、周辺駆動回路部５３の動
作速度を速くすることができる。
【０１２７】ところで、前記各公報（特開平２−２３４
１３４号公報、特開平４−３１８２６号公報）には、ド
ライバ一体型ＬＣＤについての記載はなく、画素部と周
辺駆動回路部との間の配線部分および周辺駆動回路部に
平坦化膜を設けるか否かについての記載もない。
１３４号公報、特開平４−３１８２６号公報）には、ド
ライバ一体型ＬＣＤについての記載はなく、画素部と周
辺駆動回路部との間の配線部分および周辺駆動回路部に
平坦化膜を設けるか否かについての記載もない。
【０１２８】このように、本実施形態によれば、第１実
施形態と同様の作用および効果を得ることができる。ま
た、周辺駆動回路部５３の動作速度を速くすることがで
きる。つまり、周辺駆動回路部５３の電気的特性を損ね
ることなく、画素部５０の光学的特性を高めることがで
きる。すなわち、周辺駆動回路部５３に悪影響を与える
ことなく、ドライバ一体型ＬＣＤの画質を向上させるこ
とができる。
施形態と同様の作用および効果を得ることができる。ま
た、周辺駆動回路部５３の動作速度を速くすることがで
きる。つまり、周辺駆動回路部５３の電気的特性を損ね
ることなく、画素部５０の光学的特性を高めることがで
きる。すなわち、周辺駆動回路部５３に悪影響を与える
ことなく、ドライバ一体型ＬＣＤの画質を向上させるこ
とができる。
【０１２９】次に、本実施形態の製造方法を図８〜図１
２に従って順次説明する。尚、図８〜図１２において、
各図の（ａ）（ｂ）（ｃ）はそれぞれ図７の（ａ）
（ｂ）（ｃ）に対応する。
２に従って順次説明する。尚、図８〜図１２において、
各図の（ａ）（ｂ）（ｃ）はそれぞれ図７の（ａ）
（ｂ）（ｃ）に対応する。
【０１３０】（第１の製造方法）以下、本実施形態の第
１の製造方法を図２，図３，図８〜図１０に従って順次
説明する。
１の製造方法を図２，図３，図８〜図１０に従って順次
説明する。
【０１３１】工程１（図２参照）；画素６０の製造方法
については、第１実施形態の製造方法の工程１と同じで
ある。また、ゲート配線Ｇn はゲート電極８と同様の方
法で形成する。そして、ＴＦＴ４１はＴＦＴ６１と同様
の方法で形成する。
については、第１実施形態の製造方法の工程１と同じで
ある。また、ゲート配線Ｇn はゲート電極８と同様の方
法で形成する。そして、ＴＦＴ４１はＴＦＴ６１と同様
の方法で形成する。
【０１３２】工程２（図３参照）；画素６０の製造方法
については、第１実施形態の製造方法の工程２と同じで
ある。また、ドレイン配線Ｄn はドレイン電極１８と同
様の方法で形成する。そして、画素部５０と周辺駆動回
路部５３との間の配線部分および周辺駆動回路部５３を
含むデバイス全面に絶縁膜２０を形成する。
については、第１実施形態の製造方法の工程２と同じで
ある。また、ドレイン配線Ｄn はドレイン電極１８と同
様の方法で形成する。そして、画素部５０と周辺駆動回
路部５３との間の配線部分および周辺駆動回路部５３を
含むデバイス全面に絶縁膜２０を形成する。
【０１３３】工程３（図８参照）；デバイス全面の絶縁
部２０上にＳＯＧ膜３２を形成する。ＳＯＧ膜３２の形
成方法は第１実施形態と同じである。 工程４（図９参照）；画素部５０（画素６０）に対応す
るＳＯＧ膜３２上だけにレジストパターン４２を形成す
る。
部２０上にＳＯＧ膜３２を形成する。ＳＯＧ膜３２の形
成方法は第１実施形態と同じである。 工程４（図９参照）；画素部５０（画素６０）に対応す
るＳＯＧ膜３２上だけにレジストパターン４２を形成す
る。
【０１３４】工程５（図１０参照）；レジストパターン
４２をエッチング用マスクとしてＳＯＧ膜３２をエッチ
ングする。その結果、画素部５０（画素６０）にだけＳ
ＯＧ膜３２が形成され、画素部５０と周辺駆動回路部５
３との間の配線部分および周辺駆動回路部５３にはＳＯ
Ｇ膜３２が形成されていない状態になる。次に、デバイ
スの全面に絶縁膜３１を形成する。
４２をエッチング用マスクとしてＳＯＧ膜３２をエッチ
ングする。その結果、画素部５０（画素６０）にだけＳ
ＯＧ膜３２が形成され、画素部５０と周辺駆動回路部５
３との間の配線部分および周辺駆動回路部５３にはＳＯ
Ｇ膜３２が形成されていない状態になる。次に、デバイ
スの全面に絶縁膜３１を形成する。
【０１３５】この後の工程は第１実施例と同じである。 （第２の製造方法）次に、本実施形態の第２の製造方法
を図１１および図１２に従って順次説明する。
を図１１および図１２に従って順次説明する。
【０１３６】工程１；第１の製造方法の工程１と同じで
ある。 工程２；第１の製造方法の工程２と同じである。 工程３（図１１参照）；スピンコート法を用いて、デバ
イス全面の絶縁膜２０上に、前記式（１）または式
（２）に示す組成のシリコン化合物のエタノール溶液４
３を塗布する。
ある。 工程２；第１の製造方法の工程２と同じである。 工程３（図１１参照）；スピンコート法を用いて、デバ
イス全面の絶縁膜２０上に、前記式（１）または式
（２）に示す組成のシリコン化合物のエタノール溶液４
３を塗布する。
【０１３７】次に、大気中において、画素部５０（画素
６０）に対応する部分に塗布されたシリコン化合物のエ
タノール溶液４３だけに、80℃で１分間、150 ℃で１分
間、200 ℃で１分間、順次熱処理を施し、最後に窒素雰
囲気中において、370 ℃で30分間の熱処理を行う。する
と、エタノールが蒸発すると共に重合反応が進行して、
画素部５０（画素６０）に対応する部分だけに表面がほ
ぼ平坦なＳＯＧ膜３２が形成される。このとき、画素部
５０以外の部分（画素部５０と周辺駆動回路部５３との
間の配線部分、周辺駆動回路部５３）に塗布されたシリ
コン化合物のエタノール溶液４３には熱処理を施さな
い。そのため、画素部５０以外の部分のエタノール溶液
４３は硬化せずＳＯＧ膜３２は形成されない。ここで、
画素部５０（画素６０）に対応する部分だけに熱処理を
施すにはＲＴＡ法を用いればよい。
６０）に対応する部分に塗布されたシリコン化合物のエ
タノール溶液４３だけに、80℃で１分間、150 ℃で１分
間、200 ℃で１分間、順次熱処理を施し、最後に窒素雰
囲気中において、370 ℃で30分間の熱処理を行う。する
と、エタノールが蒸発すると共に重合反応が進行して、
画素部５０（画素６０）に対応する部分だけに表面がほ
ぼ平坦なＳＯＧ膜３２が形成される。このとき、画素部
５０以外の部分（画素部５０と周辺駆動回路部５３との
間の配線部分、周辺駆動回路部５３）に塗布されたシリ
コン化合物のエタノール溶液４３には熱処理を施さな
い。そのため、画素部５０以外の部分のエタノール溶液
４３は硬化せずＳＯＧ膜３２は形成されない。ここで、
画素部５０（画素６０）に対応する部分だけに熱処理を
施すにはＲＴＡ法を用いればよい。
【０１３８】このエタノール溶液の被膜の形成および熱
処理を複数回繰り返す。 工程４（図１２参照）；画素部５０以外の部分に残って
いるエタノール溶液４３をリンス液（エタノールなど）
を用いて除去する。その結果、画素部５０（画素６０）
にだけＳＯＧ膜３２が形成され、画素部５０と周辺駆動
回路部５３との間の配線部分および周辺駆動回路部５３
にはＳＯＧ膜３２が形成されていない状態になる。
処理を複数回繰り返す。 工程４（図１２参照）；画素部５０以外の部分に残って
いるエタノール溶液４３をリンス液（エタノールなど）
を用いて除去する。その結果、画素部５０（画素６０）
にだけＳＯＧ膜３２が形成され、画素部５０と周辺駆動
回路部５３との間の配線部分および周辺駆動回路部５３
にはＳＯＧ膜３２が形成されていない状態になる。
【０１３９】この後の工程は第１の製造方法と同じであ
る。尚、上記の熱処理工程は、窒素雰囲気中において、
100 ℃で１分間、200 ℃で１分間、300 ℃で１分間、22
℃で１分間、300 ℃で30分間、順次熱処理を施す方法に
置き代えてもよい。
る。尚、上記の熱処理工程は、窒素雰囲気中において、
100 ℃で１分間、200 ℃で１分間、300 ℃で１分間、22
℃で１分間、300 ℃で30分間、順次熱処理を施す方法に
置き代えてもよい。
【０１４０】このように、本実施形態の第１および第２
の製造方法は一般的な技術を用いたものであり、その実
施は簡単かつ容易である。尚、上記各実施形態は以下の
ように変更してもよく、その場合でも同様の作用および
効果を得ることができる。
の製造方法は一般的な技術を用いたものであり、その実
施は簡単かつ容易である。尚、上記各実施形態は以下の
ように変更してもよく、その場合でも同様の作用および
効果を得ることができる。
【０１４１】〔１〕ＳＯＧ膜３２として有機ＳＯＧ膜を
用いた場合、ＳＯＧ膜３２に酸素プラズマ処理を施す。
その結果、有機ＳＯＧ膜中のＣ−Ｓｉ結合がＳｉ−Ｏ−
Ｓｉ結合に変化し、有機ＳＯＧ膜に含まれる有機成分が
分解されて膜質を改善することができる。有機ＳＯＧ膜
には有機成分が含まれているため、コンタクトホール２
１を開口する際のエッチング時に、ＳＯＧ膜３２中に含
まれる水分や絶縁膜２０からの酸素供給により、各絶縁
膜２０，３１に比べてＳＯＧ膜３２が余分にエッチング
される。また、エッチングマスクとして用いるフォトレ
ジストを除去する際のアッシング処理時に、ＳＯＧ膜３
２に含まれる有機成分も分解するため、ＳＯＧ膜３２が
収縮・後退してリセスが発生してしまう。リセスが発生
すると、ＩＴＯ膜２３を形成する際に、コンタクトホー
ル２１内にＩＴＯ膜２３を十分に埋め込むことができな
くなり、良好なコンタクトが得られなくなる。
用いた場合、ＳＯＧ膜３２に酸素プラズマ処理を施す。
その結果、有機ＳＯＧ膜中のＣ−Ｓｉ結合がＳｉ−Ｏ−
Ｓｉ結合に変化し、有機ＳＯＧ膜に含まれる有機成分が
分解されて膜質を改善することができる。有機ＳＯＧ膜
には有機成分が含まれているため、コンタクトホール２
１を開口する際のエッチング時に、ＳＯＧ膜３２中に含
まれる水分や絶縁膜２０からの酸素供給により、各絶縁
膜２０，３１に比べてＳＯＧ膜３２が余分にエッチング
される。また、エッチングマスクとして用いるフォトレ
ジストを除去する際のアッシング処理時に、ＳＯＧ膜３
２に含まれる有機成分も分解するため、ＳＯＧ膜３２が
収縮・後退してリセスが発生してしまう。リセスが発生
すると、ＩＴＯ膜２３を形成する際に、コンタクトホー
ル２１内にＩＴＯ膜２３を十分に埋め込むことができな
くなり、良好なコンタクトが得られなくなる。
【０１４２】但し、上記各実施形態では段差部Ｂの段差
が大きく、その段差部Ｂを埋め込むＳＯＧ膜３２の膜厚
が厚いため、コンタクトホール２１内に露出するＳＯＧ
膜３２の膜厚は必然的に薄くなる。そのため、ＳＯＧ膜
３２に酸素プラズマ処理を施さなくてもリセスが生じる
恐れはあまりなく、高度な信頼性を要求される場合以外
には特に必要ないといえる。
が大きく、その段差部Ｂを埋め込むＳＯＧ膜３２の膜厚
が厚いため、コンタクトホール２１内に露出するＳＯＧ
膜３２の膜厚は必然的に薄くなる。そのため、ＳＯＧ膜
３２に酸素プラズマ処理を施さなくてもリセスが生じる
恐れはあまりなく、高度な信頼性を要求される場合以外
には特に必要ないといえる。
【０１４３】〔２〕ＳＯＧ膜３２の形成後にエッチバッ
クを行う。 ＳＯＧ膜３２に含まれる水分および水酸基が増大すると
ポイズンドビアなどの不良が起こる。ポイズンドビアと
は、配線に金属を用いた場合、ビアホール部に露出して
いるＳＯＧ膜に含まれる水分により、ビアホール部の配
線（上記実施形態ではコンタクトホール２１内の表示電
極４）が腐食される現象である。これを防止するには、
図１３に示すように、各絶縁膜２０，３１でＳＯＧ膜３
２を挟むと共に、絶縁膜３１を形成する前にＳＯＧ膜３
２をエッチバックすることで、コンタクトホール２１の
断面が各絶縁膜２０，３１だけで形成されるようにし
て、コンタクトホール２１内にＳＯＧ膜３２が露出され
ないようにすればよい。
クを行う。 ＳＯＧ膜３２に含まれる水分および水酸基が増大すると
ポイズンドビアなどの不良が起こる。ポイズンドビアと
は、配線に金属を用いた場合、ビアホール部に露出して
いるＳＯＧ膜に含まれる水分により、ビアホール部の配
線（上記実施形態ではコンタクトホール２１内の表示電
極４）が腐食される現象である。これを防止するには、
図１３に示すように、各絶縁膜２０，３１でＳＯＧ膜３
２を挟むと共に、絶縁膜３１を形成する前にＳＯＧ膜３
２をエッチバックすることで、コンタクトホール２１の
断面が各絶縁膜２０，３１だけで形成されるようにし
て、コンタクトホール２１内にＳＯＧ膜３２が露出され
ないようにすればよい。
【０１４４】但し、ＳＯＧ膜３２のエッチバックについ
ても、上記した酸素プラズマ処理の場合と同様な理由に
より、高度な信頼性を要求される場合以外には特に必要
ないといえる。
ても、上記した酸素プラズマ処理の場合と同様な理由に
より、高度な信頼性を要求される場合以外には特に必要
ないといえる。
【０１４５】〔３〕ＳＯＧ膜３２を感光性樹脂絶縁膜４
４に置き代える。 例えば、ポジ型の感光性樹脂絶縁膜４４を用いた場合に
は、図１４に示すように、デバイスの全面に感光性樹脂
絶縁膜４４を塗布後に、画素部５０（画素６０）上だけ
をマスク４５で覆って露光を行う。すると、画素部５０
（画素６０）に塗布された感光性樹脂絶縁膜４４だけが
感光して硬化し、画素部５０以外の部分（画素部５０と
周辺駆動回路部５３との間の配線部分、周辺駆動回路部
５３）に塗布された感光性樹脂絶縁膜４４は感光せず硬
化しない。そこで、硬化していない感光性樹脂絶縁膜４
４をリンス液を用いて除去すれば、画素部５０（画素６
０）にだけ感光性樹脂絶縁膜４４が形成される。
４に置き代える。 例えば、ポジ型の感光性樹脂絶縁膜４４を用いた場合に
は、図１４に示すように、デバイスの全面に感光性樹脂
絶縁膜４４を塗布後に、画素部５０（画素６０）上だけ
をマスク４５で覆って露光を行う。すると、画素部５０
（画素６０）に塗布された感光性樹脂絶縁膜４４だけが
感光して硬化し、画素部５０以外の部分（画素部５０と
周辺駆動回路部５３との間の配線部分、周辺駆動回路部
５３）に塗布された感光性樹脂絶縁膜４４は感光せず硬
化しない。そこで、硬化していない感光性樹脂絶縁膜４
４をリンス液を用いて除去すれば、画素部５０（画素６
０）にだけ感光性樹脂絶縁膜４４が形成される。
【０１４６】ネガ型の感光性樹脂絶縁膜４４を用いた場
合には、デバイスの全面に感光性樹脂絶縁膜４４を塗布
後に、画素部５０以外の部分上だけをマスク４５で覆っ
て露光を行う。
合には、デバイスの全面に感光性樹脂絶縁膜４４を塗布
後に、画素部５０以外の部分上だけをマスク４５で覆っ
て露光を行う。
【０１４７】〔４〕ＳＯＧ膜３２を他の塗布絶縁膜（ポ
リイミド系樹脂膜、アクリル系樹脂膜、エポキシ系樹脂
膜など）に置き代える。 〔５〕図１５に示すように、補助容量ＣS ，ＴＦＴ６
１，各配線１８，１９が形成されていない部分の各絶縁
膜２０，３１をパターニングして除去する。この場合、
各絶縁膜２０，３１は光を透過しなくてもよい。
リイミド系樹脂膜、アクリル系樹脂膜、エポキシ系樹脂
膜など）に置き代える。 〔５〕図１５に示すように、補助容量ＣS ，ＴＦＴ６
１，各配線１８，１９が形成されていない部分の各絶縁
膜２０，３１をパターニングして除去する。この場合、
各絶縁膜２０，３１は光を透過しなくてもよい。
【０１４８】〔６〕第３実施形態において、画素部５０
と周辺駆動回路部５３との間の配線部分および周辺駆動
回路部５３に形成された各絶縁膜２０，３１のうちいず
れか一方の膜を省く。
と周辺駆動回路部５３との間の配線部分および周辺駆動
回路部５３に形成された各絶縁膜２０，３１のうちいず
れか一方の膜を省く。
【０１４９】〔７〕ＴＦＴ６１を、ＬＤＤ構造ではなく
ＳＤ（Single Drain）構造またはダブルゲート構造とす
る。また、ＴＦＴ６１をＬＤＤ構造ではなくＳＤ構造と
する。
ＳＤ（Single Drain）構造またはダブルゲート構造とす
る。また、ＴＦＴ６１をＬＤＤ構造ではなくＳＤ構造と
する。
【０１５０】〔８〕ドレイン領域９とソース領域１０と
の間のチャネル領域に不純物をドーピングしてＴＦＴ６
１の閾値電圧（Ｖth）を制御する。固相成長法で形成さ
れた多結晶シリコン膜６を能動層とするＴＦＴ６１にお
いては、ｎチャネルトランジスタではディプレッション
方向に閾値電圧がシフトし、ｐチャネルトランジスタで
はエンハンスメント方向に閾値電圧がシフトする傾向に
ある。特に、水素化処理を行った場合には、その傾向が
より顕著となる。この閾値電圧のシフトを抑えるには、
チャネル領域に不純物をドーピングすればよい。
の間のチャネル領域に不純物をドーピングしてＴＦＴ６
１の閾値電圧（Ｖth）を制御する。固相成長法で形成さ
れた多結晶シリコン膜６を能動層とするＴＦＴ６１にお
いては、ｎチャネルトランジスタではディプレッション
方向に閾値電圧がシフトし、ｐチャネルトランジスタで
はエンハンスメント方向に閾値電圧がシフトする傾向に
ある。特に、水素化処理を行った場合には、その傾向が
より顕著となる。この閾値電圧のシフトを抑えるには、
チャネル領域に不純物をドーピングすればよい。
【０１５１】
〔９〕補助容量ＣS を省く。 〔１０〕ＴＦＴ６１を、プレーナ型ではなく逆プレーナ
型，スタガ型，逆スタガ型などの他の構造のＴＦＴに置
き代える。
型，スタガ型，逆スタガ型などの他の構造のＴＦＴに置
き代える。
【０１５２】〔１１〕ＴＦＴ６１を、多結晶シリコンＴ
ＦＴではなく非晶質シリコンＴＦＴに置き代える。 〔１２〕ソース電極１９を、アルミ合金ではない他の導
電材料によって形成する。そのような導電材料として
は、高融点金属単体の薄膜，高融点金属化合物，金属シ
リサイド，ドープドポリシリコンなどがある。
ＦＴではなく非晶質シリコンＴＦＴに置き代える。 〔１２〕ソース電極１９を、アルミ合金ではない他の導
電材料によって形成する。そのような導電材料として
は、高融点金属単体の薄膜，高融点金属化合物，金属シ
リサイド，ドープドポリシリコンなどがある。
【０１５３】〔１３〕ＴＦＴを画素駆動素子として用い
たトランジスタ型のアクティブマトリックス方式ＬＣＤ
だけでなく、バルクトランジスタを画素駆動素子として
用いたトランジスタ型やダイオード型のアクティブマト
リックス方式ＬＣＤに適用する。ダイオード型の画素駆
動素子には、ＭＩＭ（Metal Insulator Metal ），Ｚｎ
Ｏ（酸化亜鉛）バリスタ，ＭＳＩ（Metal Semi-Insulat
or），ＢＴＢ（Back To Back diode），ＲＤ（Ring Dio
de）などがある。
たトランジスタ型のアクティブマトリックス方式ＬＣＤ
だけでなく、バルクトランジスタを画素駆動素子として
用いたトランジスタ型やダイオード型のアクティブマト
リックス方式ＬＣＤに適用する。ダイオード型の画素駆
動素子には、ＭＩＭ（Metal Insulator Metal ），Ｚｎ
Ｏ（酸化亜鉛）バリスタ，ＭＳＩ（Metal Semi-Insulat
or），ＢＴＢ（Back To Back diode），ＲＤ（Ring Dio
de）などがある。
【０１５４】〔１４〕反射型構成をとるＬＣＤに適用す
る。この場合、各絶縁膜２０，３１は光を透過しなくて
もよい。 〔１５〕第１実施形態と第２実施形態、第２実施形態と
第３実施形態とをそれぞれ組み合わせて実施する。この
場合、組み合わせる各実施形態の相乗作用および相乗効
果を得ることができる。
る。この場合、各絶縁膜２０，３１は光を透過しなくて
もよい。 〔１５〕第１実施形態と第２実施形態、第２実施形態と
第３実施形態とをそれぞれ組み合わせて実施する。この
場合、組み合わせる各実施形態の相乗作用および相乗効
果を得ることができる。
【０１５５】〔１６〕周辺駆動回路部５３上のＳＯＧ膜
３２，液晶層３，共通電極５，透明絶縁基板２を省き、
画素部５０上にだけＳＯＧ膜３２，液晶層３，共通電極
５，透明絶縁基板２を設ける。
３２，液晶層３，共通電極５，透明絶縁基板２を省き、
画素部５０上にだけＳＯＧ膜３２，液晶層３，共通電極
５，透明絶縁基板２を設ける。
【０１５６】以上、各実施形態について説明したが、各
実施形態から把握できる請求項以外の技術的思想につい
て、以下にそれらの効果と共に記載する。 （イ）請求項１６〜２３のいずれか１項に記載の表示装
置の製造方法において、画素駆動素子を構成する半導体
層に水素化処理を施す工程を備えた表示装置の製造方
法。
実施形態から把握できる請求項以外の技術的思想につい
て、以下にそれらの効果と共に記載する。 （イ）請求項１６〜２３のいずれか１項に記載の表示装
置の製造方法において、画素駆動素子を構成する半導体
層に水素化処理を施す工程を備えた表示装置の製造方
法。
【０１５７】このようにすれば、半導体層にシリコン膜
を用いた場合、その結晶欠陥部分に水素原子が結合する
ことにより、欠陥が減って結晶構造が安定化し、電界効
果移動度を高めることができる。
を用いた場合、その結晶欠陥部分に水素原子が結合する
ことにより、欠陥が減って結晶構造が安定化し、電界効
果移動度を高めることができる。
【０１５８】（ロ）請求項１６〜２３のいずれか１項に
記載の表示装置の製造方法において、画素駆動素子を構
成する半導体層のチャネル領域に相当する部分に不純物
をドーピングする工程を備えた表示装置の製造方法。
記載の表示装置の製造方法において、画素駆動素子を構
成する半導体層のチャネル領域に相当する部分に不純物
をドーピングする工程を備えた表示装置の製造方法。
【０１５９】このようにすれば、画素駆動素子としてト
ランジスタを用いた場合、その閾値電圧を制御すること
ができる。ちなみに、本明細書において、発明の構成に
係る部材は以下のように定義されるものとする。
ランジスタを用いた場合、その閾値電圧を制御すること
ができる。ちなみに、本明細書において、発明の構成に
係る部材は以下のように定義されるものとする。
【０１６０】ａ）基板としては、石英基板や高耐熱ガラ
ス基板だけでなく、高耐熱樹脂などのあらゆる絶縁材料
による基板を含むだけでなく、表面に絶縁層を設けた金
属基板などをも含む。
ス基板だけでなく、高耐熱樹脂などのあらゆる絶縁材料
による基板を含むだけでなく、表面に絶縁層を設けた金
属基板などをも含む。
【０１６１】ｂ）表示電極としては、ＩＴＯ膜だけでな
く酸化スズ膜をも含む。 ｃ）平坦化膜としては、ＳＯＧ膜だけでなく感光性樹脂
絶縁膜、その他の塗布絶縁膜（ポリイミド系樹脂膜、ア
クリル系樹脂膜、エポキシ系樹脂膜など）をも含む。
く酸化スズ膜をも含む。 ｃ）平坦化膜としては、ＳＯＧ膜だけでなく感光性樹脂
絶縁膜、その他の塗布絶縁膜（ポリイミド系樹脂膜、ア
クリル系樹脂膜、エポキシ系樹脂膜など）をも含む。
【０１６２】
１〕画素部に悪影響を与えることなくコントラストの低
下を防止することが可能な表示装置およびその製造方法
を提供することができる。
下を防止することが可能な表示装置およびその製造方法
を提供することができる。
【０１６３】２〕画素部に悪影響を与えることなくコン
トラストの低下を防止することが可能な表示装置の製造
方法に係り、カラーフィルタを容易に製造することが可
能な製造方法を提供することができる。
トラストの低下を防止することが可能な表示装置の製造
方法に係り、カラーフィルタを容易に製造することが可
能な製造方法を提供することができる。
【０１６４】３〕画素部および周辺駆動回路部に悪影響
を与えることなくコントラストの低下を防止することが
可能なドライバ一体型の表示装置およびその製造方法を
提供することができる。
を与えることなくコントラストの低下を防止することが
可能なドライバ一体型の表示装置およびその製造方法を
提供することができる。
【０１６５】４〕画素部および周辺駆動回路部に悪影響
を与えることなくコントラストの低下を防止することが
可能なドライバ一体型の表示装置の製造方法に係り、カ
ラーフィルタを容易に製造することが可能な製造方法を
提供することができる。
を与えることなくコントラストの低下を防止することが
可能なドライバ一体型の表示装置の製造方法に係り、カ
ラーフィルタを容易に製造することが可能な製造方法を
提供することができる。
【図１】第１，２実施形態の画素の概略断面図。
【図２】第１，２実施形態の製造方法を説明するための
概略断面図。
概略断面図。
【図３】第１，２実施形態の製造方法を説明するための
概略断面図。
概略断面図。
【図４】第１，２実施形態の製造方法を説明するための
概略断面図。
概略断面図。
【図５】第１，２実施形態の製造方法を説明するための
概略断面図。
概略断面図。
【図６】第１，２実施形態の製造方法を説明するための
概略断面図。
概略断面図。
【図７】第３実施形態のＬＣＤの概略断面図。
【図８】第３実施形態の製造方法を説明するための概略
断面図。
断面図。
【図９】第３実施形態の製造方法を説明するための概略
断面図。
断面図。
【図１０】第３実施形態の製造方法を説明するための概
略断面図。
略断面図。
【図１１】第３実施形態の製造方法を説明するための概
略断面図。
略断面図。
【図１２】第３実施形態の製造方法を説明するための概
略断面図。
略断面図。
【図１３】別の実施形態の画素の概略断面図。
【図１４】別の実施形態の製造方法を説明するための概
略断面図。
略断面図。
【図１５】別の実施形態の画素の概略断面図。
【図１６】アクティブマトリックス方式ＬＣＤのブロッ
ク構成図。
ク構成図。
【図１７】画素の等価回路図。
【図１８】従来例の画素の概略断面図。
【図１９】画素の平面図。
【図２０】従来例の画素の概略断面図。
１，２…透明絶縁基板 ３…液晶層 ４…表示電極 ２０，３１…絶縁膜 ３２…平坦化膜としてのＳＯＧ膜 ４１…素子としてのＴＦＴ ４４…平坦化膜としての感光性樹脂絶縁膜 ５０…画素部 ５３…周辺駆動回路部 ６１…画素駆動素子としてのＴＦＴ ＬＣ…液晶セル ＣS …補助容量
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 (72)発明者 鈴木 浩司 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 中西 史朗 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 阿部 寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 森本 佳宏 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 米田 清 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (24)
- 【請求項１】 液晶セルの表示電極と基板との間に平坦
化膜を備えた表示装置。 - 【請求項２】 基板上に形成された液晶セルの表示電極
と、表示電極に接続される画素駆動素子と、表示電極と
基板との間に設けられた平坦化膜とを備えた表示装置。 - 【請求項３】 相対向する基板と、各基板間に配置され
た液晶層と、一方の基板上に形成された液晶セルの表示
電極と、表示電極に接続される画素駆動素子と、表示電
極と基板との間に設けられた平坦化膜とを備えた表示装
置。 - 【請求項４】 画素部と周辺駆動回路部とが同一基板上
に形成されたドライバ一体型の表示装置において、 画素部は液晶セルの表示電極と基板との間に平坦化膜を
備え、 周辺駆動回路部は基板上に形成された素子を備えた表示
装置。 - 【請求項５】 画素部と周辺駆動回路部とが同一基板上
に形成されたドライバ一体型の表示装置において、 画素部は、基板上に形成された液晶セルの表示電極と、
表示電極に接続される画素駆動素子と、表示電極と基板
との間に設けられた平坦化膜とを備え、 周辺駆動回路部は基板上に形成された素子を備えた表示
装置。 - 【請求項６】 画素部と周辺駆動回路部とが同一基板上
に形成されたドライバ一体型の表示装置において、 画素部は、相対向する基板と、各基板間に配置された液
晶層と、一方の基板上に形成された液晶セルの表示電極
と、表示電極に接続される画素駆動素子と、表示電極と
基板との間に設けられた平坦化膜とを備え、 周辺駆動回路部は基板上に形成された素子を備えた表示
装置。 - 【請求項７】 請求項４〜６のいずれか１項に記載の表
示装置において、周辺駆動回路部は、素子上に平坦化膜
を介すことなく形成された液晶層を備えた表示装置。 - 【請求項８】 請求項１〜７のいずれか１項に記載の表
示装置において、表示電極に接続される補助容量を備え
た表示装置。 - 【請求項９】 請求項２〜８のいずれか１項に記載の表
示装置において、画素駆動素子は薄膜トランジスタであ
る表示装置。 - 【請求項１０】 請求項１〜９のいずれか１項に記載の
表示装置において、平坦化膜はＳＯＧ膜である表示装
置。 - 【請求項１１】 請求項１〜１０のいずれか１項に記載
の表示装置において、平坦化膜の上下を挟む各絶縁膜を
備えた表示装置。 - 【請求項１２】 請求項１１に記載の表示装置におい
て、表示電極に対応する各絶縁膜が部分的に取り除かれ
た表示装置。 - 【請求項１３】 請求項１１または請求項１２に記載の
表示装置において、絶縁膜はシリコン酸化膜、シリコン
窒化膜、シリコン窒酸化膜からなるグループから選択さ
れた一つの膜である表示装置。 - 【請求項１４】 請求項１１または請求項１２に記載の
表示装置において、絶縁膜はプラズマＴＥＯＳ膜、プラ
ズマ酸化膜、ＥＣＲ酸化膜からなるグループから選択さ
れた一つの膜である表示装置。 - 【請求項１５】 請求項１〜１４のいずれか１項に記載
の表示装置において、着色された平坦化膜を備えた表示
装置。 - 【請求項１６】 基板上に画素駆動素子を形成する工程
と、 画素駆動素子を含む基板の全面に第１の絶縁膜を形成す
る工程と、 第１の絶縁膜上に平坦化膜を形成する工程と、 平坦化膜上に第２の絶縁膜を形成する工程と、 第２の絶縁膜上に画素駆動素子と接続される表示電極を
形成する工程とを備えた表示装置の製造方法。 - 【請求項１７】 画素部と周辺駆動回路部とが同一基板
上に形成されたドライバ一体型の表示装置の製造方法に
おいて、 画素部に対応する基板上に画素駆動素子を形成し、周辺
駆動回路部に対応する基板上に素子を形成する工程と、 画素駆動素子および素子を含む基板の全面に第１の絶縁
膜を形成する工程と、 第１の絶縁膜上に平坦化膜を形成する工程と、 画素部に対応する平坦化膜だけを残し、周辺駆動回路部
に対応する平坦化膜を除去して第１の絶縁膜を露出させ
る工程と、 平坦化膜および第１の絶縁膜の上に第２の絶縁膜を形成
する工程と、 画素部に対応する第２の絶縁膜上に画素駆動素子と接続
される表示電極を形成する工程とを備えた表示装置の製
造方法。 - 【請求項１８】 請求項１６または請求項１７に記載の
表示装置の製造方法において、画素駆動素子の形成と同
時に補助容量を形成する工程を備えた表示装置の製造方
法。 - 【請求項１９】 請求項１６〜１８のいずれか１項に記
載の表示装置の製造方法において、画素駆動素子は薄膜
トランジスタである表示装置の製造方法。 - 【請求項２０】 請求項１６〜１９のいずれか１項に記
載の表示装置の製造方法において、平坦化膜はＳＯＧ膜
である表示装置の製造方法。 - 【請求項２１】 請求項１６〜２０のいずれか１項に記
載の表示装置の製造方法において、表示電極に対応する
第１および第２の絶縁膜を部分的に取り除く工程を備え
た表示装置の製造方法。 - 【請求項２２】 請求項１６〜２１のいずれか１項に記
載の表示装置の製造方法において、第１および第２の絶
縁膜はプラズマＴＥＯＳ膜またはプラズマ酸化膜からな
り、その絶縁膜の表面にイオンを注入する工程を備えた
表示装置の製造方法。 - 【請求項２３】 請求項１６〜２２のいずれか１項に記
載の表示装置の製造方法において、第１および第２の絶
縁膜はプラズマＴＥＯＳ膜またはプラズマ酸化膜からな
り、その絶縁膜の表面に水素プラズマ処理を施す工程を
備えた表示装置の製造方法。 - 【請求項２４】 請求項１６〜２３のいずれか１項に記
載の表示装置の製造方法において、平坦化膜を着色する
工程を備えた表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19677995A JP3059915B2 (ja) | 1994-09-29 | 1995-08-01 | 表示装置および表示装置の製造方法 |
| US08/532,484 US5721601A (en) | 1994-09-29 | 1995-09-22 | Display units having two insolating films and a planarizing film and process for producing the same |
| KR1019950032324A KR100376956B1 (ko) | 1994-09-29 | 1995-09-28 | 표시장치및그제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23552294 | 1994-09-29 | ||
| JP6-235522 | 1994-09-29 | ||
| JP19677995A JP3059915B2 (ja) | 1994-09-29 | 1995-08-01 | 表示装置および表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08152651A true JPH08152651A (ja) | 1996-06-11 |
| JP3059915B2 JP3059915B2 (ja) | 2000-07-04 |
Family
ID=26509972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19677995A Expired - Lifetime JP3059915B2 (ja) | 1994-09-29 | 1995-08-01 | 表示装置および表示装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5721601A (ja) |
| JP (1) | JP3059915B2 (ja) |
| KR (1) | KR100376956B1 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10115824A (ja) * | 1996-10-09 | 1998-05-06 | Matsushita Electric Ind Co Ltd | 液晶表示パネル基板およびその製造方法 |
| JPH10239698A (ja) * | 1997-02-25 | 1998-09-11 | Sharp Corp | 液晶表示装置 |
| JP2000315734A (ja) * | 1999-03-03 | 2000-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2001318622A (ja) * | 1999-12-27 | 2001-11-16 | Sanyo Electric Co Ltd | 表示装置およびその製造方法 |
| JP2003302917A (ja) * | 2002-04-09 | 2003-10-24 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP2003308027A (ja) * | 2002-04-15 | 2003-10-31 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP2004004757A (ja) * | 2002-04-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2004046103A (ja) * | 2002-04-23 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2009032699A (ja) * | 2001-01-18 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US7598111B2 (en) | 2003-11-25 | 2009-10-06 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JP2011181938A (ja) * | 1999-03-03 | 2011-09-15 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2013077011A (ja) * | 2002-05-17 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8847316B2 (en) | 1999-03-02 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5189549A (en) * | 1990-02-26 | 1993-02-23 | Molecular Displays, Inc. | Electrochromic, electroluminescent and electrochemiluminescent displays |
| KR100242438B1 (ko) * | 1996-08-30 | 2000-02-01 | 윤종용 | 능동 행렬형 액정 표시 장치 |
| US6262784B1 (en) * | 1993-06-01 | 2001-07-17 | Samsung Electronics Co., Ltd | Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line |
| US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| JP3306258B2 (ja) * | 1995-03-27 | 2002-07-24 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US5641974A (en) | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| US5917563A (en) | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| US6800875B1 (en) * | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| TWI228625B (en) * | 1995-11-17 | 2005-03-01 | Semiconductor Energy Lab | Display device |
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US5940732A (en) * | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
| TW309633B (ja) * | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| KR100234376B1 (ko) * | 1996-04-09 | 1999-12-15 | 윤종용 | 박막 트랜지스터의 제조방법 및 이를 이용한 액정 표시장치의 제조방법 |
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| JP3317387B2 (ja) * | 1996-06-03 | 2002-08-26 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
| US6288764B1 (en) | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| TW373114B (en) | 1996-08-05 | 1999-11-01 | Sharp Kk | Liquid crystal display device |
| JP3992797B2 (ja) * | 1996-09-25 | 2007-10-17 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置 |
| JPH10104663A (ja) * | 1996-09-27 | 1998-04-24 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| JP3454340B2 (ja) * | 1996-11-22 | 2003-10-06 | シャープ株式会社 | 液晶表示装置 |
| US6088070A (en) | 1997-01-17 | 2000-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode |
| JP3782194B2 (ja) * | 1997-02-28 | 2006-06-07 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
| TW375689B (en) * | 1997-03-27 | 1999-12-01 | Toshiba Corp | Liquid crystal display device and method for manufacturing the same |
| JP3784491B2 (ja) * | 1997-03-28 | 2006-06-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| JP3656076B2 (ja) * | 1997-04-18 | 2005-06-02 | シャープ株式会社 | 表示装置 |
| KR100264162B1 (ko) * | 1997-08-28 | 2000-08-16 | 구본준 | 액정표시장치의 기판에 형성되는 패드의 구조 및 그 제조방법 |
| JP3291457B2 (ja) * | 1997-10-13 | 2002-06-10 | 三洋電機株式会社 | 半導体装置の製造方法及び液晶表示装置の製造方法 |
| US6327011B2 (en) * | 1997-10-20 | 2001-12-04 | Lg Electronics, Inc. | Liquid crystal display device having thin glass substrate on which protective layer formed and method of making the same |
| US6011274A (en) * | 1997-10-20 | 2000-01-04 | Ois Optical Imaging Systems, Inc. | X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween |
| US6359672B2 (en) | 1997-10-20 | 2002-03-19 | Guardian Industries Corp. | Method of making an LCD or X-ray imaging device with first and second insulating layers |
| US6274516B1 (en) * | 1997-10-27 | 2001-08-14 | Canon Kabushiki Kaisha | Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method |
| KR100271041B1 (ko) * | 1997-11-05 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정표시장치의 기판의 제조방법 및 액정표시장치의 기판의 구조(substrate of a siquid crystal display and method of manufacturing the same) |
| KR100271043B1 (ko) * | 1997-11-28 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same) |
| US6372535B1 (en) * | 1998-02-02 | 2002-04-16 | Samsung Electronics Co., Ltd. | Manufacturing method of a thin film transistor |
| TW370727B (en) * | 1998-06-04 | 1999-09-21 | United Microelectronics Corp | Method for removing color filter films of CMOS sensor |
| US6017780A (en) * | 1998-07-06 | 2000-01-25 | Chartered Semiconductor Manufacturing, Ltd. | Passivation scheme for LCD and other applications |
| US6350673B1 (en) * | 1998-08-13 | 2002-02-26 | Texas Instruments Incorporated | Method for decreasing CHC degradation |
| US6670209B1 (en) | 1998-09-11 | 2003-12-30 | Chartered Semiconductor Manufacturing Ltd. | Embedded metal scheme for liquid crystal display (LCD) application |
| US6338790B1 (en) * | 1998-10-08 | 2002-01-15 | Therasense, Inc. | Small volume in vitro analyte sensor with diffusible or non-leachable redox mediator |
| US6809787B1 (en) * | 1998-12-11 | 2004-10-26 | Lg.Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| JP3798186B2 (ja) * | 1999-06-14 | 2006-07-19 | 富士通株式会社 | 液晶表示基板及びその製造方法、並びに液晶表示装置 |
| US6329118B1 (en) | 1999-06-21 | 2001-12-11 | Intel Corporation | Method for patterning dual damascene interconnects using a sacrificial light absorbing material |
| JP2001209039A (ja) * | 1999-11-18 | 2001-08-03 | Nitto Denko Corp | 液晶表示装置用表面保護フィルム及び該表面保護フィルムで保護された液晶表示装置並びに該表面保護フィルムを使用した液晶表示装置の表面保護方法 |
| JP2001175198A (ja) * | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4677654B2 (ja) * | 2000-04-19 | 2011-04-27 | 日本電気株式会社 | 透過型液晶表示装置及びその製造方法 |
| JP3972354B2 (ja) * | 2000-10-17 | 2007-09-05 | セイコーエプソン株式会社 | アクティブマトリクス基板及び液晶表示装置の製造方法 |
| JP4306142B2 (ja) * | 2001-04-24 | 2009-07-29 | 株式会社日立製作所 | 画像表示装置及びその製造方法 |
| JP4002410B2 (ja) * | 2001-06-22 | 2007-10-31 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の製造方法 |
| KR100803163B1 (ko) * | 2001-09-03 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치 |
| JP3700674B2 (ja) * | 2002-05-02 | 2005-09-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4052631B2 (ja) * | 2002-05-17 | 2008-02-27 | 株式会社東芝 | アクティブマトリクス型表示装置 |
| TW583466B (en) * | 2002-12-09 | 2004-04-11 | Hannstar Display Corp | Structure of liquid crystal display |
| KR100503951B1 (ko) * | 2003-04-30 | 2005-07-26 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR20120122518A (ko) * | 2011-04-29 | 2012-11-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4239346A (en) * | 1979-05-23 | 1980-12-16 | Hughes Aircraft Company | Compact liquid crystal display system |
| JPH01156725A (ja) * | 1987-12-15 | 1989-06-20 | Seiko Epson Corp | 表示装置 |
| CA1313563C (en) * | 1988-10-26 | 1993-02-09 | Makoto Sasaki | Thin film transistor panel |
| JPH02234134A (ja) * | 1989-03-07 | 1990-09-17 | Nec Corp | 液晶表示装置用アクティブマトリクス基板 |
| US5056895A (en) * | 1990-05-21 | 1991-10-15 | Greyhawk Systems, Inc. | Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields |
| KR950001360B1 (ko) * | 1990-11-26 | 1995-02-17 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 전기 광학장치와 그 구동방법 |
| JP2625268B2 (ja) * | 1991-03-19 | 1997-07-02 | シャープ株式会社 | アクティブマトリクス基板 |
| JP3106566B2 (ja) * | 1991-07-26 | 2000-11-06 | ソニー株式会社 | 液晶表示装置および製造方法 |
| JPH0611728A (ja) * | 1992-06-29 | 1994-01-21 | Toshiba Corp | 液晶表示装置およびその製造方法 |
| US5537234A (en) * | 1993-01-19 | 1996-07-16 | Hughes Aircraft Company | Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
-
1995
- 1995-08-01 JP JP19677995A patent/JP3059915B2/ja not_active Expired - Lifetime
- 1995-09-22 US US08/532,484 patent/US5721601A/en not_active Expired - Lifetime
- 1995-09-28 KR KR1019950032324A patent/KR100376956B1/ko not_active IP Right Cessation
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10115824A (ja) * | 1996-10-09 | 1998-05-06 | Matsushita Electric Ind Co Ltd | 液晶表示パネル基板およびその製造方法 |
| JPH10239698A (ja) * | 1997-02-25 | 1998-09-11 | Sharp Corp | 液晶表示装置 |
| US9153604B2 (en) | 1999-03-02 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8847316B2 (en) | 1999-03-02 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2000315734A (ja) * | 1999-03-03 | 2000-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2011181938A (ja) * | 1999-03-03 | 2011-09-15 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2001318622A (ja) * | 1999-12-27 | 2001-11-16 | Sanyo Electric Co Ltd | 表示装置およびその製造方法 |
| US6617611B2 (en) | 1999-12-27 | 2003-09-09 | Sanyo Electric Co., Ltd. | Display unit and method of fabricating the same |
| US6905903B2 (en) | 1999-12-27 | 2005-06-14 | Sanyo Electric Co., Ltd. | Display unit and method of fabricating the same |
| JP2009032699A (ja) * | 2001-01-18 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10083995B2 (en) | 2002-04-09 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US9666614B2 (en) | 2002-04-09 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US11101299B2 (en) | 2002-04-09 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US10854642B2 (en) | 2002-04-09 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10700106B2 (en) | 2002-04-09 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US10050065B2 (en) | 2002-04-09 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US8946718B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9406806B2 (en) | 2002-04-09 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP2003302917A (ja) * | 2002-04-09 | 2003-10-24 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP2004004757A (ja) * | 2002-04-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2003308027A (ja) * | 2002-04-15 | 2003-10-31 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP2004046103A (ja) * | 2002-04-23 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2017151482A (ja) * | 2002-05-17 | 2017-08-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2019139244A (ja) * | 2002-05-17 | 2019-08-22 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
| US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2019091085A (ja) * | 2002-05-17 | 2019-06-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2019117406A (ja) * | 2002-05-17 | 2019-07-18 | 株式会社半導体エネルギー研究所 | 表示装置及び液晶表示装置 |
| JP2017173838A (ja) * | 2002-05-17 | 2017-09-28 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2020060767A (ja) * | 2002-05-17 | 2020-04-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2014158034A (ja) * | 2002-05-17 | 2014-08-28 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| JP2020177240A (ja) * | 2002-05-17 | 2020-10-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2014041386A (ja) * | 2002-05-17 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2013077011A (ja) * | 2002-05-17 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2022037166A (ja) * | 2002-05-17 | 2022-03-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7598111B2 (en) | 2003-11-25 | 2009-10-06 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3059915B2 (ja) | 2000-07-04 |
| KR100376956B1 (ko) | 2003-07-18 |
| KR960012578A (ko) | 1996-04-20 |
| US5721601A (en) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3059915B2 (ja) | 表示装置および表示装置の製造方法 | |
| KR100297599B1 (ko) | 표시장치 및 표시장치의 제조방법 | |
| US7554118B2 (en) | Thin film transistor, flat panel display having the same and a method of fabricating each | |
| JP3399432B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP2000267596A (ja) | 電気光学装置及びその製造方法 | |
| US7764325B2 (en) | Electro-optical device, method of producing the same, and electronic apparatus | |
| JP3374717B2 (ja) | 液晶表示パネルの製造方法 | |
| JP3829478B2 (ja) | 液晶パネル、それを用いた投射型液晶表示装置並びに電子機器、および液晶パネルの製造方法 | |
| US7119391B2 (en) | System and method of manufacturing a substrate device | |
| JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP3714033B2 (ja) | 半導体装置、アクティブマトリクス基板、電気光学装置、および半導体装置の製造方法 | |
| JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
| JP3965946B2 (ja) | 基板装置及びその製造方法、電気光学装置並びに電子機器 | |
| JP3714022B2 (ja) | アクティブマトリクス基板、表示装置、及び電子機器 | |
| JP3620235B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JPH11101989A (ja) | 液晶表示パネル | |
| JP3780653B2 (ja) | 液晶表示パネルの製造方法 | |
| JP2002164543A (ja) | 半導体装置、電気光学装置およびそれらの製造方法 | |
| JP3674260B2 (ja) | 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ | |
| JP2000260710A (ja) | 半導体装置の製造方法及びアニール装置 | |
| JPH11101988A (ja) | 液晶表示パネルの製造方法及び液晶表示パネル | |
| JP4522666B2 (ja) | Ｔｆｔアレイ基板、液晶パネル及び液晶プロジェクタ | |
| JP2007193260A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |