KR20120122518A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20120122518A
KR20120122518A KR1020110040718A KR20110040718A KR20120122518A KR 20120122518 A KR20120122518 A KR 20120122518A KR 1020110040718 A KR1020110040718 A KR 1020110040718A KR 20110040718 A KR20110040718 A KR 20110040718A KR 20120122518 A KR20120122518 A KR 20120122518A
Authority
KR
South Korea
Prior art keywords
electrode
drain electrode
thin film
film transistor
plasma treatment
Prior art date
Application number
KR1020110040718A
Other languages
English (en)
Inventor
오화열
서오성
박제형
최신일
우동원
박지영
송진호
김상갑
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110040718A priority Critical patent/KR20120122518A/ko
Priority to US13/244,086 priority patent/US20120273787A1/en
Publication of KR20120122518A publication Critical patent/KR20120122518A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판에서, 보호막 증착 전에 특정 값의 수소 기체와 질소 기체의 비율을 가지는 혼합 기체를 이용하여, 플라즈마 처리함으로써, 박막 트랜지스터의 성능 저하를 방지함과 동시에 투명 전극층의 헤이즈 현상을 방지할 수 있고, 보호막을 이루는 물질층을 증착한 후에, 모두 제거한 후, 다시 재증착함으로써, 최종 증착된 보호막의 헤이즈 현상을 방지할 수 있다.

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치는 박형화가 용이한 장점을 지니고 있지만, 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있어 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다. 이러한 광시야각을 구현하기 위한 방법으로서, 전기장 생성 전극을 모두 하나의 기판에 형성하는 액정 표시 장치가 주목받고 있다.
이처럼, 전기장 생성 전극을 하나의 기판에 형성하는 액정 표시 장치에 사용되는 박막 트랜지스터 표시판의 경우, 투명 전극층 바로 위에 보호막을 증착하게 된다. 이처럼 투명 전극층 바로 위에 보호막을 증착할 경우, 투명 전극층의 환원 반응에 의해 보호막이 불투명해지는 헤이즈(haze) 현상이 나타나게 된다.
따라서, 본 발명이 해결하고자 하는 기술적 과제는 두 전기장 생성 전극을 하나의 기판에 형성하는 액정 표시 장치에 사용되는 박막 트랜지스터 표시판에서 보호막의 헤이즈 현상을 방지할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트 도전체를 형성하는 단계, 상기 게이트 도전체 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체, 소스 전극 및 드레인 전극을 형성하는 단계, 상기 게이트 절연막과 상기 드레인 전극의 일부분 위에 투명 전극을 형성하는 단계, 상기 기판 위에 수소 기체와 질소 기체를 포함하는 혼합 기체를 이용하여 플라즈마 처리하는 단계, 그리고 상기 플라즈마 처리된 반도체, 상기 소스 전극 및 상기 드레인 전극, 그리고 상기 투명 전극 위에 보호막을 형성하는 단계를 포함한다.
상기 혼합 기체의 상기 수소 기체와 상기 질소 기체의 비율은 약 1:10 내지 약 1:50일 수 있다.
상기 혼합 기체의 상기 수소 기체와 상기 질소 기체의 비율은 약 1:10 내지 약 1:30일 수 있다.
상기 소스 전극 및 상기 드레인 전극은 구리를 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극은 티타늄을 포함할 수 있다.
상기 플라즈마 처리는 약 500mT 내지 약 2500mT의 압력으로 처리될 수 있다.
상기 플라즈마 처리는 0.1W/mm2 내지 약 5W/mm2일의 전원으로 처리될 수 있다.
상기 플라즈마 처리는 약 5초 내지 약 50초 동안 처리될 수 있다.
상기 보호막을 형성하는 단계는 상기 플라즈마 처리된 반도체, 상기 소스 전극 및 상기 드레인 전극, 그리고 상기 투명 전극 위에 보호막을 1차 적층하는 단계, 상기 1차 적층된 보호막을 에칭으로 모두 제거하는 단계, 그리고 상기 플라즈마 처리된 반도체, 상기 소스 전극 및 상기 드레인 전극, 그리고 상기 투명 전극 위에 보호막을 2차 적층하는 단계를 포함할 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판 위에 배치되어 있는 게이트 도전체, 상기 게이트 도전체 위에 배치되어 있는 게이트 절연막, 상기 게이트 절연막 위에 배치되어 있는 반도체, 상기 반도체와 상기 게이트 절연막 위에 배치되어 있는 소스 전극 및 드레인 전극, 상기 게이트 절연막과 상기 드레인 전극의 일부분 위에 배치되어 있으며 상기 드레인 전극 바로 위에서 직접 접촉하고 있는 투명 전극, 그리고 상기 소스 전극 및 상기 드레인 전극, 그리고 상기 투명 전극 위에 배치되어 있는 보호막을 포함하고, 상기 소스 전극 및 상기 드레인 전극, 그리고 상기 투명 전극은 수소 기체와 질소 기체를 포함하는 혼합 기체를 이용하여 플라즈마 처리된다.
상기 소스 전극 및 상기 드레인 전극은 구리를 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극은 티타늄을 포함할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판에서, 보호막 증착 전에 특정 값의 수소 기체와 질소 기체의 비율을 가지는 혼합 기체를 이용하여, 플라즈마 처리함으로써, 박막 트랜지스터의 성능 저하를 방지함과 동시에 투명 전극층의 헤이즈 현상을 방지할 수 있고, 보호막을 이루는 물질층을 증착한 후에, 모두 제거한 후, 다시 재증착함으로써, 최종 증착된 보호막의 헤이즈 현상을 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
도 3, 도 5, 도 7, 그리고 도 9는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 4는 도 3의 박막 트랜지스터 표시판의 IV-IV 선을 따라 자른 단면도이다.
도 6은 도 5의 박막 트랜지스터 표시판의 VI-VI 선을 따라 자른 단면도이다.
도 8은 도 7의 박막 트랜지스터 표시판의 VIII-VIII 선을 따라 자른 단면도이다.
도 10은 도 9의 박막 트랜지스터 표시판의 X-X 선을 따라 자른 단면도이다.
도 11a 및 도 11b는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 중 일부를 차례로 도시한 단면도이다.
도 12a 내지 도 12c는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 중 일부를 차례로 도시한 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고하면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(100) 위에 게이트선(121) 및 기준 전압선(131)을 포함하는 게이트 도전체가 형성되어 있다. 게이트선(121)은 게이트 전극(124) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
기준 전압선(131)은 일정한 기준 전압을 전달하며, 뒤에서 설명할 기준 전극(270)과의 접속을 위한 확장부(135)를 포함한다. 기준 전압선(131)은 뒤에서 설명할 기준 전극(270)과 연결되어 기준 전극(270)에 기준 전압을 전달한다. 기준 전압선(131)은 게이트선(121)과 평행할 수 있으며, 게이트선(121)과 동일 물질로 이루어질 수 있다.
게이트 도전체(121, 131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 비정질 규소 또는 다결정 규소 등으로 만들어진 섬형 반도체(154)가 형성되어 있다. 섬형 반도체(154)는 게이트 전극(124)과 적어도 일부 중첩한다.
섬형 반도체(154) 위에는 저항성 접촉 부재(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 섬형 반도체(154) 위에 배치될 수 있다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 기준 전압선(131)과 교차한다. 데이터선(171)은 게이트선(121)과 함께 화소 영역을 형성한다. 이 때, 데이터선(171)은 액정 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 제1 굴곡부를 갖을 수 있으며, 굴곡부는 화소 영역의 중간 영역에서 서로 만나 V자 형태를 이룰 수 있다. 화소 영역의 중간 영역에는 제1 굴곡부와 소정의 각도를 이루도록 굽어진 제2 굴곡부를 더 포함할 수 있다.
데이터선(171)의 제1 굴곡부는 설명할 배향막의 러빙 방향과 약 7°정도 이루도록 굽어 있을 수 있다. 화소 영역의 중간 영역에 배치되어 있는 제2 굴곡부는 제1 굴곡부와 약 7° 내지 약 15°정도 이루도록 더 굽어 있을 수 있다.
소스 전극(173)은 데이터선(171)의 일부이고, 데이터선(171)과 동일선 상에 배치된다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성되어 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 섬형 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
본 발명의 실시예에 따른 액정 표시 장치는 데이터선(171)과 동일선 상에 위치하는 소스 전극(173)과 데이터선(171)과 나란하게 뻗어 있는 드레인 전극(175)을 포함함으로써, 데이터 도전체가 차지하는 면적을 넓히지 않고도 박막 트랜지스터의 폭을 넓힐 수 있게 되고, 이에 따라 액정 표시 장치의 개구율이 증가할 수 있다.
데이터선(171)과 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal)과 구리와 같은 저저항 도전체를 포함할 수 있다. 구체적으로, 데이터선(171)과 드레인 전극(175)은 티타늄과 구리를 포함할 수 있다.
드레인 전극(175)의 일부 및 게이트 절연막(140) 위에는 화소 전극(191)이 형성되어 있다.
화소 전극(191)은 데이터선(171)의 제1 굴곡부 및 제2 굴곡부와 거의 나란한 한쌍의 굴곡변(curved edge)을 포함한다.
화소 전극(191)은 드레인 전극(175)의 일부를 덮고 있어, 그 위에 배치되어 드레인 전극(175)과 물리적 전기적으로 직접 연결된다.
화소 전극(191)은 다결정, 단결정 또는 비정질의 ITO(Indium tin oxide), 또는 IZO(Indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다.
데이터 도전체(171, 175) 및 노출된 반도체(154), 그리고 화소 전극(191) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소와 산화규소 따위의 무기 절연물로 만들어진다. 그러나 보호막(180)은 유기 절연물로 만들어질 수 있으며 표면이 평탄할 수 있다. 유기 절연물의 경우 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하일 수 있다. 보호막(180)은 또한 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
데이터 도전체(171, 175) 및 노출된 반도체(154), 그리고 화소 전극(191) 위에 보호막(180)을 형성하기 전에, 수소 기체 및 질소 기체의 비율이 약 1:10 내지 1:50인 혼합 기체를 이용하여 플라즈마 처리하거나, 보호막(180)을 이루는 물질층을 기판 전면에 적층한 후, 모두 제거한 후에, 다시 보호막(180)을 형성하여, 투명한 도전 물질로 이루어진 화소 전극(191) 바로 위에 보호막(180)을 적층하는 경우, 발생할 수 있는 보호막(180)의 헤이즈 현상을 방지할 수 있다. 이에 대하여, 뒤에서 설명하는 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 더 자세히 설명할 것이다.
보호막(180)에는 데이터선(171)의 끝 부분을 드러내는 접촉 구멍(contact hole)(도시하지 않음)이 형성되어 있고, 보호막(180) 및 게이트 절연막(140)에는 기준 전압선(131)의 확장부(135)를 드러내는 접촉 구멍(183) 및 게이트선(121)의 끝 부분을 드러내는 접촉 구멍(도시하지 않음)이 형성되어 있다.
보호막(180) 위에는 기준 전극(270)이 형성되어 있다. 기준 전극(270)은 화소 전극(191)과 중첩하며, 복수의 가지 전극(271)과 복수의 가지 전극(271)을 연결하는 가로 연결부(272) 및 가로 연결부(272)를 연결하는 세로 연결부(273)를 포함한다. 기준 전극(270)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어진다. 인접한 화소에 배치되어 있는 기준 전극(270)은 서로 연결되어 있다.
기준 전극(270)의 가로 연결부(272)는 기준 전압선(131)의 확장부(135)를 향해 뻗은 기준 전극 확장부(275)를 가진다. 서로 이웃하는 화소에 배치되어 있는 기준 전극(270)은 서로 연결되어 있다.
기준 전극(270)의 확장부(275)는 보호막(180) 및 게이트 절연막(140)에 형성되어 있는 접촉 구멍(183)을 통해 기준 전압선(131)과 물리적 전기적으로 연결된다.
도시하지는 않았지만, 기준 전극(270) 및 보호막(180) 위에는 배향막(alignment layer)이 도포되어 있고, 배향막은 수평 배향막일 수 있으며, 일정한 방향으로 러빙되어 있다. 배향막의 러빙 방향은 기준 전극(270)의 가지 전극이 뻗어 있는 방향과 약 5° 내지 10°, 보다 구체적으로는 약 7° 정도 이룰 수 있다.
화소 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 인가 받고, 기준 전극(270)은 기준 전압선(131)으로부터 일정한 크기의 기준 전압을 인가 받는다. 기준 전극(270)은 서로 연결되어, 표시 영역 외부에 배치되어 있는 기준 전압 인가부로부터 기준 전압을 인가 받지만, 표시 영역 내에서 전압 강하 등을 방지하기 위하여, 기준 전압선(131)으로부터 같은 크기의 기준 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(191)은 기준 전압을 인가 받는 기준 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 위에 위치하는 액정층(3)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 화소 전극(191)은 게이트 절연막(140)과 보호막(180) 사이에 배치되어 있고, 드레인 전극(175)의 일부를 덮어 직접 물리적 전기적으로 연결되기 때문에, 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 이용하는 액정 표시 장치는 접촉 구멍을 통해 연결되는 기존의 박막 트랜지스터 표시판을 이용하는 액정 표시 장치에 비하여 개구율이 증가하게 된다.
또한, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 데이터선(171)과 동일선 상에 위치하는 소스 전극(173)과 데이터선(171)의 일부와 나란하게 뻗어 있는 드레인 전극(175)을 포함함으로써, 데이터 도전체가 차지하는 면적을 넓히지 않고도 박막 트랜지스터의 폭을 넓힐 수 있게 되고, 이에 따라 이를 이용하는 액정 표시 장치의 개구율이 증가할 수 있다.
또한, 데이터 도전체(171, 175) 및 노출된 반도체(154), 그리고 화소 전극(191) 위에 보호막(180)을 형성하기 전에, 수소 기체 및 질소 기체의 비율이 약 1:10 내지 1:50인 혼합 기체를 이용하여 플라즈마 처리하거나, 보호막(180)을 이루는 물질층을 기판 전면에 적층한 후, 모두 제거한 후에, 다시 보호막(180)을 형성하여, 투명한 도전 물질로 이루어진 화소 전극(191) 바로 위에 보호막(180)을 적층하는 경우, 발생할 수 있는 보호막(180)의 헤이즈 현상을 방지할 수 있다.
그러면, 도 1 및 도 2와 함께, 도 3 내지 도 10, 도 11a 및 도 11b를 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 설명한다.
도 3, 도 5, 도 7, 그리고 도 9는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판의 IV-IV 선을 따라 자른 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판의 VI-VI 선을 따라 자른 단면도이고, 도 8은 도 7의 박막 트랜지스터 표시판의 VIII-VIII 선을 따라 자른 단면도이고, 도 10은 도 9의 박막 트랜지스터 표시판의 X-X 선을 따라 자른 단면도이고, 도 11a 및 도 11b는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 중 일부를 차례로 도시한 단면도이다.
먼저, 도 3 및 도 4을 참고하면, 절연 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(121) 및 기준 전압선(131)을 포함하는 게이트 도전체를 형성한다.
게이트 도전체는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위의 금속 층을 적층한 후, 사진 식각하여 형성한다.
다음으로, 도 5 및 도 6을 참고하면, 게이트 도전체 위에 게이트 절연막(140)을 적층하고, 게이트 절연막(140) 위에 섬형 반도체(154), 저항성 접촉 부재(163, 165), 그리고 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체를 형성한다. 데이터선(171)은 액정 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 제1 굴곡부를 갖을 수 있으며, 굴곡부는 화소 영역의 중간 영역에서 서로 만나 V자 형태를 이룰 수 있다. 화소 영역의 중간 영역에는 제1 굴곡부와 소정의 각도를 이루도록 굽어진 제2 굴곡부를 더 포함할 수 있다. 소스 전극(173)은 데이터선(171)과 동일선 상에 위치하고, 드레인 전극(175)은 데이터선(171)과 나란하게 뻗을 수 있다. 이에 의해, 데이터 도전체가 차지하는 면적을 넓히지 않고도 박막 트랜지스터의 폭을 넓힐 수 있게 되고, 이에 따라 액정 표시 장치의 개구율이 증가할 수 있다. 데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal)과 구리와 같은 저저항 도전체를 포함할 수 있다. 구체적으로, 데이터선(171)과 드레인 전극(175)은 티타늄과 구리를 포함할 수 있다.
도 7 및 도 8을 참고하면, 드레인 전극(175)의 일부 및 게이트 절연막(140) 위에 화소 전극(191)을 형성한다. 화소 전극(191)은 다결정, 단결정 또는 비정질의 ITO(Indium tin oxide), 또는 IZO(Indium zinc oxide) 등의 투명한 도전 물질을 적층하고 사진 식각하여 형성한다. 화소 전극(191)은 티타늄과 같은 내화성 금속과 구리를 포함하는 드레인 전극(175) 바로 위에 형성되어, 드레인 전극(175)과 직접 접촉하게 된다.
그 후, 도 9 및 도 10을 참고하면, 데이터선(171) 및 드레인 전극(175), 화소 전극(191) 및 노출된 섬형 반도체(154) 부분 위에 보호막(180)을 형성한다. 보호막(180)은 질화규소와 산화규소 따위의 무기 절연물을 포함할 수 있다.
다음으로, 도 1 및 도 2에 도시한 바와 같이, 보호막(180) 위에 기준 전극(270)을 형성한다. 기준 전극(270)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어지고, 보호막(180) 및 게이트 절연막(140)에 형성되어 있는 접촉 구멍(183)을 통해 기준 전압선(131)과 물리적 전기적으로 연결된다.
그러면, 도 11a 및 도 11b를 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 따라 보호막(180)을 형성하는 방법에 대하여 구체적으로 설명한다.
도 11a에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175), 화소 전극(191) 및 노출된 섬형 반도체(154)를 가지는 기판(110) 전면에 플라즈마 처리를 수행한다. 이 때, 플라즈마 처리는 수소 기체 및 질소 기체의 비율이 약 1:10 내지 1:50인 혼합 기체를 이용하여 실시한다. 플라즈마 처리 시, 압력은 약 500mT 내지 약 2500mT일 수 있고, 전원은 0.1W/mm2 내지 약 5W/mm2일 수 있고, 플라즈마 처리 시간은 약 5초 내지 약 50초일 수 있다.
그 후, 도 11b에 도시한 바와 같이, 플라즈마 처리한 데이터선(171) 및 드레인 전극(175), 화소 전극(191) 및 노출된 섬형 반도체(154) 부분 위에 은 질화규소와 산화규소 따위의 무기 절연물을 포함하는 보호막(180)을 적층한다. 그 후, 보호막(180)에 데이터선(171)의 끝 부분을 드러내는 접촉 구멍을 형성하고, 보호막(180)과 게이트 절연막(140)에 기준 전압선(131)의 확장부(135)를 드러내는 접촉 구멍(183)과 게이트선(121)의 끝 부분을 드러내는 접촉 구멍(도시하지 않음)을 형성한다.
이처럼, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 의하면, 보호막(180) 층을 형성하기 전에, 박막 트랜지스터와 투명한 도전체로 이루어진 화소 전극(191)이 형성되어 있는 기판(110) 전면을 수소 기체 및 질소 기체의 비율이 약 1:10 내지 1:50인 혼합 기체를 이용하여 플라즈마 처리한다. 이 때, 질소 기체는 노출된 반도체(154) 부분에 남아 있는 데이터 도전체의 구리 관련 이온이나 구리 폴리머(polymer)를 제거하고, 수소 기체는 노출된 반도체(154)의 댕글링 본드(dangling bond)를 제거한다. 구리를 포함하는 물질로 이루어진 데이터 도전체를 포함하는 박막 트랜지스터에 수소 기체를 포함하는 기체를 이용하여 플라즈마 처리하지 않게 되면, 반도체에 남아 있는 데이터 도전체의 구리 성분에 의해, 박막 트랜지스터의 성능이 저하될 수 있다. 그러나, 이러한 플라즈마 처리 과정에서, 본원 발명의 실시예에 따른 박막 트랜지스터 표시판과 같이 데이터 도전체 바로 위에 배치되어 있는 단결정 또는 비정질의 ITO(indium tin oxide), 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어진 투명 전극층의 인듐 성분은 수소 기체의 영향으로 헤이즈 현상을 일으킬 수 있다. 그러나, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 경우, 수소 기체 및 질소 기체의 비율이 약 1:10 내지 1:50, 보다 구체적으로는 약 1:10 내지 약 1:30인 혼합 기체를 이용하여 플라즈마 처리함으로써, 데이터 도전체의 구리 성분에 의한 박막 트랜지스터의 성능 저하를 방지하면서도, 수소 기체에 따른 투명 전극층의 헤이즈 현상을 방지할 수 있다.
그러면, 본 발명의 한 실험예를 참고하여, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 따른 박막 트랜지스터의 성능 및 투명 전극층과 보호막의 투과율에 대하여 설명한다.
본 실험에서는 본 발명의 실시예에 따른 박막 트랜지스터 표시판과 같이 티타늄과 구리를 포함하는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하고, 드레인 전극의 일부분 위에 바로 접촉하는 투명 전극층을 형성한 후, 그 위에 질화 규소로 이루어진 보호막을 적층하였다. 이 때, 다른 조건은 모두 동일하게 하고, 보호막을 적층하기 전에 플라즈마 처리를 하지 않은 경우(A)에 대하여, 수소 기체 및 질소 기체의 비율이 약 3:1인 혼합 기체로 플라즈마 처리한 경우(B), 수소 기체 및 질소 기체의 비율이 약 1:3인 혼합 기체로 플라즈마 처리한 경우(C), 수소 기체 및 질소 기체의 비율이 약 1:20인 혼합 기체로 플라즈마 처리한 경우(D), 수소 기체 및 질소 기체의 비율이 약 1:30인 혼합 기체로 플라즈마 처리한 경우(E), 암모니아(NH3) 기체로 플라즈마 처리한 경우(F), 질소 기체로 플라즈마 처리한 경우(G)에 대하여, 박막 트랜지스터의 특성 값과 투명 전극층과 보호막의 투과율을 측정하여 비교하였다. 아래의 표 1에 그 결과를 나타내었다. 그 결과와 관련하여, 박막 트랜지스터의 특성 값은 약 -5 내지 -5.5의 값보다 큰 값을 가지면, 즉 절대값이 5 내지 5.5보다 작으면, 표시 장치에 이용 가능한 박막 트랜지스터의 특성이라고 볼 수 있다.
경우 박막 트랜지스터 특성 투과율(%)
A -7.37 100
B -4.69 43.5
C -4.39 23.9
D -5.2 102
E -4.505 104
F -6.04 99
G -3.9 48
표 1을 참고하면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 의해 수소 기체 및 질소 기체의 비율이 약 1:10 내지 1:50, 보다 구체적으로는 약 1:10 내지 약 1:30인 혼합 기체를 이용하여 플라즈마 처리한 경우(D, E), 박막 트랜지스터의 성능은 표시 장치에서 이용 가능한 성능을 가지고, 플라즈마 처리하지 않은 경우(A)에 비하여 박막 트랜지스터의 성능이 우수하였음을 알 수 있었다. 또한, 플라즈마 처리하지 않은 경우(A)에 비하여, 투과율이 향상되었음을 알 수 있었다. 수소 기체 및 질소 기체의 비율이 약 3:1인 혼합 기체로 플라즈마 처리한 경우(B)는 플라즈마 처리하지 않은 경우에 비하여, 박막 트랜지스터의 성능은 우수하였으나, 투과율은 매우 저하되었음을 알 수 있었고, 수소 기체 및 질소 기체의 비율이 약 1:3인 혼합 기체로 플라즈마 처리한 경우(C)는 플라즈마 처리하지 않은 경우에 비하여, 박막 트랜지스터의 성능은 우수하였으나, 투과율은 매우 저하되었음을 알 수 있었다.
암모니아(NH3) 기체로 플라즈마 처리한 경우(F)는 박막 트랜지스터의 성능도 표시 장치에서 사용 가능한 범위를 벗어났으며, 투과율도 다소 저하되었음을 알 수 있었고, 질소 기체로 플라즈마 처리한 경우(G)는 박막 트랜지스터의 성능은 우수하였으나, 투과율은 매우 저하되었음을 알 수 있었다.
이처럼, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법과 같이, 데이터 도전체(171, 175) 및 노출된 반도체(154), 그리고 화소 전극(191) 위에 보호막(180)을 형성하기 전에, 수소 기체 및 질소 기체의 비율이 약 1:10 내지 1:50인 혼합 기체를 이용하여 플라즈마 처리함으로써, 박막 트랜지스터의 성능 특성 저하를 방지하면서도 수소 기체에 따른 투명 전극층의 헤이즈 현상을 방지할 수 있음을 알 수 있었다.
그러면, 도 12a 내지 도 12c을 참고하여, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다. 도 12a 내지 도 12c는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 중 일부를 차례로 도시한 단면도이다.
먼저, 도 12a에 도시한 바와 같이, 박막 트랜지스터가 형성되어 있는 기판(110)에 질소 기체와 수소 기체를 포함하는 기체를 이용하여 플라즈마 처리하여, 반도체(154)에 남아 있는 소스 전극(173) 및 드레인 전극(175)의 구리 성분에 의한 박막 트랜지스터 표시판의 성능 저하를 방지한다.
그 후, 도 12b에 도시한 바와 같이, 박막 트랜지스터가 형성되어 있는 기판(110)에 보호막(180)을 적층한다. 이 때, 화소 전극(191) 층과 보호막(180)의 계면에 헤이즈 현상이 나타날 수 있다.
다음으로, 도 12c에 도시한 바와 같이, 적층한 보호막(180)을 에칭으로 모두 제거한다. 이 때, 헤이즈 현상이 나타났던 부분도 함께 제거된다.
다음으로, 도 12d에 도시한 바와 같이, 다시 보호막(180)을 적층한다. 그 후, 보호막(180)에 데이터선(171)의 끝 부분을 드러내는 접촉 구멍을 형성하고, 보호막(180)과 게이트 절연막(140)에 기준 전압선(131)의 확장부(135)를 드러내는 접촉 구멍(183)과 게이트선(121)의 끝 부분을 드러내는 접촉 구멍(도시하지 않음)을 형성한다.
이처럼, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 의하면, 보호막(180) 층을 형성하기 전에, 박막 트랜지스터와 투명한 도전체로 이루어진 화소 전극(191)이 형성되어 있는 기판(110) 전면을 질소 기체와 수소 기체를 포함하는 기체를 이용하여 플라즈마 처리하고, 보호막(180)을 적층한 뒤, 이를 에칭으로 모두 제거하여, 박막 트랜지스터의 성능 저하를 방지하고, 수소 기체에 의한 투명 도전체의 헤이즈 현상이 발생한 부분을 제거한다. 그 후, 다시 보호막(180)을 적층함으로써, 박막 트랜지스터의 성능 특성 저하를 방지하면서도 수소 기체에 따른 투명 전극층의 헤이즈 현상을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (22)

  1. 기판 위에 게이트 도전체를 형성하는 단계,
    상기 게이트 도전체 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체, 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 게이트 절연막과 상기 드레인 전극의 일부분 위에 투명 전극을 형성하는 단계,
    상기 기판 위에 수소 기체와 질소 기체를 포함하는 혼합 기체를 이용하여 플라즈마 처리하는 단계, 그리고
    상기 플라즈마 처리된 반도체, 상기 소스 전극 및 상기 드레인 전극, 그리고 상기 투명 전극 위에 보호막을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 혼합 기체의 상기 수소 기체와 상기 질소 기체의 비율은 약 1:10 내지 약 1:50인 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 혼합 기체의 상기 수소 기체와 상기 질소 기체의 비율은 약 1:10 내지 약 1:30인 박막 트랜지스터 표시판의 제조 방법.
  4. 제3항에서,
    상기 소스 전극 및 상기 드레인 전극은 구리를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서,
    상기 소스 전극 및 상기 드레인 전극은 티타늄을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제4항에서,
    상기 플라즈마 처리는 약 500mT 내지 약 2500mT의 압력으로 처리되는 박막 트랜지스터 표시판의 제조 방법.
  7. 제4항에서,
    상기 플라즈마 처리는 0.1W/mm2 내지 약 5W/mm2일의 전원으로 처리되는 박막 트랜지스터 표시판의 제조 방법.
  8. 제4항에서,
    상기 플라즈마 처리는 약 5초 내지 약 50초 동안 처리되는 박막 트랜지스터 표시판의 제조 방법.
  9. 제1항에서,
    상기 소스 전극 및 상기 드레인 전극은 구리를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 소스 전극 및 상기 드레인 전극은 티타늄을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제9항에서,
    상기 플라즈마 처리는 약 500mT 내지 약 2500mT의 압력으로 처리되는 박막 트랜지스터 표시판의 제조 방법.
  12. 제9항에서,
    상기 플라즈마 처리는 0.1W/mm2 내지 약 5W/mm2의 전원으로 처리되는 박막 트랜지스터 표시판의 제조 방법.
  13. 제9항에서,
    상기 플라즈마 처리는 약 5초 내지 약 50초 동안 처리되는 박막 트랜지스터 표시판의 제조 방법.
  14. 제1항에서,
    상기 플라즈마 처리는 약 500mT 내지 약 2500mT의 압력으로 처리되는 박막 트랜지스터 표시판의 제조 방법.
  15. 제1항에서,
    상기 플라즈마 처리는 0.1W/mm2 내지 약 5W/mm2의 전원으로 처리되는 박막 트랜지스터 표시판의 제조 방법.
  16. 제1항에서,
    상기 플라즈마 처리는 약 5초 내지 약 50초 동안 처리되는 박막 트랜지스터 표시판의 제조 방법.
  17. 제1항에서,
    상기 보호막을 형성하는 단계는
    상기 플라즈마 처리된 반도체, 상기 소스 전극 및 상기 드레인 전극, 그리고 상기 투명 전극 위에 보호막을 1차 적층하는 단계,
    상기 1차 적층된 보호막을 에칭으로 모두 제거하는 단계, 그리고
    상기 플라즈마 처리된 반도체, 상기 소스 전극 및 상기 드레인 전극, 그리고 상기 투명 전극 위에 보호막을 2차 적층하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 소스 전극 및 상기 드레인 전극은 구리를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제18항에서,
    상기 소스 전극 및 상기 드레인 전극은 티타늄을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  20. 기판 위에 배치되어 있는 게이트 도전체,
    상기 게이트 도전체 위에 배치되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 배치되어 있는 반도체,
    상기 반도체와 상기 게이트 절연막 위에 배치되어 있는 소스 전극 및 드레인 전극,
    상기 게이트 절연막과 상기 드레인 전극의 일부분 위에 배치되어 있으며 상기 드레인 전극 바로 위에서 직접 접촉하고 있는 투명 전극, 그리고
    상기 소스 전극 및 상기 드레인 전극, 그리고 상기 투명 전극 위에 배치되어 있는 보호막을 포함하고,
    상기 소스 전극 및 상기 드레인 전극, 그리고 상기 투명 전극은 수소 기체와 질소 기체를 포함하는 혼합 기체를 이용하여 플라즈마 처리되어 있는 박막 트랜지스터 표시판.
  21. 제20항에서,
    상기 소스 전극 및 상기 드레인 전극은 구리를 포함하는 박막 트랜지스터 표시판.
  22. 제21항에서,
    상기 소스 전극 및 상기 드레인 전극은 티타늄을 포함하는 박막 트랜지스터 표시판.
KR1020110040718A 2011-04-29 2011-04-29 박막 트랜지스터 표시판 및 그 제조 방법 KR20120122518A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110040718A KR20120122518A (ko) 2011-04-29 2011-04-29 박막 트랜지스터 표시판 및 그 제조 방법
US13/244,086 US20120273787A1 (en) 2011-04-29 2011-09-23 Thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110040718A KR20120122518A (ko) 2011-04-29 2011-04-29 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120122518A true KR20120122518A (ko) 2012-11-07

Family

ID=47067220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110040718A KR20120122518A (ko) 2011-04-29 2011-04-29 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20120273787A1 (ko)
KR (1) KR20120122518A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660099B2 (en) 2014-12-05 2017-05-23 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200166791A1 (en) * 2018-11-23 2020-05-28 Innolux Corporation Panel and method for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981724A (en) * 1988-10-27 1991-01-01 Hochberg Arthur K Deposition of silicon oxide films using alkylsilane liquid sources
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JP3674953B2 (ja) * 1997-04-11 2005-07-27 株式会社日立製作所 液晶表示装置
US6678017B1 (en) * 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
JP3501793B2 (ja) * 2001-05-16 2004-03-02 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
US20040157430A1 (en) * 2003-02-07 2004-08-12 Asml Netherlands B.V. Methods and apparatus for processing semiconductor wafers with plasma processing chambers in a wafer track environment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660099B2 (en) 2014-12-05 2017-05-23 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
US20120273787A1 (en) 2012-11-01

Similar Documents

Publication Publication Date Title
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
KR101353269B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9553158B2 (en) Thin film transistor array substrate and a thin film transistor which comprise a conductive structure comprising a blocking layer and a diffusion prevention layer
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20140024267A (ko) 박막 트랜지스터, 어레이 기판 및 이들을 제조하는 방법, 표시 장치
KR101799048B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9379147B2 (en) Thin-film transistor array substrate and manufacturing method thereof
JP2013051328A (ja) アクティブマトリックス型表示素子およびその製造方法
KR20100005457A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
US9360695B2 (en) Liquid crystal display
EP2863435A1 (en) Array substrate, manufacturing method of same, and display device
KR20120075048A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US10090401B2 (en) Thin film transistor, manufacturing method thereof, and display device including the same
US20160020103A1 (en) Barrier layer, method for fabricating the same, thin film transistor and array substrate
KR101903565B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US20190172848A1 (en) Thin-film transistor substrate
US10394091B2 (en) Liquid crystal display device
US9459505B2 (en) Display device and manufacturing method thereof
KR20120122518A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102338190B1 (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
KR20070109162A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20070079377A (ko) 박막 트랜지스터 표시판 및 그 의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid