KR100376956B1 - 표시장치및그제조방법 - Google Patents

표시장치및그제조방법 Download PDF

Info

Publication number
KR100376956B1
KR100376956B1 KR1019950032324A KR19950032324A KR100376956B1 KR 100376956 B1 KR100376956 B1 KR 100376956B1 KR 1019950032324 A KR1019950032324 A KR 1019950032324A KR 19950032324 A KR19950032324 A KR 19950032324A KR 100376956 B1 KR100376956 B1 KR 100376956B1
Authority
KR
South Korea
Prior art keywords
film
substrate
insulating film
display device
pixel
Prior art date
Application number
KR1019950032324A
Other languages
English (en)
Other versions
KR960012578A (ko
Inventor
요네다기요시
모리모또요시히로
아베히사시
나까니시시로
스즈끼고지
오다노부히꼬
마사하라고
야마지도시후미
Original Assignee
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26509972&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100376956(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 산요 덴키 가부시키가이샤 filed Critical 산요 덴키 가부시키가이샤
Publication of KR960012578A publication Critical patent/KR960012578A/ko
Application granted granted Critical
Publication of KR100376956B1 publication Critical patent/KR100376956B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

제1 기판, 상기 제1 기판과 대향하는 제2 기판, 다수의 화소 구동 소자, 제1 및 제2 절연층, 평탄화막 및 액정층을 포함하는 액정 표시 장치가 제공된다. 화소 구동 소자들은 제1 기판 상에 그리고 제1 기판과 제2 기판간에 배치된다. 제1 절연층은 제1 기판 및 화소 구동 소자들 상에 증착된다. 평탄화막은 제1 절연층 상에 형성된다. 이 평탄화막은 제1 기판에 대해 거의 평탄한 표면을 제공하여, 각각의 화소 구동 소자에 대응하는 각각의 영역과 제1 기판 상의 화소 구동 소자에 인접하여 배치된 영역간의 나타난 단차 높이를 최소화한다. 제2 절연층은 평탄화막 상에 형성된다. 표시 전극은 제2 절연층 상에 형성되며, 화소 구동 소자들 각각에 전기적으로 접속된다. 액정층은 제1 기판과 제2 기판간에 배치된다.

Description

표시 장치 및 그 제조 방법
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 박막 트랜지스터를 사용한 표시 장치 및 그 제조 방법에 관한 것이다.
최근, 박막 트랜지스터(TFT ; Thin Film Transistor)를 사용한 활성 매트릭스 어드레싱 방식의 액정 디스플레이(LCD ; Liquid Crystal Display)가 고화질 표시 장치로서 주목되고 있다. 매트릭스 형태로 배치된 도트를 사용하는 도트 매트릭스 LCD는 단순 매트릭스 어드레싱 방식 및 액티브 매트릭스 어드레싱 방식의 2가지 형태로 분류된다.
단순 매트릭스 어드레싱 방식에 있어서, 매트릭스로 배치된 각 화소의 액정은 주사 신호에 동기하여 직접 구동된다, LCD의 액정 패널은 전극과 액정으로 구성된다 따라서, 주사선 수가 증대하였을 때, 각 화소에 대한 듀티 사이클이 짧아진다. 이것은 콘트라스트의 저하를 가져온다.
액티브 매트릭스 어드레싱 방식에 있어서, 매트릭스로 배치된 각 화소는 화소 구동 소자로서의 액티브 소자, 신호 축적 소자(즉, 화소 용량)를 갖는다. 구동 소자 및 축적 소자 모두 화소 내에 집적되어 있다. 각 화소는 신호 기록 동작을 행하고, 따라서 액정은 준 안정적으로 구동된다. 환언하면, 화소 구동 소자는 주사 신호에 응답하여 콘트롤된 스위치 소자로서 기능한다. 화소 구동 소자가 활성화 되었을 때, 관련하는 화소는 그 화소 구동 소자를 매개로 하여 표시 데이타를 표시하는 데이타 신호를 받아 들인다. 이것은 액정을 구동한다. 그후, 화소 구동 소자가 오프로 되었을 때, 화소에 인가된 데이타 신호는 관련하는 신호 축적 소자에 전하로서 축적된다. 이 전하의 축적에 기초하여, 액정의 구동 제어는 화소 구동 소자가 온으로 될 때까지 계속된다. 따라서, 주사선 수의 증대에 의해 각 화소를 위한 구동 시간이 감소됨에도 불구하고, 액정의 구동 제어는 영향을 받지 않으며, 또한 콘트라스트의 저하는 발생하지 않는다. 따라서, 액티브 매트릭스 어드레싱 방식은 단순 매트릭스 어드레싱 방식에 비해 우수한 고화질 표시 장치를 제공한다.
액티브 매트릭스 어드레싱 방식은 사용되는 화소 구동 소자의 타입에 따라 3단자형 트랜지스터와 다이오드 형으로 분류될 수 있다. 트랜지스터 형 매트릭스 어드레싱 방식은 다이오드 형 매트릭스 어드레싱 방식에 비해 제조하는 것이 곤란한 반면, 트랜지스터 형은 다이오드 형에 비해, 우수한 콘트라스트 및 해상도 특성을 나타낸다. 트랜지스터 형 매트릭스 어드레싱 방식은 또한 LCD 장치에 있어서 CRT 화질의 달성을 허용한다.
TFT는 트랜지스터 형의 LCD에 있어서 화소 구동 소자로서 일반적으로 사용되고 있다. TFT에 있어서 능동층은 절연 기판 상에 형성된 반도체 박막이며, 일반적으로 비정질 실리콘막 및 다결정 실리콘막이다. 이 능동층은 셀렌화 카드뮴(CdSe)이나 텔루륨(Tc)을 사용하여도 좋다. 능동층으로서 비정질 실리콘막을 사용한 TFT는 비정질 실리콘 TFT로 호칭되고, 한편 능동층으로서 다결정 실리콘막을 사용한 TFT는 다결정 실리콘 TFT라 호칭된다. 다결정 실리콘 TFT는 비정질 실리콘 TFT에 비해, 높은 전계 효과 이동도 및 높은 구동 능력을 가짐으로써 다결정 실리콘 TFT가 화소 구동 소자로서만이 아니라 논리 회로를 구성하는 소자로서도 사용된다는 잇점이 있다. 따라서, 다결정 실리콘 TFT를 사용하는 것은 LCD의 화소부 및 주변 구동 회로부를 동일 기판 상에 집적함을 허용한다. 이것은 화소 구동 소자로서의 다결정 실리콘 TFT와, 주변 구동 회로부로서의 다결정 실리콘 TFT를 동일한 공정에서 형성할 수 있게 한다.
제1도는 일반적인 액티브 매트릭스 어드레싱 방식 LCD의 구성을 나타낸 블록도이다. 이 LCD는 화소부(50)과, 이에 접속된 주변 구동 회로부(53)를 구비하고 있다. 주변 구동 회로부(53)은 게이트 드라이버(51) 및 드레인 드라이버(52)를 포함하고 있다. 화소부(50)은 복수의 주사선(즉, 게이트 배선) (G1...Gn, Gn+1...Gm)과 복수의 데이타선(즉, 드레인 배선) (D1...Dn, Dn+1...Dm)를 갖고 있다. 또한, 화소부(50)은 각 게이트 배선과 각 드레인 배선이 상호 직교하는 부분으로 배설된 사각부내에 복수의 화소(60)을 갖고 있다. 게이트 배선군은 그 게이트 배선군에 게이트신호 또는 주사 신호를 공급하는 게이트 드라이버(51)에 접속되어 있다. 드레인 배선군에 데이타 신호 또는 신호를 공급하는 드레인 드라이버(52)에 접속되어 있다. 각 드라이버(51, 52) 중에서 적어도 어느 하나는 화소부(50)와 동일 기판 상에 형성되어 있다. 이러한 LCD는 일반적으로 드라이버 일체형 또는 드라이버 내장형 LCD라 부른다. 또한, 게이트 드라이버(51)는 화소부(50)의 양측에 설치되어 있어도 좋다. 또한, 드레인 드라이버(52)는 화소부(50)의 양측에 설치되어도 좋다.
제2도는 게이트 배선(Gn)과 드레인 배선(Dn)과의 사이에 배치된 화소(60)의 등가 회로를 도시한 것이다. 화소(60)은 화소 구동 소자로서의 TFT(161), 액정 셀(LC) 및 보조 용량(CS)을 갖추고 있다. TFT(161)은 게이트 배선(Gn)에 접속된 게이트와, 드레인 배선(Dn)에 접속된 드레인을 갖는다. TFT(161)의 소스는 액정 셀(LC)의 표시 전극(즉 화소 전극)과 보조 용량(Cs)에 접속되어 있다. 이 액정 셀(LC)과 보조 용량(CS)는 상기 신호 축적 소자를 형성한다. 액정 셀(LC)의 공통전극(LCE2)에는 전압(Vcom)이 인가된다. 각 액정 셀(LC)의 공통 전극은 전체 화소(60)에 공유된 전극이다. 정전 용량은 액정 셀(LC)의 표시 전극(LCE1)과 공통전극(LCE2)와의 사이에 확립된다. 보조 용량(CS)는 TFT의 소스와 접속된 제1 전극(CSE1)과, 정전압(VR)이 인가되는 제2 전극(CSE2)를 갖는다. 제2 전극(CSE2)는 인접하는 게이트 배선(Gn+1)과 접속되어도 좋다.
게이트 배선(Gn) 상에 포지티브 전압이 인가됨에 의해, 화소(60)에 있어서 TFT(161)의 게이트에 포지티브 전압이 인가될 때, TFT(161)는 온으로 된다. 그렇게 되면, 드레인 배선(Dn)에 인가된 데이타 신호는 액정 셀(LC)와 보조 용량(CS)를 충전한다. 반대로, 게이트 배선(Gn) 상에 네가티브 전압이 인가됨에 의해서, TFT(161)의 게이트에 네가티브 전압이 인가될 때, TFT(161)이 오프로 된다. 이 시점에서 드레인 배선(Dn)에 인가되어 있는 전압은 액정 셀(LC)와 보조 용량(CS)에의해서 유지된다. 이와 같이, 화소(60)에 기입되어야 할 데이타 신호를 드레인 배선을 매개로 공급하면, 게이트 배선의 전압의 제어에 의해서, 화소(60)는 요구되는 데이타 신호를 유지함을 가능하게 한다. 액정 셀(LC)의 투과율은 그 화소(60)에 의해 유지되어 있는 데이타 신호에 따라 변화하고, 그 결과 디스플레이에 화상을 만들어 낸다.
화소(60)에 있어서 기입 특성 및 유지 특성은 중요하다. 기입 특성은 화소(50)에 특성에 응하여 미리 정해진 단위 시간 내에, 액정 셀(LC) 및 보조 용량(CS)을 기입할 수 있는 임의의 비디오 신호 전압을 나타낸다. 이 기입 특성에 있어서, 단위시간 내에 충분히 비디오 신호 전압을 기입함이 요구된다. 유지 특성은 액정 셀(LC) 및 보조 용량(CS)가 일단 기입된 비디오 신호 전압을 유지할 수 있는 시간을 나타낸다. 이 유지 특성에 있어서, 필요한 시간만큼 비디오 신호 전압을 유지할 것이 요구된다. 보조 용량(CS)는 기입 특성 및 유지 특성의 향상에 기여한다. 그 이유는 보조 용량(CS)가 정전 용량의 증대에 한계가 있는 액정 셀(LC)의 정전용량의 불충분을 보충하기 때문이다. 환언하여, 보조 용량(CS)는 증대한 정전 용량을 갖는 신호 축적 소자의 형성을 허용한다.
제3도는 종래의 LCD 장치에 있어서 화소(60)의 개략 단면을 도시한 것이다. 이 화소부(60)는 플래나 형의 다결정 실리콘 TFT로 되는 TFT(161)을 갖고 있어 투과성을 나타낸다. 화소(60)은 상호 대향하도록 배치된 투명 절연 기판(101),(102)를 갖는다. 투명 절연 기판(101) 상에는 TFT(161) 및 보조 용량(CS)가 배치되어 있다. 투명 절연 기판(102) 상에는 공통 전극(105)가 배치되어 있다. 또한, 화소(60)는 양 기판(101, 102)간에 충진된 액정으로 형성된 액정층(103)을 갖는다. TFT(161)은 투명 절연 기판(101) 상에 배치된 능동층으로서의 다결정 실리콘막(106)을 갖는다. 다결정 실리콘막(106)의 내부에는 드레인 영역(109) 및 소스 영역(110)이 소정 간격을 갖고 정의되어 있다. 드레인 영역(109) 및 소스 영역(110)은 저농도 영역(109a, 110a)와 고농도 영역(109b, 110b)를 각각 갖는다. 저농도 영역(109a, 110a)를 포함하는 다결정 실리콘막(106) 상에는 게이트 절연막(107)이 배치되어 있다. 게이트 절연막(107) 상에는 게이트 배선(Gn)으로서의 게이트 전극(108)이 배치되어 있다. 이들 드레인 영역(109), 소스 영역(110), 게이트 절연막(107) 및 게이트 전극(108)은 TFT(161)를 형성한다.
보조 용량(CS)는 TFT(161)에 근접하여 배치되어 있다. 또한, 보조 용량(CS)는 다결정 실리콘막(106)에 정의된 축적 전극(111)을 갖는다. 이 축적 전극(111)은 TFT(161)의 소스 영역(110)과 접속되어 있다. 축적 전극(111)이 정의된 다결정 실리콘막(106) 상에는 유전체막(112)이 배치되어 있다. 유전체막(112)은 게이트 절연막(107)과 동일 재질이다. 유전체막(112) 상에는 보조 용량(CS)의 제2 전극(CSE2)로서의 대향 전극(122)가 배치되어 있다. 이 대향 전극(122)는 게이트 전극(108)과 동일 물질로 되어 있다. 대향 전극(122) 및 게이트 전극(108)의 양측벽에는 절연막(113)이 각각 배치되어 있다. 또한, 대향 전극(122) 및 게이트 전극(108) 상에는 절연막(114)가 각각 배치되어 있다.
투명 절연 기판(101) 상에는 TFT(161) 및 보조 용량(CS)를 차폐하는 층간 절연막(115)이 형성되어 있다. 층간 절연막(115)는 소스 영역(110)의 고농도영역(110b) 및 드레인 영역(109)의 고농도 영역(109b)로 각각 통하는 콘택홀(117, 116)을 갖는다. 콘택홀(117) 내 및 층간 절연막(115) 상에는 소스 전극(119)가 배치되어 있고, 그 소스 전극(119)는 고농도 영역(110b)와 전기적으로 접속되어 있다. 콘택홀(116) 내 및 층간 절연막(115) 상에는 드레인 전극(118)이 배치되어 있고, 그 드레인 전극(118)은 고농도 영역(109b)과 전기적으로 접속되어 있다. 소스 전극(119) 및 드레인 전극(118)은 상호 이격되어 있다. 드레인 전극(118) 및 소스 전극(119)의 재질은 일반적으로 알루미늄 합금이 사용된다.
드레인 전극(118), 소스 전극(119) 및 층간 절연막(115)을 포함하는 기판의 전면상에는 절연막(120)이 형성되어 있다. 이 절연막(120)은 소스 전극(119)로 통하는 콘택홀(121)을 갖는다. 절연막(120) 및 콘택홀(121) 내에는 표시 전극(104)가 형성되고, 이 표시 전극(104)는 소스 전극(119)와 전기적으로 접속되어 있다. 이 표시 전극(104)는 상기 공통 전극(105)와 대향하고 있다. 표시 전극(104)의 재질은 일반적으로 ITO(Indium Tin Oxide)가 사용된다.
보조 용량(CS)은 축적 전극(111), 유전체막(112) 및 대향 전극(122)을 적층한 구조로 된다. 이 구조는 표면에 단차부(B)을 갖는 표시 전극(104)를 형성한다. 이 단차부(B)는 보조 용량(CS) 상에 배치된 표시 전극(104)의 제1 부분과 절연막(120)상에 배치된 표시 전극(104)의 평탄한 제2 부분(C)과의 사이에 형성된다. 이 단차부(B)는 보조 용량(CS)의 아웃 라인을 따라 단면 형상을 갖고, 또한 평탄한 부분(C)에 대하여 어느 정도의 경사 각도 θ를 갖는다. 따라서, 단차부(B) 상의 액정층(103)은 불균일한 두께를 갖고, 그 층(103) 내의 액정 분자는 불균일하게배향되어 있다. 이것은 표시 전극(104)를 사용한 액정층(103)의 광투과 및 광차단의 제어를 곤란하게 하여, 항상 광투과의 상태를 발생한다. 따라서, 단차부(B)에서는 항상 광 투과의 상태로 되어 콘트라스트가 저하한다.
제4도는 화소(60)의 평면도를 도시한 것이다. 제3도는 제4도의 A-A선을 따른 단면을 나타낸 것이다. 제3도를 알기 쉽게 나타내기 위해서, 제3도의 일부의 부재는 제4도와 대응하고 있지 않다. 제4도에 도시한 바와 같이, 단차부(B)(사선으로 도시)는 화소(60)의 중심부를 포함하는 위치에 형성되어 있으므로, 그 단차부(B)에 있어서 저하한 콘트라스트는 사용자의 눈에 특히 인식될 수 있다. 따라서, LCD의 화질은 대폭으로 저하한다. 또한, 단차부(B)에 있어서 표시 전극(104)은 박막을 갖기 때문에, 그 저항치의 증대 및 단선 등의 문제가 일어나기 쉽게된다.
그래서, 표시 전극(104)의 표면이 평탄화될 수 있게 하기 위해서, 표시 전극(104)와 층간 절연막(115)와의 사이에 평탄화막을 배치하는 것이 제안되어 있다. 예를 들면, 일본국 특허 공개 평2-234134호 공보는 평탄화막으로서 SOG(Spin On Glass) 막 또는 아크릴 수지 코팅막 등을 사용함을 개시하고 있다. 일본국 특허 공개 평 4-31826공보도, 동일하게, 평탄화막으로서 SOG막을 사용하는 것을 개시하고 있다. 이 SOG막은 실리콘 화합물을 유지 용제로 용해한 용액, 및, 그 용액으로 부터 형성되는 이산화 실리콘을 주성분으로 한다. SOG막은 스핀 코팅법으로 형성된다. 스핀 코팅법에서는 실리콘 화합물을 유기 용제로 용해한 용액을 기판 상에 떨어뜨리고 기판을 회전시킨다. 용액은 홈 형상부분에는 두꺼운 막을, 돌출된 부분에는 박막을 형성한다. 그 결과, 용액 피막은 배선에 의해서 기판 상에 형성된 단차들이 보상되도록 형성되어, 용액 피막은 표시 전극(104)를 평탄화한다. 다음에, 열처리를 실시하여 유기 용제를 증발시킴과 동시에 중합 반응을 진행시켜, 평탄한 표면을 갖는 SOG막을 형성한다.
SOG막에는 무기 SOG막과 유기 SOG막이 있으며, 무기 SOG막은 일반식(1)로 표시되는 바와 같이, 실리콘 화합물 중에 유기 성분을 포함하지 않는다.
[SiO2]n...(1)
유기 SOG막은 일반식(2)로 표시되는 바와 같이, 실리콘 화합물 중에 유기 성분을 포함한다.
[RxSiOy]n ...(2)
이 식에서 n, X, Y는 정수, R은 알킬기 또는 아릴기이다.
무기 SOG막은 수분 또는 수산기를 다중으로 포함하고 있을 뿐만아니라, 높은 흡습성을 나타낸다. 또한, 이 무기 SOG막은 CVD(화학 기상 증착)법으로 형성된 실리콘막에 비해 부서지기 쉬우며, 0.5 μm 이상의 막 두께에서는 열처리 시에 크랙(crack)이 발생하기 쉽다고 하는 단점을 갖는다. 한편, 유기 SOG막은 분자 구조상, 알킬기 또는 아릴기로 결합이 닫혀져 있는(blocked) 부분이 있다. 이것은, 열처리 시에 있어서 크랙의 발생을 억제하여, 0.5 내지 μm 정도의 막두께를 갖는 유기 SOG막 형성을 가능하게 한다. 따라서, 유기 SOG막을 사용하는 것은 두꺼운 막 두께를 갖는 층간 절연막을 얻는 것을 가능하게 하여, 그 결과, 기판 상의 나타난 단차에 대해서도 충분히 보상하여 평탄화가 가능하게 된다. 그러나, 무기 SOG막에비해 작은 것이기 때문에, 유기 SOG막도 수분 및 수산기를 포함하는 이상, 높은 흡습성을 나타낸다. 또한, SOG막은 CVD법으로 형성된 실리콘 산화막에 비해 낮은 절연성 및 낮은 기계적 강도를 갖는다. 따라서, 표시 전극(104)과 층간 절연막(115)와의 사이에 SOG막을 배치하는 것은 SOG막에 포함되어 있는 수분 및 수산기가 보조 용량(CS), TFT(161), 액정층(103), 배선으로서의 드레인 전극 및 소스 전극(118, 119)에 영향을 미칠 우려가 있기 때문이다. 예를 들면, 수분 및 수산기는 보조 용량(CS) 및 TFT(161)에 핫 캐리어 내성의 열화, 각 배선(118, 119)의 저항치의 증대 및 단선을 갖게 될 우려가 있다. 더욱이, SOG막은 액정층(3)에 포함되어 있는 수분을 흡수하여, 수분이 더욱 증가할 우려가 있다. 이에 더하여, 낮은 기계적 강도를 갖는 SOG막은 화소부(50) 전체의 기계적 강도의 저하를 갖고 온다.
일본국 특허 공개 평 4-31826호 공보는 역 스태거형의 TFT 상에 보호막을 형성하고, 그 보호막 상에 SOG 막을 형성하는 것을 개시하고 있다. 이 보호막에는 실리콘 질화막이나 실리콘 산화막이 사용되며, CVD법에 의해 형성된다. 이 보호막은 SOG막에 포함되어 있는 수분 및 수산기가, TFT 및 배선에 가해지는 악영향을 방지한다. 그러나, 이 보호막은 SOG막에 포함되어 있는 수분 및 수산기가 액정층에 가해지는 악영향을 방지할 수 없다. 또한, 보호막은 SOG막이 액정층에 포함되어 있는 수분을 흡수하여 그에 포함되어 있는 수분이 증가됨을 방지할 수 없다.
그런데, 컬러 화상을 표시하기 위한 LCD 장치는 3원색인 적, 녹, 청(RGB;Red Green Blue)의 컬러 필터를 갖고 있을 필요가 있다. 예를 들면, 단패널형(single panel type) 액정 프로젝터 LCD 장치 또는 직시용(direct vision) LCD 장치에 있어서, 화소부(50) 내의 3개의 화소들은 하나의 그룹으로서 정의된다. 각 그룹 내의 3개의 화소들(60)은 각각 RGB(적, 녹, 청)컬러 필터들을 갖는다. 3원색 RGB의 각색에 대응한 3-패널형 화소부(50)을 사용한 3-패널형 액정 프로젝터용 LCD장치는 각 화소부(50)에 있어서 RGB의 컬러 필터를 각각 갖는다. 이 3-패널형 액정 프로젝터용 LCD장치는 각 화소부(50)로부터 투영된 화상을 1개의 화상으로 합성한다.
제5도는 종래의 LCD 장치에 있어서 컬러 필터(162)를 갖는 화소(60)의 개략 단면을 나타낸 것이다. 투명 절연 기판(102) 상에 컬러 필터(162)가 배치되어, 그 컬러 필터(162) 상에는 액정 LC의 공통 전극(105)이 배치되어 있다. 이 컬러 필터(162)의 재질은 일반적으로 합성 수지이며, 이 수지는 염료나 안료에 의해 착색된다. 이와 같은, 컬러용 LCD 장치를 제조하는 경우, 투명 절연 기판(102) 상에 컬러 필터(162)를 형성하는 공정이 필요하게 된다. 이것은 단색용 LCD 장치에 비해 제조공정이 복잡해진다.
본 발명의 주요 목적은 평탄한 표면을 갖는 표시 전극을 구비함과 동시에, 액정층에의 악영향이 없는 표시 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명의 제2 목적은 컬러 필터를 갖는 표시 장치가 간략화 된 제조 방법을 제공하는 것에 있다.
본 발명의 제3 목적은 평탄한 표면을 갖는 표시 전극을 구비함과 동시에, 액정층에의 악영향이 적은 드라이버 내장형의 표시 장치 및 이 장치의 간략화 된 제조방법을 제공함에 있다.
본 발명의 제4 목적은 컬러 필터를 구비한 드라이버 내장형 표시 장치의 간략화 된 제조 방법을 제공하는 것이다.
전술한 목적 및 기타 목적을 달성하기 위해서 본 발명의 목적에 따라, 개선된 액정 표시 장치에 있어서, 제1 기판, 상기 제1 기판과 대향하는 제2 기판, 다수의 화소 구동 소자, 제1 및 제2 절연층, 평탄화막 및 액정층을 포함하는 액정 표시 장치가 제공된다. 화소 구동 소자들은 상기 제1 기판 상에 그리고 상기 제1 기판과 상기 제2 기판간에 배치된다. 상기 제1 절연층은 상기 제1 기판 및 상기 화소 구동 소자들 상에 증착된다. 상기 평탄화막은 상기 제1절연층 상에 형성된다. 이 평탄화막은 상기 제1 기판에 대해 거의 평탄한 표면을 제공하여, 각각의 화소 구동 소자에 대응하는 각각의 영역과 상기 제1 기판 상의 화소 구동 소자에 인접하여 배치된 영역간의 나타난 단차 높이를 최소화한다. 제2 절연층은 평탄화막 상에 형성된다. 표시 전극은 상기 제2 절연층 상에 형성되며, 화소 구동 소자들 각각에 전기적으로 접속된다. 액정층은 제1 기판과 상기 제2 기판간에 배치된다.
화소 구동 소자들을 포함하는 화소부를 갖는 액정 표시 장치를 제조하는 방법은 (A) 기판 상에 화소 구동 소자들을 형성하는 단계, (B) 기판의 전표면 상에 있으며 또한 상기 화소 구동 소자들 상에 놓인 제1 절연막을 형성하는 단계, (C) 상기 제1 절연막 상의 거의 평탄한 표면을 제공하기 위한 평탄화막을 형성하는 단계, (D) 평탄화막 상에 제2 절연막을 형성하는 단계, 및 (E) 화소 구동 소자들 각각에 접속된 소자 전극을 제2 절연막 상에 형성하는 단계를 포함한다.
신규한 본 발명의 특징이 첨부된 청구 범위에 상세히 설정되어 있다. 본 발명의 목적들 및 이점과 더불어 본 발명에 대해서 첨부한 도면에 따라 취해진 본 바람직한 실시예에 대한 다음의 설명을 참조로 잘 이해될 수 있을 것이다.
제1 실시예
본 발명에 따른 제1 실시예를 제6도 내지 제11도에 따라 설명한다. 제6도는 제1도의 액티브 매트릭스 어드레싱 방식의 LCD가 갖는 화소(60)의 개략 단면을 도시한 것이다. 이 화소(60)는 플래나 형의 다결정 실리콘 TFT로 된 TFT(61)를 갖고, 투과성을 나타낸다. 화소(60)는 서로 대향하고 있는 한 쌍의 투명 절연 기판을 갖는다. 투명 절연 기판(1) 상에는 TFT(61) 및 보조 용량(CS)가 배치되어 있다. 투명 절연 기판(2) 상에는 공통 전극(5)이 배치되어 있다. 또한, 화소(60)은 화소기판(1, 2)간에 충진된 액정에 의해 형성된 액정층(3)을 갖는다. TFT(61)는 투명 절연 기판(1) 상에 배치된 능동층으로서의 다결정 실리콘막(6)을 갖는다. 다결정 실리콘막(6)의 내부에 드레인 영역(9) 및 소스 영역(10)이 소정 간격으로 이격되어 정의되어 있다. 드레인 영역(9) 및 소스 영역(10)은 저농도 영역(9a, 10a)와 고농도 영역(9b, 10b)를 각각 갖는다. 저농도 영역(9a, 10a)를 포함하는 다결정 실리콘막(6)에는 게이트 절연막(7)이 배치되어 있다. 게이트 절연막(7) 상에는 게이트 배선으로서의 게이트 전극(8)이 배치되어 있다. 이들 드레인 영역(9), 소스 영역(10), 게이트 절연막(7) 및 게이트 전극(8)은 TFT(61)를 형성한다. 따라서, 이 TFT(61)는 드레인 영역(9) 및 소스 영역(10)이 저농도 영역(9a, 10a) 및 고농도 영역(9a, 10b)을 각각 갖는 LDD(Lightly Doped Drain) 구조이다.
보조 용량(CS)는 TFT(61)의 근방에 배치되어, 그 TFT(61)와 동일 공정으로 형성된다. 보조 용량(CS)는 다결정 실리콘막(6)으로 정의된 축적 전극(11)을 갖는다. 이 축적 전극(11)은 TFT(61)의 소스 영역(10)과 접속되어 있다. 축적 전극(11)이 정의된 다결정 실리콘막(6) 상에는 유전체막(12)이 배치되어 있다. 유전체막(12)은 게이트 절연막(7)과 동일 재질이며, 또한 동일 공정으로 형성된다. 유전체막(12)상에는 보조 용량(CS)의 대향 전극(22)이 배치되어 있다. 이 대향 전극(22)는 게이트 전극(8)과 동일 재질이며, 또한 동일 공정으로 형성된다. 대향 전극(22) 및 상기 게이트 전극(8)의 양측벽에는 절연막(13)이 각각 배치되어 있다. 또한, 대향 전극(22) 및 게이트 전극(8) 상에는 절연막(14)가 각각 배치되어 있다.
투명 절연 기판(1) 상에는 TFT(61) 및 보조 용량(CS)를 차폐하는 층간 절연막(15)가 배치되어 있다. 이 층간 절연막(15)는 소스 영역(10)의 고농도 영역(10b) 및 드레인 영역(9)의 고농도 영역(9b)로 통하는 콘택홀(17, 16)을 갖는다. 콘택홀(17)내 및 층간 절연막(15) 상에는 소스 전극(19)가 배치되어 있고, 그 소스 전극(19)는 고농도 영역(10b)가 전기적으로 접속되어 있다. 콘택홀(16) 내 및 층간 절연막(15)상에는 드레인 배선으로서의 드레인 전극(18)이 배치되어 있고, 그 드레인 전극(18)은 고농도 영역(9b)와 전기적으로 접속되어 있다. 소스 전극(19) 및 드레인 전극(18)은 상호 이격되어 있다. 드레인 전극(18) 및 소스 전극(19)의 재질은 일반적으로 알루미늄 합금이 사용된다. 각 전극(4, 18, 19)은 일반적으로 스퍼터 링에 의해서 형성된다.
드레인 전극(18), 소스 전극(19) 및 층간 절연막(15)을 포함하는 기판의 전면 상에는 1000Å의 두께를 갖는 제1 절연막(20)이 배치되어 있다. 제1 절연막(20) 상에는 평탄화막으로서의 SOG막(32)이 배치되어 있다. 이 SOG막(32)는 보조용량(CS)및 TFT(61)를 배치한 것에 의해서 제1 절연막(20) 상에 생긴 요철을 해소하여, 평탄한 표면을 갖는다. 이 SOG막(32)는 단차부(B)를 포함하는 홈 형상 부분에 대해서, 5000-10000Å의 범위의 막 두께를 갖고 있다. SOG막(32) 상에는 1000Å의 막 두께를 갖는 제2 절연막(31)이 배치되어 있다. 이들 제1 및 제2 절연막(20, 31) 및 SOG막(32)는 소스 전극(19)로 통하는 콘택홀(21)을 갖는다. 제2 절연막(31) 상에 그리고 콘택홀(21) 내에는 표시 전극(4)이 배치되어, 이 표시 전극(4)는 소스 전극(19)과 전기적으로 접속되어 있다. 이 표시 전극(4)는 평탄한 표면을 가지며, 상기 공통 전극(5)과 대향하고 있다. 표시 전극(4)의 재질은 일반적으로 ITO가 사용된다. 이와 같은 표시 전극(4)이 평탄한 표면을 갖는 것은 액정층(3) 중의 액정 분자의 균일한 배향을 허용하여, 그 결과, 화소(60)의 콘트라스트의 저하가 방지된다. 이것은 LCD의 화질 향상에 공헌한다. SOG막(32)이 평탄한 표면을 갖는 것은 후기하는 제조 공정에 있어서 균일한 막 두께를 갖는 표시 전극(4) 형성을 용이하게 하여, 저항치의 증대나 단선 등을 회피하는 것을 가능하게 한다.
제1 및 제2 절연막(20, 31)에는 이하에 나타낸 바와 같은 성질을 갖는다.
(1) 높은 절연 특성 및 기계적 강도를 갖는다.
(2) 수분 및 수산기를 포함하지 않으며, 수분 및 수산기를 통과시키지 않는다.
(3) 보조 용량(CS), TFT(61), 액정층(3), 배선(18), (19) 등에 악영향을 미치는 것과 같은 물질을 포함하지 않는다.
(4) 광 투과를 방해하지 않는다.
이와 같은 성질을 갖는 제1 및 제2 절연막(20, 31)의 상세에 있어서는 후기하는 제조 방법에서 설명한다. SOG막(32)을 제1 및 제2 절연막(20, 31)간에 개재된 샌드위치 구조를 채용하는 것은 이하에 나타낸 바와 같은 작용 및 효과를 갖는다.
(1) 각각의 막(20, 32, 31)은 층간 절연막으로의 역할을 가지며, 이 절연막은 높은 절연성 및 기계적 강도를 갖는다. 이것은 화소부(50) 전체가 높은 기계적 강도를 갖는 것을 가능하게 한다.
(2) SOG막(32)의 하층에 배치된 제1 절연막(20)은 SOG막(32)에 포함되는 수분 및 수산기가 보조 용량(CS), TFT(61), 배선(18, 19)에 미치는 악영향을 방지한다.
(3) SOG막(32) 상층에 배치된 제2 절연막(31)은 SOG막(32)에 포함되어 있는 수분 및 수산기가 액정층(3)에 미치는 악영향을 방지함과 동시에, SOG막(32)이 액정층(3)에 포함되어 있는 수분을 흡수함을 방지한다,
제조 방법
공정 1 : 제7도에 도시한 바와 같이, 투명 절연 기판(1)(석영 글래스, 고내열 글래스) 상에 막 두께 500Å 으로 도정하지 않은(언도핑;undoptin) 다결정 실리콘막(6)을 형성한다.
다결정 실리콘막(6)은 다음과 방법들에 따라서 형성될 수 있다.
1. CVD법 또는 PVD(Physical Vapor Depositon) 방법
이 방법에서는 다결정 실리콘막(6)이 직접 형성된다. CVD법에는 상압(atmosphere) CVD법, 감압(vacuum) CVD법, 플라즈마 CVD법, ECR(ElectronCyclotron Resonance) 플라즈마 CVD법, 광여기(photo excited) CVD법 등이 있다. 또한, PVD 법에는 증착법, EB(Electron Beam) 증착법, MBE(Molecular Beam Epitaxy) 법, 스퍼터 법 등이 있다. 이 중에는 모노실란(SiH4) 또는 디실란(Si2H6)의 열분해를 이용하는 감압 CVD법이 일반적이며, 가장 고품질인 다결정 실리콘막(6)을 형성할 수 있다. 감압 CVD법에는 처리 온도가 약 550℃ 이하에서는 비정질, 약 620℃ 이상에서는 다결정으로 된다. 또한, 플라즈마 내에서 모노실란 또는 디실린의 열분해를 이용하는 플라즈마 CVD법도 이용된다. 플라즈마 CVD법의 처리온도는 300℃ 정도에서, 수소를 첨가하면 반응이 촉진되어 비정질 실리콘막이 형성된다. 불활성 가스(헬륨, 네온, 아르곤, 크립톤, 크세논, 라돈)을 첨가하면 플라즈마가 여기되어, 임의의 처리 온도에서도 다결정 실리콘막이 형성된다.
(2) 고상(solid-phase) 성장 방법 및 용융 재결정화 방법
이 방법에서는 비정질 실리콘막을 형성한 후에 다결정화시킨 다결정 실리콘막(6)들 형성한다. 고상 성장법은 비정질 실리콘막에 600℃ 전후에서 20시간 전후의 장시간의 열처리를 행하므로써, 고체 그대로 다결정화시켜 다결정 실리콘막을 얻는다. 용융 재결정화법은 비정질 실리콘막의 표면만을 용융시켜 기판 온도를 600℃ 이하로 유지하여 재결정화를 도모한다. 이 방법에는 레이저 어닐링 및 RTA가 포함된다. 레이저 어닐법은 비정질 실리콘막의 표면을 레이저를 조사함에 의해서 가열 용융시킨다. RTA법은 비정질 실리콘막의 표면을 램프광을 조사하여 가열 용융시킨다. 고상 성장법 또는 용융 재결정화법을 사용하여 기판 온도가 600℃ 이하로 유지하는 것은 투명 절연 기판으로서 고내열 글래스를 사용하는 것을 허용한다. 석영글래스는 대형화에 수반하여 현저하게 고가로 되는 것이고, 현재의 경우 대형화에는 한계가 있다. 이것은 기판의 사이즈를 제한한다. 이 때문에, LCD의 경제적으로 합리적인 판넬 크기는 No.2 이하로 될 것이다. 이 판넬 크기는 비디오 카메라의 뷰파인더용 및 액정 프로제트용 LCD에는 적당하지만 이는 너무 작기 때문에 직시용 LCD에는 사용할 수 없다. 한편, 고내열 글래스는 석영 글래스의 약 1/10의 가격으로 길이의 제한도 없다. 현재, LCD용으로 시판되어 있는 고내열 글래스(예를 들면, 미국 코닝 인크. 제품의 '7059')은 600℃정도의 내열성을 갖는다. 그래서, 투명 절연 기판에 고내열 글래스를 사용하여, 600℃ 정도 이하의 저온 상태(저온 프로세스라 함)에서 다결정 실리콘 TFT를 형성하는 것이 요구되고 있다. 또한, 1000℃ 정도의 고온 상태에서 다결정 실리콘 TFT를 형성하는 공정은 저온 프로세스에 대하여 고온 프로세스라 한다.
다음에, 다결정 실리콘막(6) 상에 각각의 막 두께가 1000Å의 게이트 절연막(7) 및 유전체막(12)를 동시에 형성한다. 게이트 절연막(7) 및 유전체막(12)의 형성 방법으로서는 이하의 것을 들 수 있다.
[1] 고온 산화법(건 산소를 사용하는 드라이 산화법; 습 산소를 사용하는 습식산화법, 수증기 분위기중에서의 산화법); 저온 산화법(고압 수증기 분위기 중에서의 산화법; 산소 프라즈마 중에서의 산화법); 양극 산화법. 이들 산화법에 의해 실리콘 산화막이 형성된다.
[2] CVD법 및 PVD법을 포함하는 피착법: 실리콘 산화막, 실리콘 질화막 또는, 실리콘 질산화막(SiOxNy)가 이들 방법에 의해서 형성된다. 이 경우, 각막을 조합시켜 다층 구조로 하여도 좋다. CVD법에 의한 실리콘 산화막의 형성에 있어서, 모노실란 또는 디실란의 열분해, TEOS(Tetra-Ethyl-Ortho-Silicate 또는 tetra-ethoxy-silane) 등의 유기 옥시실란의 분해법, 할로겐화 규소의 가수 분해가 행하여진다. CVD법에 의한 실리콘 질화막의 형성에 있어서, 암모니아 및 디클로로실란(SiH2Cl2), 암모니아 및 모노실란, 질소 및 모노실란 등의 열분해가 행하여진다. 실리콘 질산화막은 산화막 및 질화막의 각각의 특성을 갖고, CVD법에 의한 산화질소(N2O)를 소량 도입하는 것으로 형성되며, 또한 게이트 절연막(7) 및 유전체막(12)의 형성에도 고온 프로세스 및 저온 프로세스가 있다. 고온 프로세스에서는 일반적으로 상기한 고온 산화법이 사용된다. 한편, 저온 프로세스에서는 일반적으로 상기한 산소 플라즈마 중에서의 산화법이나 피착법 등이 사용되며, 600℃ 정도이하의 처리 온도에서 수행될 수 있다.
다음에, 유전체막(12)을 제외한 게이트 절연막(7) 상에만 레지스트 패턴(도시 없음)을 형성한다. 계속하여, 레지스트 패턴을 마스크로 하여 다결정 실리콘막(6)에 축적 전극(11)이 정의된다. 축적 전극(11)은 고온 프로세스 또는 저온 프로세스에 의해 형성된다. 고온 프로세스에서는 막(6)에 이온 주입 후에 고온의 열처리를 행하여 불순물을 활성화시킨다. 저온 프로세스에서는 포스핀 가스(PH3) 또는 디보란가스(B2H9)와 수소 가스와의 혼합 가스에 의해 막(6)에 이온 샤워(ion shower)를 조사(irradiation)함으로서, 특별한 열처리 공정을 하지 않고, 불순물의 주입과 활성화를 동시에 행한다. 또한, 저온 프로세스에서는 불순물 이온을 주입한후에, 600℃ 정도 이하의 저온에서 수 시간 내지 수십 시간의 열처리를 행하여, 불순물을 활성화시키는 것도 있다. 이 경우, 레지스트 패턴이 형성되어 있는 게이트 절연막(7)의 밑에 있는 다결정 실리콘막(6)의 일부 영역에는 불순물이 주입됨이 없어, 그 결과, 그 일부 영역은 논도프로 유지된다. 그 일부 영역은 소스 영역(10) 및 드레인 영역(9), 각 영역(9, 10)간의 채널 영역을 포함한다.
다음에, 레지스터 패턴을 제거한다. 계속하여, 게이트 절연막(7) 및 유전체막(12) 상에, 각각 막 두께 3000Å의 게이트 전극(8) 및 대향 전극(22)을 동시에 패턴 형성한다. 이것에 의해 소망하는 패턴을 갖는 게이트 전극(8) 및 대향 전극(22)를 얻는다. 게이트 전극(8) 및 대향 전극(22)은 CVD법 또는 PVD법으로 형성되고, 그 재질로서는 불순물이 도프된 다결정 실리콘(도프 폴리 실리콘), 금속 실리사이드, 폴리사이드 및 고융점 금속 단체가 열거된다.
다음에, 게이트 전극(8) 및 대향 전극(22) 상에 절연막(14)을 형성한다. 절연막(14)는 각각이 CVD법 또는 PVD법에 의해 형성되는 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막을 포함한다. 계속하여, 자기 정합 기술에 따라서, 절연막(14) 및 게이트 전극(8)을 마스크로 하여 다결정 실리콘막(6)에 저능도 영역(9a, 10a)을 형성한다. 저농도 영역(9a, 10a)의 형성 방법은 주입하는 불순물의 농도가 낮은 점을 제외하면 축적 전극(11)의 형성 방법과 동일하다. 이 절연막(14)을 형성하는 이유는 저농도 영역(9a, 10a)의 형성 시에 게이트 전극(8) 및 대향 전극(22)에의 불순물의 주입을 방지하기 위한 것이다. 특히, 도프 폴리 실리콘으로 형성된 게이트 전극(8) 및 대향 전극(22)는 불순물의 주입에 의해 자기의 저항치가 증대하는 우려가 있기 때문에, 절연막(14)은 불가결하다.
다음에, 게이트 전극(8) 및 대향 전극(22)의 측벽에 절연막(13)을 형성한다. 절연막(13)의 재질 및 형성 방법은 절연막(14)의 것과 동일하다. 계속하여, 각 절연막(13, 14) 상에 레지스트 패턴(도시 없음)을 형성한다. 레지스터 패턴을 마스크로 하여 다결정 실리콘막(6)에 고농도 영역(9b, 10b)를 형성한다. 고농도 영역(9b, 10b)의 형성 방법은 축적 전극(11)의 것과 동일하다. 그 후, 당해 레지스트 패턴을 제거한다.
다음에, 기판의 전면 상에 층간 절연막(15)을 형성한다. 층간 절연막(15)은 각각이 CVD법 또는 PVD법에 의해 형성된 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막 및 실리게이트 글래스를 포함한다. 층간 절연막(15)은 각각의 막을 조합시켜 다층 구조로 하여도 좋다. 예를 들면, 한쌍의 논도핑 실리콘 산화막(또는 NSG막)간에 BPSG(Boron-doped Phospho-Silicate Glass)막으로 구성된 층간 절연막(15)을 형성하였다고 가정한다. 이 BPSG막의 형성후에 용융을 행하게 되면 층간 절연막(15)이 개선된 단차 피복성을 가질 수 있다. 이것은 SOG막(32)의 평탄화와 결합하여 평탄한 표시 전극(4)의 실현을 가능하게 한다.
다음에, 이방성 에칭법에 의해서, 고농도 영역(9b, 10b) 상에 있는 부분들에서 층간 절연막(15)을 일부적으로 제거하여, 콘택홀(16),(17)을 각각 형성한다. 이어서, 기판을 수소 플라즈마 중에 노출시켜, 다결정 실리콘막(6)의 수소화 처리를 행한다. 이 수소화 처리로 다결정 실리콘막(6)의 결정 결함 부분에 수소 원자를 결합시키는 것은 그러한 결함들을 감소시켜 안정한 결정 구조 및 높은 전계 효과 이동도를 얻는 것을 허용한다. 이것에 의해, TFT(61)의 개선된 소자 특성을 얻을 수 있다.
공정 2: 제8도에 도시한 바와 같이, 각 콘택홀(16, 17)의 구멍을 포함하는 기판의 전면에 알루미늄 합금막(Al-Si(1%)-Cu(0.5%))를 형성한다. 다음에, 알루미늄 합금막을 패터닝하여, 드레인 전극(18) 및 소스 전극(19)를 형성한다. 1%의 과포화 실리콘을 포유하는 알루미늄 합금막은 다결정 실리콘막(6)으로부터 드레인 전극(18) 및 소스 전극(19)으로의 실리콘의 이동을 방지한다. 또한, 동이 첨가된 알루미늄 합금막은 드레인 전극(18) 및 소스 전극(19)이 개선된 일렉트로마이그레이션 내성 및 스트레스마이크레이션 내성을 갖는 것을 허용한다. 계속하여, 기판의 전면에 제1 절연막(20)을 형성한다(이 절연막(20)에 있어서는 후기한다.)
공정 3: 제9도에 도시한 바와 같이, 스핀 코팅법에 의해 제1 절연막(20) 상에 SOG막(32)을 도포한다. SOG막(32)으로서, 일반식(SiO2)n으로 표시되는 바와 같이, 실리콘 화합물 중에 유기 성분을 포함하지 않는 유기 SOG막, 또는 일반식(RxSiOy]으로 표시되는 바와 같은 실리콘 화합물 중에 유기 성분을 포함하는 무기 SOG막이 사용되고 있다. n, X, Y는 정수, R은 알킬기 또는 아릴기이다. 스핀 코팅법에서는 실리콘 화막물을 용해한 에탄올 용액을 투명 절연 기판(1) 상에 떨어뜨려, 그 기판을 4800 rpm의 회전 속도에서 20초 간 회전시킨다. 이것에 의해, 그 에탄올 용액의 피막은 투명 절연 기판(1) 상의 단차부(B)를 포함하는 홈 형상부에는 두껍게, 도출된 부분에는 얇게 형성된다. 이 결과, 단차가 해소되어, 평탄한 표면을 갖는 에탄올 용액의 피막이 형성된다. 다음에, 처리된 기판을 대기중에서, 열처리를 실시함으로써, 피막중의 에탄올이 증발함과 동시에 중합 반응이 진행되어, 거의 평탄한 표면을 갖는 SOG막(32)을 얻는다. 열처리 조건으로서는 80℃에서 1시간, 150℃에서 1분간의 처리하는 것이 바람직하다. 이 에탄올 용액의 피막의 형성 및 열처리는 복수회(본 실시예에서는 3회) 반복하여, 최후로 기판을 질소 분위기 중에서, 370℃에서 30분간의 열처리를 행함으로써, 소망의 막 두께를 갖는 SOG막(32)을 얻는다. 또한, 열처리 조건은 질소 분위기 중에서, 100℃에서 1분간, 200℃에서 1분간, 300℃에서 1분간, 22℃에서 1분간, 300℃에서 30분간으로 변경되어도 좋다.
공정 4: 제10도에 도시한 바와 같이, 플라즈마 CVD법을 사용하여, SOG막(32)상에 제2 절연막(31)을 형성한다. 제1 및 제2의 절연막(20, 31)은 실리콘 산화막, 실리콘 질화막 및 실리콘 질산화막이 사용된다. 그 중에서도, 특히 각각이 플라즈마 CVD법에 의해서 형성된 TEOS막(플라즈마 TEOS막) 및 실리콘 산화막(플라즈마 산화막), 및 ECR 플라즈마 CVD법에 의해 형성된 실리콘 산화막은 수분 및 수산기를 포함하지 않으며, 수분 및 수산기를 투과하지 않는 성질이 갖는다. 이들의 막이 수분의 투과를 억제하는 이유는, 막중의 댕글링 본드(dangling bonds)가 수분을 포획한다고 하는 추측에 기초한다. 또한, 이 추측에 더하여, 막중의 Si-H 결합이 수분을 포획한다고 추측된다. 플라즈마 TEOS막 및 플라즈마 산화막은 ECR 산화막에 비교해 수분의 투과 억제 성능을 갖는다. 이 성능을 향상시키기 위해서는 플라즈마 TEOS 막 및 플라즈마 산화막의 표면에 후기하는 각종의 이온을 주입하는 것이 바람직하다. 따라서, 막들 내의 이온 주입된 영역들은 많은 댕글링 본드들을 갖게 하므로, 이들 댕글링 본드는 수분을 포획하여, 수분의 투과를 억제한다. 따라서, 이온 주입 영역을 갖는 플라즈마 TEOS막 및 플라즈마 산화막은 극히 높은 수분의 투과 억제 성능을 갖는다. 또한, 이온 주입 영역을 설치하는 것은 플라즈마 TEOS막 및 플라즈마 산화막이 얇은 막 두께를 가질지라도, 충분한 수분의 투과 억제 능력을 얻을 수 있음을 가능하게 한다. 따라서, 얇은 막두께를 갖는 제1 및 제2의 절연막(20, 31)은 콘택홀(21)의 고 어스펙트 비로 되는 것을 방지한다.
플라즈마 TEOS막 및 플라즈마 산화막이 주입되는 이온으로서는 구체적으로는 실리콘 이온, 불화성 가스 이온, 비소 이온, 인 이온 등이 있다. 이들의 이온은 비교적 큰 질량을 가져, 플라즈마 TEOS막이나 플라즈마 산화막에 댕글링 본드를 생성하기 쉽게 된다. 또한, 이들의 이온은 보조 용량(CS), TFT(61), 액정층(3), 배선(18, 19)에 악영향을 미치지 않는다. 또한, 불활성 가스 이온에 있어서, 수소 이온이나 헬륨 이온은 질량이 작기 때문에 부적당하며, 아르곤 이온은 이온 주입이 용이하므로 적당하다. 이 이온 주입의 조건은 주입 에너지 10 내지 150keV, 도즈량 1 X 1016내지 1 X 1017cm-2정도가 바람직하다. 이 조건은 사용하는 이온 종류 및 플라즈마 TEOS 막 또는 플라즈마 산화막의 막 두께에 따라 다르다. 주입 에너지는 플라즈마 TEOS 막 또는 플라즈마 산화막에 생기는 손상을 고려하면, 적을수록 좋다. 또한, 이 주입 에너지를 작게 한 경우, 도즈량을 크게할 필요가 있다.
플라즈마 TEOS막 또는 플라즈마 산화막의 수분의 투과 억제 성능을 향상시키는 다른 방법으로서, 막의 표면에 수소 플라즈마 처리를 실시하는 것을 들 수 있다. 이것에 의해, 그 수소 플라즈마 처리 영역은 많은 Si-H 결합을 얻는다. 이 Si-H 결합은 수분을 포획하여, 수분의 투과를 억제한다. 이것은 플라즈마 TEOS막 및 플라즈마 산화막이, 극히 높은 수분의 투과 억제 능력을 얻는 것을 가능하게 한다. 또한, 수소 플라즈마 처리 영역을 설치하는 것은 충분한 수분의 투과 억제 효과를 얻는 것을 가능하게 한다. 따라서, 얇은 두께를 갖는 제1 및 제2 절연막(20, 31)은 콘택홀(21)의 높은 어스펙트 비로 되는 것을 방지한다.
플라즈마 산화막의 형성에 사용되는 가스는 모노실란과 아산화 질소(SiH4+N2O), 모노실란과 산소(SiH4+ O2), TEOS와 산소(TEOS + O2)를 들 수 있다. 이들의 가스를 사용한 경우, 플라즈마 산화막의 성막 온도는 300내지 900℃이다.
공정 5: 제11도에 도시한 바와 같이, 이방성 에칭법에 의해, 소스 전극(19)의 상방의 SOG막(32), 제1 및 제2 절연막(20, 31)를 일부 제거하여, 콘택홀(21)을 형성한다. 다음에, 스퍼터법으로, 콘택홀(21)의 홀을 포함하는 제2 절연막(31) 상에 인듐 주석 산화물(ITO)막(23)을 형성한다.
공정 6: 제6도에 도시한 바와 같이, ITO막(23)을 패터닝하여, 소망의 프로파일을 갖는 표시 전극(4)(막 두께;2000Å)를 얻는다. 다음에, 상기 제조 공정에 의해서 TFT(61) 및 보조 용량(CS)가 형성된 투명 절연 기판(1)과, 표면에 공통 전극(5)가 형성된 투명 절연 기판(2)를 대향시켜, 양 기판(1,2)간에 액정을 봉입하여 액정층(3)을 형성한다. 이 결과, LCD의 화소부(50)가 완성된다.
투명 절연 기판(1)으로서 고내열 글래스를 사용한 경우, 다결정 실리콘 막(6)의 형성 시에만이 아닌, 표시 전극(4)의 형성까지의 전 공정이 저온 프로세스에 따라 수행될 필요가 있다. 따라서, 제1 및 제2 절연막(20, 31)의 형성 방법으로서는 처리 온도가 낮은 플라즈마 CVD법, ECR 플라즈마 CVD법, 광여기 CVD법 및 PVD법이 적용된다.
소스 영역(110)은 소스 전극(119)를 매개로 표시 전극(104)와 접속되어 있다. 이것은 소스 영역(110)과 표시 전극(104)과의 오믹 콘택을 허용한다. 소스 전극(119)를 생략한 경우, 다결정 실리콘막(106)으로 형성된 소스 영역(110)과, ITO로 형성된 표시 전극(104)가 직접 접속된다. 이것은 소스 영역(110)과 표시 전극(104)간의 헤테로 접합을 만든다. 이 헤테로 접합은 밴드 갭에 기초한 에너지 갭을 형성하게 하므로 그 결과, 양호한 오믹 콘택이 취해지지 않는다. 이것은 드레인 배선(Dn)에 인가된 데이타 신호의 화소(60)에의 정확한 기입을 곤란하게 하여, LCD 장치의 화질을 저하시킨다.
제2 실시예
본 실시예의 LCD 화소(60)은 착색된 SOG막(32)을 구비하여 두고, 그 SOG막(32)은 평탄화막만이 아닌 컬러 필터로서의 역할을 갖는다. 다음에, SOG막(32)의 착색 방법 3가지가 나타나 있다.
(1) SOG막(32)의 형성 후에 염료를 사용하여 착색한다.
(2) 실리콘 화합물을 용해한 에탄올 용액중에 염료 또는 안료를 분산시킨다.
이 실리콘 화합물은 일반식 [SiO2]n 또는 [RxSiOy]n으로 표시되는 조성을 갖는다. 다음에, 스핀 코팅법으로, 그 에탄올 용액을 투명 절연 기판(1) 상에 도포한다. 그후, 상기 공정 3과 동일한 열처리를 행한다.
(3) SOG막(32)의 형성 후, 그 표면에 안료가 분산된 잉크를 인쇄한다.
이와 같이, SOG막(32)의 착색을 위한 공정은 매우 간단하므로, SOG막(32)의 형성 공정이 복잡하게 되는 것은 아니다. 이것은 종래의 컬러 필터를 갖는 LCD에 비해, 간략화된 제조 방법을 얻는 것을 가능하게 한다.
여기서, 본 제2 실시예를 단패널형의 액정 프로젝터용 LCD 장치 및 직시용 LCD 장치에 적용하는 경우, SOG막(32)은 이하와 같이 하여 형성된다. 화소부(50)의 매 3개의 화소(60)을 1 그룹으로 한다. 그래서, 각 그룹 내의 3개의 화소(60)가 각각 RGB의 컬러 필터로 작용될 수 있도록, 착색된 SOG막(32)을 형성한다. 한편, 본 실시예를 3-패널형 액정 프로젝터용 LCD 장치에 적용하는 경우, 3개의 화소부(50)가 각각의 RGB의 컬러 필터로 작용될 수 있도록 착색된 SOG막(32)을 형성한다.
이와 같이, 본 실시예에 의하면, 제1 실시예와 동일 작용 및 효과를 얻을 수 있다. 제1 실시예의 제조 공정에 SOG막(32)을 착색하는 공정을 가한 제2 실시예는 SOG막(32)을 평탄화막 및 컬러 필터로서 사용하는 것을 허용한다. 또한, 제2 실시예서는 제조 공정이 복잡하지 않고, 또한, 컬러 필터를 용이하게 제조할 수 있다.
제3 실시예
본 제3 실시예에 있어서, 제1 실시예와 동일한 구성 부재에 있어서는 부호를동일하게 하였으므로 그 상세한 설명을 생략한다. 제12B도는 제12A도에 도시한 바와 같이, 드라이버 일체형 투과 LCD 장치 내의 화소(60)의 개략 단면도이다. 제12C도는 화소부(50)과 주변 구동 회로(53)과의 사이에 설치되어, 양자를 접속하는 배선부의 개략 단면이다. 제12D도는 주변 구동 회로부(53)의 개략 단면이다.
제12C도에 도시한 바와 같이, 층간 절연층(15)에는 게이트 배선(Gn) 및 드레인 배선(Dn)(제12C도는 드레인 배선만을 도시함)이 배치되어 있다. 이 게이트 배선(Gn)은 TFT(61)의 게이트 전극(8)과 접속될 수 있다. 드레인 배선(Dn)은 드레인 전극(18)과 동일한 공정으로 형성된다. 제12D도에 도시한 바와 같이, 주변 구동 회로부(53)은 투명 절연 기판(1) 상에 형성된 복수의 플래나형의 다결정 실리콘 TFT(41)를 구비하고 있다. 이 TFT(41)은 LDD 구조를 취하며, 게이트 배선(Gn) 및 드레인 배선(Dn)과 접속될 수 있다. 그래서, 기판(1) 상에 있어서, 그 배선(Gn, Dn)을 포함하는 배선부 및 각 TFT(41)을 포함하는 주변 구동 회로부(53)이 설치된 영역에는 제1 및 제2의 절연막(20, 31)이 적층 배치되어 있다.
이와 같이 본 실시예에 있어서, 화소부(50)와 주변 구동회로부(53)과의 사이의 배선부, 및 주변 구동 회로부(53)이 설치된 기판 상의 영역에는 SOG막(32)은 배치되어 있지 않다. 이 SOG막(32)는 화소부(50)이 평탄한 표면을 갖는 표시 전극(4)을 얻기 위해서 필요로 하는 것이다. 따라서, 배선부(54)와 주변 구동 회로(53) 상에는 SOG막(32)이 필요없다. 배선부 및 주변 구동 회로부(53)에 SOG막(32)을 배치하는 것은 그에 포함되어 있는 수분 및 수산기가 각 배선(Gn, Dn) 및 TFT(41)에 악영향을 미칠 우려가 있다. 예를 들면, 수분 및 수산기는 TFT(41)의 핫 캐리어 내성을 열화시킨다. 또한, 각 배선(Gn, Dn)이 산화하여, 저항치의 증대, 및 단선이 되는 것이 발생할 수 있다.
동작 속도가 빠른 주변 구동 회로부(53)를 사용하는 것은 고화질인 LCD 장치를 얻는 것을 가능하게 한다 동작 속도가 빠른 주변 구동 회로부(53)를 얻기 위해서는 TFT(41)이 화소(60)의 TFT(61)보다도 높은 핫 캐리어 내성을 가질 것이 요구된다. 따라서, 특히 TFT(41)는 TFT(61)보다도 수분 및 수산기의 영향을 받기 쉽다. 본 실시예에서는 주변 구동 회로부(53)에 SOG 막(32)이 형성되어 있지 않으므로, 그에 포함되어 있는 수분 및 수산기가 TFT(41)의 핫 캐리어 내성을 열화시키는 것은 아니다. 이것은 동작 속도가 빠른 주변 구동 회로부(53)를 얻는 것을 가능하게 한다.
각각이 종래 기술에 기재된 일본국 특허 공개 평 2-234134호 공보 및 일본국 특허 공개 평 4-31826호 공보는 드레인 일체형 LCD에 관해서 개시하고 있지 않다. 또한, 이들은 배선부 및 구동 회로부에 평탄화막을 설치함에 대해서 개시되어 있지않다.
이와 같이, 본 실시예에 의하면, 제1 실시예와 동일 동작 및 효과를 얻을 수 있다. 또한, 본 실시예에서는 동작 속도가 빠른 주변 구동 회로부(53)를 얻을 수 있다. 환언하면, 주변 구동 회로(53)는 악영향을 받지 않는 양호한 전기적 특성을 유지한다. 이것은 화소부(50)이 우수한 광학적 특성을 얻어, 그 결과, 고화질의 드라이버 일체형 LCD를 얻는 것을 가능하게 한다.
제1 제조 방법
제3 실시예에 따른 제1 제조 방법을 제7도, 제8도, 제13A도 내지 제13C도, 제14A도 내지 제14C도, 및 제15A도 내지 제15C도에 따라 설명한다. 각 도면에서 A, B, C는 제12A, 12B, 12C도 각각에 대응한다.
공정 1: 제7도에 도시한 바와 같이, 제1 실시예의 제조 방법의 공정 1과 동일하며, 다결정 실리콘 막(6)으로부터 콘택홀(16, 17)까지를 형성한다. 배선부(54)의 게이트 배선(Gn)을, 제1 실시예의 공정 1에 있어서 게이트 전극(8)의 형성 방법과 동일하게 하여 형성한다. 또한, 기판(1) 상에 주변 구동 회로부(53)의 TFT(41)를 TFT(61)과 동시에 형성한다,
공정 2: 제8도에 도시한 바와 같이, 제1 실시예의 제조 방법의 공정 2와 동일하며, 화소(60)의 드레인 전극(18) 및 소스 전극(19)를 형성한다 이 때, 배선부(54)의 드레인 배선(Dn)을 동시에 형성한다. 다음에, 화소부(50), 화소부(50)과 주변 구동 회로부(53)과의 사이의 배선부(54) 및 주변 구동 회로부(53)을 포함하는 기판(1)의 전면에 제1 절연막(20)을 형성한다.
공정 3: 제13A도, 제13B도, 제13C도에 도시한 바와 같이, 기판(1) 전면에 제1 절연막(20) 상에 SOG막(32)을 형성한다. SOG막(32)의 형성 방법은 제1 실시예와 동일하다.
공정 4: 제14A도, 제14B도, 제14C도에 도시한 바와 같이, 화소부(50)을 피복하는 SOG막(32) 상의 영역에 레지스트 패턴(42)을 형성한다.
공정 5: 제15A도, 제15B도, 제15C도에 도시한 바와 같이, 에칭법에 의해 레지스트 패턴(42)를 에칭 마스크로 하여, 배선부 및 주변 구동 회로부(53)을 덮는SOG막(32)을 제거한다. 이것에 의해서, SOG막(32)는 화소부(50)에만 형성되어, 배선부 및 주변 구동 회로부(53)에는 형성되지 않는다. 다음에, 기판(1)의 전면에 제2 절연막(31)를 형성한다. 그 후, 제1 실시예의 공정 1 및 공정 6과 동일한 공정을 거쳐 LCD를 얻는다.
제2 제조 방법
다음에, 제3 실시예에 따른 제2 공정 방법을 제16A도 내지 제16C도, 및 제17A도 내지 제17C도에따라서 설명한다.
공정 1: 제1 제조 방법의 공정 1과 동일하다.
공정 2: 제1 제조 방법의 공정 2와 동일하다.
공정 3: 제16A도, 제16B도, 제16C도에 도시한 바와 같이, 스핀 코팅법을 사용하여, 기판(1) 전면에 있어서 제1 절연막(20) 상에, 실리콘 화합물을 용해한 에탄올 용액을 도포하여, 피막(43)을 형성한다. 실리콘 화합물은 일반식 [SiO2]n 또는 [RxSiOy]n으로 표시되는 조성을 갖는다. 다음에, 기판(1)을 대기중에서, 화소부(50)을 피복하는 피막(43)의 제1 영역만에 대하여 1차 열처리를 실시하고, 그 후, 질소 분위기중에서, 2차 열처리를 실시한다. 1차 열처리 조건은 80℃에서 1분간, 150℃에서 1분간 및 200℃에서 1분간의 단계적인 처리 온도 및 처리 시간이 바람직하다. 2차 열처리 조건은 처리 온도 370℃, 처리 시간 30분이 바람직하다. 또한, 부분적인 열처리를 실시함에 있어서는 RTA법을 사용하는 것이 바람직하다. 이와 같이 하여, 피막(43)의 형성 및 열처리를 복수회 반복한다. 이것에 의해서,피막(43) 중의 에탄올이 증발함과 동시에 중합 반응이 진행되어, 화소부(50)에 대응하는 제1 영역 내에만, 거의 평탄한 표면을 갖는 SOG막(32)이 형성된다. 이 때, 배선부 및 주변 구동 회로부(53)을 피복하는 피막(43)의 제2 영역에는 열처리가 실시되지 않는다. 이 때문에, 그 제2의 영역의 피막(43)은 경화되지 않아, SOG막(32)은 형성되지 않는다. 또한, 1차 열처리 조건을 질소 분위기 중에 있어서, 100℃에서 1분간, 200℃에서 1분간, 300℃에서 1분간으로 한다. 2차 열처리 조건을 질소 분위기 중에서 22℃에서 1분간, 300℃에서 30분간이다.
공정 4: 제17A도, 제17B도, 제17C도에 도시한 바와 같이, 에탄올 등의 린스액을 사용하여, 제2 영역의 피막(43)을 제거한다. 이것에 의해서, SOG막(32)은 화소부(50)에만 형성되어, 배선부 및 주변 구동 회로부(53)에는 형성되지 않는다. 이 후, 제1 실시예의 공정 5 및 공정 6과 동일한 공정을 거처 LCD를 얻는다.
여기 본 발명에 대한 3개의 실시예를 기술하였으나, 이 분야에 숙련된 자이면, 본 발명의 정신 또는 범위에서 벗어남이 없이 많은 다른 특정의 형태로 실시될 수 있음이 명백하다. 특히, 본 발명은 다음의 형태로 하여 실시되어도 양호한 것임을 이해할 수 있다.
SOG막(32)로서 유기 SOG막을 사용한 경우, SOG막(32)에 산소 플라즈마 처리가 실시되어도 좋다. 이것에 의해서, 유기 SOG막 중의 C-Si 결합이 Si-O-Si 결합으로 변환하여, 유기 SOG막에 포함되어 있는 유기 성분이 분해되어, 개선된 막질을 얻을 수 있다. 유기 성분을 포함하는 유기 SOG막은 에칭할 때, 자기가 갖는 수분 및 제1 절연막(20)으로부터의 산소 공급에 의해, 제1 및 제2 절연막(20, 31)에 비해 크게 제거된다. 또한, 에칭 마스크로서 사용되는 포토 레지스터를 제거하기 위해서 애싱 처리 시, 유기 SOG막에 포함되는 유기 성분이 분해된다. 이것에 의해 유기 SOG막이 수축, 후퇴하여, 그 막에 리세스가 발생한다. 이 리세스는 ITO 막(23)을 형성할 때에, 콘택홀(21) 내에 ITO막(23)을 충분히 매립하는 것은 곤란하여, 그 결과, 양호한 콘택트가 얻어지지 않는다. 그러나, 상기 각 실시예에 있어서, 단차부(B)는 큰 단차를 갖는다. 이것은 홈 형상부분에는 두꺼운 막 두께를 갖는 SOG막(32)가 형성되고, 도출된 부분에는 필연적으로 얇은 막 두께를 갖는 SOG막(32)이 형성되는 것을1 허용한다. 그래서, 얇은 막두께를 갖는 SOG막(32)에는 콘택홀(21)이 형성된다. 따라서, 유기(SOG)막에 산소 플라즈마 처리를 실시하지 않아도, 그것에 리세스가 발생할 우려는 없다. 때문에, 그 플라즈마 처리는 고도한 신뢰성을 요구되는 것을 제외하고, 특별히 필요한 것은 아니다.
SOG막(32)의 형성 후에 에치 백이 행하여져도 좋다. SOG막(32) 중의 증대한 수분 및 수산기는 포이즌드(poisoned) 비아 등의 불량을 일으킨다. 포이즌드 비아라는 것은 비아 홀 내에 노출되어 있는 SOG막 중의 수분이, 그 비아 홀 내에 배치된 부분의 금속 배선을 부식하는 현상이다. 상기 실시예에 있어서, 금속 배선은 콘택홀(21) 내의 표시 전극(4)에 상당한다. 이것을 방지함에 있어서는 제18도에 도시한 바와 같이, 절연막(31)을 형성하기 전에 에치 백에 의해서, SOG막(32) 표면을 약간 제거한다. 이것에 의해서, 콘택홀(21)을 형성해야 할 부분에는 제1 및 제2 절연막(20, 31)이 적층된다. 이 결과, 형성된 콘택홀(21)의 단면에 SOG막(32)이 노출하는 것은 아니다. 그러나, 이 에칭은 LCD에 고도한 신뢰성을 요구되는 경우를 제외하고는 특별히 필요한 것은 아니다.
SOG막(32)가 감광성 수지 절연막으로 치환하여도 좋다. 예를 들면, 제19A도, 제19B도, 제19C도에 도시한 바와 같이, 기판(1)의 전면에 포지티브 형의 감광성 수지 절연막(44)을 도포한 후에, 화소부(50)를 피복하는 절연막(44)의 제1 영역을 마스크로 피복하여 노광을 행한다. 이렇게 하면, 감광성 수지 절연막(44)의 제1 영역만이 노광하여 경화하고, 배선부 및 주변 구동 회로부(53)을 피복하는 절연막(44)의 제 2 영역은 감광하지 않아 경화하지 않는다. 그래서, 린스액을 사용하여 제2 영역의 절연막(44)을 제거하는 것에 의해서, 화소부(50)에 대응하는 제1 영역의 절연막(44)이 남는다. 역으로, 네가티브형의 감광성 수지 절연막을 사용하는 경우, 기판의 전면에 감광성 절연막을 도포한 후에, 절연막(44)의 제2 영역을 마스크로 피복하여 노광을 행한다.
SOG막(32)이 폴리이미드계 수지막, 아크릴계 수지막 및 에폭시계 수지막으로 대치하여도 좋다.
제20도에 도시한 바와 같이, 화소(60)에 있어서, 제1 및 제2 절연막(20, 31)이, 보조 용량(CS), TFT(61) 및 각 배선(18, 19)가 형성된 부분에만 배치되어도 좋다. 이 경우, 제1 및 제2 절연막(20, 31)은 패터닝으로 제거된다. 이와 같은 제1 및 제2 절연막(20, 31)의 배치는 그들의 막이 광을 투과하지 않는 것을 허용한다.
제3 실시예에 있어서, 배선부 및 주변 구동 회로부(53)에 형성된 제1 및 제2 절연막(20, 31)의 중에 어느 하나를 생략하여도 좋다.
TFT(61)를 LDD 구조가 아닌 SD(single Drain) 구조 또는 더블 게이트 구조로하여도 좋다. TFT(41)를 LDD 구조가 아닌 SD 구조로 하여도 좋다.
드레인 영역(9)와 소스 영역(10)과의 사이의 채널 영역에 불순물을 도핑하여, TFT(61)의 임계치 전압(Vth)를 제어하여도 좋다. 고상 성장법으로 형성된 다결정 실리콘막(6)을 능동층으로 하는 TFT(61)에서는 n 또는 p 채널 트랜지스터의 어느 타입을 취할 수 있다. n 채널 트랜지스터에는 디프레션(depression) 방향으로 임계 전압이 시프트하고, P 채널 트랜지스터에는 인핸스먼트(enhancement) 방향으로 임계 전압이 시프트하는 경향이 있다. 특히, 다결정 실리콘막(6)을 수소화 처리를 행한 경우, 그 경향이 보다 현저하게 된다. 이 임계 전압의 시프트를 제어함에 있어서는 채널 영역에 불순물을 도핑하는 것이 바람직하다.
보조 용량(CS)가 생략된 LCD에 본 발명이 적용되어도 좋다.
본 발명은 플래나 TFT, 역 플래나 TFT, 스태거드 TFT 및 역으로 스태거드된 TFT에 적용될 수 있다.
다결정 실리콘 TFT 대신에 비정질 실리콘 TFT에, 본 발명이 적용되어도 좋다.
알루미늄 합금 뿐만이 아니라, 고융점 금속 단체의 박막, 고융점 금속 화합물, 금속 실리사이드 및 도프 폴리실리콘 등의 도전 재료에 의해 형성되는 소스 전극에 본 발명은 적용되어도 좋다.
TFT를 화소 구동 소자로서 사용한 트랜지스터형의 액티브 매트릭스 어드레싱 방식 LCD만으로 아닌, 벌크 트랜지스터를 화소 구동 소자로서 이용한 트랜지스터형 및 다이오드형의 액티브 매트릭스 어드레싱 방식 LCD에, 본 발명은 적용되어도 좋다. 다이오드 형의 구동 소자에는 MIM(metal insulator metal), ZnO(산화 아연)배리스터, MSI(Metal Semi-Insulator), BTB(Back to Back diode) 및 RD(Ring Diode)가 있다.
반사형 구성을 취하는 LCD에, 본 발명이 적용되어도 좋다. 이 경우, 제1 및 제2 절연막(20, 31)은 광을 투과하지 않아도 좋다.
본 명세서에 기재된 절연 기판은 석영 기판, 고내열 글래스, 고내열 수지 등의 모든 절연 재료에 의해 기판을 포함할 뿐만 아니라, 표면에 절연층을 설치한 금속기판 등의 도전성 기판을 포함하는 것으로 한다. 표시 전극은 ITI막만이 아닌, 산화 주석막을 포함한다. SOG막만이 아니라, 감광성 수지 절연막, 폴리이미드계 수지막, 아크릴계 수지막, 에폭시계 수지 등의 도포 절연막을 포함한다.
그러므로, 본 예 및 실시예들은 예시적인 것이며, 제한적인 것이 아니다. 본 발명은 여기 주어진 상세함으로 한정되는 것이 아니라, 첨부된 청구 범위의 범위 내에서 수정될 수도 있는 것이다.
제1도는 종래의 액티브 매트릭스 어드레싱 방식의 LCD 블록 구성도.
제2도는 제1도에 도시한 화소의 등가 회로도.
제3도는 화소의 개략 단면도.
제4도는 제3도의 화소의 평면도.
제5도는 다른 종래의 화소의 개략 단면도.
제6도는 본 발명의 제1 및 제2 실시예에 따른 LCD 화소의 개략 단면도.
제7도 내지 제11도는 본 발명의 제1 및 제2 실시예에 따른 LCD 제조 방법을 설명하기 위한 개략 단면도.
제12A도는 본 발명의 제3 실시예에 따른 드라이버 내장형 LCD 장치의 블록도.
제12B, 12C, 12D도는 제12A도의 LCD 장치의 개략 단면도.
제13A, 13B, 13C, 14A, 14B, 14C, 15A, 14B, 15A, 15B, 15C도는 본 발명의 제3실시예에 따른 LCD의 제1 제조 방법을 설명하기 위한 개략 단면도.
제16A, 16B, 16C, 17A, 17B, 17C도는 제3 실시예에 따른 LCD의 제2 제조 방법을 설명하기 위한 개략 단면도.
제18도는 본 발명의 다른 실시예에 따른 LCD 화소의 개략 단면도.
제19A, 19B, 19C도는 본 발명의 다른 실시예에 따른 LCD의 제조 방법을 설명하기 위한 개략 단면도.
제20도는 본 발명의 또 다른 실시예에 따른 LCD 화소의 개략 단면도.
도면의 주요 부분에 대한 부호의 설명
1, 2, 101, 102 : 투명 절연 기판 3, 103 : 액정층
4, 104 : 표시 전극 5, 105 : 공통 전극
6, 106 : 다결정 실리콘막 7, 107 : 게이트 절연막
8, 108 : 게이트 전극 9, 109 : 드레인 영역
9a, 10a, 109a, 110a : 저농도 영역 9b, 10b, 109b, 110b : 고농도 영역
10, 110 : 소스 영역 11, 111 : 축적 전극
12, 112 : 유전체막 13, 14, 113, 114, 120 : 절연막
15, 115 : 층간 절연막 16, 17, 21, 116, 117 : 콘택홀
18, 118 : 드레인 전극 19, 119 : 소스 전극
20 : 제1 절연막 22, 122 : 대향 전극
23 : ITO 31 : 제2 절연막
32 : SOG막 41, 61, 161 : TFT
42 : 레지스트 패턴 50 : 화소부
51 : 게이트 드라이버 52 : 드레인 드라이버
53 : 주변 구동 회로부 54 : 배선부
60 : 화소 162 : 컬러 필터
LC : 액정 셀 CS : 보조 용량
LCE1 : 표시 전극 LCE2 : 공통 전극
CSE1 : 제1 전극 CSE2 : 제2 전극

Claims (18)

  1. 액정 셀의 표시 전극과 기판과의 사이에, 수분이나 수산기를 포함하는 평탄화막과, 상기 평탄화막 상에 형성된 실질적으로 수분이나 수산기를 포함하지 않고 실질적으로 수분이나 수산기를 투과하지 않는 절연막을 구비한 것을 특징으로 하는 표시 장치.
  2. 기판 상에 형성된 액정 셀의 표시 전극과, 표시 전극에 접속되는 화소 구동 소자를 구비하고, 표시 전극과 기판과의 사이에 수분이나 수산기를 포함하는 평탄화막과 상기 평탄화막 상에 형성된 실질적으로 수분이나 수산기를 포함하지 않고 또한 실질적으로 수분이나 수산기를 투과하지 않는 절연막을 설치한 것을 특징으로 하는 표시 장치.
  3. 서로 대향하는 기판과, 각 기판 사이에 배치된 액정층과, 한쪽 기판상에 형성된 액정 셀의 표시 전극과, 표시 전극에 접속되는 화소 구동 소자를 구비하고, 표시 전극과 기판과의 사이에 수분이나 수산기를 포함하는 평탄화막과, 이 평탄화막 상에 형성된 실질적으로 수분이나 수산기를 포함하지 않고 또한 실질적으로 수분이나 수산기를 투과하지 않는 절연막을 설치한 것을 특징으로 하는 표시 장치.
  4. 화소부와 주변 구동 회로부가 동일한 기판 상에 형성된 드라이버 일체형 표시 장치에 있어서,
    상기 화소부는 액정 셀의 표시 전극과 기판과의 사이에 수분이나 수산기를 포함하는 평탄화막과, 이 평탄화막 상에 형성된 실질적으로 수분이나 수산기를 포함하지 않고 또한 실질적으로 수분이나 수산기를 투과하지 않는 절연막을 구비하고,
    상기 주변 구동 회로부는 기판 상에 형성된 소자를 구비한 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 주변 구동 회로부는 소자 상에 평탄화막을 경유하지 않고 형성된 액정층을 구비한 것을 특징으로 하는 표시 장치.
  6. 제2항 또는 제3항에 있어서, 상기 표시 전극에 접속되는 보조 용량을 구비한 것을 특징으로 하는 표시 장치.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 평탄화막은 SOG막인 것을 특징으로 하는 표시 장치.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 평탄화막 아래에도 절연막을 구비한 것을 특징으로 하는 표시 장치.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 절연막은 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막으로 된 군으로부터 선택된 1개의 막인 것을 특징으로 하는 표시 장치.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 절연막은 플라즈마 TEOS막, 플라즈마 산화막, ECR 산화막으로 된 군으로부터 선택된 1개의 막인 것을 특징으로 하는 표시 장치.
  11. 제1항 내지 제5항 중 어느 한 항에 있어서, 착색된 평탄화막을 구비한 것을 특징으로 하는 표시 장치.
  12. 기판 상에 화소 구동 소자를 형성하는 공정과,
    화소 구동 소자를 포함하는 기판의 전면에 제1 절연막을 형성하는 공정과,
    상기 제1 절연막 상에 수분이나 수산기를 포함하는 평탄화막을 형성하는 공정과,
    상기 평탄화막 상에 실질적으로 수분이나 수산기를 포함하지 않고 또한 실질적으로 수분이나 수산기를 투과하지 않는 제2 절연막을 형성하는 공정과,
    상기 제2 절연막 상에 화소 구동 소자와 접속되는 표시 전극을 형성하는 공정
    을 구비하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 화소부와 주변 구동 회로부가 동일 기판 상에 형성된 드라이버 일체형의 표시 장치의 제조 방법에 있어서,
    화소부에 대응하는 기판 상에 화소 구동 소자를 형성하고, 주변 구동 회로부에 대응하는 기판 상에 소자를 형성하는 공정과,
    화소 구동 소자 및 소자를 포함하는 기판의 전면에 제1 절연막을 형성하는 공정과,
    상기 제1 절연막 상에 수분이나 수산기를 포함하는 평탄화막을 형성하는 공정과,
    화소부에 대응하는 평탄화막만을 남기고 주변 구동 회로부에 대응하는 평탄화막을 제거하여 제1 절연막을 노출시키는 공정과,
    평탄화막 및 제1 절연막 상에 실질적으로 수분이나 수산기를 포함하지 않고 또한 실질적으로 수분이나 수산기를 투과하지 않는 제2 절연막을 형성하는 공정과,
    화소부에 대응하는 제2 절연막 상에 화소 구동 소자와 접속되는 표시 전극을 형성하는 공정
    을 구비하는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제13항에 있어서, 화소 구동 소자의 형성과 동시에 보조 용량을 형성하는 공정을 구비하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제13항 또는 제14항에 있어서, 상기 평탄화막은 SOG막인 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제13항 또는 제14항에 있어서, 상기 제1 및 제2 절연막은 플라즈마 TEOS막 또는 플라즈마 산화막으로 되고, 그 절연막의 표면에 이온을 주입하는 공정을 구비하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제13항 또는 제14항에 있어서, 상기 제1 및 제2 절연막은 플라즈마 TEOS막 또는 플라즈마 산화막으로 되고, 그 절연막의 표면에 수소 플라즈마 처리를 실시하는 공정을 구비하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제13항 또는 제14항에 있어서, 상기 평탄화막을 착색하는 공정을 구비하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1019950032324A 1994-09-29 1995-09-28 표시장치및그제조방법 KR100376956B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP94-235522 1994-09-29
JP23552294 1994-09-29
JP19677995A JP3059915B2 (ja) 1994-09-29 1995-08-01 表示装置および表示装置の製造方法
JP95-196779 1995-08-01

Publications (2)

Publication Number Publication Date
KR960012578A KR960012578A (ko) 1996-04-20
KR100376956B1 true KR100376956B1 (ko) 2003-07-18

Family

ID=26509972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032324A KR100376956B1 (ko) 1994-09-29 1995-09-28 표시장치및그제조방법

Country Status (3)

Country Link
US (1) US5721601A (ko)
JP (1) JP3059915B2 (ko)
KR (1) KR100376956B1 (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189549A (en) * 1990-02-26 1993-02-23 Molecular Displays, Inc. Electrochromic, electroluminescent and electrochemiluminescent displays
KR100242438B1 (ko) * 1996-08-30 2000-02-01 윤종용 능동 행렬형 액정 표시 장치
US6262784B1 (en) * 1993-06-01 2001-07-17 Samsung Electronics Co., Ltd Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3306258B2 (ja) * 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
US5917563A (en) 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
US6800875B1 (en) * 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TWI228625B (en) * 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
TW309633B (ko) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
KR100234376B1 (ko) * 1996-04-09 1999-12-15 윤종용 박막 트랜지스터의 제조방법 및 이를 이용한 액정 표시장치의 제조방법
JPH1010583A (ja) * 1996-04-22 1998-01-16 Sharp Corp アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板
JP3317387B2 (ja) * 1996-06-03 2002-08-26 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
TW373114B (en) 1996-08-05 1999-11-01 Sharp Kk Liquid crystal display device
JP3992797B2 (ja) * 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JPH10104663A (ja) * 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JPH10115824A (ja) * 1996-10-09 1998-05-06 Matsushita Electric Ind Co Ltd 液晶表示パネル基板およびその製造方法
JP3454340B2 (ja) * 1996-11-22 2003-10-06 シャープ株式会社 液晶表示装置
US6088070A (en) * 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
JP3782194B2 (ja) * 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
TW375689B (en) * 1997-03-27 1999-12-01 Toshiba Corp Liquid crystal display device and method for manufacturing the same
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3656076B2 (ja) * 1997-04-18 2005-06-02 シャープ株式会社 表示装置
KR100264162B1 (ko) * 1997-08-28 2000-08-16 구본준 액정표시장치의 기판에 형성되는 패드의 구조 및 그 제조방법
JP3291457B2 (ja) * 1997-10-13 2002-06-10 三洋電機株式会社 半導体装置の製造方法及び液晶表示装置の製造方法
US6011274A (en) * 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween
US6359672B2 (en) 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
US6327011B2 (en) * 1997-10-20 2001-12-04 Lg Electronics, Inc. Liquid crystal display device having thin glass substrate on which protective layer formed and method of making the same
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
KR100271041B1 (ko) * 1997-11-05 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판의 제조방법 및 액정표시장치의 기판의 구조(substrate of a siquid crystal display and method of manufacturing the same)
KR100271043B1 (ko) * 1997-11-28 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
US6372535B1 (en) * 1998-02-02 2002-04-16 Samsung Electronics Co., Ltd. Manufacturing method of a thin film transistor
TW370727B (en) * 1998-06-04 1999-09-21 United Microelectronics Corp Method for removing color filter films of CMOS sensor
US6017780A (en) * 1998-07-06 2000-01-25 Chartered Semiconductor Manufacturing, Ltd. Passivation scheme for LCD and other applications
US6350673B1 (en) * 1998-08-13 2002-02-26 Texas Instruments Incorporated Method for decreasing CHC degradation
US6670209B1 (en) 1998-09-11 2003-12-30 Chartered Semiconductor Manufacturing Ltd. Embedded metal scheme for liquid crystal display (LCD) application
US6338790B1 (en) * 1998-10-08 2002-01-15 Therasense, Inc. Small volume in vitro analyte sensor with diffusible or non-leachable redox mediator
US6809787B1 (en) * 1998-12-11 2004-10-26 Lg.Philips Lcd Co., Ltd. Multi-domain liquid crystal display device
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP4860026B2 (ja) * 1999-03-03 2012-01-25 株式会社半導体エネルギー研究所 表示装置
US6677613B1 (en) * 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP3798186B2 (ja) * 1999-06-14 2006-07-19 富士通株式会社 液晶表示基板及びその製造方法、並びに液晶表示装置
US6329118B1 (en) 1999-06-21 2001-12-11 Intel Corporation Method for patterning dual damascene interconnects using a sacrificial light absorbing material
JP2001209039A (ja) * 1999-11-18 2001-08-03 Nitto Denko Corp 液晶表示装置用表面保護フィルム及び該表面保護フィルムで保護された液晶表示装置並びに該表面保護フィルムを使用した液晶表示装置の表面保護方法
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3806596B2 (ja) 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4677654B2 (ja) * 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
JP3972354B2 (ja) * 2000-10-17 2007-09-05 セイコーエプソン株式会社 アクティブマトリクス基板及び液晶表示装置の製造方法
US6893887B2 (en) * 2001-01-18 2005-05-17 Semiconductor Energy Laboratory Co., Ltd. Process for producing a light emitting device
JP4306142B2 (ja) * 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
JP4002410B2 (ja) * 2001-06-22 2007-10-31 日本電気株式会社 アクティブマトリックス型液晶表示装置の製造方法
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
KR100968496B1 (ko) * 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
JP4342831B2 (ja) * 2002-04-23 2009-10-14 株式会社半導体エネルギー研究所 表示装置
JP3700674B2 (ja) * 2002-05-02 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4052631B2 (ja) * 2002-05-17 2008-02-27 株式会社東芝 アクティブマトリクス型表示装置
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
TW583466B (en) * 2002-12-09 2004-04-11 Hannstar Display Corp Structure of liquid crystal display
KR100503951B1 (ko) * 2003-04-30 2005-07-26 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100611148B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자
KR20120122518A (ko) * 2011-04-29 2012-11-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4239346A (en) * 1979-05-23 1980-12-16 Hughes Aircraft Company Compact liquid crystal display system
JPH01156725A (ja) * 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
CA1313563C (en) * 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
JPH02234134A (ja) * 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
US5056895A (en) * 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JP2625268B2 (ja) * 1991-03-19 1997-07-02 シャープ株式会社 アクティブマトリクス基板
JP3106566B2 (ja) * 1991-07-26 2000-11-06 ソニー株式会社 液晶表示装置および製造方法
JPH0611728A (ja) * 1992-06-29 1994-01-21 Toshiba Corp 液晶表示装置およびその製造方法
US5537234A (en) * 1993-01-19 1996-07-16 Hughes Aircraft Company Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks

Also Published As

Publication number Publication date
JPH08152651A (ja) 1996-06-11
KR960012578A (ko) 1996-04-20
JP3059915B2 (ja) 2000-07-04
US5721601A (en) 1998-02-24

Similar Documents

Publication Publication Date Title
KR100376956B1 (ko) 표시장치및그제조방법
US6864133B2 (en) Device, method of manufacturing device, electro-optic device, and electronic equipment
US7662715B2 (en) Thin film transistor array panel and method for manufacturing the same
KR100297599B1 (ko) 표시장치 및 표시장치의 제조방법
CN100481511C (zh) 薄膜晶体管、具有该晶体管的平板显示器及其制造方法
US5990491A (en) Active matrix device utilizing light shielding means for thin film transistors
US6133074A (en) Thin film transistor and method of fabricating the same
US6660549B2 (en) Method of manufacturing an active matrix type display circuit
US20090273751A1 (en) Liquid crystal display device and dielectric film usable in the liquid crystal dispaly device
KR19990028928A (ko) 도포막을 가지는 박막 디바이스, 액정 패널 및 전자 기기 및 박막 디바이스의 제조 방법
US20020039814A1 (en) Flat panel display device and method for manufacturing the same
US7911568B2 (en) Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
US5523865A (en) Liquid-crystal display top gate thin film transistor with particular connection between the drain and the display electrode
JPH10153793A (ja) 液晶表示装置
JP3374717B2 (ja) 液晶表示パネルの製造方法
JP3602279B2 (ja) アクティブマトリクス型表示回路およびその作製方法
TWI251793B (en) Substrate device, its manufacturing method, electrooptical apparatus, and electronic machine
US7084503B2 (en) Semiconductor device and fabricating method thereof
JP3714033B2 (ja) 半導体装置、アクティブマトリクス基板、電気光学装置、および半導体装置の製造方法
KR100390457B1 (ko) 박막트랜지스터의 구조 및 제조 방법
JPH11101989A (ja) 液晶表示パネル
JP3780653B2 (ja) 液晶表示パネルの製造方法
JP3674260B2 (ja) 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ
JPH11101988A (ja) 液晶表示パネルの製造方法及び液晶表示パネル
JPH1184363A (ja) 液晶表示パネル及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080225

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee