JP3806596B2 - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP3806596B2
JP3806596B2 JP2000368253A JP2000368253A JP3806596B2 JP 3806596 B2 JP3806596 B2 JP 3806596B2 JP 2000368253 A JP2000368253 A JP 2000368253A JP 2000368253 A JP2000368253 A JP 2000368253A JP 3806596 B2 JP3806596 B2 JP 3806596B2
Authority
JP
Japan
Prior art keywords
insulating film
display electrode
film
electrode
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000368253A
Other languages
English (en)
Other versions
JP2001318622A (ja
Inventor
勲 長谷川
大輔 井手
弘喜 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000368253A priority Critical patent/JP3806596B2/ja
Priority to KR1020000081651A priority patent/KR100680681B1/ko
Priority to US09/748,124 priority patent/US6617611B2/en
Publication of JP2001318622A publication Critical patent/JP2001318622A/ja
Priority to US10/634,763 priority patent/US6905903B2/en
Application granted granted Critical
Publication of JP3806596B2 publication Critical patent/JP3806596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133337—Layers preventing ion diffusion, e.g. by ion absorption

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置およびその製造方法に関し、特に、絶縁膜上に表示電極が形成される表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、多結晶シリコンＴＦＴを用いた透過型液晶表示装置が知られている。これらは、たとえば、特開平８−１５２６５１号公報に開示されている。図１０は、上記公報に開示された従来の透過型液晶表示装置における画素部を示した断面図である。図１０を参照して、従来の透過型液晶表示装置における画素部１５０の構造について説明する。
【０００３】
従来の透過型液晶表示装置の画素部１５０では、相対向する各透明絶縁基板１０１、１０２の間に、液晶が充填された液晶層１０３が形成されている。透明絶縁基板１０１には、液晶セルの表示電極１０４が設けられている。透明絶縁基板１０２には、液晶セルの共通電極１０５が設けられている。表示電極１０４と、共通電極１０５とは、液晶層１０３を挟んで対向している。液晶層１０３と、表示電極１０４との間には、配向膜１３６ａが設けられており、液晶層１０３と、共通電極１０５との間には、配向膜１３６ｂが設けられている。
【０００４】
透明絶縁基板１０１における液晶層１０３側の表面上には、ＴＦＴ１４１の能動層となる多結晶シリコン膜１０６が形成されている。多結晶シリコン膜１０６上には、ゲート絶縁膜１０７が形成されている。ゲート絶縁膜１０７上には、ゲート電極１０８が形成されている。
多結晶シリコン膜１０６には、ＬＤＤ構造のドレイン領域１０９およびソース領域１１０が形成されている。ＬＤＤ構造のドレイン領域１０９は、低濃度領域１０９ａと高濃度領域１０９ｂとからなる。また、ＬＤＤ構造のソース領域１１０は、低濃度領域１１０ａと高濃度領域１１０ｂとからなる。ＬＤＤ構造のドレイン領域１０９およびソース領域１１０と、ゲート電極１０８とによって、ＴＦＴ１４１が構成される。
【０００５】
透明絶縁基板１０１において、ＴＦＴ１４１と隣接する部分には、ＴＦＴ１４１の形成工程と同一の工程により補助容量ＣＳが形成されている。補助容量ＣＳの蓄積電極１１１は、多結晶シリコン膜１０６に形成されるとともに、ＴＦＴ１４１のソース領域１１０と接続されている。蓄積電極１１１上には、誘電体膜１１２が形成されている。誘電体膜１１２上には、補助容量ＣＳの対向電極１２２が形成されている。なお、誘電体膜１１２は、ゲート絶縁膜１０７の延長線上にあり、ゲート絶縁膜１０７と同一構成で同一工程により形成される。また、対向電極１２２は、ゲート電極１０８と同一構成で同一工程により形成される。対向電極１２２およびゲート電極１０８の側壁には、サイドウォール絶縁膜１１３が形成されている。対向電極１２２およびゲート電極１０８の上には、絶縁膜１１４が形成されている。
【０００６】
ＴＦＴ１４１および補助容量ＣＳの全面には、層間絶縁膜１１５が形成されている。ソース領域１１０を構成する高濃度領域１１０ｂは、層間絶縁膜１１５に形成されたコンタクトホール１１７を介して、ソース電極１１９に接続されている。ドレイン領域１０９を構成する高濃度領域１０９ｂは、コンタクトホール１１６を介して、ドレイン配線を構成するドレイン電極１１８に接続されている。層間絶縁膜１１５、ドレイン電極１１８およびソース電極１１９を含むデバイスの全面には、絶縁膜１２０と、平坦化膜としてのＳＯＧ膜１３２と、絶縁膜１３１とが形成されている。平坦化膜としてのＳＯＧ膜１３２は、絶縁膜１２０と絶縁膜１３１との間に挟まれて形成されている。絶縁膜１３１上には、表示電極１０４が形成されている。
【０００７】
表示電極１０４は、絶縁膜１２０、ＳＯＧ膜１３２および絶縁膜１３１に形成されたコンタクトホール１２１を介して、ソース電極１１９と接続されている。上記したＳＯＧ膜１３２によって、補助容量ＣＳの端部に形成された段差部が埋め込まれ、表示電極１０４の表面が平坦化されている。なお、ドレイン電極１１８およびソース電極１１９の材質としては、一般に、アルミ合金が用いられる。また、表示電極１０４の材質としては、一般に、ＩＴＯ（Ｉｎｄｉｕｍ ＴｉｎＯｘｉｄｅ）膜が用いられる。また、表示電極１０４、ドレイン電極１１８およびソース電極１１９の形成には、一般に、スパッタ法が用いられる。
【０００８】
上記した構造において、平坦化膜としてのＳＯＧ膜１３２を設けるのは、以下の理由による。表示電極１０４に大きな段差が生じると、段差部上の液晶層１０３中の液晶分子は、均一な配向が得られなくなる。液晶層１０３中の液晶分子の配向が均一でなくなると、液晶層１０３の光透過および光遮断を表示電極１０４によって制御できなくなり、その結果、常に光透過の状態になってしまう。このように、段差部で常に光透過の状態になると、段差部でのコントラストが低下する。また、段差部では、表示電極１０４の膜厚が薄くなるため、表示電極１０４の抵抗値が増大したり、断線などの問題も起こりやすくなる。そこで、表示電極１０４の表面を平坦化するため、表示電極１０４と絶縁膜１３１との間に、平坦化膜としてＳＯＧ膜１３２を設けている。
【０００９】
ここで、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜１３２とは、シリコン化合物を有機溶剤に溶解した溶液から形成される二酸化シリコンを主成分とする膜の総称である。ＳＯＧ膜１３２を塗布する際には、スピンコート法が用いられる。具体的には、シリコン化合物を有機溶剤に溶解した溶液を基板上に滴下して基板を回転させる。これにより、その溶液の被膜は、配線によって形成される基板上の段差に対して、その凹部には厚く、その凸部には薄く、段差を緩和するように形成される。その結果、その溶液の被膜の表面は平坦化される。次に、熱処理が施されると、有機溶剤が蒸発すると共に重合反応が進行して、表面が平坦なＳＯＧ膜１３２が形成される。
【００１０】
また、ＳＯＧ膜１３２には、以下の一般式（１）で表されるように、シリコン化合物中に有機成分を含まない無機ＳＯＧ膜と、以下の一般式（２）で表されるように、シリコン化合物中に有機成分を含む有機ＳＯＧ膜とがある。
〔ＳｉＯ2〕n ……（１）
〔ＲXＳｉＯY〕n ……（２）
（ｎ、Ｘ、Ｙ；整数、Ｒ；アルキル基またはアリール基などの有機基）
無機ＳＯＧ膜は、水分および水酸基を多量に含んでいる上に吸湿性が高く、ＣＶＤ（Chemical Vapor Deposition）法によって形成されたシリコン酸化膜に比べて脆弱であり、膜厚を０．５μｍ以上にすると熱処理時にクラックが発生し易いという欠点がある。
【００１１】
一方、有機ＳＯＧ膜は、分子構造上、アルキル基またはアリール基で結合が閉じている部分があるため、熱処理時におけるクラックの発生が抑制され、膜厚を０．５〜１μｍ程度にすることができる。したがって、有機ＳＯＧ膜を用いれば、膜厚の大きな層間絶縁膜を得ることができ、基板上の大きな段差に対しても十分な平坦化が可能になる。しかし、無機ＳＯＧ膜に比べれば少ないものの、有機ＳＯＧ膜にも水分および水酸基が含まれている上に、吸湿性も高い。
【００１２】
このように、平坦化膜としてのＳＯＧ膜１３２には、水分および水酸基が含まれている上に吸湿性が高いという性質がある。その含まれている水分および水酸基は、その一部が温度変化や圧力変化によって膜から放出される。
また、平坦化膜として、感光性樹脂絶縁膜または他の塗布樹脂絶縁膜（ポリイミド系樹脂膜、アクリル系樹脂膜、エポキシ系樹脂膜など）を用いることもできる。
【００１３】
これら樹脂絶縁膜および有機ＳＯＧ膜は、その成分中に有機基を持つため、温度変化や圧力変化によってメタン等の有機ガスを放出する。
これら平坦化膜から放出された水分、水酸基および有機ガスは、配向膜１３６ａおよび液晶層１０３を劣化させたり、液晶層１０３で気泡となって表示不良を発生させる。
【００１４】
これらの防止策として、平坦化膜上に水分、水酸基およびガスを透過しない性質を有する膜を形成し、さらに、その膜に透過を抑制する処理を施す方法がある。
上記した従来の構造が開示された特開平８−１５２６５１号公報には、ＳＯＧ膜１３２の上にプラズマＣＶＤ法を用いて絶縁膜１３１を形成した後、その絶縁膜１３１に、水分およびガスの透過を抑制する性能を向上させる（改質する）処理を施すことが記載されている。絶縁膜１３１としては、シリコン酸化膜、シリコン窒化膜またはシリコン窒酸化膜が用いられ、改質処理方法として、以下の２つがあることが記載されている。
【００１５】
第１の処理方法としては、プラズマＴＥＯＳ膜またはプラズマ酸化膜からなる絶縁膜１３１の表面にイオンを注入する。注入するイオンとしては、シリコンイオン、不活性ガスイオン、ヒ素イオン、リンイオンなどを用いる。また、第２の処理方法としては、プラズマＴＥＯＳ膜またはプラズマ酸化膜からなる絶縁膜１３１の表面に、水素プラズマによる処理を施す。
【００１６】
【発明が解決しようとする課題】
上記した従来の液晶表示装置の改質処理方法では、以下のような問題点があった。すなわち、ＩＴＯ膜からなる表示電極１０４を形成する際には、絶縁膜１３１上の全面にＩＴＯ膜を形成した後、そのＩＴＯ膜をエッチングにより所望の形状にパターニングする必要がある。この場合に、絶縁膜１３１に改質処理を行なっても、この表示電極１０４の形成時のエッチングにより、絶縁膜１３１の表面が除去またはダメージを受け、その結果、絶縁膜１３１の表面の改質効果が失われるという問題点があった。このため、表示電極１０４の形成後に、ＳＯＧ膜１３２中の水分などが、絶縁膜１３１を透過して、配向膜１３６ａおよび液晶層１０３を劣化させたり、液晶層１０３で気泡となって表示不良が発生するという不都合を解消するのは困難であった。
【００１７】
また、配向膜１３６ａの劣化は、表示電極１０４を構成するＩＴＯ膜の分解によっても起こると考えられる。具体的には、表示電極１０４を構成するＩＴＯ膜が分解してインジウムと酸素とが生成される。このインジウムと酸素とが、配向膜１３６ａの表面に付着して配向膜１３６ａが劣化すると考えられる。図１１は、表示電極１０４としてＩＴＯ膜を用いた従来の液晶表示装置にエージング試験を行った時のコントラスト比を示している。図１１に示すように、従来では、経時的に配向膜１３６ａが劣化し、コントラストが低下するという問題点があった。
【００１８】
この発明の一つの目的は、表示電極形成後も水分およびガスが液晶層および配向膜に浸入するのを防止することが可能で、かつ、表示電極の構成材料の分解を抑制することが可能な表示装置を提供することである。
この発明のもう一つの目的は、表示電極の構成材料の分解を抑制することによって、配向膜の劣化を防止することが可能な表示装置を提供することである。
【００１９】
この発明のさらにもう一つの目的は、基板側から水分およびガスが絶縁膜を透過して液晶層および配向膜に浸入するのを防止し、かつ、その絶縁膜の水分およびガスに対する透過防止効果が工程途中で失われることのない表示装置の製造方法を提供することである。
この発明の別の目的は、表示電極の構成材料の分解を抑制することによって、配向膜の劣化を防止することが可能な表示装置の製造方法を提供することである。
【００２０】
【課題を解決するための手段および発明の効果】
この発明の一の局面による表示装置は、基板上に形成され、シリコン酸化膜、シリコン窒化膜およびシリコン窒酸化膜のいずれかからなる絶縁膜と、前記絶縁膜上に形成され、インジウムを含む表示電極と、前記表示電極の表面に電気陰性度の大きな不純物元素を導入して形成された第１の不純物導入層と、前記絶縁膜の表面における前記表示電極に覆われていない部分に電気陰性度の大きな不純物元素を導入して形成され、前記第１の不純物導入層とはその組成が異なる第２の不純物導入層とを備えている。
なお、電気陰性度の大きな元素としては、フッ素、酸素、窒素、塩素、臭素、炭素、硫黄、ヨウ素、セレン、水素、リン、テルル、ホウ素、砒素がある。絶縁膜が、シリコン酸化膜、シリコン窒化膜またはシリコン窒酸化膜である場合は、電気陰性度の大きな不純物元素としては、フッ素、塩素、臭素、炭素、硫黄、ヨウ素、セレン、水素、リン、テルル、ホウ素または砒素を用いるのが好ましい。
【００２１】
上記一の局面による表示装置では、表示電極の表面および絶縁膜の表面に、電気陰性度の大きな不純物元素を含む第１の不純物導入層および第２の不純物導入層を設けることによって、表示電極形成後も、絶縁膜および表示電極の水分およびガスに対する透過防止効果が向上される。これにより、表示電極形成後も、基板側から液晶層および配向膜に水分およびガスが放出されるのを防止することができる。その結果、水分およびガスに起因する、液晶層および配向膜の劣化と表示不良とを有効に防止することができる。また、表示電極の表面に、電気陰性度の大きな不純物元素を含む第１の不純物導入層を設けることによって、表示電極を構成するＩＴＯ膜の表面が安定化されるので、ＩＴＯ膜の分解が抑制される。その結果、表示電極を構成するＩＴＯ膜の分解に起因すると考えられる配向膜の劣化を抑制することができる。これにより、長期に亘って良好なコントラストを維持することができる。
【００２２】
上記一の局面による表示装置において、好ましくは、電気陰性度の大きな不純物元素は、フッ素を含む。このように電気陰性度の最も大きいフッ素を用いれば、絶縁膜および表示電極をフッ化して不純物導入層を形成する場合に、絶縁膜の未結合手や弱い結合をフッ素により終端できる割合が増大するとともに、表示電極を構成するＩＴＯ膜とフッ素とが反応しやすい。これにより、絶縁膜および表示電極の水分およびガスに対する透過防止効果をより向上させることができるとともに、表示電極を構成するＩＴＯ膜の分解に起因すると考えられる配向膜の劣化を抑制することができる。
また、この場合、好ましくは、不純物導入層は、絶縁膜の表面上に形成され、シリコン酸化膜のフッ化物層、シリコン窒化膜のフッ化物層およびシリコン窒酸化膜のフッ化物層のうちのいずれかを含む。
【００２６】
この発明のさらに他の局面による表示装置の製造方法は、基板上に絶縁膜を形成する工程と、絶縁膜上に、表示電極を形成する工程と、表示電極を所定の形状にパターニングする工程と、パターニングした表示電極および絶縁膜の表示電極に覆われていない部分に、電気陰性度の大きな不純物元素を導入する工程とを備えている。
上記さらに他の局面による表示装置の製造方法では、表示電極の形成後に、少なくとも絶縁膜の表示電極に覆われていない部分に、電気陰性度の大きな不純物元素を導入することによって、表示電極形成後に、絶縁膜表面の未結合手が電気陰性度の大きな不純物元素により終端されるとともに、絶縁膜表面の弱い結合が、電気陰性度の大きな不純物元素との結合に置換される。これにより、表示電極形成後に、少なくとも絶縁膜において、水分およびガスが透過するのを防止する機能が増強される。
その結果、表示電極形成後に、基板側から液晶層および配向膜に水分およびガスが放出されるのを有効に防止することができる。これにより、水分およびガスに起因する、液晶層および配向膜の劣化と表示不良とを有効に防止することができる。
なお、電気陰性度の大きな不純物元素の導入を、表示電極の形成後に行うことによって、電気陰性度の大きな不純物元素が導入された絶縁膜表面が、表示電極形成時のエッチングなどにより処理されることがないので、絶縁膜表面のガス透過防止効果が失われることがない。
【００２８】
上記さらに他の局面による表示装置の製造方法において、好ましくは、電気陰性度の大きな不純物元素を導入する工程は、パターニングした表示電極および絶縁膜の表示電極に覆われていない部分を、電気陰性度の大きな不純物元素を含むプラズマに晒す工程を含む。
また、上記さらに他の局面による表示装置の製造方法において、好ましくは、電気陰性度の大きな不純物元素を導入する工程は、パターニングした表示電極および絶縁膜の表示電極に覆われていない部分を、電気陰性度の大きな不純物元素を含むラジカルに晒す工程を含む。このようにプラズマまたはラジカルを用いれば、電気陰性度の大きな不純物元素の導入量および導入速度を効果的に増大することができる。
【００２９】
また、上記さらに他の局面による表示装置の製造方法において、好ましくは、電気陰性度の大きな不純物元素を導入する工程は、パターニングした表示電極および絶縁膜の表示電極に覆われていない部分を、電気陰性度の大きな不純物元素を含む気体に晒す工程を含む。
また、上記さらに他の局面による表示装置の製造方法において、好ましくは、電気陰性度の大きな不純物元素を導入する工程は、パターニングした表示電極および絶縁膜の表示電極に覆われていない部分を、電気陰性度の大きな不純物元素を含む液体に晒す工程を含む。このように気体または液体を用いれば、安価な装置で電気陰性度の大きな不純物元素を導入することができるので、製造コストを低減することができる。
【００３０】
また、上記さらに他の局面による表示装置の製造方法において、好ましくは、電気陰性度の大きな不純物元素を導入する工程は、パターニングした表示電極および絶縁膜の表示電極に覆われていない部分に、電気陰性度の大きな不純物元素を含むイオンを注入する工程を含む。このようにイオン注入を用いれば、電気陰性度の大きな不純物元素の導入量および導入深さを容易かつ高精度に制御することができる。
【００３１】
また、上記さらに他の局面による表示装置の製造方法において、好ましくは、絶縁膜は、有機成分を含有する絶縁膜を含む。このように有機成分を含有する絶縁膜を用いれば、クラックの発生を低減することができる。
また、上記さらに他の局面による表示装置の製造方法において、好ましくは、電気陰性度の大きな不純物元素は、フッ素を含む。このように電気陰性度の最も大きいフッ素を用いれば、絶縁膜をフッ化して不純物導入層を形成する場合に、絶縁膜の未結合手や弱い結合をフッ素により終端できる割合が増大する。これにより、絶縁膜の水分およびガスに対する透過防止効果をより向上させることができる。また、この場合、好ましくは、不純物を導入する工程は、不純物の導入によって、絶縁膜の表面上に、シリコン酸化膜のフッ化物層、シリコン窒化膜のフッ化物層およびシリコン窒酸化膜のフッ化物層のうちのいずれかを形成する工程を含む。
【００３２】
また、上記さらに他の局面による表示装置の製造方法において、好ましくは、電気陰性度の大きな不純物元素を導入する工程は、絶縁膜と表示電極との両方に、電気陰性度の大きな不純物元素を導入する工程を含む。このように構成すれば、絶縁膜および表示電極の両方において、水分およびガスに対する透過防止効果が向上される。これにより、基板側から液晶層または配向膜に水分およびガスが放出されるのを防止することができる。その結果、水分およびガスに起因する、液晶層および配向膜の劣化と表示不良とを有効に防止することができる。また、表示電極に、電気陰性度の大きな不純物元素を導入することによって、表示電極を構成するＩＴＯ膜の表面が安定化されるので、ＩＴＯ膜の分解が抑制される。その結果、表示電極を構成するＩＴＯ膜の分解に起因すると考えられる配向膜の劣化を抑制することができる。
【００３３】
また、上記さらに他の局面による表示装置の製造方法において、基板上に絶縁膜を形成する工程と、絶縁膜上に、表示電極を形成する工程と、表示電極を所定の形状にパターニングする工程と、パターニングした表示電極の表面および絶縁膜の表示電極に覆われていない部分に、電気陰性度の大きな不純物元素を導入する工程とを備え、好ましくは、電気陰性度の大きな不純物元素を導入する工程は、表示電極をフッ化することにより、表示電極の表面に、インジウムのフッ化物を主成分とする第１層を形成する工程を含む。
このように構成すれば、インジウムのフッ化物を主成分とする第１層によって、表示電極を構成するＩＴＯ膜の表面が安定化されるので、ＩＴＯ膜の分解が抑制される。その結果、表示電極を構成するＩＴＯ膜の分解に起因すると考えられる配向膜の劣化を抑制することができる。また、第１層によって、表示電極の水分およびガスに対する透過防止効果が向上されるので、表示電極上に形成される配向膜が水分およびガスに起因して劣化するのを防止することができる。
【００３４】
この場合、好ましくは、表示電極をフッ化する工程は、表示電極の表面を、フッ素と炭素とを含むプラズマに晒すことによって、表示電極の表面に、インジウムのフッ化物を主成分とする第１層を形成するとともに、第１層上に、フッ化炭素を主成分とする第２層を形成する工程を含む。このように構成すれば、第１および第２層によって、表示電極を構成するＩＴＯ膜の分解に起因すると考えられる配向膜の劣化をより抑制することができるとともに、水分およびガスに起因する表示電極上の配向膜の劣化もより抑制することができる。
【００３７】
この発明の別の局面による表示装置の製造方法は、基板上に絶縁膜を形成する工程と、絶縁膜上に、インジウムを含む表示電極を形成する工程と、表示電極を所定の形状にパターニングする工程と、パターニングした表示電極の表面および絶縁膜の表示電極に覆われていない部分に、フッ素を含む層を形成する工程とを備え、フッ素を含む層を形成する工程は、表示電極の表面を、フッ素と炭素とを含むプラズマに晒すことによって、表示電極の表面にインジウムのフッ化物を主成分とする第１層を形成するとともに、第１層上にフッ化炭素を主成分とする第２層を形成する工程を含む。
このように構成すれば、第１および第２層によって、表示電極を構成するＩＴＯ膜の分解に起因すると考えられる配向膜の劣化をより抑制することができるとともに、水分およびガスに起因する表示電極上の配向膜の劣化もより抑制することができる。
【００３８】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
まず、図１を参照して、本発明の一実施形態による透過型液晶表示装置の画素部５０の構造について説明する。
本実施形態の透過型液晶表示装置の画素部５０では、相対向する各透明絶縁基板１、２の間に、液晶が充填された液晶層３が形成されている。透明絶縁基板１には、液晶セルの表示電極４が設けられている。なお、透明絶縁基板１が本発明における「基板」の一例である。透明絶縁基板２には、液晶セルの共通電極５が設けられている。表示電極４と、共通電極５とは、液晶層３を挟んで対向している。液晶層３と、表示電極４との間には、配向膜３６ａが設けられており、液晶層３と、共通電極５との間には、配向膜３６ｂが設けられている。
【００３９】
透明絶縁基板１における液晶層３側の表面上には、ＴＦＴ４１の能動層となる多結晶シリコン膜６が形成されている。多結晶シリコン膜６上には、ゲート絶縁膜７が形成されている。ゲート絶縁膜７上には、ゲート電極８が形成されている。多結晶シリコン膜６には、ＬＤＤ構造のドレイン領域９およびソース領域１０が形成されている。ＬＤＤ構造のドレイン領域９は、低濃度領域９ａと高濃度領域９ｂとからなる。また、ＬＤＤ構造のソース領域１０は、低濃度領域１０ａと高濃度領域１０ｂとからなる。ＬＤＤ構造のドレイン領域９およびソース領域１０と、ゲート電極８とによって、ＴＦＴ４１が構成される。
【００４０】
透明絶縁基板１において、ＴＦＴ４１と隣接する部分には、ＴＦＴ４１の形成工程と同一の工程で形成された補助容量ＣＳが設けられている。補助容量ＣＳの蓄積電極１１は、多結晶シリコン膜６に形成されるとともに、ＴＦＴ４１のソース領域１０と接続されている。蓄積電極１１上には、誘電体膜１２が形成されている。誘電体膜１２上には、補助容量ＣＳの対向電極２２が形成されている。なお、誘電体膜１２は、ゲート絶縁膜７の延長線上にあり、ゲート絶縁膜７と同一構成で同一工程により形成される。また、対向電極２２は、ゲート電極８と同一構成で同一工程により形成される。対向電極２２およびゲート電極８の側壁には、サイドウォール絶縁膜１３が形成されている。対向電極２２およびゲート電極８の上には、絶縁膜１４が形成されている。
【００４１】
ＴＦＴ４１および補助容量ＣＳの全面には、層間絶縁膜１５が形成されている。ソース領域１０を構成する高濃度領域１０ｂは、層間絶縁膜１５に形成されたコンタクトホール１７を介して、ソース電極１９に接続されている。ドレイン領域９を構成する高濃度領域９ｂは、コンタクトホール１６を介して、ドレイン配線を構成するドレイン電極１８に接続されている。層間絶縁膜１５、ドレイン電極１８およびソース電極１９を含むデバイスの全面には、絶縁膜２０と、平坦化膜としてのＳＯＧ膜３２と、絶縁膜３１とが形成されている。平坦化膜としてのＳＯＧ膜３２は、絶縁膜２０と絶縁膜３１との間に挟まれて形成されている。絶縁膜３１上には、ＩＴＯ膜からなる表示電極４が形成されている。
【００４２】
ＩＴＯ膜からなる表示電極４は、絶縁膜２０、ＳＯＧ膜３２および絶縁膜３１に形成されたコンタクトホール２１を介して、ソース電極１９と接続されている。上記したＳＯＧ膜３２によって補助容量ＣＳの端部に形成された段差部が埋め込まれ、表示電極４の表面が平坦化されている。なお、ドレイン電極１８およびソース電極１９の材質としては、一般に、アルミ合金が用いられる。
【００４３】
ここで、本実施形態では、表示電極４の形成後に、表示電極４の表面に、フッ化インジウム（ＩｎＦＸ）を主成分とする第１層３４およびフッ化炭素（ＣＦＸ）を主成分とする第２層３５が形成されている。また、表示電極４の形成後に、表示電極４により覆われていない絶縁膜３１の表面に、フッ素終端層３３が形成されている。このフッ素終端層３３は、絶縁膜３１がシリコン酸化膜からなる場合には、シリコン酸化膜のフッ化物（Ｓｉ-Ｆ、Ｓｉ-Ｏ-Ｆ）により構成される。
また、絶縁膜３１がシリコン窒化膜からなる場合には、シリコン窒化膜のフッ化物（Ｓｉ-Ｆ、Ｓｉ-Ｎ-Ｆ）により構成される。また、絶縁膜３１がシリコン窒酸化膜からなる場合には、シリコン窒酸化膜のフッ化物（Ｓｉ-Ｆ、Ｓｉ-Ｏ-Ｆ、Ｓｉ-Ｎ-Ｆ）により構成される。
【００４４】
なお、フッ化インジウム（ＩｎＦＸ）を主成分とする第１層３４、フッ化炭素（ＣＦＸ）を主成分とする第２層３５、および、フッ素終端層３３は、本発明の「不純物導入層」の一例である。本実施形態では、上記のように、表示電極４の形成後に、表示電極４の表面に電気陰性度の最も大きなフッ素を含む第１層３４、第２層３５を設けると共に、絶縁膜３１の表面に、電気陰性度の最も大きなフッ素を含むフッ素終端層３３を設けることによって、表示電極４の形成後も、絶縁膜３１および表示電極４の水分およびガスに対する透過防止効果が向上される。これにより、表示電極４の形成後も、基板側から液晶層３または配向膜３６ａに水分およびガスが放出されるのを防止することができる。その結果、水分およびガスに起因する、液晶層３および配向膜３６ａの劣化と表示不良とを有効に防止することができる。
【００４５】
また、本実施形態では、表示電極４の表面に、フッ化インジウム（ＩｎＦＸ）を主成分とする第１層３４およびフッ化炭素（ＣＦＸ）を主成分とする第２層３５を設けることによって、表示電極４を構成するＩＴＯ膜の表面が安定化されるので、ＩＴＯ膜の分解が抑制される。その結果、表示電極４を構成するＩＴＯ膜の分解に起因すると考えられる配向膜３６ａの劣化を抑制することができる。これにより、長期に亘って良好なコントラストを維持することができる。
【００４６】
次に、図２〜図９を参照して、図１に示した一実施形態の液晶表示装置の製造方法について説明する。
工程１（図２参照）；まず、石英ガラスまたは高耐熱ガラスからなる透明絶縁基板１上に、ノンドープの多結晶シリコン膜６を約５０ｎｍの膜厚で形成する。多結晶シリコン膜６の形成方法としては、たとえば、非晶質シリコン膜を形成した後に多結晶化させて多結晶シリコン膜６を形成する。非晶質シリコン膜の形成には、たとえば、プラズマ中でのモノシランまたはジシランの分解を利用するプラズマＣＶＤ法を用いる。プラズマＣＶＤ法の処理温度は、３００℃程度であり、水素を添加すると反応が促進されて非晶質シリコン膜が形成される。多結晶化には、たとえば、非晶質シリコン膜に６００℃前後で２０時間前後の長時間の熱処理を行うことにより、固体のままで多結晶化させて多結晶シリコン膜を得る固相成長法を用いる。
【００４７】
次に、多結晶シリコン膜６上に、ゲート絶縁膜７および誘電体膜１２を、それぞれ、約１００ｎｍの膜厚で同時に形成する。たとえば、モノシランまたはジシランの熱分解、ＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）などの有機オキシシランの熱分解、または、ハロゲン化珪素の加水分解などを用いて、シリコン酸化膜からなるゲート絶縁膜７および誘電体膜１２を形成する。
【００４８】
次に、誘電体膜１２を除くゲート絶縁膜７上だけにレジストパターン（図示せず）を形成する。続いて、そのレジストパターンをマスクとして、多結晶シリコン膜６に蓄積電極１１を形成する。蓄積電極１１は、たとえば、不純物（リンまたはボロン）を多結晶シリコン膜６にイオン注入した後、高温（９００℃）の熱処理を行って不純物を活性化させることにより形成する。このイオン注入の際には、ゲート絶縁膜７上に、レジストパターンが形成されているため、ゲート絶縁膜７下の多結晶シリコン膜６（ソース領域１０、ドレイン領域９、および、各領域９、１０間のチャネル領域）に不純物が注入されることはなく、ゲート絶縁膜７下の多結晶シリコン膜６はノンドープのままに保たれる。その後、そのレジストパターンを除去する。
【００４９】
次に、ゲート絶縁膜７および誘電体膜１２の上に、それぞれ、ゲート電極８および対向電極２２を約３００ｎｍの膜厚で同時に形成した後、所望の形状にパターニングする。ゲート電極８および対向電極２２の材質としては、不純物がドープされた多結晶シリコン（ドープドポリシリコン）、金属シリサイド、ポリサイド、高融点金属単体、または、その他の金属などが用いられる。また、ゲート電極８および対向電極２２の形成方法としては、ＣＶＤ法またはスパッタリング法が用いられる。
【００５０】
続いて、ＣＶＤ法を用いて、ゲート電極８および対向電極２２の上に絶縁膜１４を形成する。絶縁膜１４としては、シリコン酸化膜、シリコン窒化膜、または、シリコン窒酸化膜などが用いられる。
そして、絶縁膜１４およびゲート電極８をマスクとして、多結晶シリコン膜６に不純物をイオン注入することによって、自己整合的に、低濃度領域９ａ、１０ａを形成する。低濃度領域９ａ、１０ａの形成方法は、注入する不純物の濃度が低い点を除けば蓄積電極１１のそれと同じである。
【００５１】
次に、全面に絶縁膜（図示せず）を堆積した後、その絶縁膜をエッチバックすることによって、ゲート電極８および対向電極２２の側壁にサイドウォール絶縁膜１３を形成する。サイドウォール絶縁膜１３の材質は、絶縁膜１４の材質と同じである。続いて、サイドウォール絶縁膜１３上および絶縁膜１４上に、レジストパターン（図示せず）を形成する。そして、そのレジストパターンをマスクとして、多結晶シリコン膜６に高濃度領域９ｂ、１０ｂを形成する。高濃度領域９ｂ、１０ｂの形成方法は、蓄積電極１１のそれと同じである。その後、そのレジストパターンを除去する。
【００５２】
次に、デバイスの全面に層間絶縁膜１５を形成する。層間絶縁膜１５としては、シリコン酸化膜、シリコン窒化膜またはシリコン窒酸化膜などが用いられる。また、層間絶縁膜１５の形成方法としては、一般に、ＣＶＤ法が用いられる。また、各膜を組み合わせて多層構造を有する層間絶縁膜１５を形成する方法もある。たとえば、ノンドープのシリコン酸化膜（以下、ＮＳＧ膜という）でＢＰＳＧ（Boron-doped Phospho-Silicate Glass）膜を挟んだ構造（ＮＳＧ／ＢＰＳＧ／ＮＳＧ）で層間絶縁膜１５を構成してもよい。この場合、ＢＰＳＧ膜の形成後にリフローを行うことにより、層間絶縁膜１５の段差被覆性を向上させることができる。
【００５３】
続いて、フォトリソグラフィー技術と、ドライエッチング（異方性エッチング）技術とを用いて、層間絶縁膜１５に、コンタクトホール１６および１７を形成する。そして、水素プラズマ中に晒すことにより、多結晶シリコン膜６の水素化処理を行う。水素化処理とは、多結晶シリコンの結晶欠陥部分に水素原子を結合させることにより、欠陥を減らして結晶構造を安定化させることによって、電界効果移動度を高める方法である。これにより、ＴＦＴ４１の素子特性を向上させることができる。
【００５４】
工程２（図３参照）；スパッタ法を用いて、コンタクトホール１６および１７内を含むデバイスの全面に、アルミ合金膜（Ａｌ−１％Ｓｉ−０．５％Ｃｕ）を堆積する。そして、そのアルミ合金膜を所望の形状にパターニングすることにより、ドレイン電極１８およびソース電極１９を形成する。続いて、デバイスの全面に絶縁膜２０を形成する。絶縁膜２０としては、シリコン酸化膜、シリコン窒化膜またはシリコン窒酸化膜などが用いられる。
【００５５】
たとえば、シリコン酸化膜の形成に用いられるガスは、モノシランと亜酸化窒素（ＳｉＨ4＋Ｎ2Ｏ）、モノシランと酸素（ＳｉＨ4＋Ｏ2）、または、ＴＥＯＳ（Tetra-ethoxy-silane）と酸素（ＴＥＯＳ＋Ｏ2）などであり、成膜温度は３００〜４５０℃である。
工程３（図４参照）；絶縁膜２０上に、平坦化膜としてのＳＯＧ膜３２を形成する。ＳＯＧ膜３２としては、有機ＳＯＧ膜を用いる。この有機ＳＯＧ膜からなるＳＯＧ膜３２の塗布には、スピンコート法が用いられる。すなわち、シリコン化合物のエタノール溶液を透明絶縁基板１の上に滴下して透明絶縁基板１を回転速度；４８００ｒｐｍで２０秒間回転させ、その溶液の被膜を透明絶縁基板１の上に形成する。このとき、そのエタノール溶液の被膜は、透明絶縁基板１上の段差に対して、その凹部には厚く、その凸部には薄く、段差を緩和するように形成される。その結果、エタノール溶液の被膜の表面が平坦化される。
【００５６】
次に、大気中において、８０℃で１分間、１５０℃で１分間、２００℃で１分間、順次熱処理が施されると、エタノールが蒸発すると共に重合反応が進行して、表面がほぼ平坦な有機ＳＯＧ膜からなるＳＯＧ膜３２が形成される。
このエタノール溶液の被膜の形成および熱処理を複数回（本実施形態では３回）繰り返し、最後に窒素雰囲気中において、３７０℃で３０分間の熱処理を行って、所望の膜厚の有機ＳＯＧ膜からなるＳＯＧ膜３２を形成する。なお、この有機ＳＯＧ膜からなるＳＯＧ膜３２が、本発明における「有機成分を含有する絶縁膜」の一例である。
【００５７】
続いて、プラズマＣＶＤ法を用いて、ＳＯＧ膜３２の上に、絶縁膜３１を形成する。絶縁膜３１としては、上記した絶縁膜２０と同様、シリコン酸化膜、シリコン窒化膜またはシリコン窒酸化膜などが用いられる。
工程４（図５参照）；フォトリソグラフィー技術と、ドライエッチング（異方性エッチング）技術とを用いて、絶縁膜３１、ＳＯＧ膜３２および絶縁膜２０に、コンタクトホール２１を形成する。次に、スパッタ法を用いて、コンタクトホール２１内を含むデバイスの全面にＩＴＯ膜２３を堆積する。
【００５８】
工程５（図６参照）；ＩＴＯ膜２３を所望の形状にパターニングすることによって、約２００ｎｍの膜厚を有する表示電極４を形成する。このパターニングは、たとえば、ＩＴＯ膜２３の上に、パターン化したレジスト膜を形成した後、第１のエッチングガスとしてＨＢｒガス、第２のエッチングガスとしてＣｌ2ガスを用いて、反応性イオンエッチング（ＲＩＥ法）によりＩＴＯ膜２３をエッチングすることにより行う。このエッチングは、たとえば、ガスの流量：３０ｓｃｃｍ、エッチング室内の圧力：２Ｐａ、高周波電源からの印加電力：４００Ｗ、基板温度：８０℃の条件下で行う。
【００５９】
その後、表示電極４および絶縁膜３１を、フッ素を含むプラズマ４２に曝露する。たとえば、反応性イオンエッチング装置で、ＣＦ4とＯ2の混合比が１：１、圧力２０Ｐａ、ＲＦ電力は１Ｗ／ｃｍ2の条件で形成したプラズマに５秒〜３０秒間曝露する。
これにより、フッ素を、表示電極４と、表示電極４に被覆されていない部分の絶縁膜３１とに導入することができる。また、このプラズマを用いたフッ素の導入の際に、同時に、表示電極４の形成工程で、異物が付着するとともに、ダメージを受けた絶縁膜３１の表面が、１０ｎｍ〜５０ｎｍ程度エッチングされる。
【００６０】
導入されたフッ素により、表示電極４に被覆されていない部分の絶縁膜３１の表面では、Ｓｉの未結合手がフッ素で終端されると共に、弱い結合がフッ素との結合で置換されるため、この部分にフッ素終端層３３が形成される。このフッ素終端層３３は、上記したように、絶縁膜３１がシリコン酸化膜からなる場合には、シリコン酸化膜のフッ化物（Ｓｉ−Ｆ、Ｓｉ−Ｏ−Ｆ）により構成される。また、絶縁膜３１がシリコン窒化膜からなる場合には、シリコン窒化膜のフッ化物（Ｓｉ−Ｆ、Ｓｉ−Ｎ−Ｆ）により構成される。また、絶縁膜３１がシリコン窒酸化膜からなる場合には、シリコン窒酸化膜のフッ化物（Ｓｉ−Ｆ、Ｓｉ−Ｏ−Ｆ、Ｓｉ−Ｎ−Ｆ）により構成される。
【００６１】
この表示電極４の形成後に形成されるフッ素終端層３３により、表示電極４に被覆されていない部分の絶縁膜３１の水分およびガスに対する透過防止効果が増強される。これにより、表示電極４の形成後にも、ＳＯＧ膜３２からこの後に形成する液晶層３および配向膜３６ａにガスが放出されるのを防ぐことができる。これにより、平坦化膜としてのＳＯＧ膜３２から液晶層３および配向膜３６ａにガスが放出されて表示不良が発生するのを有効に防止することができる。また、上記のように、フッ素の導入と同時に、絶縁膜３１の表面をエッチングすることによって、ダメージや異物を除去した上で、電気陰性度の大きなフッ素を絶縁膜３１に導入するができ、その結果、絶縁膜３１の水分およびガスに対する透過防止効果を確実にすることができる。
【００６２】
また、導入されたフッ素により、表示電極４に含まれるインジウムとフッ素とが反応して、表示電極４の表面部分がフッ化インジウム（ＩｎＦＸ）を主成分とする第１層３４に変成される。これと同時に、表示電極４（第１層３４）の上に、フッ化炭素（ＣＦＸ）を主成分とする第２層３５が形成される。このように、表示電極４の表面に、フッ化インジウム（ＩｎＦＸ）を主成分とする第１層３４およびフッ化炭素（ＣＦＸ）を主成分とする第２層３５を設けることによって、表示電極４を構成するＩＴＯ膜の表面が安定化されるので、ＩＴＯ膜の分解が抑制される。その結果、表示電極４を構成するＩＴＯ膜の分解に起因すると考えられる配向膜３６ａの劣化を抑制することができる。これにより、長期に亘って良好なコントラストを維持することができる。
【００６３】
ここで、図７〜図９を参照して、フッ化インジウム（ＩｎＦX）を主成分とする第１層３４およびフッ化炭素（ＣＦX）を主成分とする第２層３５について詳細に説明する。
まず、図７には、フッ素を含むプラズマに３分間曝露されたＩＴＯ膜の表面におけるＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｒｃｔｒｏｓｃｏｐｙ） ｓｐｅｃｔｒｕｍ が実線で示されている。図７の横軸には、結合エネルギー、縦軸には、光電子強度が取られている。図７から明らかなように、ＩＴＯ膜の表面には、Ｃ−Ｆ（Ｏ−Ｆ）のピークとＩｎ−Ｆのピークとが存在することがわかる。このことは、ＩＴＯ膜の表面に、フッ化インジウム（ＩｎＦX）を主成分とする第１層３４と、フッ化炭素（ＣＦX）を主成分とする第２層３５とが形成されていることを示している。なお、フッ化炭素（ＣＦX）を主成分とする第２層３５には、フッ化酸素（Ｏ−Ｆ）もある程度含まれている。
【００６４】
また、図７には、フッ素を含むプラズマに３分間曝露されたＩＴＯ膜の表面を１５秒間スパッタエッチングした状態におけるＸＰＳ ｓｐｅｃｔｒｕｍ が点線で示されている。図７から明らかなように、１５秒間のスパッタエッチングによって、ＩＴＯ膜の表面のＣ−Ｆ（Ｏ−Ｆ）とＩｎ−Ｆとのピークがほとんどなくなっていることがわかる。１５秒間のスパッタエッチングで削られる膜厚は、約５ｎｍであるので、フッ化インジウム層（ＩｎＦX）を主成分とする第１層３４およびフッ化炭素（ＣＦX）を主成分とする第２層３５の合計膜厚は、約５ｎｍであると考えられる。また、１５秒間のスパッタエッチングによって、Ｃ−Ｆ（Ｏ−Ｆ）のピークは完全になくなっているが、Ｉｎ−Ｆのピークは、若干残っていることがわかる。このことから、フッ化インジウム層（ＩｎＦX）を主成分とする第１層３４の方が、フッ化炭素（ＣＦX）を主成分とする第２層３５よりも下層に形成されていると考えられる。
【００６５】
また、図８には、フッ素を含むプラズマ処理の時間と、ピーク強度との関係が示されている。図８から明らかなように、フッ素を含むプラズマ処理時間が４０秒以上では、処理時間を長くしても、ほぼ同じピーク強度しか得られない。このことは、フッ素を含むプラズマ処理時間を４０秒以上に長くしても、ＩＴＯ膜の表面に形成されるフッ化インジウム（ＩｎＦX）を主成分とする第１層３４およびフッ化炭素（ＣＦX）を主成分とする第２層３５の膜厚は、増加せずに、ほぼ一定の膜厚になることを示している。
【００６６】
上記のように、本実施形態では、表示電極４の表面に、フッ化インジウム（ＩｎＦＸ）を主成分とする第１層３４およびフッ化炭素（ＣＦＸ）を主成分とする第２層３５が形成されるので、表示電極４を構成するＩＴＯ膜の分解が抑制され、その結果、表示電極４を構成するＩＴＯ膜の分解に起因すると考えられる配向膜３６ａの劣化を抑制することができる。
【００６７】
図９には、本実施形態における液晶表示装置のエージング試験を行った時のコントラスト比が示されている。図１１に示した従来の液晶表示装置のコントラスト比との比較からも明らかなように、本実施形態の液晶表示装置では、配向膜３６ａの経時的劣化が長期に亘って抑制され、その結果、長期に亘って良好なコントラストを得ることができることがわかる。
【００６８】
工程６（図１参照）；次に、上記の製造工程によってＴＦＴ４１および補助容量ＣＳが作成された透明絶縁基板１と、表面上に共通電極５が形成された透明絶縁基板２との両方の全面に、高分子有機材料（本実施形態ではポリイミド）を塗布し、さらに熱処理して高分子有機材料を硬化させることにより配向膜３６ａおよび３６ｂを形成する。
【００６９】
そして、液晶分子を所定方向に配向させるために、配向膜３６ａおよび３６ｂの表面を配向処理する。この配向処理は、以下の手法のいずれかを用いる。
（ラビング法）：膜表面を、ナイロンやレーヨン等からなるラビング布で一定方向に機械的にラビングする（擦る）。
（紫外線照射法）：膜表面に、偏光紫外線を照射する。
【００７０】
（溝形状転写法）：膜表面に、表面に微小な凹凸を有するアクリル製の転写板を圧着させる。
最後に、配向膜３６ａが形成された透明絶縁基板１と、配向膜３６ｂが形成された透明絶縁基板２とを相対向させ、その間に液晶を封入して液晶層３を形成することによって、図１に示した本実施形態の液晶表示装置の画素部５０が完成される。
【００７１】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００７２】
（１）工程５において、表示電極４および絶縁膜３１の表面に露出した部分をフッ素を含むプラズマ４２に曝露する方法に代えて、フッ素を含むラジカルに曝露してもよい。このように、ラジカルを用いれば、プラズマを用いる場合と同様、フッ素の導入量および導入速度を効果的に増大することができるという利点がある。この場合、ラジカルは、基板をプラズマ部より離してラジカルを基板まで輸送できるプラズマ装置、たとえば、リモートプラズマエッチング装置において、ＣＦ４、ＣＨＦ３、もしくは、ＳＦ６ガス、または、これらのガスとＯ２もしくはＡｒ、Ｎ２などとの混合ガスをラジカル化して利用する。たとえば、ＣＦ４とＯ２の混合比が５：２、圧力２０Ｐａ、マイクロ波６００Ｗでプラズマを形成し、発生したラジカルを排気方向に設置した基板に導くことによって、フッ素を含むラジカルに曝露する。
【００７３】
（２）工程５において、表示電極４および絶縁膜３１の表面に露出した部分をフッ素を含むプラズマ４２に曝露する方法に代えて、フッ素を含むガスに曝露するようにしてもよい。フッ素を含むガスは、たとえば、フッ化水素ガスを用いることができる。
（３）工程５において、表示電極４および絶縁膜３１の表面に露出した部分をフッ素を含むプラズマ４２に曝露する方法に代えて、フッ素を含む液体に浸漬するようにしてもよい。フッ素を含む液体は、たとえば、フッ化水素酸水溶液やフッ化アンモニウム水溶液を用いることができる。
【００７４】
なお、上記のように、フッ素を含むガスまたはフッ素を含む液体を用いれば、安価な装置を用いてフッ素を導入することができるので、製造コストを低減することができるという利点がある。
（４）工程５において、表示電極４および絶縁膜３１の表面に露出した部分をフッ素を含むプラズマ４２に曝露する方法に代えて、フッ素を含むイオンを注入するようにしてもよい。フッ素を含むイオンとしては、たとえば、ＳｉＦ４またはＢＦ３ガスを原料ガスとして生成したＦイオン、ＳｉＦイオンまたはＢＦイオンを用いることができる。このイオン注入は、たとえば、５〜３０ｋｅＶで１×１０１５ｃｍ−２〜５×１０１５ｃｍ−２の条件下で行う。このように、イオン注入法を用いれば、フッ素の導入量および導入深さを、容易かつ高精度に制御することができるという利点がある。
【００７５】
なお、上記したフッ素を含むガスを用いる方法、フッ素を含む液体を用いる方法、および、フッ素を含むイオンを注入する方法では、表示電極４の表面には、フッ化インジウムを主成分とする第１層３４のみ形成され、フッ化炭素を主成分とする第２層３５は形成されない。この場合にも、フッ化インジウムを主成分とする第１層３４によって、表示電極４を構成するＩＴＯ膜の分解を抑制することができるとともに、表示電極４の水分およびガスに対する透過防止効果を増加することができる。
【００７６】
（５）工程５において、絶縁膜３１の表面を１０ｎｍ〜５０ｎｍエッチングする条件で、フッ素を含むプラズマ４２に曝露したが、絶縁膜３１表面にダメージや異物がない場合はエッチングする必要がない。エッチングしない場合は、たとえば、プラズマエッチング装置で、ＣＦ４とＯ２の混合比が１：１、圧力４０Ｐａ、ＲＦ電力は０．５Ｗ／ｃｍ２の条件で形成したプラズマに曝露する。
【００７７】
（６）上記実施形態では、ＳＯＧ膜３２として有機ＳＯＧ膜を用いたが、無機ＳＯＧ膜または他の塗布絶縁膜でもよい。ただし、有機基を含む塗布絶縁膜が、クラックが発生しにくいなどの利点がある点で望ましい。
（７）上記実施形態では、ＳＯＧ膜３２上に絶縁膜３１を形成したが、この絶縁膜３１を省略し、ＳＯＧ膜３２の表面にフッ素を導入してもよい。この場合、ＳＯＧ膜３２の表面にフッ素終端層３３が形成され、上記実施形態と同様にガス透過抑止効果を増強することができる。
【００７８】
（８）上記実施形態では、絶縁膜３１に電気陰性度の最も大きなフッ素を導入したが、フッ素に代えて、他の電気陰性度の大きな不純物元素を導入しても良い。他の電気陰性度の大きな不純物元素は、塩素、臭素、炭素、硫黄、ヨウ素、セレン、水素、リン、テルル、ホウ素、砒素である。この場合、フッ素に代えて、これら電気陰性度の大きな不純物元素による終端層が形成されるため、絶縁膜３１の透過防止効果が増強され、ＳＯＧ膜３２から液晶層３および配向膜３６ａにガスが放出されるのを防ぐことができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態による液晶表示装置の画素部を示した断面図である。
【図２】 図１に示した一実施形態による液晶表示装置の画素部の製造プロセスを説明するための断面図である。
【図３】 図１に示した一実施形態による液晶表示装置の画素部の製造プロセスを説明するための断面図である。
【図４】 図１に示した一実施形態による液晶表示装置の画素部の製造プロセスを説明するための断面図である。
【図５】 図１に示した一実施形態による液晶表示装置の画素部の製造プロセスを説明するための断面図である。
【図６】 図１に示した一実施形態による液晶表示装置の画素部の製造プロセスを説明するための断面図である。
【図７】 図１に示した一実施形態による液晶表示装置の効果を説明するための特性図である。
【図８】 図１に示した一実施形態による液晶表示装置の効果を説明するための特性図である。
【図９】 図１に示した一実施形態による液晶表示装置のエージング試験の結果を示す図である。
【図１０】 従来の液晶表示装置の画素部を示した断面図である。
【図１１】 図１０に示した従来の液晶表示装置のエージング試験の結果を示す図である。
【符号の説明】
１，２ 透明絶縁基板
３ 液晶層
４ 表示電極
５ 共通電極
６ 多結晶シリコン膜
３１ 絶縁膜
３２ ＳＯＧ膜
３３ フッ素終端層
３４ 第１層
３５ 第２層
３６ａ 配向膜
４１ ＴＦＴ

Claims (12)

  1. 基板上に形成され、シリコン酸化膜、シリコン窒化膜およびシリコン窒酸化膜のいずれかからなる絶縁膜と、前記絶縁膜上に形成され、インジウムを含む表示電極と、前記表示電極の表面に電気陰性度の大きな不純物元素を導入して形成された第１の不純物導入層と、前記絶縁膜の表面における前記表示電極に覆われていない部分に電気陰性度の大きな不純物元素を導入して形成され、前記第１の不純物導入層とはその組成が異なる第２の不純物導入層とを備えたことを特徴とした表示装置。
  2. 前記電気陰性度の大きな不純物元素は、フッ素を含むことを特徴とした請求項１に記載の表示装置。
  3. 基板上に絶縁膜を形成する工程と、前記絶縁膜上に、表示電極を形成する工程と、前記表示電極を所定の形状にパターニングする工程と、前記パターニングした表示電極および前記絶縁膜の前記表示電極に覆われていない部分に、電気陰性度の大きな不純物元素を導入する工程とを備え、前記電気陰性度の大きな不純物元素を導入する工程は、前記表示電極および前記絶縁膜の前記表示電極に覆われていない部分を、前記電気陰性度の大きな不純物元素を含むプラズマに晒すことを特徴とする表示装置の製造方法。
  4. 基板上に絶縁膜を形成する工程と、前記絶縁膜上に、表示電極を形成する工程と、前記表示電極を所定の形状にパターニングする工程と、前記パターニングした表示電極および前記絶縁膜の前記表示電極に覆われていない部分に、電気陰性度の大きな不純物元素を導入する工程とを備え、前記電気陰性度の大きな不純物元素を導入する工程は、前記表示電極および前記絶縁膜の前記表示電極に覆われていない部分を、前記電気陰性度の大きな不純物元素を含むラジカルに晒すことを特徴とする表示装置の製造方法。
  5. 基板上に絶縁膜を形成する工程と、前記絶縁膜上に、表示電極を形成する工程と、前記表示電極を所定の形状にパターニングする工程と、前記パターニングした表示電極および前記絶縁膜の前記表示電極に覆われていない部分に、電気陰性度の大きな不純物元素を導入する工程とを備え、前記電気陰性度の大きな不純物元素を導入する工程は、前記表示電極および前記絶縁膜の前記表示電極に覆われていない部分を、前記電気陰性度の大きな不純物元素を含む気体に晒すことを特徴とする表示装置の製造方法。
  6. 基板上に絶縁膜を形成する工程と、前記絶縁膜上に、表示電極を形成する工程と、前記表示電極を所定の形状にパターニングする工程と、前記パターニングした表示電極および前記絶縁膜の前記表示電極に覆われていない部分に、電気陰性度の大きな不純物元素を導入する工程とを備え、前記電気陰性度の大きな不純物元素を導入する工程は、前記表示電極および前記絶縁膜の前記表示電極に覆われていない部分を、前記電気陰性度の大きな不純物元素を含む液体に晒すことを特徴とする表示装置の製造方法。
  7. 基板上に絶縁膜を形成する工程と、前記絶縁膜上に、表示電極を形成する工程と、前記表示電極を所定の形状にパターニングする工程と、前記パターニングした表示電極および前記絶縁膜の前記表示電極に覆われていない部分に、電気陰性度の大きな不純物元素を導入する工程とを備え、前記電気陰性度の大きな不純物元素を導入する工程は、前記表示電極および前記絶縁膜の前記表示電極に覆われていない部分に、前記電気陰性度の大きな不純物元素を含むイオンを注入することを特徴とする表示装置の製造方法。
  8. 前記絶縁膜は、有機成分を含有する絶縁膜を含むことを特徴とした請求項３〜７のいずれかに記載の表示装置の製造方法。
  9. 前記電気陰性度の大きな不純物元素は、フッ素を含むことを特徴とした請求項３〜７のいずれかに記載の表示装置の製造方法。
  10. 前記絶縁膜は、シリコン酸化膜、シリコン窒化膜およびシリコン窒酸化膜のいずれかからなり、前記不純物を導入する工程は、前記不純物の導入によって、前記絶縁膜の表面に、前記絶縁膜のフッ化物層を形成する工程を含むことを特徴とした請求項９に記載の表示装置の製造方法。
  11. 基板上に絶縁膜を形成する工程と、前記絶縁膜上に、インジウムを含む表示電極を形成する工程と、前記表示電極を所定の形状にパターニングする工程と、 前記パターニングした表示電極の形成後に、前記絶縁膜の前記表示電極に覆われていない部分と前記表示電極との両方に、電気陰性度の大きな不純物元素を導入する工程とを備え、
    前記電気陰性度の大きな不純物元素を導入する工程は、
    前記表示電極をフッ化することにより、前記表示電極の表面に、前記インジウムのフッ化物を主成分とする第１層を形成する工程を含むことを特徴とした表示装置の製造方法。
  12. 基板上に絶縁膜を形成する工程と、前記絶縁膜上に、インジウムを含む表示電極を形成する工程と、前記表示電極を所定の形状にパターニングする工程と、前記パターニングした表示電極の表面および前記絶縁膜の前記表示電極に覆われていない部分に、フッ素を含む層を形成する工程とを備え、
    前記フッ素を含む層を形成する工程は、前記表示電極の表面を、フッ素と炭素とを含むプラズマに晒すことによって、前記表示電極の表面に前記インジウムのフッ化物を主成分とする第１層を形成するとともに、前記第１層上にフッ化炭素を主成分とする第２層を形成する工程を含むことを特徴とした表示装置の製造方法。
JP2000368253A 1999-12-27 2000-12-04 表示装置およびその製造方法 Expired - Fee Related JP3806596B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000368253A JP3806596B2 (ja) 1999-12-27 2000-12-04 表示装置およびその製造方法
KR1020000081651A KR100680681B1 (ko) 1999-12-27 2000-12-26 표시 장치 및 그 제조 방법
US09/748,124 US6617611B2 (en) 1999-12-27 2000-12-27 Display unit and method of fabricating the same
US10/634,763 US6905903B2 (en) 1999-12-27 2003-08-06 Display unit and method of fabricating the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP11-371637 1999-12-27
JP37163799 1999-12-27
JP2000050734 2000-02-28
JP2000-50734 2000-02-28
JP2000368253A JP3806596B2 (ja) 1999-12-27 2000-12-04 表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001318622A JP2001318622A (ja) 2001-11-16
JP3806596B2 true JP3806596B2 (ja) 2006-08-09

Family

ID=27341814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000368253A Expired - Fee Related JP3806596B2 (ja) 1999-12-27 2000-12-04 表示装置およびその製造方法

Country Status (3)

Country Link
US (2) US6617611B2 (ja)
JP (1) JP3806596B2 (ja)
KR (1) KR100680681B1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264075A (ja) * 2002-03-08 2003-09-19 Pioneer Electronic Corp 有機エレクトロルミネッセンス素子の製造方法
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP4463493B2 (ja) * 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US20040048033A1 (en) * 2002-09-11 2004-03-11 Osram Opto Semiconductors (Malaysia) Sdn. Bhd. Oled devices with improved encapsulation
US7224116B2 (en) 2002-09-11 2007-05-29 Osram Opto Semiconductors Gmbh Encapsulation of active electronic devices
US6887733B2 (en) * 2002-09-11 2005-05-03 Osram Opto Semiconductors (Malaysia) Sdn. Bhd Method of fabricating electronic devices
US7193364B2 (en) * 2002-09-12 2007-03-20 Osram Opto Semiconductors (Malaysia) Sdn. Bhd Encapsulation for organic devices
JP4255844B2 (ja) * 2003-02-24 2009-04-15 ソニー株式会社 有機発光表示装置およびその製造方法
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
US20040238846A1 (en) * 2003-05-30 2004-12-02 Georg Wittmann Organic electronic device
SG142140A1 (en) 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
JP4329445B2 (ja) * 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
EP1691340A4 (en) * 2003-11-28 2012-06-27 Tadahiro Ohmi INTEGRATED THIN FILM TRANSISTOR SWITCHING DEVICE, ACTIVE MATRIX DISPLAY EQUIPMENT AND MANUFACTURING METHOD THEREFOR
US7041608B2 (en) * 2004-02-06 2006-05-09 Eastman Kodak Company Providing fluorocarbon layers on conductive electrodes in making electronic devices such as OLED devices
US8278818B2 (en) * 2004-06-04 2012-10-02 Samsung Mobile Display Co., Ltd. Electroluminescent display device and method of fabricating the same
JP4946003B2 (ja) * 2005-10-26 2012-06-06 セイコーエプソン株式会社 電気光学装置、および電気光学装置の製造方法
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
US8464265B2 (en) * 2006-04-03 2013-06-11 Secure64 Software Method and system for reallocating computational resources using resource reallocation enabling information
JP4702191B2 (ja) * 2006-06-16 2011-06-15 日本ビクター株式会社 反射型液晶表示装置
US7829195B2 (en) * 2006-12-31 2010-11-09 Intel Corporation Fluorination pre-treatment of heat spreader attachment indium thermal interface material
US20080156635A1 (en) * 2006-12-31 2008-07-03 Simon Bogdan M System for processes including fluorination
US8629960B2 (en) 2008-10-02 2014-01-14 Sharp Kabushiki Kaisha Display device substrate, display device substrate manufacturing method, display device, liquid crystal display device, liquid crystal display device manufacturing method and organic electroluminescent display device
KR101566431B1 (ko) 2009-09-25 2015-11-06 삼성디스플레이 주식회사 액정 표시 장치
CN113540253A (zh) * 2010-02-26 2021-10-22 株式会社半导体能源研究所 制造半导体装置的方法
JP5106561B2 (ja) 2010-03-15 2012-12-26 株式会社ジャパンディスプレイイースト 液晶表示装置
JP6767885B2 (ja) * 2017-01-18 2020-10-14 東京エレクトロン株式会社 保護膜形成方法
JP6980498B2 (ja) 2017-11-22 2021-12-15 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5473818A (en) * 1977-11-24 1979-06-13 Tokyo Denshi Kagaku Kk Coating solution for forming transparent electric conductive layer and method of coating same
JPH01185617A (ja) * 1988-01-19 1989-07-25 Seiko Epson Corp 液晶パネルの界面構造
JP2797392B2 (ja) * 1989-04-06 1998-09-17 東レ株式会社 透明ガスバリアフィルム
JP3279355B2 (ja) * 1992-06-19 2002-04-30 オプトレックス株式会社 マトリクス液晶表示装置
JPH0661198A (ja) * 1992-08-10 1994-03-04 Fujitsu Ltd 薄膜素子の製造方法
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
CA2200829C (en) * 1996-03-25 2006-02-21 Toru Hanada Liquid crystal display element with a transparent electrode substrate, and the transparent electrode substrate
JPH10170949A (ja) * 1996-12-06 1998-06-26 Sharp Corp 液晶表示装置およびその製造方法
KR19980070462A (ko) * 1997-01-14 1998-10-26 오오히라아끼라 액정화합물
JPH10186410A (ja) * 1998-01-29 1998-07-14 Hitachi Ltd 液晶表示装置
JP3622492B2 (ja) * 1998-03-30 2005-02-23 セイコーエプソン株式会社 薄膜半導体装置の製造方法

Also Published As

Publication number Publication date
KR20010062680A (ko) 2001-07-07
JP2001318622A (ja) 2001-11-16
US20010005607A1 (en) 2001-06-28
US20040031962A1 (en) 2004-02-19
US6905903B2 (en) 2005-06-14
KR100680681B1 (ko) 2007-02-09
US6617611B2 (en) 2003-09-09

Similar Documents

Publication Publication Date Title
JP3806596B2 (ja) 表示装置およびその製造方法
JP3015717B2 (ja) 半導体装置の製造方法および半導体装置
US5970376A (en) Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer
US7491659B2 (en) APCVD method of forming silicon oxide using an organic silane, oxidizing agent, and catalyst-formed hydrogen radical
US7145176B2 (en) Active matrix display device
KR100339677B1 (ko) 반도체장치의제조방법및반도체장치
JP2007114560A (ja) 液晶表示装置及びこの液晶表示装置に使用できる絶縁膜
JP3015763B2 (ja) 半導体装置の製造方法
KR100334406B1 (ko) 액티브매트릭스패널용박막반도체장치및표시소자용기판의제조방법
JP3015738B2 (ja) 半導体装置の製造方法
JPH08254713A (ja) 薄膜トランジスタ、その製造方法および液晶表示素子
US6288438B1 (en) Semiconductor device including insulation film and fabrication method thereof
JP3015765B2 (ja) 半導体装置の製造方法及び半導体装置
JP3322651B2 (ja) 半導体装置の製造方法
JP3197315B2 (ja) 半導体装置の製造方法
KR100353827B1 (ko) 반도체소자의 층간절연막 형성 방법
KR100919676B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100223771B1 (ko) 반도체 장치 및 그 제조방법
KR100361535B1 (ko) 반도체소자의제조방법
JPH0851156A (ja) 半導体装置の製造方法
KR100534607B1 (ko) 보이드를 이용한 저유전율 층간 절연막 형성 방법
KR100212014B1 (ko) 반도체 소자의 비피에스지막 형성방법
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
KR100533646B1 (ko) 피엠디막 형성 방법
JP3008486B2 (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050314

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050408

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060515

LAPS Cancellation because of no payment of annual fees