JP3197315B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3197315B2 JP3197315B2 JP04720792A JP4720792A JP3197315B2 JP 3197315 B2 JP3197315 B2 JP 3197315B2 JP 04720792 A JP04720792 A JP 04720792A JP 4720792 A JP4720792 A JP 4720792A JP 3197315 B2 JP3197315 B2 JP 3197315B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- manufacturing
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、段差を有する半導体基板上に、優れたカ
バレッジ特性、平坦化特性を有し、且つ、膜質が良好な
層間絶縁膜又は保護絶縁膜を形成する半導体装置の製造
方法に関する。
に係り、特に、段差を有する半導体基板上に、優れたカ
バレッジ特性、平坦化特性を有し、且つ、膜質が良好な
層間絶縁膜又は保護絶縁膜を形成する半導体装置の製造
方法に関する。
【０００２】
【従来の技術】従来、半導体装置の微細化、高集積化に
伴い、層間絶縁膜や保護絶縁膜の平坦化が益々重要とな
り、様々な平坦化方法が紹介されている。前記平坦化方
法としては、例えば、以下の方法等が挙げられる。 （１）シリカフィルム等の無機系流動物や、ポリイミド
系樹脂等の有機系流動物を塗布する方法。 （２）ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法による堆積とエッチバックを組み合
わせて行う方法。 （３）ウェハ電極に高周波を印加して負バイアスをか
け、当該ウェハ上で堆積とエッチングを同時に行うバイ
アススパッタ法。
伴い、層間絶縁膜や保護絶縁膜の平坦化が益々重要とな
り、様々な平坦化方法が紹介されている。前記平坦化方
法としては、例えば、以下の方法等が挙げられる。 （１）シリカフィルム等の無機系流動物や、ポリイミド
系樹脂等の有機系流動物を塗布する方法。 （２）ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法による堆積とエッチバックを組み合
わせて行う方法。 （３）ウェハ電極に高周波を印加して負バイアスをか
け、当該ウェハ上で堆積とエッチングを同時に行うバイ
アススパッタ法。
【０００３】前記（１）に記載した流動物を塗布する方
法の一例は、特開平３−１７７０２２号公報に紹介され
ている。この方法は、段差を有する半導体基板上に、プ
ラズマ酸化膜（以下、『Ｐ−ＳｉＯ2 膜』という）を形
成し、このＰ−ＳｉＯ2 膜上に、有機溶剤に溶けたガラ
ス溶液を回転塗布して、表面が平坦な膜（以下、『ＳＯ
Ｇ膜』という）を形成する。次いで、前記ＳＯＧ膜に、
平行平板反応性イオンエッチング装置を用いてエッチン
グを行った後、このＳＯＧ膜の全面をＳｉＯ2膜で覆
い、平坦化を達成するものである。
法の一例は、特開平３−１７７０２２号公報に紹介され
ている。この方法は、段差を有する半導体基板上に、プ
ラズマ酸化膜（以下、『Ｐ−ＳｉＯ2 膜』という）を形
成し、このＰ−ＳｉＯ2 膜上に、有機溶剤に溶けたガラ
ス溶液を回転塗布して、表面が平坦な膜（以下、『ＳＯ
Ｇ膜』という）を形成する。次いで、前記ＳＯＧ膜に、
平行平板反応性イオンエッチング装置を用いてエッチン
グを行った後、このＳＯＧ膜の全面をＳｉＯ2膜で覆
い、平坦化を達成するものである。
【０００４】また、前記（２）に記載したＣＶＤ法とエ
ッチバックとの組合せの一例は、特開平３−１９４９３
２号公報に紹介されている。この方法は、段差を有する
半導体基板上に、第１の絶縁膜を形成した後、有機シラ
ン及びオゾンを含むガスを用いた気相成長法（ＣＶＤ
法）を行い、当該第１の絶縁膜上に、第２の絶縁膜（以
下、『Ｏ3 −ＴＥＯＳ・ＣＶＤ膜』という）を形成す
る。次いで、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の表面に、
異方性エッチング（エッチバック）を行い、当該Ｏ 3 −
ＴＥＯＳ・ＣＶＤ膜を平坦化した後、この上に、第３の
絶縁膜を形成し、平坦化を達成するものである。
ッチバックとの組合せの一例は、特開平３−１９４９３
２号公報に紹介されている。この方法は、段差を有する
半導体基板上に、第１の絶縁膜を形成した後、有機シラ
ン及びオゾンを含むガスを用いた気相成長法（ＣＶＤ
法）を行い、当該第１の絶縁膜上に、第２の絶縁膜（以
下、『Ｏ3 −ＴＥＯＳ・ＣＶＤ膜』という）を形成す
る。次いで、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の表面に、
異方性エッチング（エッチバック）を行い、当該Ｏ 3 −
ＴＥＯＳ・ＣＶＤ膜を平坦化した後、この上に、第３の
絶縁膜を形成し、平坦化を達成するものである。
【０００５】
【発明が解決しようとする課題】しかしながら、前記特
開平３−１７７０２２号公報に紹介されている従来例で
使用するＳＯＧ膜は、ぬれ性に問題があり、前記段差で
のカバレッジ特性が悪いという問題があった。また、十
分な平坦性を得るために、ＳＯＧ膜を厚く塗布すると、
クラックが入り易くなるという問題があった。さらに、
ＳＯＧ膜は、塗布後、４００℃程度で熱処理して硬化さ
せるため、良好な膜質が得られにくく、配線間リーク電
流や層間リーク電流が発生し易いという問題もあった。
開平３−１７７０２２号公報に紹介されている従来例で
使用するＳＯＧ膜は、ぬれ性に問題があり、前記段差で
のカバレッジ特性が悪いという問題があった。また、十
分な平坦性を得るために、ＳＯＧ膜を厚く塗布すると、
クラックが入り易くなるという問題があった。さらに、
ＳＯＧ膜は、塗布後、４００℃程度で熱処理して硬化さ
せるため、良好な膜質が得られにくく、配線間リーク電
流や層間リーク電流が発生し易いという問題もあった。
【０００６】また、特開平３−１９４９３２号公報に紹
介されている従来例では、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜を
厚く形成する必要があるため、クラックが入り易いとい
う問題があった。さらに、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の
みでは、前記段差を十分に緩和しきれないという問題が
あった。本発明は、このような問題を解決することを課
題とするものであり、段差を有する半導体基板上に、優
れたカバレッジ特性、平坦化特性を有し、且つ、膜質が
良好な層間絶縁膜又は保護絶縁膜を形成する半導体装置
の製造方法を提供することを目的とする。
介されている従来例では、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜を
厚く形成する必要があるため、クラックが入り易いとい
う問題があった。さらに、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の
みでは、前記段差を十分に緩和しきれないという問題が
あった。本発明は、このような問題を解決することを課
題とするものであり、段差を有する半導体基板上に、優
れたカバレッジ特性、平坦化特性を有し、且つ、膜質が
良好な層間絶縁膜又は保護絶縁膜を形成する半導体装置
の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、請求項１記載の発明は、素子形成により段差が生じ
た半導体基板及び当該素子上に、第１の絶縁膜及び第２
の絶縁膜を順次形成する半導体装置の製造方法におい
て、前記段差が生じた半導体基板及び当該素子上に、有
機シラン及びオゾンを含むガスを用いた気相成長法を行
い、前記第１の絶縁膜を形成する第１工程と、前記第１
の絶縁膜上に、有機溶剤に溶けたガラス溶液を回転塗布
し、前記第２の絶縁膜を形成する第２工程と、前記第２
の絶縁膜にエッチングを行い、前記第１の絶縁膜の少な
くとも一部を露出する第３工程と、を含み、前記第３の
工程は、少なくとも二種類のガスを含む混合ガスを用
い、該混合ガスの混合比を調整して前記第２の絶縁膜の
残存状態を調整することを特徴とする半導体装置の製造
方法を提供するものである。また、請求項２記載の発明
は、上記請求項１記載の発明である半導体装置の製造方
法において、前記第３の工程を、前記第２の絶縁膜が前
記第１の絶縁膜上の凹部に残存する状態で終了させるも
のである。
に、請求項１記載の発明は、素子形成により段差が生じ
た半導体基板及び当該素子上に、第１の絶縁膜及び第２
の絶縁膜を順次形成する半導体装置の製造方法におい
て、前記段差が生じた半導体基板及び当該素子上に、有
機シラン及びオゾンを含むガスを用いた気相成長法を行
い、前記第１の絶縁膜を形成する第１工程と、前記第１
の絶縁膜上に、有機溶剤に溶けたガラス溶液を回転塗布
し、前記第２の絶縁膜を形成する第２工程と、前記第２
の絶縁膜にエッチングを行い、前記第１の絶縁膜の少な
くとも一部を露出する第３工程と、を含み、前記第３の
工程は、少なくとも二種類のガスを含む混合ガスを用
い、該混合ガスの混合比を調整して前記第２の絶縁膜の
残存状態を調整することを特徴とする半導体装置の製造
方法を提供するものである。また、請求項２記載の発明
は、上記請求項１記載の発明である半導体装置の製造方
法において、前記第３の工程を、前記第２の絶縁膜が前
記第１の絶縁膜上の凹部に残存する状態で終了させるも
のである。
【０００８】そして、請求項３記載の発明は、上記請求
項１又は２記載の発明である半導体装置の製造方法にお
いて、前記混合ガスは、少なくとも二種類のフッ素含有
ガスを含んでいる。さらに、請求項４記載の発明は、上
記請求項１乃至請求項３のいずれかに記載の発明である
半導体装置の製造方法において、前記第１の絶縁膜の膜
厚は、前記段差を緩和し、且つ、クラックが発生しない
値とする。
項１又は２記載の発明である半導体装置の製造方法にお
いて、前記混合ガスは、少なくとも二種類のフッ素含有
ガスを含んでいる。さらに、請求項４記載の発明は、上
記請求項１乃至請求項３のいずれかに記載の発明である
半導体装置の製造方法において、前記第１の絶縁膜の膜
厚は、前記段差を緩和し、且つ、クラックが発生しない
値とする。
【０００９】
【作用】請求項１記載の発明によれば、素子形成により
段差が生じた半導体基板及び当該素子上に、前記第１の
絶縁膜及び第２の絶縁膜を順に形成した後、当該第２の
絶縁膜に異方性エッチングを行い、前記第１の絶縁膜の
少なくとも一部を露出することで、前記層間絶縁膜又は
保護絶縁膜のカバレッジ特性、平坦性及び膜質を向上す
ることができる。
段差が生じた半導体基板及び当該素子上に、前記第１の
絶縁膜及び第２の絶縁膜を順に形成した後、当該第２の
絶縁膜に異方性エッチングを行い、前記第１の絶縁膜の
少なくとも一部を露出することで、前記層間絶縁膜又は
保護絶縁膜のカバレッジ特性、平坦性及び膜質を向上す
ることができる。
【００１０】
【００１１】
【００１２】即ち、前記第１の絶縁膜は、Ｏ3 −ＴＥＯ
Ｓ・ＣＶＤ膜からなるため、前記段差を十分に埋め込む
ことができると共に、前記段差もある程度緩和すること
ができる。そして、この段差がある程度緩和された第１
の絶縁膜上に、第２の絶縁膜（ＳＯＧ膜）を形成するた
め、当該第２の絶縁膜のぬれ性を改善すると共に、表面
の平坦性を向上することができる。ここで、前記第１の
絶縁膜上の段差は、第２の絶縁膜により平坦化されるた
め、当該第１の絶縁膜を従来より薄い膜厚で形成するこ
とができる。従って、当該第１の絶縁膜にクラックが入
ることもない。次に、前記第２の絶縁膜に異方性エッチ
ングを行い、前記第１の絶縁膜の少なくとも一部を露出
することで、当該第２の絶縁膜を前記第１の絶縁膜上に
存在している段差の凹部にのみ形成することができる。
従って、当該第２の絶縁膜にクラックが入ることがない
と共に、前記層間絶縁膜又は保護絶縁膜の大部分を膜質
特性が良好な第１の絶縁膜で構成することができる。
Ｓ・ＣＶＤ膜からなるため、前記段差を十分に埋め込む
ことができると共に、前記段差もある程度緩和すること
ができる。そして、この段差がある程度緩和された第１
の絶縁膜上に、第２の絶縁膜（ＳＯＧ膜）を形成するた
め、当該第２の絶縁膜のぬれ性を改善すると共に、表面
の平坦性を向上することができる。ここで、前記第１の
絶縁膜上の段差は、第２の絶縁膜により平坦化されるた
め、当該第１の絶縁膜を従来より薄い膜厚で形成するこ
とができる。従って、当該第１の絶縁膜にクラックが入
ることもない。次に、前記第２の絶縁膜に異方性エッチ
ングを行い、前記第１の絶縁膜の少なくとも一部を露出
することで、当該第２の絶縁膜を前記第１の絶縁膜上に
存在している段差の凹部にのみ形成することができる。
従って、当該第２の絶縁膜にクラックが入ることがない
と共に、前記層間絶縁膜又は保護絶縁膜の大部分を膜質
特性が良好な第１の絶縁膜で構成することができる。
【００１３】また、前記エッチングの時に、エッチング
ガスの量を調整し、前記第１の絶縁膜よりも当該第２の
絶縁膜の方が、当該エッチング速度が遅い条件で行う
と、平坦化効果がさらに向上する。特に、本発明によれ
ば、混合ガスの混合比を調整するという比較的容易な手
法で、ＳＯＧ膜の残存状態が調整できる。そして、請求
項４記載の発明によれば、より確実に、クラックの発生
を防止しながら、高い平坦性を得ることができる。
ガスの量を調整し、前記第１の絶縁膜よりも当該第２の
絶縁膜の方が、当該エッチング速度が遅い条件で行う
と、平坦化効果がさらに向上する。特に、本発明によれ
ば、混合ガスの混合比を調整するという比較的容易な手
法で、ＳＯＧ膜の残存状態が調整できる。そして、請求
項４記載の発明によれば、より確実に、クラックの発生
を防止しながら、高い平坦性を得ることができる。
【００１４】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。図１ないし図４は、本発明の実施例
に係る半導体装置の製造工程の一部を示す断面図であ
る。図１に示す工程では、公知の方法で、半導体基板１
上に、所望の配線３を形成した後、前記半導体基板１及
び配線３上に、Ｐ−ＳｉＯ2 膜２を形成する。この時、
Ｐ−ＳｉＯ2 膜２の表面には、段差が形成れている。次
いで、Ｐ−ＳｉＯ2膜２が形成された半導体基板１に、
６５℃で、ＴＥＯＳ＝１．０〜５．０ｓｌｍ、Ｏ2 流量
＝７．５ｓｌｍで、Ｏ2 濃度＝４０〜１２０ｇ／ｍ3 、
温度＝３００〜４５０℃、圧力＝７６０Ｔｏｒｒ、の条
件で、１〜２分間、ＣＶＤ法を行い、前記Ｐ−ＳｉＯ2
膜２上に、膜厚が、６０００〜１００００Å程度のＯ3
−ＴＥＯＳ・ＣＶＤ膜（第１の絶縁膜）４を形成する。
ここで、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４は、前記段差を十
分に埋め込むと共に、前記段差もある程度緩和すること
できる。また、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４上に残存し
た段差は、後の工程で、ＳＯＧ膜（第２の絶縁膜）５に
より平坦化されるため、当該Ｏ3 −ＴＥＯＳ・ＣＶＤ膜
４の膜厚を従来より薄くすることができる。従って、Ｏ
3 −ＴＥＯＳ・ＣＶＤ膜４にクラックが入ることもな
い。
参照して説明する。図１ないし図４は、本発明の実施例
に係る半導体装置の製造工程の一部を示す断面図であ
る。図１に示す工程では、公知の方法で、半導体基板１
上に、所望の配線３を形成した後、前記半導体基板１及
び配線３上に、Ｐ−ＳｉＯ2 膜２を形成する。この時、
Ｐ−ＳｉＯ2 膜２の表面には、段差が形成れている。次
いで、Ｐ−ＳｉＯ2膜２が形成された半導体基板１に、
６５℃で、ＴＥＯＳ＝１．０〜５．０ｓｌｍ、Ｏ2 流量
＝７．５ｓｌｍで、Ｏ2 濃度＝４０〜１２０ｇ／ｍ3 、
温度＝３００〜４５０℃、圧力＝７６０Ｔｏｒｒ、の条
件で、１〜２分間、ＣＶＤ法を行い、前記Ｐ−ＳｉＯ2
膜２上に、膜厚が、６０００〜１００００Å程度のＯ3
−ＴＥＯＳ・ＣＶＤ膜（第１の絶縁膜）４を形成する。
ここで、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４は、前記段差を十
分に埋め込むと共に、前記段差もある程度緩和すること
できる。また、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４上に残存し
た段差は、後の工程で、ＳＯＧ膜（第２の絶縁膜）５に
より平坦化されるため、当該Ｏ3 −ＴＥＯＳ・ＣＶＤ膜
４の膜厚を従来より薄くすることができる。従って、Ｏ
3 −ＴＥＯＳ・ＣＶＤ膜４にクラックが入ることもな
い。
【００１５】次に、図２に示す工程では、図１に示す工
程で得たＯ3 −ＴＥＯＳ・ＣＶＤ膜４上に、有機溶剤に
溶けたガラス溶液を回転塗布し、膜厚が１０００〜５０
００Å程度のＳＯＧ膜（第２の絶縁膜）５を形成する。
ここで、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４の表面の段差
は、ある程度緩和されているため、ＳＯＧ膜５は、当該
段差に完全に埋め込まれると共に、表面が平坦となる。
程で得たＯ3 −ＴＥＯＳ・ＣＶＤ膜４上に、有機溶剤に
溶けたガラス溶液を回転塗布し、膜厚が１０００〜５０
００Å程度のＳＯＧ膜（第２の絶縁膜）５を形成する。
ここで、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４の表面の段差
は、ある程度緩和されているため、ＳＯＧ膜５は、当該
段差に完全に埋め込まれると共に、表面が平坦となる。
【００１６】次いで、図３に示す工程では、二種類のフ
ッ素含有ガスとしてのＣ2 Ｆ6 とＣＨＦ3 との混合ガス
を用い、図２に示す工程で得たＳＯＧ膜５に、エッチン
グを行い、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４の少なくとも一
部を露出する。ここで、前記異方性エッチングは、Ｏ3
−ＴＥＯＳ・ＣＶＤ膜４とＳＯＧ膜５とからなる膜の膜
厚が所望の値となるまで行う。尚、この時、露出したＯ
3 −ＴＥＯＳ・ＣＶＤ膜４は、ＳＯＧ膜５と共に、前記
エッチングが行われる。また、前記エッチングは、Ｃ2
Ｆ6 とＣＨＦ3 との混合比を調節することにより、ＳＯ
Ｇ膜５の残存状態を調節することもできる。また、前記
ＳＯＧ膜５は、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４上に形
成された段差の凹部にのみ残存するため、ＳＯＧ膜５の
量を必要最低限にすることができる。
ッ素含有ガスとしてのＣ2 Ｆ6 とＣＨＦ3 との混合ガス
を用い、図２に示す工程で得たＳＯＧ膜５に、エッチン
グを行い、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４の少なくとも一
部を露出する。ここで、前記異方性エッチングは、Ｏ3
−ＴＥＯＳ・ＣＶＤ膜４とＳＯＧ膜５とからなる膜の膜
厚が所望の値となるまで行う。尚、この時、露出したＯ
3 −ＴＥＯＳ・ＣＶＤ膜４は、ＳＯＧ膜５と共に、前記
エッチングが行われる。また、前記エッチングは、Ｃ2
Ｆ6 とＣＨＦ3 との混合比を調節することにより、ＳＯ
Ｇ膜５の残存状態を調節することもできる。また、前記
ＳＯＧ膜５は、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４上に形
成された段差の凹部にのみ残存するため、ＳＯＧ膜５の
量を必要最低限にすることができる。
【００１７】次に、図４に示す工程では、図３に示す工
程で得たＯ3 −ＴＥＯＳ・ＣＶＤ膜４及びＳＯＧ膜５上
に、公知の方法で、膜厚が、２０００〜５０００Å程度
のＰ−ＳｉＯ2 膜６を形成する。その後、所望の工程を
行い、半導体装置を完成する。尚、本実施例では、配線
３による段差の緩和について説明したが、これに限ら
ず、他の素子により生じた段差を有する半導体基板１上
に形成する層間絶縁膜又は保護絶縁膜にも応用できるこ
とは勿論である。
程で得たＯ3 −ＴＥＯＳ・ＣＶＤ膜４及びＳＯＧ膜５上
に、公知の方法で、膜厚が、２０００〜５０００Å程度
のＰ−ＳｉＯ2 膜６を形成する。その後、所望の工程を
行い、半導体装置を完成する。尚、本実施例では、配線
３による段差の緩和について説明したが、これに限ら
ず、他の素子により生じた段差を有する半導体基板１上
に形成する層間絶縁膜又は保護絶縁膜にも応用できるこ
とは勿論である。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
素子形成により段差が生じた半導体基板及び当該素子上
に、Ｏ 3 −ＴＥＯＳ・ＣＶＤ膜からなる第１の絶縁膜を
形成することで、前記段差を十分に埋め込むことがでる
と共に、前記段差をある程度緩和することができる。そ
して、この第１の絶縁膜上に、ＳＯＧ膜からなる第２の
絶縁膜を形成することで、当該第１の絶縁膜上の段差を
十分に埋め込むことができると共に、表面を平坦化する
ことができる。このため、前記第１の絶縁膜を従来より
薄い膜厚で形成することができるため、クラックが入る
ことがない。さらに、前記第２の絶縁膜にエッチングを
行い、前記第１の絶縁膜の少なくとも一部を露出するこ
とで、第２の絶縁膜の存在量を最低限に押さえることが
できる。また、エッチング条件を変化させることで、所
望の平坦性を確保することができる。この結果、層間絶
縁膜又は保護絶縁膜のカバレッジ特性、平坦性及び膜質
を向上することができるし、ＳＯＧ膜の残存状態を比較
的容易に調整できるという効果もある。
素子形成により段差が生じた半導体基板及び当該素子上
に、Ｏ 3 −ＴＥＯＳ・ＣＶＤ膜からなる第１の絶縁膜を
形成することで、前記段差を十分に埋め込むことがでる
と共に、前記段差をある程度緩和することができる。そ
して、この第１の絶縁膜上に、ＳＯＧ膜からなる第２の
絶縁膜を形成することで、当該第１の絶縁膜上の段差を
十分に埋め込むことができると共に、表面を平坦化する
ことができる。このため、前記第１の絶縁膜を従来より
薄い膜厚で形成することができるため、クラックが入る
ことがない。さらに、前記第２の絶縁膜にエッチングを
行い、前記第１の絶縁膜の少なくとも一部を露出するこ
とで、第２の絶縁膜の存在量を最低限に押さえることが
できる。また、エッチング条件を変化させることで、所
望の平坦性を確保することができる。この結果、層間絶
縁膜又は保護絶縁膜のカバレッジ特性、平坦性及び膜質
を向上することができるし、ＳＯＧ膜の残存状態を比較
的容易に調整できるという効果もある。
【００１９】
【図１】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
【図２】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
【図３】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
【図４】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
１ 半導体基板 ２ Ｐ−ＳｉＯ2 膜 ３ 配線 ４ Ｏ3 −ＴＥＯＳ・ＣＶＤ膜 ５ ＳＯＧ膜 ６ Ｐ−ＳｉＯ2 膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−206282（ＪＰ，Ａ) 特開 平４−346461（ＪＰ，Ａ) 特開 平４−167429（ＪＰ，Ａ) 特開 平４−3932（ＪＰ，Ａ) 特開 平２−140926（ＪＰ，Ａ) 特開 平１−243553（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/312
Claims (4)
- 【請求項１】 素子形成により段差が生じた半導体基板
及び当該素子上に、第１の絶縁膜及び第２の絶縁膜を順
次形成する半導体装置の製造方法において、 前記段差が生じた半導体基板及び当該素子上に、有機シ
ラン及びオゾンを含むガスを用いた気相成長法を行い、
前記第１の絶縁膜を形成する第１工程と、前記第１の絶
縁膜上に、有機溶剤に溶けたガラス溶液を回転塗布し、
前記第２の絶縁膜を形成する第２工程と、前記第２の絶
縁膜にエッチングを行い、前記第１の絶縁膜の少なくと
も一部を露出する第３工程と、を含み、 前記第３の工程は、少なくとも二種類のガスを含む混合
ガスを用い、該混合ガスの混合比を調整して前記第２の
絶縁膜の残存状態を調整 することを特徴とする半導体装
置の製造方法。 - 【請求項２】 前記第３の工程を、前記第２の絶縁膜が
前記第１の絶縁膜上の凹部に残存する状態で終了させる
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記混合ガスは、少なくとも二種類のフ
ッ素含有ガスを含んでいる請求項１又は２記載の半導体
装置の製造方法。 - 【請求項４】 前記第１の絶縁膜の膜厚は、前記段差を
緩和し、且つ、クラックが発生しない値とする請求項１
乃至請求項３のいずれかに記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04720792A JP3197315B2 (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04720792A JP3197315B2 (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251430A JPH05251430A (ja) | 1993-09-28 |
| JP3197315B2 true JP3197315B2 (ja) | 2001-08-13 |
Family
ID=12768711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04720792A Expired - Fee Related JP3197315B2 (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3197315B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102502726B (zh) * | 2011-10-28 | 2013-12-25 | 南京工业大学 | 一种六方片状氢氧化镁的制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265995B1 (ko) * | 1997-05-07 | 2000-10-02 | 김영환 | 반도체장치의 표면평탄화 방법 |
-
1992
- 1992-03-04 JP JP04720792A patent/JP3197315B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102502726B (zh) * | 2011-10-28 | 2013-12-25 | 南京工业大学 | 一种六方片状氢氧化镁的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05251430A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6040248A (en) | Chemistry for etching organic low-k materials | |
| US5849640A (en) | In-situ SOG etchback and deposition for IMD process | |
| US5393702A (en) | Via sidewall SOG nitridation for via filling | |
| JP2001077196A (ja) | 半導体装置の製造方法 | |
| JPH0680657B2 (ja) | 半導体装置の製造方法 | |
| US5567661A (en) | Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound | |
| US5639345A (en) | Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| JPH09186155A (ja) | 半導体素子の製造方法 | |
| US6037251A (en) | Process for intermetal SOG/SOP dielectric planarization | |
| JP3197315B2 (ja) | 半導体装置の製造方法 | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| JPH02292826A (ja) | 半導体装置 | |
| JPH05335299A (ja) | 半導体装置の製造方法 | |
| JP3172307B2 (ja) | 半導体装置の製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JP2830604B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JPH07183375A (ja) | 層間絶縁膜の形成方法 | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| KR100447259B1 (ko) | 반도체소자의제조방법 | |
| JPH07176613A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |