JPH05251430A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05251430A JPH05251430A JP4047207A JP4720792A JPH05251430A JP H05251430 A JPH05251430 A JP H05251430A JP 4047207 A JP4047207 A JP 4047207A JP 4720792 A JP4720792 A JP 4720792A JP H05251430 A JPH05251430 A JP H05251430A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- teos
- cvd
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】素子形成により段差が生じた半導体基板及び当
該素子上に、優れたカバレッジ特性、平坦化特性を有
し、且つ、膜質が良好な層間絶縁膜又は保護絶縁膜を形
成する半導体装置及びその製造方法を提供する。 【構成】配線３の形成により段差が生じた半導体基板１
及び配線３上に形成したＯ3 −ＴＥＯＳ・ＣＶＤ膜４上
の少なくとも一部に、ＳＯＧ膜５を設けた。前記半導体
基板１上に、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４及びＳＯＧ膜
５を順に形成した後、ＳＯＧ膜５に、Ｏ3 −ＴＥＯＳ・
ＣＶＤ膜４の少なくとも一部が露出するまでエッチング
を行う。
該素子上に、優れたカバレッジ特性、平坦化特性を有
し、且つ、膜質が良好な層間絶縁膜又は保護絶縁膜を形
成する半導体装置及びその製造方法を提供する。 【構成】配線３の形成により段差が生じた半導体基板１
及び配線３上に形成したＯ3 −ＴＥＯＳ・ＣＶＤ膜４上
の少なくとも一部に、ＳＯＧ膜５を設けた。前記半導体
基板１上に、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４及びＳＯＧ膜
５を順に形成した後、ＳＯＧ膜５に、Ｏ3 −ＴＥＯＳ・
ＣＶＤ膜４の少なくとも一部が露出するまでエッチング
を行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に、段差を有する半導体基板上に、優
れたカバレッジ特性、平坦化特性を有し、且つ、膜質が
良好な層間絶縁膜又は保護絶縁膜を形成する半導体装置
及びその製造方法に関する。
造方法に係り、特に、段差を有する半導体基板上に、優
れたカバレッジ特性、平坦化特性を有し、且つ、膜質が
良好な層間絶縁膜又は保護絶縁膜を形成する半導体装置
及びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の微細化、高集積化に
伴い、層間絶縁膜や保護絶縁膜の平坦化が益々重要とな
り、様々な平坦化方法が紹介されている。前記平坦化方
法としては、例えば、以下の方法等が挙げられる。 （１）シリカフィルム等の無機系流動物や、ポリイミド
系樹脂等の有機系流動物を塗布する方法。 （２）ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法による堆積とエッチバックを組み合
わせて行う方法。 （３）ウェハ電極に高周波を印加して負バイアスをか
け、当該ウェハ上で堆積とエッチングを同時に行うバイ
アススパッタ法。
伴い、層間絶縁膜や保護絶縁膜の平坦化が益々重要とな
り、様々な平坦化方法が紹介されている。前記平坦化方
法としては、例えば、以下の方法等が挙げられる。 （１）シリカフィルム等の無機系流動物や、ポリイミド
系樹脂等の有機系流動物を塗布する方法。 （２）ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法による堆積とエッチバックを組み合
わせて行う方法。 （３）ウェハ電極に高周波を印加して負バイアスをか
け、当該ウェハ上で堆積とエッチングを同時に行うバイ
アススパッタ法。
【０００３】前記（１）に記載した流動物を塗布する方
法の一例は、特開平３−１７７０２２号公報に紹介され
ている。この方法は、段差を有する半導体基板上に、プ
ラズマ酸化膜（以下、『Ｐ−ＳｉＯ2 膜』という）を形
成し、このＰ−ＳｉＯ2 膜上に、有機溶剤に溶けたガラ
ス溶液を回転塗布して、表面が平坦な膜（以下、『ＳＯ
Ｇ膜』という）を形成する。次いで、前記ＳＯＧ膜に、
平行平板反応性イオンエッチング装置を用いてエッチン
グを行った後、このＳＯＧ膜の全面をＳｉＯ2膜で覆
い、平坦化を達成するものである。
法の一例は、特開平３−１７７０２２号公報に紹介され
ている。この方法は、段差を有する半導体基板上に、プ
ラズマ酸化膜（以下、『Ｐ−ＳｉＯ2 膜』という）を形
成し、このＰ−ＳｉＯ2 膜上に、有機溶剤に溶けたガラ
ス溶液を回転塗布して、表面が平坦な膜（以下、『ＳＯ
Ｇ膜』という）を形成する。次いで、前記ＳＯＧ膜に、
平行平板反応性イオンエッチング装置を用いてエッチン
グを行った後、このＳＯＧ膜の全面をＳｉＯ2膜で覆
い、平坦化を達成するものである。
【０００４】また、前記（２）に記載したＣＶＤ法とエ
ッチバックとの組合せの一例は、特開平３−１９４９３
２号公報に紹介されている。この方法は、段差を有する
半導体基板上に、第１の絶縁膜を形成した後、有機シラ
ン及びオゾンを含むガスを用いた気相成長法（ＣＶＤ
法）を行い、当該第１の絶縁膜上に、第２の絶縁膜（以
下、『Ｏ3 −ＴＥＯＳ・ＣＶＤ膜』という）を形成す
る。次いで、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の表面に、
異方性エッチング（エッチバック）を行い、当該Ｏ 3 −
ＴＥＯＳ・ＣＶＤ膜を平坦化した後、この上に、第３の
絶縁膜を形成し、平坦化を達成するものである。
ッチバックとの組合せの一例は、特開平３−１９４９３
２号公報に紹介されている。この方法は、段差を有する
半導体基板上に、第１の絶縁膜を形成した後、有機シラ
ン及びオゾンを含むガスを用いた気相成長法（ＣＶＤ
法）を行い、当該第１の絶縁膜上に、第２の絶縁膜（以
下、『Ｏ3 −ＴＥＯＳ・ＣＶＤ膜』という）を形成す
る。次いで、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の表面に、
異方性エッチング（エッチバック）を行い、当該Ｏ 3 −
ＴＥＯＳ・ＣＶＤ膜を平坦化した後、この上に、第３の
絶縁膜を形成し、平坦化を達成するものである。
【０００５】
【発明が解決しようとする課題】しかしながら、前記特
開平３−１７７０２２号公報に紹介されている従来例で
使用するＳＯＧ膜は、ぬれ性に問題があり、前記段差で
のカバレッジ特性が悪いという問題があった。また、十
分な平坦性を得るために、ＳＯＧ膜を厚く塗布すると、
クラックが入り易くなるという問題があった。さらに、
ＳＯＧ膜は、塗布後、４００℃程度で熱処理して硬化さ
せるため、良好な膜質が得られにくく、配線間リーク電
流や層間リーク電流が発生し易いという問題もあった。
開平３−１７７０２２号公報に紹介されている従来例で
使用するＳＯＧ膜は、ぬれ性に問題があり、前記段差で
のカバレッジ特性が悪いという問題があった。また、十
分な平坦性を得るために、ＳＯＧ膜を厚く塗布すると、
クラックが入り易くなるという問題があった。さらに、
ＳＯＧ膜は、塗布後、４００℃程度で熱処理して硬化さ
せるため、良好な膜質が得られにくく、配線間リーク電
流や層間リーク電流が発生し易いという問題もあった。
【０００６】また、特開平３−１９４９３２号公報に紹
介されている従来例では、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜を
厚く形成する必要があるため、クラックが入り易いとい
う問題があった。さらに、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の
みでは、前記段差を十分に緩和しきれないという問題が
あった。本発明は、このような問題を解決することを課
題とするものであり、段差を有する半導体基板上に、優
れたカバレッジ特性、平坦化特性を有し、且つ、膜質が
良好な層間絶縁膜又は保護絶縁膜を形成する半導体装置
及びその製造方法を提供することを目的とする。
介されている従来例では、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜を
厚く形成する必要があるため、クラックが入り易いとい
う問題があった。さらに、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の
みでは、前記段差を十分に緩和しきれないという問題が
あった。本発明は、このような問題を解決することを課
題とするものであり、段差を有する半導体基板上に、優
れたカバレッジ特性、平坦化特性を有し、且つ、膜質が
良好な層間絶縁膜又は保護絶縁膜を形成する半導体装置
及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明は、素子形成により段差が生じた半導体基板
及び当該素子上に、層間絶縁膜又は保護絶縁膜を形成し
た半導体装置において、前記層間絶縁膜又は保護絶縁膜
は、有機シラン及びオゾンを含むガスを用いた気相成長
法により形成した膜上の少なくとも一部に、有機溶剤に
溶けたガラス溶液を回転塗布して形成した膜を設けた構
造を有することを特徴とする半導体装置を提供するもの
である。
に、本発明は、素子形成により段差が生じた半導体基板
及び当該素子上に、層間絶縁膜又は保護絶縁膜を形成し
た半導体装置において、前記層間絶縁膜又は保護絶縁膜
は、有機シラン及びオゾンを含むガスを用いた気相成長
法により形成した膜上の少なくとも一部に、有機溶剤に
溶けたガラス溶液を回転塗布して形成した膜を設けた構
造を有することを特徴とする半導体装置を提供するもの
である。
【０００８】そして、素子形成により段差が生じた半導
体基板及び当該素子上に、第１の絶縁膜、第２の絶縁膜
及び第３の絶縁膜を順次形成する半導体装置の製造方法
において、前記段差が生じた半導体基板及び当該素子上
に、有機シラン及びオゾンを含むガスを用いた気相成長
法を行い、前記第１の絶縁膜を形成する第１工程と、前
記第１の絶縁膜上に、有機溶剤に溶けたガラス溶液を回
転塗布し、前記第２の絶縁膜を形成する第２工程と、前
記第２の絶縁膜にエッチングを行い、前記第１の絶縁膜
の少なくとも一部を露出する第３工程と、を含むことを
特徴とする半導体装置の製造方法を提供するものであ
る。
体基板及び当該素子上に、第１の絶縁膜、第２の絶縁膜
及び第３の絶縁膜を順次形成する半導体装置の製造方法
において、前記段差が生じた半導体基板及び当該素子上
に、有機シラン及びオゾンを含むガスを用いた気相成長
法を行い、前記第１の絶縁膜を形成する第１工程と、前
記第１の絶縁膜上に、有機溶剤に溶けたガラス溶液を回
転塗布し、前記第２の絶縁膜を形成する第２工程と、前
記第２の絶縁膜にエッチングを行い、前記第１の絶縁膜
の少なくとも一部を露出する第３工程と、を含むことを
特徴とする半導体装置の製造方法を提供するものであ
る。
【０００９】
【作用】請求項１記載の発明によれば、前記層間絶縁膜
又は保護絶縁膜のうち、下地の段差部分に接触する部分
を、有機シラン及びオゾンを含むガスを用いた気相成長
法により形成したＯ3 −ＴＥＯＳ・ＣＶＤ膜とし、当該
Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の少なくとも一部に、有機溶
剤に溶けたガラス溶液を回転塗布したＳＯＧ膜を設けた
構造としたことで、当該層間絶縁膜又は保護絶縁膜のカ
バレッジ特性、平坦性及び膜質を向上することができ
る。
又は保護絶縁膜のうち、下地の段差部分に接触する部分
を、有機シラン及びオゾンを含むガスを用いた気相成長
法により形成したＯ3 −ＴＥＯＳ・ＣＶＤ膜とし、当該
Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の少なくとも一部に、有機溶
剤に溶けたガラス溶液を回転塗布したＳＯＧ膜を設けた
構造としたことで、当該層間絶縁膜又は保護絶縁膜のカ
バレッジ特性、平坦性及び膜質を向上することができ
る。
【００１０】即ち、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜は、
前記段差に対するカバレッジ特性が極めて良好であると
共に、前記段差もある程度緩和することができる。この
ため、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の少なくとも一
部、即ち、当該Ｏ3 −ＴＥＯＳ・ＣＶＤ膜上に存在して
いる段差の凹部に、前記ＳＯＧ膜を設ける際に、当該Ｓ
ＯＧ膜のぬれ性を改善することができる。そして、前記
Ｏ3 −ＴＥＯＳ・ＣＶＤ膜上の段差は、前記ＳＯＧ膜に
より平坦化することができる。従って、前記Ｏ3−ＴＥ
ＯＳ・ＣＶＤ膜を従来より薄い膜厚で形成することが可
能であるため、クラックが入ることもない。また、前記
ＳＯＧ膜は、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜上に存在してい
る段差の凹部にのみ設ければよいため、当該ＳＯＧ膜の
存在量を最低限にすることができる。従って、当該ＳＯ
Ｇ膜にクラックが入ることがないと共に、前記層間絶縁
膜又は保護絶縁膜の大部分を膜質特性が良好なＯ3 −Ｔ
ＥＯＳ・ＣＶＤ膜で構成することができる。
前記段差に対するカバレッジ特性が極めて良好であると
共に、前記段差もある程度緩和することができる。この
ため、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜の少なくとも一
部、即ち、当該Ｏ3 −ＴＥＯＳ・ＣＶＤ膜上に存在して
いる段差の凹部に、前記ＳＯＧ膜を設ける際に、当該Ｓ
ＯＧ膜のぬれ性を改善することができる。そして、前記
Ｏ3 −ＴＥＯＳ・ＣＶＤ膜上の段差は、前記ＳＯＧ膜に
より平坦化することができる。従って、前記Ｏ3−ＴＥ
ＯＳ・ＣＶＤ膜を従来より薄い膜厚で形成することが可
能であるため、クラックが入ることもない。また、前記
ＳＯＧ膜は、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜上に存在してい
る段差の凹部にのみ設ければよいため、当該ＳＯＧ膜の
存在量を最低限にすることができる。従って、当該ＳＯ
Ｇ膜にクラックが入ることがないと共に、前記層間絶縁
膜又は保護絶縁膜の大部分を膜質特性が良好なＯ3 −Ｔ
ＥＯＳ・ＣＶＤ膜で構成することができる。
【００１１】そして、請求項２記載の発明によれば、素
子形成により段差が生じた半導体基板及び当該素子上
に、前記第１の絶縁膜及び第２の絶縁膜を順に形成した
後、当該第２の絶縁膜に異方性エッチングを行い、前記
第１の絶縁膜の少なくとも一部を露出することで、前記
層間絶縁膜又は保護絶縁膜のカバレッジ特性、平坦性及
び膜質を向上することができる。
子形成により段差が生じた半導体基板及び当該素子上
に、前記第１の絶縁膜及び第２の絶縁膜を順に形成した
後、当該第２の絶縁膜に異方性エッチングを行い、前記
第１の絶縁膜の少なくとも一部を露出することで、前記
層間絶縁膜又は保護絶縁膜のカバレッジ特性、平坦性及
び膜質を向上することができる。
【００１２】即ち、前記第１の絶縁膜は、Ｏ3 −ＴＥＯ
Ｓ・ＣＶＤ膜からなるため、前記段差を十分に埋め込む
ことができると共に、前記段差もある程度緩和すること
ができる。そして、この段差がある程度緩和された第１
の絶縁膜上に、第２の絶縁膜（ＳＯＧ膜）を形成するた
め、当該第２の絶縁膜のぬれ性を改善すると共に、表面
の平坦性を向上することができる。ここで、前記第１の
絶縁膜上の段差は、第２の絶縁膜により平坦化されるた
め、当該第１の絶縁膜を従来より薄い膜厚で形成するこ
とができる。従って、当該第１の絶縁膜にクラックが入
ることもない。次に、前記第２の絶縁膜に異方性エッチ
ングを行い、前記第１の絶縁膜の少なくとも一部を露出
することで、当該第２の絶縁膜を前記第１の絶縁膜上に
存在している段差の凹部にのみ形成することができる。
従って、当該第２の絶縁膜にクラックが入ることがない
と共に、前記層間絶縁膜又は保護絶縁膜の大部分を膜質
特性が良好な第１の絶縁膜で構成することができる。
Ｓ・ＣＶＤ膜からなるため、前記段差を十分に埋め込む
ことができると共に、前記段差もある程度緩和すること
ができる。そして、この段差がある程度緩和された第１
の絶縁膜上に、第２の絶縁膜（ＳＯＧ膜）を形成するた
め、当該第２の絶縁膜のぬれ性を改善すると共に、表面
の平坦性を向上することができる。ここで、前記第１の
絶縁膜上の段差は、第２の絶縁膜により平坦化されるた
め、当該第１の絶縁膜を従来より薄い膜厚で形成するこ
とができる。従って、当該第１の絶縁膜にクラックが入
ることもない。次に、前記第２の絶縁膜に異方性エッチ
ングを行い、前記第１の絶縁膜の少なくとも一部を露出
することで、当該第２の絶縁膜を前記第１の絶縁膜上に
存在している段差の凹部にのみ形成することができる。
従って、当該第２の絶縁膜にクラックが入ることがない
と共に、前記層間絶縁膜又は保護絶縁膜の大部分を膜質
特性が良好な第１の絶縁膜で構成することができる。
【００１３】また、前記エッチングの時に、エッチング
ガスの量を調整し、前記第１の絶縁膜よりも当該第２の
絶縁膜の方が、当該エッチング速度が遅い条件で行う
と、平坦化効果がさらに向上する。
ガスの量を調整し、前記第１の絶縁膜よりも当該第２の
絶縁膜の方が、当該エッチング速度が遅い条件で行う
と、平坦化効果がさらに向上する。
【００１４】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。図１ないし図４は、本発明の実施例
に係る半導体装置の製造工程の一部を示す断面図であ
る。図１に示す工程では、公知の方法で、半導体基板１
上に、所望の配線３を形成した後、前記半導体基板１及
び配線３上に、Ｐ−ＳｉＯ2 膜２を形成する。この時、
Ｐ−ＳｉＯ2 膜２の表面には、段差が形成れている。次
いで、Ｐ−ＳｉＯ2膜２が形成された半導体基板１に、
６５℃で、ＴＥＯＳ＝１．０〜５．０ｓｌｍ、Ｏ2 流量
＝７．５ｓｌｍで、Ｏ2 濃度＝４０〜１２０ｇ／ｍ3 、
温度＝３００〜４５０℃、圧力＝７６０Ｔｏｒｒ、の条
件で、１〜２分間、ＣＶＤ法を行い、前記Ｐ−ＳｉＯ2
膜２上に、膜厚が、６０００〜１００００Å程度のＯ3
−ＴＥＯＳ・ＣＶＤ膜（第１の絶縁膜）４を形成する。
ここで、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４は、前記段差を十
分に埋め込むと共に、前記段差もある程度緩和すること
できる。また、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４上に残存し
た段差は、後の工程で、ＳＯＧ膜（第２の絶縁膜）５に
より平坦化されるため、当該Ｏ3 −ＴＥＯＳ・ＣＶＤ膜
４の膜厚を従来より薄くすることができる。従って、Ｏ
3 −ＴＥＯＳ・ＣＶＤ膜４にクラックが入ることもな
い。
参照して説明する。図１ないし図４は、本発明の実施例
に係る半導体装置の製造工程の一部を示す断面図であ
る。図１に示す工程では、公知の方法で、半導体基板１
上に、所望の配線３を形成した後、前記半導体基板１及
び配線３上に、Ｐ−ＳｉＯ2 膜２を形成する。この時、
Ｐ−ＳｉＯ2 膜２の表面には、段差が形成れている。次
いで、Ｐ−ＳｉＯ2膜２が形成された半導体基板１に、
６５℃で、ＴＥＯＳ＝１．０〜５．０ｓｌｍ、Ｏ2 流量
＝７．５ｓｌｍで、Ｏ2 濃度＝４０〜１２０ｇ／ｍ3 、
温度＝３００〜４５０℃、圧力＝７６０Ｔｏｒｒ、の条
件で、１〜２分間、ＣＶＤ法を行い、前記Ｐ−ＳｉＯ2
膜２上に、膜厚が、６０００〜１００００Å程度のＯ3
−ＴＥＯＳ・ＣＶＤ膜（第１の絶縁膜）４を形成する。
ここで、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４は、前記段差を十
分に埋め込むと共に、前記段差もある程度緩和すること
できる。また、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４上に残存し
た段差は、後の工程で、ＳＯＧ膜（第２の絶縁膜）５に
より平坦化されるため、当該Ｏ3 −ＴＥＯＳ・ＣＶＤ膜
４の膜厚を従来より薄くすることができる。従って、Ｏ
3 −ＴＥＯＳ・ＣＶＤ膜４にクラックが入ることもな
い。
【００１５】次に、図２に示す工程では、図１に示す工
程で得たＯ3 −ＴＥＯＳ・ＣＶＤ膜４上に、有機溶剤に
溶けたガラス溶液を回転塗布し、膜厚が１０００〜５０
００Å程度のＳＯＧ膜（第２の絶縁膜）５を形成する。
ここで、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４の表面の段差
は、ある程度緩和されているため、ＳＯＧ膜５は、当該
段差に完全に埋め込まれると共に、表面が平坦となる。
程で得たＯ3 −ＴＥＯＳ・ＣＶＤ膜４上に、有機溶剤に
溶けたガラス溶液を回転塗布し、膜厚が１０００〜５０
００Å程度のＳＯＧ膜（第２の絶縁膜）５を形成する。
ここで、前記Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４の表面の段差
は、ある程度緩和されているため、ＳＯＧ膜５は、当該
段差に完全に埋め込まれると共に、表面が平坦となる。
【００１６】次いで、図３に示す工程では、Ｃ2 Ｆ6 と
ＣＨＦ3 との混合ガスを用い、図２に示す工程で得たＳ
ＯＧ膜５に、エッチングを行い、Ｏ3 −ＴＥＯＳ・ＣＶ
Ｄ膜４の少なくとも一部を露出する。ここで、前記異方
性エッチングは、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４とＳＯＧ
膜５とからなる膜の膜厚が所望の値となるまで行う。
尚、この時、露出したＯ3 −ＴＥＯＳ・ＣＶＤ膜４は、
ＳＯＧ膜５と共に、前記エッチングが行われる。また、
前記エッチングは、Ｃ2 Ｆ6 とＣＨＦ3 との混合比を調
節することにより、ＳＯＧ膜５の残存状態を調節するこ
ともできる。また、前記ＳＯＧ膜５は、前記Ｏ3 −ＴＥ
ＯＳ・ＣＶＤ膜４上に形成された段差の凹部にのみ残存
するため、ＳＯＧ膜５の量を必要最低限にすることがで
きる。
ＣＨＦ3 との混合ガスを用い、図２に示す工程で得たＳ
ＯＧ膜５に、エッチングを行い、Ｏ3 −ＴＥＯＳ・ＣＶ
Ｄ膜４の少なくとも一部を露出する。ここで、前記異方
性エッチングは、Ｏ3 −ＴＥＯＳ・ＣＶＤ膜４とＳＯＧ
膜５とからなる膜の膜厚が所望の値となるまで行う。
尚、この時、露出したＯ3 −ＴＥＯＳ・ＣＶＤ膜４は、
ＳＯＧ膜５と共に、前記エッチングが行われる。また、
前記エッチングは、Ｃ2 Ｆ6 とＣＨＦ3 との混合比を調
節することにより、ＳＯＧ膜５の残存状態を調節するこ
ともできる。また、前記ＳＯＧ膜５は、前記Ｏ3 −ＴＥ
ＯＳ・ＣＶＤ膜４上に形成された段差の凹部にのみ残存
するため、ＳＯＧ膜５の量を必要最低限にすることがで
きる。
【００１７】次に、図４に示す工程では、図３に示す工
程で得たＯ3 −ＴＥＯＳ・ＣＶＤ膜４及びＳＯＧ膜５上
に、公知の方法で、膜厚が、２０００〜５０００Å程度
のＰ−ＳｉＯ2 膜６を形成する。その後、所望の工程を
行い、半導体装置を完成する。尚、本実施例では、配線
３による段差の緩和について説明したが、これに限ら
ず、他の素子により生じた段差を有する半導体基板１上
に形成する層間絶縁膜又は保護絶縁膜にも応用できるこ
とは勿論である。
程で得たＯ3 −ＴＥＯＳ・ＣＶＤ膜４及びＳＯＧ膜５上
に、公知の方法で、膜厚が、２０００〜５０００Å程度
のＰ−ＳｉＯ2 膜６を形成する。その後、所望の工程を
行い、半導体装置を完成する。尚、本実施例では、配線
３による段差の緩和について説明したが、これに限ら
ず、他の素子により生じた段差を有する半導体基板１上
に形成する層間絶縁膜又は保護絶縁膜にも応用できるこ
とは勿論である。
【００１８】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、前記層間絶縁膜又は保護絶縁膜のうち、下
地の段差部分に接触する部分を、Ｏ3 −ＴＥＯＳ・ＣＶ
Ｄ膜としたことで、前記段差を十分に埋め込むことがで
きると共に、当該段差もある程度緩和することができ
る。そして、段差がある程度緩和されたＯ3 −ＴＥＯＳ
・ＣＶＤ膜上の一部に、ＳＯＧ膜を設けたことで、当該
Ｏ3 −ＴＥＯＳ・ＣＶＤ膜上の段差を十分に埋め込むと
共に、表面を平坦化することができる。このため、前記
Ｏ3 −ＴＥＯＳ・ＣＶＤ膜を従来より薄い膜厚で形成す
ることができ、且つ、ＳＯＧ膜の存在量を最低限に押さ
えることができる。この結果、層間絶縁膜又は保護絶縁
膜のカバレッジ特性、平坦性及び膜質を向上することが
でき、高性能で信頼性の高い半導体装置を提供すること
ができる。
明によれば、前記層間絶縁膜又は保護絶縁膜のうち、下
地の段差部分に接触する部分を、Ｏ3 −ＴＥＯＳ・ＣＶ
Ｄ膜としたことで、前記段差を十分に埋め込むことがで
きると共に、当該段差もある程度緩和することができ
る。そして、段差がある程度緩和されたＯ3 −ＴＥＯＳ
・ＣＶＤ膜上の一部に、ＳＯＧ膜を設けたことで、当該
Ｏ3 −ＴＥＯＳ・ＣＶＤ膜上の段差を十分に埋め込むと
共に、表面を平坦化することができる。このため、前記
Ｏ3 −ＴＥＯＳ・ＣＶＤ膜を従来より薄い膜厚で形成す
ることができ、且つ、ＳＯＧ膜の存在量を最低限に押さ
えることができる。この結果、層間絶縁膜又は保護絶縁
膜のカバレッジ特性、平坦性及び膜質を向上することが
でき、高性能で信頼性の高い半導体装置を提供すること
ができる。
【００１９】また、請求項２記載の発明によれば、素子
形成により段差が生じた半導体基板及び当該素子上に、
Ｏ3 −ＴＥＯＳ・ＣＶＤ膜からなる第１の絶縁膜を形成
することで、前記段差を十分に埋め込むことがでると共
に、前記段差をある程度緩和することができる。そし
て、この第１の絶縁膜上に、ＳＯＧ膜からなる第２の絶
縁膜を形成することで、当該第１の絶縁膜上の段差を十
分に埋め込むことができると共に、表面を平坦化するこ
とができる。このため、前記第１の絶縁膜を従来より薄
い膜厚で形成することができるため、クラックが入るこ
とがない。さらに、前記第２の絶縁膜にエッチングを行
い、前記第１の絶縁膜の少なくとも一部を露出すること
で、第２の絶縁膜の存在量を最低限に押さえることがで
きる。また、エッチング条件を変化させることで、所望
の平坦性を確保することができる。この結果、層間絶縁
膜又は保護絶縁膜のカバレッジ特性、平坦性及び膜質を
向上することができる。
形成により段差が生じた半導体基板及び当該素子上に、
Ｏ3 −ＴＥＯＳ・ＣＶＤ膜からなる第１の絶縁膜を形成
することで、前記段差を十分に埋め込むことがでると共
に、前記段差をある程度緩和することができる。そし
て、この第１の絶縁膜上に、ＳＯＧ膜からなる第２の絶
縁膜を形成することで、当該第１の絶縁膜上の段差を十
分に埋め込むことができると共に、表面を平坦化するこ
とができる。このため、前記第１の絶縁膜を従来より薄
い膜厚で形成することができるため、クラックが入るこ
とがない。さらに、前記第２の絶縁膜にエッチングを行
い、前記第１の絶縁膜の少なくとも一部を露出すること
で、第２の絶縁膜の存在量を最低限に押さえることがで
きる。また、エッチング条件を変化させることで、所望
の平坦性を確保することができる。この結果、層間絶縁
膜又は保護絶縁膜のカバレッジ特性、平坦性及び膜質を
向上することができる。
【図１】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
【図２】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
【図３】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
【図４】本発明の実施例に係る半導体装置の製造工程の
一部を示す断面図である。
一部を示す断面図である。
１ 半導体基板 ２ Ｐ−ＳｉＯ2 膜 ３ 配線 ４ Ｏ3 −ＴＥＯＳ・ＣＶＤ膜 ５ ＳＯＧ膜 ６ Ｐ−ＳｉＯ2 膜
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205
Claims (2)
- 【請求項１】 素子形成により段差が生じた半導体基板
及び当該素子上に、層間絶縁膜又は保護絶縁膜を形成し
た半導体装置において、 前記層間絶縁膜又は保護絶縁膜は、有機シラン及びオゾ
ンを含むガスを用いた気相成長法により形成した膜上の
少なくとも一部に、有機溶剤に溶けたガラス溶液を回転
塗布して形成した膜を設けた構造を有することを特徴と
する半導体装置。 - 【請求項２】 素子形成により段差が生じた半導体基板
及び当該素子上に、第１の絶縁膜、第２の絶縁膜及び第
３の絶縁膜を順次形成する半導体装置の製造方法におい
て、 前記段差が生じた半導体基板及び当該素子上に、有機シ
ラン及びオゾンを含むガスを用いた気相成長法を行い、
前記第１の絶縁膜を形成する第１工程と、前記第１の絶
縁膜上に、有機溶剤に溶けたガラス溶液を回転塗布し、
前記第２の絶縁膜を形成する第２工程と、前記第２の絶
縁膜にエッチングを行い、前記第１の絶縁膜の少なくと
も一部を露出する第３工程と、を含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04720792A JP3197315B2 (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04720792A JP3197315B2 (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251430A true JPH05251430A (ja) | 1993-09-28 |
| JP3197315B2 JP3197315B2 (ja) | 2001-08-13 |
Family
ID=12768711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04720792A Expired - Fee Related JP3197315B2 (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3197315B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265995B1 (ko) * | 1997-05-07 | 2000-10-02 | 김영환 | 반도체장치의 표면평탄화 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102502726B (zh) * | 2011-10-28 | 2013-12-25 | 南京工业大学 | 一种六方片状氢氧化镁的制备方法 |
-
1992
- 1992-03-04 JP JP04720792A patent/JP3197315B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265995B1 (ko) * | 1997-05-07 | 2000-10-02 | 김영환 | 반도체장치의 표면평탄화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3197315B2 (ja) | 2001-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705430A (en) | Dual damascene with a sacrificial via fill | |
| US6342448B1 (en) | Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process | |
| US5721156A (en) | Method of manufacturing a semiconductor device with a planarized integrated circuit | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| KR0179289B1 (ko) | 금속배선 형성방법 | |
| JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| JPH10107144A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0945687A (ja) | 基板表面の平坦化方法 | |
| KR100301530B1 (ko) | 반도체소자의 층간 절연막 형성방법 | |
| JPH05251430A (ja) | 半導体装置及びその製造方法 | |
| JPH03194932A (ja) | 半導体装置の製造方法 | |
| US20110127075A1 (en) | Interlayer insulating film, wiring structure, and methods of manufacturing the same | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| US6159759A (en) | Method to form liquid crystal displays using a triple damascene technique | |
| US5920791A (en) | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| JPH05335299A (ja) | 半導体装置の製造方法 | |
| KR100447259B1 (ko) | 반도체소자의제조방법 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| KR19980040624A (ko) | 보이드 없는 층간 절연막 형성방법 | |
| KR20080047661A (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| JPH08293493A (ja) | 平坦化絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |