JPH08254713A - 薄膜トランジスタ、その製造方法および液晶表示素子 - Google Patents
薄膜トランジスタ、その製造方法および液晶表示素子Info
- Publication number
- JPH08254713A JPH08254713A JP5693995A JP5693995A JPH08254713A JP H08254713 A JPH08254713 A JP H08254713A JP 5693995 A JP5693995 A JP 5693995A JP 5693995 A JP5693995 A JP 5693995A JP H08254713 A JPH08254713 A JP H08254713A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- gate insulating
- active layer
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 特性、安定性、絶縁性、歩留およびプロセス
整合性に優れた薄膜トランジスタを提供する。 【構成】 ガラス基板１の一主面上にゲート電極２を形
成する。ゲート電極２上に、酸窒化シリコン（ＳｉＯx
Ｎy ）膜3a、窒化シリコン（ＳｉＮx ）膜3bを積層形成
し、２層でゲート絶縁膜３とする。ゲート絶縁膜３上
に、ａ−Ｓｉ膜４を積層形成する。ａ−Ｓｉ膜４上に、
ＳｉＮx 膜を積層して、チャネル保護膜５を形成する。
ゲート絶縁膜３上にＩＴＯ（Indium Tin Oxide）の画素
電極７が形成する。低抵抗半導体膜６のソース領域上に
は、画素電極７と接続した状態でソース電極８を形成
し、ドレイン領域上にはドレイン電極９を形成し、保護
膜10を積層形成し、能動素子基板12となる。
整合性に優れた薄膜トランジスタを提供する。 【構成】 ガラス基板１の一主面上にゲート電極２を形
成する。ゲート電極２上に、酸窒化シリコン（ＳｉＯx
Ｎy ）膜3a、窒化シリコン（ＳｉＮx ）膜3bを積層形成
し、２層でゲート絶縁膜３とする。ゲート絶縁膜３上
に、ａ−Ｓｉ膜４を積層形成する。ａ−Ｓｉ膜４上に、
ＳｉＮx 膜を積層して、チャネル保護膜５を形成する。
ゲート絶縁膜３上にＩＴＯ（Indium Tin Oxide）の画素
電極７が形成する。低抵抗半導体膜６のソース領域上に
は、画素電極７と接続した状態でソース電極８を形成
し、ドレイン領域上にはドレイン電極９を形成し、保護
膜10を積層形成し、能動素子基板12となる。
Description
【０００１】
【産業上の利用分野】本発明は、活性層に非単結晶シリ
コンを用いた薄膜トランジスタ、その製造方法および液
晶表示素子に関する。
コンを用いた薄膜トランジスタ、その製造方法および液
晶表示素子に関する。
【０００２】
【従来の技術】近年、液晶を用いた表示素子としては、
テレビジョン表示やグラフィックディスプレイなどを指
向した大容量、高密度化が図られている。そして、この
ため、たとえばラビングによる配向処理がそれぞれ施さ
れた２枚の基板を、これら基板の配向方向が互いに９０
°をなすように平行に対向して配置し、この平行に配置
した基板間に、ネマチックタイプの液晶組成物を挟持さ
せた構成のいわゆるツイステッドネマチック（ＴＮ）型
でアクティブマトリクス（ＡＭ）型の液晶表示素子（Ｌ
ＣＤ）が注目されている。
テレビジョン表示やグラフィックディスプレイなどを指
向した大容量、高密度化が図られている。そして、この
ため、たとえばラビングによる配向処理がそれぞれ施さ
れた２枚の基板を、これら基板の配向方向が互いに９０
°をなすように平行に対向して配置し、この平行に配置
した基板間に、ネマチックタイプの液晶組成物を挟持さ
せた構成のいわゆるツイステッドネマチック（ＴＮ）型
でアクティブマトリクス（ＡＭ）型の液晶表示素子（Ｌ
ＣＤ）が注目されている。
【０００３】そして、このアクティブマトリクス型液晶
表示素子では、クロストークのない高コントラスト表示
が行なえるように、各画素の駆動および制御を半導体ス
イッチで行なう方式が採用されている。そして、この半
導体スイッチとしては透過型の表示が可能であり、また
大面積化も容易であるなどの理由から、透明絶縁基板上
に形成配置した非晶質シリコン（ａ−Ｓｉ）系の薄膜ト
ランジスタ（ＴＦＴ）が用いられており、この薄膜トラ
ンジスタは、活性層にａ−Ｓｉ層を用い、この活性層を
挟んで下層にゲート電極、上層にソース電極およびドレ
イン電極を配置した逆スタガード構造が多く用いられて
いる。
表示素子では、クロストークのない高コントラスト表示
が行なえるように、各画素の駆動および制御を半導体ス
イッチで行なう方式が採用されている。そして、この半
導体スイッチとしては透過型の表示が可能であり、また
大面積化も容易であるなどの理由から、透明絶縁基板上
に形成配置した非晶質シリコン（ａ−Ｓｉ）系の薄膜ト
ランジスタ（ＴＦＴ）が用いられており、この薄膜トラ
ンジスタは、活性層にａ−Ｓｉ層を用い、この活性層を
挟んで下層にゲート電極、上層にソース電極およびドレ
イン電極を配置した逆スタガード構造が多く用いられて
いる。
【０００４】また、この薄膜トランジスタに用いるゲー
ト絶縁膜には、窒化シリコン（ＳｉＮx ）を使用するの
が一般的である。
ト絶縁膜には、窒化シリコン（ＳｉＮx ）を使用するの
が一般的である。
【０００５】
【発明が解決しようとする課題】そして、これらＳｉＮ
x とａ−ＳｉとはプラスマＣＶＤでの連続形成が可能で
あり、接合特性に優れ良質界面を形成できるので広く用
いられているものの、ＳｉＮx はワイドギャップが５ｅ
Ｖ程度とあまり広くないので絶縁性が十分ではない。
x とａ−ＳｉとはプラスマＣＶＤでの連続形成が可能で
あり、接合特性に優れ良質界面を形成できるので広く用
いられているものの、ＳｉＮx はワイドギャップが５ｅ
Ｖ程度とあまり広くないので絶縁性が十分ではない。
【０００６】また、ゲート絶縁膜に別の構造を用いる構
成として、たとえばボトムゲート薄膜トランジスタの場
合には、酸化タンタル（ＴａＯx ）や酸化シリコン（Ｓ
ｉＯx ）膜などを下層に配設して、ａ−Ｓｉと接する上
層にＳｉＮx を用いる構成がある。このようにＴａＯx
やＳｉＯx などの他の膜と組み合わせることによって、
ＳｉＮx の単層の場合に比べ、リーク電流の低減や層間
絶縁の歩留まり向上を図ることができる。特に、ＳｉＯ
x 膜はワイドギャップが広いので、絶縁膜への電荷に注
入が少なく薄膜トランジスタ特性が安定化する。さら
に、製造技術としてもＳｉＯx 膜では熱ＣＶＤなどのパ
ーティクル発生の少ない手法が確立されており、ピンホ
ール欠落の密度が少なく、層間絶縁に高歩留まりが得ら
れる。
成として、たとえばボトムゲート薄膜トランジスタの場
合には、酸化タンタル（ＴａＯx ）や酸化シリコン（Ｓ
ｉＯx ）膜などを下層に配設して、ａ−Ｓｉと接する上
層にＳｉＮx を用いる構成がある。このようにＴａＯx
やＳｉＯx などの他の膜と組み合わせることによって、
ＳｉＮx の単層の場合に比べ、リーク電流の低減や層間
絶縁の歩留まり向上を図ることができる。特に、ＳｉＯ
x 膜はワイドギャップが広いので、絶縁膜への電荷に注
入が少なく薄膜トランジスタ特性が安定化する。さら
に、製造技術としてもＳｉＯx 膜では熱ＣＶＤなどのパ
ーティクル発生の少ない手法が確立されており、ピンホ
ール欠落の密度が少なく、層間絶縁に高歩留まりが得ら
れる。
【０００７】しかしながら、通常、薄膜トランジスタは
低融点のガラス基板上に形成するため、これらガラス基
板内に含まれる不純物として１０19〜１０20cm-3程度の
ＮａがＮａイオンとなり、このＮａイオンがゲート絶縁
膜中に進入して、薄膜トランジスタの特性の不安定化を
招く。なお、この点ではＳｉＮx 膜がＮａイオンのブロ
ッキング効果が高いのに対して、ＳｉＯx 膜の場合には
Ｎａイオンが自由に移動してしまうことは良く知られて
いる。したがって、ガラス表面にあらかじめ何らかのイ
オンブロッキング膜、たとえばＳｉＮx 膜やＢＰＳＧ
膜、ＢＰＳＧ膜をコーティングすることも効果はあるが
十分ではない。さらに、ＳｉＯx 膜は製法によっては吸
湿しやすい膜となり、膜中に取り込まれた水分がやはり
薄膜トランジスタの特性を不安定化させてしまう問題を
有している。
低融点のガラス基板上に形成するため、これらガラス基
板内に含まれる不純物として１０19〜１０20cm-3程度の
ＮａがＮａイオンとなり、このＮａイオンがゲート絶縁
膜中に進入して、薄膜トランジスタの特性の不安定化を
招く。なお、この点ではＳｉＮx 膜がＮａイオンのブロ
ッキング効果が高いのに対して、ＳｉＯx 膜の場合には
Ｎａイオンが自由に移動してしまうことは良く知られて
いる。したがって、ガラス表面にあらかじめ何らかのイ
オンブロッキング膜、たとえばＳｉＮx 膜やＢＰＳＧ
膜、ＢＰＳＧ膜をコーティングすることも効果はあるが
十分ではない。さらに、ＳｉＯx 膜は製法によっては吸
湿しやすい膜となり、膜中に取り込まれた水分がやはり
薄膜トランジスタの特性を不安定化させてしまう問題を
有している。
【０００８】本発明は、上記問題点に鑑みなされたもの
で、特性、安定性、絶縁性、歩留およびプロセス整合性
に優れた薄膜トランジスタ、その製造方法および液晶表
示素子を提供することを目的とする。
で、特性、安定性、絶縁性、歩留およびプロセス整合性
に優れた薄膜トランジスタ、その製造方法および液晶表
示素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタは、ゲート絶縁膜上に活性層を形成し、この活
性層に非単結晶シリコンを用いた薄膜トランジスタにお
いて、前記ゲート絶縁膜は、酸窒化シリコン膜および窒
化シリコン膜の積層膜にて形成され、この窒化シリコン
膜が前記非単結晶シリコンに接しているものである。
ンジスタは、ゲート絶縁膜上に活性層を形成し、この活
性層に非単結晶シリコンを用いた薄膜トランジスタにお
いて、前記ゲート絶縁膜は、酸窒化シリコン膜および窒
化シリコン膜の積層膜にて形成され、この窒化シリコン
膜が前記非単結晶シリコンに接しているものである。
【００１０】請求項２記載の薄膜トランジスタは、請求
項１記載の薄膜トランジスタにおいて、酸窒化シリコン
膜は、Ｓｉ、Ｎ、Ｏ、Ｈを主成分とし、Ｎの濃度が、Ｎ
／Ｓｉ比で０．１以上０．８以下であり、かつ、Ｏの濃
度よりも少なく、窒化シリコン膜は、Ｓｉ、Ｎ、Ｈを主
成分とし、Ｎの濃度が、Ｎ／Ｓｉ比で１．２以上１．６
以下、Ｏの濃度が、５×１０20atoms/cm3 以下であるも
のである。
項１記載の薄膜トランジスタにおいて、酸窒化シリコン
膜は、Ｓｉ、Ｎ、Ｏ、Ｈを主成分とし、Ｎの濃度が、Ｎ
／Ｓｉ比で０．１以上０．８以下であり、かつ、Ｏの濃
度よりも少なく、窒化シリコン膜は、Ｓｉ、Ｎ、Ｈを主
成分とし、Ｎの濃度が、Ｎ／Ｓｉ比で１．２以上１．６
以下、Ｏの濃度が、５×１０20atoms/cm3 以下であるも
のである。
【００１１】請求項３記載の薄膜トランジスタは、請求
項１または２記載の薄膜トランジスタにおいて、酸窒化
シリコン膜は、少なくとも一部にＰおよびＢのいずれか
一方をドーピングしたものである。
項１または２記載の薄膜トランジスタにおいて、酸窒化
シリコン膜は、少なくとも一部にＰおよびＢのいずれか
一方をドーピングしたものである。
【００１２】請求項４記載の薄膜トランジスタは、請求
項１ないし３いずれか記載の薄膜トランジスタにおい
て、酸窒化シリコン膜は、波長６３２．８ｎｍでの屈折
率が、１．４９以上１．６５以下であるものである。
項１ないし３いずれか記載の薄膜トランジスタにおい
て、酸窒化シリコン膜は、波長６３２．８ｎｍでの屈折
率が、１．４９以上１．６５以下であるものである。
【００１３】請求項５記載の薄膜トランジスタは、請求
項１ないし４いずれか記載の薄膜トランジスタにおい
て、酸窒化シリコン膜は、膜厚が２００ｎｍ以上４５０
ｎｍ以下であり、窒化シリコン膜は、膜厚が５ｎｍ以上
２００ｎｍ以下であるものである。
項１ないし４いずれか記載の薄膜トランジスタにおい
て、酸窒化シリコン膜は、膜厚が２００ｎｍ以上４５０
ｎｍ以下であり、窒化シリコン膜は、膜厚が５ｎｍ以上
２００ｎｍ以下であるものである。
【００１４】請求項６記載の薄膜トランジスタは、ゲー
ト絶縁膜上に活性層を形成し、この活性層に非単結晶シ
リコンを用いた薄膜トランジスタにおいて、前記ゲート
絶縁膜は、酸化シリコン膜、酸窒化シリコン膜および窒
化シリコン膜の積層膜にて形成され、この酸窒化シリコ
ン膜は、前記酸化シリコン膜の上部を覆って配置される
とともに、前記窒化シリコン膜は、前記非単結晶シリコ
ンに接しているものである。
ト絶縁膜上に活性層を形成し、この活性層に非単結晶シ
リコンを用いた薄膜トランジスタにおいて、前記ゲート
絶縁膜は、酸化シリコン膜、酸窒化シリコン膜および窒
化シリコン膜の積層膜にて形成され、この酸窒化シリコ
ン膜は、前記酸化シリコン膜の上部を覆って配置される
とともに、前記窒化シリコン膜は、前記非単結晶シリコ
ンに接しているものである。
【００１５】請求項７記載の薄膜トランジスタは、請求
項６記載の薄膜トランジスタにおいて、酸化シリコン膜
は、少なくとも一部にＰおよびＢのいずれか一方をドー
ピングしたものである。
項６記載の薄膜トランジスタにおいて、酸化シリコン膜
は、少なくとも一部にＰおよびＢのいずれか一方をドー
ピングしたものである。
【００１６】請求項８記載の薄膜トランジスタは、請求
項６または７記載の薄膜トランジスタにおいて、酸化シ
リコン膜は、Ｓｉ、Ｏ、Ｈを主成分とし、Ｎの濃度が５
×１０20atoms/cm3 以下であるものである。
項６または７記載の薄膜トランジスタにおいて、酸化シ
リコン膜は、Ｓｉ、Ｏ、Ｈを主成分とし、Ｎの濃度が５
×１０20atoms/cm3 以下であるものである。
【００１７】請求項９記載の薄膜トランジスタは、請求
項６ないし８いずれか記載の薄膜トランジスタにおい
て、酸化シリコン膜および酸窒化シリコン膜の合計の膜
厚は、２００ｎｍ以上４５０ｎｍ以下であり、かつ、前
記酸窒化シリコン膜の膜厚は１００ｎｍ以上であり、前
記窒化シリコン膜の膜厚は５ｎｍ以上２００ｎｍ以下で
あるものである。
項６ないし８いずれか記載の薄膜トランジスタにおい
て、酸化シリコン膜および酸窒化シリコン膜の合計の膜
厚は、２００ｎｍ以上４５０ｎｍ以下であり、かつ、前
記酸窒化シリコン膜の膜厚は１００ｎｍ以上であり、前
記窒化シリコン膜の膜厚は５ｎｍ以上２００ｎｍ以下で
あるものである。
【００１８】請求項１０記載の薄膜トランジスタは、ゲ
ート電極上にゲート絶縁膜を形成し、このゲート絶縁膜
上に活性層を形成し、この活性層に非単結晶シリコンを
用い、この活性層上にチャネル保護膜を有する逆スタガ
ード型の薄膜トランジスタにおいて、ゲート絶縁膜は、
酸窒化シリコン膜および窒化シリコン膜の積層膜にて形
成され、この窒化シリコン膜が前記非単結晶シリコンに
接し、かつ、前記チャネル保護膜が前記ゲート電極に自
己整合されたものである。
ート電極上にゲート絶縁膜を形成し、このゲート絶縁膜
上に活性層を形成し、この活性層に非単結晶シリコンを
用い、この活性層上にチャネル保護膜を有する逆スタガ
ード型の薄膜トランジスタにおいて、ゲート絶縁膜は、
酸窒化シリコン膜および窒化シリコン膜の積層膜にて形
成され、この窒化シリコン膜が前記非単結晶シリコンに
接し、かつ、前記チャネル保護膜が前記ゲート電極に自
己整合されたものである。
【００１９】請求項１１記載の薄膜トランジスタは、ゲ
ート電極上にゲート絶縁膜を形成し、このゲート絶縁膜
上に活性層を形成し、この活性層に非単結晶シリコンを
活性層に用い、この活性層上にチャネル保護膜を有する
逆スタガード型の薄膜トランジスタにおいて、前記ゲー
ト絶縁膜は、酸化シリコン膜、酸窒化シリコン膜および
窒化シリコン膜の積層膜にて形成され、この酸窒化シリ
コン膜は前記酸化シリコン膜の上部を覆って配置され、
前記窒化シリコン膜が前記非単結晶シリコンに接し、か
つ、前記チャネル保護膜を前記ゲート電極に自己整合さ
せたものである。
ート電極上にゲート絶縁膜を形成し、このゲート絶縁膜
上に活性層を形成し、この活性層に非単結晶シリコンを
活性層に用い、この活性層上にチャネル保護膜を有する
逆スタガード型の薄膜トランジスタにおいて、前記ゲー
ト絶縁膜は、酸化シリコン膜、酸窒化シリコン膜および
窒化シリコン膜の積層膜にて形成され、この酸窒化シリ
コン膜は前記酸化シリコン膜の上部を覆って配置され、
前記窒化シリコン膜が前記非単結晶シリコンに接し、か
つ、前記チャネル保護膜を前記ゲート電極に自己整合さ
せたものである。
【００２０】請求項１２記載の薄膜トランジスタの製造
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸窒化シリコン膜お
よび窒化シリコン膜の積層膜にて形成され、この窒化シ
リコン膜が前記非単結晶シリコンに接しており、この酸
窒化シリコン膜は、原料ガスにＳｉＨ4 、Ｎ2 Ｏ、Ｎ2
またはＮＨ3 の混合ガスを用いたプラズマＣＶＤによっ
て形成するものである。
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸窒化シリコン膜お
よび窒化シリコン膜の積層膜にて形成され、この窒化シ
リコン膜が前記非単結晶シリコンに接しており、この酸
窒化シリコン膜は、原料ガスにＳｉＨ4 、Ｎ2 Ｏ、Ｎ2
またはＮＨ3 の混合ガスを用いたプラズマＣＶＤによっ
て形成するものである。
【００２１】請求項１３記載の薄膜トランジスタの製造
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸窒化シリコン膜お
よび窒化シリコン膜の積層膜にて形成され、この窒化シ
リコン膜が前記非単結晶シリコンに接しており、前記酸
窒化シリコン膜は、原料ガスに有機シラン、Ｏ2 、Ｎ2
またはＮＨ3 の混合ガスを用いたプラズマＣＶＤによっ
て形成するものである。
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸窒化シリコン膜お
よび窒化シリコン膜の積層膜にて形成され、この窒化シ
リコン膜が前記非単結晶シリコンに接しており、前記酸
窒化シリコン膜は、原料ガスに有機シラン、Ｏ2 、Ｎ2
またはＮＨ3 の混合ガスを用いたプラズマＣＶＤによっ
て形成するものである。
【００２２】請求項１４記載の薄膜トランジスタの製造
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸窒化シリコン膜お
よび窒化シリコン膜の積層膜にて形成され、この窒化シ
リコン膜が前記非単結晶シリコンに接しており、前記酸
窒化シリコン膜、窒化シリコン膜、非単結晶シリコンを
プラズマＣＶＤの同一反応室で連続的に形成するもので
ある。
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸窒化シリコン膜お
よび窒化シリコン膜の積層膜にて形成され、この窒化シ
リコン膜が前記非単結晶シリコンに接しており、前記酸
窒化シリコン膜、窒化シリコン膜、非単結晶シリコンを
プラズマＣＶＤの同一反応室で連続的に形成するもので
ある。
【００２３】請求項１５記載の薄膜トランジスタの製造
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用い、表面に保護膜を形成し、こ
の保護膜に無機絶縁膜を用いた薄膜トランジスタの製造
方法において、前記ゲート絶縁膜は、酸窒化シリコン膜
および窒化シリコン膜の積層膜にて形成され、この窒化
シリコン膜が前記非単結晶シリコンに接しており、前記
酸窒化シリコン膜、窒化シリコン膜、非単結晶シリコ
ン、無機絶縁膜をプラズマＣＶＤの同一反応室で連続的
に形成するものである。
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用い、表面に保護膜を形成し、こ
の保護膜に無機絶縁膜を用いた薄膜トランジスタの製造
方法において、前記ゲート絶縁膜は、酸窒化シリコン膜
および窒化シリコン膜の積層膜にて形成され、この窒化
シリコン膜が前記非単結晶シリコンに接しており、前記
酸窒化シリコン膜、窒化シリコン膜、非単結晶シリコ
ン、無機絶縁膜をプラズマＣＶＤの同一反応室で連続的
に形成するものである。
【００２４】請求項１６記載の薄膜トランジスタの製造
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸化シリコン膜、酸
窒化シリコン膜および窒化シリコン膜の積層膜にて形成
され、この酸窒化シリコン膜は、前記酸化シリコン膜の
上部を覆って配置されるとともに、前記窒化シリコン膜
は、前記非単結晶シリコンに接しており、前記酸化シリ
コン膜は、ＳｉＨ4 とＯ2 を主な原料ガスとし、Ｎ2 を
希釈ガスに用い、常圧ＣＶＤで形成するものである。
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸化シリコン膜、酸
窒化シリコン膜および窒化シリコン膜の積層膜にて形成
され、この酸窒化シリコン膜は、前記酸化シリコン膜の
上部を覆って配置されるとともに、前記窒化シリコン膜
は、前記非単結晶シリコンに接しており、前記酸化シリ
コン膜は、ＳｉＨ4 とＯ2 を主な原料ガスとし、Ｎ2 を
希釈ガスに用い、常圧ＣＶＤで形成するものである。
【００２５】請求項１７記載の薄膜トランジスタの製造
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸化シリコン膜、酸
窒化シリコン膜および窒化シリコン膜の積層膜にて形成
され、この酸窒化シリコン膜は、前記酸化シリコン膜の
上部を覆って配置されるとともに、前記窒化シリコン膜
は、前記非単結晶シリコンに接しており、前記酸化シリ
コン膜は、有機シラン、Ｏ3 、Ｏ2 を主な原料ガスと
し、Ｎ2 を希釈ガスに用い、常圧ＣＶＤで形成するもの
である。
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸化シリコン膜、酸
窒化シリコン膜および窒化シリコン膜の積層膜にて形成
され、この酸窒化シリコン膜は、前記酸化シリコン膜の
上部を覆って配置されるとともに、前記窒化シリコン膜
は、前記非単結晶シリコンに接しており、前記酸化シリ
コン膜は、有機シラン、Ｏ3 、Ｏ2 を主な原料ガスと
し、Ｎ2 を希釈ガスに用い、常圧ＣＶＤで形成するもの
である。
【００２６】請求項１８記載の薄膜トランジスタの製造
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸化シリコン膜、酸
窒化シリコン膜および窒化シリコン膜の積層膜にて形成
され、この酸窒化シリコン膜は、前記酸化シリコン膜の
上部を覆って配置されるとともに、前記窒化シリコン膜
は、前記非単結晶シリコンに接しており、前記酸化シリ
コン膜は、ＳｉＨ4 とＮ2 Ｏを主な原料ガスとし、プラ
ズマＣＶＤで形成するものである。
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸化シリコン膜、酸
窒化シリコン膜および窒化シリコン膜の積層膜にて形成
され、この酸窒化シリコン膜は、前記酸化シリコン膜の
上部を覆って配置されるとともに、前記窒化シリコン膜
は、前記非単結晶シリコンに接しており、前記酸化シリ
コン膜は、ＳｉＨ4 とＮ2 Ｏを主な原料ガスとし、プラ
ズマＣＶＤで形成するものである。
【００２７】請求項１９記載の薄膜トランジスタの製造
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸化シリコン膜、酸
窒化シリコン膜および窒化シリコン膜の積層膜にて形成
され、この酸窒化シリコン膜は、前記酸化シリコン膜の
上部を覆って配置されるとともに、前記窒化シリコン膜
は、前記非単結晶シリコンに接しており、前記酸化シリ
コン膜は、有機シランとＯ2 を主な原料ガスとし、プラ
ズマＣＶＤで形成するものである。
方法は、ゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用いた薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は、酸化シリコン膜、酸
窒化シリコン膜および窒化シリコン膜の積層膜にて形成
され、この酸窒化シリコン膜は、前記酸化シリコン膜の
上部を覆って配置されるとともに、前記窒化シリコン膜
は、前記非単結晶シリコンに接しており、前記酸化シリ
コン膜は、有機シランとＯ2 を主な原料ガスとし、プラ
ズマＣＶＤで形成するものである。
【００２８】請求項２０記載の薄膜トランジスタの製造
方法は、基板上にゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用いた薄膜トランジスタ
の製造方法において、前記ゲート絶縁膜は、酸化シリコ
ン膜、酸窒化シリコン膜および窒化シリコン膜の積層膜
にて形成され、この酸窒化シリコン膜は、前記酸化シリ
コン膜の上部を覆って配置されるとともに、前記窒化シ
リコン膜は、前記非単結晶シリコンに接しており、前記
酸化シリコン膜の形成された基板を１０Torr以下の真空
または減圧雰囲気中でアニールし、次いで大気に曝すこ
となく酸窒化シリコン膜を形成するものである。
方法は、基板上にゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用いた薄膜トランジスタ
の製造方法において、前記ゲート絶縁膜は、酸化シリコ
ン膜、酸窒化シリコン膜および窒化シリコン膜の積層膜
にて形成され、この酸窒化シリコン膜は、前記酸化シリ
コン膜の上部を覆って配置されるとともに、前記窒化シ
リコン膜は、前記非単結晶シリコンに接しており、前記
酸化シリコン膜の形成された基板を１０Torr以下の真空
または減圧雰囲気中でアニールし、次いで大気に曝すこ
となく酸窒化シリコン膜を形成するものである。
【００２９】請求項２１記載の薄膜トランジスタの製造
方法は、基板上にゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用いた薄膜トランジスタ
の製造方法において、前記ゲート絶縁膜は、酸化シリコ
ン膜、酸窒化シリコン膜および窒化シリコン膜の積層膜
にて形成され、この酸窒化シリコン膜は、前記酸化シリ
コン膜の上部を覆って配置されるとともに、前記窒化シ
リコン膜は、前記非単結晶シリコンに接しており、前記
酸窒化シリコン膜、窒化シリコン膜、非単結晶シリコン
をプラズマＣＶＤの同一反応室で連続的に形成するもの
である。
方法は、基板上にゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用いた薄膜トランジスタ
の製造方法において、前記ゲート絶縁膜は、酸化シリコ
ン膜、酸窒化シリコン膜および窒化シリコン膜の積層膜
にて形成され、この酸窒化シリコン膜は、前記酸化シリ
コン膜の上部を覆って配置されるとともに、前記窒化シ
リコン膜は、前記非単結晶シリコンに接しており、前記
酸窒化シリコン膜、窒化シリコン膜、非単結晶シリコン
をプラズマＣＶＤの同一反応室で連続的に形成するもの
である。
【００３０】請求項２２記載の薄膜トランジスタの製造
方法は、基板上にゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用い、表面に保護膜を形
成し、この保護膜に無機絶縁膜を用いた薄膜トランジス
タの製造方法において、前記ゲート絶縁膜は、酸化シリ
コン膜、酸窒化シリコン膜および窒化シリコン膜の積層
膜にて形成され、この酸窒化シリコン膜は、前記酸化シ
リコン膜の上部を覆って配置されるとともに、前記窒化
シリコン膜は、前記非単結晶シリコンに接しており、酸
窒化シリコン膜、窒化シリコン膜、非単結晶シリコン、
無機絶縁膜をプラズマＣＶＤの同一反応室で連続的に形
成するものである。
方法は、基板上にゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用い、表面に保護膜を形
成し、この保護膜に無機絶縁膜を用いた薄膜トランジス
タの製造方法において、前記ゲート絶縁膜は、酸化シリ
コン膜、酸窒化シリコン膜および窒化シリコン膜の積層
膜にて形成され、この酸窒化シリコン膜は、前記酸化シ
リコン膜の上部を覆って配置されるとともに、前記窒化
シリコン膜は、前記非単結晶シリコンに接しており、酸
窒化シリコン膜、窒化シリコン膜、非単結晶シリコン、
無機絶縁膜をプラズマＣＶＤの同一反応室で連続的に形
成するものである。
【００３１】請求項２３記載の液晶表示素子は、請求項
１ないし１１いずれか記載の薄膜トランジスタをスイッ
チング素子として用いたものである。
１ないし１１いずれか記載の薄膜トランジスタをスイッ
チング素子として用いたものである。
【００３２】
【作用】本発明の薄膜トランジスタは、ゲート絶縁膜と
して、酸窒化シリコン膜および窒化シリコン膜を用い、
この窒化シリコン膜が非単結晶シリコンに接しているた
め、酸窒化シリコン膜はワイドギャップで絶縁性に優
れ、不純物イオンブロック効果、耐水性を期待すること
ができるとともに、窒化シリコン膜は非単結晶シリコン
との界面性も良い。
して、酸窒化シリコン膜および窒化シリコン膜を用い、
この窒化シリコン膜が非単結晶シリコンに接しているた
め、酸窒化シリコン膜はワイドギャップで絶縁性に優
れ、不純物イオンブロック効果、耐水性を期待すること
ができるとともに、窒化シリコン膜は非単結晶シリコン
との界面性も良い。
【００３３】また、本発明の薄膜トランジスタの製造方
法は、ゲート絶縁膜として、酸窒化シリコン膜および窒
化シリコン膜を用い、この窒化シリコン膜が非単結晶シ
リコンに接しており、この酸窒化シリコン膜は、原料ガ
スにＳｉＨ4 、Ｎ2 Ｏ、Ｎ2またはＮＨ3 の混合ガスを
用いたプラズマＣＶＤによって形成するため、簡単な方
法で、絶縁性に優れ、不純物イオンブロック効果、耐水
性を期待することができるとともに、窒化シリコン膜は
非単結晶シリコンとの接触性も得られる。
法は、ゲート絶縁膜として、酸窒化シリコン膜および窒
化シリコン膜を用い、この窒化シリコン膜が非単結晶シ
リコンに接しており、この酸窒化シリコン膜は、原料ガ
スにＳｉＨ4 、Ｎ2 Ｏ、Ｎ2またはＮＨ3 の混合ガスを
用いたプラズマＣＶＤによって形成するため、簡単な方
法で、絶縁性に優れ、不純物イオンブロック効果、耐水
性を期待することができるとともに、窒化シリコン膜は
非単結晶シリコンとの接触性も得られる。
【００３４】また、本発明の液晶表示素子は、請求項１
ないし１１いずれか記載の薄膜トランジスタをスイッチ
ング素子としたため、特性が安定して動作する。
ないし１１いずれか記載の薄膜トランジスタをスイッチ
ング素子としたため、特性が安定して動作する。
【００３５】
【実施例】以下、本発明の一実施例をアクティブマトリ
クス型の液晶表示素子に適用した場合について、図面を
参照して説明する。
クス型の液晶表示素子に適用した場合について、図面を
参照して説明する。
【００３６】図１はアクティブマトリクス型液晶表示装
置（ＬＣＤ）に用いる薄膜トランジスタ（ＴＦＴ）を示
す断面図であり、１は絶縁性基板でありたとえばガラス
（コーニング社製７０５９）製のガラス基板で、このガ
ラス基板１には一主面上にモリブデン・タンタル（Ｍｏ
−Ｔａ）からなるゲート電極２が形成される。
置（ＬＣＤ）に用いる薄膜トランジスタ（ＴＦＴ）を示
す断面図であり、１は絶縁性基板でありたとえばガラス
（コーニング社製７０５９）製のガラス基板で、このガ
ラス基板１には一主面上にモリブデン・タンタル（Ｍｏ
−Ｔａ）からなるゲート電極２が形成される。
【００３７】また、ゲート電極２上には、このゲート電
極２を覆うように、膜厚０．３μｍの酸窒化シリコン
（ＳｉＯx Ｎy ）膜3aを積層形成し、さらに、膜厚０．
０５μｍの窒化シリコン（ＳｉＮx ）膜3bを積層形成
し、これらＳｉＯx Ｎy 膜3aおよびＳｉＮx 膜3bの２層
でゲート絶縁膜３を構成する。
極２を覆うように、膜厚０．３μｍの酸窒化シリコン
（ＳｉＯx Ｎy ）膜3aを積層形成し、さらに、膜厚０．
０５μｍの窒化シリコン（ＳｉＮx ）膜3bを積層形成
し、これらＳｉＯx Ｎy 膜3aおよびＳｉＮx 膜3bの２層
でゲート絶縁膜３を構成する。
【００３８】さらに、このゲート絶縁膜３上に、膜厚
０．０５μｍの非晶質シリコン（ａ−Ｓｉ）からなる活
性層としての半導体膜であるａ−Ｓｉ膜４を積層形成す
る。そして、ａ−Ｓｉ膜４上に、膜厚０．３μｍのＳｉ
Ｎx 膜3bを積層して、このＳｉＮx 膜にレジストによる
パターニングを施して、ＨＦを主成分としたエッチング
溶液で所定の形状に加工し、レジストを取り除きチャネ
ル保護膜５を形成する。
０．０５μｍの非晶質シリコン（ａ−Ｓｉ）からなる活
性層としての半導体膜であるａ−Ｓｉ膜４を積層形成す
る。そして、ａ−Ｓｉ膜４上に、膜厚０．３μｍのＳｉ
Ｎx 膜3bを積層して、このＳｉＮx 膜にレジストによる
パターニングを施して、ＨＦを主成分としたエッチング
溶液で所定の形状に加工し、レジストを取り除きチャネ
ル保護膜５を形成する。
【００３９】ここで、これらゲート絶縁膜３、ａ−Ｓｉ
膜４およびチャネル保護膜５の積層形成のプロセスにつ
いて説明する。
膜４およびチャネル保護膜５の積層形成のプロセスにつ
いて説明する。
【００４０】まず、ＳｉＯx Ｎy 膜3a、ＳｉＮx 膜3b、
ａ−Ｓｉ膜４およびチャネル保護膜５の形成方法として
は、たとえば全てをプラズマＣＶＤ法にて形成する。こ
れらＳｉＯx Ｎy 膜3a、ＳｉＮx 膜3b、ａ−Ｓｉ膜４お
よびチャネル保護膜５の積層形成には、それぞれに個別
の反応室を割り当て、それら反応室を直列につないだイ
ンライン式のＣＶＤ装置で形成するのが最も一般的な方
法である。一方、最も生産性を高めるにはこれら全ての
膜を同一の反応室で、同一設定温度で積層形成するのが
有効である。そして、プラズマＣＶＤで形成する薄膜
は、ＳｉＮx 膜、ａ−Ｓｉ膜とともに応力の大きい場合
が多く、従来のゲート絶縁膜の大部分にＳｉＮx 膜を用
いる構成では、一つの反応室でＳｉＮx 膜とａ−Ｓｉ膜
を交互に積層すると、反応室の内壁から膜の剥がれが生
じ、パーティクル発生要因となり、同一反応室での積層
膜形成が生産性で有利なことは明らかであっても、実際
上は量産に使用することができない。しかし、ＳｉＯx
Ｎy 膜3aは応力を小さくすることが容易であり、ＳｉＮ
x 膜3bに比して密着製が優れるため、積層膜に占めるＳ
ｉＮx 膜の膜厚を少なくすることができるので、ＳｉＯ
x Ｎy 膜3aを導入して積層膜を形成する場合には、同一
反応室での形成が十分に可能になる。
ａ−Ｓｉ膜４およびチャネル保護膜５の形成方法として
は、たとえば全てをプラズマＣＶＤ法にて形成する。こ
れらＳｉＯx Ｎy 膜3a、ＳｉＮx 膜3b、ａ−Ｓｉ膜４お
よびチャネル保護膜５の積層形成には、それぞれに個別
の反応室を割り当て、それら反応室を直列につないだイ
ンライン式のＣＶＤ装置で形成するのが最も一般的な方
法である。一方、最も生産性を高めるにはこれら全ての
膜を同一の反応室で、同一設定温度で積層形成するのが
有効である。そして、プラズマＣＶＤで形成する薄膜
は、ＳｉＮx 膜、ａ−Ｓｉ膜とともに応力の大きい場合
が多く、従来のゲート絶縁膜の大部分にＳｉＮx 膜を用
いる構成では、一つの反応室でＳｉＮx 膜とａ−Ｓｉ膜
を交互に積層すると、反応室の内壁から膜の剥がれが生
じ、パーティクル発生要因となり、同一反応室での積層
膜形成が生産性で有利なことは明らかであっても、実際
上は量産に使用することができない。しかし、ＳｉＯx
Ｎy 膜3aは応力を小さくすることが容易であり、ＳｉＮ
x 膜3bに比して密着製が優れるため、積層膜に占めるＳ
ｉＮx 膜の膜厚を少なくすることができるので、ＳｉＯ
x Ｎy 膜3aを導入して積層膜を形成する場合には、同一
反応室での形成が十分に可能になる。
【００４１】次に、ａ−Ｓｉ膜４およびチャネル保護膜
５上にたとえば膜厚０．０５μｍの低抵抗半導体膜６を
成膜し、半導体膜４および低抵抗半導体膜６を加工し
て、チャネル領域、ソース領域およびびドレイン領域を
形成する。
５上にたとえば膜厚０．０５μｍの低抵抗半導体膜６を
成膜し、半導体膜４および低抵抗半導体膜６を加工し
て、チャネル領域、ソース領域およびびドレイン領域を
形成する。
【００４２】また、ゲート絶縁膜３上にはＩＴＯ（Indi
um Tin Oxide）からなる画素電極７が形成される。
um Tin Oxide）からなる画素電極７が形成される。
【００４３】そして、低抵抗半導体膜６のソース領域上
には、画素電極７と接続した状態でソース電極８が形成
され、ドレイン領域上にはドレイン電極９が形成され、
さらに、保護膜10を積層形成する。こうして、ゲート電
極２、ゲート絶縁膜３、ａ−Ｓｉ膜４、ソース電極８、
ドレイン電極９および保護膜10にてスイッチング素子と
しての薄膜トランジスタ（ＴＦＴ）11を形成し、能動素
子基板12となる。
には、画素電極７と接続した状態でソース電極８が形成
され、ドレイン領域上にはドレイン電極９が形成され、
さらに、保護膜10を積層形成する。こうして、ゲート電
極２、ゲート絶縁膜３、ａ−Ｓｉ膜４、ソース電極８、
ドレイン電極９および保護膜10にてスイッチング素子と
しての薄膜トランジスタ（ＴＦＴ）11を形成し、能動素
子基板12となる。
【００４４】また、図２に示すように、絶縁性基板であ
るガラス基板１の一主面上には、ＩＴＯからなる共通電
極21が形成され、対向基板22が構成される。
るガラス基板１の一主面上には、ＩＴＯからなる共通電
極21が形成され、対向基板22が構成される。
【００４５】そして、能動素子基板12の一主面上に全面
にたとえば低温キュア型のポリイミド（ＰＩ）からなる
配向膜25が形成し、また、対向基板23の一主面上に全面
にたとえば同様に低温キュア型のＰＩからなる配向膜26
を形成する。また、能動素子基板12と対向基板23との一
主面上には、各々の配向膜25，26を所定の方向に布など
で擦ることにより、ラビングによる配向処理がそれぞれ
施される。さらに、能動素子基板12と対向基板23とは互
いの一主面側が対向し、かつ、互いの配向膜25，26の配
向軸が概略９０°をなすように配置し、これら能動素子
基板12と対向基板23との間隙に液晶27を封入挟持する。
にたとえば低温キュア型のポリイミド（ＰＩ）からなる
配向膜25が形成し、また、対向基板23の一主面上に全面
にたとえば同様に低温キュア型のＰＩからなる配向膜26
を形成する。また、能動素子基板12と対向基板23との一
主面上には、各々の配向膜25，26を所定の方向に布など
で擦ることにより、ラビングによる配向処理がそれぞれ
施される。さらに、能動素子基板12と対向基板23とは互
いの一主面側が対向し、かつ、互いの配向膜25，26の配
向軸が概略９０°をなすように配置し、これら能動素子
基板12と対向基板23との間隙に液晶27を封入挟持する。
【００４６】ここで、能動素子基板12と対向基板23とを
組み合わせる際には、配向膜25，26のラビング方向は、
良視角方向が正面方向に向くように設定される。そし
て、能動素子基板12と対向基板23の他主面側には、それ
ぞれ偏光板28，29を被着し、液晶表示装置（ＬＣＤ）30
を構成し、能動素子基板12と対向基板23のどちらか一方
の他主面側から照明を行なう。
組み合わせる際には、配向膜25，26のラビング方向は、
良視角方向が正面方向に向くように設定される。そし
て、能動素子基板12と対向基板23の他主面側には、それ
ぞれ偏光板28，29を被着し、液晶表示装置（ＬＣＤ）30
を構成し、能動素子基板12と対向基板23のどちらか一方
の他主面側から照明を行なう。
【００４７】次に、図３を参照して、上述の液晶表示装
置30を製造するプラズマＣＶＤ装置31の構成を説明す
る。
置30を製造するプラズマＣＶＤ装置31の構成を説明す
る。
【００４８】このプラズマＣＶＤ装置31は、中央に真空
中でのガラス基板１の搬送を行なう搬送機構を備えた共
通室32を有し、この共通室32の周囲を放射状に取り囲む
ように４つの反応室33〜36、加熱室37および２つの搬出
入室38，39が配設されている。
中でのガラス基板１の搬送を行なう搬送機構を備えた共
通室32を有し、この共通室32の周囲を放射状に取り囲む
ように４つの反応室33〜36、加熱室37および２つの搬出
入室38，39が配設されている。
【００４９】そして、成膜を行なう各反応室33〜36に
は、直径１５０mmの円形高周波電極およびこの円形高周
波電極に対向しガラス基板１をクランプするサセプタを
備えており、ＳｉＨ4 、Ｈ2 、ＮＨ3 、Ｎ2 Ｏ、Ｎ2 、
ＰＨ3 、ＮＦ3 およびＡｒのガス供給系と、ドライポン
プからなる排気系とが接続されている。また、試料であ
るガラス基板１は加熱したサセプタにクランプされ、ガ
ラス基板１の表面温度が所望の温度となるように制御さ
れている。
は、直径１５０mmの円形高周波電極およびこの円形高周
波電極に対向しガラス基板１をクランプするサセプタを
備えており、ＳｉＨ4 、Ｈ2 、ＮＨ3 、Ｎ2 Ｏ、Ｎ2 、
ＰＨ3 、ＮＦ3 およびＡｒのガス供給系と、ドライポン
プからなる排気系とが接続されている。また、試料であ
るガラス基板１は加熱したサセプタにクランプされ、ガ
ラス基板１の表面温度が所望の温度となるように制御さ
れている。
【００５０】一方、成膜を行なわない共通室32、加熱室
37、搬出入室38，39には、Ｎ2 のガス供給系とドライポ
ンプからなる排気系とが接続されている。そして、ガラ
ス基板１は搬出入室38，39のいずれかに搬入され、共通
室32を経て、加熱室37にて加熱され、約１０分の加熱
後、再び共通室32を経て反応室33に導入される。また、
反応室33では、基板温度３２０℃にて膜厚０．３μｍの
ＳｉＯx Ｎy 膜3a、膜厚０．０５μｍのＳｉＮx 膜3b、
膜厚０．０５μｍのａ−Ｓｉ膜４、膜厚０．３μｍのＳ
ｉＮx のチャネル保護膜５を積層形成する。
37、搬出入室38，39には、Ｎ2 のガス供給系とドライポ
ンプからなる排気系とが接続されている。そして、ガラ
ス基板１は搬出入室38，39のいずれかに搬入され、共通
室32を経て、加熱室37にて加熱され、約１０分の加熱
後、再び共通室32を経て反応室33に導入される。また、
反応室33では、基板温度３２０℃にて膜厚０．３μｍの
ＳｉＯx Ｎy 膜3a、膜厚０．０５μｍのＳｉＮx 膜3b、
膜厚０．０５μｍのａ−Ｓｉ膜４、膜厚０．３μｍのＳ
ｉＮx のチャネル保護膜５を積層形成する。
【００５１】なお、これらの間、反応室33のサセプタの
設定温度は一定に保つ。膜種によって温度を変えること
も可能だが、温度安定化を図る待機時間だけスループッ
トが落ちるので現実的ではない。
設定温度は一定に保つ。膜種によって温度を変えること
も可能だが、温度安定化を図る待機時間だけスループッ
トが落ちるので現実的ではない。
【００５２】そして、ガラス基板１は、三たび共通室32
を経て搬出入室38，39のいずれかにより搬出される。な
お、反応室34〜36は反応室32と同様にＳｉＯx Ｎy 膜3
a、ＳｉＮx 膜3b、ａ−Ｓｉ膜４およびＳｉＮx のチャ
ネル保護膜５の４層形成に使用するようになっており、
並行処理が行なわれる。
を経て搬出入室38，39のいずれかにより搬出される。な
お、反応室34〜36は反応室32と同様にＳｉＯx Ｎy 膜3
a、ＳｉＮx 膜3b、ａ−Ｓｉ膜４およびＳｉＮx のチャ
ネル保護膜５の４層形成に使用するようになっており、
並行処理が行なわれる。
【００５３】一方、ゲート絶縁膜３からチャネル保護膜
５までの４層を全て同一の反応室33〜36で形成する方法
は、前述のように同一温度という制約がかかるので、薄
膜トランジスタ11の特性ではやや不利となる。特に、チ
ャネル保護膜５の形成中に、活性層であるａ−Ｓｉ膜４
が熱劣化を受けてしまう。そこで、ＳｉＯx Ｎy 膜3a、
ＳｉＮx 膜3b、ａ−Ｓｉ膜４の３層までを基板温度３２
０℃にて同一反応室33〜36で積層し、別の反応室33〜36
でＳｉＮx のチャネル保護膜５を基板温度３００℃で形
成する方法がある。すなわち、図３のプラズマＣＶＤ装
置に対応させると、２層のゲート絶縁膜３およびａ−Ｓ
ｉ膜４の３層を反応室33で形成し、共通室32を経て反応
室35にガラス基板１を移動させてＳｉＮx のチャネル保
護膜５を形成し、その後共通室32を経て搬出させる。同
様の処理を反応室34および反応室36でも実施して並行処
理する。この場合、ゲート絶縁膜３からチャネル保護膜
５の４層を一括して形成するものに比較すると生産性で
は若干劣るが、特性に優れた薄膜トランジスタ11の製造
が可能になる。
５までの４層を全て同一の反応室33〜36で形成する方法
は、前述のように同一温度という制約がかかるので、薄
膜トランジスタ11の特性ではやや不利となる。特に、チ
ャネル保護膜５の形成中に、活性層であるａ−Ｓｉ膜４
が熱劣化を受けてしまう。そこで、ＳｉＯx Ｎy 膜3a、
ＳｉＮx 膜3b、ａ−Ｓｉ膜４の３層までを基板温度３２
０℃にて同一反応室33〜36で積層し、別の反応室33〜36
でＳｉＮx のチャネル保護膜５を基板温度３００℃で形
成する方法がある。すなわち、図３のプラズマＣＶＤ装
置に対応させると、２層のゲート絶縁膜３およびａ−Ｓ
ｉ膜４の３層を反応室33で形成し、共通室32を経て反応
室35にガラス基板１を移動させてＳｉＮx のチャネル保
護膜５を形成し、その後共通室32を経て搬出させる。同
様の処理を反応室34および反応室36でも実施して並行処
理する。この場合、ゲート絶縁膜３からチャネル保護膜
５の４層を一括して形成するものに比較すると生産性で
は若干劣るが、特性に優れた薄膜トランジスタ11の製造
が可能になる。
【００５４】いずれの場合も、ＳｉＯx Ｎy 膜3aを用い
ることで、ゲート絶縁膜３と半導体膜４との積層形成を
同一の反応室33〜36で実質的に行なえるので、従来の個
別の反応室による積層膜形成に比べて生産性が向上す
る。
ることで、ゲート絶縁膜３と半導体膜４との積層形成を
同一の反応室33〜36で実質的に行なえるので、従来の個
別の反応室による積層膜形成に比べて生産性が向上す
る。
【００５５】次に、ＳｉＯx Ｎy 膜3aの形成プロセスに
ついて説明する。
ついて説明する。
【００５６】図３に示すプラズマＣＶＤ装置31で反応室
33〜36においてガラス基板１を加熱したサセプタにクラ
ンプさせ３２０℃に調節する。なお、ガラス基板１の温
度は３００℃から３６０℃の範囲であることが望まし
い。そして、ガラス基板１に対向するシャワー電極か
ら、原料ガスとしてＳｉＨ4 、Ｎ2 ＯおよびＮ2 をそれ
ぞれ２０、１２０、４００sccm導入し、排気バルブの開
度を調節して気圧をたとえば１．２Torrに調圧する。こ
の状態で、１３．５６ＭＨｚの高周波電力２００Ｗを印
加するとシャワー電極およびサセプタ間に放電が生じ、
ＳｉＯx Ｎy 膜3aがガラス基板１上に堆積される。
33〜36においてガラス基板１を加熱したサセプタにクラ
ンプさせ３２０℃に調節する。なお、ガラス基板１の温
度は３００℃から３６０℃の範囲であることが望まし
い。そして、ガラス基板１に対向するシャワー電極か
ら、原料ガスとしてＳｉＨ4 、Ｎ2 ＯおよびＮ2 をそれ
ぞれ２０、１２０、４００sccm導入し、排気バルブの開
度を調節して気圧をたとえば１．２Torrに調圧する。こ
の状態で、１３．５６ＭＨｚの高周波電力２００Ｗを印
加するとシャワー電極およびサセプタ間に放電が生じ、
ＳｉＯx Ｎy 膜3aがガラス基板１上に堆積される。
【００５７】なお、ガス流量は堆積する膜の組成に大き
く影響する。すなわち、Ｎ2 Ｏは主にＯ源として、Ｎ2
はＮ源として働くので、これらガス流量の調節によって
所望の組成の膜を得ている。また、成膜時の気圧は０．
５〜５Torr程度の広範囲で成膜が可能であるが、この気
圧も膜の組成に大きく影響する。一般に、高圧で成膜す
るほどＮが減ってＯが多く取り込まれる傾向がある。さ
らに、サセプタとシャワー電極との電極間隔は１０mmか
ら４０mmの範囲で、膜厚の均一性に優れる間隔を選択す
ると良く、最適の電極間隔は圧力との相関が強く、概ね
圧力に反比例し、高圧で成膜する場合ほど狭い電極間隔
が必要となる。実際、上述の成膜条件では２０mm程度が
適当である。また、放電の周波数をたとえば２７ＭＨ
ｚ、４１ＭＨｚあるいは５４ＭＨｚと高くする場合にも
狭い電極間隔が必要となる。
く影響する。すなわち、Ｎ2 Ｏは主にＯ源として、Ｎ2
はＮ源として働くので、これらガス流量の調節によって
所望の組成の膜を得ている。また、成膜時の気圧は０．
５〜５Torr程度の広範囲で成膜が可能であるが、この気
圧も膜の組成に大きく影響する。一般に、高圧で成膜す
るほどＮが減ってＯが多く取り込まれる傾向がある。さ
らに、サセプタとシャワー電極との電極間隔は１０mmか
ら４０mmの範囲で、膜厚の均一性に優れる間隔を選択す
ると良く、最適の電極間隔は圧力との相関が強く、概ね
圧力に反比例し、高圧で成膜する場合ほど狭い電極間隔
が必要となる。実際、上述の成膜条件では２０mm程度が
適当である。また、放電の周波数をたとえば２７ＭＨ
ｚ、４１ＭＨｚあるいは５４ＭＨｚと高くする場合にも
狭い電極間隔が必要となる。
【００５８】また、ＳｉＯx Ｎy 膜3aの原料ガスにはＮ
2 の代わりにＮＨ3 を用いることも可能であり、ＮＨ3
はＮ2 に比較して分解が容易であるため、少量でも膜に
Ｎが取り込まれる。さらに、ＮＨ3 中のＨも膜に取り込
まれてＮ2 系とは異なるエッチング速度の膜が得られる
ので、使い分けることでエッチング速度の制御が可能に
なる。
2 の代わりにＮＨ3 を用いることも可能であり、ＮＨ3
はＮ2 に比較して分解が容易であるため、少量でも膜に
Ｎが取り込まれる。さらに、ＮＨ3 中のＨも膜に取り込
まれてＮ2 系とは異なるエッチング速度の膜が得られる
ので、使い分けることでエッチング速度の制御が可能に
なる。
【００５９】一方、原料ガスにＳｉＨ4 の代わりに有機
シランを用いると、堆積表面での流動性によって、ステ
ップカバレージに優れたＳｉＯx Ｎy 膜3aが得られる。
たとえばボトムゲート薄膜トランジスタにする場合に
は、ゲート電極２から連続する図示しない配線にテーパ
加工を施さなくても十分な被覆がなされ、完全ではない
までも平坦化ができる。もちろんトップゲート薄膜トラ
ンジスタの場合でもステップカバレージに優れたゲート
絶縁膜３は有効である。なお、有機シランとしては、具
体的にはＴＥＯＳ（Tetraethylorthosilicate ：Ｓｉ
［ＯＣ2 Ｈ5 ］4 ）、ＴＭＳ（Trimethylsilicate ：Ｓ
ｉＨ［ＯＣＨ3 ］3 ）、ＴＲＩＥＳ（Triethylsilicat
e：ＳｉＨ［ＯＣ2 Ｈ5 ］3 、Hexamethyldisilazane：
［ＣＨ3 ］3 ＳｉＮＨＳｉ［ＣＨ3 ］3 、Hexamethyldi
silane：［ＸＨ3 ］3 ＳｉＳｉ［ＣＨ3］3 ）、Hexamet
hyldisiloxane：［ＣＨ3 ］3 ＳｉＯＳｉ［ＣＨ3 ］3
などが良く、特にＴＥＯＳは半導体の分野ではＳｉＯ2
膜の原料として最も広く知られている材料であり、安価
に入手可能である。なお、これらの原料ガスのＯ源とし
てはＮ2 Ｏでは酸化能力が弱いのでＯ2 を用いることが
望ましく、窒化能力もＯ2の酸化能力に対抗する必要が
あるのでＮ2 よりもはＮＨ3 の方が良く、Ｎ2 ＯやＮ2
の場合には大流量が必要となる。
シランを用いると、堆積表面での流動性によって、ステ
ップカバレージに優れたＳｉＯx Ｎy 膜3aが得られる。
たとえばボトムゲート薄膜トランジスタにする場合に
は、ゲート電極２から連続する図示しない配線にテーパ
加工を施さなくても十分な被覆がなされ、完全ではない
までも平坦化ができる。もちろんトップゲート薄膜トラ
ンジスタの場合でもステップカバレージに優れたゲート
絶縁膜３は有効である。なお、有機シランとしては、具
体的にはＴＥＯＳ（Tetraethylorthosilicate ：Ｓｉ
［ＯＣ2 Ｈ5 ］4 ）、ＴＭＳ（Trimethylsilicate ：Ｓ
ｉＨ［ＯＣＨ3 ］3 ）、ＴＲＩＥＳ（Triethylsilicat
e：ＳｉＨ［ＯＣ2 Ｈ5 ］3 、Hexamethyldisilazane：
［ＣＨ3 ］3 ＳｉＮＨＳｉ［ＣＨ3 ］3 、Hexamethyldi
silane：［ＸＨ3 ］3 ＳｉＳｉ［ＣＨ3］3 ）、Hexamet
hyldisiloxane：［ＣＨ3 ］3 ＳｉＯＳｉ［ＣＨ3 ］3
などが良く、特にＴＥＯＳは半導体の分野ではＳｉＯ2
膜の原料として最も広く知られている材料であり、安価
に入手可能である。なお、これらの原料ガスのＯ源とし
てはＮ2 Ｏでは酸化能力が弱いのでＯ2 を用いることが
望ましく、窒化能力もＯ2の酸化能力に対抗する必要が
あるのでＮ2 よりもはＮＨ3 の方が良く、Ｎ2 ＯやＮ2
の場合には大流量が必要となる。
【００６０】また、有機シランの供給にはバブリングが
必要な場合が多いが、このバブリングにはＮ2 またはＨ
ｅ、Ａｒなどの不活性ガスを用いる。半導体分野におい
て、ＴＥＯＳを代表とする有機シランから作製するＳｉ
Ｏ2 膜では膜中の水分、あるいは、後から水を取り込む
吸湿性がしばしば問題となる。薄膜トランジスタ11でも
ゲート絶縁膜３に水分が含まれているものを用いれば、
薄膜トランジスタ11の安定性などに不具合を生ずる。と
ころが、この発明のように膜中にＮを導入すれば、ステ
ップカバレージ性の良好さを維持して、かつ、水の諸問
題を解決できる。
必要な場合が多いが、このバブリングにはＮ2 またはＨ
ｅ、Ａｒなどの不活性ガスを用いる。半導体分野におい
て、ＴＥＯＳを代表とする有機シランから作製するＳｉ
Ｏ2 膜では膜中の水分、あるいは、後から水を取り込む
吸湿性がしばしば問題となる。薄膜トランジスタ11でも
ゲート絶縁膜３に水分が含まれているものを用いれば、
薄膜トランジスタ11の安定性などに不具合を生ずる。と
ころが、この発明のように膜中にＮを導入すれば、ステ
ップカバレージ性の良好さを維持して、かつ、水の諸問
題を解決できる。
【００６１】上述のものでも、不純物と水のブロックを
両立させるにはＳｉＯx Ｎy 膜3aの組成に最も効果的な
範囲があり、ＳｉＯx Ｎy 膜3aはＳｉ、Ｎ、ＯおよびＨ
を主成分とし、組成はＮ／Ｓｉ比が０．１〜０．８であ
り、Ｏ／ＳｉがＮ／Ｓｉよりも多いと良い。さらに、こ
の範囲内でも、絶縁特性はワイドギャップの広いＳｉＯ
x 膜3bに近い方が優れるので、Ｎ／Ｓｉ比が０．３〜
０．５、Ｏ／Ｓｉ比が１．２〜１．５の範囲とすること
が望ましい。具体的には、たとえばＳｉＯが１．２５で
Ｎが０．４５程度の組成が適当である。これら組成の調
整には、ガスの流量、圧力、放電パワーおよび電極間隔
の少なくともいずれかを変えることによって行なう。
両立させるにはＳｉＯx Ｎy 膜3aの組成に最も効果的な
範囲があり、ＳｉＯx Ｎy 膜3aはＳｉ、Ｎ、ＯおよびＨ
を主成分とし、組成はＮ／Ｓｉ比が０．１〜０．８であ
り、Ｏ／ＳｉがＮ／Ｓｉよりも多いと良い。さらに、こ
の範囲内でも、絶縁特性はワイドギャップの広いＳｉＯ
x 膜3bに近い方が優れるので、Ｎ／Ｓｉ比が０．３〜
０．５、Ｏ／Ｓｉ比が１．２〜１．５の範囲とすること
が望ましい。具体的には、たとえばＳｉＯが１．２５で
Ｎが０．４５程度の組成が適当である。これら組成の調
整には、ガスの流量、圧力、放電パワーおよび電極間隔
の少なくともいずれかを変えることによって行なう。
【００６２】一方、活性層であるａ−Ｓｉ膜４と接する
ＳｉＮx 膜3bの組成は、Ｓｉ、ＮおよびＨを主成分と
し、組成はＮ／Ｓｉ比が１．２以上とするが、薄膜トラ
ンジスタ11の信頼性を考慮した場合、科学量論的組成の
１．３３以上とするとなお好ましい。ＳｉＮx 膜3b中に
は不純物としてＯが取り込まれるが、Ｏの含有量を５×
１０20atoms/cm3 以下としないと、ａ−Ｓｉ膜４との良
好な界面が形成できない。また、ＳｉＯx Ｎy 膜3aの上
にＳｉＮx 膜3bを形成するので、特に、同一の反応室33
〜36にて成膜する場合には、ＳｉＯx Ｎy 膜3aの成膜後
にＮ2 Ｏを速やかに除去するよう注意が必要である。こ
の場合、短時間で除去するには高真空排気よりもたとえ
ばＮ2 ガスによるパージ方式が効果的である。ただし、
Ｏ含有量を少なくするほど良いというものではなく、パ
ージ時間を長く取ることは生産性に影響するので、薄膜
トランジスタ11の特性に影響のない範囲に抑えればよ
い。また、ＳｉＯx Ｎy 膜3aとＳｉＮx 膜3bとを同一の
反応室33〜36にて成膜する場合の間のパージ時間は、そ
れぞれ５秒以上、６０秒以下が好ましく、ＳｉＮx 膜3b
中のＯ含有量の適切な範囲は、５×１０18atoms/cm3 以
上５×１０20atoms/cm3以下である。
ＳｉＮx 膜3bの組成は、Ｓｉ、ＮおよびＨを主成分と
し、組成はＮ／Ｓｉ比が１．２以上とするが、薄膜トラ
ンジスタ11の信頼性を考慮した場合、科学量論的組成の
１．３３以上とするとなお好ましい。ＳｉＮx 膜3b中に
は不純物としてＯが取り込まれるが、Ｏの含有量を５×
１０20atoms/cm3 以下としないと、ａ−Ｓｉ膜４との良
好な界面が形成できない。また、ＳｉＯx Ｎy 膜3aの上
にＳｉＮx 膜3bを形成するので、特に、同一の反応室33
〜36にて成膜する場合には、ＳｉＯx Ｎy 膜3aの成膜後
にＮ2 Ｏを速やかに除去するよう注意が必要である。こ
の場合、短時間で除去するには高真空排気よりもたとえ
ばＮ2 ガスによるパージ方式が効果的である。ただし、
Ｏ含有量を少なくするほど良いというものではなく、パ
ージ時間を長く取ることは生産性に影響するので、薄膜
トランジスタ11の特性に影響のない範囲に抑えればよ
い。また、ＳｉＯx Ｎy 膜3aとＳｉＮx 膜3bとを同一の
反応室33〜36にて成膜する場合の間のパージ時間は、そ
れぞれ５秒以上、６０秒以下が好ましく、ＳｉＮx 膜3b
中のＯ含有量の適切な範囲は、５×１０18atoms/cm3 以
上５×１０20atoms/cm3以下である。
【００６３】また、ＳｉＯx Ｎy 膜3aの膜厚を決めるも
のとしてＯ／ＳｉとＮ／Ｓｉとを規定したが、この他に
Ｈの含有量が成膜温度や圧力で大幅に変化する。これら
Ｓｉ、Ｎ、Ｏの各組成とＨ含有量をも含めた膜質を規定
する量として屈折率があり、ＳｉＯx Ｎy 膜3aの屈折率
は１．４９〜１．６５の範囲であることが望ましい。そ
して、Ｓｉ、ＮおよびＯの組成比が前述の値を満足して
も、たとえばＨが多量に含まれる膜は絶縁特性に劣る。
このような構造が粗な膜は屈折率が小さいので、屈折率
を上述の範囲におさめることで良好な効果が得られる。
なお、この屈折率は波長６３２．８ｎｍでの値である。
のとしてＯ／ＳｉとＮ／Ｓｉとを規定したが、この他に
Ｈの含有量が成膜温度や圧力で大幅に変化する。これら
Ｓｉ、Ｎ、Ｏの各組成とＨ含有量をも含めた膜質を規定
する量として屈折率があり、ＳｉＯx Ｎy 膜3aの屈折率
は１．４９〜１．６５の範囲であることが望ましい。そ
して、Ｓｉ、ＮおよびＯの組成比が前述の値を満足して
も、たとえばＨが多量に含まれる膜は絶縁特性に劣る。
このような構造が粗な膜は屈折率が小さいので、屈折率
を上述の範囲におさめることで良好な効果が得られる。
なお、この屈折率は波長６３２．８ｎｍでの値である。
【００６４】さらに、ＳｉＯx Ｎy 膜3aの全部または一
部に、ＰまたはＢをドーピングすると、ＰＳＧ、ＢＳ
Ｇ、ＢＰＳＧと同様に不純物イオン、特にＮａイオンを
ゲッタリングする効果が得られる。薄膜トランジスタ11
はガラス基板１上に形成するので、ガラスからのＮａイ
オンを捕らえる機能を設けておけば、薄膜トランジスタ
11の信頼性が増す。具体的には、ＳｉＯx Ｎy 膜3aをさ
らに２層に分割し、ガラス基板１あるいはゲート電極２
に近い側にのみＰをドーピングをする。そして、Ｎａイ
オンはＳｉＯx Ｎy 膜3aのＰがドーピングされたＳｉＯ
x Ｎy 層にゲッタリングされ、薄膜トランジスタ11の特
性の変動などに悪影響をおよぼさなくなる。なお、Ｐを
ドーピングするとゲート絶縁膜３の絶縁などの電気特性
はやや劣るので、非ドーピング層を積層することでこれ
を補う。具体例として、ボトムゲート薄膜トランジスタ
の場合には、ＰをドーピングしたＳｉＯx Ｎy 層は３０
〜８０ｎｍ程度で、ゲート電極２の直上に形成し、この
ゲート電極２の上を非ドーピングのＳｉＯx Ｎy 層で覆
いこれら２つのＳｉＯx Ｎy 層でＳｉＯx Ｎy 膜3aとす
る。
部に、ＰまたはＢをドーピングすると、ＰＳＧ、ＢＳ
Ｇ、ＢＰＳＧと同様に不純物イオン、特にＮａイオンを
ゲッタリングする効果が得られる。薄膜トランジスタ11
はガラス基板１上に形成するので、ガラスからのＮａイ
オンを捕らえる機能を設けておけば、薄膜トランジスタ
11の信頼性が増す。具体的には、ＳｉＯx Ｎy 膜3aをさ
らに２層に分割し、ガラス基板１あるいはゲート電極２
に近い側にのみＰをドーピングをする。そして、Ｎａイ
オンはＳｉＯx Ｎy 膜3aのＰがドーピングされたＳｉＯ
x Ｎy 層にゲッタリングされ、薄膜トランジスタ11の特
性の変動などに悪影響をおよぼさなくなる。なお、Ｐを
ドーピングするとゲート絶縁膜３の絶縁などの電気特性
はやや劣るので、非ドーピング層を積層することでこれ
を補う。具体例として、ボトムゲート薄膜トランジスタ
の場合には、ＰをドーピングしたＳｉＯx Ｎy 層は３０
〜８０ｎｍ程度で、ゲート電極２の直上に形成し、この
ゲート電極２の上を非ドーピングのＳｉＯx Ｎy 層で覆
いこれら２つのＳｉＯx Ｎy 層でＳｉＯx Ｎy 膜3aとす
る。
【００６５】また、ドーピング層とゲート電極の間に薄
層の非ドーピングＳｉＯx Ｎy 層を挿入し、ドーピング
層を非ドーピング層でサンドイッチすることも効果的で
あり、ＳｉＯx Ｎy 膜3aへのＰのドーピングは原料ガス
にＰＨ3 を添加することで容易であり、Ｂをドーピング
する場合には、Ｂ2 Ｈ6 またはＢＦ3 などを用いればよ
い。ただし、これらＰあるいはＢのドーピングを施した
膜を形成する反応室33〜36と、ａ−Ｓｉ層４を形成する
反応室33〜36とは別にすることが好ましい。
層の非ドーピングＳｉＯx Ｎy 層を挿入し、ドーピング
層を非ドーピング層でサンドイッチすることも効果的で
あり、ＳｉＯx Ｎy 膜3aへのＰのドーピングは原料ガス
にＰＨ3 を添加することで容易であり、Ｂをドーピング
する場合には、Ｂ2 Ｈ6 またはＢＦ3 などを用いればよ
い。ただし、これらＰあるいはＢのドーピングを施した
膜を形成する反応室33〜36と、ａ−Ｓｉ層４を形成する
反応室33〜36とは別にすることが好ましい。
【００６６】上述のように、ゲート絶縁膜３を構成する
ＳｉＯx Ｎy 膜3aとＳｉＮx 膜3bの膜厚は、ＳｉＯx Ｎ
y 膜3aの膜厚が２００ｎｍ以上４５０ｎｍ以下であり、
ＳｉＮx 膜3bの膜厚が５ｎｍ以上２００ｎｍ以下とする
のが好ましい。すなわち、絶縁性はＳｉＯx Ｎy 膜3a
に、ａ−Ｓｉ膜４との界面特性はＳｉＮx 膜3bに分担さ
せるものであるから、ＳｉＮx 膜3bはＳｉＯx Ｎy 膜3a
よりも薄い膜とする方が好ましいものであり、両者を合
わせたゲート絶縁膜３の全体の膜厚は３００ｎｍ〜５０
０ｎｍの範囲が適正である。
ＳｉＯx Ｎy 膜3aとＳｉＮx 膜3bの膜厚は、ＳｉＯx Ｎ
y 膜3aの膜厚が２００ｎｍ以上４５０ｎｍ以下であり、
ＳｉＮx 膜3bの膜厚が５ｎｍ以上２００ｎｍ以下とする
のが好ましい。すなわち、絶縁性はＳｉＯx Ｎy 膜3a
に、ａ−Ｓｉ膜４との界面特性はＳｉＮx 膜3bに分担さ
せるものであるから、ＳｉＮx 膜3bはＳｉＯx Ｎy 膜3a
よりも薄い膜とする方が好ましいものであり、両者を合
わせたゲート絶縁膜３の全体の膜厚は３００ｎｍ〜５０
０ｎｍの範囲が適正である。
【００６７】次に、他の実施例を図４を参照して説明す
る。この図４に示す実施例も図１に示す実施例と同様に
図２に示す液晶表示装置30の一部を構成する。
る。この図４に示す実施例も図１に示す実施例と同様に
図２に示す液晶表示装置30の一部を構成する。
【００６８】この図４に示す実施例は、図１に示す実施
例において、ゲート絶縁膜３として、ゲート電極２を覆
うように、膜厚０．１５μｍの酸化シリコン（Ｓｉ
Ｏx ）膜3cを形成し、このＳｉＯx 膜3c上に膜厚０．１
５μｍの酸窒化シリコン（ＳｉＯx Ｎy ）膜3dを積層形
成し、このＳｉＯx Ｎy 膜3d上に膜厚０．０５μｍの窒
化シリコン（ＳｉＮx ）膜3eを形成し、そして、膜厚
０．０５μｍのａ−Ｓｉ膜４を形成したものである。
例において、ゲート絶縁膜３として、ゲート電極２を覆
うように、膜厚０．１５μｍの酸化シリコン（Ｓｉ
Ｏx ）膜3cを形成し、このＳｉＯx 膜3c上に膜厚０．１
５μｍの酸窒化シリコン（ＳｉＯx Ｎy ）膜3dを積層形
成し、このＳｉＯx Ｎy 膜3d上に膜厚０．０５μｍの窒
化シリコン（ＳｉＮx ）膜3eを形成し、そして、膜厚
０．０５μｍのａ−Ｓｉ膜４を形成したものである。
【００６９】このように、ゲート絶縁膜３の一部にワイ
ドギャップの広いＳｉＯx 膜3cを用いることで絶縁性、
耐圧をさらに改善し、一方で、ＳｉＯx 膜の弱点である
吸湿性や不純物イオンの可動性をＳｉＯx Ｎy 膜3dとの
積層でカバーし、さらには、ａ−Ｓｉ膜４との界面特性
はＳｉＮx 膜3eで確保している。
ドギャップの広いＳｉＯx 膜3cを用いることで絶縁性、
耐圧をさらに改善し、一方で、ＳｉＯx 膜の弱点である
吸湿性や不純物イオンの可動性をＳｉＯx Ｎy 膜3dとの
積層でカバーし、さらには、ａ−Ｓｉ膜４との界面特性
はＳｉＮx 膜3eで確保している。
【００７０】ここで、この薄膜トランジスタ11のゲート
絶縁膜３、ａ−Ｓｉ膜４およびチャネル保護膜５の積層
形成のプロセスについて説明する。
絶縁膜３、ａ−Ｓｉ膜４およびチャネル保護膜５の積層
形成のプロセスについて説明する。
【００７１】まず、ＳｉＯx 膜3cの形成は、常圧ＣＶ
Ｄ、減圧ＣＶＤ、プラズマＣＶＤあるいはＲＦスパッタ
などの任意の方法により形成する。また、次に形成する
ＳｉＯx Ｎy 膜3dとの間に真空を維持するといったこと
は特には必要とせず、ＳｉＯxＮy 膜3d、ＳｉＮx 膜3
e、ａ−Ｓｉ膜４およびチャネル保護膜５は、図１に示
す実施例と同様に、たとえばプラズマＣＶＤで形成す
る。
Ｄ、減圧ＣＶＤ、プラズマＣＶＤあるいはＲＦスパッタ
などの任意の方法により形成する。また、次に形成する
ＳｉＯx Ｎy 膜3dとの間に真空を維持するといったこと
は特には必要とせず、ＳｉＯxＮy 膜3d、ＳｉＮx 膜3
e、ａ−Ｓｉ膜４およびチャネル保護膜５は、図１に示
す実施例と同様に、たとえばプラズマＣＶＤで形成す
る。
【００７２】また、ＳｉＯx 膜3cの形成に常圧ＣＶＤ
法、減圧ＣＶＤの熱ＣＶＤプロセスを用いると、ガラス
基板１を概ね４００℃以上に加熱必要があるが、パーテ
ィクル発生が少なく、ピンホール欠落の少ないゲート絶
縁膜３が得られる。具体的には、たとえば４３０℃に加
熱したガラス基板１にＳｉＨ4 、Ｏ2 およびＮ2 をそれ
ぞれ１００sccm、２slm 、２０slm 導入すると、ＳｉＯ
x 膜3cが形成される。この場合のＮ2 は希釈ガスであっ
て成膜に直接は寄与しない。
法、減圧ＣＶＤの熱ＣＶＤプロセスを用いると、ガラス
基板１を概ね４００℃以上に加熱必要があるが、パーテ
ィクル発生が少なく、ピンホール欠落の少ないゲート絶
縁膜３が得られる。具体的には、たとえば４３０℃に加
熱したガラス基板１にＳｉＨ4 、Ｏ2 およびＮ2 をそれ
ぞれ１００sccm、２slm 、２０slm 導入すると、ＳｉＯ
x 膜3cが形成される。この場合のＮ2 は希釈ガスであっ
て成膜に直接は寄与しない。
【００７３】さらに、常圧ＣＶＤ法で原料ガスにＳｉＨ
4 膜の代わりに有機シランを用いると、堆積表面での流
動性によって、ステップカバレージに優れたＳｉＯx 膜
が得られる。たとえばボトムゲート薄膜トランジスタの
場合には、ゲート電極２から連続した図示しない配線に
テーパー加工を施さなくても、十分な被覆がなされ、完
全ではないまでも平坦化できる。もちろんトップゲート
薄膜トランジスタの場合でもステップカバレージに優れ
たゲート絶縁膜３は有効である。なお、有機シランの具
体例としては、前述のＴＥＯＳ、ＴＭＳ、ＴＲＩＥＳな
どであり、これらの原料ガスのＯ源としてはＯ2 だけで
は参加能力が弱いのでオゾナイザで育成させたＯ3 をも
用いることが必要である。なお、常圧ＣＶＤ法で有機シ
ランから作製したＳｉＯx 膜は特に吸湿性に富んでいる
ので、薄膜トランジスタに適用する場合、耐水性の高い
ＳｉＯx Ｎy 膜3dとの組み合わせが必要である。
4 膜の代わりに有機シランを用いると、堆積表面での流
動性によって、ステップカバレージに優れたＳｉＯx 膜
が得られる。たとえばボトムゲート薄膜トランジスタの
場合には、ゲート電極２から連続した図示しない配線に
テーパー加工を施さなくても、十分な被覆がなされ、完
全ではないまでも平坦化できる。もちろんトップゲート
薄膜トランジスタの場合でもステップカバレージに優れ
たゲート絶縁膜３は有効である。なお、有機シランの具
体例としては、前述のＴＥＯＳ、ＴＭＳ、ＴＲＩＥＳな
どであり、これらの原料ガスのＯ源としてはＯ2 だけで
は参加能力が弱いのでオゾナイザで育成させたＯ3 をも
用いることが必要である。なお、常圧ＣＶＤ法で有機シ
ランから作製したＳｉＯx 膜は特に吸湿性に富んでいる
ので、薄膜トランジスタに適用する場合、耐水性の高い
ＳｉＯx Ｎy 膜3dとの組み合わせが必要である。
【００７４】次に、ＳｉＯx 膜3cの形成にプラズマＣＶ
Ｄを用いる場合について説明する。この場合も、前述の
プラズマＣＶＤ装置31で、反応室33〜36において加熱し
たサセプタにガラス基板１をクランプさせて３２０℃に
調節する。そして、ガラス基板１の温度は３００℃から
３６０℃の範囲であることが望ましい。この場合、熱Ｃ
ＶＤに比べて低温にて形成でき、ガラス基板１へのダメ
ージが少ない点が有利である。
Ｄを用いる場合について説明する。この場合も、前述の
プラズマＣＶＤ装置31で、反応室33〜36において加熱し
たサセプタにガラス基板１をクランプさせて３２０℃に
調節する。そして、ガラス基板１の温度は３００℃から
３６０℃の範囲であることが望ましい。この場合、熱Ｃ
ＶＤに比べて低温にて形成でき、ガラス基板１へのダメ
ージが少ない点が有利である。
【００７５】そして、ガラス基板１に対向するシャワー
電極から、原料ガスとしてＳｉＨ4、Ｎ2 Ｏをそれぞれ
２０sccm、８００sccm導入し、たとえば排気バルブの開
度を調節して気圧をたとえば１．２Torrに調圧する。こ
こで１３．５６ＭＨｚの高周波電力３００Ｗを印加する
と放電が生じ、ＳｉＯx 膜3cがガラス基板１上に堆積さ
れる。また、ガス流量は膜室がＳｉリッチにならないよ
う、ＳｉＨ4 に対してＮ2 Ｏを２０倍以上供給すること
が望ましい。
電極から、原料ガスとしてＳｉＨ4、Ｎ2 Ｏをそれぞれ
２０sccm、８００sccm導入し、たとえば排気バルブの開
度を調節して気圧をたとえば１．２Torrに調圧する。こ
こで１３．５６ＭＨｚの高周波電力３００Ｗを印加する
と放電が生じ、ＳｉＯx 膜3cがガラス基板１上に堆積さ
れる。また、ガス流量は膜室がＳｉリッチにならないよ
う、ＳｉＨ4 に対してＮ2 Ｏを２０倍以上供給すること
が望ましい。
【００７６】また、成膜時の圧力は０．５〜５Torr程度
の広範囲で成膜が可能だが、低圧成膜の方が膜中へのＨ
の取り込みが少なく良質な絶縁膜となるので０．６〜
１．８Torrが適当である。そして、サセプタとシャワー
電極との間の電極間隔は１０mmから４０mmの範囲で、膜
厚の均一性に優れる間隔を選択すると良い。なお、最適
の電極間隔は圧力との相関が強く、概ね圧力に反比例
し、高圧で成膜する場合ほど狭い電極間隔が必要とな
る。
の広範囲で成膜が可能だが、低圧成膜の方が膜中へのＨ
の取り込みが少なく良質な絶縁膜となるので０．６〜
１．８Torrが適当である。そして、サセプタとシャワー
電極との間の電極間隔は１０mmから４０mmの範囲で、膜
厚の均一性に優れる間隔を選択すると良い。なお、最適
の電極間隔は圧力との相関が強く、概ね圧力に反比例
し、高圧で成膜する場合ほど狭い電極間隔が必要とな
る。
【００７７】そして、常圧ＣＶＤと同様、プラズマＣＶ
Ｄにおいても、ＳｉＯx 膜3cの原料ガスにＳｉＨ4 の代
わりに有機シランを用いると、堆積表面での流動性によ
って、ステップカバレージに優れたＳｉＯx Ｎy 膜3dが
得られる。この場合の有機シランの具体例は前述のＴＥ
ＯＳ、ＴＭＳ、ＴＲＩＥＳなどがある。なお、これらの
原料ガスのＯ源としてはＮ2 Ｏでは参加能力が弱いので
Ｏ2 が好ましく、やはり吸湿性が高いのでＳｉＯx Ｎy
膜3dとＳｉＯx 膜3eとの組み合わせが必要となる。
Ｄにおいても、ＳｉＯx 膜3cの原料ガスにＳｉＨ4 の代
わりに有機シランを用いると、堆積表面での流動性によ
って、ステップカバレージに優れたＳｉＯx Ｎy 膜3dが
得られる。この場合の有機シランの具体例は前述のＴＥ
ＯＳ、ＴＭＳ、ＴＲＩＥＳなどがある。なお、これらの
原料ガスのＯ源としてはＮ2 Ｏでは参加能力が弱いので
Ｏ2 が好ましく、やはり吸湿性が高いのでＳｉＯx Ｎy
膜3dとＳｉＯx 膜3eとの組み合わせが必要となる。
【００７８】次に、上述の方法によって形成したＳｉＯ
x 膜3c上にＳｉＯx Ｎy 膜3dを形成するときは以下の点
で注意する必要がある。このＳｉＯx 膜3cは、形成方法
によって程度の差歯あるものの、成膜終了時点において
すでに膜中に水分を内包しており、プラズマＣＶＤより
は常圧ＣＶＤ、ＳｉＨ4 系よりは有機シラン系となるほ
ど水を含んでいる。また、大気に曝した場合には吸湿も
する。したがって、ＳｉＯx Ｎy 膜3dの形成に際しては
事前にこの水分を放出させることが必要である。この水
分を放出させる方法としては、真空または１０Torr以下
の減圧雰囲気中でアニールし、その後、大気に曝するこ
となくＳｉＯx Ｎy 膜3dで覆ってしまうと良い。なお、
ＳｉＯx 膜3cとＳｉＯx Ｎy 膜3dの形成が別装置である
ときはもちろんのこと、同じ装置で連続形成するときに
も一度アニール処理でＳｉＯx 膜3c中の水分を追い出す
ことが望ましい。また、アニール温度はＳｉＯx Ｎy 膜
3dの形成温度よりも１０℃〜４０℃高温で行なうことが
好ましく、１〜２分でもガラス基板１の昇温だけなら可
能であるが水分脱離に関しては不十分であるので、アニ
ール時間は５分以上できれば１０分以上必要である。
x 膜3c上にＳｉＯx Ｎy 膜3dを形成するときは以下の点
で注意する必要がある。このＳｉＯx 膜3cは、形成方法
によって程度の差歯あるものの、成膜終了時点において
すでに膜中に水分を内包しており、プラズマＣＶＤより
は常圧ＣＶＤ、ＳｉＨ4 系よりは有機シラン系となるほ
ど水を含んでいる。また、大気に曝した場合には吸湿も
する。したがって、ＳｉＯx Ｎy 膜3dの形成に際しては
事前にこの水分を放出させることが必要である。この水
分を放出させる方法としては、真空または１０Torr以下
の減圧雰囲気中でアニールし、その後、大気に曝するこ
となくＳｉＯx Ｎy 膜3dで覆ってしまうと良い。なお、
ＳｉＯx 膜3cとＳｉＯx Ｎy 膜3dの形成が別装置である
ときはもちろんのこと、同じ装置で連続形成するときに
も一度アニール処理でＳｉＯx 膜3c中の水分を追い出す
ことが望ましい。また、アニール温度はＳｉＯx Ｎy 膜
3dの形成温度よりも１０℃〜４０℃高温で行なうことが
好ましく、１〜２分でもガラス基板１の昇温だけなら可
能であるが水分脱離に関しては不十分であるので、アニ
ール時間は５分以上できれば１０分以上必要である。
【００７９】一方、ＳｉＯx 膜3cの組成は、Ｓｉ、Ｏお
よびＨを主成分とし、ＳｉＯx 膜中には形成方法によっ
てはＮが取り込まれるが、良好な絶縁特性を得るために
はＮの含有量を５×１０20atoms/cm3 以下とすべきであ
る。
よびＨを主成分とし、ＳｉＯx 膜中には形成方法によっ
てはＮが取り込まれるが、良好な絶縁特性を得るために
はＮの含有量を５×１０20atoms/cm3 以下とすべきであ
る。
【００８０】また、ゲート絶縁膜３を構成するＳｉＯx
膜3c、ＳｉＯx Ｎy 膜3dとＳｉＮx膜3eの膜厚は、Ｓｉ
Ｏx 膜3cとＳｉＯx Ｎy 膜3dの合計膜厚が２００ｎｍ以
上４５０ｎｍ以下であり、かつ、ＳｉＯx Ｎy 膜3dの膜
厚が１００ｎｍ以上、ＳｉＮx 膜3eの膜厚が５ｎｍ以上
２００ｎｍ以下とするのが好ましい。そして、絶縁性は
ＳｉＯx 膜3cとＳｉＯx Ｎy 膜3dとで、耐水性と不純物
イオンのブロックをＳｉＯx Ｎy 膜3dで、ａ−Ｓｉ膜４
との界面特性はＳｉＮx 膜3eに分担させる。また、Ｓｉ
Ｏx 膜3cは絶縁性が確実でピンホール欠落密度が少ない
ため、絶縁性が確実になる。さらに、ＳｉＯx 膜3c、Ｓ
ｉＯx Ｎy 膜3dとＳｉＮx 膜3eの全部を合わせたゲート
絶縁膜３の全体の膜厚は、３００ｎｍ〜５００ｎｍの範
囲が適正である。
膜3c、ＳｉＯx Ｎy 膜3dとＳｉＮx膜3eの膜厚は、Ｓｉ
Ｏx 膜3cとＳｉＯx Ｎy 膜3dの合計膜厚が２００ｎｍ以
上４５０ｎｍ以下であり、かつ、ＳｉＯx Ｎy 膜3dの膜
厚が１００ｎｍ以上、ＳｉＮx 膜3eの膜厚が５ｎｍ以上
２００ｎｍ以下とするのが好ましい。そして、絶縁性は
ＳｉＯx 膜3cとＳｉＯx Ｎy 膜3dとで、耐水性と不純物
イオンのブロックをＳｉＯx Ｎy 膜3dで、ａ−Ｓｉ膜４
との界面特性はＳｉＮx 膜3eに分担させる。また、Ｓｉ
Ｏx 膜3cは絶縁性が確実でピンホール欠落密度が少ない
ため、絶縁性が確実になる。さらに、ＳｉＯx 膜3c、Ｓ
ｉＯx Ｎy 膜3dとＳｉＮx 膜3eの全部を合わせたゲート
絶縁膜３の全体の膜厚は、３００ｎｍ〜５００ｎｍの範
囲が適正である。
【００８１】また、他の実施例を図５を参照して説明す
る。この図５に示す実施例も図１に示す実施例と同様に
図２に示す液晶表示装置30の一部を構成する。
る。この図５に示す実施例も図１に示す実施例と同様に
図２に示す液晶表示装置30の一部を構成する。
【００８２】この図５に示す実施例は、図１に示す実施
例において、薄膜トランジスタ11の形状に特徴があり、
チャネル保護膜５の幅はゲート電極２に裏面露光を用い
て自己整合しているものである。
例において、薄膜トランジスタ11の形状に特徴があり、
チャネル保護膜５の幅はゲート電極２に裏面露光を用い
て自己整合しているものである。
【００８３】そして、ゲート絶縁膜３の構成は、図１に
示す実施例と同様にＳｉＯx Ｎy 膜3aとＳｉＮx 膜3bの
積層である。
示す実施例と同様にＳｉＯx Ｎy 膜3aとＳｉＮx 膜3bの
積層である。
【００８４】この様にチャネル保護膜５の幅、すなわち
チャネル長とゲート電極２の幅を一致させた薄膜トラン
ジスタ11は、ゲート・ソース間の寄生容量が少ない利点
がある。しかし、チャネル保護膜５の長さよりゲート電
極２の大きい薄膜トランジスタに比べて、ガラス基板１
からの汚染に弱い。すなわち、ガラス基板１からたとえ
ばＮａなどの不純物イオンが拡散しても、チャネル保護
膜５は大きなゲート電極２によって保護されて影響を受
けない、または軽減されている。これに対して自己整合
型の薄膜トランジスタ11では、チャネル保護膜５に不純
物イオン拡散に対して強い構造にしておく必要がある
が、ＳｉＯx Ｎy 膜3aとＳｉＮx 膜3bの積層型のゲート
絶縁膜３とすることで、薄膜トランジスタ11の特性の信
頼性向上に、特に顕著な効果が現れる。もちろん、Ｐや
ＢをＳｉＯx Ｎy 膜3aの一部にドーピングすることで不
純物に対する効果がより向上する。
チャネル長とゲート電極２の幅を一致させた薄膜トラン
ジスタ11は、ゲート・ソース間の寄生容量が少ない利点
がある。しかし、チャネル保護膜５の長さよりゲート電
極２の大きい薄膜トランジスタに比べて、ガラス基板１
からの汚染に弱い。すなわち、ガラス基板１からたとえ
ばＮａなどの不純物イオンが拡散しても、チャネル保護
膜５は大きなゲート電極２によって保護されて影響を受
けない、または軽減されている。これに対して自己整合
型の薄膜トランジスタ11では、チャネル保護膜５に不純
物イオン拡散に対して強い構造にしておく必要がある
が、ＳｉＯx Ｎy 膜3aとＳｉＮx 膜3bの積層型のゲート
絶縁膜３とすることで、薄膜トランジスタ11の特性の信
頼性向上に、特に顕著な効果が現れる。もちろん、Ｐや
ＢをＳｉＯx Ｎy 膜3aの一部にドーピングすることで不
純物に対する効果がより向上する。
【００８５】さらに、他の実施例を図６を参照して説明
する。この図６に示す実施例も図４に示す実施例と同様
に図２に示す液晶表示装置30の一部を構成する。
する。この図６に示す実施例も図４に示す実施例と同様
に図２に示す液晶表示装置30の一部を構成する。
【００８６】この図６に示す実施例は、図４に示す実施
例において、チャネル保護膜５の幅はゲート電極２に裏
面露光を用いて自己整合しているものである。
例において、チャネル保護膜５の幅はゲート電極２に裏
面露光を用いて自己整合しているものである。
【００８７】そして、ゲート絶縁膜３の構成は、ＳｉＯ
x 膜3c、ＳｉＯx Ｎy 膜3dおよびＳｉＮx 膜3eを積層し
たもので、図５に示す実施例と同様の効果を有してい
る。
x 膜3c、ＳｉＯx Ｎy 膜3dおよびＳｉＮx 膜3eを積層し
たもので、図５に示す実施例と同様の効果を有してい
る。
【００８８】上記いずれの実施例においても、歩留まり
が向上するため、低コスト化につながり、また、薄膜ト
ランジスタ11の特性が安定化して、より厳しい駆動条件
下での使用を可能とする。
が向上するため、低コスト化につながり、また、薄膜ト
ランジスタ11の特性が安定化して、より厳しい駆動条件
下での使用を可能とする。
【００８９】なお、上記実施例では液晶表示装置につい
て説明したが、ａ−Ｓｉ密着センサなどにも適用でき
る。
て説明したが、ａ−Ｓｉ密着センサなどにも適用でき
る。
【００９０】
【発明の効果】本発明によれば、ゲート絶縁膜として、
酸窒化シリコン膜および窒化シリコン膜を用い、この窒
化シリコン膜が非単結晶シリコンに接しているため、酸
窒化シリコン膜はワイドギャップで絶縁性に優れ、不純
物イオンブロック効果、耐水性を期待することができる
とともに、窒化シリコン膜は非単結晶シリコンとの界面
性も良く、特性を向上できる。
酸窒化シリコン膜および窒化シリコン膜を用い、この窒
化シリコン膜が非単結晶シリコンに接しているため、酸
窒化シリコン膜はワイドギャップで絶縁性に優れ、不純
物イオンブロック効果、耐水性を期待することができる
とともに、窒化シリコン膜は非単結晶シリコンとの界面
性も良く、特性を向上できる。
【図１】本発明の一実施例を用いたアクティブマトリク
ス型液晶表示素子に用いる薄膜トランジスタを示す断面
図である。
ス型液晶表示素子に用いる薄膜トランジスタを示す断面
図である。
【図２】同上液晶表示装置の構成を示す断面図である。
【図３】同上液晶表示装置を製造するプラズマＣＶＤ装
置を示す構成図である。
置を示す構成図である。
【図４】同上他の実施例のアクティブマトリクス型液晶
表示素子に用いる薄膜トランジスタを示す断面図であ
る。
表示素子に用いる薄膜トランジスタを示す断面図であ
る。
【図５】同上また他の実施例のアクティブマトリクス型
液晶表示素子に用いる薄膜トランジスタを示す断面図で
ある。
液晶表示素子に用いる薄膜トランジスタを示す断面図で
ある。
【図６】同上さらに他の実施例のアクティブマトリクス
型液晶表示素子に用いる薄膜トランジスタを示す断面図
である。
型液晶表示素子に用いる薄膜トランジスタを示す断面図
である。
３ ゲート絶縁膜 3a 酸窒化シリコン膜 3b 窒化シリコン膜 3c 酸化シリコン膜 3d 酸窒化シリコン膜 3e 窒化シリコン膜 ４ 活性層としてのａ−Ｓｉ膜 11 スイッチング素子としての薄膜トランジスタ
Claims (23)
- 【請求項１】 ゲート絶縁膜上に活性層を形成し、この
活性層に非単結晶シリコンを用いた薄膜トランジスタに
おいて、 前記ゲート絶縁膜は、酸窒化シリコン膜および窒化シリ
コン膜の積層膜にて形成され、この窒化シリコン膜が前
記非単結晶シリコンに接していることを特徴とする薄膜
トランジスタ。 - 【請求項２】 酸窒化シリコン膜は、Ｓｉ、Ｎ、Ｏ、Ｈ
を主成分とし、Ｎの濃度が、Ｎ／Ｓｉ比で０．１以上
０．８以下であり、かつ、Ｏの濃度よりも少なく、 窒化シリコン膜は、Ｓｉ、Ｎ、Ｈを主成分とし、Ｎの濃
度が、Ｎ／Ｓｉ比で１．２以上１．６以下、Ｏの濃度
が、５×１０20atoms/cm3 以下であることを特徴とする
請求項１記載の薄膜トランジスタ。 - 【請求項３】 酸窒化シリコン膜は、少なくとも一部に
ＰおよびＢのいずれか一方をドーピングしたことを特徴
とする請求項１または２記載の薄膜トランジスタ。 - 【請求項４】 酸窒化シリコン膜は、波長６３２．８ｎ
ｍでの屈折率が、１．４９以上１．６５以下であること
を特徴とする請求項１ないし３いずれか記載の薄膜トラ
ンジスタ。 - 【請求項５】 酸窒化シリコン膜は、膜厚が２００ｎｍ
以上４５０ｎｍ以下であり、 窒化シリコン膜は、膜厚が５ｎｍ以上２００ｎｍ以下で
あることを特徴とする請求項１ないし４いずれか記載の
薄膜トランジスタ。 - 【請求項６】 ゲート絶縁膜上に活性層を形成し、この
活性層に非単結晶シリコンを用いた薄膜トランジスタに
おいて、 前記ゲート絶縁膜は、酸化シリコン膜、酸窒化シリコン
膜および窒化シリコン膜の積層膜にて形成され、この酸
窒化シリコン膜は、前記酸化シリコン膜の上部を覆って
配置されるとともに、前記窒化シリコン膜は、前記非単
結晶シリコンに接していることを特徴とする薄膜トラン
ジスタ。 - 【請求項７】 酸化シリコン膜は、少なくとも一部にＰ
およびＢのいずれか一方をドーピングしたことを特徴と
する請求項６記載の薄膜トランジスタ。 - 【請求項８】 酸化シリコン膜は、Ｓｉ、Ｏ、Ｈを主成
分とし、Ｎの濃度が５×１０20atoms/cm3 以下であるこ
とを特徴とする請求項６または７記載の薄膜トランジス
タ。 - 【請求項９】 酸化シリコン膜および酸窒化シリコン膜
の合計の膜厚は、２００ｎｍ以上４５０nm以下であり、
かつ、前記酸窒化シリコン膜の膜厚は１００ｎｍ以上で
あり、前記窒化シリコン膜の膜厚は５ｎｍ以上２００ｎ
ｍ以下であることを特徴とする請求項６ないし８いずれ
か記載の薄膜トランジスタ。 - 【請求項１０】 ゲート電極上にゲート絶縁膜を形成
し、このゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを用い、この活性層上にチャネル保
護膜を有する逆スタガード型の薄膜トランジスタにおい
て、 ゲート絶縁膜は、酸窒化シリコン膜および窒化シリコン
膜の積層膜にて形成され、この窒化シリコン膜が前記非
単結晶シリコンに接し、かつ、前記チャネル保護膜が前
記ゲート電極に自己整合されたことを特徴とする薄膜ト
ランジスタ。 - 【請求項１１】 ゲート電極上にゲート絶縁膜を形成
し、このゲート絶縁膜上に活性層を形成し、この活性層
に非単結晶シリコンを活性層に用い、この活性層上にチ
ャネル保護膜を有する逆スタガード型の薄膜トランジス
タにおいて、 前記ゲート絶縁膜は、酸化シリコン膜、酸窒化シリコン
膜および窒化シリコン膜の積層膜にて形成され、この酸
窒化シリコン膜は前記酸化シリコン膜の上部を覆って配
置され、前記窒化シリコン膜が前記非単結晶シリコンに
接し、かつ、前記チャネル保護膜を前記ゲート電極に自
己整合させたことを特徴とする薄膜トランジスタ。 - 【請求項１２】 ゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用いた薄膜トランジスタ
の製造方法において、 前記ゲート絶縁膜は、酸窒化シリコン膜および窒化シリ
コン膜の積層膜にて形成され、この窒化シリコン膜が前
記非単結晶シリコンに接しており、 この酸窒化シリコン膜は、原料ガスにＳｉＨ4 、Ｎ
2 Ｏ、Ｎ2 またはＮＨ3 の混合ガスを用いたプラズマＣ
ＶＤによって形成することを特徴とする薄膜トランジス
タの製造方法。 - 【請求項１３】 ゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用いた薄膜トランジスタ
の製造方法において、 前記ゲート絶縁膜は、酸窒化シリコン膜および窒化シリ
コン膜の積層膜にて形成され、この窒化シリコン膜が前
記非単結晶シリコンに接しており、 前記酸窒化シリコン膜は、原料ガスに有機シラン、
Ｏ2 、Ｎ2 またはＮＨ3 の混合ガスを用いたプラズマＣ
ＶＤによって形成することを特徴とする薄膜トランジス
タの製造方法。 - 【請求項１４】 ゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用いた薄膜トランジスタ
の製造方法において、 前記ゲート絶縁膜は、酸窒化シリコン膜および窒化シリ
コン膜の積層膜にて形成され、この窒化シリコン膜が前
記非単結晶シリコンに接しており、 前記酸窒化シリコン膜、窒化シリコン膜、非単結晶シリ
コンをプラズマＣＶＤの同一反応室で連続的に形成する
ことを特徴とする薄膜トランジスタの製造方法。 - 【請求項１５】 ゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用い、表面に保護膜を形
成し、この保護膜に無機絶縁膜を用いた薄膜トランジス
タの製造方法において、 前記ゲート絶縁膜は、酸窒化シリコン膜および窒化シリ
コン膜の積層膜にて形成され、この窒化シリコン膜が前
記非単結晶シリコンに接しており、 前記酸窒化シリコン膜、窒化シリコン膜、非単結晶シリ
コン、無機絶縁膜をプラズマＣＶＤの同一反応室で連続
的に形成することを特徴とする薄膜トランジスタの製造
方法。 - 【請求項１６】 ゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用いた薄膜トランジスタ
の製造方法において、 前記ゲート絶縁膜は、酸化シリコン膜、酸窒化シリコン
膜および窒化シリコン膜の積層膜にて形成され、この酸
窒化シリコン膜は、前記酸化シリコン膜の上部を覆って
配置されるとともに、前記窒化シリコン膜は、前記非単
結晶シリコンに接しており、 前記酸化シリコン膜は、ＳｉＨ4 とＯ2 を主な原料ガス
とし、Ｎ2 を希釈ガスに用い、常圧ＣＶＤで形成するこ
とを特徴とする薄膜トランジスタの製造方法。 - 【請求項１７】 ゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用いた薄膜トランジスタ
の製造方法において、 前記ゲート絶縁膜は、酸化シリコン膜、酸窒化シリコン
膜および窒化シリコン膜の積層膜にて形成され、この酸
窒化シリコン膜は、前記酸化シリコン膜の上部を覆って
配置されるとともに、前記窒化シリコン膜は、前記非単
結晶シリコンに接しており、 前記酸化シリコン膜は、有機シラン、Ｏ3 、Ｏ2 を主な
原料ガスとし、Ｎ2 を希釈ガスに用い、常圧ＣＶＤで形
成することを特徴とする薄膜トランジスタの製造方法。 - 【請求項１８】 ゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用いた薄膜トランジスタ
の製造方法において、 前記ゲート絶縁膜は、酸化シリコン膜、酸窒化シリコン
膜および窒化シリコン膜の積層膜にて形成され、この酸
窒化シリコン膜は、前記酸化シリコン膜の上部を覆って
配置されるとともに、前記窒化シリコン膜は、前記非単
結晶シリコンに接しており、 前記酸化シリコン膜は、ＳｉＨ4 とＮ2 Ｏを主な原料ガ
スとし、プラズマＣＶＤで形成することを特徴とする薄
膜トランジスタの製造方法。 - 【請求項１９】 ゲート絶縁膜上に活性層を形成し、こ
の活性層に非単結晶シリコンを用いた薄膜トランジスタ
の製造方法において、 前記ゲート絶縁膜は、酸化シリコン膜、酸窒化シリコン
膜および窒化シリコン膜の積層膜にて形成され、この酸
窒化シリコン膜は、前記酸化シリコン膜の上部を覆って
配置されるとともに、前記窒化シリコン膜は、前記非単
結晶シリコンに接しており、 前記酸化シリコン膜は、有機シランとＯ2 を主な原料ガ
スとし、プラズマＣＶＤで形成することを特徴とする薄
膜トランジスタの製造方法。 - 【請求項２０】 基板上にゲート絶縁膜上に活性層を形
成し、この活性層に非単結晶シリコンを用いた薄膜トラ
ンジスタの製造方法において、 前記ゲート絶縁膜は、酸化シリコン膜、酸窒化シリコン
膜および窒化シリコン膜の積層膜にて形成され、この酸
窒化シリコン膜は、前記酸化シリコン膜の上部を覆って
配置されるとともに、前記窒化シリコン膜は、前記非単
結晶シリコンに接しており、 前記酸化シリコン膜の形成された基板を１０Torr以下の
真空または減圧雰囲気中でアニールし、 次いで大気に曝すことなく酸窒化シリコン膜を形成する
ことを特徴とする薄膜トランジスタの製造方法。 - 【請求項２１】 基板上にゲート絶縁膜上に活性層を形
成し、この活性層に非単結晶シリコンを用いた薄膜トラ
ンジスタの製造方法において、 前記ゲート絶縁膜は、酸化シリコン膜、酸窒化シリコン
膜および窒化シリコン膜の積層膜にて形成され、この酸
窒化シリコン膜は、前記酸化シリコン膜の上部を覆って
配置されるとともに、前記窒化シリコン膜は、前記非単
結晶シリコンに接しており、 前記酸窒化シリコン膜、窒化シリコン膜、非単結晶シリ
コンをプラズマＣＶＤの同一反応室で連続的に形成する
ことを特徴とする薄膜トランジスタの製造方法。 - 【請求項２２】 基板上にゲート絶縁膜上に活性層を形
成し、この活性層に非単結晶シリコンを用い、表面に保
護膜を形成し、この保護膜に無機絶縁膜を用いた薄膜ト
ランジスタの製造方法において、 前記ゲート絶縁膜は、酸化シリコン膜、酸窒化シリコン
膜および窒化シリコン膜の積層膜にて形成され、この酸
窒化シリコン膜は、前記酸化シリコン膜の上部を覆って
配置されるとともに、前記窒化シリコン膜は、前記非単
結晶シリコンに接しており、 酸窒化シリコン膜、窒化シリコン膜、非単結晶シリコ
ン、無機絶縁膜をプラズマＣＶＤの同一反応室で連続的
に形成することを特徴とする薄膜トランジスタの製造方
法。 - 【請求項２３】 請求項１ないし１１いずれか記載の薄
膜トランジスタをスイッチング素子として用いたことを
特徴とする液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05693995A JP3420653B2 (ja) | 1995-03-16 | 1995-03-16 | 薄膜トランジスタおよび液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05693995A JP3420653B2 (ja) | 1995-03-16 | 1995-03-16 | 薄膜トランジスタおよび液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08254713A true JPH08254713A (ja) | 1996-10-01 |
| JP3420653B2 JP3420653B2 (ja) | 2003-06-30 |
Family
ID=13041513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05693995A Expired - Fee Related JP3420653B2 (ja) | 1995-03-16 | 1995-03-16 | 薄膜トランジスタおよび液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3420653B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000243974A (ja) * | 1998-12-25 | 2000-09-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100336890B1 (ko) * | 1998-12-15 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자의제조방법 |
| US6891236B1 (en) | 1999-01-14 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2006108169A (ja) * | 2004-09-30 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| US7160768B2 (en) | 2003-07-10 | 2007-01-09 | Seiko Epson Corporation | Method of manufacturing electronic device and method of manufacturing semiconductor device |
| KR100850613B1 (ko) * | 2004-08-24 | 2008-08-05 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그것을 구비한 표시 장치 |
| KR100336889B1 (ko) * | 1998-10-27 | 2008-11-28 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시장치 |
| JP2010113346A (ja) * | 2008-10-08 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8269908B2 (en) | 2007-12-19 | 2012-09-18 | Mitsubishi Electric Corporation | Thin-film transistor, method of manufacturing the same, and display device |
| JP2017508275A (ja) * | 2013-12-25 | 2017-03-23 | 深▲セン▼市華星光電技術有限公司 | 低温ポリシリコン薄膜トランジスタ及びその製造方法 |
| JP2017098586A (ja) * | 2009-09-04 | 2017-06-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2018180968A1 (ja) * | 2017-03-30 | 2018-10-04 | シャープ株式会社 | アクティブマトリクス基板および液晶表示パネル |
-
1995
- 1995-03-16 JP JP05693995A patent/JP3420653B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336889B1 (ko) * | 1998-10-27 | 2008-11-28 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시장치 |
| KR100336890B1 (ko) * | 1998-12-15 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자의제조방법 |
| JP2000243974A (ja) * | 1998-12-25 | 2000-09-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2011035416A (ja) * | 1999-01-14 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6891236B1 (en) | 1999-01-14 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2011101029A (ja) * | 1999-01-14 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US7491655B2 (en) * | 1999-01-14 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2011049572A (ja) * | 1999-01-14 | 2011-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US7160768B2 (en) | 2003-07-10 | 2007-01-09 | Seiko Epson Corporation | Method of manufacturing electronic device and method of manufacturing semiconductor device |
| KR100850613B1 (ko) * | 2004-08-24 | 2008-08-05 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그것을 구비한 표시 장치 |
| JP2006108169A (ja) * | 2004-09-30 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| US8269908B2 (en) | 2007-12-19 | 2012-09-18 | Mitsubishi Electric Corporation | Thin-film transistor, method of manufacturing the same, and display device |
| JP2010113346A (ja) * | 2008-10-08 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9130067B2 (en) | 2008-10-08 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9703157B2 (en) | 2008-10-08 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9915843B2 (en) | 2008-10-08 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device with pixel including capacitor |
| US10254607B2 (en) | 2008-10-08 | 2019-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2017098586A (ja) * | 2009-09-04 | 2017-06-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017508275A (ja) * | 2013-12-25 | 2017-03-23 | 深▲セン▼市華星光電技術有限公司 | 低温ポリシリコン薄膜トランジスタ及びその製造方法 |
| WO2018180968A1 (ja) * | 2017-03-30 | 2018-10-04 | シャープ株式会社 | アクティブマトリクス基板および液晶表示パネル |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3420653B2 (ja) | 2003-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7196383B2 (en) | Thin film oxide interface | |
| JP5308019B2 (ja) | 薄膜トランジスタ、及びその製造方法、並びに表示装置 | |
| US6800502B2 (en) | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus | |
| US8299466B2 (en) | Thin film transistors having multiple doped silicon layers | |
| TW200538575A (en) | Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors | |
| JP3420653B2 (ja) | 薄膜トランジスタおよび液晶表示素子 | |
| US20050285233A1 (en) | Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer | |
| TWI567828B (zh) | 製造閘極絕緣層的方法 | |
| US20090200553A1 (en) | High temperature thin film transistor on soda lime glass | |
| US5808316A (en) | Microcrystal silicon thin film transistor | |
| US8115263B2 (en) | Laminated silicon gate electrode | |
| KR100248572B1 (ko) | 반도체장치 및 그제조방법 | |
| JPH0855804A (ja) | 半導体薄膜の製造方法 | |
| US6271594B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JPH05335335A (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| JP3396508B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3471082B2 (ja) | Ｃｖｄ装置の反応室のコーティング方法 | |
| JP3406681B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100458842B1 (ko) | 액정 표시 장치용 박막 트랜지스터 및 제조 방법 | |
| JP3729870B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20010010169A (ko) | 불소화 실리콘 산화물 절연막이 형성된 강유전체 메모리 및 그 절연막 형성방법 | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| JP2000349292A (ja) | 薄膜トランジスタ | |
| US20090146264A1 (en) | Thin film transistor on soda lime glass with barrier layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |