TWI567828B - 製造閘極絕緣層的方法 - Google Patents

製造閘極絕緣層的方法 Download PDF

Info

Publication number
TWI567828B
TWI567828B TW103115387A TW103115387A TWI567828B TW I567828 B TWI567828 B TW I567828B TW 103115387 A TW103115387 A TW 103115387A TW 103115387 A TW103115387 A TW 103115387A TW I567828 B TWI567828 B TW I567828B
Authority
TW
Taiwan
Prior art keywords
layer
tantalum nitride
nitride layer
sih
depositing
Prior art date
Application number
TW103115387A
Other languages
English (en)
Other versions
TW201532149A (zh
Inventor
黃家琦
許民慶
羅易騰
李原欣
Original Assignee
上海和輝光電有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海和輝光電有限公司 filed Critical 上海和輝光電有限公司
Publication of TW201532149A publication Critical patent/TW201532149A/zh
Application granted granted Critical
Publication of TWI567828B publication Critical patent/TWI567828B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

製造閘極絕緣層的方法
本發明係關於半導體領域,特別是關於一種製造閘極絕緣層的方法。
目前,平面顯示器,例如液晶顯示裝置、有機電致發光顯示裝置等,主要使用主動矩陣驅動模式,以驅動電路部分的薄膜電晶體(TFT)做為開關元件,對像素電極輸出信號。薄膜電晶體的性能是決定顯示裝置品質的重要因素,要求其具備高擊穿耐壓、低漏電流,以增强可靠性,有效降低顯示裝置的不良率。
常見的薄膜電晶體一般包括:絕緣基板、閘極、閘極絕緣層、主動層和源極/汲極層,其中閘極絕緣層位於閘極和主動層之間,對於TFT的穩定性及防靜電能力都非常重要。大尺寸、高分辨率、高頻驅動是平面顯示器的主要發展方向,因此對TFT遷移率提高和金屬線阻抗降低的需求也會增加。目前多數方法是利用銦鎵鋅氧化物(IGZO)替代非晶矽(A-Si)作為TFT的主動層,遷移率可由約1 cm2/(V.S)提高至約10cm2/(V.S),同時使用銅(Cu)替代鋁(Al)作為栅極,其中銅的電阻值約為2μΩ;而鋁的電阻值約為3~3.5μΩ。但利用上述方法時同樣存在一些問題,IGZO層對氫非常敏感,氫會使得IGZO層的電性能發生變化,甚至會導致主動層從半導體變為導體;閘極的銅對氧非常敏感,氧會將銅氧化,從而失去閘極應有的作用。
目前大部分薄膜電晶體使用氧化矽層做為閘極絕緣層,但銅會直接與氧化矽形成CuSixOy而增高阻抗。同時與氮化矽相比,氧化矽的介電常數較小,抗靜電釋放能力較差,漏電流較高,對於基板中的鹼金屬離子阻擋效果較差,容易影響TFT的性能。
因此,目前需要一種製造閘極絕緣層的方法,以克服上述問題並兼顧TFT的穩定性和抗靜電能力。
為解決上述問題,本發明之實施例藉由形成氮化矽層和氧化矽層順次層疊的閘極絕緣層,有效地保護閘極和主動層,提高薄膜電晶體的性能。
其他方面和優點將部分地在下面的描述中闡述,並且部分地將從描述中變得明確,或者可以藉由本發明的實施方式而據以實施。
本發明提供一種製造閘極絕緣層的方法,包括:利用化學氣相沉積法,在閘極上依次沉積氮化矽層和氧化矽層,得到氮化矽層和氧化矽層順次層疊的閘極絕緣層,其 中閘極為銅閘極。
在本發明的一實施例中,上述沉積氮化矽層的溫度為420~450℃;而上述沉積氧化矽層的溫度為420~450℃。
在本發明的一實施例中,上述沉積氮化矽層的原料氣體為甲矽烷和氨氣;上述沉積氧化矽層的原料氣體為甲矽烷和一氧化二氮。
在本發明的一實施例中,上述甲矽烷和氨氣的流量比為1:1至1:3。
在本發明的一實施例中,上述甲矽烷和一氧化二氮的流量比為1:1至1:3。
在本發明的一實施例中,上述方法更包括在沉積氮化矽層之前通入氮氣。
在本發明的一實施例中,上述方法更包括在通入氮氣之前通入氫氣。
在本發明的一實施例中,上述氫氣的流量為5000~8000sccm,通入時間為5~10秒,其中氮氣的流量為5000~8000sccm,通入時間為5~10秒。
在本發明的一實施例中,上述方法更包括在沉積氮化矽層後進行去氫處理,其中去氫處理是將氮化矽層在450~550℃下加熱30~50分鐘。
在本發明的一實施例中,上述方法更包括在氧化矽層上沉積主動層。
藉由本發明的方法製造閘極絕緣層,可有效保護銅閘極和主動層。沉積形成的氮化矽層可有效隔離氧,防止 銅被氧化;而沉積形成的氧化矽層可有效隔離氫,防止主動層被還原。此外氮化矽層和氧化矽層順次層疊的閘極絕緣層可有效阻擋玻璃基板內的鹼金屬離子,增强抗靜電釋放(ESD)能力並降低漏電流,提高等效電容。
下面根據具體實施例對本發明的技術方案做進一步說明。本發明的保護範圍不限於以下實施例,列舉這些實施例僅出於示例性目的而不以任何方式限制本發明。
本發明提供一種製造閘極絕緣層的方法,包括:利用化學氣相沉積法,在閘極上依次沉積氮化矽層和氧化矽層,得到氮化矽層和氧化矽層順次層疊的閘極絕緣層,其中所述閘極為銅閘極。
本發明的氮化矽層和氧化矽層均由化學氣相沉積方法(CVD)形成,可利用低壓化學氣相沉積法、熱氣相沉積法或等離子增强化學氣相沉積法。
本發明利用高溫CVD進行氮化矽層與氧化矽層的沉積,沉積溫度均較佳為420~450℃,在此溫度下能有效地去除氫,且所沉積的氮化矽層與氧化矽層的膜質較緻密,介電常數較高。
就形成氮化矽層的原料氣體而言,作為氮源氣體, 可使用氨氣(NH3)、聯胺(NH2H2N)或氮氣(N2),較佳為氨氣(NH3);作為矽源氣體,可使用甲矽烷(SiH4)、乙矽烷(Si2H6)、四氯化矽(SiCl4)、三氯矽烷(SiHCl3)、二氯矽烷(SiH2Cl2)、氯矽烷(SiH3Cl)或四氟化矽(SiF4),較佳為甲矽烷(SiH4)。甲矽烷(SiH4)與氨氣(NH3)的流量比不小於1:1,以補償熱效應不足的損失,同時降低所沉積的氮化矽層中胺鍵(N-H)的含量,以提升介電常數。甲矽烷(SiH4)與氨氣(NH3)的流量比優選為1:1至1:3。在實際操作中所使用的甲矽烷(SiH4)係重量百分比為5%的甲矽烷(SiH4)與氮氣(N2)的混合氣體。
就形成氧化矽層的原料氣體而言,作為氧源氣體,可使用一氧化二氮(N2O)、氧氣(O2)或臭氧(O3),較佳為一氧化二氮(N2O);作為矽源氣體,可使用甲矽烷(SiH4)、乙矽烷(Si2H6)、四氯化矽(SiCl4)、三氯矽烷(SiHCl3)、二氯矽烷(SiH2Cl2)、氯矽烷(SiH3Cl)、四氟化矽(SiF4)等,較佳為甲矽烷(SiH4)。甲矽烷(SiH4)與一氧化二氮(N2O)的流量比不小於1:1,以補償熱效應不足的損失,同時降低所沉積的氮化矽層中胺鍵(N-H)的含量,以提升介電常數。甲矽烷(SiH4)與一氧化二氮(N2O)的流量比較佳為1:1至1:3。在實際操作中所使用的甲矽烷(SiH4)係重量百分比為5%的甲矽烷(SiH4)與氮氣(N2)的混合氣體。
整個閘極絕緣層的厚度應控制在一定範圍內,過厚的閘極絕緣層會增大薄膜電晶體的閾值電壓,其中氮化矽膜的厚度不小於500Å,以保證足夠的介電性能和阻擋鹼金 屬離子的能力,較佳為500~700Å;而氧化矽膜的厚度不大於1500Å,較佳為1300~1500Å。
此外,在沉積氮化矽層之前,可在功率為0的情況下,向真空腔室中通入氮氣(N2)。所通入的氮氣(N2)的流量為5000~8000sccm,通入時間為5~10秒。通入氮氣(N2)可使銅閘極均勻受熱並降低腔室內的溫度,同時防止生成銅矽化合物(CuSix)。
在通入氮氣(N2)之前,可在功率為0的情況下,向真空腔室中通入氫氣(H2)。所通入的氫氣(H2)的流量為5000~8000sccm,通入時間為5~10秒。通入氫氣(H2)可將被氧化的銅還原,同時可使銅閘極均勻受熱並降低腔室內的溫度。
在通入氫氣(H2)和氮氣(N2)之後,需對真空腔室進行抽真空處理,然後再進行氮化矽層的沉積。
此外,在沉積氮化矽層之後,可先對氮化矽層進行去氫處理,再進行氧化矽層的沉積,以降低後續退火製程時氫的擴散對氧化矽層的破壞。去氫處理較佳為在450~550℃的溫度下,將氮化矽層加熱30~50分鐘。去氫處理對真空度要求較低,但需要在高溫下保持較長時間,因此較佳在與沉積腔室不同的腔室中進行,可以減少對真空腔室的占用。
本發明之實施例所提供的方法還包括在氧化矽層上沉積主動層,主動層為遷移率較高的金屬氧化物或半導體,例如銦鎵鋅氧化物(IGZO)和多晶矽,較佳為銦鎵鋅氧 化物(IGZO)。
除非另作限定,本發明所用術語均為本領域技術人員通常理解的含義。
以下藉由實施例對本發明作進一步地詳細說明。
實施例1
將銅閘極放入真空腔室中,在功率為0的條件下,向其中先後通入氫氣(H2)與氮氣(N2),其中氫氣(H2)的流量為5000sccm,通入時間為10秒;氮氣(N2)的流量為5000sccm,通入時間為10秒,之後進行抽真空處理。
在真空腔室中,利用等離子體增强化學氣相沉積法,使用Oxford Instrument Plasma 80Plus系統在銅閘極表面沉積厚度為500Å的氮化矽層,原料氣體為甲矽烷(SiH4)與氮氣(N2)混合氣體以及氨氣(NH3),甲矽烷(SiH4)與氮氣(N2)混合氣體的流量為400sccm,其中甲矽烷(SiH4)的重量百分比為5%,氨氣(NH3)的流量為20sccm,具體沉積製程參數見表1。
之後在另一腔室中,將沉積形成的氮化矽層在500℃下加熱40分鐘,以進行去氫處理。
在真空腔室中,利用等離子體增强化學氣相沉積法,使用Oxford Instrument Plasma 80Plus系統在沉積形成的氮化矽層上沉積厚度為1500Å的氧化矽層,原料氣體為甲矽烷(SiH4)與氮氣(N2)混合氣體以及一氧化二氮(N2O),甲矽烷(SiH4)與氮氣(N2)混合氣體的流量為400sccm,其中甲矽烷(SiH4)的重量百分比為5%;而一氧化二氮(N2O)的流量為20sccm,具體沉積製程參數見表2。
在所形成的氮化矽層和氧化矽層順次層疊的閘極絕緣層上沉積銦鎵鋅氧化物(IGZO)主動層。
實施例2
將銅閘極放入真空腔室中,在功率為0的條件下向其中先後通入氫氣(H2)與氮氣(N2),其中氫氣(H2)的流量為6000sccm,通入時間為8秒,氮氣(N2)的流量為6000sccm,通入時間為8秒,之後進行抽真空處理。
在真空腔室中,利用等離子體增强化學氣相沉積法,使用Oxford Instrument Plasma 80Plus系統在銅閘極表面沉積厚度為600Å的氮化矽層,原料氣體為甲矽烷(SiH4)與氮氣(N2)混合氣體以及氨氣(NH3),甲矽烷(SiH4)與氨氣 (N2)混合氣體的流量為400sccm,其中甲矽烷(SiH4)的重量百分比為5%,氨氣(NH3)的流量為10sccm,具體沉積製程參數見表3。
之後在另一腔室中,將沉積形成的氮化矽層在450℃下加熱50分鐘,以進行去氫處理。
在真空腔室中,利用等離子體增强化學氣相沉積法,使用Oxford Instrument Plasma 80Plus系統在沉積形成的氮化矽層上沉積厚度為1400Å的氧化矽層,原料氣體為甲矽烷(SiH4)與氮氣(N2)混合氣體以及一氧化二氮(N2O),甲矽烷(SiH4)與氮氣(N2)混合氣體的流量為400sccm,其中甲矽烷(SiH4)的重量百分比為5%,一氧化二氮(N2O)的流量為10sccm,具體沉積製程參數見表4。
在所形成的氮化矽層和氧化矽層順次層疊的閘極絕緣層上沉積銦鎵鋅氧化物(IGZO)主動層。
實施例3
將銅閘極放入真空腔室中,在功率為0的條件下,向其中先後通入氫氣(H2)與氮氣(N2),其中氫氣(H2)的流量為8000sccm,通入時間為5秒,氮氣(N2)的流量為8000sccm,通入時間為5秒,之後進行抽真空處理。
在真空腔室中,利用等離子體增强化學氣相沉積法,使用Oxford Instrument Plasma 80Plus系統在銅閘極表面沉積厚度為700Å的氮化矽層,原料氣體為甲矽烷(SiH4)與氮氣(N2)混合氣體以及氨氣(NH3),甲矽烷(SiH4)與氮氣(N2)混合氣體的流量為600sccm,其中甲矽烷(SiH4)的重量百分比為5%,氨氣(NH3)的流量為10sccm,具體沉積製程參數見表5。
之後在另一腔室中,將沉積形成的氮化矽層在550℃下加熱30分鐘,以進行去氫處理。
在真空腔室中,利用等離子體增强化學氣相沉積法,使用Oxford Instrument Plasma 80Plus系統在沉積形成 的氮化矽層上沉積厚度為1300Å的氧化矽層,原料氣體為甲矽烷(SiH4)與氮氣(N2)混合氣體以及一氧化二氮(N2O),甲矽烷(SiH4)與氮氣(N2)混合氣體的流量為600sccm,其中甲矽烷(SiH4)的重量百分比為5%,一氧化二氮(N2O)的流量為10sccm,具體沉積製程參數見表6。
在所形成的氮化矽層和氧化矽層順次層疊的閘極絕緣層上沉積銦鎵鋅氧化物(IGZO)主動層。
綜上所述,藉由本發明之實施例所提供的方法製造閘極絕緣層,可有效保護銅閘極和銦鎵鋅氧化物(IGZO)主動層,沉積形成的氮化矽層可有效隔離氧,防止銅被氧化,而沉積形成的氧化矽層可有效隔離氫,防止銦鎵鋅氧化物(IGZO)被還原,此外氮化矽層和氧化矽層順次層疊的閘極絕緣層可有效阻擋玻璃基板內的鹼金屬離子,增强抗靜電釋放(ESD)能力並降低漏電流,其等效電容相比同樣厚度的氧化矽閘極絕緣層由1.77×10-6(F/m2)提高到2.02×10-6(F/m2),增加約15%。
本領域技術人員應當注意的是,本發明所描述的實施方式僅僅為示範性,可在本發明的範圍內作出各種其他 替換、改變和改進。因而,本發明不限於上述實施方式,而僅由申請專利範圍所限定。

Claims (8)

  1. 一種製造閘極絕緣層的方法,包括:利用一化學氣相沉積法,在一閘極上依次沉積一氮化矽層和一氧化矽層,得到該氮化矽層和該氧化矽層順次層疊的一閘極絕緣層,其中該閘極為一銅閘極,在沉積該氮化矽層之前先通入氫氣再通入氮氣。
  2. 如請求項1所述之方法,其中沉積該氮化矽層的溫度為420~450℃,沉積該氧化矽層的溫度為420~450℃。
  3. 如請求項2所述之方法,其中沉積該氮化矽層的原料氣體為甲矽烷(SiH4)和氨氣(NH3),沉積該氧化矽層的原料氣體為甲矽烷(SiH4)和一氧化二氮(N2O)。
  4. 如請求項3所述之方法,其中該甲矽烷和該氨氣的流量比為1:1至1:3。
  5. 如請求項3所述之方法,其中該甲矽烷和該一氧化二氮的流量比為1:1至1:3。
  6. 如請求項1所述之方法,其中該氫氣的流量為5000~8000sccm,通入時間為5~10秒,其中該氮氣的流量為5000~8000sccm,通入時間為5~10秒。
  7. 如請求項1所述之方法,更包括在沉積該氮化矽層後進行一去氫處理,其中該去氫處理是將該氮化矽層在450~550℃下加熱30~50分鐘。
  8. 如請求項7所述之方法,更包括在該氧化矽層上沉積一主動層。
TW103115387A 2014-02-13 2014-04-29 製造閘極絕緣層的方法 TWI567828B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410050579.2A CN104851790A (zh) 2014-02-13 2014-02-13 制造栅极绝缘层的方法

Publications (2)

Publication Number Publication Date
TW201532149A TW201532149A (zh) 2015-08-16
TWI567828B true TWI567828B (zh) 2017-01-21

Family

ID=53851347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115387A TWI567828B (zh) 2014-02-13 2014-04-29 製造閘極絕緣層的方法

Country Status (4)

Country Link
JP (1) JP2015154078A (zh)
KR (1) KR20150095563A (zh)
CN (1) CN104851790A (zh)
TW (1) TWI567828B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101928463B1 (ko) * 2016-01-19 2018-12-12 에이피시스템 주식회사 보호막 증착장치 및 보호막 증착방법
US10468491B1 (en) 2018-07-03 2019-11-05 International Business Machines Corporation Low resistance contact for transistors
CN110797255B (zh) * 2019-10-14 2022-10-28 长江存储科技有限责任公司 薄膜堆叠结构、三维存储器及其制备方法
CN113451412B (zh) * 2020-04-01 2023-08-29 重庆康佳光电科技有限公司 一种tft及其制作方法
CN113299667A (zh) * 2021-05-10 2021-08-24 Tcl华星光电技术有限公司 Mled显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201338169A (zh) * 2012-01-26 2013-09-16 Semiconductor Energy Lab 半導體裝置及半導體裝置的製造方法
TW201338174A (zh) * 2012-02-09 2013-09-16 Semiconductor Energy Lab 半導體裝置,包括半導體裝置之顯示裝置,包括半導體裝置之電子裝置,及半導體裝置之製造方法
TW201348476A (zh) * 2012-02-16 2013-12-01 Mitsubishi Materials Corp 薄膜配線之形成方法及薄膜配線

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101651224B1 (ko) * 2008-06-04 2016-09-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JPWO2010098101A1 (ja) * 2009-02-27 2012-08-30 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201338169A (zh) * 2012-01-26 2013-09-16 Semiconductor Energy Lab 半導體裝置及半導體裝置的製造方法
TW201338174A (zh) * 2012-02-09 2013-09-16 Semiconductor Energy Lab 半導體裝置,包括半導體裝置之顯示裝置,包括半導體裝置之電子裝置,及半導體裝置之製造方法
TW201348476A (zh) * 2012-02-16 2013-12-01 Mitsubishi Materials Corp 薄膜配線之形成方法及薄膜配線

Also Published As

Publication number Publication date
TW201532149A (zh) 2015-08-16
JP2015154078A (ja) 2015-08-24
KR20150095563A (ko) 2015-08-21
CN104851790A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
US8110453B2 (en) Low temperature thin film transistor process, device property, and device stability improvement
JP6204917B2 (ja) アルゴンガス希釈によるシリコン含有層を堆積するための方法
KR100741435B1 (ko) 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 tft 소자
US7884035B2 (en) Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface
TWI567828B (zh) 製造閘極絕緣層的方法
KR20200103887A (ko) 반도체 장치 및 그 제작방법
KR20150133235A (ko) 다층 패시베이션 또는 식각 정지 tft
US20230274997A1 (en) Nitrogen-rich silicon nitride films for thin film transistors
CN105144391A (zh) 金属氧化物tft稳定性改进
TW201813003A (zh) 薄膜電晶體
CN107017210A (zh) 薄膜晶体管
JPH08254713A (ja) 薄膜トランジスタ、その製造方法および液晶表示素子
US20090200553A1 (en) High temperature thin film transistor on soda lime glass
US20050202652A1 (en) High-density plasma hydrogenation
TW201642479A (zh) 包含氧化物半導體層的薄膜電晶體
US10475934B2 (en) Thin film transistor, method for manufacturing same and semiconductor device comprising said thin film transistor
KR20180125100A (ko) 박막 트랜지스터의 제조 방법, 및 이를 이용한 박막 트랜지스터
TWI773844B (zh) 薄膜電晶體及其製造方法
TW201703144A (zh) 膜形成方法及薄膜電晶體的製作方法
KR100571005B1 (ko) 반도체 장치의 제조 방법
Park et al. Method of controlling film uniformity and composition of a PECVD-deposited A-SiN x: H gate dielectric film deposited over a large substrate surface

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees