TW201338169A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201338169A
TW201338169A TW102101986A TW102101986A TW201338169A TW 201338169 A TW201338169 A TW 201338169A TW 102101986 A TW102101986 A TW 102101986A TW 102101986 A TW102101986 A TW 102101986A TW 201338169 A TW201338169 A TW 201338169A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
region
semiconductor film
insulating film
Prior art date
Application number
TW102101986A
Other languages
English (en)
Other versions
TWI581431B (zh
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201338169A publication Critical patent/TW201338169A/zh
Application granted granted Critical
Publication of TWI581431B publication Critical patent/TWI581431B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的目的之一是對使用氧化物半導體膜的電晶體賦予穩定的電特性來提供可靠性高的半導體裝置。本發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極層；在閘極電極層上形成閘極絕緣膜；在閘極絕緣膜上形成氧化物半導體膜；在氧化物半導體膜上形成導電膜，使得與該導電膜接觸的氧化物半導體膜的介面附近的區域非晶化；在進行加熱處理之後，藉由加工導電膜，形成源極電極層及汲極電極層；以及去除藉由形成源極電極層及汲極電極層被露出的氧化物半導體膜的被非晶化的區域。

Description

半導體裝置及半導體裝置的製造方法
本發明關於一種半導體裝置及半導體裝置的製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此，電晶體、電光裝置、半導體電路及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)和影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，已公開有作為電晶體的活性層使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物半導體膜的電晶體(參照專利文獻1)。
另外，已公開有如下電晶體，即在氧化物半導體膜中 與閘極絕緣膜接觸一側處於非晶狀態，與源極電極或汲極電極接觸一側處於結晶狀態(參照專利文獻2及專利文獻3)。
再者，已公開有為了在提高場效應遷移率的同時降低關態電流(off state current)，在通道形成區中層疊有組成不同的氧化物半導體膜的電晶體(參照非專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2011-135066號公報
[專利文獻3]國際專利申請公開第2009/034953號小冊子
[非專利文獻1] Masashi Ono et al., “Novel High Performance IGZO-TFT with High Mobility over 40 cm2/Vs and High Photostability Incorporated Oxygen Diffusion”, IDW’11 Late-News Paper, pp. 1689-1690
在氧化物半導體中，氧缺損及氫的一部分成為施體，生成作為載流子的電子。在氧化物半導體膜中，當載流子密度增大時，即使不對閘極施加電壓，通道也形成在電晶體中。由此，臨界電壓漂移到負方向。
另外，當進行形成氧化物半導體膜的製程時，氧化物半導體膜的頂面及側端部容易混入水或氫等雜質，並且從頂面及側端部容易脫離氧。例如，當在與閘極電極層重疊 的區域中的氧化物半導體膜的側端部存在有氧缺損及氫時，因將載流子積儲在氧化物半導體膜的側端部。因此，形成寄生通道，這導致臨界電壓漂移到負方向。
鑒於上述問題，本發明的一個方式的目的之一是對使用氧化物半導體膜的電晶體賦予穩定的電特性來提供可靠性高的半導體裝置。
為了實現上述目的，在本發明的一個方式中，去除積累載流子的氧化物半導體膜的頂面及側端部的一部分。由此，防止形成寄生通道，而可以抑制洩漏電流的產生及臨界電壓的變動。
另外，氧化物半導體膜採用疊層結構，在氧化物半導體膜的背通道一側包含多量的鎵(Ga)等穩定劑(stabilizer)。由於包含多量的鎵(Ga)等穩定劑的氧化物半導體膜的氧缺損的形成能大，所以不容易產生氧缺損。因此，使用該氧化物半導體膜的電晶體的源自氧缺損的載流子少，所以可以實現關態電流低的電晶體。此外，可以實現電特性的偏差少的可靠性高的電晶體。
另外，在本發明的一個方式中，在氧化物半導體膜的通道一側包含多量的銦(In)。在氧化物半導體中，由於重金屬的s軌道主要有助於載流子傳導，並藉由使In的含有率增多來呈現s軌道的重疊較多的傾向，所以可以具有高載流子遷移率。由此，可以提高使用該氧化物半導體 膜的電晶體的場效應遷移率。
像這樣，藉由背通道一側使用包含多量的Ga等的穩定劑的氧化物半導體，並且通道一側使用包含多量的In的氧化物半導體，可以在關態電流低的可靠性高的電晶體中進一步提高場效應遷移率。
本發明的一個方式是一種半導體裝置，包括：基板上的閘極電極層；閘極電極層上的閘極絕緣膜；閘極絕緣膜上的氧化物半導體膜；以及氧化物半導體膜上的源極電極層及汲極電極層，其中，氧化物半導體膜為非單晶並包括結晶部及非晶部，並且，在氧化物半導體膜中，與源極電極層及汲極電極層的介面附近的第一區中的相對於非晶部的結晶部的比率比第二區中的相對於非晶部的結晶部的比率低，該第二區是第一區以外的氧化物半導體膜的剩餘的區域。
本發明的其他方式是一種半導體裝置，包括：設置在基板上的閘極電極層；設置在閘極電極層上的閘極絕緣膜；設置在閘極絕緣膜上的氧化物半導體膜；以及設置在氧化物半導體膜上的源極電極層及汲極電極層，其中，氧化物半導體膜為非單晶並包括結晶部及非晶部，並且，在氧化物半導體膜中，在與源極電極層及汲極電極層的介面附近的第一區為一種區域，其中相對於結晶部的非晶部的比率比第二區中的相對於結晶部的非晶部的比率高，該第二區是第一區以外的氧化物半導體膜的剩餘的部分，或者其整體被非晶部佔據。
利用二次離子質譜分析法得到的第一區的氫濃度的測量值較佳為5×1018/cm3以上，並且利用二次離子質譜分析法得到的第二區的氫濃度的測量值較佳為低於5×1018/cm3。
在氧化物半導體膜中，可以使與源極電極層及汲極電極層重疊的區域的厚度比不與源極電極層及汲極電極層重疊的區域的厚度厚。
作為氧化物半導體膜，可以使用結晶部的c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的膜。
作為氧化物半導體膜，可以使用至少包含銦的膜。
上述結構中的半導體裝置能夠包括：在氧化物半導體膜、源極電極層及汲極電極層上，包括氧過剩區域的氧化物絕緣膜；以及氧化物絕緣膜上的氧化鋁膜。
本發明的其他方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極層；在閘極電極層上形成閘極絕緣膜；在閘極絕緣膜上形成氧化物半導體膜；在氧化物半導體膜上形成導電膜，使得與該導電膜接觸的氧化物半導體膜的介面附近的區域非晶化；在進行加熱處理之後，藉由加工導電膜，形成源極電極層及汲極電極層；以及去除藉由形成源極電極層及汲極電極層被露出的氧化物半導體膜的被非晶化的區域的一部分。
本發明的其他方式是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上形成閘極電極層；在閘極電極層上形成閘極絕緣膜；在閘極絕緣膜上形成氧化物半導體 膜；藉由對氧化物半導體膜進行電漿處理，使氧化物半導體膜表面非晶化；在被非晶化的氧化物半導體膜上形成導電膜；藉由在進行加熱處理之後加工導電膜，形成源極電極層及汲極電極層；以及去除藉由形成源極電極層及汲極電極層被露出的氧化物半導體膜的被非晶化的區域。
作為氧化物半導體膜，可以使用包括結晶部及非晶部，並且結晶部的c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的膜。
可以用濕蝕刻去除氧化物半導體膜的被非晶化的區域的一部分。
本發明的其他方式是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上形成閘極電極層；在閘極電極層上形成閘極絕緣膜；在閘極絕緣膜上層疊形成CAAC-OS膜及非晶氧化物半導體膜；在非晶氧化物半導體膜上形成導電膜；藉由加工導電膜形成源極電極層及汲極電極層；以及在進行加熱處理之後，去除藉由形成源極電極層及汲極電極層被露出的非晶氧化物半導體膜。
可以用濕蝕刻去除非晶氧化物半導體膜。
本發明的其他方式是一種半導體裝置，包括：設置在基板上的閘極電極層；設置在閘極電極層上的閘極絕緣膜；設置在閘極絕緣膜上的氧化物半導體膜；以及設置在氧化物半導體膜上的源極電極層及汲極電極層，其中，氧化物半導體膜為非單晶並包括結晶部及非晶部，在氧化物半導體膜中，與源極電極層及汲極電極層的介面附近的第一 區中的相對於非晶部的結晶部的比率比第二區中的相對於非晶部的結晶部的比率低，該第二區是第一區以外的氧化物半導體膜的剩餘的區域，氧化物半導體膜至少包含銦、鎵及鋅，在閘極電極層一側包括第一層，在源極電極層或汲極電極層一側包括第二層，並且，第二層具有鎵的原子百分比為銦的原子百分比以上的原子數比。
本發明的其他方式是一種半導體裝置，包括：設置在基板上的閘極電極層；設置在閘極電極層上的閘極絕緣膜；設置在閘極絕緣膜上的氧化物半導體膜；以及設置在氧化物半導體膜上的源極電極層及汲極電極層，其中，氧化物半導體膜為非單晶並包括結晶部及非晶部，在氧化物半導體膜中，與源極電極層及汲極電極層的介面附近的第一區中的相對於非晶部的結晶部的比率比第二區中的相對於非晶部的結晶部的比率低，該第二區是第一區以外的氧化物半導體膜的剩餘的部分，氧化物半導體膜至少包含銦、鎵及鋅，在閘極電極層一側包括第一層，在源極電極層或汲極電極層一側包括第二層，並且，第一層具有銦的原子百分比大於鎵的原子百分比的原子數比。
本發明的其他方式是一種半導體裝置，包括：設置在基板上的閘極電極層；設置在閘極電極層上的閘極絕緣膜；設置在閘極絕緣膜上的氧化物半導體膜；以及設置在氧化物半導體膜上的源極電極層及汲極電極層，其中，氧化物半導體膜為非單晶並包括結晶部及非晶部，在氧化物半導體膜中，與源極電極層及汲極電極層的介面附近的第一 區中的相對於非晶部的結晶部的比率比第二區中的相對於非晶部的結晶部的比率低，該第二區是第一區以外的氧化物半導體膜的剩餘的部分，氧化物半導體膜至少包含銦、鎵及鋅，在閘極電極層一側包括第一層，在源極電極層或汲極電極層一側包括第二層，第一層的原子數比為In：Ga：Zn=3：1：2或其附近的原子數比，並且，第二層的原子數比為In：Ga：Zn=1：1：1或其附近的原子數比。
利用二次離子質譜分析法得到的第一區的氫濃度的測量值較佳為低於5×1018/cm3。
利用二次離子質譜分析法得到的第二區的氫濃度的測量值較佳為5×1018/cm3以上。
作為氧化物半導體膜，可以使用包括結晶部及非晶部，並且結晶部的c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的膜。
上述結構中的半導體裝置較佳為包括：在氧化物半導體膜、源極電極層及汲極電極層上，包括氧過剩區域的氧化物絕緣膜；以及該氧化物絕緣膜上的氧化鋁膜。
較佳為在氧化物半導體膜中，與源極電極層及汲極電極層重疊的區域的厚度比不與源極電極層及汲極電極層重疊的區域的厚度厚。
本發明的其他方式是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上形成閘極電極層；在閘極電極層上形成閘極絕緣膜；在閘極絕緣膜上形成氧化物半導體膜，該氧化物半導體膜為非單晶並包括結晶部及非晶部， 並包括閘極電極層一側的第一層及形成在第一層上的第二層；在氧化物半導體膜上形成導電膜，使得氧化物半導體膜的與導電膜的介面附近的區域非晶化；在進行加熱處理之後，藉由加工導電膜形成源極電極層及汲極電極層；以及去除藉由形成源極電極層及汲極電極層被露出的氧化物半導體膜的被非晶化的區域的一部分。第一層具有銦的原子百分比大於鎵的原子百分比的原子數比，並且第二層具有鎵的原子百分比大於銦的原子百分比的原子數比。
本發明的其他方式是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上形成閘極電極層；在閘極電極層上形成閘極絕緣膜；在閘極絕緣膜上形成氧化物半導體膜，該氧化物半導體膜為非單晶並包括結晶部及非晶部，並包括閘極電極層一側的第一層及形成在第一層上的第二層；藉由對氧化物半導體膜進行電漿處理，使氧化物半導體膜的表面附近的區域非晶化；在氧化物半導體膜上形成導電膜；在進行加熱處理之後形成源極電極層及汲極電極層；以及去除藉由形成源極電極層及汲極電極層被露出的氧化物半導體膜的被非晶化的區域的一部分。第一層具有銦的原子百分比大於鎵的原子百分比的原子數比，並且第二層具有鎵的原子百分比大於銦的原子百分比的原子數比。
作為氧化物半導體膜，可以使用非單晶並包括結晶部及非晶部，並且結晶部的c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的 膜。
可以用濕蝕刻去除氧化物半導體膜的被非晶化的區域的一部分。
根據本發明的一個方式，可以對使用氧化物半導體膜的電晶體賦予穩定的電特性來提供可靠性高的半導體裝置。
300‧‧‧基板
301‧‧‧閘極電極層
302‧‧‧閘極絕緣膜
303‧‧‧氧化物半導體膜
303a‧‧‧氧化物半導體膜
304a、304b‧‧‧區域
305‧‧‧導電膜
305a‧‧‧源極電極層
305b‧‧‧汲極電極層
305c‧‧‧電極層
306、307‧‧‧絕緣膜
308‧‧‧平坦化絕緣膜
310‧‧‧電晶體
311、311a‧‧‧氧化物半導體膜
320、330、340‧‧‧晶體管
321a、321b‧‧‧氮化鉭膜
322a、322b‧‧‧銅模
323a、323b‧‧‧鉬膜
324‧‧‧氮化矽膜
325‧‧‧氧氮化矽膜
326‧‧‧端子
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
403a‧‧‧層
403a1、403a2‧‧‧區域
403b‧‧‧層
403b1、403b2‧‧‧區域
405‧‧‧導電膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
405c‧‧‧電極層
406、407‧‧‧絕緣膜
408‧‧‧平坦化絕緣膜
410、420‧‧‧電晶體
421a、421b‧‧‧氮化鉭膜
422a、422b‧‧‧銅模
423a、423b‧‧‧鉬膜
424‧‧‧氮化矽膜
425‧‧‧氧氮化矽膜
426‧‧‧端子
440‧‧‧電晶體
500‧‧‧基板
502‧‧‧閘極絕緣膜
504‧‧‧層間絕緣膜
505‧‧‧濾色片層
506‧‧‧絕緣膜
507‧‧‧分隔壁
510‧‧‧電晶體
511a、511b‧‧‧閘極電極層
512‧‧‧氧化物半導體膜
513a、513b‧‧‧導電層
520‧‧‧電容元件
521a、521b‧‧‧導電層
522‧‧‧氧化物半導體膜
523‧‧‧導電層
530‧‧‧佈線層交叉部
533‧‧‧導電層
540‧‧‧發光元件
541‧‧‧電極層
542‧‧‧電致發光層
543‧‧‧電極層
601‧‧‧基板
602‧‧‧光電二極體
606a、606b、606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
631‧‧‧絕緣膜
633、634‧‧‧層間絕緣膜
640‧‧‧電晶體
641a、641b‧‧‧電極層
642、643、645‧‧‧導電層
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器參考信號線
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010、4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018、4018a、4018b‧‧‧FPC
4019‧‧‧各向異性導電膜
4020、4021‧‧‧絕緣膜
4030、4031‧‧‧電極層
4032、4033‧‧‧絕緣膜
4035‧‧‧間隔物
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧腿部
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a、9631b‧‧‧顯示部
9632a、9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DC/DC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖示中：圖1A至圖1C是說明半導體裝置的一個方式的平面圖及剖面圖；圖2A至圖2D是說明半導體裝置的製造方法的一個方式的剖面圖；圖3A至圖3D是說明半導體裝置的製造方法的一個方式的剖面圖；圖4A至圖4D是說明半導體裝置的製造方法的一個方式的剖面圖；圖5A至圖5C是說明半導體裝置的一個方式的平面圖及剖面圖；圖6A至圖6D是說明半導體裝置的製造方法的一個方式的剖面圖；圖7A至圖7D是說明半導體裝置的製造方法的一個方式的剖面圖；圖8A至圖8C是說明半導體裝置的一個方式的平面 圖及剖面圖；圖9A至圖9C是說明半導體裝置的一個方式的平面圖及剖面圖；圖10A至圖10C是說明半導體裝置的一個方式的平面圖及剖面圖；圖11A至圖11C是說明半導體裝置的一個方式的平面圖及剖面圖；圖12A至圖12D是說明半導體裝置的製造方法的一個方式的剖面圖；圖13A至圖13D是說明半導體裝置的製造方法的一個方式的剖面圖；圖14A至圖14D是說明半導體裝置的製造方法的一個方式的剖面圖；圖15A至圖15C是說明半導體裝置的一個方式的平面圖；圖16A和圖16B是說明半導體裝置的一個方式的剖面圖；圖17A和圖17B是說明半導體裝置的一個方式的剖面圖；圖18A和圖18B是說明半導體裝置的一個方式的電路圖及剖面圖；圖19A至圖19C是說明電子裝置的圖；圖20A至圖20C是說明電子裝置的圖；圖21是說明半導體裝置的一個方式的剖面圖； 圖22是說明半導體裝置的一個方式的剖面圖。
本發明的選擇圖為圖1B。
下面，參照圖式詳細地說明本說明書所公開的發明的實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且，本說明書所公開的發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，在本說明書中該序數詞不表示用來特定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至圖1C以及圖21說明半導體裝置的一個方式。在本實施方式中，作為半導體裝置的一個例子表示包括氧化物半導體膜的電晶體。
電晶體既可以採用形成有一個通道形成區的單閘結構，又可以採用形成有兩個通道形成區的雙閘(double gate)結構，還可以採用形成有三個通道形成區的三閘結構。此外，還可以採用在通道形成區的上下隔著閘極絕緣膜設置有兩個閘極電極層的雙閘(dual gate)結構。
圖1A至圖1C所示的電晶體310是底閘極結構(也 稱為反交錯型電晶體)的電晶體的一個例子。圖1A是電晶體310的平面圖，圖1B是沿圖1A的A1-A2的剖面圖(通道長度L方向的剖面圖)，圖1C是沿圖1A的B1-B2的剖面圖(通道寬度W方向的剖面圖)。另外，在圖1A中，為了方便起見，省略電晶體310的構成要素的一部分(例如，閘極絕緣膜302等)而進行圖示。
圖1A至圖1C所示的電晶體310包括：設置在具有絕緣表面的基板300上的閘極電極層301；設置在閘極電極層301上的閘極絕緣膜302；設置在閘極絕緣膜302上的與閘極電極層301重疊的區域中的氧化物半導體膜303a；以及以與氧化物半導體膜303a接觸的方式設置的源極電極層305a及汲極電極層305b。另外，以覆蓋電晶體310的方式設置有絕緣膜306、絕緣膜307以及平坦化絕緣膜308。
氧化物半導體膜303a至少包含銦。尤其是，較佳為包含銦和鋅。
另外，氧化物半導體膜303a較佳為CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是包括結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下該結晶部的尺寸為能夠容納於一個邊長小於100nm的立方體的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，在包括在CAAC-OS膜中的結晶部中不能明顯地觀察所謂的晶界(grain boundary)，非晶部與結晶部的邊界不明確。此外，在某個結晶部與其他結晶部鄰近的情況下，其邊界不明確。另外，不能利用TEM在CAAC-OS膜中觀察到晶界。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶之間可以a軸與b軸的方向不同。在本說明書中，當只記載“垂直”時，包括85°以上且95°以下的範圍。另外，當只記載“平行”時，包括-5°以上且5°以下的範圍。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。結晶部藉由進行成膜或進行成膜後的加熱處理等的晶化處理來形成。
在使用CAAC-OS膜的電晶體中，因照射可見光或紫外光而產生的電特性變動小。因此，該電晶體的可靠性高。
另外，在本實施方式中，氧化物半導體膜303a為CAAC-OS膜而進行說明，但是，氧化物半導體膜303a也可以為單晶或多晶(polycrystal)。
另外，在氧化物半導體膜303a中，存在有與源極電極層305a及汲極電極層305b的介面附近的區域304b以及其他區域304a。例如，可以將與源極電極層305a及汲極電極層305b的介面附近的區域304b稱為第一區。此外，可以將其他區域304a稱為第二區。
當氧化物半導體膜303a為CAAC-OS膜時，氧化物半導體膜303a的區域304a中的相對於非晶部的結晶部的比率比區域304b中的相對於非晶部的結晶部的比率高。此外，較佳的是，區域304a中的結晶部的比率比區域304a中的非晶部的比率高，而區域304b中的結晶部的比率比區域304b中的非晶部的比率低。此外，區域304b也可以非晶化。
在氧化物半導體膜303a的區域304a中，與閘極電極層301重疊的區域形成通道。因此，氧化物半導體膜303a的區域304a較佳為減少水或氫等雜質且減少氧缺損來高度純化的區域。被高度純化的氧化物半導體(purified OS)是i型(本質半導體)或無限趨近於i型。由此，將上述氧化物半導體用於形成通道的區域的電晶體 具有關態電流顯著低的特性。此外，藉由將上述氧化物半導體用於形成通道的區域，可以抑制電晶體的臨界電壓向負方向漂移。
明確而言，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的被高度純化的氧化物半導體的氫濃度值低於5×1018/cm3，較佳為5×1017/cm3以下，更佳為1×1016/cm3以下。另外，藉由霍爾效應測量可以測量的氧化物半導體膜的載流子密度低於1×1014/cm3，較佳為低於1×1012/cm3，更佳低於1×1011/cm3。另外，氧化物半導體的帶隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。使用充分降低水或氫等雜質的濃度且減少氧缺損來高度純化的氧化物半導體的電晶體具有關態電流顯著低的特性。此外，藉由將上述氧化物半導體用於形成通道的區域，可以抑制臨界電壓向負方向漂移。
另外，在氧化物半導體膜303a與源極電極層305a或汲極電極層305b接觸的介面附近的區域304b中，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的氫濃度值為5×1018/cm3以上。
另外，在氧化物半導體膜303a與源極電極層305a或汲極電極層305b接觸的介面附近的區域304b中，除了氫以外，例如可能包含元素週期表中的第15族元素(例如氮、磷及砷)、元素週期表中的第13族元素(例如，硼、鋁、鎵及銦)、鎢、鉬及稀有元素(例如氦、氖、氬及 氙)中的一種或多種。
藉由將上述元素包含在氧化物半導體膜303a的區域304b中，與區域304a相比，可以提高導電性。由此，可以將氧化物半導體膜303a的區域304b用作低電阻區。
另外，將氧化物半導體膜303a分為兩個區域，即區域304a、304b，這意味著在電特性方面在功能上分為兩個區域。就是說，即使只有一層，也在層的內部存在有在功能上被分離的兩個區域即可，不一定需要在兩個區域存在明確的邊界。此外，氧化物半導體膜303a也可以採用兩層以上的疊層結構。
在氧化物半導體膜303a的區域304a中，藉由減少與閘極電極層301重疊的區域的氧缺損及氫，可以抑制載流子的產生。由此，由於可以抑制寄生通道的形成，所以可以抑制臨界電壓向負方向漂移。
與氧化物半導體膜303a接觸地設置的絕緣膜306較佳為氧化矽、氧化鎵、氧化鋁、氧氮化矽、氧氮化鋁等的氧化物絕緣膜。此外，由於絕緣膜306與氧化物半導體膜303a接觸，所以絕緣膜306較佳為具有氧過剩區域。
與絕緣膜306接觸地設置的絕緣膜307較佳為氧透過性低的膜。例如，作為絕緣膜307的材料較佳為使用氧化鋁、氮化矽等。藉由作為絕緣膜307使用氧透過性低的膜，可以抑制包含在絕緣膜306中的氧釋放到外部。此外，絕緣膜307較佳為氫透過性低的膜。藉由作為絕緣膜307使用氫透過性低的膜，即使從外部混入氫，也可以防止氫 擴散到氧化物半導體膜303a。
此外，當作為絕緣膜307使用氧化鋁膜時，較佳為將氧化鋁膜的電阻率設定為1×1010Ωm以上且1×1019Ωm以下(較佳為1×1010Ωm以上且1×1018Ωm以下，更佳為1×1011Ωm以上且1×1015Ωm以下)。或者，較佳為在氧化鋁膜上層疊氧化鈦膜或氧化鎂膜，將該氧化鈦膜或氧化鎂膜的電阻率設定為1×1010Ωm以上且1×1019Ωm以下(較佳為1×1010Ωm以上且1×1018Ωm以下，更佳為1×1011Ωm以上且1×1015Ωm以下)。藉由作為絕緣膜307設置具有上述電阻率的膜，可以防止半導體裝置的靜電損壞。
此外，藉由將氧化鋁膜設定為高密度(膜密度為3.2g/cm3以上，較佳為3.6g/cm3以上)，可以對電晶體310賦予穩定的電特性，所以是更佳的。膜密度可以利用盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)或X射線反射(XRR：X-Ray Reflection)測量。
當氧化鋁膜的組成以Al2Ox表達時，較佳為使用x為1以上且3.5以下的氧化鋁膜。
也可以在絕緣膜307上形成成為層間絕緣膜(保護絕緣膜、平坦化絕緣膜)的絕緣膜。藉由設置層間絕緣膜(保護絕緣膜、平坦化絕緣膜)，可以緩和對於薄膜的絕緣膜307的應力。因此，可以防止絕緣膜307的損壞。
圖1A至圖1C示出在絕緣膜307上設置有平坦化絕緣膜308的情況。作為平坦化絕緣膜308的材料可以使用 聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯樹脂等有機材料。藉由設置平坦化絕緣膜308可以降低起因於電晶體310的表面凹凸。
此外，當作為絕緣膜307使用氫透過性低的絕緣膜時，可以防止氫或水從平坦化絕緣膜308釋放到氧化物半導體膜303a。
接著，參照圖21說明其一部分與圖1A至圖1C所示的半導體裝置不同的半導體裝置。另外，省略與圖1A至圖1C相同的部分或具有相同功能的部分的重複說明。
在圖21所示的半導體裝置中設置有電晶體340及端子326。
圖21所示的電晶體340是具有與圖1A至圖1C所示的電晶體310同樣的氧化物半導體膜的底閘極結構的電晶體。
圖21所示的電晶體340的閘極電極層由氮化鉭膜321a、銅膜322a及鉬膜323a的三層結構構成。此外，端子326的閘極佈線也由氮化鉭膜321b、銅膜322b及鉬膜323b的三層結構構成。
藉由作為閘極電極層及閘極佈線使用銅膜322a、322b，可以降低佈線電阻。此外，藉由在銅膜322a、322b上分別層疊鉬膜323a、323b，可以抑制銅擴散到閘極絕緣膜及氧化物半導體膜303a。另外，由於鉬膜的功函數比氧化物半導體膜高，所以作為閘極電極層使用鉬膜，可以使電晶體340的臨界電壓向正方向漂移，因此是較 佳的。
另外，在圖21所示的電晶體340中，閘極絕緣膜由氮化矽膜324、氧氮化矽膜325的兩層結構構成。
藉由作為閘極絕緣膜使用氮化矽膜324，可以抑制金屬或水等從基板300、閘極電極層、閘極佈線侵入到氧化物半導體膜303a。
此外，在圖21所示的端子326中，在閘極絕緣膜中設置有開口，藉由該開口而閘極佈線與電極層305c連接。
此外，與圖1A至圖1C所示的半導體裝置同樣地，在圖21所示的半導體裝置中，以覆蓋電晶體340及端子326上的方式也設置有絕緣膜306、絕緣膜307及平坦化絕緣膜308。作為絕緣膜306例如較佳為使用具有氧過剩區域的氧氮化矽膜，作為絕緣膜307例如較佳為使用氧化鋁膜，作為平坦化絕緣膜308例如較佳為使用丙烯酸樹脂的膜。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式2
在本實施方式中，參照圖2A至圖3D說明包括圖1A至圖1C所示的電晶體310的半導體裝置的製造方法的一個例子。
首先，準備具有絕緣表面的基板300。
對可用作基板300的基板沒有特別的限制，但是基板300需要至少具有能夠承受後面進行的加熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板300，也可以採用：以矽、碳化矽等為材料的單晶半導體基板或多晶半導體基板；以矽鍺等為材料的化合物半導體基板；或SOI基板等，並且也可以在這些基板上設置有半導體元件。
另外，作為基板300也可以使用撓性基板來製造半導體裝置。為了製造具有撓性的半導體裝置，既可以直接在撓性基板上製造包括氧化物半導體膜303a的電晶體310，又可以在其他製造基板上製造包括氧化物半導體膜303a的電晶體310，然後將該電晶體從製造基板剝離且轉置到撓性基板上。注意，為了將電晶體從製造基板剝離並轉置到撓性基板上，較佳為在製造基板與包括氧化物半導體膜303a的電晶體310之間設置剝離層(例如，鎢)。
接著，也可以在基板300上形成用作基底膜的絕緣膜。作為絕緣膜，可以藉由電漿CVD(Chemical Vapor Deposition)法或濺射法並使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵等氧化物絕緣材料；氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等氮化物絕緣材料；或它們的混合材料來形成單層或疊層的絕緣膜。
作為絕緣膜，例如較佳為使用氮化矽膜和氧氮化矽膜的疊層結構。藉由使用氮化矽膜，可以抑制金屬和氫等從 基板侵入到後面形成的氧化物半導體膜。另外，藉由使用氧氮化矽膜，可以當後面形成閘極電極層時抑制由於蝕刻而基板300的一部分被去除且基板300的成分侵入到後面形成的氧化物半導體膜。
接著，在基板300上形成用作閘極電極層(包括用與此相同的層形成的佈線)的導電膜。
可以藉由濺射法或電漿CVD法形成導電膜。作為導電膜可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等的金屬材料或以這些材料為主要成分的合金材料。另外，作為導電膜可以使用氧化銦-氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦-氧化鋅以及添加有氧化矽的銦錫氧化物等導電材料。另外，作為導電膜可以使用上述導電材料形成單層結構或疊層結構。
在形成單層結構的導電膜的情況下，例如形成膜厚度為100nm的鎢膜，即可。在形成疊層結構的導電膜的情況下，例如形成膜厚度為30nm的氮化鎢膜、膜厚度為200nm的銅膜以及膜厚度為30nm的鎢膜，即可。另外，也可以形成膜厚度為30nm的鉬膜代替膜厚度為30nm的鎢膜。藉由使用銅膜，可以降低佈線電阻。另外，藉由在銅膜上形成鎢膜或鉬膜，可以防止銅擴散。另外，由於鎢膜或鉬膜的功函數比氧化物半導體高，所以當作為閘極電極層使用鎢膜或鉬膜時，可以使電晶體的臨界電壓向正方向漂移，因此是較佳的。注意，後面形成的閘極絕緣膜只 要能夠防止銅擴散，就也可以不形成鎢膜及鉬膜。
接著，利用光微影製程在導電膜上形成光阻遮罩，並藉由選擇性的蝕刻形成閘極電極層301。在形成閘極電極層301之後，去除光阻遮罩。作為導電膜的蝕刻，可以使用乾蝕刻和濕蝕刻中的一者或兩者。
這裏，也可以進行去除當去除光阻遮罩時生成的污染物的處理(雜質去除處理)。作為雜質去除處理，可以利用：使用氧、一氧化二氮或稀有氣體(典型的有氬)的電漿處理；或者使用稀釋氫氟酸、水、顯影液或TMAH溶液的溶液處理等。
接著，也可以對基板300及閘極電極層301進行加熱處理。例如，也可以利用電爐以350℃以上且500℃以下的溫度進行30分鐘至1小時的加熱處理。藉由加熱處理，可以去除包含在基板300及閘極電極層301中的氫及水等。
注意，加熱處理裝置不侷限於電爐，還可以利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射加熱被處理物的裝置。例如，可以使用LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置、GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是利用高溫的氣體進行加熱處理的裝 置。作為高溫氣體，使用氬等的稀有氣體或氮那樣的即使進行加熱處理也不與被處理物起反應的惰性氣體。例如，在使用GRTA裝置進行加熱處理的情況下，以650℃進行1分鐘至5分鐘的加熱處理，即可。
接著，在閘極電極層301上形成閘極絕緣膜302(參照圖2A)。
注意，為了提高閘極絕緣膜302的覆蓋性，也可以對閘極電極層301表面進行平坦化處理。尤其是當作為閘極絕緣膜302使用厚度較薄的絕緣膜時，較佳閘極電極層301表面具有良好的平坦性。
將閘極絕緣膜302的厚度設定為1nm以上且300nm以下，並且可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、CVD(Chemical Vapor Deposition：化學氣相沉積)法、PECVD(Plasma-Enhanced Chemical Vapor Deposition：電漿化學氣相沉積)法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。
作為閘極絕緣膜302可以使用氧化矽、氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁或氮氧化矽。此外，藉由作為閘極絕緣膜302使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0、y>0))、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料，可以降低閘極漏電流。另外，閘極絕緣膜302可以使用上述材料形成單層結構或疊層結 構。
在形成單層結構的閘極絕緣膜302的情況下，形成膜厚度為200nm的氧氮化矽膜，即可。另外，在形成疊層結構的閘極絕緣膜302的情況下，形成膜厚度為50nm的氮化矽膜和膜厚度為200nm的氧氮化矽膜，即可。藉由使用氮化矽膜，可以抑制金屬和水等從基板及閘極電極層301侵入到後面形成的氧化物半導體膜。
接著，也可以對基板300、閘極電極層301以及閘極絕緣膜302進行加熱處理。例如，使用GRTA裝置以650℃進行1分鐘至5分鐘的加熱處理，即可。另外，也可以利用電爐以350℃以上且500℃以下的溫度進行30分鐘至1小時的加熱處理。藉由加熱處理，可以去除包含在閘極絕緣膜302中的氫及水等。
接著，也可以進行對閘極絕緣膜302引入氧的處理(也稱為氧摻雜處理或氧注入處理)。藉由進行引入氧的處理，包括氧過剩區域的閘極絕緣膜302被形成。
上述氧至少包含氧自由基、臭氧、氧原子、氧離子(包括分子離子、簇離子)中的任一種。藉由對進行了脫水化處理或脫氫化處理的閘極絕緣膜302進行氧摻雜處理，可以使閘極絕緣膜302中含有氧，也可以填補因上述熱處理而可能會脫離的氧，並且可以形成氧過剩區域。
作為對閘極絕緣膜302引入氧的方法，例如可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。另外，作為離子植入法，也可以使用氣體簇離子 束。另外，既可對閘極絕緣膜302的整個表面藉由一次的處理進行氧的引入，又可例如使用線狀離子束進行氧的引入。在使用線狀離子束的情況下，藉由相對地移動(掃描)基板或離子束，能夠對閘極絕緣膜302的整個表面引入氧。另外，作為電漿處理也可以使用灰化處理。
作為氧的供應氣體，使用包含O的氣體即可，例如可以使用O2氣體、N2O氣體、CO2氣體、CO氣體、NO2氣體等。注意，也可以使氧的供應氣體中包含稀有氣體(例如Ar)。
另外，例如當藉由離子植入法進行氧的引入時，將氧的劑量較佳為設定為1×1013ions/cm2以上且5×1016ions/cm2以下，氧摻雜處理之後的閘極絕緣膜302中的氧的含量較佳為超過閘極絕緣膜302的化學計量組成。另外，氧含量比上述化學計量組成多得多的區域存在於閘極絕緣膜302的一部分中，即可。另外，根據注入條件來適當地控制氧的注入深度，即可。
藉由以接觸於後面形成的氧化物半導體膜303的方式設置成為氧的供應源的包含過剩的氧的閘極絕緣膜302並後面進行加熱處理，來可以將氧從該閘極絕緣膜302脫離並供應到氧化物半導體膜303。由此，能夠減少氧化物半導體膜303中的氧缺損。
注意，對閘極絕緣膜302引入氧的處理既可在閘極絕緣膜302的加熱處理之前進行，又可在閘極絕緣膜302的加熱處理之前後進行。
接著，在閘極絕緣膜302上形成氧化物半導體膜303(參照圖2B)。
較佳用作氧化物半導體膜303的氧化物半導體至少包含銦(In)。尤其是較佳為包含銦及鋅(Zn)。另外，作為降低使用該氧化物半導體的電晶體的電特性的偏差的穩定劑，除了上述元素以外較佳為還包含鎵(Ga)。另外，作為穩定劑較佳為包含錫(Sn)、鉿(Hf)、鋁(Al)、鋯(Zr)中的任何一種或多種。
另外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的任何一種或多種。
例如，作為氧化物半導體可以使用氧化銦；氧化錫；氧化鋅；二元金屬氧化物如In-Zn類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In- Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
例如，In-Ga-Zn類氧化物是指以In、Ga及Zn為主要成分的氧化物，並且對於In、Ga及Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用表示為InMO3(ZnO)m(m>0且m不是整數)的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素。另外，作為氧化物半導體，也可以使用表示為In2SnO5(ZnO)n(n>0且n是整數)的材料。
例如，可以使用原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)、In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的In-Ga-Zn類氧化物或與其類似的組成的氧化物。或者，較佳為使用其原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8))的In-Sn-Zn氧化物或其組成附近的氧化物。
但是，使用含有銦的氧化物半導體的電晶體不侷限於此，根據所需要的電特性(場效應遷移率、臨界值、偏差等)而使用適當的組成的材料，即可。另外，較佳為採用適當的載流子濃度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間距離以及密度等，以得到所需要的電特性。
例如，使用In-Sn-Zn類氧化物半導體的電晶體可以 比較容易地得到高場效應遷移率。但是，在使用In-Ga-Zn類氧化物半導體的電晶體中也可以藉由減小塊體內缺陷密度提高場效應遷移率。
注意，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成近於原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成是指a、b、c滿足(a-A)2+(b-B)2+(c-C)2 r2的關係。作為r，例如設定為0.05，即可。其他氧化物也是同樣的。
另外，氧化物半導體膜303較佳為CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)膜。另外，氧化物半導體膜303也可以為單晶或多晶(polycrystal)。
另外，像CAAC-OS膜那樣的包括結晶部的氧化物半導體膜可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性，較佳為在平坦的表面上形成氧化物半導體膜303，明確地說，較佳的是，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體膜303。
注意，Ra是將JIS B 0601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維以使其能夠應用於曲面，可以將它表示為“將從基準面到指定面的偏差的絕對值平均而得的值”，以如下數式定義。
這裏，指定面是指成為測量粗糙度對象的面，並且是以座標(x1，y1，f(x1，y1))、(x1，y2，f(x1，y2))、(x2，y1，f(x2，y1))、(x2，y2，f(x2，y2))的四點表示的四角形的區域，指定面投影在xy平面的長方形的面積為S0，基準面的高度(指定面的平均高度)為Z0。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)測定Ra。
為了提高氧化物半導體膜303表面的平坦性，較佳為對閘極絕緣膜302中的與氧化物半導體膜303接觸的區域進行平坦化處理。對平坦化處理沒有特別的限制，而作為平坦化處理可以使用拋光處理(例如，化學機械拋光法(Chemical Mechanical Polishing：CMP))、乾蝕刻處理及電漿處理。
作為電漿處理，例如可以進行引入氬氣體來產生電漿的反濺射。反濺射是指使用RF電源在氬氛圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。藉由進行反濺射，可以去除附著於閘極絕緣膜302表面的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以進行多次的拋光處理、乾蝕刻處理以及電漿處理，又可以將上述處理組合進行。此外，當組合進行時，對製程順序也沒有特別的限制，可以根 據閘極絕緣膜302表面的凹凸狀態適當地設定。
較佳為將氧化物半導體膜303的膜厚度設定為1nm以上且200nm以下，更佳為5nm以上且50nm以下。另外，可以藉由適當地使用濺射法、分子束磊晶(MBE)法、CVD法、脈衝雷射沉積法、原子層沉積(ALD)法等形成氧化物半導體膜303。
另外，包含在氧化物半導體膜303中的氫濃度或水濃度較佳為盡可能地低。這是因為如下緣故：當氫濃度高時，包含在氧化物半導體中的元素與氫接合，氫的一部分成為施體，而產生作為載流子的電子。
因此，在形成氧化物半導體膜303的製程中，為了在氧化物半導體膜303中儘量不包含氫或水，較佳為作為形成氧化物半導體膜303的預處理，在濺射裝置的預熱室中對形成有閘極絕緣膜302的基板進行預熱，使附著在基板及閘極絕緣膜302中的氫或水等雜質脫離而排出。設置在預熱室中的排氣單元較佳是低溫泵。
此外，較佳為以在成膜時包含多量的氧的條件(例如，在氧為30%至100%的氛圍下利用濺射法進行成膜等)形成膜，使氧化物半導體膜303為包含多量的氧(較佳為包含相對於在氧化物半導體為結晶狀態的化學計量的成分比氧的含有量過剩的區域)的膜。
作為在形成氧化物半導體膜303時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
在保持為減壓狀態的成膜室中保持基板。然後，在去除成膜室內的殘留水分的同時引入去除了氫和水的濺射氣體，使用上述靶材以130℃以上且700℃以下的溫度在閘極絕緣膜302上形成氧化物半導體膜303。為了去除成膜室內的殘留水分，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用添加有冷阱的渦輪泵。因為在使用低溫泵進行排氣的成膜室中，例如氫原子、水(H2O)等包含氫原子的化合物等被排出(更佳的是，包含碳原子的化合物也被排出)，所以可以降低包含在該成膜室中形成的氧化物半導體膜303中的氫、水、羥基或氫化物等雜質的濃度。
另外，在本實施方式中，作為氧化物半導體膜303藉由利用裝有AC電源裝置的濺射裝置的濺射法形成35nm厚的In-Ga-Zn類氧化物膜(也稱為IGZO膜)。在本實施方式中，使用原子數比為In：Ga：Zn=3：1：2的In-Ga-Zn類氧化物靶材。注意，成膜條件為如下：氧及氬氛圍下(氧流量比率為50%)；壓力為0.4Pa；電源電力為0.5kW；以及基板溫度為200℃。
另外，較佳為在形成閘極絕緣膜302之後以將閘極絕緣膜302不暴露於大氣的方式連續形成閘極絕緣膜302和氧化物半導體膜303。藉由以將閘極絕緣膜302不暴露於大氣的方式連續形成閘極絕緣膜302和氧化物半導體膜303，可以防止氫或水分等雜質附著於閘極絕緣膜302表面。
這裏，也可以對氧化物半導體膜303進行用來去除氫(包括水及羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下，或低於基板的應變點。可以在減壓下或氮氛圍下等進行加熱處理。
在本實施方式中，將基板引入到加熱處理裝置之一的電爐中，在氮氛圍下以450℃對氧化物半導體膜303進行1小時的加熱處理，並且在氮及氧氛圍下以450℃對氧化物半導體膜303進行1小時的加熱處理。
注意，加熱處理裝置不侷限於電爐，還可以利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射加熱被處理物的裝置。例如，可以使用LRTA裝置、GRTA裝置等的RTA裝置。例如，作為加熱處理，也可以進行如下GRTA，即將基板放入加熱為650℃至700℃的高溫的惰性氣體中，在加熱幾分鐘之後，將基板從惰性氣體中取出。
另外，在加熱處理中，較佳為在氮或氦、氖、氬等的稀有氣體中不包含水、氫等。或者，較佳為將引入到加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
另外，在藉由加熱處理對氧化物半導體膜303進行加熱之後，也可以對相同的爐內引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的 露點儀進行測量時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。較佳為在氧氣體或一氧化二氮氣體中不包含水、氫等。或者，較佳為將引入到加熱處理裝置的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或一氧化二氮氣體供給由於脫水化或脫氫化處理中的雜質排出製程而同時被減少的構成氧化物半導體的主要成分材料的氧，可以減少氧化物半導體膜303的氧缺損。
注意，用來脫水化或脫氫化的加熱處理在將氧化物半導體膜加工為島狀之前或者在加工為島狀之後進行，即可。另外，用來脫水化或脫氫化的加熱處理既可以進行多次，又可以兼作其他加熱處理。另外，藉由對氧化物半導體膜303進行加熱處理，可以提高氧化物半導體膜303的結晶性。
藉由在將氧化物半導體膜303加工為島狀之前，即在氧化物半導體膜303覆蓋閘極絕緣膜302的狀態下進行用來脫水化或脫氫化的加熱處理，可以防止因加熱處理而將包含在閘極絕緣膜302中的氧釋放到外部。
接著，藉由光微影製程在氧化物半導體膜303上形成光阻遮罩，對氧化物半導體膜303選擇性地進行蝕刻來形成島狀氧化物半導體膜303a(參照圖2C)。在形成島狀氧化物半導體膜303a之後去除光阻遮罩。也可以藉由噴 墨法形成用來形成島狀氧化物半導體膜303a的光阻遮罩。當藉由噴墨法來形成光阻遮罩時，不使用光罩，因此可以減少製造成本。
作為氧化物半導體膜303的蝕刻，可以使用乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜303的濕蝕刻的蝕刻劑，可以使用磷酸、醋酸以及硝酸的混合溶液等。此外，也可以使用ITO-07N(關東化學株式會社製造)。另外，也可以藉由ICP(Inductively Coupled Plasma：電感耦合電漿)蝕刻法的乾蝕刻進行蝕刻加工。
接著，在閘極絕緣膜302及氧化物半導體膜303a上形成後面成為源極電極層及汲極電極層(包括由與此相同的層形成的佈線)的導電膜305(參照圖2D)。
可以藉由濺射法或電漿CVD法形成導電膜305。作為導電膜305可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等的金屬材料或以這些材料為主要成分的合金材料。另外，作為導電膜305可以使用氧化銦-氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦-氧化鋅以及添加有氧化矽的銦錫氧化物等導電材料。導電膜305可以用單層結構或疊層結構形成。
在本實施方式中，採用50nm厚的鎢膜、400nm厚的鋁膜以及100nm厚的鈦膜的三層結構形成導電膜305。
在氧化物半導體膜303a是CAAC-OS膜的情況下，由 於形成導電膜305而導致氧化物半導體膜303a的與導電膜305的介面附近的區域304b中的結晶部的結晶結構變成無序。由此，與區域304a中的相對於非晶部的結晶部的比率相比，區域304b中的相對於非晶部的結晶部的比率降低。或者，區域304b中的結晶部被破壞並被非晶化。另外，在氧化物半導體膜303a是單晶或多晶等具有結晶性的膜的情況下，氧化物半導體膜303a的與導電膜305的介面附近的區域304b中的結晶的結晶結構變成無序，而導致結晶性降低並有時被非晶化。
在氧化物半導體膜303a中，結晶部或結晶的結晶結構變成無序的區域304b形成在氧化物半導體膜303a的表面至幾nm的厚度中。區域304b中的結晶部或結晶的結晶結構變成無序，由此導致懸空鍵、晶格的變形、空孔以及氧缺損增加。
於是，使氫移動到區域304b中的懸空鍵、晶格的變形、空孔以及氧缺損中。藉由對氧化物半導體膜303a進行加熱處理，包含在氧化物半導體膜303a的區域304a中的氫利用熱移動並被吸引到區域304b中。
用來使氫移動到氧化物半導體膜303a的區域304b中的加熱處理例如以100℃以上且基板的應變點以下的溫度，較佳為以200℃以上且650℃以下的溫度進行。
藉由利用加熱處理將包含在氧化物半導體膜303a的區域304a中的氫吸引到區域304b中，可以降低區域304a中的氫濃度。另外，因為移動到氧化物半導體膜303a的 區域304b中的氫穩定化，所以該氫不容易再次擴散到區域304a中。由此，在氧化物半導體膜303a的區域304b中，氫濃度得到提高。當區域304b的氫濃度得到提高時，與區域304a相比，可以提高區域304b的導電性。結果，可以將氧化物半導體膜303a的區域304b用作低電阻區。
用來使氫移動到區域304b中的加熱處理既可在形成源極電極層及汲極電極層之後進行，又可在形成源極電極層及汲極電極層之前後進行。另外，用來使氫從區域304a移動到區域304b中的加熱處理既可進行多次，又可兼作其他加熱處理。
接著，藉由光微影製程在導電膜305上形成光阻遮罩，並且對導電膜305選擇性地進行蝕刻來形成源極電極層305a及汲極電極層305b(參照圖3A)。此時，氧化物半導體膜303a的區域304b被露出。在形成源極電極層305a及汲極電極層305b之後，去除光阻遮罩。導電膜305的蝕刻可以採用乾蝕刻和濕蝕刻中的一者或兩者。
因為由氧化物半導體膜303a的區域304b中的結晶部或結晶被破壞而導致懸空鍵、晶格的變形、空孔以及氧缺損增加，結果氫被吸引，所以氧化物半導體膜303a的區域304b中的氫濃度比區域304a高。因此，當在存在有氫濃度高的區域304b的狀態下製造電晶體時，有時給該電晶體帶來負面影響。例如，當在氧化物半導體膜303a的側端部或背通道被形成的區域中存在有氫濃度高的區域時 ，有可能由於在該區域中蓄積起因於氫或氧缺損產生的載流子，而導致寄生通道被形成，容易產生洩漏電流，並且臨界電壓變動。
另外，作為形成在氧化物半導體膜303a上的導電膜305的蝕刻，較佳為採用使用包含鹵素的蝕刻氣體的電漿處理。但是，當氧化物半導體膜暴露於包含鹵素的蝕刻氣體時，有可能氧化物半導體膜303a中的氧因被包含在上述蝕刻氣體中的鹵素(例如，氯、氟)抽出，而在經過電漿處理的氧化物半導體膜303a的表面附近形成氧缺損。另外，當在蝕刻製程之後氧化物半導體膜303a表面及其附近殘留有包含在蝕刻氣體中的鹵素時，有可能在氧化物半導體膜303a中形成氧缺損。當在氧化物半導體膜303a中產生氧缺損時，氧化物半導體膜303a的頂面(背通道)一側及側端部低電阻化(n型化)而有可能導致寄生通道的形成。
另外，當形成導電膜305時，有時包含在導電膜305中的元素添加到氧化物半導體膜303a中。
於是，為了防止氧化物半導體膜的背通道一側及側端部低電阻化而形成寄生通道，而去除由於源極電極層305a及汲極電極層305b的形成而露出的區域304b(參照圖3B)。在區域304b的去除製程中，較佳為使氧化物半導體膜303a的蝕刻條件最適化以防止氧化物半導體膜303a被蝕刻而消失或斷開。
作為區域304b的去除製程，可以利用：使用氧、一 氧化二氮或稀有氣體(典型的有氬)的電漿處理；或者使用稀釋氫氟酸、水、顯影液或TMAH溶液的溶液處理等。另外，作為稀釋氫氟酸，例如，當使用1/103稀釋氫氟酸(氫氟酸：0.05%)對IGZO膜進行處理時，1秒鐘膜厚度減少1nm至3nm，並且當使用2/105稀釋氫氟酸(氫氟酸：0.0025%)對IGZO膜進行處理時，1秒鐘膜厚度減少0.1nm左右。在本實施方式中，作為結晶結構變成無序的區域304b的去除製程，進行使用稀釋氫氟酸的溶液處理(濕蝕刻)。
藉由在氧化物半導體膜303a的側端部及背通道被形成的區域中，去除結晶部或結晶被破壞的氫濃度比區域304a高的區域304b，可以使氫濃度得到降低的區域304a露出。由此可以防止寄生通道的形成，並且可以抑制洩漏電流的產生及臨界電壓的變動。另外，即使在氧化物半導體膜303a與源極電極層305a或汲極電極層305b之間的介面附近的區域304b中，氫濃度高，並且存在有鹵素，也可以將該區域用作低電阻區。
因為氧化物半導體膜303a的區域304b的一部分被去除，所以在氧化物半導體膜303a中，與源極電極層305a或汲極電極層305b重疊的區域的厚度比與源極電極層305a或汲極電極層305b不重疊的區域的厚度厚。
藉由在氧化物半導體膜303a的側端部及背通道被形成的區域中，去除結晶結構變成無序的區域304b，可以還去除當加工源極電極層305a及汲極電極層305b時產生 的污染物及當去除光阻遮罩時產生的污染物。
藉由以上製程，可以製造電晶體310(參照圖3B)。
接著，在氧化物半導體膜303a、源極電極層305a及汲極電極層305b上形成絕緣膜306(參照圖3C)。
絕緣膜306可以藉由電漿CVD法、濺射法形成。作為絕緣膜306，例如可以使用氧化矽、氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁等。
注意，作為絕緣膜306，可以使用包含氮的氧化物絕緣膜(例如，包含氮的氧化矽膜、包含氮的氧化鋁膜)等。包含在氧化物絕緣膜中的氮濃度為0.01at.%以上即可，較佳為0.1at.%以上且50at.%以下，更佳為0.5at.%以上且15at.%以下即可。在氧化矽膜中以上述濃度包含氮的膜有時也稱為氧氮化矽膜。
在本實施方式中，作為絕緣膜306，藉由電漿CVD法形成氧氮化矽膜。關於絕緣膜306的成膜條件，例如可以採用如下條件：SiH4和N2O的氣體流量比為SiH4：N2O=30：4000；壓力為200Pa；RF電源功率(電源輸出)為150W；基板溫度為220℃±15℃。另外，將絕緣膜306的膜厚度設定為50nm以上且100nm以下，即可。
這裏，較佳為對絕緣膜306進行藉由熱處理的脫水化或脫氫化處理。在本實施方式中，作為絕緣膜306的成膜氣體使用包含氫的氣體。但是，因為對絕緣膜306進行脫水化或脫氫化處理，所以可以去除絕緣膜306中的氫。因此，可以適當地使用電漿CVD法。電漿CVD法由於不但 在成膜時灰塵等不容易附著並混入到膜中，而且能夠以比較快的沈積速度進行成膜，所以可以實現厚膜化及高生產性。
將加熱處理的溫度設定為300℃以上且700℃以下，或低於基板的應變點。較佳熱處理的溫度高於絕緣膜306的成膜溫度，這樣脫水化或脫氫化的效果高。例如，對加熱處理裝置之一的電爐引入基板，且在氮氛圍下以450℃對絕緣膜306進行1小時的熱處理。
藉由加熱處理可以進行絕緣膜306的脫水化或脫氫化，且可以形成去除了氫或水等雜質的絕緣膜。
藉由進行用來脫水化或脫氫化的熱處理，可以去除並減少包含在絕緣膜306中的水、氫等雜質。藉由使絕緣膜306成為盡可能地不包含氫的膜，可以抑制氫侵入到氧化物半導體膜303a，並抑制電晶體310的特性變動，從而電晶體310可以具有穩定的電特性。
另外，因為後面形成的絕緣膜307較佳為具有不使氫或水等透過的阻擋功能，所以較佳為在形成絕緣膜306之後且形成絕緣膜307之前進行用來絕緣膜306的脫水化或脫氫化的熱處理。
接著，進行對絕緣膜306引入氧的處理(也稱為氧摻雜處理或氧注入處理)。由此，包括氧過剩區域的絕緣膜306被形成。
上述氧至少包含氧自由基、臭氧、氧原子、氧離子(包括分子離子、簇離子)中的任一種。藉由對進行了脫水 化處理或脫氫化處理的絕緣膜306進行氧摻雜處理，可以使絕緣膜306中含有氧，也可以填補因上述熱處理而可能會脫離的氧，並且可以形成氧過剩區域。
作為對絕緣膜306引入氧的方法，例如可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。另外，作為離子植入法，也可以使用氣體簇離子束。另外，既可對絕緣膜306的整個表面藉由一次的處理進行氧的引入，又可例如使用線狀離子束進行氧的引入。在使用線狀離子束的情況下，藉由相對地移動(掃描)基板或離子束，能夠對絕緣膜306的整個表面引入氧。
作為氧的供應氣體，使用包含O的氣體即可，例如可以使用O2氣體、N2O氣體、CO2氣體、CO氣體、NO2氣體等。注意，也可以使氧的供應氣體中包含稀有氣體(例如Ar)。
另外，例如當藉由離子植入法進行氧的引入時，將氧的劑量較佳為設定為1×1013ions/cm2以上且5×1016ions/cm2以下，氧摻雜處理之後的絕緣膜306中的氧的含量較佳為超過絕緣膜306的化學計量組成。另外，氧含量比上述化學計量組成多得多的區域存在於絕緣膜306的一部分中，即可。另外，根據注入條件來適當地控制氧的注入深度，即可。
接著，在本實施方式中，在絕緣膜306上形成鋁膜。
鋁膜較佳為利用濺射法、蒸鍍法、CVD法等形成。另外，鋁膜的厚度較佳為3nm以上且20nm以下(更佳為 3nm以上且10nm以下，進一步較佳為4nm以上且5nm以下)。
作為鋁膜，也可以使用添加有鈦或鎂的鋁膜。另外，作為鋁膜，也可以使用鋁膜與鈦膜或鎂膜的疊層。
接著，對鋁膜進行氧摻雜處理。該氧摻雜處理可以參照對絕緣膜306進行氧摻雜處理的情況，因此省略詳細說明。藉由對鋁膜進行氧摻雜處理，形成鋁膜的氧化物，即氧化鋁膜。將該氧化鋁膜用作絕緣膜307。
也可以在對絕緣膜306及鋁膜添加氧之後進行加熱處理。加熱處理在250℃以上且600℃以下，例如以300℃進行即可。藉由進行加熱處理來能夠使包含在絕緣膜306中的氧利用固相擴散供應到氧化物半導體膜303a。像這樣，當藉由從絕緣膜306的固相擴散來對氧化物半導體膜303a供應氧時，與對露出的氧化物半導體膜303a直接進行氧摻雜的電漿處理等方法相比，得到氧化物半導體膜303a不受到電漿所導致的損傷的效果。
注意，當在氧化物半導體膜303a的側端部及背通道被形成的區域中形成有結晶結構變成無序的區域304b時，氫移動到結晶結構變成無序的區域304b中，該區域304b低電阻化，而導致寄生通道的形成。另外，因為即使在氧化物半導體膜303a的區域304b與絕緣膜306接觸的狀態下進行加熱處理，從絕緣膜306脫離的氧也被區域304b中的氧缺損等俘獲，所以不容易從絕緣膜306向氧化物半導體膜303a的區域304a(例如，通道被形成的區 域)供應氧。
因此，為了防止寄生通道形成在氧化物半導體膜的側端部及背通道被形成的區域中，較佳為去除形成在氧化物半導體膜303a的側端部及背通道被形成的區域中的區域304b，在氧化物半導體膜303a的區域304a與絕緣膜306接觸的狀態下進行加熱處理，來對氧化物半導體膜303a的區域304a供應氧。
另外，在氧化物半導體膜303a是CAAC-OS膜(In-Ga-Zn類氧化物半導體)的情況下，氧缺損集中在Ga-Zn-O層中。另外，氧容易經過Ga-Zn-O層。當絕緣膜306與氧化物半導體膜303a接觸時，包含在絕緣膜306中的氧容易在平行於a-b面的方向上，尤其經過Ga-Zn-O層被供應而不容易在c軸方向上被供應。
在本實施方式中的氧化物半導體膜303a的側端部及背通道被形成的區域中，去除氫濃度高的形成有氧缺損等的區域304b。由此，可以防止從絕緣膜306供應到氧化物半導體膜303a的側端部的氧填充氧缺損。因此，可以將包含在絕緣膜306中的氧有效地供應到氧化物半導體膜303a的區域304a(尤其是，通道被形成的區域)。由此，可以降低包含在氧化物半導體膜303a的區域304a的氧缺損。
在使用氧化物半導體的電晶體中，藉由從絕緣膜向氧化物半導體膜供應氧，可以降低氧化物半導體膜與絕緣膜之間的介面能階密度。其結果，可以抑制起因於電晶體的 工作等在氧化物半導體膜與絕緣膜之間的介面載流子被俘獲，從而可以得到可靠性高的電晶體。
另外，也可以多次進行對絕緣膜306及絕緣膜307的脫水化處理或脫氫化處理及/或氧摻雜處理。
另外，作為接觸於絕緣膜306上設置的絕緣膜307，例如可以使用氧化鋁膜。在作為絕緣膜307使用氧化鋁膜的情況下，也可以藉由使鋁膜氧化來形成氧化鋁。與藉由濺射法形成氧化鋁膜的情況相比，藉由鋁膜的氧化形成氧化鋁膜，可以提高生產率。另外，因為藉由與對絕緣膜306的氧摻雜處理相同的製程，可以進行鋁膜的氧化，所以可以實現製程的簡化。由此，可以降低半導體裝置的製造成本。
另外，當作為絕緣膜306使用氧化物絕緣膜(例如，氧化矽或氧氮化矽)時，在該氧化物絕緣膜中，氧是主要成分材料之一。因此，難以藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜分析法)等的方法準確地估計氧化物絕緣膜中的氧濃度。就是說，難以判斷是否有意地對氧化物絕緣膜中添加氧。另外，當在之後的製程中包含在絕緣膜306中的過剩的氧被供應到氧化物半導體膜303a時也是同樣的。
此外，氧有17O和18O等同位素，並且，一般認為在自然界的17O和18O的存在比率分別占氧原子整體中的0.038%和0.2%左右。也就是說，接觸於氧化物半導體膜的絕緣膜中或氧化物半導體膜中的上述同位素的濃度為藉 由SIMS等的方法可估計的程度，因此有時藉由測量這些濃度可以更準確地估計接觸於氧化物半導體膜的絕緣膜中或氧化物半導體膜中的氧濃度。由此，也可以藉由測量這些濃度判斷是否有意地對接觸於氧化物半導體膜的絕緣膜中添加氧。
也可以在絕緣膜307上形成成為層間絕緣膜(保護絕緣膜、平坦化絕緣膜)的絕緣膜。藉由設置層間絕緣膜(保護絕緣膜、平坦化絕緣膜)，可以緩和對於薄膜的絕緣膜307的應力。因此，可以防止絕緣膜307的損壞。
層間絕緣膜可以使用與絕緣膜306相同的材料及方法形成。例如，藉由濺射法形成厚度為400nm的氧化矽膜。另外，也可以在形成保護絕緣膜之後進行加熱處理。例如，在氮氛圍下以300℃進行1小時的加熱處理。
在本實施方式中，在絕緣膜307上形成平坦化絕緣膜308。藉由設置平坦化絕緣膜308可以降低起因於電晶體310的表面凹凸。作為平坦化絕緣膜308的材料可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯樹脂等有機材料。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。另外，也可以層疊多個由上述材料形成的絕緣膜來形成平坦化絕緣膜308。
例如，作為平坦化絕緣膜308，形成厚度為1500nm的丙烯酸樹脂膜即可。丙烯酸樹脂膜可以藉由塗敷法塗敷，然後進行焙燒(例如在氮氛圍下以250℃進行1小時)而形成。
也可以在形成平坦化絕緣膜308之後進行加熱處理。例如，在氮氛圍下以250℃進行1小時的加熱處理。
這樣，也可以在形成電晶體310之後進行加熱處理。另外，加熱處理可以進行多次。
藉由上述步驟，可以製造包括電晶體310的半導體裝置。
接著，參照圖4A至圖4D說明與圖2A至圖3D所示的半導體裝置的製造方法部分不同的半導體裝置的製造方法。
首先，根據圖2A的步驟在基板300上形成閘極電極層301，然後在閘極電極層301上形成閘極絕緣膜302。接著，根據圖2B的步驟在閘極絕緣膜302上形成氧化物半導體膜303。然後，根據圖2C的步驟藉由光微影製程在氧化物半導體膜303上形成光阻遮罩，對氧化物半導體膜303選擇性地進行蝕刻來形成島狀氧化物半導體膜303a。
接著，藉由離子植入法、離子摻雜法、電漿處理對島狀氧化物半導體膜303a表面如箭頭309那樣地添加元素週期表中的第15族元素(例如氮、磷及砷)、元素週期表中的第13族元素(例如，硼、鋁、鎵及銦)、及稀有氣體元素(例如氦、氖、氬及氙)中的一種或多種(參照圖4A)。
上述元素較佳為添加到幾nm的厚度中的氧化物半導體膜303a的表面。藉由上述元素添加到氧化物半導體膜 303a，在氧化物半導體膜303a表面中，結晶部或結晶的結晶結構變成無序的區域304b被形成。區域304b中的結晶部或結晶的結晶結構變成無序，由此導致懸空鍵、晶格的變形、空孔以及氧缺損增加。
於是，使氫移動到區域304b中的懸空鍵、晶格的變形、空孔以及氧缺損中。藉由對氧化物半導體膜303a進行加熱處理，包含在氧化物半導體膜303a的區域304a中的氫被吸引到區域304b中。
用來使氫移動到氧化物半導體膜303a的區域304b中的加熱處理例如以100℃以上且基板的應變點以下的溫度，較佳為以200℃以上且400℃以下的溫度進行。
藉由利用加熱處理將包含在氧化物半導體膜303a的區域304a中的氫吸引到區域304b中，可以降低區域304a中的氫濃度。另外，因為氫移動到氧化物半導體膜303a的區域304b中，所以該區域304b中的氫濃度得到提高。
注意，用來使氫移動到區域304b中的加熱處理既可在形成源極電極層及汲極電極層之後進行，又可在形成源極電極層及汲極電極層之前後進行。另外，用來使氫從區域304a移動到區域304b中的加熱處理既可進行多次，又可兼作其他加熱處理。
接著，在閘極絕緣膜302及氧化物半導體膜303a上形成導電膜，然後根據圖3A的步驟藉由光微影製程在該導電膜上形成光阻遮罩，對導電膜選擇性地進行蝕刻來形成源極電極層305a及汲極電極層305b。此時，使氧化物 半導體膜303a中的區域304b露出(參照圖4B)。
接著，根據圖3B的步驟去除由於源極電極層305a及汲極電極層305b的形成而露出的氧化物半導體膜303a的區域304b(參照圖4C)。
藉由上述步驟，可以製造電晶體320(參照圖4C)。
接著，根據圖3C的步驟形成絕緣膜306，在絕緣膜306上形成絕緣膜307，並且根據圖3D的步驟形成平坦化絕緣膜308，以可以製造包括電晶體320的半導體裝置(參照圖4D)。
在根據本發明的一個方式的半導體裝置的製造方法中，當形成用來形成源極電極層305a及汲極電極層305b的導電膜305時，使氧化物半導體膜303a的表面附近(或與導電膜之間的介面附近)的區域304b非晶化。或者，藉由對氧化物半導體膜303a表面進行電漿處理，使氧化物半導體膜的表面的區域304b非晶化。
藉由之後的加熱處理使存在於氧化物半導體膜303a的區域304a(尤其是，與閘極電極層301重疊的區域)中的氫移動到結晶結構變成無序的區域304b中。由此，可以降低包含在氧化物半導體膜303a的區域304a的氫濃度。注意，由於氫移動而氫濃度得到提高的區域304b可以用作低電阻區。
另外，氧化物半導體膜303a以與包括氧過剩區域的氧化物絕緣膜(至少與絕緣膜306)接觸的方式設置。藉由加熱處理，可以將氧從氧化物絕緣膜脫離並將脫離的氧 供應到氧化物半導體膜303a。由此，可以降低氧化物半導體膜303a的區域304a的氧缺損。
在氧化物半導體膜303a的區域304a中，藉由減少氫濃度及氧缺損，可以抑制載流子的產生。由此，由於可以抑制寄生通道的形成，所以可以抑制臨界電壓向負方向漂移。
根據本發明的一個方式，可以對使用氧化物半導體膜的電晶體310及電晶體320賦予穩定的電特性來提供可靠性高的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式3
在本實施方式中，參照圖5A至圖5C說明半導體裝置的其他方式。另外，省略與上述實施方式相同的部分或具有相同功能的部分以及相同的製程的重複說明。
圖5A至圖5C所示的電晶體330是底閘極結構的一個例子。圖5A是電晶體330的平面圖，圖5B是沿圖5A的C1-C2的剖面圖(通道長度L方向的剖面圖)，圖5C是沿圖5A的D1-D2的剖面圖(通道寬度W方向的剖面圖)。另外，在圖5A中，為了方便起見，省略電晶體330的構成要素的一部分(例如，閘極絕緣膜302等)而進行圖示。
圖5A至圖5C所示的電晶體330包括：設置在具有 絕緣表面的基板300上的閘極電極層301；設置在閘極電極層301上的閘極絕緣膜302；設置在閘極絕緣膜302上的與閘極電極層301重疊的區域中的氧化物半導體膜；以及以與氧化物半導體膜接觸的方式設置的源極電極層305a及汲極電極層305b。另外，以覆蓋電晶體330的方式設置有絕緣膜306、絕緣膜307以及平坦化絕緣膜308。
在圖5A至圖5C所示的電晶體330中，在本實施方式中，氧化物半導體膜由氧化物半導體膜303a及氧化物半導體膜311a的兩層形成。
氧化物半導體膜303a及氧化物半導體膜311a至少包含銦。尤其是，較佳為包含銦和鋅。
在本實施方式中，在氧化物半導體膜303a為CAAC-OS膜且氧化物半導體膜311a為非晶膜的情況下進行說明，但是氧化物半導體膜303a也可以為單晶、多晶或非晶膜。
在氧化物半導體膜303a中，在與閘極電極層301重疊的區域形成通道。因此，氧化物半導體膜303a較佳為即使結晶狀態如何都減少水或氫等雜質且減少氧缺損來高度純化的區域。被高度純化的氧化物半導體是i型(本質半導體)或無限趨近於i型。由此，將上述氧化物半導體用於形成通道的區域的電晶體具有關態電流顯著低的特性。此外，藉由將上述氧化物半導體用於形成通道的區域，可以抑制電晶體的臨界電壓向負方向漂移。
明確而言，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的被高度純化的氧化物半導體的氫濃度值低於5×1018/cm3，較佳為5×1017/cm3以下，更佳為1×1016/cm3以下。另外，藉由霍爾效應測量可以測量的氧化物半導體膜的載流子密度低於1×1014/cm3，較佳為低於1×1012/cm3，更佳低於1×1011/cm3。另外，氧化物半導體的帶隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。使用充分降低水或氫等雜質的濃度且減少氧缺損來高度純化的氧化物半導體的電晶體具有關態電流顯著低的特性。此外，藉由將上述氧化物半導體用於形成通道的區域，可以抑制臨界電壓向負方向漂移。
另外，在氧化物半導體膜311a中，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的氫濃度值為5×1018/cm3以上。
另外，在氧化物半導體膜311a中，除了氫以外，例如可能包含元素週期表中的第15族元素(例如氮、磷及砷)、元素週期表中的第13族元素(例如，硼、鋁、鎵及銦)、鎢、鉬及稀有元素(例如氦、氖、氬及氙)中的一種或多種。
藉由將上述元素包含在氧化物半導體膜311a中，與氧化物半導體膜303a相比，可以提高導電性。由此，可以將氧化物半導體膜311a用作低電阻區。
在氧化物半導體膜303a中，藉由減少氧缺損及氫， 可以抑制載流子的產生。由此，由於可以抑制寄生通道的形成，所以可以抑制臨界電壓向負方向漂移。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式4
在本實施方式中，參照圖6A至圖7D說明包括圖5A至圖5C所示的電晶體330的半導體裝置的製造方法的一個例子。另外，省略與上述實施方式相同的部分或具有相同功能的部分以及相同的製程的重複說明。
首先，與圖2A的製程同樣地，在基板300上形成成為閘極電極層(包括使用與其相同的層形成的佈線)的導電膜。接著，利用光微影製程在導電膜上形成光阻遮罩，並對導電膜進行選擇性的蝕刻來形成閘極電極層301。然後，在閘極電極層301上形成閘極絕緣膜302(參照圖6A)。
接著，與圖2B的製程同樣地，在閘極絕緣膜302上形成氧化物半導體膜303。然後，在氧化物半導體膜303上形成氧化物半導體膜311(參照圖6B)。
在本實施方式中，氧化物半導體膜303形成為CAAC-OS膜，氧化物半導體膜311形成為非晶膜。此外，氧化物半導體膜311的厚度較佳為1nm以上且小於10nm。
此外，用來脫水化或脫氫化的加熱處理在形成氧化物 半導體膜303之後、在形成氧化物半導體膜311之後、將氧化物半導體膜303及氧化物半導體膜311加工為島狀之後中的任一時序進行即可。另外，用來脫水化或脫氫化的加熱處理既可以進行多次，又可以兼作其他加熱處理。
藉由在將氧化物半導體膜303及氧化物半導體膜311加工為島狀之前，至少在氧化物半導體膜303覆蓋閘極絕緣膜302的狀態下進行加熱處理，可以防止包含在閘極絕緣膜302中的氧因加熱處理而釋放到外部。
接著，與圖2C的製程同樣地，藉由光微影製程在氧化物半導體膜311上形成光阻遮罩，選擇性地進行蝕刻來形成島狀氧化物半導體膜311a及氧化物半導體膜303a(參照圖6C)。
接著，與圖2D的製程同樣地，在閘極電極層301、閘極絕緣膜302及氧化物半導體膜311a上形成後面成為源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜305(參照圖6D)。
在氧化物半導體膜303a是CAAC-OS膜的情況下，由於形成導電膜305而導致與導電膜305的介面附近的區域中的結晶部的結晶結構變成無序。由此，與在導電膜305的介面附近的區域以外的氧化物半導體膜303a的剩餘的部分中相對於非晶部的結晶部的比率相比，與導電膜305的介面附近的區域中的相對於非晶部的結晶部的比率降低。另外，在氧化物半導體膜303a是單晶或多晶等具有結晶性的膜的情況下，由於氧化物半導體膜303a的與導電 膜305的介面附近的區域中的結晶的結晶結構變成無序，而導致結晶性降低並根據情況非晶化。
在本實施方式中，由於氧化物半導體膜311a為非晶膜，所以有時存在多個懸空鍵、晶格變形、空位、氧缺損。此外，在氧化物半導體膜311a為非晶膜的情況下，當形成導電膜305時，在氧化物半導體膜311a中有時形成懸空鍵、晶格變形、空位、氧缺損。
於是，使氫移動到氧化物半導體膜311a中的懸空鍵、晶格的變形、空孔以及氧缺損中。藉由對氧化物半導體膜303a及氧化物半導體膜311a進行加熱處理，包含在氧化物半導體膜303a中的氫被吸引到氧化物半導體膜311a中。
用來使氫移動到氧化物半導體膜311a中的加熱處理例如以100℃以上且基板的應變點以下的溫度，較佳為以200℃以上且400℃以下的溫度進行。
藉由進行加熱處理將包含在氧化物半導體膜303a中的氫吸引到氧化物半導體膜311a中，可以降低氧化物半導體膜303a中的氫濃度。另外，因為移動到氧化物半導體膜311a中的氫被固定，所以該氫不容易再次擴散到氧化物半導體膜303a中。由此，由於氫吸引到氧化物半導體膜311a中，所以氫濃度得到提高。當氧化物半導體膜311a的氫濃度得到提高時，與氧化物半導體膜303a的區域304a相比，可以提高導電性。結果，可以將氧化物半導體膜311a用作低電阻區。
用來使氫移動到氧化物半導體膜311a中的加熱處理既可在形成源極電極層及汲極電極層之後進行，又可在形成源極電極層及汲極電極層之前後進行。另外，用來使氫從氧化物半導體膜303a移動到氧化物半導體膜311a中的加熱處理既可進行多次，又可兼作其他加熱處理。
接著，藉由光微影製程在導電膜305上形成光阻遮罩，並且對導電膜305選擇性地進行蝕刻來形成源極電極層305a及汲極電極層305b(參照圖7A)。此時，氧化物半導體膜311a被露出。在形成源極電極層305a及汲極電極層305b之後，去除光阻遮罩。
由於氫吸引到氧化物半導體膜311a，所以氧化物半導體膜311a中的氫濃度比氧化物半導體膜303a高。因此，當在氧化物半導體膜311a的氫濃度高的狀態下製造電晶體時，有時給該電晶體帶來負面影響。例如，當在氧化物半導體膜303a上例如在形成有背通道的區域中存在有氫濃度高的區域時，有可能由於在該區域中蓄積起因於氫或氧缺損產生的載流子，而導致寄生通道被形成，容易產生洩漏電流，並且臨界電壓變動。
另外，作為形成在氧化物半導體膜311a上的導電膜305的蝕刻，較佳為採用使用包含鹵素的蝕刻氣體的電漿處理。但是，當氧化物半導體膜暴露於包含鹵素的蝕刻氣體時，有可能氧化物半導體膜311a中的氧被包含在上述蝕刻氣體中的鹵素(例如，氯、氟)抽出，而有可能導致在經過電漿處理的氧化物半導體膜311a的表面附近形成 氧缺損。另外，當在蝕刻製程之後氧化物半導體膜311a表面及其附近殘留有包含在該蝕刻氣體中的鹵素時，有可能在氧化物半導體膜311a中形成氧缺損。當在氧化物半導體膜311a中產生氧缺損時，氧化物半導體膜311a的頂面(背通道)一側及側端部被低電阻化(n型化)而有可能導致寄生通道的形成。
另外，當形成導電膜305時，有時包含在導電膜305中的元素添加到氧化物半導體膜311a中。
於是，為了防止氧化物半導體膜的背通道一側及側端部低電阻化而形成寄生通道，去除由於源極電極層305a及汲極電極層305b的形成而露出的氧化物半導體膜311a(參照圖7B)。在氧化物半導體膜311a的去除製程中，較佳為使氧化物半導體膜303a的蝕刻條件最適化以防止氧化物半導體膜303a被蝕刻而消失或斷開。
氧化物半導體膜311a的去除製程與在圖3B的製程中說明的氧化物半導體膜303a的區域304b的去除製程同樣地進行即可，在此省略詳細說明。
藉由在氧化物半導體膜303a的側端部及形成有背通道的區域中，去除結晶部或結晶被破壞的氫濃度比氧化物半導體膜303a高的氧化物半導體膜311a，可以使氫濃度得到降低的氧化物半導體膜303a露出。由此可以防止寄生通道的形成，並且可以抑制洩漏電流的產生及臨界電壓的變動。另外，即使在氧化物半導體膜303a與源極電極層305a或汲極電極層305b之間的介面附近的區域中，氫 濃度高，並且存在有鹵素，也可以將該區域用作低電阻區。
藉由在氧化物半導體膜303a的側端部及形成有背通道的區域中去除氧化物半導體膜311a，可以還去除當加工源極電極層305a及汲極電極層305b時產生的污染物及當去除光阻遮罩時產生的污染物。
藉由以上製程，可以製造電晶體330(參照圖7B)。
接著，與圖3C的製程同樣地，在氧化物半導體膜303a、源極電極層305a及汲極電極層305b上形成絕緣膜306(參照圖7C)。接著，藉由在對絕緣膜306進行氧摻雜處理之後形成鋁膜，還對鋁膜進行氧摻雜處理，形成作為鋁膜的氧化物的氧化鋁膜。將該氧化鋁膜用作絕緣膜307。
接著，與圖3D的製程同樣地，在絕緣膜307上形成平坦化絕緣膜308。
藉由上述步驟，可以製造包括電晶體330的半導體裝置(參照圖7D)。
在根據本發明的一個方式的半導體裝置的製造方法中，氧化物半導體膜由氧化物半導體膜303a及氧化物半導體膜311a的兩層形成。氧化物半導體膜311a為非晶膜。
藉由之後的加熱處理，存在於氧化物半導體膜303a(尤其是，與閘極電極層301重疊的區域)中的氫吸引到該非晶膜的氧化物半導體膜311a中。由此，可以降低包含在氧化物半導體膜303a中的氫濃度。注意，由於氫吸 引而氫濃度得到提高的氧化物半導體膜311a用作低電阻區。
另外，氧化物半導體膜303a設置為與包括氧過剩區域的氧化物絕緣膜(至少與絕緣膜306)接觸。藉由加熱處理，可以將氧從氧化物絕緣膜脫離並將脫離的氧供應到氧化物半導體膜303a。由此，可以降低氧化物半導體膜303a中的氧缺損。
在氧化物半導體膜303a中，藉由降低氫濃度或減少氧缺損，可以抑制載流子的產生。由此，由於可以抑制寄生通道的形成，所以可以抑制臨界電壓向負方向漂移。
根據本發明的一個方式，可以對使用氧化物半導體膜的電晶體330賦予穩定的電特性來提供可靠性高的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式5
在本實施方式中，參照圖8A至圖11C以及圖22說明半導體裝置的其他方式。在本實施方式中，作為半導體裝置的一個例子表示包括氧化物半導體膜的電晶體。
電晶體既可以採用形成有一個通道形成區的單閘結構，又可以採用形成有兩個通道形成區的雙閘(double gate)結構，還可以採用形成有三個通道形成區的三閘結構。此外，還可以採用在通道形成區的上下隔著閘極絕緣膜設 置有兩個閘極電極層的雙閘(dual gate)結構。
圖8A至圖8C所示的電晶體410是底閘極結構之一(也稱為反交錯型電晶體)的電晶體的一個例子。圖8A是電晶體410的平面圖，圖8B是沿圖8A的E1-E2的剖面圖(通道長度L方向的剖面圖)，圖8C是沿圖8A的F1-F2的剖面圖(通道寬度W方向的剖面圖)。另外，在圖8A中，為了方便起見，省略電晶體410的構成要素的一部分(例如，閘極絕緣膜402等)而進行圖示。
圖8A至圖8C所示的電晶體410包括：設置在具有絕緣表面的基板400上的閘極電極層401；設置在閘極電極層401上的閘極絕緣膜402；設置在閘極絕緣膜402上的與閘極電極層401重疊的區域中的氧化物半導體膜403；以及以與氧化物半導體膜403接觸的方式設置的源極電極層405a及汲極電極層405b。另外，以覆蓋電晶體410的方式設置有絕緣膜406、絕緣膜407以及平坦化絕緣膜408。
氧化物半導體膜403至少包含銦。尤其是，較佳為包含銦和鋅。另外，作為降低使用該氧化物半導體的電晶體的電特性的偏差的穩定劑，除了上述元素以外，還包含鎵(Ga)、錫(Sn)、蛤(Hf)、鋁(Al)、鋯(Zr)中的任一種或多種。
注意，在此，例如In-Ga-Zn類氧化物是指以In、Ga及Zn為主要成分的氧化物，並且對於In、Ga及Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬 元素。
在圖8A至圖8C所示的電晶體410中，氧化物半導體膜403包括第一層403a及第二層403b。
作為第一層403a及第二層403b使用具有彼此不同的組成的氧化物半導體。例如，也可以作為第一層403a及第二層403b使用包含彼此不同的元素的氧化物半導體。此外，也可以使第一層403a的構成元素與第二層403b的構成元素同一但兩者的組成不同。
此時，離閘極電極層遠一側(背通道一側)的第二層403b為包含多量的鎵(Ga)等的穩定劑的層。，由於Ga的氧缺損的形成能比In大，所以不容易產生氧缺損。因此，使用該氧化物半導體膜的電晶體源自氧缺損的載流子少，所以可以實現關態電流低的電晶體。此外，可以實現電特性的偏差少的可靠性高的電晶體。
例如，當使用In-Ga-Zn類氧化物時，較佳為使氧化物半導體膜的第二層403b中的Ga的含有率比第一層403a大。或者，較佳為使第二層403b中的Ga的含有率與In大致相同或比In大。例如，可以將第二層403b的組成設定為In：Ga：Zn=1：1：1或其組成附近、In：Ga：Zn=1：3：2或其組成附近。
此外，離閘極電極層近一側(通道一側)的第一層403a為包含多量的銦(In)的層。在氧化物半導體中，由於重金屬的s軌道主要有助於載流子傳導並藉由使In的含有率增多來呈現s軌道的重疊較多的傾向，所以含多量 的In的氧化物半導體可以具有高載流子遷移率。
例如，當使用In-Ga-Zn類氧化物時，較佳為使氧化物半導體膜的第一層403a中的In的含有率比第二層403b大。或者，較佳為使第一層403a中的In的含有率比Ga的含有率大。例如，可以將第一層403a的組成設定為In：Ga：Zn=3：1：2或其組成附近、In：Ga：Zn=2：1：3或其組成附近。
像這樣，藉由背通道一側使用包含多量的Ga等的穩定劑的氧化物半導體，並且通道一側使用包含多量的In的氧化物半導體，可以在關態電流低的可靠性高的電晶體中進一步提高場效應遷移率。
此外，在本說明書等中，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成近於原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成是指a、b、c滿足(a-A)2+(b-B)2+(c-C)2 r2的關係。r例如可以為0.05。其他氧化物也是同樣的。
另外，氧化物半導體膜403較佳為CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是非單晶並具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下該結晶部的尺寸為能夠容納於一個邊長小於100nm的立方體的尺寸。另外，在使用透射電子顯微鏡(TEM： Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。再者，在某個結晶部與其他結晶部鄰近的情況下，其邊界不明確。另外，不能利用TEM在CAAC-OS膜中觀察到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶之間可以a軸與b軸的方向不同。在本說明書中，當只記載“垂直”時，包括85°以上且95°以下的範圍。另外，當只記載“平行”時，包括-5°以上且5°以下的範圍。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。結晶部藉由進行成膜或進行成膜後的加熱處理等的晶化處理來形成。
在使用CAAC-OS膜的電晶體中，因照射可見光或紫 外光而產生的電特性變動小。因此，該電晶體的可靠性高。
另外，在本實施方式中，氧化物半導體膜403為CAAC-OS膜而進行說明，但是，氧化物半導體膜403也可以為單晶或多晶(polycrystal)。
在圖8A至圖8C所示的電晶體410中，第一層403a包括區域403a1及區域403a2。另外，第二層403b包括區域403b1及區域403b2。此外，在氧化物半導體膜403中，與源極電極層405a及汲極電極層405b的介面附近的區域為區域403a2及區域403b2。此外，其他區域為區域403a1及區域403b1。例如，可以將與源極電極層405a及汲極電極層405b的介面附近的區域403a2及區域403b2稱為第一區。此外，可以將其他區域403a1及區域403b1稱為第二區。
氧化物半導體膜403的區域403a1及區域403b1中的相對於非晶部的結晶部的比率比區域403a2及區域403b2中的相對於非晶部的結晶部的比率高。區域403a2及區域403b2中的相對於非晶部的結晶部的比率比區域403a1及區域403b1中的相對於非晶部的結晶部的比率低。
區域403a1及區域403b1可以為CAAC-OS膜、單晶膜或多晶膜。此外，區域403a2及區域403b2的非晶部的比率比區域403a1及區域403b1高，區域403a2及區域403b2的整個區域也可以為非晶部。
在圖8A至圖8C中，區域403a1及區域403b1成為 通道形成區。區域403a2及區域403b2由於與源極電極層405a或汲極電極層405b重疊，所以不成為通道形成區。如上所述，藉由將CAAC-OS膜、單晶膜或多晶膜用於通道形成區，可以抑制洩漏電流的產生或臨界電壓的變動。
另外，當區域403a2及區域403b2的至少一方為非晶氧化物半導體時，可以緩和氧化物半導體膜403的內部應力或來自外部的應力，降低電晶體的特性偏差，進一步提高電晶體的可靠性。
此外，區域403a1及區域403b1可以藉由降低水或氫等雜質且降低氧缺損來成為高度純化的區域。此外，可以將區域403a2及區域403b2用作低電阻區。
與閘極電極層401重疊而不與源極電極層或汲極電極層重疊的區域403a1及區域403b1成為通道形成區。區域403a1及區域403b1較佳為減少水或氫等雜質且減少氧缺損來高度純化的區域。被高度純化的氧化物半導體(purified OS)是i型(本質半導體)或無限趨近於i型。由此，將上述氧化物半導體用於形成通道的區域的電晶體具有關態電流顯著低的特性。
明確而言，可以利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的區域403a1及區域403b1的氫濃度值為低於5×1018/cm3，較佳為5×1017/cm3以下，更佳為1×1016/cm3以下。另外，可以藉由霍爾效應測量可以測量的氧化物半導體膜的載流子密度為低於1×1014/cm3，較佳為低於1×1012/cm3，更佳低於 1×1011/cm3。另外，氧化物半導體的帶隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。藉由將充分降低水或氫等雜質的濃度且減少氧缺損來高度純化的氧化物半導體用於形成通道的區域，可以降低電晶體的關態電流。
另外，在氧化物半導體膜403與源極電極層405a或汲極電極層405b接觸的介面附近的區域403a2及區域403b2中，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的氫濃度值較佳為5×1018/cm3以上。可以將氧化物半導體膜403的區域403a2及區域403b2用作低電阻區。
另外，在氧化物半導體膜403與源極電極層405a或汲極電極層405b接觸的介面附近的區域403a2及區域403b2中，除了氫以外，例如可能包含元素週期表中的第15族元素(例如氮、磷及砷)、元素週期表中的第13族元素(例如，硼、鋁、鎵及銦)、鎢、鉬及稀有氣體元素(例如氦、氖、氬及氙)中的一種或多種。
藉由將上述元素包含在氧化物半導體膜403的區域403a2及區域403b2中，與區域403a1及區域403b1相比，可以提高導電性。由此，可以將氧化物半導體膜403的區域403a2及區域403b2用作低電阻區。
在氧化物半導體膜403的區域403a1及區域403b1中，藉由減少通道形成區的氧缺損及氫，可以抑制載流子的產生。由此，由於可以抑制寄生通道的形成，所以可以抑制臨界電壓向負方向漂移。
另外，在圖8A至圖8C中，將氧化物半導體膜403分為區域403a1、區域403a2、區域403b1、區域403b2，這意味著在電特性方面在功能上分為四個區域。就是說，即使只有一層，也在層的內部存在有在功能上被分離的四個區域即可，不一定需要在四個區域存在明確的邊界。
另外，在圖8A至圖8C中採用第一層403a及第二層403b的兩層結構，但是也可以層疊三層以上的氧化物半導體膜。例如，也可以層疊三層以上的彼此不同組成的氧化物半導體膜。此外，也可以層疊三層以上的構成元素同一但組成不同的氧化物半導體膜。
另外，在圖8A至圖8C中，第一層403a包括區域403a1及區域403a2，第二層403b包括區域403b1及區域403b2，區域403a2只存在於與源極電極層405a或汲極電極層405b重疊的區域的氧化物半導體膜403的側端部，但是不侷限於此。
例如，如圖9A至圖9C所示，第二層403b的整個區域也可以為非晶部的比率比結晶部的比率高的區域或者都為非晶部所占的區域(區域403b2)。此外，第二層403b的整個區域也可以為低電阻區(區域403b2)。
此外，如圖10A至圖10C所示，第二層403b的整個區域為第二區403b2，並且區域403a2除了存在於氧化物半導體膜403的側端部以外還可以存在於與源極電極層405a或汲極電極層405b重疊的區域。
此外，如圖11A至圖11C所示，第一層403a及第二 層403b也可以分別由區域403a2及區域403b2構成。
另外，也可以採用由多個結晶性高的區域夾著結晶性低的區域的結構。此外，也可以採用交替層疊結晶性高的區域及結晶性低的區域的結構。同樣地，也可以採用由高度純化的區域夾著低電阻區的結構。此外，也可以採用交替層疊高度純化的區域及低電阻區的結構。
與氧化物半導體膜403接觸地設置的絕緣膜406較佳為氧化矽、氧化鎵、氧化鋁、氧氮化矽、氧氮化鋁等的氧化物絕緣膜。此外，由於絕緣膜406與氧化物半導體膜403接觸，所以絕緣膜406較佳為具有氧過剩區域。
與絕緣膜406接觸地設置的絕緣膜407較佳為氧透過性低的膜。例如，作為絕緣膜407的材料較佳為使用氧化鋁、氮化矽等。藉由作為絕緣膜407使用氧透過性低的膜，可以抑制包含在絕緣膜406中的氧釋放到外部。此外，絕緣膜407較佳為氫透過性低的膜。藉由作為絕緣膜407使用氫透過性低的膜，即使從外部混入氫，也可以防止氫擴散到氧化物半導體膜403。
此外，當作為絕緣膜407使用氧化鋁膜時，較佳為將氧化鋁膜的電阻率設定為1×1010Ωm以上且1×1019Ωm以下(較佳為1×1010Ωm以上且1×1018Ωm以下，更佳為1×1011Ωm以上且1×1015Ωm以下)。或者，較佳為在氧化鋁膜上層疊氧化鈦膜或氧化鎂膜，將該氧化鈦膜或氧化鎂膜的電阻率設定為1×1010Ωm以上且1×1019Ωm以下(較佳為1×1010Ωm以上且1×1018Ωm以下，更佳為1×1011Ωm 以上且1×1015Ωm以下)。藉由作為絕緣膜407設置具有上述電阻率的膜，可以防止半導體裝置的靜電損壞。
此外，藉由將氧化鋁膜設定為高密度(膜密度為3.2g/cm3以上，較佳為3.6g/cm3以上)，可以對電晶體410賦予穩定的電特性，所以是更佳的。膜密度可以利用盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)或X射線反射(XRR：X-Ray Reflection)測量。
當氧化鋁膜的組成以Al2Ox表達時，較佳為使用x為1以上且3.5以下的氧化鋁膜。
也可以在絕緣膜407上形成成為層間絕緣膜(保護絕緣膜、平坦化絕緣膜)的絕緣膜。藉由設置層間絕緣膜(保護絕緣膜、平坦化絕緣膜)，可以緩和對於薄膜的絕緣膜407的應力。因此，可以防止絕緣膜407的損壞。
圖8A至圖8C示出在絕緣膜407上設置有平坦化絕緣膜408的情況。作為平坦化絕緣膜408的材料可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯樹脂等有機材料。藉由設置平坦化絕緣膜408可以降低起因於電晶體410的表面凹凸。
此外，當作為絕緣膜407使用氫透過性低的絕緣膜時，可以防止氫或水從平坦化絕緣膜408釋放到氧化物半導體膜403。
接著，參照圖22說明其一部分與圖8A至圖8C所示的半導體裝置不同的半導體裝置。另外，省略與圖8A至 圖8C相同的部分或具有相同功能的部分的重複說明。
在圖22所示的半導體裝置中設置有電晶體440及端子426。
圖22所示的電晶體440是具有與圖8A至圖8C所示的電晶體410同樣的氧化物半導體膜的底閘極結構的電晶體。
圖22所示的電晶體440的閘極電極層由氮化鉭膜421a、銅膜422a及鉬膜423a的三層結構構成。此外，端子426的閘極佈線也由氮化鉭膜421b、銅膜422b及鉬膜423b的三層結構構成。
藉由作為閘極電極層及閘極佈線使用銅膜422a、422b，可以降低佈線電阻。此外，藉由在銅膜422a、422b上分別層疊鉬膜423a、423b，可以抑制銅擴散到閘極絕緣膜及氧化物半導體膜403。另外，由於鉬膜的功函數比氧化物半導體膜高，所以作為閘極電極層使用鉬膜，可以使電晶體440的臨界電壓向正方向漂移，因此是較佳的。
另外，在圖22所示的電晶體440中，閘極絕緣膜由氮化矽膜424、氧氮化矽膜425的兩層結構構成。
藉由作為閘極絕緣膜使用氮化矽膜424，可以抑制金屬或水等從基板400、閘極電極層、閘極佈線侵入到氧化物半導體膜403。
此外，在圖22所示的端子426中，在閘極絕緣膜中設置有開口，藉由該開口而閘極佈線與電極層405c連 接。
此外，與圖8A至圖8C所示的半導體裝置同樣地，在圖22所示的半導體裝置中，以覆蓋電晶體440及端子426上的方式也設置有絕緣膜406、絕緣膜407及平坦化絕緣膜408。作為絕緣膜406例如較佳為使用具有氧過剩區域的氧氮化矽膜，作為絕緣膜407例如較佳為使用氧化鋁膜，作為平坦化絕緣膜408例如較佳為使用丙烯酸樹脂的膜。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式6
在本實施方式中，參照圖12A至圖13D說明包括圖8A至圖8C所示的電晶體410的半導體裝置的製造方法的一個例子。
首先，準備具有絕緣表面的基板400。
對可用作基板400的基板沒有特別的限制，但是基板400需要至少具有能夠承受後面進行的加熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，也可以採用：以矽、碳化矽等為材料的單晶半導體基板或多晶半導體基板；以矽鍺等為材料的化合物半導體基板；或SOI基板等，並且也可以在這些基板上設置有半導體元件。
另外，作為基板400也可以使用撓性基板來製造半導體裝置。為了製造具有撓性的半導體裝置，既可以直接在撓性基板上製造包括氧化物半導體膜403的電晶體410，又可以在其他製造基板上製造包括氧化物半導體膜403的電晶體410，然後將該電晶體從製造基板剝離且轉置到撓性基板上。注意，為了將電晶體從製造基板剝離並轉置到撓性基板上，較佳為在製造基板與包括氧化物半導體膜403的電晶體410之間設置剝離層(例如，鎢)。
接著，也可以在基板400上形成用作基底膜的絕緣膜。作為絕緣膜，可以藉由電漿CVD法或濺射法並使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵等氧化物絕緣材料；氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等氮化物絕緣材料；或它們的混合材料來形成單層或疊層的絕緣膜。
作為絕緣膜，例如較佳為使用氮化矽膜和氧氮化矽膜的疊層結構。藉由使用氮化矽膜，可以抑制金屬和氫等從基板侵入到後面形成的氧化物半導體膜。另外，藉由使用氧氮化矽膜，可以當後面形成閘極電極層時抑制由於蝕刻而基板400的一部分被去除且基板400的成分侵入到後面形成的氧化物半導體膜。
接著，在基板400上形成用作閘極電極層(包括用與此相同的層形成的佈線)的導電膜。
可以藉由濺射法或電漿CVD法形成導電膜。作為導電膜可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等的 金屬材料或以這些材料為主要成分的合金材料。另外，作為導電膜可以使用氧化銦-氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦-氧化鋅以及添加有氧化矽的銦錫氧化物等導電材料。另外，作為導電膜可以使用上述導電材料形成單層結構或疊層結構。
在形成單層結構的導電膜的情況下，例如形成膜厚度為100nm的鎢膜，即可。在形成疊層結構的導電膜的情況下，例如形成膜厚度為30nm的氮化鎢膜、膜厚度為200nm的銅膜以及膜厚度為30nm的鎢膜，即可。另外，也可以形成膜厚度為30nm的鉬膜代替膜厚度為30nm的鎢膜。藉由使用銅膜，可以降低佈線電阻。另外，藉由在銅膜上形成鎢膜或鉬膜，可以防止銅擴散。另外，由於鎢膜或鉬膜的功函數比氧化物半導體高，所以當作為閘極電極層使用鎢膜或鉬膜時，可以使電晶體的臨界電壓向正方向漂移，因此是較佳的。注意，後面形成的閘極絕緣膜只要能夠防止銅擴散，就也可以不形成鎢膜及鉬膜。
接著，利用光微影製程在導電膜上形成光阻遮罩，並藉由選擇性的蝕刻形成閘極電極層401。在形成閘極電極層401之後，去除光阻遮罩。作為導電膜的蝕刻，可以使用乾蝕刻和濕蝕刻中的一者或兩者。
這裏，也可以進行去除當去除光阻遮罩時生成的污染物的處理(雜質去除處理)。作為雜質去除處理，可以利用：使用氧、一氧化二氮或稀有氣體(典型的有氬)的電 漿處理；或者使用稀釋氫氟酸、水、顯影液或TMAH溶液的溶液處理等。
接著，也可以對基板400及閘極電極層401進行加熱處理。例如，也可以利用電爐以350℃以上且500℃以下的溫度進行30分鐘至1小時的加熱處理。藉由加熱處理，可以去除包含在基板400及閘極電極層401中的氫及水等。
注意，加熱處理裝置不侷限於電爐，還可以利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射加熱被處理物的裝置。例如，可以使用LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置、GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是利用高溫的氣體進行加熱處理的裝置。作為高溫氣體，使用氬等的稀有氣體或氮那樣的即使進行加熱處理也不與被處理物起反應的惰性氣體。例如，在使用GRTA裝置進行加熱處理的情況下，以650℃進行1分鐘至5分鐘的加熱處理，即可。
接著，在閘極電極層401上形成閘極絕緣膜402(參照圖12A)。
注意，為了提高閘極絕緣膜402的覆蓋性，也可以對閘極電極層401表面進行平坦化處理。尤其是當作為閘極 絕緣膜402使用厚度較薄的絕緣膜時，較佳閘極電極層401表面具有良好的平坦性。
將閘極絕緣膜402的厚度設定為1nm以上且300nm以下，並且可以適當地利用濺射法、MBE法、CVD法、PECVD法、脈衝雷射沉積法、ALD法等。
作為閘極絕緣膜402可以使用氧化矽、氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁或氮氧化矽。此外，藉由作為閘極絕緣膜402使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0、y>0))、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料，可以降低閘極漏電流。另外，閘極絕緣膜402可以使用上述材料形成單層結構或疊層結構。
在形成單層結構的閘極絕緣膜402的情況下，形成膜厚度為200nm的氧氮化矽膜，即可。另外，在形成疊層結構的閘極絕緣膜402的情況下，形成膜厚度為50nm的氮化矽膜和膜厚度為200nm的氧氮化矽膜，即可。藉由使用氮化矽膜，可以抑制金屬和水等從基板及閘極電極層401侵入到後面形成的氧化物半導體膜。
接著，也可以對基板400、閘極電極層401以及閘極絕緣膜402進行加熱處理。例如，使用GRTA裝置以650℃進行1分鐘至5分鐘的加熱處理，即可。另外，也可以利用電爐以350℃以上且500℃以下的溫度進行30分鐘至1小時的加熱處理。藉由加熱處理，可以去除包含在閘極 絕緣膜402中的氫及水等。
接著，也可以進行對閘極絕緣膜402引入氧的處理(也稱為氧摻雜處理或氧注入處理)。藉由進行引入氧的處理，包括氧過剩區域的閘極絕緣膜402被形成。
上述氧至少包含氧自由基、臭氧、氧原子、氧離子(包括分子離子、簇離子)中的任一種。藉由對進行了脫水化處理或脫氫化處理的閘極絕緣膜402進行氧摻雜處理，可以使閘極絕緣膜402中含有氧，也可以填補因上述熱處理而可能會脫離的氧，並且可以形成氧過剩區域。
作為對閘極絕緣膜402引入氧的方法，例如可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。另外，作為離子植入法，也可以使用氣體簇離子束。另外，既可對閘極絕緣膜402的整個表面藉由一次的處理進行氧的引入，又可例如使用線狀離子束進行氧的引入。在使用線狀離子束的情況下，藉由相對地移動(掃描)基板或離子束，能夠對閘極絕緣膜402的整個表面引入氧。另外，作為電漿處理也可以使用灰化處理。
作為氧的供應氣體，使用包含O的氣體即可，例如可以使用O2氣體、N2O氣體、CO2氣體、CO氣體、NO2氣體等。注意，也可以使氧的供應氣體中包含稀有氣體(例如Ar)。
另外，例如當藉由離子植入法進行氧的引入時，將氧的劑量較佳為設定為1×1013ions/cm2以上且5×1016ions/cm2以下，氧摻雜處理之後的閘極絕緣膜402 中的氧的含量較佳為超過閘極絕緣膜402的化學計量組成。另外，氧含量比上述化學計量組成多得多的區域存在於閘極絕緣膜402的一部分中，即可。另外，根據注入條件來適當地控制氧的注入深度，即可。
藉由以接觸於後面形成的氧化物半導體膜403的方式形成成為氧的供應源的包含過剩的氧的閘極絕緣膜402並後面進行加熱處理，來可以將氧從該閘極絕緣膜402脫離並供應到氧化物半導體膜403。由此，能夠減少氧化物半導體膜403中的氧缺損。
注意，對閘極絕緣膜402引入氧的處理既可在閘極絕緣膜402的加熱處理之前進行，又可在閘極絕緣膜402的加熱處理之前後進行。
接著，在閘極絕緣膜402上形成氧化物半導體膜403(參照圖12B)。
氧化物半導體膜403可以適當地利用濺射法、MBE法、CVD法、PECVD法、霧化CVD法(mist CVD method)、脈衝雷射沉積法、ALD法等形成。
較佳為用作氧化物半導體膜403的氧化物半導體至少包含銦(In)。尤其是較佳為包含銦及鋅(Zn)。另外，作為降低使用該氧化物半導體的電晶體的電特性的偏差的穩定劑，除了上述元素以外較佳為還包含鎵(Ga)。另外，作為穩定劑較佳為包含錫(Sn)、鉿(Hf)、鋁(Al)、鋯(Zr)中的任何一種或多種。
另外，作為其他穩定劑，也可以包含鑭系元素的鑭( La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的任何一種或多種。
例如，作為氧化物半導體可以使用三元金屬氧化物如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
作為離閘極電極層近一側(通道一側)的第一層403a的氧化物半導體膜的材料，可以使用包含多量的In的材料。例如，在使用In-Ga-Zn類氧化物的情況下，第一層403a中的In的含有率較佳為比Ga大。例如，可以將第一層403a的組成設定為In：Ga：Zn=3：1：2或其組成附近。
例如，在藉由濺射法形成第一層403a的情況下，使用組成為In：Ga：Zn=3：1：2的濺射靶材，即可。該濺射靶材的塊體電阻為3.2×10-3Ω．cm左右，並且靶材的顏色 是灰色。
作為離閘極電極層遠一側(背通道一側)的第二層403b的氧化物半導體膜的材料，可以使用包含多量的Ga的材料。例如，在使用In-Ga-Zn類氧化物的情況下，第二層403b中的Ga的含有率較佳為與In大致相同或比In大。例如，可以將第二層403b的組成設定為In：Ga：Zn=1：1：1或其組成附近。
例如，在藉由濺射法形成第二層403b的情況下，使用組成為In：Ga：Zn=1：1：1的濺射靶材，即可。該濺射靶材的塊體電阻為3.9×10-2Ω．cm左右，並且靶材的顏色是淡灰色。
像這樣，藉由改變用來形成氧化物半導體膜的材料，例如濺射靶材的組成，可以層疊組成不同的氧化物半導體膜。
另外，氧化物半導體膜403較佳為CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)膜。另外，氧化物半導體膜403也可以為單晶或多晶(polycrystal)。
另外，像CAAC-OS膜那樣的包括結晶部的氧化物半導體膜可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性，較佳為在平坦的表面上形成氧化物半導體膜403，明確地說，較佳的是，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更 佳為0.1nm以下的表面上形成氧化物半導體膜403。
注意，Ra是將JIS B 0601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維以使其能夠應用於曲面，可以將它表示為“將從基準面到指定面的偏差的絕對值平均而得的值”，以如下數式定義。
這裏，指定面是指成為測量粗糙度對象的面，並且是以座標(x1，y1，f(x1，y1))、(x1，y2，f(x1，y2))、(x2，y1，f(x2，y1))、(x2，y2，f(x2，y2))的四點表示的四角形的區域，指定面投影在xy平面的長方形的面積為S0，基準面的高度(指定面的平均高度)為Z0。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)測定Ra。
為了提高氧化物半導體膜403表面的平坦性，較佳為對閘極絕緣膜402中的與氧化物半導體膜403接觸的區域進行平坦化處理。對平坦化處理沒有特別的限制，而作為平坦化處理可以使用拋光處理(例如，化學機械拋光法(Chemical Mechanical Polishing：CMP))、乾蝕刻處理及電漿處理。
作為電漿處理，例如可以進行引入氬氣體來產生電漿的反濺射。反濺射是指使用RF電源在氬氛圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。藉由進行 反濺射，可以去除附著於閘極絕緣膜402表面的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以進行多次的拋光處理、乾蝕刻處理以及電漿處理，又可以將上述處理組合進行。此外，當組合進行時，對製程順序也沒有特別的限制，可以根據閘極絕緣膜402表面的凹凸狀態適當地設定。
較佳為將氧化物半導體膜403的膜厚度設定為1nm以上且200nm以下，更佳為5nm以上且50nm以下。另外，可以藉由適當地使用濺射法、分子束磊晶(MBE)法、CVD法、脈衝雷射沉積法、原子層沉積(ALD)法等形成氧化物半導體膜403。
另外，包含在氧化物半導體膜403中的氫濃度或水濃度較佳為盡可能地低。這是因為如下緣故：當氫濃度高時，包含在氧化物半導體中的元素與氫接合，氫的一部分成為施體，而產生作為載流子的電子。
因此，在形成氧化物半導體膜403的製程中，為了在氧化物半導體膜403中儘量不包含氫或水，較佳為作為形成氧化物半導體膜403的預處理，在濺射裝置的預熱室中對形成有閘極絕緣膜402的基板進行預熱，使附著在基板及閘極絕緣膜402中的氫或水等雜質脫離而排出。設置在預熱室中的排氣單元較佳是低溫泵。
此外，較佳為以在成膜時包含多量的氧的條件(例如，在氧為30%至100%的氛圍下利用濺射法進行成膜等)形成膜，使氧化物半導體膜403為包含多量的氧(較佳為 包含相對於在氧化物半導體為結晶狀態的化學計量的成分比氧的含有量過剩的區域)的膜。
作為在形成氧化物半導體膜403時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
在保持為減壓狀態的成膜室中保持基板。然後，在去除成膜室內的殘留水分的同時引入去除了氫和水的濺射氣體，使用上述靶材以130℃以上且700℃以下的溫度在閘極絕緣膜402上形成氧化物半導體膜403。為了去除成膜室內的殘留水分，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，作為排氣單元，也可以使用添加有冷阱的渦輪泵。因為在使用低溫泵進行排氣的成膜室中，例如氫原子、水(H2O)等包含氫原子的化合物等被排出(更佳的是，包含碳原子的化合物也被排出)，所以可以降低包含在該成膜室中形成的氧化物半導體膜403中的氫、水、羥基或氫化物等雜質的濃度。
另外，因為氧化物半導體膜403包括多個層即第一層403a和第二層403b的疊層結構，所以也可以每在形成各區域之後引入氧。作為氧的引入方法，可以使用氧氣氛圍下的熱處理、離子植入法、離子摻雜法、電漿浸沒離子植入法以及包含氧的氛圍下的電漿處理等。
藉由每在形成各層之後引入氧，可以提高降低氧化物半導體膜403內的氧缺損的效果。
注意，在本實施方式中，作為氧化物半導體膜403藉 由利用裝有AC電源裝置的濺射裝置的濺射法形成35nm厚的In-Ga-Zn類氧化物膜(也稱為IGZO膜)。在本實施方式中，使用原子比為In：Ga：Zn=3：1：2的In-Ga-Zn類氧化物靶材。注意，成膜條件為如下：氧及氬氛圍下(氧流量比率為50%)；壓力為0.4Pa；電源電力為0.5kW；以及基板溫度為200℃。
另外，較佳為在形成閘極絕緣膜402之後以將閘極絕緣膜402不暴露於大氣的方式連續形成閘極絕緣膜402和氧化物半導體膜403。藉由以將閘極絕緣膜402不暴露於大氣的方式連續形成閘極絕緣膜402和氧化物半導體膜403，可以防止氫或水分等雜質附著於閘極絕緣膜402表面。
這裏，也可以對氧化物半導體膜403進行用來去除氫(包括水及羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下，或低於基板的應變點。可以在減壓下或氮氛圍下等進行加熱處理。
在本實施方式中，將基板引入到加熱處理裝置之一的電爐中，在氮氛圍下以450℃對氧化物半導體膜403進行1小時的加熱處理，並且在氮及氧氛圍下以450℃對氧化物半導體膜403進行1小時的加熱處理。
注意，加熱處理裝置不侷限於電爐，還可以利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射加熱被處理物的裝置。例如，可以使用LRTA裝置、GRTA裝置等的RTA裝置。例如，作為加熱處理，也可以進行如下GRTA ，即將基板放入加熱為650℃至700℃的高溫的惰性氣體中，在加熱幾分鐘之後，將基板從惰性氣體中取出。
另外，在加熱處理中，較佳為在氮或氦、氖、氬等的稀有氣體中不包含水、氫等。或者，較佳為將引入到加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
另外，在藉由加熱處理對氧化物半導體膜403進行加熱之後，也可以對相同的爐內引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀進行測量時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。較佳為在氧氣體或一氧化二氮氣體中不包含水、氫等。或者，較佳為將引入到加熱處理裝置的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或一氧化二氮氣體供給由於脫水化或脫氫化處理中的雜質排出製程而同時被減少的構成氧化物半導體的主要成分材料的氧，可以減少氧化物半導體膜403的氧缺損。
注意，用來脫水化或脫氫化的加熱處理在將氧化物半導體膜加工為島狀之前或者在加工為島狀之後進行，即可 。另外，用來脫水化或脫氫化的加熱處理既可以進行多次，又可以兼作其他加熱處理。另外，藉由對氧化物半導體膜403進行加熱處理，可以提高氧化物半導體膜403的結晶性。
藉由在將氧化物半導體膜403加工為島狀之前，即在氧化物半導體膜覆蓋閘極絕緣膜402的狀態下進行用來脫水化或脫氫化的加熱處理，可以防止因加熱處理而將包含在閘極絕緣膜402中的氧釋放到外部。
接著，藉由光微影製程在氧化物半導體膜403上形成光阻遮罩，對氧化物半導體膜403選擇性地進行蝕刻來形成島狀氧化物半導體膜403(參照圖12C)。在形成島狀氧化物半導體膜403之後去除光阻遮罩。也可以藉由噴墨法形成用來形成島狀氧化物半導體膜403的光阻遮罩。當藉由噴墨法來形成光阻遮罩時，不使用光罩，因此可以減少製造成本。
作為氧化物半導體膜403的蝕刻，可以使用乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於氧化物半導體膜403的濕蝕刻的蝕刻劑，可以使用磷酸、醋酸以及硝酸的混合溶液等。此外，也可以使用ITO-07N(關東化學株式會社製造)。另外，也可以藉由ICP(Inductively Coupled Plasma：電感耦合電漿)蝕刻法的乾蝕刻進行蝕刻加工。
接著，在閘極絕緣膜402及氧化物半導體膜403上形成後面成為源極電極層及汲極電極層(包括使用與此相同 的層形成的佈線)的導電膜405(參照圖12D)。
可以藉由濺射法或電漿CVD法形成導電膜405。作為導電膜405可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等的金屬材料或以這些材料為主要成分的合金材料。另外，作為導電膜405可以使用氧化銦-氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦-氧化鋅以及添加有氧化矽的銦錫氧化物等導電材料。作為導電膜405可以用單層結構或疊層結構形成。
在本實施方式中，採用50nm厚的鎢膜、400nm厚的鋁膜以及100nm厚的鈦膜的三層結構形成導電膜405。
在氧化物半導體膜403是CAAC-OS膜的情況下，當形成導電膜405時，與導電膜405接觸的區域403a2及區域403b2的結晶結構變成無序。因此，區域403a2及區域403b2中的相對於非晶部的結晶部的比率比區域403a1及區域403b1中的相對於非晶部的結晶部的比率低。另外，有時區域403a2及區域403b2中的結晶部被破壞並都被非晶化。另外，在氧化物半導體膜403是具有結晶性如單晶或多晶等的膜的情況下，與導電膜405接觸的區域403a2及區域403b2的結晶的結晶結構變成無序而導致結晶性降低並有時被非晶化。
在氧化物半導體膜403中，結晶部或結晶的結晶結構變成無序的區域403a2及區域403b2形成在氧化物半導體膜403的表面至幾nm的厚度中。區域403a2及區域 403b2的結晶部或結晶的結晶結構變成無序，由此導致懸空鍵、晶格的變形、空孔以及氧缺損增加。
於是，使氫移動到區域403a2及區域403b2中的懸空鍵、晶格的變形、空孔以及氧缺損中。藉由對氧化物半導體膜403進行加熱處理，包含在氧化物半導體膜403的區域403a1中的氫利用熱移動並被吸引到區域403a2及區域403b2中。
用來使氫移動到氧化物半導體膜403的區域403a2及區域403b2中的加熱處理例如以100℃以上且基板的應變點以下的溫度，較佳為以200℃以上且400℃以下的溫度進行。
藉由利用加熱處理將包含在氧化物半導體膜403的區域403a1中的氫吸引到區域403a2及區域403b2中，可以降低區域403a1中的氫濃度。另外，因為移動到氧化物半導體膜403的區域403a2及區域403b2中的氫穩定化，所以該氫不容易再次擴散到區域403a1中。由此，在氧化物半導體膜403的區域403a2及區域403b2中，氫濃度得到提高。當區域403a2及區域403b2的氫濃度得到提高時，與區域403a1及區域403b1相比，可以提高區域403a2及區域403b2的導電性。結果，可以將氧化物半導體膜403的區域403a2及區域403b2用作低電阻區。
用來使氫從區域403a1移動到區域403a2及區域403b2中的加熱處理既可在形成源極電極層及汲極電極層之後進行，又可在形成源極電極層及汲極電極層之前後進 行。另外，用來使氫從區域403a1移動到區域403a2及區域403b2中的加熱處理既可進行多次，又可兼作其他加熱處理。
接著，藉由光微影製程在導電膜405上形成光阻遮罩，並且對導電膜405選擇性地進行蝕刻來形成源極電極層405a及汲極電極層405b(參照圖13A)。此時，氧化物半導體膜403的區域403a2及區域403b2被露出。在形成源極電極層405a及汲極電極層405b之後，去除光阻遮罩。導電膜405的蝕刻可以採用乾蝕刻和濕蝕刻中的一者或兩者。
因為由氧化物半導體膜403的區域403a2及區域403b2中的結晶部或結晶被破壞而導致懸空鍵、晶格的變形、空孔以及氧缺損增加，結果氫被吸引，所以氧化物半導體膜403的區域403a2及區域403b2中的氫濃度比區域403a1高。因此，當在存在有氫濃度高的區域403a2及區域403b2的狀態下製造電晶體時，有時給該電晶體帶來負面影響。例如，當在氧化物半導體膜403的側端部或背通道被形成的區域中存在有氫濃度高的區域時，有可能由於在該區域中蓄積起因於氧缺損或氫產生的載流子，而導致寄生通道被形成，容易產生洩漏電流，並且臨界電壓變動。
另外，作為形成在氧化物半導體膜403上的導電膜405的蝕刻，較佳為採用使用包含鹵素的蝕刻氣體的電漿處理。但是，當氧化物半導體膜暴露於包含鹵素的蝕刻氣 體時，有可能氧化物半導體膜403中的氧因被包含在上述蝕刻氣體中的鹵素(例如，氯、氟)抽出，而在經過電漿處理的氧化物半導體膜403的表面附近形成氧缺損。另外，當在蝕刻製程之後氧化物半導體膜403表面及其附近殘留有包含在蝕刻氣體中的鹵素時，有可能在氧化物半導體膜403中形成氧缺損。當在氧化物半導體膜403中生成氧缺損時，氧化物半導體膜403的頂面(背通道)一側及側端部低電阻化(n型化)而有可能導致寄生通道的形成。
另外，當形成導電膜405時，有時包含在導電膜405中的元素添加到氧化物半導體膜403中。
於是，為了防止氧化物半導體膜的背通道一側及側端部低電阻化而形成寄生通道，而去除由於源極電極層405a及汲極電極層405b的形成而露出的區域403a2及區域403b2(參照圖13B)。在區域403a2及區域403b2的去除製程中，較佳為使氧化物半導體膜403的蝕刻條件最適化以防止氧化物半導體膜403被蝕刻而消失或斷開。
作為區域403a2及區域403b2的去除製程，可以利用：使用氧、一氧化二氮或稀有氣體(典型的有氬)的電漿處理；或者使用稀釋氫氟酸、水、顯影液或TMAH溶液的溶液處理等。另外，作為稀釋氫氟酸，例如，當使用1/103稀釋氫氟酸(氫氟酸：0.05%)對IGZO膜進行處理時，1秒鐘膜厚度減少1nm至3nm，並且當使用2/105稀釋氫氟酸(氫氟酸：0.0025%)對IGZO膜進行處理時，1秒鐘膜厚度減少0.1nm左右。在本實施方式中，作為結晶 結構變成無序的區域403a2及區域403b2的去除製程，進行使用稀釋氫氟酸的溶液處理(濕蝕刻)。
藉由在氧化物半導體膜403的側端部及背通道被形成的區域中，去除結晶部或結晶被破壞的氫濃度比區域403a1高的區域403a2及區域403b2，可以使氫濃度得到降低的區域403a1露出。由此可以防止寄生通道的形成，並且可以抑制洩漏電流的產生及臨界電壓的變動。另外，即使在氧化物半導體膜403與源極電極層405a或汲極電極層405b之間的介面附近的區域403a2及區域403b2中，氫濃度高，並且存在有鹵素，也可以將該區域用作低電阻區。
因為氧化物半導體膜403的區域403a2及區域403b2的一部分被去除，所以在氧化物半導體膜403中，與源極電極層405a或汲極電極層405b重疊的區域的厚度比與源極電極層405a或汲極電極層405b不重疊的區域的厚度厚。
藉由在氧化物半導體膜403的側端部及背通道被形成的區域中，去除結晶結構變成無序的區域403a2及區域403b2，可以還去除當加工源極電極層405a及汲極電極層405b時產生的污染物及當去除光阻遮罩時產生的污染物。
藉由以上製程，可以製造電晶體410(參照圖13B)。
接著，在氧化物半導體膜403、源極電極層405a及汲極電極層405b上形成絕緣膜406(參照圖13C)。
絕緣膜406可以藉由電漿CVD法、濺射法形成。作為絕緣膜406，例如可以使用氧化矽、氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁等。
注意，作為絕緣膜406，可以使用包含氮的氧化物絕緣膜(例如，包含氮的氧化矽膜、包含氮的氧化鋁膜)等。包含在氧化物絕緣膜中的氮濃度為0.01at.%以上即可，較佳為0.1at.%以上且50at.%以下，更佳為0.5at.%以上且15at.%以下即可。在氧化矽膜中以上述濃度包含氮的膜有時也稱為氧氮化矽膜。藉由使氧化物絕緣膜包含適量的氮，可以使該膜中包含多於化學計量組成的氧。
在本實施方式中，作為絕緣膜406，藉由電漿CVD法形成氧氮化矽膜。關於絕緣膜406的成膜條件，例如可以採用如下條件：SiH4和N2O的氣體流量比為SiH4：N2O=30：4000；壓力為200Pa；RF電源功率(電源輸出)為150W；基板溫度為220℃±15℃。另外，將絕緣膜406的膜厚度設定為50nm以上且100nm以下，即可。
這裏，較佳為對絕緣膜406進行藉由熱處理的脫水化或脫氫化處理。在本實施方式中，作為絕緣膜406的成膜氣體使用包含氫的氣體。但是，因為對絕緣膜406進行脫水化或脫氫化處理，所以可以去除絕緣膜406中的氫。因此，可以適當地使用電漿CVD法。電漿CVD法由於不但在成膜時灰塵等不容易附著並混入到膜中，而且能夠以比較快的沈積速度進行成膜，所以可以實現厚膜化及高生產性。
將加熱處理的溫度設定為300℃以上且700℃以下，或低於基板的應變點。較佳熱處理的溫度高於絕緣膜406的成膜溫度，這樣脫水化或脫氫化的效果高。例如，對加熱處理裝置之一的電爐引入基板，且在氮氛圍下以450℃對絕緣膜406進行1小時的熱處理。
藉由加熱處理可以進行絕緣膜406的脫水化或脫氫化，且可以形成去除了氫或水等雜質的絕緣膜。
藉由進行用來脫水化或脫氫化的熱處理，可以去除並減少包含在絕緣膜406中的水、氫等雜質。藉由使絕緣膜406成為盡可能地不包含氫的膜，可以抑制氫侵入到氧化物半導體膜403，並抑制電晶體410的特性變動，從而電晶體410可以具有穩定的電特性。
另外，因為後面形成的絕緣膜407較佳為具有不使氫或水等透過的阻擋功能，所以較佳為在形成絕緣膜406之後且形成絕緣膜407之前進行用來絕緣膜406的脫水化或脫氫化的熱處理。
接著，進行對絕緣膜406引入氧的處理(也稱為氧摻雜處理或氧注入處理)。由此，包括氧過剩區域的絕緣膜406被形成。
上述氧至少包含氧自由基、臭氧、氧原子、氧離子(包括分子離子、簇離子)中的任一種。藉由對進行了脫水化處理或脫氫化處理的絕緣膜406進行氧摻雜處理，可以使絕緣膜406中含有氧，也可以填補因上述熱處理而可能會脫離的氧，並且可以形成氧過剩區域。
作為對絕緣膜406引入氧的方法，例如可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。另外，作為離子植入法，也可以使用氣體簇離子束。另外，既可對絕緣膜406的整個表面藉由一次的處理進行氧的引入，又可例如使用線狀離子束進行氧的引入。在使用線狀離子束的情況下，藉由相對地移動(掃描)基板或離子束，能夠對絕緣膜406的整個表面引入氧。
作為氧的供應氣體，使用包含O的氣體即可，例如可以使用O2氣體、N2O氣體、CO2氣體、CO氣體、NO2氣體等。注意，也可以使氧的供應氣體中包含稀有氣體(例如Ar)。
另外，例如當藉由離子植入法進行氧的引入時，將氧的劑量較佳為設定為1×1013ions/cm2以上且5×1016ions/cm2以下，氧摻雜處理之後的絕緣膜406中的氧的含量較佳為超過絕緣膜406的化學計量組成。另外，氧含量比上述化學計量組成多得多的區域存在於絕緣膜406的一部分中，即可。另外，根據注入條件來適當地控制氧的注入深度，即可。
接著，在本實施方式中，在絕緣膜406上形成鋁膜。
鋁膜較佳為利用濺射法、蒸鍍法、CVD法等形成。另外，鋁膜的厚度較佳為3nm以上且20nm以下(更佳為3nm以上且10nm以下，進一步較佳為4nm以上且5nm以下)。
作為鋁膜，也可以使用添加有鈦或鎂的鋁膜。另外， 作為鋁膜，也可以使用鋁膜與鈦膜或鎂膜的疊層。
接著，對鋁膜進行氧摻雜處理。該氧摻雜處理可以參照對絕緣膜406進行氧摻雜處理的情況，因此省略詳細說明。藉由對鋁膜進行氧摻雜處理，形成鋁膜的氧化物，即氧化鋁膜。將該氧化鋁膜用作絕緣膜407。
也可以在對絕緣膜406及鋁膜添加氧之後進行加熱處理。加熱處理在250℃以上且600℃以下，例如以300℃進行即可。藉由進行加熱處理來能夠使包含在絕緣膜406中的氧利用固相擴散供應到氧化物半導體膜403。像這樣，當藉由從絕緣膜406的固相擴散來對氧化物半導體膜403供應氧時，與對露出的氧化物半導體膜403直接進行氧摻雜的電漿處理等方法相比，得到氧化物半導體膜403不受到電漿所導致的損傷的效果。
注意，當在氧化物半導體膜403的側端部及背通道被形成的區域中形成有結晶結構變成無序的區域403a2及區域403b2時，氫移動到結晶結構變成無序的區域403a2及區域403b2中，該區域403a2及區域403b2低電阻化，而導致寄生通道的形成。另外，因為即使在氧化物半導體膜403的區域403a2及區域403b2與絕緣膜406接觸的狀態下進行加熱處理，從絕緣膜406脫離的氧也被區域403a2及區域403b2中的氧缺損等俘獲，所以不容易從絕緣膜406向氧化物半導體膜403的區域403a1及區域403b1(通道形成區)供應氧。
因此，為了防止寄生通道形成在氧化物半導體膜的側 端部及背通道被形成的區域中，較佳為去除形成在氧化物半導體膜403的側端部及背通道被形成的區域中的區域403a2及區域403b2，在氧化物半導體膜403的區域403a1及區域403b1與絕緣膜406接觸的狀態下進行加熱處理，來對氧化物半導體膜403的區域403a1及區域403b1供應氧。
另外，在氧化物半導體膜403是CAAC-OS膜(In-Ga-Zn類氧化物半導體)的情況下，氧缺損集中在Ga-Zn-O層中。另外，氧容易經過Ga-Zn-O層。當絕緣膜406與氧化物半導體膜403接觸時，包含在絕緣膜406中的氧容易在平行於a-b面的方向上，尤其經過Ga-Zn-O層被供應而不容易在c軸方向上被供應。
在本實施方式中的氧化物半導體膜403的側端部及背通道被形成的區域中，去除氫濃度高的形成有氧缺損等的區域403a2及區域403b2。由此，可以防止從絕緣膜406供應到氧化物半導體膜403的側端部的氧填充氧缺損。因此，可以將包含在絕緣膜406中的氧有效地供應到氧化物半導體膜403的區域403a1及區域403b1(通道形成區)。由此，可以降低包含在氧化物半導體膜403的區域403a1及區域403b1的氧缺損。
在使用氧化物半導體的電晶體中，藉由從絕緣膜向氧化物半導體膜供應氧，可以降低氧化物半導體膜與絕緣膜之間的介面能階密度。其結果，可以抑制起因於電晶體的工作等在氧化物半導體膜與絕緣膜之間的介面載流子被俘 獲，從而可以得到可靠性高的電晶體。
另外，也可以多次進行對絕緣膜406及絕緣膜407的脫水化處理或脫氫化處理及/或氧摻雜處理。
另外，作為接觸於絕緣膜406上設置的絕緣膜407，例如可以使用氧化鋁膜。在作為絕緣膜407使用氧化鋁膜的情況下，也可以藉由使鋁膜氧化來形成氧化鋁。與藉由濺射法形成氧化鋁膜的情況相比，藉由鋁膜的氧化形成氧化鋁膜，可以提高生產率。另外，因為藉由與對絕緣膜406的氧摻雜處理相同的製程，可以進行鋁膜的氧化，所以可以實現製程的簡化。由此，可以降低半導體裝置的製造成本。
另外，當作為絕緣膜406使用氧化物絕緣膜(例如，氧化矽或氧氮化矽)時，在該氧化物絕緣膜中，氧是主要成分材料之一。因此，難以藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜分析法)等的方法準確地估計氧化物絕緣膜中的氧濃度。就是說，難以判斷是否有意地對氧化物絕緣膜中添加氧。另外，當在之後的製程中包含在絕緣膜406中的過剩的氧被供應到氧化物半導體膜403時也是同樣的。
此外，氧有17O和18O等同位素，並且，一般認為在自然界的17O和18O的存在比率分別占氧原子整體中的0.038%和0.2%左右。也就是說，接觸於氧化物半導體膜的絕緣膜中或氧化物半導體膜中的上述同位素的濃度為藉由SIMS等的方法可估計的程度，因此有時藉由測量這些 濃度可以更準確地估計接觸於氧化物半導體膜的絕緣膜中或氧化物半導體膜中的氧濃度。由此，也可以藉由測量這些濃度判斷是否有意地對接觸於氧化物半導體膜的絕緣膜中添加氧。
也可以在絕緣膜407上形成成為層間絕緣膜(保護絕緣膜、平坦化絕緣膜)的絕緣膜。藉由設置層間絕緣膜(保護絕緣膜、平坦化絕緣膜)，可以緩和對於薄膜的絕緣膜407的應力。因此，可以防止絕緣膜407的損壞。
層間絕緣膜可以使用與絕緣膜406相同的材料及方法形成。例如，藉由濺射法形成厚度為400nm的氧化矽膜。另外，也可以在形成保護絕緣膜之後進行加熱處理。例如，在氮氛圍下以300℃進行1小時的加熱處理。
在本實施方式中，在絕緣膜407上形成平坦化絕緣膜408。藉由設置平坦化絕緣膜408可以降低起因於電晶體410的表面凹凸。作為平坦化絕緣膜408的材料可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯樹脂等有機材料。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。另外，也可以層疊多個由上述材料形成的絕緣膜來形成平坦化絕緣膜408。
例如，作為平坦化絕緣膜408，形成厚度為1500nm的丙烯酸樹脂膜即可。丙烯酸樹脂膜可以藉由塗敷法塗敷，然後進行焙燒(例如在氮氛圍下以250℃進行1小時)而形成。
也可以在形成平坦化絕緣膜408之後進行加熱處理。 例如，在氮氛圍下以250℃進行1小時的加熱處理。
這樣，也可以在形成電晶體410之後進行加熱處理。另外，加熱處理可以進行多次。
藉由上述步驟，可以製造包括電晶體410的半導體裝置。
接著，參照圖14A至圖14D說明與圖12A至圖13D所示的半導體裝置的製造方法部分不同的半導體裝置的製造方法。
首先，根據圖12A的步驟在基板400上形成閘極電極層401，然後在閘極電極層401上形成閘極絕緣膜402。接著，根據圖12B的步驟在閘極絕緣膜402上形成氧化物半導體膜403。然後，根據圖12C的步驟藉由光微影製程在氧化物半導體膜403上形成光阻遮罩，對氧化物半導體膜403選擇性地進行蝕刻來形成島狀氧化物半導體膜403。
接著，藉由離子植入法、離子摻雜法、電漿處理對島狀氧化物半導體膜403表面如箭頭409那樣地添加元素週期表中的第15族元素(例如氮、磷及砷)、元素週期表中的第13族元素(例如，硼、鋁、鎵及銦)、及稀有氣體元素(例如氦、氖、氬及氙)中的一種或多種(參照圖14A)。
上述元素較佳為添加到幾nm的厚度中的氧化物半導體膜403的表面。藉由上述元素添加到氧化物半導體膜403，在氧化物半導體膜403表面中，結晶部或結晶的結 晶結構變成無序的區域403a2及區域403b2被形成。區域403a2及區域403b2中的結晶部或結晶的結晶結構變成無序，由此導致懸空鍵、晶格的變形、空孔以及氧缺損增加。
於是，使氫移動到區域403a2及區域403b2中的懸空鍵、晶格的變形、空孔以及氧缺損中。藉由對氧化物半導體膜403進行加熱處理，包含在氧化物半導體膜403的區域403a1中的氫被吸引到區域403a2及區域403b2中。
用來使氫移動到氧化物半導體膜403的區域403a2及區域403b2中的加熱處理例如以100℃以上且基板的應變點以下的溫度，較佳為以200℃以上且400℃以下的溫度進行。
藉由利用加熱處理將包含在氧化物半導體膜403的區域403a1中的氫吸引到區域403a2及區域403b2中，可以降低區域403a1中的氫濃度。另外，因為氫移動到氧化物半導體膜403的區域403a2及區域403b2中，所以該區域403a2及區域403b2中的氫濃度得到提高。
注意，用來使氫移動到區域403a2及區域403b2中的加熱處理既可在形成源極電極層及汲極電極層之後進行，又可在形成源極電極層及汲極電極層之前後進行。另外，用來使氫從區域403a1移動到區域403a2及區域403b2中的加熱處理既可進行多次，又可兼作其他加熱處理。
接著，在閘極絕緣膜402及氧化物半導體膜403上形成導電膜，然後根據圖13A的步驟藉由光微影製程在該導 電膜上形成光阻遮罩，對導電膜選擇性地進行蝕刻來形成源極電極層405a及汲極電極層405b。此時，使氧化物半導體膜403中的區域403b2露出(參照圖14B)。
接著，根據圖13B的步驟去除由於源極電極層405a及汲極電極層405b的形成而露出的區域403b2(參照圖14C)。
藉由上述步驟，可以製造電晶體420(參照圖14C)。
接著，根據圖13C的步驟形成絕緣膜406，在絕緣膜406上形成絕緣膜407，並且根據圖13D的步驟形成平坦化絕緣膜408，以可以製造包括電晶體420的半導體裝置(參照圖14D)。
在根據本發明的一個方式的半導體裝置的製造方法中，當形成用來形成源極電極層405a及汲極電極層405b的導電膜405時，使氧化物半導體膜403的表面附近(或與導電膜之間的介面附近)的區域403b2非晶化。或者，藉由對氧化物半導體膜403表面進行電漿處理，使氧化物半導體膜的表面的區域403a2及區域403b2非晶化。
藉由之後的加熱處理使存在於氧化物半導體膜403的區域403a1(尤其是，與閘極電極層401重疊的區域)中的氫移動到結晶結構變成無序的區域403a2及區域403b2中。由此，可以降低包含在氧化物半導體膜403的區域403a1的氫濃度。注意，由於氫移動而氫濃度得到提高的區域403a2及區域403b2可以用作低電阻區。
另外，氧化物半導體膜403以與包括氧過剩區域的氧 化物絕緣膜(至少與絕緣膜406)接觸的方式設置。藉由加熱處理，可以將氧從氧化物絕緣膜脫離並將脫離的氧供應到氧化物半導體膜403。由此，可以降低氧化物半導體膜403的區域403a1的氧缺損。
在氧化物半導體膜403的區域403a1及區域403b1中，藉由減少氫濃度及氧缺損，可以抑制載流子的產生。由此，由於可以抑制寄生通道的形成，所以可以抑制臨界電壓向負方向漂移。
根據本發明的一個方式，可以對使用氧化物半導體膜的電晶體410及電晶體420賦予穩定的電特性來提供可靠性高的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式7
在本實施方式中，藉由使用上述實施方式中的任一個所示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或整個部分與像素部一體地形成在相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖15A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖15A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶 半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit，撓性印刷電路)4018a、4018b供應。
在圖15B及圖15C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002及掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖15B及圖15C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖15B及圖15C中，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供應。
此外，圖15B及圖15C示出另行形成信號線驅動電路4003並且將其安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃覆晶封裝 )方法、打線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖15A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖15B是藉由COG方法安裝信號線驅動電路4003的例子，而圖15C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有IC諸如控制器等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC、TAB膠帶或TCP的連接器的模組；在TAB膠帶或TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用上述實施方式所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用如電子墨水等的因電作用而對比度發生變化的顯示媒介。
參照圖15A至圖17B對半導體裝置的一個方式進行 說明。圖17A及圖17B是沿著圖15B的點劃線M-N的剖面圖。
如圖15A至圖15C及圖17A和圖17B所示，半導體裝置包括連接端子電極4015及端子電極4016，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018、4018a、4018b所具有的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、電晶體4011的閘極電極層相同的金屬膜及導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004具有多個電晶體，在圖15A至圖15C及圖17A和圖17B中例示出像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖17A中，在電晶體4010及電晶體4011上設置有絕緣膜4020，在圖17B中還設置有絕緣膜4021。
作為電晶體4010及電晶體4011，可以使用上述實施方式所示的電晶體。在本實施方式中示出使用與實施方式1所示的電晶體310相同的結構及製造方法獲得的電晶體的例子。
由於使用與實施方式1所示的電晶體310相同的結構及製造方法獲得的電晶體4010、電晶體4011具有穩定的電特性，所以藉由將電晶體4010、電晶體4011應用於圖15A至圖15C及圖17A和圖17B所示的半導體裝置，可以實現可靠性高的半導體裝置。
此外，還可以在與驅動電路用電晶體4011的氧化物半導體膜的通道形成區重疊的位置再設置導電層。藉由將導電層設置在與氧化物半導體膜的通道形成區重疊的位置，可以進一步降低偏壓溫度試驗(BT試驗)前後的電晶體4011的臨界電壓的變化量。此外，導電層的電位既可以與電晶體4011的閘極電極層的電位相同，又可以不同，並且，該導電層還可以用作第二閘極電極層。此外，導電層的電位也可以為GND或0V或者也可以為浮動狀態。
此外，該導電層還具有遮蔽外部的電場的功能，即不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖17A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖17A中，作為顯示元件的液晶元件4013包含第一電極層4030、第二電極層4031以及液晶層4008。另外，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、4033。第二電極層4031設置在第二基板4006一側，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，間隔物4035是藉由對絕緣膜選擇性地進行蝕 刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的膜厚(液晶盒間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、各向同性相等。
另外，也可以將不使用配向膜的呈現藍相的液晶組成物用於液晶層4008。在此情況下，液晶層4008與第一電極層4030及第二電極層4031接觸。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時從膽固醇相轉變到各向同性相之前出現的相。藍相可以使用混合液晶及手性試劑的液晶組成物呈現。此外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等，進行高分子穩定化的處理來可以形成液晶層。由於呈現藍相的液晶組成物的回應速度快，並且其具有光學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計範圍。因此，將呈現藍相的液晶組成物用於具有使用氧化物 半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。另外，本說明書中的固有電阻的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的汲極電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。可以考慮到電晶體的關態電流等設定儲存電容器的大小。藉由使用具有本說明書所公開的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的1/3以下，較佳為1/5以下的電容大小的儲存電容器，就足夠了。
使用本說明書所公開的氧化物半導體膜的電晶體可以抑制關閉狀態下的電流值(關態電流值)。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以達到抑制耗電量的效果。
此外，使用本說明書所公開的氧化物半導體膜的電晶體可以得到比較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部中的開關電晶體及驅動電路部中的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶片等形成的半導體裝置，所以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影 像。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以列舉幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment，多象限垂直配向)模式、PVA(Patterned Vertical Alignment，垂直配向構型)模式、ASV(Advanced Super View，高級超視覺)模式等。另外，也可以將本實施方式應用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的方式之一。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用被稱為多疇化或多域設計的方法，即將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差 基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，也可以按每個顏色因素的點使其顯示區的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包含的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包含發光性的有機化合物的層，以使電流流過。並且，藉由這些載流子(電子及電洞)重新結合，發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。在本實施方式中，示出作為發光元件使用有機EL元件的例子。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發 光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且由電極夾持該夾著發光層的介電層，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。另外，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件。發光元件可以採用下述結構中的任何一個：從與基板相反一側的表面取出發光的頂部發射結構；從基板一側的表面取出發光的下面發射結構；以及從基板一側的表面及與基板相反一側的表面取出發光的雙面發射結構。
圖16A和圖16B及圖17B示出作為顯示元件使用發光元件的發光裝置的例子。
圖16A是發光裝置的平面圖，圖16B是沿著圖16A中的點劃線V1-W1、V2-W2及V3-W3切斷的剖面。另外，在圖16A的平面圖中，未圖示電致發光層542及第二電極層543。
圖16A和圖16B所示的發光裝置在基板500上具有電晶體510、電容元件520及佈線層交叉部530，其中電晶體510與發光元件540電連接。另外，圖16A和圖16B示出經過基板500提出發光元件540所發射的光的下面發射型結構的發光裝置。
作為電晶體510，可以使用上述實施方式所示的電晶體。在本實施方式中示出使用與實施方式1所示的電晶體310相同的結構及製造方法獲得的電晶體的例子。
電晶體510包括閘極電極層511a、511b、閘極絕緣膜502、氧化物半導體膜512以及用作源極電極層或汲極電極層的導電層513a、513b。
由於使用與實施方式1所示的電晶體310相同的結構及製造方法獲得的電晶體510具有穩定的電特性，所以藉由將電晶體510應用於圖16A和圖16B所示的半導體裝置，可以實現可靠性高的半導體裝置。
電容元件520包括導電層521a、521b、閘極絕緣膜502、氧化物半導體膜522及導電層523，其中由導電層521a、521b及導電層523夾持閘極絕緣膜502及氧化物半導體膜522而形成電容。
佈線層交叉部530是閘極電極層511a、511b與導電層533的交叉部，閘極電極層511a、511b與導電層533隔著閘極絕緣膜502交叉。
在本實施方式中，作為閘極電極層511a及導電層521a使用30nm厚的鈦膜，作為閘極電極層511b及導電層521b使用200nm厚的銅薄膜。由此，閘極電極層為鈦膜與銅薄膜的疊層結構。
氧化物半導體膜512、522使用25nm厚的IGZO膜。
在電晶體510、電容元件520及佈線層交叉部530上形成有層間絕緣膜504，並且在層間絕緣膜504上的與發 光元件540重疊的區域中設置有濾色片層505。在層間絕緣膜504及濾色片層505上設置有用作平坦化絕緣膜的絕緣膜506。
在絕緣膜506上設置有包括依次層疊第一電極層541、電致發光層542及第二電極層543的疊層結構的發光元件540。在形成在絕緣膜506及層間絕緣膜504中的到達導電層513a的開口中第一電極層541與導電層513a接觸，由此發光元件540與電晶體510電連接。另外，以覆蓋第一電極層541的一部分及該開口的方式設置有分隔壁507。
層間絕緣膜504可以使用利用電漿CVD法形成的厚度為200nm以上且600nm以下的氧氮化矽膜。另外，絕緣膜506可以使用1500nm厚的光敏丙烯酸樹脂膜，分隔壁507可以使用1500nm厚的光敏聚醯亞胺膜。
作為濾色片層505，例如可以使用彩色的透光樹脂。作為彩色的透光樹脂，可以使用感光或非感光有機樹脂。較佳為使用感光有機樹脂層，因為可以縮減光阻遮罩的數量來簡化製程。
彩色是指除了黑、灰、白等的無彩色之外的顏色，濾色片層使用只透過被著色的彩色光的材料來形成。至於彩色，可以使用紅色、綠色、藍色等。另外，還可以使用青色(cyan)、洋紅色(magenta)、黃色(yellow)等。只透過被著色的彩色光意味著濾色片層中的透過光在彩色光的波長中具有峰值。濾色層片考慮所包含的著色材料的濃 度與光的透過率的關係以適當地控制最適合的膜厚度即可。例如，可以濾色片層505的膜厚度為1500nm以上且2000nm以下。
在圖17B所示的發光裝置中，作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。另外，發光元件4513的結構是第一電極層4030、電致發光層4511、第二電極層4031的疊層結構，但是，不侷限於所示結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510、507使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層4030、541上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511、542可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513及發光元件540中，也可以在第二電極層4031、543及分隔壁4510、507上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513、發光元件540中，也可以藉由蒸鍍法形成覆蓋發光元件4513、發光元件540的包含有機化合物的層。
此外，在由第一基板4001、第二基板4006以及密封 材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂或熱固性樹脂，例如可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
電泳顯示裝置可以採用各種各樣的形式。電泳顯示裝置是如下裝置，即在溶劑或溶質中分散有包含具有正電荷的第一粒子和具有負電荷的第二粒子的多個微囊，並且藉由對微囊施加電場使微囊中的粒子向相互相反的方向移動，以僅顯示集中在一方的粒子的顏色。另外，第一粒子或 第二粒子包含染料，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(該顏色包括無色)。
這樣，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，微囊中的第一粒子及第二粒子可以使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料。
此外，作為電子紙，也可以應用使用旋轉球(twisting ball)顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
另外，在圖15A至圖17B中，作為第一基板4001、基板500、第二基板4006，除了玻璃基板以外，也可以使用撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics，玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜
、聚酯薄膜或丙烯酸樹脂薄膜。此外，若不需要透光性，則也可以使用以鋁或不鏽鋼等為材料的金屬基板(金屬薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中，作為絕緣膜4020使用氧化鋁膜。可以藉由濺射法或電漿CVD法形成絕緣膜4020。
在氧化物半導體膜上作為絕緣膜4020設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即，不使氫、水分等雜質以及氧這兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及製造之後導致電晶體的特性變動的氫、水分等雜質混入到氧化物半導體膜，並且防止從氧化物半導體膜釋放氧化物半導體的主要構成材料的氧。
另外，作為用作平坦化絕緣膜的絕緣膜4021、絕緣膜506，可以使用丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜。
對絕緣膜4021、絕緣膜506的形成方法沒有特別的限制，可以根據其材料利用如濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)等以及如刮刀、輥塗機、幕式塗布 機、刮刀式塗布機等來形成絕緣膜4021、絕緣膜506。
顯示裝置藉由使來自光源或顯示元件的光透過來進行顯示。因此，設置在光透過的像素部中的基板、絕緣膜、導電膜等薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，可以根據取出光的方向、設置電極層的地方以及電極層的圖案結構選擇透光性或反射性。
作為第一電極層4030、第一電極層541及第二電極層4031、第二電極層543，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物(以下稱為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4030、第一電極層541、第二電極層4031及第二電極層543可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或其金屬氮化物中的一種或多種來形成。
在本實施方式中，圖16A和圖16B所示的發光裝置具有下面發射型結構，所以第一電極層541具有透光性，而第二電極層543具有反射性。因此，當將金屬膜用於第一電極層541時，較佳為將金屬膜形成得薄，以並使其具 有透光性。另外，當將具有透光性的導電膜用於第二電極層543時，較佳為將具有反射性的導電膜層疊在其上。
此外，第一電極層4030、第一電極層541、第二電極層4031及第二電極層543可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易因靜電等而損壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用上述實施方式所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
本實施方式所示的結構或方法等可以與其他的實施方式所示的結構或方法等適當地組合而實施。
實施方式8
藉由使用上述實施方式所示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖18A示出具有影像感測器功能的半導體裝置的一個例子。圖18A是光電感測器的等效電路，而圖18B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設 信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖18A中，電晶體640和電晶體656可以應用實施方式1或實施方式2所示的電晶體，是使用氧化物半導體膜的電晶體。在本實施方式中示出應用使用與實施方式1所示的電晶體310同樣的結構及製造方法獲得的電晶體的例子。
圖18B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。在光電二極體602和電晶體640上使用黏合層608設置有基板613。
在電晶體640上設置有絕緣膜631、層間絕緣膜633以及層間絕緣膜634。光電二極體602設置在層間絕緣膜633上，並且光電二極體602具有如下結構：在形成於層間絕緣膜633上的電極層641a、641b與設置在層間絕緣膜634上的電極層642之間從層間絕緣膜633一側依次層 疊有第一半導體膜606a、第二半導體膜606b及第三半導體膜606c。
電極層641b與形成在層間絕緣膜634中的導電層643電連接，並且電極層642藉由電極層641a與導電層645電連接。導電層645與電晶體640的閘極電極層電連接，並且光電二極體602與電晶體640電連接。
在此，例示出一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(i型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳為在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳為將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是i型半導體膜(本質半導體膜)，而可以由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳為將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳為在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳為將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor，SAS)形成。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體膜一側的表面用作光接收面時，pin型光電二極體具有良好的特性。這裏示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光622轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，電極層較佳為使用具有遮光性的導電膜。另外，也可以將n型半導體膜一側的表面用作光接收面。
藉由使用絕緣材料且根據材料使用濺射法、電漿CVD法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)等，來可以形成絕緣膜631、層間絕緣膜633以及層間絕緣膜634。
作為絕緣膜631，可以使用如下無機絕緣膜的單層或疊層：氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層等氧化物絕緣膜；以及氮化矽層、氮氧化矽層、氮化鋁層、氮氧化鋁層等氮化物絕緣膜。
在本實施方式中，作為絕緣膜631使用氧化鋁膜。可以藉由濺射法和電漿CVD法形成絕緣膜631。
在氧化物半導體膜上作為絕緣膜631設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製程中及製造 之後導致電晶體的特性變動的氫、水分等雜質混入到氧化物半導體膜，並且防止從氧化物半導體膜釋放氧化物半導體的主要構成材料的氧。
作為層間絕緣膜633、634，較佳為採用用作減少表面凹凸的平坦化絕緣膜的絕緣膜。作為層間絕緣膜633、634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺或環氧樹脂等具有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光622，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
由於使用與實施方式1所示的電晶體310相同的結構及製造方法獲得的電晶體640具有穩定的電特性，所以藉由將電晶體640應用於圖18A和圖18B所示的半導體裝置，可以實現可靠性高的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式9
可將本說明書中公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相 機、數位攝像機、數位相框、行動電話機、可攜式遊戲機、移動資訊終端、音頻再生裝置、遊戲機(彈子機、投幣機等)外殼遊戲機等。圖19A至圖19C示出這些電子裝置的具體例子。
圖19A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，在此示出利用四個腿部9002支撐外殼9001的結構。另外，外殼9001具有用來供應電力的電源供應線9005。
上述實施方式所示的半導體裝置可以應用於顯示部9003，由此可以對電子裝置賦予高可靠性。
顯示部9003具有觸屏輸入功能。當用指頭等接觸顯示於桌子9000的顯示部9003中的顯示按鈕9004時，可以進行屏面操作或資訊輸入。並且當使桌子具有能夠與其他家電產品進行通訊的功能或能夠控制其他家電產品的功能，可以將桌子用作藉由屏面操作控制其他家電產品的控制裝置。例如，藉由使用實施方式8所示的具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子用作電視機。雖然如果在小房間裏設置大屏面的電視機則自由使用的空間變小，然而，如果在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖19B示出電視機9100。在電視機9100中，外殼9101組裝有顯示部9103。利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
可以藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖19B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
上述實施方式所示的半導體裝置可以應用於顯示部9103、9107，由此可以對電視機及遙控器賦予高可靠性。
圖19C示出電腦，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
上述實施方式所示的半導體裝置都可以用於顯示部9203，由此可以製造具有高可靠性的電腦。
圖20A和圖20B是能夠進行折疊的平板終端。圖20A示出打開的狀態。平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開 關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
上述實施方式所示的半導體裝置可以應用於顯示部9631a及顯示部9631b，由此可以對平板終端賦予高可靠性。
在顯示部9631a中，可以將其一部分用作觸摸屏的區域9632a，並且可以藉由接觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子，顯示部9631a的一半只有顯示的功能，並且另一半具有觸摸屏的功能，但是不侷限於該結構。也可以採用顯示部9631a的整個區域具有觸摸屏的功能的結構。例如，可以在顯示部9631a的全面顯示鍵盤來將其用作觸摸屏，並且將顯示部9631b用作顯示畫面。
此外，在顯示部9631b中，與顯示部9631a同樣也可以將顯示部9631b的一部分用作觸摸屏的區域9632b。此外，藉由使用指頭或觸控筆等接觸觸摸屏上的鍵盤顯示切換按鈕9639的位置上，可以在顯示部9631b上顯示鍵盤。
此外，也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行觸摸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示和彩色顯示的切換等。根據藉由平板終端所內置的光感測器所檢測的使用時的外光的光量，省電模式切換開關9036可以使顯示 的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖20A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，一方的尺寸可以與另一方的尺寸不同，其顯示品質也可以不同。例如，可以使用顯示部中的一方能夠進行比另一方更高精細度的顯示的顯示面板。
圖20B示出合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634、電池9635以及DCDC轉換器9636。此外，在圖20B中，作為充放電控制電路9634的一個例子示出具有電池9635和DC/DC轉換器9636的結構。
此外，平板終端能夠進行折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖20A和圖20B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸摸屏、顯示部或影像信號處理 部等。另外，可以將太陽能電池9633設置在外殼9630的一方面或雙面，而可以採用高效地進行電池9635的充電的結構。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖20C所示的方塊圖對圖20B所示的充放電控制電路9634的結構和工作進行說明。圖20C示出太陽能電池9633、電池9635、DC/DC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DC/DC轉換器9636、轉換器9637、開關SW1至SW3對應於圖20B所示的充放電控制電路9634。
說明在利用外光使太陽能電池9633發電時的工作的例子。使用DC/DC轉換器9636對太陽能電池9633所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，可以採用當不進行顯示部9631中的顯示時，使開關SW1關閉且使開關SW2導通來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電 力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
本實施方式所示的結構或方法等可以與其他的實施方式所示的結構或方法等適當地組合而實施。
300‧‧‧基板
301‧‧‧閘極電極層
302‧‧‧閘極絕緣膜
303a‧‧‧氧化物半導體膜
304a、304b‧‧‧區域
305a‧‧‧源極電極層
305b‧‧‧汲極電極層
306、307‧‧‧絕緣膜
308‧‧‧平坦化絕緣膜
310‧‧‧電晶體

Claims (19)

  1. 一種半導體裝置，包括：閘極電極；該閘極電極上的閘極絕緣膜；該閘極絕緣膜上的氧化物半導體膜；以及該氧化物半導體膜上的源極電極及汲極電極，其中，在該氧化物半導體膜中，與該源極電極和該汲極電極中的一方的介面附近的第一區中的相對於非晶部的結晶部的比率比第二區中的相對於非晶部的結晶部的比率低，該第二區是該第一區以外的該氧化物半導體膜的剩餘的區域。
  2. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜包含選自銦、鎵、鋅及這些元素的組合中的材料。
  3. 一種半導體裝置，包括：閘極電極；該閘極電極上的閘極絕緣膜；該閘極絕緣膜上的氧化物半導體膜，其中該氧化物半導體膜包括接觸於該閘極絕緣膜的第一膜及該第一膜上的第二膜；以及該第二膜上的源極電極及汲極電極，其中，在該氧化物半導體膜中，與該源極電極和該汲極電極中的一方的介面附近的第一區中的相對於非晶部的結晶部的比率比第二區中的相對於非晶部的結晶部的比率 低，該第二區是該第一區以外的該氧化物半導體膜的剩餘的區域，該氧化物半導體膜包含選自銦、鎵、鋅及這些元素的組合中的材料，並且，該第二膜具有鎵的原子百分比為銦的原子百分比的原子數比以上。
  4. 根據申請專利範圍第3項之半導體裝置，其中該第一膜具有銦的原子百分比大於鎵的原子百分比的原子數比。
  5. 根據申請專利範圍第1或3項之半導體裝置，其中該第一區中的氫濃度為5×1018/cm3以上。
  6. 根據申請專利範圍第1或3項之半導體裝置，其中該第二區中的氫濃度低於5×1018/cm3。
  7. 根據申請專利範圍第1或3項之半導體裝置，其中在該氧化物半導體膜中，與該源極電極和該汲極電極中的一方重疊的區域的厚度比不與該源極電極及該汲極電極重疊的區域的厚度厚。
  8. 根據申請專利範圍第1或3項之半導體裝置，其中該結晶部是c軸配向結晶氧化物半導體。
  9. 根據申請專利範圍第1或3項之半導體裝置，還包括：該氧化物半導體膜、該源極電極及該汲極電極上的包括氧過剩區域的氧化物絕緣膜；以及該氧化物絕緣膜上的氧化鋁膜。
  10. 根據申請專利範圍第1或3項之半導體裝置，其中該第一區的整個部分是非晶。
  11. 一種半導體裝置的製造方法，包括：在閘極電極上形成閘極絕緣膜；在該閘極絕緣膜上形成島狀氧化物半導體膜；藉由在該島狀氧化物半導體膜上形成導電膜，使與該導電膜的介面附近的該島狀氧化物半導體膜中的區域非晶化；將該導電膜加工為源極電極及汲極電極；以及去除藉由形成該源極電極及該汲極電極被露出的該島狀氧化物半導體膜中的該區域的一部分。
  12. 根據申請專利範圍第11項之半導體裝置的製造方法，其中該島狀氧化物半導體膜包括結晶氧化物半導體膜及該結晶氧化物半導體膜上的非晶氧化物半導體膜。
  13. 根據申請專利範圍第11項之半導體裝置的製造方法，其中該島狀氧化物半導體膜包括結晶部及非晶部，並且該結晶部是c軸配向結晶氧化物半導體。
  14. 根據申請專利範圍第11項之半導體裝置的製造方法，其中該島狀氧化物半導體膜包含選自銦、鎵、鋅及這些元素的組合中的材料。
  15. 根據申請專利範圍第14項之半導體裝置的製造方 法，其中該島狀氧化物半導體膜包括接觸於該閘極絕緣膜的第一膜及該第一膜上的第二膜，並且該第一膜具有銦的原子百分比大於鎵的原子百分比的原子數比。
  16. 根據申請專利範圍第14項之半導體裝置的製造方法，其中該島狀氧化物半導體膜包括接觸於該閘極絕緣膜的第一膜及該第一膜上的第二膜，並且該第二膜具有鎵的原子百分比大於銦的原子百分比的原子數比。
  17. 根據申請專利範圍第11項之半導體裝置的製造方法，還包括：在該島狀氧化物半導體膜、該源極電極及該汲極電極上形成氧化物絕緣膜，其中該氧化物絕緣膜包括氧過剩區域；以及在該氧化物絕緣膜上形成氧化鋁膜。
  18. 根據申請專利範圍第11項之半導體裝置的製造方法，其中該區域的整個部分是非晶。
  19. 根據申請專利範圍第11項之半導體裝置的製造方法，用濕蝕刻去除該島狀氧化物半導體膜中的該區域的該一部分。
TW102101986A 2012-01-26 2013-01-18 半導體裝置及半導體裝置的製造方法 TWI581431B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012014594 2012-01-26
JP2012014609 2012-01-26

Publications (2)

Publication Number Publication Date
TW201338169A true TW201338169A (zh) 2013-09-16
TWI581431B TWI581431B (zh) 2017-05-01

Family

ID=48869480

Family Applications (4)

Application Number Title Priority Date Filing Date
TW102101986A TWI581431B (zh) 2012-01-26 2013-01-18 半導體裝置及半導體裝置的製造方法
TW105133891A TWI605597B (zh) 2012-01-26 2013-01-18 半導體裝置及半導體裝置的製造方法
TW107131025A TW201901972A (zh) 2012-01-26 2013-01-18 半導體裝置及半導體裝置的製造方法
TW106128785A TWI642193B (zh) 2012-01-26 2013-01-18 半導體裝置及半導體裝置的製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW105133891A TWI605597B (zh) 2012-01-26 2013-01-18 半導體裝置及半導體裝置的製造方法
TW107131025A TW201901972A (zh) 2012-01-26 2013-01-18 半導體裝置及半導體裝置的製造方法
TW106128785A TWI642193B (zh) 2012-01-26 2013-01-18 半導體裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US9171957B2 (zh)
JP (4) JP6257141B2 (zh)
KR (3) KR20130086979A (zh)
TW (4) TWI581431B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312138B2 (en) 2013-10-11 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming gate dielectric layer
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI567828B (zh) * 2014-02-13 2017-01-21 上海和輝光電有限公司 製造閘極絕緣層的方法
US9825057B2 (en) 2013-12-02 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Display device

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043170A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8860023B2 (en) 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9112074B2 (en) * 2013-03-22 2015-08-18 University Of Central Florida Research Foundation, Inc. UV photodetectors having semiconductor metal oxide layer
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6625796B2 (ja) * 2013-10-25 2019-12-25 株式会社半導体エネルギー研究所 表示装置
JP2015119174A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6327548B2 (ja) * 2013-11-26 2018-05-23 国立研究開発法人物質・材料研究機構 薄膜トランジスタ及びその製造方法
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102040011B1 (ko) * 2013-12-26 2019-11-05 엘지디스플레이 주식회사 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
US9502242B2 (en) * 2014-02-05 2016-11-22 Applied Materials, Inc. Indium gallium zinc oxide layers for thin film transistors
WO2015128774A1 (en) * 2014-02-28 2015-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US20150380563A1 (en) * 2014-06-26 2015-12-31 Samsung Display Co., Ltd. Display apparatus and method for manufacturing the same
CN112038410A (zh) 2014-07-15 2020-12-04 株式会社半导体能源研究所 半导体装置及其制造方法以及包括半导体装置的显示装置
JP6593604B2 (ja) * 2014-07-16 2019-10-23 日産化学株式会社 金属酸化物導電層の製造方法
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
US10671277B2 (en) * 2014-12-17 2020-06-02 Datalogic Usa, Inc. Floating soft trigger for touch displays on an electronic device with a scanning module
CN107210226B (zh) 2015-02-04 2020-12-22 株式会社半导体能源研究所 半导体装置的制造方法
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6758844B2 (ja) 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
KR102653836B1 (ko) 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR20160114511A (ko) * 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10096715B2 (en) * 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
WO2016157016A1 (en) * 2015-03-27 2016-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
WO2016167277A1 (ja) * 2015-04-17 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN108738364B (zh) 2016-02-18 2022-06-28 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及电子设备
TWI686929B (zh) 2016-05-20 2020-03-01 聯華電子股份有限公司 半導體元件
WO2018004008A1 (ja) * 2016-06-30 2018-01-04 株式会社Flosfia 酸化物半導体膜及びその製造方法
US10439071B2 (en) * 2017-04-05 2019-10-08 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin film transistors and the manufacturing methods thereof, and array substrates
US20190157429A1 (en) * 2017-11-21 2019-05-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Back-channel-etched tft substrate and manufacturing method thereof
JP2019114751A (ja) * 2017-12-26 2019-07-11 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
US20200082789A1 (en) * 2018-09-12 2020-03-12 Chongqing Hkc Optoelectronics Technology Co., Ltd. Display device and method for automatically regulating screen brightness of the same
US20210398809A1 (en) * 2018-10-26 2021-12-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of metal oxide and manufacturing method of semiconductor device
CN110570757A (zh) * 2019-08-09 2019-12-13 武汉华星光电半导体显示技术有限公司 显示面板
KR20210085942A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
JP7387475B2 (ja) * 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007142167A1 (en) 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP2010263182A (ja) * 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP3573108A1 (en) * 2009-06-30 2019-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101810383B1 (ko) * 2009-09-24 2017-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN105140101B (zh) 2009-11-28 2018-11-16 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR102304078B1 (ko) 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180043383A (ko) 2010-01-22 2018-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101790320B1 (ko) * 2010-04-09 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 분주 회로
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
WO2011145738A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011155295A1 (en) * 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5897910B2 (ja) * 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2012128030A1 (en) 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312138B2 (en) 2013-10-11 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming gate dielectric layer
US9825057B2 (en) 2013-12-02 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9673234B2 (en) 2013-12-12 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10115631B2 (en) 2013-12-12 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI567828B (zh) * 2014-02-13 2017-01-21 上海和輝光電有限公司 製造閘極絕緣層的方法

Also Published As

Publication number Publication date
KR20130086979A (ko) 2013-08-05
KR20210000709A (ko) 2021-01-05
US20160013298A1 (en) 2016-01-14
JP2017085153A (ja) 2017-05-18
TWI581431B (zh) 2017-05-01
KR20200029412A (ko) 2020-03-18
US10243064B2 (en) 2019-03-26
JP6257141B2 (ja) 2018-01-10
JP2013175715A (ja) 2013-09-05
TW201743455A (zh) 2017-12-16
US20130193432A1 (en) 2013-08-01
TWI605597B (zh) 2017-11-11
JP2018139299A (ja) 2018-09-06
US9171957B2 (en) 2015-10-27
TW201901972A (zh) 2019-01-01
TW201705487A (zh) 2017-02-01
KR102415839B1 (ko) 2022-07-05
KR102197452B1 (ko) 2020-12-31
TWI642193B (zh) 2018-11-21
JP2020167419A (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
TWI581431B (zh) 半導體裝置及半導體裝置的製造方法
JP7187602B2 (ja) 発光装置
KR102076930B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR102124848B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
TWI596770B (zh) 半導體裝置及半導體裝置的製造方法
TWI545765B (zh) 半導體裝置
TWI567827B (zh) 半導體裝置以及半導體裝置的製造方法
TWI584383B (zh) 半導體裝置及其製造方法
TWI570925B (zh) 半導體裝置以及半導體裝置的製造方法
TWI594429B (zh) 半導體裝置