KR100334406B1 - 액티브매트릭스패널용박막반도체장치및표시소자용기판의제조방법 - Google Patents

액티브매트릭스패널용박막반도체장치및표시소자용기판의제조방법 Download PDF

Info

Publication number
KR100334406B1
KR100334406B1 KR1019940016832A KR19940016832A KR100334406B1 KR 100334406 B1 KR100334406 B1 KR 100334406B1 KR 1019940016832 A KR1019940016832 A KR 1019940016832A KR 19940016832 A KR19940016832 A KR 19940016832A KR 100334406 B1 KR100334406 B1 KR 100334406B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
interlayer insulating
hydrogen
thin film
Prior art date
Application number
KR1019940016832A
Other languages
English (en)
Other versions
KR960015931A (ko
Inventor
이와나가도시히꼬
이노마스미쓰
가이세기꾸오
우라조노다께노부
이께다히로유끼
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25262493A external-priority patent/JP3393449B2/ja
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR960015931A publication Critical patent/KR960015931A/ko
Priority to KR1020010072974A priority Critical patent/KR100352885B1/ko
Application granted granted Critical
Publication of KR100334406B1 publication Critical patent/KR100334406B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 의하면, 박막반도체장치는 절연기판의 위에 성막된 반도체박막을 소자영역으로 하는 박막트랜지스터(TFT)와, 이 소자영역을 피복하는 흡습성을 가지는 층간절연막을 포함한다.
층간절연막의 위에 수소확산저지성의 캡막을 성막하는 피복공정과, 층간절연막에 포착된 수분을 분해하여 수소를 발생시키고, 또한 캡막과 반대측에 확산시켜서 반도체박막에 도입하는 수소화공정을 행한다.

Description

액티브매트릭스패널용 박막반도체장치 및 표시소자용 기판의 제조방법
본 발명은 절연기판의 위에 형성되어 다결정 반도체박막을 소자영역으로 하는 박막트랜지스터로 이루어지는 박막반도체장치에 관한 것이다. 보다 상세하게는, 박막반도체의 수소화처리기술에 관한 것이다.
제17도를 참조하여 종래의 수소화처리방법을 간단히 설명한다. 도시한 바와같이, 절연기판(101)의 표면에는 다결정 실리콘박막(102)의 소정의 형상으로 패터닝되어 있으며, 소자영역을 형성한다. 다결정 실리콘박막(102)에는 불순물이 고농도로 확산된 소스영역 S 과 드레인영역 D 이 형성되어 있으며, 양자의 사이에 채널영역 Ch 이 배설된다. 채널영역 Ch 의 위쪽에는 게이트산화막(103) 및 게이트질화막(104)을 통해 게이트전극 G 이 형성되어 있으며, 박막트랜지스터 (TFT)를 구성한다. 이 TFT 는 제1 층간절연막(105)에 의해 피복되어 있다. 이 제1 층간절연막(105)에 형성된 제1 콘택트홀을 통해 배선전극(106)이 소스영역 S 에 전기접속되어 있다. 제1 층간절연막(105)의 위에는 다시 제2 층간절연막(107)이 성막된다. 이 제2 층간절연막(107)의 위에는 ITO(indium tin oxide) 등의 투명도 전막으로 이루어지는 화소전극(108)이 패터닝형성되어 있으며, 제2 콘택트홀을 통해 TFT 의 드레인영역 D 에 전기 접속되어 있다. 제2 층간절연막(107)의 표면에는 오버패시베이션막으로서 P-SiN 막(109)이 패터닝형성된다. P-SiN 막(109)은 비교적 다공성의 구조를 가지는 동시에, 상당량의 수소원자를 함유하고 있으며, 수소공급원이다. TFT 를 형성한 후 P-SiN 막(109)을 성막(成膜)하여 어닐을 행함으로써, 수소원자가 확산하여 제2 층간절연막(107), 제1 층간절연막(105), 게이트산화막(103) 등을 통과하여 다결정 실리콘박막(102)중에 도입될 수 있다. 수소화처리에 의해 도입된 수소원자는 다결정 실리콘박막(102)의 결정입계에 확산하여 댕글링본드와 결합하므로, 트랩밀도는 작아져서 장벽포텐셜이 낮아진다. 그러므로, 다결정 실리콘 TFT 내에서의 캐리어이동도가 높아져서 온전류를 증가할 수 있다. 또, 트랩준위(準位)가 감소함으로써 리크전류를 억제할 수 있다. 또한, 도입된 수소원자의 일부는 다결정 실리콘박막(102)의 결정입계에 확산하여 댕글링본드와 결합하므로, 트랩밀도가 작아져서 장벽포텐셜이 낮아지므로, 트랜지스터의 임계전압을 낮게 할 수 있다. 이로써, 다결정 실리콘 TFT 내에서의 캐리어 이동도가 높아져서 온전류를 증가할 수 있다. 또, 트랙준위가 감소함으로써 리크전류를 제어할 수 있다. 또한, 수소화처리에 의해 도입된 수소원자의 일부는 다결정 실리콘박막과 게이트산화막의 경계에 있는 계면준위와도 결합하므로, 트랜지스터의 임계전압을 낮게 할 수 있다.
전술한 종래기술에 있어서, 확산원으로서 사용된 P-SiN 막(109)은 수소를 상당량 함유하고 있으므로, 화소전극(108)을 구성하는 ITO와 환원반응을 일으킬 우려가 있다. 이것을 방지하기 위해, ITO와 근접하는 P-SiN막의 부분을 포토리소그라피 및 에칭으로 제거할 필요가 있고, 코스트와 시간을 요한다. 또한, P-SiN 막을 제거한 부분은 수소화효율이 나빠지므로, TFT의 특성이 불균일하게 된다는 과제가 있다. 그리고, 다른 수소화처리기술로서 수소플라스마중에 TFT 를 노출하여 수소를 도입하는 방법도 시도되고 있다. 그러나, P-SiN 막을 수소공급원으로 하는 방법과 마찬가지로, 특별한 장치나 추가공정 등 여분의 코스트와 시간이 걸린다는 과제가 있다.
전술한 종래의 기술의 과제를 감안하여, 본 발명은 효율적인 수소화처리가 가능한 박막반도체장치의 구조를 제공하는 것을 목적으로 한다. 이러한 목적을 달성하기 위해 다음의 수단을 강구하였다. 즉, 본 발명에 관한 박막반도체장치는 기본적인 구성으로서, 절연기판과, 상기 절연기판의 위에 성막되고, 액티브영역을 형성하도록 다결정 반도체막을 가지는 박막트랜지스터와, 상기 액티브영역을 피복하는 흡습성을 가지는 층간절연막과, 상기 층간절연막의 위에 성막되는 수소확산저지성의 캡막으로 이루어진다.
특징사항으로서, 본 발명의 층간절연막은 예를 들면 이산화실리콘(SiO2)계 조성을 가지고, 최소한 인, 비소, 납, 안티몬 또는 붕소를 함유하고 있으며, 흡습성을 구비한다.
본 발명의 캡막은, 예를 들면 알루미늄(Al), P-SiN, P-SiO2, P-SiON, 티탄(Ti) 또는 탄탈(Ta)로 이루어지는 최소한 1층 성분을 함유하고 있다. 또한, 본 발명에 관한 박막반도체장치는 표시소자의 구동기판으로서 사용하는 것이 가능하며, 이 경우에는 상기 층간절연막의 상측에 화소전극이 형성되는 것이다.
본 발명에 관한 층간절연막은 표면적이 증대화된 거칠은 표면을 가지고 있으며, 수분흡착을 용이하게 하여 이 소자영역에 대하여 효율적인 수소확산원으로 된다.
본 발명의 다른 특징은 표시소자용 기판의 제조방법에 있어서, 박막트랜지스터를 절연기판의 위에 형성한 후, 흡습성을 가지는 층간절연막을 성막하는 퇴적공정과, 상기 층간절연막의 위에 수소확산저지성의 캡막을 성막하는 피복공정과, 상기 층간절연막에 포착된 수분을 분해하여 수소를 발생시키고, 또한 이 발생된 수소를 상기 캡막과 반대측에 확산시켜서 다결정 실리콘층에 도입하는 수소화공정으로 이루어진다. 이로써, 다결정 반도체박막을 소자영역으로 하는 박막트랜지스터와, 이 박막트랜지스터에 의해 구동되는 화소전극과, 이 박막트랜지스터의 배선전극이 집적적으로 형성된 표시소자용 기판이 제조된다.
본 발명의 제조방법에 관한 상기 퇴적공정에서는, 층간막으로서 예를 들면 실리콘유리를 성막한다. 이 실리콘유리는 예를 들면 인의 함유율이 8% 이하의 PSG(phosphosilicate glass)로 이루어진다. 상기 피복공정에서는, 캡막으로서 예를들면 치밀한 도체막을 성막한다. 이 도체막은 알루미늄, 티탄, 탄탈, 몰리브덴, 크롬, 텅스텐 또는 질화티탄 등의 금속재료에서 선택할 수 있다. 또는, 알루미늄실리사이드, 티탄실리사이드, 몰리브텐실리사이드, 크롬실리사이드 또는 텅스텐실리사이드 등의 금속실리사이드에서 선택하는 것도 가능하다. 또한, 알루미늄, 티탄, 탄탈, 몰리브덴, 크롬, 텅스텐, 알루미늄실리사이드, 티탄실리사이드, 몰리브덴실리사이드, 크롬실리사이드 및 텅스텐실리사이드 등에서 선택되는 2층 이상의 다층막으로 도체막을 구성하는 것이 가능하다. 이 경우, 수소화공정 후, 이 도체막을 패터닝하여 배선전극으로 가공하는 것도 가능하다. 또한, 이 배선공정 후 평탄화막을 형성하는 평탄화공정과, 이 평탄화막의 위에 화소전극을 형성하는 화소공정을 행하여도 된다.
본 발명의 다른 실시예에 의하면, 상기 피복공정에 있어서, 캡막으로서 치밀한 절연막을 성막해도 된다. 이 절연막은 P-SiN, P-SiO, P-SiON 등에서 선택할 수 있다. 이 경우, 수소화공정 후 상기 절연막을 제거해도 된다.
바람직하기로는, 상기 수소화공정은 150℃∼500℃ 의 범위에서 가열처리를 행하는 것이다. 바람직하기로는, 가열시간은 1시간∼15시간의 범위로 설명된다. 이 가열처리는 바람직하기로는 질소가스 또는 수소가스함유 분위기하에서 행해진다.
본 발명에 의하면, 박막트랜지스터의 위에 퇴적되는 층간막을 수소공급원으로서 이용하는 것이다. 즉, 이 층간막의 위에 수소확산저지성의 캡막을 성막한후, 이 층간막에 포착된 수분을 가열분해하여 수소를 발생시켜서 다결정 반도체 박막에 도입한다. 이 캡막은 예를 들면 치밀한 도체막을 이용할 수 있고, 수소화처리후 패터닝하여 배선전극이나 블랙마스크 등으로 가공한다. 따라서, 캡막은 특히 수소화처리용으로 성막되는 것은 아니므로, 본 발명에 관한 수소화처리방법은 공정증가를 가져오지 않고 실시할 수 있다는 이점이 있다. 그리고, 캡막은 도체막에 한정되는 것은 아니며, 치밀한 절연막을 사용해도 된다. 이 경우에는, 이 절연막은 그대로 층간막으로서 남겨 둘 수도 있다. 이 때, 박막트랜지스터의 수소화효율을 높이기 위하여는, 수소량의 확보가 중요하다. 즉, 층간절열막에 수소의 발생원으로 되는 수분을 다량으로 함유시키는 것이 중요하다. 따라서, 박막트랜지스터의 위에 성막된 층간절연막의 표면을 에칭 등에 의해 처리하여 표면적을 증대시키고 있다. 이로써, 수분의 흡착율이 상승하고, 수소화에 필요한 수소함유량을 충분히 확보할 수 있다.
본 발명에 의하면, 흡습성을 가진 층간막의 위에 수소확산저지성의 캡막을 성막하고, 이 층간절연막에 포착된 수분을 가열분해하여 수소를 발생시키고, 또한 이 캡막과 반대측에 확산시켜서 박막트랜지스터의 수소화처리를 행하고 있다. 이 수소화처리에 사용되는 층간막이나 캡막은 통상의 TFT 제조공정에 포함되는 것이며, 수소화처리를 위해 추가의 공정을 요하지 않으므로, 제조코스트의 저감화 및 고스루풋화를 달성할 수 있다는 효과가 있다. 종래와 같이 수소를 함유한 P-SiN 막을 확산원으로서 사용하지 않으므로, ITO 등으로 이루어지는 화소전극과의 환원반응이 일어나지 않고, 불량율을 개선할 수 있다는 효과가 있다. 또, 다결정 반도체박막에 근접한 층간막으로부터 수소를 도입하므로, 불균일이 작아져서 TFT 의 고성능화를 도모할 수 있다는 효과가 있다. 또한, 종래와 달리 수소화처리를 위해 추가공정이 가해지지 않으므로, TFT 에 대한 제조공정중의 대미지를 삭감할 수 있고, 고품질화를 도모할 수 있다는 효과가 있다.
또한, 예를 들면 디바이스상에 성막된 SiO2계의 층간절연막표면을 라이트에 칭함으로써, 표면적을 증대화시키고 있다. 수분의 흡착효율이 상승하여 수소화에 필요한 수소의 함유량이 증가하게 된다. 또한, 이 층간절연막에 인, 비소, 납, 안티몬, 붕소 등의 불순물을 함유시킴으로써, 표면뿐만이 아니라 층간절연막 내부에도 수분을 축적할 수 있어서, 수소화에 필요한 수분축적량을 한층 증가시킬수 있다. 또한, 수분을 흡착흡수한 층간절연막으로부터 표면측에 수소의 외부확산방지용으로서 P-SiN, P-SiO2, P-SiON, 알루미늄(Al), 티탄(Ti), 탄탈(Ta) 등을 성막함으로써, 수소화어닐시 효율 높게 디바이스측에 수소를 공급할 수 있다. 이상으로 수소화효율을 개선하여 박막트랜지스터 디바이스의 온전류의 증가 및 오프전류의 저감이라는 큰 효과를 얻을 수 있다.
다음에, 도면을 참조하여 본 발명의 적합한 실시예에 대하여 상세히 설명한다. 그러나, 본 발명은 다음의 실시예에 한정되는 것은 아니다.
제1A도∼제1F도는 본 발명에 관한 표시소자용 기판의 제조방법의 제1 실시예를 나타낸 공정도이다.
먼저, 제1A도에 나타낸 바와 같이, 유리기판(1)의 위에 CVD 등을 사용하여 전면적으로 다결정 반도체박막(2)을 형성한다. 본 예에서는, 이 다결정 반도체박막(2)은 다결정 실리콘(Poly-Si)으로 이루어진다. 다음에, 제1B도에 나타낸 바와같이, 다결정 반도체박막(2)의 표면에 게이트산화막(3)을 형성하고, 그 위에 게이트전극 G 을 배치하여 박막트랜지스터 (TFT)(4)를 만든다. 이 박막트랜지스터(4)는 게이트전극 G 의 양측에 불순물이 고농도로 주입된 드레인영역 D 및 소스영역 S 을 가진다.
다음에, 제1C도에 나타낸 바와 같이, 절연성 및 흡습성을 가진 층간막(5)을 성막(成膜)하는 퇴적공정을 행한다. 이 층간절연막(5)은 예를 들면 실리콘유리로이루어진다. 바람직하게는, 이 실리콘유리는 인의 함유율이 8% 이하의 PSG 이다. 특히, 본 예에서는 인 농도가 4% 의 PSG 를 퇴적하고 있다. 이것은 흡습성이 있어서 수분을 미리 함유시키기 위해 적합한 것이다.
다음에, 제1D도에 나타낸 바와 같이, 층간막(5)을 국부적으로 에칭하여, TFT(4)의 소스영역 S 에 연통하는 콘택트홀을 개구한다. 이어서, 층간막(5)의 위에 수소확산저지성의 캡막(6)을 성막하는 피복공정을 행한다. 이 캡막(6)은 치밀한 도체막으로 이루어지고, 예를 들면 알루미늄, 티탄, 탄탈, 질화티탄 등에서 선택할 수 있다. 본 예에서는 알루미늄을 사용하고 있으며, 그 두께를 360nm이상으로 하여 충분한 수소확산저지성을 부여하고 있다. 이어서, 이 층간막(5)에 포착된 수분을 가열분해하여 수소를 발생시키고, 또한 이 캡막(6)과 반대측에 확산시켜서 다결정 반도체박막(2)에 도입하는 수소화공정을 행한다. 이 때의 가렬온도는 150℃∼500℃ 의 범위가 적당하다. 150℃ 이하이면 수분의 가열분해가 진행되지 않는다. 역으로, 500℃ 이상의 고온으로 하면 알루미늄 등으로 이루어지는 캡막(6)이 용융되거나, PSG 등으로 이루어지는 층간막(5)이 치밀화되어 버린다. 본 예에서는 300℃ 로 가열을 행하였다. 가열시간은 1시간∼15시간 정도가 적당하다. 가열시간은 긴 쪽이 TFT 의 특성개선에 효과가 있다. 그러나, 15시간 이상으로 설정하면 스루풋이 나빠진다. 역으로, 1시간 이내이면 수소화처리가 불충분한 경우가 있다. 본 예에서는 3시간 정도 가열처리를 행하였다. 이 가열처리는 질소가스 또는 수소가스함유 분위기하에서 행하는 것이 바람직하다. 이 가열처리를 행함으로써, 층간막(5)에 흡습된 수분이 분해되어, 발생한 수소만이 다결정 반도체박막(2)중에 확산하여 수소화 할수 있는 것이라고 생각된다. 이 때, 디바이스 표면을 캡막(6)으로 피복하고 있으므로, 디바이스 밖으로 확산하려고 하는 수소를 저지할 수 있다.
다음에, 제1E도에 나타낸 바와 같이, 캡막(6)을 패터닝하여 TFT(4)의 소스영역 S 에 대한 배선전극으로 가공한다. 이 배선공정 후, 또 다른 층간막(7)을 퇴적한다.
끝으로, 제1F도에 나타낸 바와 같이, 층간막(5) 및 (7)을 국부적으로 에칭하여, TFT(4)의 드레인영역 D 에 연통하는 콘택트홀을 형성한다. 끝으로, 층간막(7)의 위에 화소전극(8)을 형성하는 화소공정을 행하여 표시소자용 기판을 완성한다.
본 발명에 관한 반도체장치의 제조방법의 공정단축효과를 평가하기 위해, 런닝타임을 측정하였다. 유리기판(1)을 투입하고나서 표시소자용 기판을 완성하기까지, 평균 14일 정도로 억제할 수 있었다. 또, 본 실시예에서는 종래와 같이 확산원으로서 P-SiN 막 등을 사용하지 않으므로 CVD 공정 등을 생략할 수 있어서, 코스트적으로도 종래에 비해 95% 정도로 제조할 수 있었다. 또, 이 표시소자용 기판을 사용하여 액티브매트릭스 액정표시소자를 조립하여 화소결합율을 검사한바, 평균하여 1.0ppm 이하이고, 매우 낮게 억제할 수 있었다. 이것은 효율적인 수소화처리가 행해지고, 또한 수소화처리에 따른 기판의 대미지가 적기 때문이라고 생각된다.
한편, 비교예로서, 종래와 같이 수소확산원으로서 P-SiN 막을 퇴적하고, 포토리소그라피 및 에칭을 거쳐 수소화저리를 행하는 공정을 채용하여, 표시소자용 기판을 실제로 작성하였다. 이 경우, 유리기판의 투입으로부터 표시소자용 기판의 완성까지 평균 18일간을 요하였다. 또, 이와 같이 하여 작성된 표시소자용 기판을사용하여 액티브매트릭스 액정표시소자를 조립하여 화소결함율을 검사한 바, 평균하여 2.5ppm 정도로 되고, 런닝코스트도 증대되었다.
제2A도∼제2C도는 본 발명의 실시예에 관한 표시소자용 기판의 제조방법의 요부를 이루는 수소화공정을 상세히 설명한 것이다.
제2A도에 나타낸 바와 같이, TFT(4)를 작성한 후, 층간막(5)으로서 PSG 를 퇴적한다.
다음에, 제2B도에 나타낸 바와 같이, 층간막(5)의 위에 캡막(6)으로서 알루미늄을 증착한다. 이 증착처리전의 방치시 또는 증착을 위한 전처리중에, 층간막(5)에 수분이 침입한다. 층간막(5)으로서 흡습성이 높은 PSG를 사용함으로써, 충분한 수분량을 확보할 수 있다.
끝으로, 제2C도에 나타낸 바와 같이, 캡막(6)의 증착중 또는 그 후의 어닐에 의해 수분은 수소와 산소로 분해된다. 이 분해된 수소가 Poly-Si 로 이루어지는 다결정 반도체박막(2)에 확산된다. 그리고, PSG 중의 인 농도가 높아질수록 흡습성이 좋아져서 전술한 수소화처리에 유리하다. 그러나, 인 농도가 8% 를 초과하면 역으로 수소화는 저해된다. 이것은 열분해된 수소가 인에 의해 그 확산이동이 저지되기 때문이라고 생각된다. 즉, 층간막으로써 PSG 를 사용한 경우에는 최적의 인 농도범위가 존재한다.
다음에, 제3A∼제3F도를 참조하여 본 발명에 관한 표시소자용 기판의 제조방법의 제2 실시예에 대하여 상세히 설명한다.
제3A도 및 제3B도에 나타낸 바와 같이, 기판(1)의 위에 박막트랜지스터(4)를형성하는 반도체공정을 행한다. 이 공정은 제1A도 및 제1B도에 나타낸 공정과 동일하다.
다음에, 제3C도에 나타낸 바와 같이, 절연성 및 흡습성을 가진 층간막(5)을 성막하는 퇴적공정을 행한다. 이 공정도 제1C도에 나타낸 공정과 동일하다.
다음에, 제3D도에 나타낸 바와 같이, PSG로 이루어지는 층간막(5)을 국부적으로 에칭하여, TFT(4)의 소스영역 S 에 연통하는 콘택트홀을 개구한다. 이어서, 알루비늄 등의 도체막을 성막하여 소정의 형상으로 패터닝하여 배선전극(9)을 형성한다.
다음에, 제3E도에 나타낸 바와 같이, 층간막(5)의 위해 수소확산저지성의 캡막(6)을 성막하는 피복공정을 행한다. 본 실시예에서는, 이 캡막(6)은 치밀한 절연막으로 이루어진다. 절연막은 P-SiN, P-SiO, P-SiON 등에서 선택된다. 본 예에서는 P-SiN을 사용하였다. 이 캡막(6)에 충분한 수소확산저지성을 부여하기 위해, P-SiN 의 막두께는 100nm 이상으로 설정하였다. 이어서, 층간막(5)에 포착된 수분을 가열분해하여 수소를 발생시키고, 또한 이 캡막(6)과 반대측에 확산시켜서 다결정 반도체박막(2)에 도입하는 수소화공정을 행하였다. 본 예에서도 가열온도는 300℃ 로 설정하고, 가열시간은 3시간 이상으로 설정하였다.
끝으로, 제3F도에 나타낸 바와 같이, 캡막(6) 및 바탕재의 층간막(5)을 국부적으로 에칭하여, TFT(4)의 드레인 영역 D 에 연통하는 콘택트홀을 개구한다. 이어서, ITO 등의 투명도전막을 성막하여 소정의 형상으로 패터닝하여 화소전극(8)을 형성한다. 이와 같이 하여, 표시소자용 기판을 완성한다.
본 실시예에서는, 유리기판(1)을 투입하여 표시소자용 기판이 완성되기까지, 평균 18일간을 요하였다. 제1A도∼제1F도에 나타낸 제1 실시예에 비하여 스루풋이 증가하고 있지만, 이것은 캡막으로서 배선전극용의 도체막 대신에, 별도의 절연막을 퇴적하는 공정이 부가된 때문이다. 제3A도∼제3F도의 실시예에 관한 표시소자용 기판을 사용하여 액티브매트릭스 액정표시장치를 조립하여, 그 화소결함율을 검사한 바, 평균하여 1.3ppm 이하로 저율이고, 충분한 수소화효율이 얻어졌다. 그리고, 제3A도∼제3F도의 실시예에서는, 캡막(6)을 그대로 남겨두고 배선전극(9)과 화소전극(8)과의 사이의 층간막으로서 이용하고 있으나, 본 발명은 이에 한정되는 것은 아니다. 수소화공정후 사용이 끝난 캡막(6)을 제거하고, 이 대신에 에칭성이 우수한 다른 층간막을 퇴적해도 된다. 이와 같이 하면, TFT(4)의 드레인영역 D 에 대한 콘택트개구처리를 용이화할 수 있다.
다음에, 제4A도∼제4G도를 참조하여, 본 발명에 관한 표시소자용 기판의 제조방법의 제3 실시예에 대하여 상세히 설명한다. 본 실시예는 흡습성을 가진 층간막을 이용한 수소화공정과, 평탄화공정을 조합한 것이다.
먼저, 제4A도의 공정에 있어서, 석영 등으로 이루어지는 절연기판의 표면에 제1의 다결정 실리콘박막(1Poly)을 LPCVD 법에 의해 성막한다. 다음에, Si 이온을 주입하여 일단 미세화한 후, 고상(固相)성장을 행하여 1Poly 의 대입경화를 도모한다. 그 후, 1Poly 를 소정의 형상으로 패터닝하여 소자영역으로 한다. 또한, 그 표면을 열산화하여 SiO2로 하여 게이트산화막을 얻는다. 또한, 붕소이온을 소정 농도로 주입하여, 미리 임계전압의 조정을 행한다.
다음에, 제4B도의 공정에 있어서, LPCVD 법에 의해 SiN 을 성막하여 게이트 질화막으로 한다. 이 SiN 의 표면을 열산화하여 SiO2로 전환한다. 이와 같이하여, SiO2/SiN/SiO2의 3층 구조로 이루어지는 내압성(耐壓性)이 우수한 게이트 및 연막이 얻어진다. 다음에, LPCVD 법에 의해 제2의 다결정 실리콘박막(2Poly)을 퇴적한다. 2Poly 의 저저항화를 도모한 후, 소정의 형상으로 패터닝하여 게이트 전극 G 을 얻는다. 이어서, As 이온을 고농도로 주입하여 1Poly 에 소스영역 S 및 드레인영역 D 을 형성한다. 이와 같이 하여, N 채널형의 TFT 가 형성된다.
이어서, 제4C도의 공정에 있어서 APCVD 법에 의해 층간막(PSG)을 퇴적한다. 이 PSG 에 제1 콘택트홀(1CON) 및 제2 콘택트홀(2CON)을 개구한 후, 스퍼터링에 의해 알루미늄(Al)을 전면적으로 성막한다. 이 상태에서, 가열처리(어닐)를 행하여, PSG 에 포착된 수분을 가열분해하여 수소를 발생시키고, 그런 스퍼터링에 의해 성막된 알루미늄을 캡막으로 하여 수소를 확산시켜서 1Polt 에 도입하는 수소화공정을 행한다.
다음에, 제4D도의 공정에 나타낸 바와 같이, 알루미늄을 소정의 형상으로 패터닝하여, TFT 의 소스영역 S 에 전기접속하는 배선전극으로 가공한다.
이어서, 제4E도의 공정에 있어서, PSG 표면의 요철을 평탄화막으로 메운다. 이를 위해, 본 실시예에서는 소정의 점성을 가진 액상(液狀)의 아크릴수지를 스핀코팅으로 PSG 의 표면에 도포하였다. 그 후, 가열처리를 행하여 아크릴수지를 경화시켜서 평탄화막으로 한다. 경화된 평탄화막에 대하여 포토리소그라피 및 에칭을 행하여 2CON 에 정합(整合)하는 개구를 형성한다. 이 2CON의 저부에는 TFT의 드레인영역 D 이 노출되어 있다.
다음에, 제4F도의 공정에 있어서, 스퍼터링에 의해 투명도전막을 성막한다. 본 실시예에서는 투명도전막재료로서 ITO 를 사용한다. ITO 는 2CON 의 내부에도 충전되고, TFT 의 드레인영역 D 과 전기적인 도통이 취해진다. 끝으로, 제4G도의 공정에 있어서, ITO 를 소정의 형상으로 패터닝하여 화소전극으로 한다. 이상의 공정에 의해 평탄화된 표시소자용 기판이 완성된다. 이러한 표시소자용 기판은, 예를 들면 액티브매트릭스 액정표시소자의 조립에 사용된다. 이 경우에는, 전술한 화소공정 후, 미리 대향전극이 형성된 대향기판을 소정의 간극을 통해 상기 표시소자용 기판에 접합하는 조립공정을 행한다. 이어서, 이 두 기판의 간극에 액정을 주입하는 봉입공정을 행하여, 액티브매트릭스 액정표시소자가 완성된다. 그리고, 전술한 실시예에서는 제4C도의 공정에 나타낸 바와 같이 TFT 의 소스영역 S 에 연통하는 1CON 및 드레인영역 D 에 연통하는 2CON 은 PSG 를 에칭처리함으로써 동시에 개구할 수 있다. 따라서, 종래에 비해 제조공정을 간략화할 수 있다. 또, 본 실시예에서는 평탄화막을 적용하여 기판표면의 기복을 흡수시켜서 단차(段差)를 제거하고 있다. 따라서, 액정표시소자에 응용한 경우, 액정분자의 프리틸트(pre-tilt)각을 균일화할 수 있고, 리버스틸트도메인(reverse tilt domain)을 억제하여 표시품위를 개선할 수 있다.
계속하여, 제5도를 참조하여 본 발명에 따라서 제조된 표시소자용 기판을 사용하여 조립된 액티브매트릭스 액정표시소자와 일예에 대하여 설명한다. 도시한 바와 같이, 본 액정표시소자는 1쌍의 유리기판(51),(52)을 서로 대향 배치시키고, 그 간극에 액정층(53)을 봉입한 구성으로 되어 있다. 한쪽의 유리기판(51)은 본 발명에 따라서 가공된 것이고, 매트릭스형으로 배치된 신호선(54)과 주사선(55) 및 이들의 교점에 배치된 TFT(56)와 화소전극(57)이 형성되어 있다. 이 TFT(56)는 본 발명에 따라서 수소화처리를 행한 것이다. TFT(56)는 주사선(55)에 의해 선순차(線順次) 선택되는 동시에, 신호선(54)으로부터 공급되는 화상신호를 대응하는 화소전극(57)에 기입하기 위한 능동스위칭소자이다. 한편, 상측의 유리기판(52)의 내표면에는 대향전극(58) 및 컬러필터막(59)이 형성되어 있다. 컬러필터막(59)은 각 화소전극(57)에 대응한 R(적), G(녹), B(청)의 세그멘트로 분할되어 있다. 이와 같은 구성을 가진 액티브매트릭스 액정표시소자를 2매의 편광판(偏光板)(60),(61)으로 협지하고, 백색광을 입사(入射)시키면 원하는 풀컬러화상표시가 얻어진다.
본 발명의 개시(開示)를 충분한 것으로 하기 위해, 더욱 구체적인 실시예를 들어 설명을 계속한다. 제6A도∼제6F도는 본 발명에 관한 표시소자용 기판의 제조방법의 제4 실시예를 나타낸 공정도이다.
먼저, 제6A도에 나타낸 바와 같이, 유리기판(1)의 위에 CVD 등을 사용하여 전면적으로 Poly-Si 로 이루어지는 다결정 반도체박막(2)을 성막한다. 이어서, 이것을 소정의 형상으코 패터닝한다.
다음에, 제6B도에 나타낸 바와 같이, 다결정 반도체박막(2)의 표면에 게이트 산화막(3)을 형성하고, 그 위에 게이트전극 G 을 배치하여 박막트랜지스터(TFT)(4)를 만든다. 이 박막트랜지스터(4)는 게이트전극 G 의 양측에 불순물이 고농도로 주입된 드레인영역 D 및 소스영역 S 을 가진다.
다음에, 제6C도에 나타낸 바와 같이, 절연성 및 흡습성을 가진 층간막(5)을 성막한다. 본 예에서는, 층간막(5)으로서 인 농도가 4%의 PSG를 퇴적하고 있다. 이것은 흡습성이 있어서 수분을 미리 함유시키기 위해 적합한 것이다.
다음에, 제6D도에 나타낸 바와 같이, 층간막(5)을 국부적으로 에칭하여, TFT(4)의 소스영역 S 에 연통하는 콘택트홀을 개구한다. 이어서, 층간막(5)의 위에 수소확산저지성의 몰리브덴으로 이루어지는 캡막(6)을 성막한다. 이 캡막(6)은 치밀한 조성을 가지고 있으며, 그 두께를 300nm 이상으로 하여 충분한 수소확산저지성을 확보하고 있다. 그리고, 캡막(6)으로서는 몰리브덴 대신에, 티탄, 크롬, 텅스텐 등의 금속배선재료를 선택할 수 있다. 또는, 알루미늄실리사이드, 티탄실리사이드, 몰리브덴실리사이드, 크롬실리사이드, 텅스텐실리사이드 등의 금속실리사이드에서 선택하는 것도 가능하다. 이어서, 층간막(5)에 포착된 수분을 가열분해하여 수소를 발생시키고, 또한 발생된 수소를 이 캡막(6)과 반대측에 확산시켜서 다결정 반도체박막(2)에 도입한다. 이 때의 가열온도는 PSG 가 치밀화되지 않고 또 몰리브덴이 용융하지 않는 정도가 바람직하고, 예를 들면 300℃로 설정된다. 또, 이 가열시간은 가능한 한 긴 쪽이 TFT 의 특성도 양호하게 되지만, 스루풋을 고려에 넣어 3시간 이상이 바람직하다. 이 가열처리는 질소 또는 수소분위기중에서 행한다. 이 가열처리를 행함으로써, 층간막(5)에 흡습된 수분이 분해되어 발생한 수소만이 다결정 반도체박막(2)중에 확산하여 수소화할 수 있는 것이라고 생각된다. 이 때, 디바이스 표면을 캡막(6)으로 피복하고 있으므로, 위쪽으로 확산하려고 하는 수소를 저지할 수 있다. 다음에, 제6E도에 나타낸 바와 같이, 몰리브덴으로 이루어지는 캡막(6)을 패터닝하여 TFT(4)의 소스영역 S에 대한 배선전극으로 가공한다. 이 배선공정 후, 또 다른 층간막(7)을 퇴적한다. 끝으로, 제6F도에 나타낸 바와 같이, 층간막(5) 및 (7)을 국부적으로 에칭하여, TFT(4)의 드레인영역 D 에 연통하는 콘택트홀을 형성한다. 그 후, 층간막(7)의 위에 ITO 등으로 이루어지는 화소전극(8)을 형성하여 표시소자용 기판을 완성한다.
본 실시예에 관한 반도체장치의 제조방법의 공정단축효과를 평가하기 위해, 런닝타임을 측정하였다. 유리기판(1)을 투입하고나서 표시소자용 기판을 완성하기까지, 평균 14일 정도로 억제할 수 있었다. 또, 본 실시예에서는 종래와 같이 확산원으로서 P-SiN 막 등을 사용하지 않으므로 CVD 공정 등을 생략할 수 있고, 코스트적으로도 종래에 비해 95% 정도로 제조할 수 있었다. 또, 이 표시소자용 기판을 사용하여 액티브매트릭스 액정표시소자를 조립하여 화소결함율을 검사한바, 평균하여 1.0ppm 이하이고, 매우 낮게 억제할 수 있었다. 이것은 효율적인 수소화처리가 행해지고 또한 수소화처리에 따른 기판의 대미지가 적기 때문이다.
다음에, 제7A도∼제7F도를 참조하여 본 발명에 관한 표시소자용 기판의 제조방법의 제5 실시예에 대하여 설명한다. 기본적으로는, 제6도에 나타낸 제4 실시예와 동일하며, 대응하는 부분에는 대응하는 참조번호를 붙여서 이해를 용이하게 하였다.
제7A도 및 제7B도에 나타낸 바와 같이, 유리기판(1)의 위에박막트랜지스터(4)를 형성하는 반도체장치의 제조공정을 행한다. 이 공정은 제6A도 및 제6B도에 나타낸 공정과 동일하다.
다음에, 제7C도에 나타낸 바와 같이, 절연성 및 흡습성을 가진 층간막(5)을 성막한다. 본 실시예에서는 이 층간막(5)으로서 논도프실리콘유리(NSG)를 사용하였다. 이 NSG 에 충분히 수분을 흡습시킨 후, 국부적으로 에칭하여 TFT(4)의 소스영역 S 에 연통하는 콘택트홀을 개구한다. 이어서, 층간막(5)의 위에 티탄으로 이루어지는 제1 캡막(6a)을 퇴적하고, 또한 알루미늄으로 이루어지는 제2 캡막(6b)을 계속하여 퇴적하여, 2층 구조의 금속막으로 한다. 이 후, 400℃ 가열처리를 행하여, 층간막(5)에 함유된 수소를 다결정 반도체박막(2)에 확산시킨다. 이 경우, 티탄으로 이루어지는 제1 캡막(6a)은 가열처리에 따른 알루미늄/Poly-Si간의 스파이크를 방지하기 위한 배리어메탈층으로서 기능한다. 따라서, 티탄의 막두께는 100nm 이하가 바람직하다.
다음에, 제7E도에 나타낸 바와 같이, 수소화처리를 행한 후 2층 구조를 가진 캡막을 배선전극으로서 패터닝한다. 이 위에 다른 층간막(7)을 퇴적한다. 끝으로, 제7F도에 나타낸 바와 같이 화소전극(8)을 형성하여 표시소자용 기판을 완성한다. 본 실시예에서는 2층 구조의 캡막을 형성하기 위해 티탄 및 알루미늄을 사용하고 있지만, 본 발명은 이에 한정되는 것은 아니다. 일반적으로, 알루미늄, 티탄, 몰리브덴, 크롬, 텅스텐, 알루미늄실리사이드, 티탄실리사이드, 몰리브덴실리사이드, 크롬실리사이드 및 텅스텐실리사이드에서 선택되는 2층 이상의 다층막을 사용하여 캡막을 구성하는 것이 가능하다.
본 실시예에 관한 반도체장치의 제조방법의 공정단축효과를 평가하기 위해, 런닝타임을 측정하였다. 유리기판(1)을 투입하고나서 표시소자용 기판을 완성하기까지, 평균 15일 정도를 요하였다. 제4 실시예에 비해 수소화처리를 위한 가열온도를 올렸으므로 수소화는 더욱 진행되었다. 이 결과, 제5 실시예에 관한 표시소자용 기판을 사용하여 액티트매트릭스 액정표시소자를 조립하여 화소결함율을 검사한 바, 평균하여 0.8ppm 이하이고, 매우 낮게 억제할 수 있었다.
제8도는 본 발명에 관한 표시소자용 기판의 그 밖의 구체예를 나타낸 모식적인 단면도이다. 도시한 바와 같이, 유리기판(1)의 위에는 박막트랜지스터(4)가 형성되어 있다. 이 예에서는, 박막트랜지스터(4)는 제1 층간막(5) 및 제2 층간막(7)에 의해 피복되어 있다. 그리고, 양 층간막(5),(7)의 사이에는 배선전극(9)이 개재되어 있으며, 박막트랜지스터(4)의 소스영역 S 과 연통하고 있다. 이들 2층의 층간막(5),(7)의 위에 수소확산저지성을 가진 캡막(6)이 성막되어 있다. 이 상태에서 가열처리를 행함으로써 다결정 반도체박막(2)에 수소가 도입된다. 이 때, 층간막(5),(7)의 최소한 1층에 충분한 흡습성이 있으면, 본 발명에 따라서 효과적인 수소화처리를 행할 수 있다. 반드시 적층된 모든 층간막이 흡습성을 가지고 있을 필요는 없다.
제9도는 또 다른 구체예를 나타낸 모식적인 단면도이다. 전술한 제1∼제5 실시예에서는, 수소화처리가 모두 콘택트홀을 개구한 후 행해지고 있었다. 그러나, 본 발명은 이에 한정되는 것은 아니고, 본 예와 같이 층간막(5)에 콘택트홀을 개구하지 않은 상태에서 캡막(6)을 성막하여 수소화처리를 행할 수 있다. 이 경우, 캡막(6)은 예를 들면 치밀한 조성을 가진 절연막을 사용할 수 있다. 이 후, 캡막(6)을 남긴 그대로 또는 에칭에 의해 제거한 상태에서 층간막(5)에 콘택트홀을 개구하면 된다.
제10도는 또 다른 구체예를 나타낸 모식적인 단면도이다. 본 예에서는, 박막트랜지스터(4)의 소스영역 S 및 드레인영역 D 의 양자에 연통하는 콘택트홀을 층간막(5)에 개구한 후, 치밀한 도체재료로 이루어지는 캡막(6)을 퇴적하여 수소화처리를 행하고 있다.
다음에, 본 발명의 제6 실시예에 대하여 상세히 설명한다. 제11도는 본 발명에 관한 박막반도체장치의 구체적인 구성예를 나타낸 모식적인 부분단면도이다. 도시한 바와 같이, 석영(Quartz) 등으로 이루어지는 절연기판(111)의 위에는 다결정 실리콘(Poly-Si)으로 이루어지는 반도체박막(112)이 소정의 형상으로 패터닝형성되어 있으며, 소자영역을 구성한다. 이 소자영역에는 박막트랜지스터(TFT)(113)가 형성되어 있다. 구체적으로는, 반도체박막(112)의 위에 3층의 게이트절연막을 통해 게이트전극 G 이 형성되어 있다. 또한, 게이트전극 G 의 양측에 있어서 반도체박막(112)에는 불순물이 고농도로 주입된 소스영역 S 및 드레인영역 D 도 형성되어 있다.
이러한 구성을 가진 TFT(113)의 표면은 제1 층간절연막(114)에 의해 피복되어 있다. 이 제1 층간절연막(114)은 표면적이 증대화된 거칠은 표면(115)을 가지고 있으며, 수분흡착을 용이하게 하여 반도체박막(112)에 대하여 효율적인 수소확산원으로 되도록 하고 있다. 또한,이 제1층간절연막(114) 자체가 원하는 흡습성을 가지고 있고, 내부에도 수분을 어느 정도 축적할 수 있다.
제1 층간절연막(114)의 위에는 소정의 형상으로 패터닝된 배선전극(116)이 배설되어 있으며, 제1 층간절연막(114)에 형성된 콘택트홀을 통해 TFT(113)의 소스영역 S 에 접속되어 있다. 이 배선전극(116)의 위에는 제2 층간절연막(116)이 성막되어 있다. 이 제2 층간절면막(116)도 제1 층간절연막(114)과 같이 흡습성을 가지고 있으며, 또한 거칠은 표면(117)을 구비하고 있다.
제2 층간절연막(116)의 위에는 수소확산차단막(118)이 성막되어 있으며, 수소의 외부확산을 방지한다. 이에 더하여, 이 제2 층간절연막(116)의 상측에는 화소전극(119)이 형성되어 있으며, 콘택트홀을 통해 TFT(113)의 드레인영역 D 에 접속되어 있다. 이러한 구성을 가진 박막반도체장치는, 예를 들면 액티브매트릭스 액정표시소자의 구동기판으로서 사용할 수 있다.
다음에, 제12A도 및 제12B도를 참조하여, 제11도에 나타낸 구조를 가진 박막반도체장치의 수소화처리방법에 대하여 설명한다. 예를 들면, 수소확산차단막을 형성한 이후의 단계에서 어닐을 행함으로써, 제1 층간절연막(114) 및 제2 층간절연막(116)에 함유된 수소가 소자영역을 구성하는 반도체박막(112)에 확산되어 원하는 수소화처리가 행해진다.
제12A도는 어닐전에 있어서의 제1 층간절연막의 두께방향 수소농도분포를 나타내고 있다. 도면에서 이해되는 바와 같이, 어닐공정전에는 제1 층간절연막은 표면에 가까울수록 큰 수소농도분포를 가진다. 한편, 제12B도는 어닐후에 있어서의 제1 층간절연막의 깊이방향의 수소농도분포를 나타내고 있다. 가열처리를 행함으로써, 제1 층간절연막에 함유된 수소는 표면측으로부터 반도체박막(Poly-Si)과의 계면측으로 이행하여, 다량의 수소를 도입할 수 있다. 이와 같이, 어닐전에 있어서의 층간절연막내의 깊이방향 수소농도분포(뎁스프로파일)를 트랜지스터 채널측에 비해 표면측이 커지도록 설정함으로써, 내부에의 수소확산을 용이하게 하고 있다.
제13도는 수소화처리를 행한 후에 있어서의 박막트랜지스터의 드레인전류(Ids)/게이트전압(Vgs)특성을 측정한 결과를 나타낸 그래프이다. 그리고, 샘플로한 박막트랜지스터는 N 채널형이고, 채널폭은 20㎛, 채널길이는 5㎛ 이다. ①의 커브는 층간절연막의 표면을 거칠게 한 경우의 드레인전류/게이트전압특성을 나타내고 있으며, ②의 커브는 층간절연막의 표면을 거칠게 하지 않은 경우에 있어서의 드레인전류/게이트전압특성을 나타내고 있다. 이 그래프로부터 명백한 바와 같이, 수소확산원으로 되는 층간절연막의 표면을 거칠게 함으로써, 수소화효율을 개선할 수 있고, 온전류가 증대되는 한편, 오프전류(리크전류)를 저감화할 수 있다.
다음에, 제14A도∼제14G도를 참조하여, 본 발명에 관한 박막반도체장치의 제조방법의 제6실시예에 대하여 상세히 설명한다. 먼저, 최초로 제14A도에 나타낸바와 같이, 석영(Quartz) 등으로 이루어지는 절연기판의 위에 다결정 반도체박막, 예를 들면 Poly-Si 를 LPCVD 법으로 약 30nm 성막한다. 필요하다면, 이 후 Si+이온을 주입함으로써 비정질화하고, 계속하여 600℃ 정도의 온도로 어닐함으로써, Poly-Si 를 대입경화한다.
다음에, 제14B도에 나타낸 공정에서, Poly-Si 를 소정의 패턴에 따라서 에칭하여 소자영역으로 한다. 이어서, Poly-Si 의 표면을 산화하여 게이트산화막을 약 60nm 의 두께로 성막한다. 이 게이트산화막의 위에 LPCVD 법으로 게이트질화막(Si3N4)을 약 50nm 의 두께로 성막한다. 또한, 이 게이트질화막의 표면을 열산화하여, 다른 게이트산화막을 약 1∼2nm 의 두께로 성막한다. 이와 같이 하여, 3층의 게이트절연막이 형성된다. 이 후, 박막트랜지스터의 임계전압 Vth 을 제어하기 위해 필요하다면, B+이온을 1∼8×1012/㎠ 정도의 도즈량으로 타입한다.
다음에, 제14C도에 나타낸 공정에서, 다결정 실리콘을 약 300nm의 두께로 형성한다. 이 다결정 실리콘은 저저항화할 필요가 있으므로 인을 도프한다. 그 후, 다결정 실리콘을 소정의 형상으로 에칭하여 게이트전극 G 을 형성한다. 또한, 게이트절연막도 에칭한다.
다음에, 제14D도에 나타낸 공정에서, 박막트랜지스터 TFT 의 소스영역 S 과 드레인영역 D 을 형성하기 위해, 게이트전극 G 외의 부분에 As+를 2∼10×1014/㎠ 정도의 도즈량으로 이온 타입한다. 이를 위해, 미리 레지스트를 소정의 형상으로 패터닝형성해 둔다. 이온 타입후, 약 1,000℃ 의 온도로 질소분위기하에서 어닐함으로써, 소스영역 S 및 드레인영역 D 을 활성화시킨다.
다음에, 제14E도에 나타낸 공정에서, TFT를 보호하여 절연하기 위해 제1 층간절연막(SiO2)을 약 500nm 의 두께로 성막한다. 이 제1 층간절연막을 구성하는SiO2에 필요하다면 인, 비소, 납, 안티몬, 붕소 등을 함유시킨다. 이들 불순물의 함유량이 클수록 수분흡착량이 증대된다. 본 실시예에서는 SiO2막에 5wt%의 인을 함유시켰다. 다음에, 제1 층간절연막에 대하여 소스영역 S 에 연통되는 콘택트홀을 개구한다.
제14F도에 나타낸 공정에서, Al 등의 금속막을 약 300nm의 두께로 성막한다. 이 금속막을 소정의 형상으로 패터닝하여 배선전극을 얻는다. 그 후, 이 배선전극을 절연격리하기 위해 SiO2계의 제2 층간절연막을 약 500nm 의 두께로 형성한다. 이 제2 층간절연막에는, 필요하다면 인, 비소, 납, 안티몬, 붕소 등의 불순물을 함유시킨다. 인의 함유량은 0∼3wt% 로 하면 된다. 여기서, 이 제2 층간절연막에 수소화에 필요한 수분을 효율 높게 도입하기 위해, 그 표면을 막두께에 대하여, 5% 이내 정도로 라이트에칭하여, 표면을 거칠게 한다, 이 라이트에칭에 있어서는 에천트로서, 예를 들면 불산계의 용액을 사용할 수 있다. 본 예에서는 불산의 희석액을 사용하였다. 그리고, 수분흡착을 위한 표면적을 증대하는 방법으로서는, 라이트에칭 대신에, 예를 들면 미리 패터닝으로 제2 층간절연막 표면에 요철을 만들도록 해도 된다.
끝으로, 제14G도에 나타낸 공정에서, 수소의 외부확산방지용으로서, 예를 들면 P-SiN, P-SiO2, P-SiON 등의 플라스마막, 또는 Al, Ti, Ta 등의 금속막을 성막한다. 본 실시예에서는 플라스마질화실리콘막(P-SiNx)을 사용하여, 제2 층간 절연막의위에 약 50nm 의 두께로 성막하였다. 이 수소확산차단막은 최소한 TFT보다 큰 면적을 남기고 콘택트부분을 에칭한다. 여기서, 200℃∼500℃ 의 온도로 질소분위기중 어닐처리를 행하여, 수소화를 촉진시킨다. 이어서, 콘택트홀을 개구하여, ITO 박막을 약 100nm 의 두께로 형성한다. 이 ITO 박막을 소정의 형상으로 패터닝하여 화소전극(119)을 배설하여 박막트랜지스터장치가 완성된다.
다음에, 제15A도∼제15C도를 참조하여 본 발명에 관한 박막반도체장치의 제조방법의 제7 실시예에 대하여 상세히 설명한다. 앞의 제6 실시예에서 설명한 제14C도의 공정까지는 동일하게 행해진다. 즉, 게이트전극의 형성 및 게이트절연막의 커팅까지는 동일하다. 이 후, 제15A도에 나타낸 바와 같이, 제1 층간절연막(SiO2)을 성막한다. 이어서, 수소화에 필요한 수분의 흡습을 보다 효율적으로 하기 위해, 제1 층간절연막의 표면을, 예를 들면 불산계의 용액으로 라이트에칭하여, 표면을 거칠게 한다. 그 후, 플라스마 CVD 로 플라스마질화실리콘박막(P-SiN)을 약 50nm의 두께로 성막하여 수소확산차단막으로 한다. 여기서, 250∼500℃의 온도에서 질소분위기하에서 어닐을 행하여 수소화를 촉진한다.
다음에, 제15B도에 나타낸 공정에서, 불필요한 부분의 수소확산차단막을 에칭으로 제거한다. 본 실시예에서는 전체면을 에칭하였다. 이어서, 콘택트홀을 개구하여 Al 막을 성막한 후, 소정의 형상으로 패터닝하여 배선전극으로 한다. 또한, 배선전극을 절연하기 위해 SiO2계의 제2 층간절연막을 성막한다.
끝으로, 제15C도에 나타낸 바와 같이, 제1 층간절연막 및 제2 층간절연막에콘택트홀을 개구하여, ITO 박막을 성막한다. 이 ITO 박막을 소정의 형상으로 패터닝하여, 화소전극으로 한다. 이상으로 박막반도체장치가 완성된다.
끝으로, 제16A∼제16D도를 참조하여 본 발명에 관한 박막반도체장치의 제조방법의 제8 실시예에 대하여 상세히 설명한다. 앞에 설명한 제6 실시예에 있어서 제14C도에 나타낸 공정까지 동일하게 행해진다. 즉, 게이트전극형성 및 게이트절연막의 커팅까지는 동일하다. 이 후, 제16A도에 나타낸 바와 같이, 제1 층간절연막을 형성한다. 이어서, 제1 층간절연막의 표면을, 예를 들면 불산계이 용액으로 라이트에칭하여 표면을 거칠게 한다. 이로써, 수소화처리에 필요한 수소성분이 수분으로서 제1 층간절연막 표면이나 내부에 효율적으로 흡수될 수 있다. 그리고, 이 제1 층간절연막에 의해 흡수된 수분은 이후의 공정에 있어서 분해되어 수소를 생성하게 된다. 이 수분의 분해는 가열 또는 플라스마에 의해 일어난다고 생각된다. 예를 들면, SiO2계의 층간절연막의 경우, Si와 H2O가 결합하여 H가 발생하는 기구를 생각할 수 있다. 또는, 수소확산차단막을 플라스마 CVD 또는 스퍼터링으로 성막하면, 이 때에 가해지는 에너지로 H2O 의 분해가 촉진되는 것도 생각할 수 있다.
다음에, 제16B도에 나타낸 바와 같이, 제1 층간절연막에 콘택트홀을 개구하여 Al 막을 성막한다. 이 Al 막을 소정의 형상으로 패터닝하여 배선전극으로 한다. 또한, 배선전극을 절연하기 위해 SiO2계의 제2 층간절연막을 성막한다.
이어서, 제16C도에 나타낸 바와 같이, 제2 층간절연막의 위에 플라스마 CVD로 플라스마질화실리콘막을 약 50nm 의 두께로 성막하여 수소확산차단막으로 한다.이 단계에서 250℃∼500℃의 온도로 질소분위기하에서 어닐을 행하여 수소화처리를 실시한다.
끝으로, 제16B도에 나타낸 바와 같이, 수소확산차단막을 에칭하여 콘택트홀을 개구한다. ITO 박막을 형성하여 소정의 현상으로 패터닝하여 화소전극으로 한다. 이상으로 박막반도체장치가 완성된다.
전술한 바와 같이, 본 발명의 구체적인 실시예에 대하여 상세히 설명하였으나, 본 발명의 범위를 일탐함이 없이 여러가지 변형 및 변경이 가능하다.
제1A도∼제1F도는 본 발명에 관한 표시소자용 기판의 제조방법의 제1 실시예를 나타낸 공정도.
제2A도∼제2C도는 제1 실시예의 수소화공정을 상세히 설명한 모식도.
제3A도∼제3F도는 본 발명에 관한 표시소자용 기판의 제조방법의 제2 실시예를 나타낸 공정도.
제4A도∼제4G도는 본 발명에 관한 표시소자용 기판의 제조방법의 제3 실시예를 나타낸 공정도.
제5도는 본 발명에 따라서 제조된 표시소자용 기판을 사용하여 조립된 액티브매트릭스 액정표시소자를 나타낸 분해사시도.
제6A도∼제6F도는 본 발명에 관한 표시소자용 기판의 제조방법의 제4 실시예를 나타낸 공정도.
제7A도∼제7F도는 본 발명에 관한 표시소자용 기판의 제조방법의 제5 실시예를 나타낸 공정도.
제8도는 본 발명에 관한 표시소자용 기판의 다른 구체예를 나타낸 모식적인 단면도.
제9도는 본 발명에 관한 표시소자용 기판의 다른 구체예를 나타낸 모식적인단면도.
제10도는 본 발명에 관한 표시소자용 기판의 또 다른 구체예를 나타낸 모식적인 단면도.
제11도는 본 발명에 관한 박막반도체장치의 구성을 나타탠 모식적인 부분단면도.
제12A도 및 제12B도는 제11도에 나타낸 박막반도체장치의 수소화처리를 나타낸 모식도.
제13도는 수소화처리를 행한 박막트랜지스터의 Ids(드레인전류)/Vgs(게이트전압)특성을 나타낸 그래프.
제14A도∼제14G도는 본 발명에 관한 표시소자용 기판의 제조방법의 제6 실시예를 나타낸 공정도.
제15A도∼제15C도는 본 발명에 관한 표시소자용 기판의 제조방법의 제7 실시예를 나타낸 공정도.
제16A도∼제16D도는 본 발명에 관한 표시소자용 기판의 제조방법의 제8 실시예를 나타낸 공정도.
제17도는 종래의 수소화처리방법을 나타낸 설명도.
* 도면의 주요부분에 대한 부호의 설명
(1): 기판, (2): 다결정 반도체박막, (4): 박막트랜지스터, (5): 층간막, (6): 캡막, (8): 화소전극, (111): 절연기판, (112): 반도체박막, (113): 박막트랜지스터, (114); 제1 층간절연막, (115): 거칠은 표면 , (116): 제2 층간절연막,(117): 거칠은 표면, (118): 수소확산차단막, (119): 화소전극, G : 게이트전극, S : 소스영역, d : 드레인영역.

Claims (12)

  1. 박막 트랜지스터를 절연 기판의 위에 형성한 후, 흡습성을 가지는 층간 절연막을 성막하는 퇴적 단계,
    상기 층간 절연막의 위에 수소의 확산을 저지하는 캡막을 성막하는 피복 단계,
    상기 층간 절연막에 포착된 수분을 분해하여 수소를 발생시키고, 상기 발생한 수소를 상기 캡막과 반대측에 확산시켜서 다결정 실리콘층에 도입하는 수소화 단계를 포함하는 표시 소자용 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 피복 단계는 캡막으로서 치밀한 도체막을 성막하는 표시 소자용 기판의 제조 방법.
  3. 제 1 항에 있어서, 상기 수소화 단계 후, 상기 도체막을 패터닝하여 배선전극으로 가공하는 배선 단계를 포함하는 표시 소자용 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 배선 단계 후, 평탄화막을 형성하는 평탄화 단계,
    상기 평탄화막의 위에 화소 전극을 형성하는 화소 단계
    를 포함하는 표시 소자용 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 피복 단계는 캡막으로서 치밀한 절연막을 성막하는 표시 소자용 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 절연막은 P-SiN, P-SiO 및 P-SiON 막에서 선택되는 표시 소자용 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 수소화 단계 후, 상기 절연막을 제거하는 표시 소자용 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 수소화 단계는 150∼500℃의 범위에서 가열처리를 행하는 표시소자용 기판의 제조 방법.
  9. 제 1 항에 있어서,
    상기 수소화 단계는 질소 가스 또는 수소 가스 함유 분위기 하에서 가열처리를 행하는 표시 소자용 기판의 제조 방법.
  10. 제 1 항에 있어서,
    상기 층간 절연막의 표면을 거칠게 하여 수분 흡착 면적을 증대화하는 표면 단계를 더 포함하는 표시 소자용 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 표면 단계는 라이트 에칭에 의해 상기 층간 절연막의 표면을 거칠게 하는 표시 소자용 기판의 제조 방법.
  12. 기판에 배설된 다결정 반도체막을 가지는 박막 트랜지스터를 형성하는 제1 단계,
    상기 박막 트랜지스터의 위에 흡습성을 가지는 층간 절연막을 성막하는 제2 단계,
    상기 층간 절연막의 위에 수소의 확산을 저지하는 캡막을 성막하는 제3 단계,
    상기 층간 절연막에 포착된 수분을 가열분해하여 수소를 발생시키고, 상기 발생한 수소를 상기 캡막과 반대측에 확산시켜서 상기 다결정 반도체층에 도입하는 제4 단계,
    상기 캡막을 패터닝하여 상기 층간 절연막을 통해 상기 박막 트랜지스터에도통하는 배선 전극으로 가공하는 제5 단계,
    상기 박막 트랜지스터에 접속된 화소 전극을 형성하는 제6 단계를 포함하는 액정 표시 소자의 제조 방법.
KR1019940016832A 1993-07-13 1994-07-13 액티브매트릭스패널용박막반도체장치및표시소자용기판의제조방법 KR100334406B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010072974A KR100352885B1 (ko) 1993-07-13 2001-11-22 액티브 매트릭스 패널용 박막 반도체 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP19551193 1993-07-13
JP93-195,511 1993-07-13
JP25262493A JP3393449B2 (ja) 1993-09-14 1993-09-14 薄膜半導体装置
JP93-252,624 1993-09-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020010072974A Division KR100352885B1 (ko) 1993-07-13 2001-11-22 액티브 매트릭스 패널용 박막 반도체 장치

Publications (2)

Publication Number Publication Date
KR960015931A KR960015931A (ko) 1996-05-22
KR100334406B1 true KR100334406B1 (ko) 2002-09-25

Family

ID=26509168

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019940016832A KR100334406B1 (ko) 1993-07-13 1994-07-13 액티브매트릭스패널용박막반도체장치및표시소자용기판의제조방법
KR1020010072974A KR100352885B1 (ko) 1993-07-13 2001-11-22 액티브 매트릭스 패널용 박막 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020010072974A KR100352885B1 (ko) 1993-07-13 2001-11-22 액티브 매트릭스 패널용 박막 반도체 장치

Country Status (4)

Country Link
US (1) US5932484A (ko)
EP (1) EP0634797B1 (ko)
KR (2) KR100334406B1 (ko)
DE (1) DE69420791T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264802A (ja) * 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
US7271410B2 (en) * 1995-03-28 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
US5744202A (en) * 1996-09-30 1998-04-28 Xerox Corporation Enhancement of hydrogenation of materials encapsulated by an oxide
KR100338008B1 (ko) * 1997-11-20 2002-10-25 삼성전자 주식회사 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법
TW441112B (en) 1999-03-16 2001-06-16 Sanyo Electric Co Method for making a thin film transistor
JP2001249626A (ja) * 2000-03-03 2001-09-14 Sharp Corp 表示装置および表示装置の製造方法
AUPQ975900A0 (en) * 2000-08-30 2000-09-21 Unisearch Limited A process for the fabrication of a quantum computer
KR100503951B1 (ko) * 2003-04-30 2005-07-26 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2005072264A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100885895B1 (ko) * 2007-07-02 2009-02-26 삼성전자주식회사 반도체 장치의 제조 방법
US9627211B2 (en) * 2012-09-18 2017-04-18 Applied Materials, Inc. Tape assisted single step peel-off on sin layer above metal electrodes
JP6190192B2 (ja) * 2013-07-16 2017-08-30 ソニーセミコンダクタソリューションズ株式会社 放射線撮像装置および放射線撮像表示システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190870A (ja) * 1986-02-18 1987-08-21 Matsushita Electronics Corp 固体撮像装置およびその製造方法
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JP2589327B2 (ja) * 1987-11-14 1997-03-12 株式会社リコー 薄膜トランジスタの製造方法
JPH01265524A (ja) * 1988-04-15 1989-10-23 Sony Corp 半導体装置
US4906587A (en) * 1988-07-29 1990-03-06 Texas Instruments Incorporated Making a silicon-on-insulator transistor with selectable body node to source node connection
JP2806999B2 (ja) * 1989-11-22 1998-09-30 ティーディーケイ株式会社 多結晶シリコン薄膜トランジスタ及びその製造方法
JP2864623B2 (ja) * 1990-02-26 1999-03-03 セイコーエプソン株式会社 半導体装置の製造方法
JPH03280435A (ja) * 1990-03-28 1991-12-11 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH04111362A (ja) * 1990-08-30 1992-04-13 Canon Inc 薄膜トランジスタとその製造方法
JPH04122073A (ja) * 1990-09-13 1992-04-22 Ricoh Co Ltd 半導体装置
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3277713B2 (ja) * 1994-08-31 2002-04-22 ソニー株式会社 ディジタルビデオ信号の記録装置、記録再生装置及び再生装置

Also Published As

Publication number Publication date
DE69420791D1 (de) 1999-10-28
DE69420791T2 (de) 2000-03-23
EP0634797B1 (en) 1999-09-22
EP0634797A2 (en) 1995-01-18
KR100352885B1 (ko) 2002-09-16
KR960015931A (ko) 1996-05-22
EP0634797A3 (en) 1997-02-26
US5932484A (en) 1999-08-03

Similar Documents

Publication Publication Date Title
US6150692A (en) Thin film semiconductor device for active matrix panel
US6441468B1 (en) Semiconductor device
CN100481511C (zh) 薄膜晶体管、具有该晶体管的平板显示器及其制造方法
US5847410A (en) Semiconductor electro-optical device
KR100334406B1 (ko) 액티브매트릭스패널용박막반도체장치및표시소자용기판의제조방법
US5508209A (en) Method for fabricating thin film transistor using anodic oxidation
US6218678B1 (en) Semiconductor device
JP3437863B2 (ja) Ｍｉｓ型半導体装置の作製方法
US6693044B1 (en) Semiconductor device and method of manufacturing the same
US5595638A (en) Method for manufacturing a semiconductor device utilizing an anodic oxidation
US6660549B2 (en) Method of manufacturing an active matrix type display circuit
JPH0688973A (ja) 透明導電膜およびそれを用いた半導体装置ならびにその作製方法
JPH05129608A (ja) 半導体装置
KR100285303B1 (ko) 액정표시장치
US20050085020A1 (en) Semiconductor device and method for fabricating the same
JP2001177097A (ja) 薄膜トランジスタ及びその製造方法
US6395571B1 (en) Method for fabricating polysilicon TFT
JP3287107B2 (ja) 表示素子用基板の製造方法
KR100489167B1 (ko) 박막트랜지스터 및 그 제조방법
KR100379566B1 (ko) 액정표시장치 제조방법
KR100349913B1 (ko) 다결정실리콘 박막트랜지스터 제조방법
KR20090116887A (ko) 박막트랜지스터 및 그 제조방법
KR100281558B1 (ko) 레이저 열처리를 이용하여 결정화 및 페시베이션을 동시에 이루는 다결정 실리콘막 형성 방법
JP3393449B2 (ja) 薄膜半導体装置
JP2004064056A (ja) 半導体集積回路の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 13

EXPY Expiration of term