JP3393449B2 - 薄膜半導体装置 - Google Patents
薄膜半導体装置Info
- Publication number
- JP3393449B2 JP3393449B2 JP25262493A JP25262493A JP3393449B2 JP 3393449 B2 JP3393449 B2 JP 3393449B2 JP 25262493 A JP25262493 A JP 25262493A JP 25262493 A JP25262493 A JP 25262493A JP 3393449 B2 JP3393449 B2 JP 3393449B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- thin film
- insulating film
- film
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、絶縁基板上に成膜され
た半導体薄膜を素子領域とする薄膜トランジスタを含む
薄膜半導体装置に関する。より詳しくは、半導体薄膜の
水素化処理技術に関する。
た半導体薄膜を素子領域とする薄膜トランジスタを含む
薄膜半導体装置に関する。より詳しくは、半導体薄膜の
水素化処理技術に関する。
【０００２】
【従来の技術】図１９を参照して、従来の水素化処理方
法を簡潔に説明する。図示する様に、絶縁基板１０１の
表面には多結晶シリコン薄膜１０２が所定の形状にパタ
ニングされており素子領域を形成する。多結晶シリコン
薄膜１０２には不純物が高濃度に拡散されたソース領域
ＳとドレインＤとが形成されており両者の間にチャネル
領域Ｃｈが設けられる。チャネル領域Ｃｈの上方にはゲ
ート酸化膜１０３及びゲート窒化膜１０４を介してゲー
ト電極Ｇが形成されており、薄膜トランジスタ（ＴＦ
Ｔ）を構成する。このＴＦＴは第１層間絶縁膜１０５に
より被覆されている。この第１層間絶縁膜１０５に設け
られた第１コンタクトホールを介して配線電極１０６が
ソース領域Ｓに電気接続されている。第１層間絶縁膜１
０５の上にはさらに第２層間絶縁膜１０７が成膜され
る。この第２層間絶縁膜１０７の上にはＩＴＯ等の透明
導電膜からなる画素電極１０８がパタニング形成されて
おり、第２コンタクトホールを介してＴＦＴのドレイン
領域Ｄに電気接続されている。第２層間絶縁膜１０７の
表面にはオーバーパッシベーション膜としてＰ−ＳｉＮ
膜１０９がパタニング形成される。Ｐ−ＳｉＮ膜１０９
は比較的ポーラスな構造を有するとともにある程度水素
原子を含有しており水素供給源となる。ＴＦＴを形成し
た後Ｐ−ＳｉＮ膜１０９を成膜しアニールを行なう事に
より、水素原子が拡散し第２層間絶縁膜１０７、第１層
間絶縁膜１０５、ゲート酸化膜１０３等を通過して多結
晶シリコン薄膜１０２中に導入できる。水素化処理によ
って導入された水素原子は多結晶シリコン薄膜１０２の
結晶粒界に拡散しダングリングボンドと結合する為、ト
ラップ密度は小さくなり障壁ポテンシャルが低くなる。
この為多結晶シリコンＴＦＴ内でのキャリア移動度が高
くなりオン電流を増加できる。又トラップ準位が減少す
る事によりリーク電流を抑制できる。さらには、導入さ
れた水素原子の一部は多結晶シリコン薄膜とゲート酸化
膜の境界にある界面準位とも結合するので、トランジス
タの閾値電圧を低くできる。
法を簡潔に説明する。図示する様に、絶縁基板１０１の
表面には多結晶シリコン薄膜１０２が所定の形状にパタ
ニングされており素子領域を形成する。多結晶シリコン
薄膜１０２には不純物が高濃度に拡散されたソース領域
ＳとドレインＤとが形成されており両者の間にチャネル
領域Ｃｈが設けられる。チャネル領域Ｃｈの上方にはゲ
ート酸化膜１０３及びゲート窒化膜１０４を介してゲー
ト電極Ｇが形成されており、薄膜トランジスタ（ＴＦ
Ｔ）を構成する。このＴＦＴは第１層間絶縁膜１０５に
より被覆されている。この第１層間絶縁膜１０５に設け
られた第１コンタクトホールを介して配線電極１０６が
ソース領域Ｓに電気接続されている。第１層間絶縁膜１
０５の上にはさらに第２層間絶縁膜１０７が成膜され
る。この第２層間絶縁膜１０７の上にはＩＴＯ等の透明
導電膜からなる画素電極１０８がパタニング形成されて
おり、第２コンタクトホールを介してＴＦＴのドレイン
領域Ｄに電気接続されている。第２層間絶縁膜１０７の
表面にはオーバーパッシベーション膜としてＰ−ＳｉＮ
膜１０９がパタニング形成される。Ｐ−ＳｉＮ膜１０９
は比較的ポーラスな構造を有するとともにある程度水素
原子を含有しており水素供給源となる。ＴＦＴを形成し
た後Ｐ−ＳｉＮ膜１０９を成膜しアニールを行なう事に
より、水素原子が拡散し第２層間絶縁膜１０７、第１層
間絶縁膜１０５、ゲート酸化膜１０３等を通過して多結
晶シリコン薄膜１０２中に導入できる。水素化処理によ
って導入された水素原子は多結晶シリコン薄膜１０２の
結晶粒界に拡散しダングリングボンドと結合する為、ト
ラップ密度は小さくなり障壁ポテンシャルが低くなる。
この為多結晶シリコンＴＦＴ内でのキャリア移動度が高
くなりオン電流を増加できる。又トラップ準位が減少す
る事によりリーク電流を抑制できる。さらには、導入さ
れた水素原子の一部は多結晶シリコン薄膜とゲート酸化
膜の境界にある界面準位とも結合するので、トランジス
タの閾値電圧を低くできる。
【０００３】
【発明が解決しようとする課題】上述した従来技術にお
いては、拡散源として用いられたＰ−ＳｉＮ膜１０９は
水素又は水素イオンの含有濃度に限界があり、絶対量と
しては少量である。この為、水素化処理に長時間を要し
工程短縮化の障害になっているという課題がある。絶対
量が不足する為水素化が不十分な場合もある。さらに、
拡散源となるＰ−ＳｉＮ膜１０９は画素電極１０８と近
接している為、含有水素がＩＴＯと還元反応を起す惧れ
がある。これを防ぐ為、ＩＴＯと近接するＰ−ＳｉＮ膜
の部分をフォトリソグラフィ及びエッチングで除去する
必要があり、コストと時間を要する。加えて、Ｐ−Ｓｉ
Ｎ膜を除去した部分は水素化効率がさらに悪くなる為、
ＴＦＴの特性がばらつくという課題がある。なお、他の
水素化処理技術として水素プラズマ中にＴＦＴを暴露し
て水素を導入する方法も試みられている。しかしなが
ら、Ｐ−ＳｉＮ膜を水素拡散源とする方法と同様に、特
別な装置や追加工程等余分なコストと時間がかかるとい
う問題がある。
いては、拡散源として用いられたＰ−ＳｉＮ膜１０９は
水素又は水素イオンの含有濃度に限界があり、絶対量と
しては少量である。この為、水素化処理に長時間を要し
工程短縮化の障害になっているという課題がある。絶対
量が不足する為水素化が不十分な場合もある。さらに、
拡散源となるＰ−ＳｉＮ膜１０９は画素電極１０８と近
接している為、含有水素がＩＴＯと還元反応を起す惧れ
がある。これを防ぐ為、ＩＴＯと近接するＰ−ＳｉＮ膜
の部分をフォトリソグラフィ及びエッチングで除去する
必要があり、コストと時間を要する。加えて、Ｐ−Ｓｉ
Ｎ膜を除去した部分は水素化効率がさらに悪くなる為、
ＴＦＴの特性がばらつくという課題がある。なお、他の
水素化処理技術として水素プラズマ中にＴＦＴを暴露し
て水素を導入する方法も試みられている。しかしなが
ら、Ｐ−ＳｉＮ膜を水素拡散源とする方法と同様に、特
別な装置や追加工程等余分なコストと時間がかかるとい
う問題がある。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は効果的な水素化処理が可能な薄膜半
導体装置の構造を提供する事を目的とする。かかる目的
を達成する為に以下の手段を講じた。即ち、本発明にか
かる薄膜半導体装置は基本的な構成として、絶縁基板上
に成膜された半導体薄膜を素子領域とする薄膜トランジ
スタと、該素子領域を被覆する層間絶縁膜とを含んでい
る。特徴事項として、前記層間絶縁膜はライトエッチン
グにより表面積の増大化した荒れた表面を有しており、
水分吸着され該素子領域に対して水素拡散源となる。例
えば、前記層間絶縁膜はＳｉＯ2系組成を有し、少なく
とも燐、ひ素、鉛、アンチモン又はほう素を含有してお
り吸湿性を具備する。又、前記層間絶縁膜の上には水素
拡散遮断膜が設けられており、水素の外部拡散を防止す
る様にしている。この水素拡散遮断膜は、例えばＡｌ，
Ｐ−ＳｉＮ，Ｐ−ＳｉＯ2 ，Ｐ−ＳｉＯＮ，Ｔｉ又はＴ
ａからなる少なくとも一層成分を含んでいる。加えて、
本発明にかかる薄膜半導体装置は表示素子の駆動基板と
して用いる事が可能であり、この場合には前記層間絶縁
膜の上側に画素電極が形成される事になる。
題に鑑み、本発明は効果的な水素化処理が可能な薄膜半
導体装置の構造を提供する事を目的とする。かかる目的
を達成する為に以下の手段を講じた。即ち、本発明にか
かる薄膜半導体装置は基本的な構成として、絶縁基板上
に成膜された半導体薄膜を素子領域とする薄膜トランジ
スタと、該素子領域を被覆する層間絶縁膜とを含んでい
る。特徴事項として、前記層間絶縁膜はライトエッチン
グにより表面積の増大化した荒れた表面を有しており、
水分吸着され該素子領域に対して水素拡散源となる。例
えば、前記層間絶縁膜はＳｉＯ2系組成を有し、少なく
とも燐、ひ素、鉛、アンチモン又はほう素を含有してお
り吸湿性を具備する。又、前記層間絶縁膜の上には水素
拡散遮断膜が設けられており、水素の外部拡散を防止す
る様にしている。この水素拡散遮断膜は、例えばＡｌ，
Ｐ−ＳｉＮ，Ｐ−ＳｉＯ2 ，Ｐ−ＳｉＯＮ，Ｔｉ又はＴ
ａからなる少なくとも一層成分を含んでいる。加えて、
本発明にかかる薄膜半導体装置は表示素子の駆動基板と
して用いる事が可能であり、この場合には前記層間絶縁
膜の上側に画素電極が形成される事になる。
【０００５】上述した構成を有する薄膜半導体装置は以
下の方法により製造可能である。先ず最初に、絶縁基板
上に半導体薄膜を形成する薄膜工程を行なう。次に、該
半導体薄膜を素子領域として薄膜トランジスタを形成す
るトランジスタ工程を行なう。続いて該素子領域を被覆
する様に層間絶縁膜を形成する絶縁工程を行なう。次に
ライトエッチングにより該層間絶縁膜の表面を荒らし水
分吸着面積を増大化して水素拡散源にする表面工程を行
なう。続いて該層間絶縁膜の上側に少なくとも該素子領
域を覆う様に水素拡散遮断膜を形成する遮断工程を行な
う。最後にアニールにより該層間絶縁膜に含まれる水素
拡散源から水素を該素子領域に拡散するアニール工程を
行なう。好ましくは、前記アニール工程前において、該
層間絶縁膜は表面に近い程大きな水素濃度分布を有して
いる。
下の方法により製造可能である。先ず最初に、絶縁基板
上に半導体薄膜を形成する薄膜工程を行なう。次に、該
半導体薄膜を素子領域として薄膜トランジスタを形成す
るトランジスタ工程を行なう。続いて該素子領域を被覆
する様に層間絶縁膜を形成する絶縁工程を行なう。次に
ライトエッチングにより該層間絶縁膜の表面を荒らし水
分吸着面積を増大化して水素拡散源にする表面工程を行
なう。続いて該層間絶縁膜の上側に少なくとも該素子領
域を覆う様に水素拡散遮断膜を形成する遮断工程を行な
う。最後にアニールにより該層間絶縁膜に含まれる水素
拡散源から水素を該素子領域に拡散するアニール工程を
行なう。好ましくは、前記アニール工程前において、該
層間絶縁膜は表面に近い程大きな水素濃度分布を有して
いる。
【０００６】
【作用】本発明によれば、薄膜トランジスタの上に堆積
される層間絶縁膜を水素拡散源として利用するものであ
る。即ち、この層間絶縁膜の上に水素拡散遮断膜を成膜
した後、吸湿性を有する該層間絶縁膜に捕捉された水分
を分解して水素を発生させ素子領域を構成する半導体薄
膜に導入する。この際、薄膜トランジスタの水素化効率
を高める為には、水素量の確保が重要である。即ち、層
間絶縁膜に水素の発生源となる水分を多量に含ませる事
が重要である。従って、薄膜トランジスタの上に成膜さ
れた層間絶縁膜の表面をエッチング等により処理し表面
積を増大させている。これにより水分の吸着率が上昇
し、水素化に必要な水素含有量を十分確保する事ができ
る。又、この層間絶縁膜として不純物、例えば、燐、ひ
素、鉛、アンチモン、ほう素等を含有したＳｉＯ2 系の
材料を用いる事により、表面ばかりでなく層間絶縁膜自
体にも水分を蓄積させる事ができ、水素化に必要な水素
含有量を十分確保できる様にしている。さらに、水分を
蓄積した層間絶縁膜より表面側にＰ−ＳｉＮ，Ｐ−Ｓｉ
Ｏ2 ，Ｐ−ＳｉＯＮ等のプラズマ成膜、あるいはＡｌ，
Ｔｉ，Ｔａ等の金属膜からなる水素拡散遮断膜を設ける
事により、アニール処理時効率良くデバイス側に水素を
供給する様にしている。
される層間絶縁膜を水素拡散源として利用するものであ
る。即ち、この層間絶縁膜の上に水素拡散遮断膜を成膜
した後、吸湿性を有する該層間絶縁膜に捕捉された水分
を分解して水素を発生させ素子領域を構成する半導体薄
膜に導入する。この際、薄膜トランジスタの水素化効率
を高める為には、水素量の確保が重要である。即ち、層
間絶縁膜に水素の発生源となる水分を多量に含ませる事
が重要である。従って、薄膜トランジスタの上に成膜さ
れた層間絶縁膜の表面をエッチング等により処理し表面
積を増大させている。これにより水分の吸着率が上昇
し、水素化に必要な水素含有量を十分確保する事ができ
る。又、この層間絶縁膜として不純物、例えば、燐、ひ
素、鉛、アンチモン、ほう素等を含有したＳｉＯ2 系の
材料を用いる事により、表面ばかりでなく層間絶縁膜自
体にも水分を蓄積させる事ができ、水素化に必要な水素
含有量を十分確保できる様にしている。さらに、水分を
蓄積した層間絶縁膜より表面側にＰ−ＳｉＮ，Ｐ−Ｓｉ
Ｏ2 ，Ｐ−ＳｉＯＮ等のプラズマ成膜、あるいはＡｌ，
Ｔｉ，Ｔａ等の金属膜からなる水素拡散遮断膜を設ける
事により、アニール処理時効率良くデバイス側に水素を
供給する様にしている。
【０００７】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる薄膜半導体装置
の具体的な構成例を示す模式的な部分断面図である。図
示する様に、石英（Ｑｕａｒｔｚ）等からなる絶縁基板
１の上には多結晶シリコン（ｐｏｌｙ−Ｓｉ）からなる
半導体薄膜２が所定の形状にパタニング形成されてお
り、素子領域を構成する。この素子領域には薄膜トラン
ジスタ（ＴＦＴ）３が形成されている。具体的には、半
導体薄膜２の上に３層のゲート絶縁膜を介してゲート電
極Ｇが形成されている。さらに、ゲート電極Ｇの両側に
おいて半導体薄膜２には不純物が高濃度に注入されたソ
ース領域Ｓ及びドレイン領域Ｄも形成されている。
詳細に説明する。図１は本発明にかかる薄膜半導体装置
の具体的な構成例を示す模式的な部分断面図である。図
示する様に、石英（Ｑｕａｒｔｚ）等からなる絶縁基板
１の上には多結晶シリコン（ｐｏｌｙ−Ｓｉ）からなる
半導体薄膜２が所定の形状にパタニング形成されてお
り、素子領域を構成する。この素子領域には薄膜トラン
ジスタ（ＴＦＴ）３が形成されている。具体的には、半
導体薄膜２の上に３層のゲート絶縁膜を介してゲート電
極Ｇが形成されている。さらに、ゲート電極Ｇの両側に
おいて半導体薄膜２には不純物が高濃度に注入されたソ
ース領域Ｓ及びドレイン領域Ｄも形成されている。
【０００８】かかる構成を有するＴＦＴ３の表面は第１
層間絶縁膜４により被覆されている。この第１層間絶縁
膜４は表面積の増大化した荒れた表面５を有しており、
水分吸着を容易にして半導体薄膜２に対して効率的な水
素拡散源となる様にしている。又、この第１層間絶縁膜
４自体が所望の吸湿性を有しており、内部にも水分をあ
る程度蓄積できる。
層間絶縁膜４により被覆されている。この第１層間絶縁
膜４は表面積の増大化した荒れた表面５を有しており、
水分吸着を容易にして半導体薄膜２に対して効率的な水
素拡散源となる様にしている。又、この第１層間絶縁膜
４自体が所望の吸湿性を有しており、内部にも水分をあ
る程度蓄積できる。
【０００９】第１層間絶縁膜４の上には所定の形状にパ
タニングされた配線電極６が設けられており、第１層間
絶縁膜４に設けられたコンタクトホールを介してＴＦＴ
３のソース領域Ｓに接続している。この配線電極６の上
には第２層間絶縁膜６が成膜されている。この第２層間
絶縁膜６も第１層間絶縁膜４と同様に吸湿性を有してお
り、且つ荒れた表面７を備えている。
タニングされた配線電極６が設けられており、第１層間
絶縁膜４に設けられたコンタクトホールを介してＴＦＴ
３のソース領域Ｓに接続している。この配線電極６の上
には第２層間絶縁膜６が成膜されている。この第２層間
絶縁膜６も第１層間絶縁膜４と同様に吸湿性を有してお
り、且つ荒れた表面７を備えている。
【００１０】第２層間絶縁膜６の上には水素拡散遮断膜
８が成膜されており、水素の外部拡散を防止する。加え
て該第２層間絶縁膜６の上側には画素電極９が形成され
ており、コンタクトホールを介してＴＦＴ３のドレイン
領域Ｄに接続している。かかる構成を有する薄膜半導体
装置は例えばアクティブマトリクス型液晶表示素子の駆
動基板として用いる事ができる。
８が成膜されており、水素の外部拡散を防止する。加え
て該第２層間絶縁膜６の上側には画素電極９が形成され
ており、コンタクトホールを介してＴＦＴ３のドレイン
領域Ｄに接続している。かかる構成を有する薄膜半導体
装置は例えばアクティブマトリクス型液晶表示素子の駆
動基板として用いる事ができる。
【００１１】次に図２を参照して、図１に示した構造を
有する薄膜半導体装置の水素化処理方法を説明する。例
えば水素拡散遮断膜を形成した以降の段階でアニールを
行なう事により、第１層間絶縁膜４及び第２層間絶縁膜
６に含まれた水素が素子領域を構成する半導体薄膜２に
拡散し所望の水素化処理が行なわれる。図２の左側はア
ニール前における第１層間絶縁膜の厚み方向水素濃度分
布を示している。図から理解される様に、アニール工程
前では、第１層間絶縁膜は表面に近い程大きな水素濃度
分布を有する。一方、図２の右側はアニール後における
第１層間絶縁膜の深さ方向の水素濃度分布を表わしてい
る。加熱処理を施す事により、第１層間絶縁膜に含有さ
れた水素は表面側から半導体薄膜（ｐｏｌｙ−Ｓｉ）と
の界面側に移行し、多量の水素が導入できる。この様
に、アニール前における層間絶縁膜内の深さ方向水素濃
度分布（デプスプロファイル）を、トランジスタチャネ
ル側に比べ表面側が大きくなる様な設定とする事によ
り、内部への水素拡散を容易にしている。
有する薄膜半導体装置の水素化処理方法を説明する。例
えば水素拡散遮断膜を形成した以降の段階でアニールを
行なう事により、第１層間絶縁膜４及び第２層間絶縁膜
６に含まれた水素が素子領域を構成する半導体薄膜２に
拡散し所望の水素化処理が行なわれる。図２の左側はア
ニール前における第１層間絶縁膜の厚み方向水素濃度分
布を示している。図から理解される様に、アニール工程
前では、第１層間絶縁膜は表面に近い程大きな水素濃度
分布を有する。一方、図２の右側はアニール後における
第１層間絶縁膜の深さ方向の水素濃度分布を表わしてい
る。加熱処理を施す事により、第１層間絶縁膜に含有さ
れた水素は表面側から半導体薄膜（ｐｏｌｙ−Ｓｉ）と
の界面側に移行し、多量の水素が導入できる。この様
に、アニール前における層間絶縁膜内の深さ方向水素濃
度分布（デプスプロファイル）を、トランジスタチャネ
ル側に比べ表面側が大きくなる様な設定とする事によ
り、内部への水素拡散を容易にしている。
【００１２】図３は、水素化処理を施した後における薄
膜トランジスタのドレイン電流（Ｉｄｓ）／ゲート電圧
（Ｖｇｓ）特性を測定した結果を示すグラフである。な
お、サンプルとした薄膜トランジスタはＮチャネル型で
ありチャネル幅は２０μｍ、チャネル長は５μｍであ
る。のカーブは層間絶縁膜の表面を荒らした場合のド
レイン電流／ゲート電圧特性を表わしており、のカー
ブは層間絶縁膜の表面を荒らさない場合におけるドレイ
ン電流／ゲート電圧特性を示している。このグラフから
明らかな様に、水素拡散源となる層間絶縁膜の表面を荒
らす事により水素化効率が改善でき、オン電流が増大す
る一方、オフ電流（リーク電流）を低減化できる。
膜トランジスタのドレイン電流（Ｉｄｓ）／ゲート電圧
（Ｖｇｓ）特性を測定した結果を示すグラフである。な
お、サンプルとした薄膜トランジスタはＮチャネル型で
ありチャネル幅は２０μｍ、チャネル長は５μｍであ
る。のカーブは層間絶縁膜の表面を荒らした場合のド
レイン電流／ゲート電圧特性を表わしており、のカー
ブは層間絶縁膜の表面を荒らさない場合におけるドレイ
ン電流／ゲート電圧特性を示している。このグラフから
明らかな様に、水素拡散源となる層間絶縁膜の表面を荒
らす事により水素化効率が改善でき、オン電流が増大す
る一方、オフ電流（リーク電流）を低減化できる。
【００１３】次に図４ないし図１０を参照して、本発明
にかかる薄膜半導体装置の製造方法の第１実施例を詳細
に説明する。先ず最初に図４に示す様に、石英（Ｑｕａ
ｒｔｚ）等からなる絶縁基板の上に多結晶半導体薄膜例
えばｐｏｌｙ−ＳｉをＬＰ−ＣＶＤ法で約８０nm成膜す
る。必要ならばこの後Ｓｉ＋イオンをインプランテーシ
ョンする事により非晶質化し、続いて６００℃程度の温
度でアニールする事により、ｐｏｌｙ−Ｓｉを大粒径化
する。
にかかる薄膜半導体装置の製造方法の第１実施例を詳細
に説明する。先ず最初に図４に示す様に、石英（Ｑｕａ
ｒｔｚ）等からなる絶縁基板の上に多結晶半導体薄膜例
えばｐｏｌｙ−ＳｉをＬＰ−ＣＶＤ法で約８０nm成膜す
る。必要ならばこの後Ｓｉ＋イオンをインプランテーシ
ョンする事により非晶質化し、続いて６００℃程度の温
度でアニールする事により、ｐｏｌｙ−Ｓｉを大粒径化
する。
【００１４】次に図５に示す工程で、ｐｏｌｙ−Ｓｉを
所定のパタンに沿ってエッチングし素子領域とする。続
いてｐｏｌｙ−Ｓｉを酸化してゲート酸化膜を約６０nm
の厚みで成膜する。このゲート酸化膜上にＬＰＣＶＤ法
でゲート窒化膜（Ｓｉ3 Ｎ4）を約５０nmの厚みで成膜
する。さらにこのゲート窒化膜の表面を熱酸化し、他の
ゲート酸化膜を約１〜２nmの厚みで成膜する。この様に
して３層のゲート絶縁膜が形成される。この後薄膜トラ
ンジスタの閾電圧Ｖｔｈを制御する為に必要ならば、Ｂ
＋イオンを１〜８×１０12／cm2 程度のドーズ量で打ち
込む。
所定のパタンに沿ってエッチングし素子領域とする。続
いてｐｏｌｙ−Ｓｉを酸化してゲート酸化膜を約６０nm
の厚みで成膜する。このゲート酸化膜上にＬＰＣＶＤ法
でゲート窒化膜（Ｓｉ3 Ｎ4）を約５０nmの厚みで成膜
する。さらにこのゲート窒化膜の表面を熱酸化し、他の
ゲート酸化膜を約１〜２nmの厚みで成膜する。この様に
して３層のゲート絶縁膜が形成される。この後薄膜トラ
ンジスタの閾電圧Ｖｔｈを制御する為に必要ならば、Ｂ
＋イオンを１〜８×１０12／cm2 程度のドーズ量で打ち
込む。
【００１５】次に図６に示す工程で、多結晶シリコンを
約３００nmの厚みで形成する。この多結晶シリコンは低
抵抗化する必要がある為燐をドープする。その後多結晶
シリコンを所定の形状にエッチングしゲート電極Ｇを形
成する。さらにゲート絶縁膜もエッチングする。
約３００nmの厚みで形成する。この多結晶シリコンは低
抵抗化する必要がある為燐をドープする。その後多結晶
シリコンを所定の形状にエッチングしゲート電極Ｇを形
成する。さらにゲート絶縁膜もエッチングする。
【００１６】次に図７に示す工程で、薄膜トランジスタ
ＴＦＴのソース領域Ｓとドレイン領域Ｄを形成する為、
ゲート電極Ｇ外の部分にＡｓ＋を２〜１０×１０14／cm
2 程度のドーズ量でイオン打ち込みする。この為、予め
レジストを所定の形状にパタニング形成しておく。イオ
ン打ち込みの後、約１０００℃の温度で窒素雰囲気下ア
ニールする事により、ソース領域Ｓ及びドレイン領域Ｄ
を活性化させる。
ＴＦＴのソース領域Ｓとドレイン領域Ｄを形成する為、
ゲート電極Ｇ外の部分にＡｓ＋を２〜１０×１０14／cm
2 程度のドーズ量でイオン打ち込みする。この為、予め
レジストを所定の形状にパタニング形成しておく。イオ
ン打ち込みの後、約１０００℃の温度で窒素雰囲気下ア
ニールする事により、ソース領域Ｓ及びドレイン領域Ｄ
を活性化させる。
【００１７】次に図８に示す工程で、ＴＦＴを保護し絶
縁する為第１層間絶縁膜（ＳｉＯ2）を約５００nmの厚
みで成膜する。この第１層間絶縁膜を構成するＳｉＯ2
に必要ならば燐、ひ素、鉛、アンチモン、ほう素等を含
有させる。これら不純物の含有量が大きい程水分吸着量
が増大する。本実施例では５wt％の燐を含有させた。次
に第１層間絶縁膜に対してソース領域Ｓに連通するコン
タクトホールを開口する。
縁する為第１層間絶縁膜（ＳｉＯ2）を約５００nmの厚
みで成膜する。この第１層間絶縁膜を構成するＳｉＯ2
に必要ならば燐、ひ素、鉛、アンチモン、ほう素等を含
有させる。これら不純物の含有量が大きい程水分吸着量
が増大する。本実施例では５wt％の燐を含有させた。次
に第１層間絶縁膜に対してソース領域Ｓに連通するコン
タクトホールを開口する。
【００１８】図９に示す工程で、Ａｌ等の金属膜を約３
００nmの厚みで成膜する。この金属膜を所定の形状にパ
タニングして配線電極を得る。その後、この配線電極を
絶縁隔離する為ＳｉＯ2 系の第２層間絶縁膜を約５００
nmの厚みで形成する。この第２層間絶縁膜には、必要な
らば燐、ひ素、鉛、アンチモン、ほう素等の不純物を含
有させる。燐の含有量は０〜８wt％にすれば良い。ここ
で、この第２層間絶縁膜に水素化に必要な水分を効率良
く導入する為、その表面を膜厚に対して５％以内程度に
ライトエッチングし、表面を荒れさせる。このライトエ
ッチングにおいてはエッチャントとして例えば弗酸系の
溶液を使用できる。本例では弗酸の希釈液を用いた。な
お水分吸着の為の表面積を増大する方法としては、ライ
トエッチングに代え例えば予めパタニングで第２層間絶
縁膜表面に凹凸を付ける様にしても良い。
００nmの厚みで成膜する。この金属膜を所定の形状にパ
タニングして配線電極を得る。その後、この配線電極を
絶縁隔離する為ＳｉＯ2 系の第２層間絶縁膜を約５００
nmの厚みで形成する。この第２層間絶縁膜には、必要な
らば燐、ひ素、鉛、アンチモン、ほう素等の不純物を含
有させる。燐の含有量は０〜８wt％にすれば良い。ここ
で、この第２層間絶縁膜に水素化に必要な水分を効率良
く導入する為、その表面を膜厚に対して５％以内程度に
ライトエッチングし、表面を荒れさせる。このライトエ
ッチングにおいてはエッチャントとして例えば弗酸系の
溶液を使用できる。本例では弗酸の希釈液を用いた。な
お水分吸着の為の表面積を増大する方法としては、ライ
トエッチングに代え例えば予めパタニングで第２層間絶
縁膜表面に凹凸を付ける様にしても良い。
【００１９】最後に図１０に示す工程で、水素の外部拡
散防止用として、例えばＰ−ＳｉＮ，Ｐ−ＳｉＯ2 ，Ｐ
−ＳｉＯＮ等のプラズマ膜、あるいはＡｌ，Ｔｉ，Ｔａ
等の金属膜を成膜する。本実施例ではプラズマ窒化シリ
コン膜（Ｐ−ＳｉＮx ）を用い、第２層間絶縁膜上に約
５０nmの厚みで成膜した。この水素拡散遮断膜は少なく
ともＴＦＴより大きい面積を残してコンタクト部分をエ
ッチングする。ここで２００℃〜５００℃の温度で窒素
雰囲気中アニール処理を行ない、水素化を促進させる。
続いてコンタクトホールを開口し、ＩＴＯ薄膜を約１０
０nmの厚みで形成する。このＩＴＯ薄膜を所定の形状に
パタニングして画素電極を設け薄膜トランジスタ装置の
完成となる。
散防止用として、例えばＰ−ＳｉＮ，Ｐ−ＳｉＯ2 ，Ｐ
−ＳｉＯＮ等のプラズマ膜、あるいはＡｌ，Ｔｉ，Ｔａ
等の金属膜を成膜する。本実施例ではプラズマ窒化シリ
コン膜（Ｐ−ＳｉＮx ）を用い、第２層間絶縁膜上に約
５０nmの厚みで成膜した。この水素拡散遮断膜は少なく
ともＴＦＴより大きい面積を残してコンタクト部分をエ
ッチングする。ここで２００℃〜５００℃の温度で窒素
雰囲気中アニール処理を行ない、水素化を促進させる。
続いてコンタクトホールを開口し、ＩＴＯ薄膜を約１０
０nmの厚みで形成する。このＩＴＯ薄膜を所定の形状に
パタニングして画素電極を設け薄膜トランジスタ装置の
完成となる。
【００２０】次に、図１１ないし図１３を参照して、本
発明にかかる薄膜半導体装置の製造方法の第２実施例を
詳細に説明する。先の第１実施例で説明した図６の工程
までは同様に行なわれる。即ち、ゲート電極の形成及び
ゲート絶縁膜のカッティングまでは同様である。この後
図１１に示す様に、第１層間絶縁膜（ＳｉＯ2 ）を成膜
する。続いて、水素化に必要な水分の吸湿をより効率的
に行なう為、第１層間絶縁膜の表面を例えば弗酸系の溶
液でライトエッチングし、表面荒れを起こさせる。その
後、プラズマＣＶＤにてプラズマ窒化シリコン薄膜（Ｐ
−ＳｉＮ）を約５０nmの厚みで成膜し水素拡散遮断膜と
する。ここで２５０℃〜５００℃の温度で窒素雰囲気下
中アニールを行ない水素化を促進する。
発明にかかる薄膜半導体装置の製造方法の第２実施例を
詳細に説明する。先の第１実施例で説明した図６の工程
までは同様に行なわれる。即ち、ゲート電極の形成及び
ゲート絶縁膜のカッティングまでは同様である。この後
図１１に示す様に、第１層間絶縁膜（ＳｉＯ2 ）を成膜
する。続いて、水素化に必要な水分の吸湿をより効率的
に行なう為、第１層間絶縁膜の表面を例えば弗酸系の溶
液でライトエッチングし、表面荒れを起こさせる。その
後、プラズマＣＶＤにてプラズマ窒化シリコン薄膜（Ｐ
−ＳｉＮ）を約５０nmの厚みで成膜し水素拡散遮断膜と
する。ここで２５０℃〜５００℃の温度で窒素雰囲気下
中アニールを行ない水素化を促進する。
【００２１】次に図１２に示す工程で、不必要な部分の
水素拡散遮断膜をエッチングで除去する。本実施例では
全面エッチングした。続いてコンタクトホールを開口し
Ａｌ膜を成膜した後、所定の形状にパタニングして配線
電極とする。さらに配線電極を絶縁する為ＳｉＯ2 系の
第２層間絶縁膜を成膜する。
水素拡散遮断膜をエッチングで除去する。本実施例では
全面エッチングした。続いてコンタクトホールを開口し
Ａｌ膜を成膜した後、所定の形状にパタニングして配線
電極とする。さらに配線電極を絶縁する為ＳｉＯ2 系の
第２層間絶縁膜を成膜する。
【００２２】最後に図１３に示す様に、第１層間絶縁膜
及び第２層間絶縁膜にコンタクトホールを開口し、ＩＴ
Ｏ薄膜を成膜する。このＩＴＯ薄膜を所定の形状にパタ
ニングし、画素電極とする。以上により薄膜半導体装置
の完成となる。
及び第２層間絶縁膜にコンタクトホールを開口し、ＩＴ
Ｏ薄膜を成膜する。このＩＴＯ薄膜を所定の形状にパタ
ニングし、画素電極とする。以上により薄膜半導体装置
の完成となる。
【００２３】最後に図１４ないし図１７を参照して本発
明にかかる薄膜半導体装置の製造方法の第３実施例を詳
細に説明する。先に説明した第１実施例において図６に
示した工程まで同様に行なわれる。即ちゲート電極形成
及びゲート絶縁膜のカッティングまでは同様である。こ
の後図１４に示す様に、第１層間絶縁膜を形成する。続
いて第１層間絶縁膜の表面を例えば弗酸系の溶液にてラ
イトエッチングし表面荒れを起こさせる。これにより水
素化処理に必要な水素成分が水分として第１層間絶縁膜
表面や内部に効率的に吸収できる。なおこの吸収された
水分は以降の工程において分解され水素を生成する事に
なる。この水分の分解は加熱もしくはプラズマにより引
き起されると考えられる。例えば、ＳｉＯ2 系の層間絶
縁膜の場合、ＳｉとＨ2 Ｏが結合しＨが発生する機構が
考えられる。あるいは、水素拡散遮断膜をプラズマＣＶ
Ｄあるいはスパッタリングで成膜すると、この時に加わ
るエネルギーでＨ2 Ｏの分解が促進する事も考えられ
る。
明にかかる薄膜半導体装置の製造方法の第３実施例を詳
細に説明する。先に説明した第１実施例において図６に
示した工程まで同様に行なわれる。即ちゲート電極形成
及びゲート絶縁膜のカッティングまでは同様である。こ
の後図１４に示す様に、第１層間絶縁膜を形成する。続
いて第１層間絶縁膜の表面を例えば弗酸系の溶液にてラ
イトエッチングし表面荒れを起こさせる。これにより水
素化処理に必要な水素成分が水分として第１層間絶縁膜
表面や内部に効率的に吸収できる。なおこの吸収された
水分は以降の工程において分解され水素を生成する事に
なる。この水分の分解は加熱もしくはプラズマにより引
き起されると考えられる。例えば、ＳｉＯ2 系の層間絶
縁膜の場合、ＳｉとＨ2 Ｏが結合しＨが発生する機構が
考えられる。あるいは、水素拡散遮断膜をプラズマＣＶ
Ｄあるいはスパッタリングで成膜すると、この時に加わ
るエネルギーでＨ2 Ｏの分解が促進する事も考えられ
る。
【００２４】次に図１５に示す様に、第１層間絶縁膜に
コンタクトホールを開口しＡｌ膜を成膜する。このＡｌ
膜を所定の形状にパタニングして配線電極とする。さら
に配線電極を絶縁する為ＳｉＯ2 系の第２層間絶縁膜を
成膜する。その表面も例えば弗酸系の溶液にてライトエ
ッチングし表面荒れを起させる。これにより、第１層間
絶縁膜と第２層間絶縁膜の表面及び内部に十分な水分を
吸収吸着できる。
コンタクトホールを開口しＡｌ膜を成膜する。このＡｌ
膜を所定の形状にパタニングして配線電極とする。さら
に配線電極を絶縁する為ＳｉＯ2 系の第２層間絶縁膜を
成膜する。その表面も例えば弗酸系の溶液にてライトエ
ッチングし表面荒れを起させる。これにより、第１層間
絶縁膜と第２層間絶縁膜の表面及び内部に十分な水分を
吸収吸着できる。
【００２５】続いて図１６に示す様に、第２層間絶縁膜
の上にプラズマＣＶＤにてプラズマ窒化シリコン膜を約
５０nmの厚みで成膜し水素拡散遮断膜とする。この段階
で２５０℃〜５００℃の温度にて窒素雰囲気下アニール
を行ない水素化処理を実施する。
の上にプラズマＣＶＤにてプラズマ窒化シリコン膜を約
５０nmの厚みで成膜し水素拡散遮断膜とする。この段階
で２５０℃〜５００℃の温度にて窒素雰囲気下アニール
を行ない水素化処理を実施する。
【００２６】最後に図１７に示す様に、水素拡散遮断膜
をエッチングしコンタクトホールを開口する。ＩＴＯ薄
膜を形成し所定の形状にパタニングして画素電極とす
る。以上により薄膜半導体装置が完成する。
をエッチングしコンタクトホールを開口する。ＩＴＯ薄
膜を形成し所定の形状にパタニングして画素電極とす
る。以上により薄膜半導体装置が完成する。
【００２７】最後に図１８を参照して、本発明にかかる
薄膜半導体装置を駆動基板として用いて組み立てられた
アクティブマトリクス液晶表示素子の一例を説明する。
図示する様に、本液晶表示素子は一対の基板５１，５２
を互いに対向配置させ、その間隙に液晶層５３を保持し
た構成となっている。一方の基板５１は本発明に従って
製造されたものであり、マトリクス状に配置された信号
線５４と走査線５５及びこれらの交点に配置されたＴＦ
Ｔ５６と画素電極５７が形成されている。このＴＦＴ５
６は本発明に従って水素化処理を施されたものである。
ＴＦＴ５６は走査線５５により線順次選択されるととも
に、信号線５４から供給される画像信号を対応する画素
電極５７に書き込む為の能動スイッチング素子である。
一方、上側の基板５２の内表面には対向電極５８及びカ
ラーフィルタ膜５９が形成されている。カラーフィルタ
膜５９は各画素電極５７に対応したＲ（赤），Ｇ
（緑），Ｂ（青）のセグメントに分割されている。この
様な構成を有するアクティブマトリクス液晶表示素子を
２枚の偏光板６０，６１で挟み、白色光を入射させると
所望のフルカラー画像表示が得られる。
薄膜半導体装置を駆動基板として用いて組み立てられた
アクティブマトリクス液晶表示素子の一例を説明する。
図示する様に、本液晶表示素子は一対の基板５１，５２
を互いに対向配置させ、その間隙に液晶層５３を保持し
た構成となっている。一方の基板５１は本発明に従って
製造されたものであり、マトリクス状に配置された信号
線５４と走査線５５及びこれらの交点に配置されたＴＦ
Ｔ５６と画素電極５７が形成されている。このＴＦＴ５
６は本発明に従って水素化処理を施されたものである。
ＴＦＴ５６は走査線５５により線順次選択されるととも
に、信号線５４から供給される画像信号を対応する画素
電極５７に書き込む為の能動スイッチング素子である。
一方、上側の基板５２の内表面には対向電極５８及びカ
ラーフィルタ膜５９が形成されている。カラーフィルタ
膜５９は各画素電極５７に対応したＲ（赤），Ｇ
（緑），Ｂ（青）のセグメントに分割されている。この
様な構成を有するアクティブマトリクス液晶表示素子を
２枚の偏光板６０，６１で挟み、白色光を入射させると
所望のフルカラー画像表示が得られる。
【００２８】
【発明の効果】薄膜トランジスタの特性を向上させる為
水素化処理を効率的に行なうには水素源の確保が重要で
ある。本発明では、水素源の効率的な確保手段として、
層間絶縁膜に水素源である水分を吸着させる様にしてい
る。即ち、例えばデバイス上に成膜されたＳｉＯ2 系の
層間絶縁膜表面をライトエッチングする事により、表面
積を増大化させている。水分の吸着効率が上昇し水素化
に必要な水素の含有量が増える事になる。又、この層間
絶縁膜に燐、ひ素、鉛、アンチモン、ほう素等の不純物
を含有させる事により、表面ばかりでなく層間絶縁膜内
部にも水分を蓄積する事ができ、水素化に必要な水分蓄
積量を一層増加させる事ができる。さらに、水分を吸着
吸収した層間絶縁膜より表面側に水素の外部拡散防止用
としてＰ−ＳｉＮ，Ｐ−ＳｉＯ2 ，Ｐ−ＳｉＯＮ，Ａ
ｌ，Ｔｉ，Ｔａ等を成膜する事により、水素化アニール
時効率良くデバイス側に水素を供給する事ができる。以
上により水素化効率を改善し薄膜トランジスタデバイス
のオン電流の増加及びオフ電流の低減という大きな効果
が得られる。
水素化処理を効率的に行なうには水素源の確保が重要で
ある。本発明では、水素源の効率的な確保手段として、
層間絶縁膜に水素源である水分を吸着させる様にしてい
る。即ち、例えばデバイス上に成膜されたＳｉＯ2 系の
層間絶縁膜表面をライトエッチングする事により、表面
積を増大化させている。水分の吸着効率が上昇し水素化
に必要な水素の含有量が増える事になる。又、この層間
絶縁膜に燐、ひ素、鉛、アンチモン、ほう素等の不純物
を含有させる事により、表面ばかりでなく層間絶縁膜内
部にも水分を蓄積する事ができ、水素化に必要な水分蓄
積量を一層増加させる事ができる。さらに、水分を吸着
吸収した層間絶縁膜より表面側に水素の外部拡散防止用
としてＰ−ＳｉＮ，Ｐ−ＳｉＯ2 ，Ｐ−ＳｉＯＮ，Ａ
ｌ，Ｔｉ，Ｔａ等を成膜する事により、水素化アニール
時効率良くデバイス側に水素を供給する事ができる。以
上により水素化効率を改善し薄膜トランジスタデバイス
のオン電流の増加及びオフ電流の低減という大きな効果
が得られる。
【図１】本発明にかかる薄膜半導体装置の構成を示す模
式的な部分断面図である。
式的な部分断面図である。
【図２】図１に示した薄膜半導体装置の水素化処理を示
す模式図である。
す模式図である。
【図３】水素化処理を施された薄膜トランジスタのドレ
イン電流／ゲート電圧特性を示すグラフである。
イン電流／ゲート電圧特性を示すグラフである。
【図４】本発明にかかる薄膜半導体装置の製造方法の第
１実施例を示す工程図である。
１実施例を示す工程図である。
【図５】同じく第１実施例の工程図である。
【図６】同じく第１実施例の工程図である。
【図７】同じく第１実施例の工程図である。
【図８】同じく第１実施例の工程図である。
【図９】同じく第１実施例の工程図である。
【図１０】同じく第１実施例の工程図である。
【図１１】本発明にかかる薄膜半導体装置の製造方法の
第２実施例を示す工程図である。
第２実施例を示す工程図である。
【図１２】同じく第２実施例の工程図である。
【図１３】同じく第２実施例の工程図である。
【図１４】本発明にかかる薄膜半導体装置の製造方法の
第３実施例を示す工程図である。
第３実施例を示す工程図である。
【図１５】同じく第３実施例の工程図である。
【図１６】同じく第３実施例の工程図である。
【図１７】同じく第３実施例の工程図である。
【図１８】本発明にかかる薄膜半導体装置を駆動基板と
して組み立てられたアクティブマトリクス液晶表示素子
の一例を示す斜視図である。
して組み立てられたアクティブマトリクス液晶表示素子
の一例を示す斜視図である。
【図１９】従来の水素化処理方法を示す説明図である。
１ 絶縁基板
２ 半導体薄膜
３ 薄膜トランジスタ
４ 第１層間絶縁膜
５ 荒れた表面
６ 第２層間絶縁膜
７ 荒れた表面
８ 水素拡散遮断膜
９ 画素電極
Ｇ ゲート電極
Ｓ ソース領域
Ｄ ドレイン領域
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 岩永 利彦
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(56)参考文献 特開 平５−218423（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/316
Claims (7)
- 【請求項１】 絶縁基板上に成膜された半導体薄膜を素
子領域とする薄膜トランジスタと、該素子領域を被覆す
る層間絶縁膜とを含む薄膜半導体装置において、 前記層間絶縁膜はライトエッチングにより表面積の増大
化した荒れた表面を有しており、水分吸着され該素子領
域に対して水素拡散源となったものである事を特徴とす
る薄膜半導体装置。 - 【請求項２】 前記層間絶縁膜はＳｉＯ2 系組成を有
し、少なくとも燐、ひ素、鉛、アンチモン又はほう素を
含有しており吸湿性を具備する事を特徴とする請求項１
記載の薄膜半導体装置。 - 【請求項３】 該層間絶縁膜の上に成膜された水素拡散
遮断膜を含んでおり、水素の外部拡散を防止する事を特
徴とする請求項１記載の薄膜半導体装置。 - 【請求項４】 前記水素拡散遮断膜は、Ａｌ，Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯ2 ，Ｐ−ＳｉＯＮ，Ｔｉ又はＴａからな
る少なくとも一層成分を含む事を特徴とする請求項３記
載の薄膜半導体装置。 - 【請求項５】 該層間絶縁膜の上側には画素電極が形成
されており表示素子の駆動基板として用いられる事を特
徴とする請求項１記載の薄膜半導体装置。 - 【請求項６】 絶縁基板上に半導体薄膜を形成する薄膜
工程と、 該半導体薄膜を素子領域として薄膜トランジスタを形成
するトランジスタ工程と、 該素子領域を被覆する様に層間絶縁膜を形成する絶縁工
程と、ライトエッチングにより 該層間絶縁膜の表面を荒らし水
分吸着面積を増大化して水素拡散源にする表面工程と、 該層間絶縁膜の上側に少なくとも該素子領域を覆う様に
水素拡散遮断膜を形成する遮断工程と、 アニールにより該層間絶縁膜に含まれる水素拡散源から
水素を該素子領域に拡散するアニール工程とを含む薄膜
半導体装置の製造方法。 - 【請求項７】 前記アニール工程前において、該層間絶
縁膜は表面に近い程大きな水素濃度分布を有する請求項
６記載の薄膜半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25262493A JP3393449B2 (ja) | 1993-09-14 | 1993-09-14 | 薄膜半導体装置 |
| US08/274,475 US6150692A (en) | 1993-07-13 | 1994-07-13 | Thin film semiconductor device for active matrix panel |
| DE69420791T DE69420791T2 (de) | 1993-07-13 | 1994-07-13 | Dünnfilm-Halbleiteranordnung für Anzeigetafel mit aktiver Matrix und Verfahren zur Herstellung |
| KR1019940016832A KR100334406B1 (ko) | 1993-07-13 | 1994-07-13 | 액티브매트릭스패널용박막반도체장치및표시소자용기판의제조방법 |
| EP94110915A EP0634797B1 (en) | 1993-07-13 | 1994-07-13 | Thin film semiconductor device for active matrix panel and method of manufacturing the same |
| US08/950,933 US5932484A (en) | 1993-07-13 | 1997-10-15 | Thin film semiconductor device for active matrix panel |
| KR1020010072974A KR100352885B1 (ko) | 1993-07-13 | 2001-11-22 | 액티브 매트릭스 패널용 박막 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25262493A JP3393449B2 (ja) | 1993-09-14 | 1993-09-14 | 薄膜半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786598A JPH0786598A (ja) | 1995-03-31 |
| JP3393449B2 true JP3393449B2 (ja) | 2003-04-07 |
Family
ID=17239955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25262493A Expired - Lifetime JP3393449B2 (ja) | 1993-07-13 | 1993-09-14 | 薄膜半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3393449B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277744A (ja) * | 1999-01-18 | 2000-10-06 | Sony Corp | 半導体装置 |
-
1993
- 1993-09-14 JP JP25262493A patent/JP3393449B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786598A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4372993B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| US6133620A (en) | Semiconductor device and process for fabricating the same | |
| US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
| KR100285303B1 (ko) | 액정표시장치 | |
| JP3302240B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3106566B2 (ja) | 液晶表示装置および製造方法 | |
| KR100334406B1 (ko) | 액티브매트릭스패널용박막반도체장치및표시소자용기판의제조방법 | |
| JP2001177097A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100737910B1 (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
| JP3393449B2 (ja) | 薄膜半導体装置 | |
| JP3128939B2 (ja) | 薄膜トランジスタ | |
| JPH0566413A (ja) | 液晶表示装置 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| US5897345A (en) | Semiconductor device and process for fabricating the same | |
| JPH0675247A (ja) | 液晶ディスプレイ駆動用ｔｆｔ基板 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0682834A (ja) | アクティブマトリクスパネル | |
| JPH0778996A (ja) | 表示素子基板用半導体装置の製造方法 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JP3166256B2 (ja) | 液晶表示装置 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2694912B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2856603B2 (ja) | 半導体装置の製造方法 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JP2587570B2 (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |