KR100534607B1 - 보이드를 이용한 저유전율 층간 절연막 형성 방법 - Google Patents

보이드를 이용한 저유전율 층간 절연막 형성 방법 Download PDF

Info

Publication number
KR100534607B1
KR100534607B1 KR10-2003-0076506A KR20030076506A KR100534607B1 KR 100534607 B1 KR100534607 B1 KR 100534607B1 KR 20030076506 A KR20030076506 A KR 20030076506A KR 100534607 B1 KR100534607 B1 KR 100534607B1
Authority
KR
South Korea
Prior art keywords
fsg
forming
film
insulating film
dielectric constant
Prior art date
Application number
KR10-2003-0076506A
Other languages
English (en)
Other versions
KR20050041368A (ko
Inventor
김승현
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0076506A priority Critical patent/KR100534607B1/ko
Publication of KR20050041368A publication Critical patent/KR20050041368A/ko
Application granted granted Critical
Publication of KR100534607B1 publication Critical patent/KR100534607B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 FSG로 이루어진 층간 절연막 내의 불소(F)이온과 수산화 이온(OH-) 또는 수소 이온(H+)과 반응하여 불산(HF)을 형성하여 FSG막의 일부를 부식하여 보이드를 형성함으로써, 유전율이 낮은 층간 절연막을 형성하는 것에 관한 것이다.
본 발명의 보이드를 이용한 저유전율 층간 절연막 형성 방법은 소정의 소자가 형성된 기판상에 하부 캡핑층(Capping Layer)을 형성하는 단계; 상기 하부 캡핑층 상부에 FSG막을 형성하는 단계; 수산화 이온 또는 수소 이온을 상기 FSG막에 침투시키는 단계; 상기 수산화 이온 또는 수소 이온이 불소와 반응하여 불산을 형성하고, FSG막의 소정 영역을 부식시켜 보이드를 형성하는 단계; 및 상기 FSG막 상부에 상부 캡핑층을 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 보이드를 이용한 저유전율 층간 절연막 형성 방법은 FSG막의 불소 농도를 증가시키지 않아도 유전율을 낮출 수 있어 RC(resistor capacitor) 타임을 줄일 수 있고 FSG막 상·하부에 캡핑층을 증착하여 보이드로 인한 후속 공정의 어려움을 방지할 수 있고, 불소, 수산화 이온 및 수소 이온의 농도 및 분포를 조절하여 보이드의 위치와 크기를 조절할 수 있는 장점이 있다.

Description

보이드를 이용한 저유전율 층간 절연막 형성 방법{Method for forming intermetallic dielectric with low dielectric constant using void}
본 발명은 보이드를 이용한 저유전율 층간 절연막 형성 방법에 관한 것으로, 보다 자세하게는 FSG(Fluorine Silicate Glass, 이하 FSG)막 내의 불소(F)와 수산화 이온(OH-) 또는 수소 이온(H+)이 반응하여 불산(HF)을 형성하고, 상기 불산이 FSG막의 소정 영역을 부식시켜 보이드를 형성함으로써 저유전율을 갖는 층간 절연막을 형성하는 방법에 관한 것이다.
반도체 소자가 점차적으로 고집적화, 고속화됨에 따라 이에 따른 빠른 전기적 신호에 의해 전도체 사이를 절연시켜 주어야 하는 절연막이 전기적 신호 사이를 간섭시키거나, 심한 경우 턴온(turn on)시켜 절연 효과를 얻지 못하게 된다. 이 절연막은 일반적으로 사용하는 충전기에서 직류전압인 경우에는 양 극단 사이에 양의 전하와 음의 전하를 충전시키는 역할을 한다. 그러나, 교류전압이 인가되는 경우에는 양 극단 사이로 전류가 유출된다. 이러한 전류 유출 문제를 해결하기 위해서 저유전 상수(Low-K)를 갖는 박막을 절연막으로 사용하고자 하는 연구가 진행되고 있다.
현재 일반적으로 사용되고 있는 여러가지 절연막의 유전상수는 보통 3.5 내지 4.5이고, 유전상수가 2.7 이하인 절연막을 저유전 절연막이라고 칭한다. 저유전 절연막은 폴리머를 이용한 것, SOG(Spin on Glass, 이하 SOG) 등과 같이 코팅에 의한 것, 화학기상증착 방법을 이용한 것의 3가지 종류가 있다. 이 중에서 가장 유망하고 적용이 쉬운 것이 화학기상증착 방법을 이용하여 형성하는 절연막이다.
대한민국 공개특허 제2002-0047523호는 금속 배선이 형성된 기판상에 PETEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate)를 단일층으로 증착하면서 금속 배선 사이에 공기(Air)를 포함하는 기공을 형성하여 기생 캐패시턴스를 줄이는 방법을 소개하였다. 대한민국 공개특허 제2003-0037350호는 유기 템플레이팅(Organic Templating)방법으로 유기물이 균일하게 분포된 층간 절연막을 형성한 후, 열처리 공정으로 층간 절연막 내부의 유기물을 제거하여 다공성(Porous)층을 형성함으로써 저유전율을 갖는 층간 절연막을 형성하는 기술을 소개하였다. 대한민국 공개특허 제2002-0010807호는 금속 배선중 간극이 좁은 부분에 에어갭이 생기도록 제1FSG막을 증착하고, 넓은 부분은 충진되도록 제2FSG막을 형성한 후, 제3FSG막으로 층간 절연막의 두께 및 요철을 보충해 주는 기술을 소개하였다. 그리고, Jang의 미합중국 등록특허 제6,495,478호는 유전율이 2.5 내지 3.0인 유기 폴리머(organic polymer)를 SOP(spin-on-polymer) 방식으로 층간 절연막으로 형성하고 어닐링하는 기술을 소개하고 있다.
종래에는 절연막 형성에 주로 SOG막을 이용하였는데, 0.18㎛ 기술 이상에서 적용하기 위해 연구중인 고밀도 플라즈마 층간 절연막은 3.5 이하의 유전상수를 얻기 어렵다. 이것은 층간절연막을 구성하는 물질 자체가 높은 유전상수를 갖기 때문이며, 막의 조합으로는 저유전 절연막을 얻기 어렵다는 것이다. 또한, 고속 전기신호에 의한 영향을 줄이기 위해서는 절연막을 두껍게 형성하여야 하는데, 이는 고집적화된 소자에서 전도체간을 연결하기 위한 콘택 홀이나 비아 홀을 형성하는 것을 어렵게 하므로, 현재는 절연막의 두께를 줄이는 방향으로 연구가 진행되고 있다. 이러한 이유로 저유전 절연막의 개발 필요성이 더욱 높아지고 있다.
그런데 화학기상증착법으로 성장하는 저유전 절연막은 일반적으로 낮은 온도에서 박막 성장에 필요한 물질을 표면에 접착시키고, 듬성듬성 성기게 접착시킨 후 열처리를 통해 안정화시킴으로써 얻어진다. 이러한 과정은 2.7 정도의 유전상수를 갖는 박막을 얻을 수는 있으나, 활성 에너지 없이 흡착되기 때문에 갭 매립 특성이 전혀 없이 단순히 박막을 올리는 경우에만 활용될 수 있다. 즉, 이러한 절연막 형성 방법은 다마신 공정용 박막으로밖에 사용할 수 없다.
또 다른 방법으로 유전율 상수가 3.7인 FSG에 불소의 농도를 더 증가시켜서 유전 상수를 낮추는 방법이 있으나, 불소의 농도가 15% 이상 함유될 경우에는 FSG의 물성을 제어하기가 어려워지고, FSG막과 접촉하고 있는 금속 배선을 부식시키는 등의 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, FSG막에 수산화기 또는 수소기를 가지는 물질을 침투시켜 FSG막의 불소와 반응시켜 불산을 형성하고, 상기 FSG막 내부에 생성된 불산이 FSG막의 일부를 부식시켜 보이드를 형성함으로써, 저유전 상수를 갖는 층간 절연막을 형성하는 기술을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 하부 캡핑층(Capping Layer)을 형성하는 단계; 상기 하부 캡핑층 상부에 FSG막을 형성하는 단계; 수산화 이온 또는 수소 이온을 상기 FSG막에 침투시키는 단계; 상기 수산화 이온 또는 수소 이온이 불소와 반응하여 불산을 형성하고, FSG막의 소정 영역을 부식시켜 보이드를 형성하는 단계; 및 상기 FSG막 상부에 상부 캡핑층을 형성하는 단계를 포함하여 이루어진 보이드를 이용한 저유전율 층간 절연막 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
먼저, 도 1은 소정의 소자가 형성된 기판상에 하부 캡핑층을 형성하는 단계이다. 도에서 보는 바와 같이 하부 소자(도시 안됨) 및 콘택 플러그(Contact Plug)(11)의 절연을 위해 형성된 하부 층간 절연막(Inter-Metallic Dielectric)(12)과 상기 콘택 플러그 및 하부 층간 절연막 상부에 형성된 금속 배선(13)이 형성되어 있는 기판상에 하부 캡핑층(14)을 형성한다. 상기 하부 캡핑층은 USG(Undoped Silicate Glass, 이하 USG)로 형성하는 것이 바람직하다. 그 이유는 이후 공정에서 생성되는 불산에 의한 금속 배선의 부식을 막고, 보이드가 금속 배선에 직접 접촉하는 것을 방지하기 위해서이다. 또한 FSG막 내부에 존재하는 불소가 상부의 다른 층으로 확산하여 이동하여 어택을 가하거나 보이드가 발생하는 것을 방지하기 위해서이다.
다음, 도 2는 상기 하부 캡핑층 상부에 FSG막을 형성하는 단계이다. FSG막은 PECVD(Plasma Enhanced Chemical Vapour Deposition, 이하 PECVD) 또는 HDP(High Density Plasma, 이하 HDP)을 이용하여 직접 막을 형성하거나, USG막을 증착한 후, 불소 이온을 이온주입하여 형성한다. 상기에서 형성된 하부 캡핑층 상부에 불소가 함유된 FSG막을 증착하여 금속 배선의 층간 절연막을 형성한다. 상기 층간 절연막은 이후 공정에서 수산화 이온 또는 수소 이온의 침투 및 불소와의 반응에 의해 생성되는 불산에 의한 부식으로 생성되는 보이드가 그 내부에 형성되어 유전율이 낮은 층간 절연막을 형성하게 된다. 이 때, FSG막의 불소의 농도를 제어하는 것이 가장 중요하다. 주입된 불소의 양 및 농도 분포에 의해 불산의 양 및 분포가 결정되고, 불산의 양 및 분포에 의해 보이드의 크기 및 분포가 결정되기 때문이다. 따라서, 퓨리에 변환 적외선 분광기(Fourier Transform Infrared Spectroscopy)의 스펙트럼 상으로 FSG막의 실리콘 산화물 대 불화 실리콘(SiF)의 면적 비율(Area Ratio)이 2 내지 3이 되도록 불소의 농도를 제어한다.
또한 보이드의 형성에 의해 층간 절연막이 수축될 수 있고, 수산화기 또는 수소기의 침투에 의해 층간 절연막의 표면부가 거칠어지거나, 요철이 발생하여 평탄화 공정으로 층간 절연막의 표면부를 제거하는 두께가 두꺼워질 수 있으므로 층간 절연막의 두께는 충분히 두껍게 형성해야 한다.
다음, 도 3은 수산화 이온 또는 수소 이온을 상기 FSG막에 침투시키는 단계(16)이다. 수산화 이온은 수증기(H2O) 분위기에서 20 내지 500℃의 온도 범위에서 어닐링(Annealing)하여 FSG막에 침투시키고, 수소 이온은 이온 주입하여 FSG막에 침투시킨다. 이 때 상기 수산화 이온 또는 수소 이온의 농도 및 분포에 의해서 FSG막에 형성되는 보이드의 위치 및 크기가 결정되어지므로 적절한 농도 및 분포가 요구된다.
다음, 도 4는 상기 수산화 이온 또는 수소 이온이 불소와 반응하여 불산을 형성하고, 상기 불산이 FSG막의 소정 영역을 부식시켜 보이드를 형성하는 단계이다. 상기 침투된 수산화 이온 또는 수소 이온이 FSG막의 불소와 화학반응을 통해 불산을 형성하게 되고, 상기 불산이 FSG막의 실리콘 산화막(SiO2)을 부식시켜 보이드(17)를 형성하게 된다. 그리고, 형성된 불산이 모두 소모될 때까지 부식이 계속 진행된다. 이 때 상기 보이드의 형성은 불소, 수산화 이온 및 수소 이온의 농도와 분포에 직접적인 영향을 받게 된다. 즉, 상기 불소와 수산호 이온 또는 수소 이온의 반응에 의해 형성된 불산의 양 및 위치에 따라 보이드의 크기, 형성 개수 및 형성 위치가 결정되어진다. 즉, 불산의 양이 많게 되면 보이드의 크기가 커질 뿐만 아니라 형성되는 개수도 많아지고, 불산의 생성 위치가 FSG막의 표면부 바로 아래가 되면 보이드 역시 표면부 바로 아래에 형성된다.
따라서, 상기 보이드가 형성된 층간 절연막은 FSG막의 고유한 유전율인 3.7보다는 낮고 보이드의 유전율인 1.0보다는 높은 유전율을 가지게 되는데, 층간 절연막에 형성된 보이드의 수와 양에 비례하여 유전율은 낮아지게 된다.
다음 도 5는 상기 FSG막 상부에 상부 캡핑층을 형성하는 단계이다. 상부 캡핑층(18)은 USG로 형성하는 것이 바람직하다. 그 이유는 상기 보이드가 형성되는 공정에서 생성되는 불산에 의한 금속 배선의 부식을 막고, 보이드가 금속 배선에 직접 접촉하는 것을 방지하기 위해서이다. 또한 FSG막 내부에 존재하는 불소가 상부의 다른 층으로 확산하여 이동하여 어택을 가하거나 보이드가 발생하는 것을 방지하기 위해서이다. 이 때 상기 상부 캡핑층을 형성하기 전에 평탄화 공정을 실시하여 층간 절연막의 표면부를 평평하게 만든 후 상부 캡핑층을 형성할 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 보이드를 이용한 저유전율 층간 절연막 형성 방법은 층간절연막에 수산화 이온 또는 수소 이온을 침투시켜 불산을 형성한 후, 층간 절연막의 일부분을 부식시킴으로써 FSG막의 불소 농도를 증가시키지 않아도 유전율을 낮출 수 있어 RC 타임을 줄일 수 있고 FSG막 상·하부에 캡핑층을 증착하여 보이드로 인한 후속 공정의 어려움을 방지할 수 있고, 불소, 수산화 이온 및 수소 이온의 농도 및 분포를 조절하여 보이드의 위치와 크기를 조절이 가능한 저유전율을 가지는 층간 절연막을 형성하는 효과가 있다.
도 1은 소정의 소자가 형성된 기판상에 하부 캡핑층을 형성하는 단계의 단면도.
도 2는 하부 캡핑층 상부에 FSG막을 형성하는 단계의 단면도.
도 3은 수산화 이온 또는 수소 이온을 FSG막에 침투시키는 단계의 단면도.
도 4는 FSG막의 소정 영역을 부식시켜 보이드를 형성하는 단계의 단면도.
도 5는 FSG막 상부에 상부 캡핑층을 형성하는 단계의 단면도.
<도면의 주요부분에 대한 부호의 설명>
14 : 하부 캡핑층 15 : 수산화 이온 또는 수소 이온의 침투
17 : 보이드 18 : 상부 캡핑층

Claims (7)

  1. 소정의 소자가 형성된 기판상에 하부 캡핑층을 형성하는 단계;
    상기 하부 캡핑층 상부에 FSG막을 형성하는 단계;
    수산화 이온 또는 수소 이온을 상기 FSG막에 침투시키는 단계;
    상기 수산화 이온 또는 수소 이온이 불소와 반응하여 불산을 형성하고, FSG막의 소정 영역을 부식시켜 보이드를 형성하는 단계; 및
    상기 FSG막 상부에 상부 캡핑층을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 보이드를 이용한 저유전율 층간 절연막 형성 방법.
  2. 제 1항에 있어서,
    상기 상부 캡핑층 및 하부 캡핑층 중 적어도 하나는 USG막으로 이루어짐을 특징으로 하는 보이드를 이용한 저유전율 층간 절연막 형성 방법.
  3. 제 1항에 있어서,
    상기 수산화 이온은 수증기를 20 내지 500℃에서 어닐링하여 침투시키는 것을 특징으로 하는 보이드를 이용한 저유전율 층간 절연막 형성 방법.
  4. 제 1항에 있어서,
    상기 수소 이온은 이온 주입으로 침투시키는 것을 특징으로 하는 보이드를 이용한 저유전율 층간 절연막 형성 방법.
  5. 제 1항에 있어서,
    상기 보이드가 형성된 층간 절연막의 유전율은 1 내지 3.7임을 특징으로 하는 보이드를 이용한 저유전율 층간 절연막 형성 방법.
  6. 제 1항에 있어서,
    상기 보이드의 개수, 위치 및 크기는 절연막에 함유된 불소 및 수산화 이온 또는 수소 이온의 양 및 분포에 의해 결정됨을 특징으로 하는 보이드를 이용한 저유전율 층간 절연막 형성 방법.
  7. 제 1항에 있어서,
    상기 FSG막의 불소의 농도는 FSG막의 적외선 스펙트럼상에서 실리콘 산화물 대 불화 실리콘의 면적 비율이 2 내지 3임을 특징으로 하는 보이드를 이용한 저유전율 층간 절연막 형성 방법.
KR10-2003-0076506A 2003-10-30 2003-10-30 보이드를 이용한 저유전율 층간 절연막 형성 방법 KR100534607B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0076506A KR100534607B1 (ko) 2003-10-30 2003-10-30 보이드를 이용한 저유전율 층간 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0076506A KR100534607B1 (ko) 2003-10-30 2003-10-30 보이드를 이용한 저유전율 층간 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050041368A KR20050041368A (ko) 2005-05-04
KR100534607B1 true KR100534607B1 (ko) 2005-12-07

Family

ID=37242853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0076506A KR100534607B1 (ko) 2003-10-30 2003-10-30 보이드를 이용한 저유전율 층간 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100534607B1 (ko)

Also Published As

Publication number Publication date
KR20050041368A (ko) 2005-05-04

Similar Documents

Publication Publication Date Title
US5503882A (en) Method for planarizing an integrated circuit topography
JP4733261B2 (ja) ボロン濃度上昇に起因する不要な絶縁体エッチングを低減する方法
KR100206630B1 (ko) 반도체장치의 제조방법
US7521378B2 (en) Low temperature process for polysilazane oxidation/densification
US5716890A (en) Structure and method for fabricating an interlayer insulating film
JPH0969562A (ja) 半導体装置の製造方法および半導体装置
KR100489456B1 (ko) 반도체장치및그제조방법
KR19990067866A (ko) 저유전율 층간절연막을 갖는 반도체장치 및 그 제조방법
US6831015B1 (en) Fabrication method of semiconductor device and abrasive liquid used therein
KR20000048410A (ko) 반도체 장치의 제조 공정
JP3015738B2 (ja) 半導体装置の製造方法
JPH04234149A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
US6472751B1 (en) H2 diffusion barrier formation by nitrogen incorporation in oxide layer
JP2002043314A (ja) 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法
KR100534607B1 (ko) 보이드를 이용한 저유전율 층간 절연막 형성 방법
US7646101B2 (en) Semiconductor device and manufacturing method thereof
JP4028032B2 (ja) 半導体装置及びその製造方法
JP2000307004A (ja) 窒化珪素コンポジットｈｄｐ／ｃｖｄプロセス
US6169040B1 (en) Method of manufacturing semiconductor device
KR100248159B1 (ko) 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법
KR100399903B1 (ko) 반도체 소자 제조시의 층간 평탄화방법
KR100540635B1 (ko) 에프에스지막의 표면 처리 방법
JPH08203890A (ja) 半導体装置の層間絶縁膜形成方法
KR100361203B1 (ko) 반도체 소자의 저유전 절연막 형성 방법
KR100231848B1 (ko) 스핀-온-글래스막의 특성 개선방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee