JP2002043314A - 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents
絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法Info
- Publication number
- JP2002043314A JP2002043314A JP2001167837A JP2001167837A JP2002043314A JP 2002043314 A JP2002043314 A JP 2002043314A JP 2001167837 A JP2001167837 A JP 2001167837A JP 2001167837 A JP2001167837 A JP 2001167837A JP 2002043314 A JP2002043314 A JP 2002043314A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- substrate
- forming
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 97
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 83
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 68
- 239000011574 phosphorus Substances 0.000 claims abstract description 68
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052796 boron Inorganic materials 0.000 claims abstract description 65
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000007789 gas Substances 0.000 claims abstract description 44
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 42
- AJSTXXYNEIHPMD-UHFFFAOYSA-N triethyl borate Chemical compound CCOB(OCC)OCC AJSTXXYNEIHPMD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 230000001590 oxidative effect Effects 0.000 claims abstract description 16
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- DQWPFSLDHJDLRL-UHFFFAOYSA-N triethyl phosphate Chemical compound CCOP(=O)(OCC)OCC DQWPFSLDHJDLRL-UHFFFAOYSA-N 0.000 claims description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 11
- BTBUEUYNUDRHOZ-UHFFFAOYSA-N Borate Chemical compound [O-]B([O-])[O-] BTBUEUYNUDRHOZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910019142 PO4 Inorganic materials 0.000 abstract 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 abstract 1
- 239000010452 phosphate Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 54
- 239000005360 phosphosilicate glass Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000002994 raw material Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001493 electron microscopy Methods 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100366710 Arabidopsis thaliana SSL12 gene Proteins 0.000 description 1
- 101100454434 Biomphalaria glabrata BG04 gene Proteins 0.000 description 1
- 101100366563 Panax ginseng SS13 gene Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000001941 electron spectroscopy Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013076 target substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
Abstract
法、ならびに半導体装置およびその製造方法を提供す
る。 【解決手段】 エッチング阻止膜12が形成された基板
10に酸素ガスを使用して酸化性雰囲気を組成した後
に、テトラエチルオルトシリケートおよび酸素ガスを使
用して第1シード層を形成する。続けて、トリエチルボ
レート、テトラエチルオルトシリケートおよび酸素ガス
を使用してホウ素の含量調節が可能である絶縁膜形成の
ための第2シード層を形成し、トリエチルボレート、ト
リエチルホスフェート、テトラエチルオルトシリケート
およびオゾンガスを使用してBPSG膜を含む絶縁膜1
8を形成する。これによって、絶縁膜18は5.25か
ら5.75重量%のホウ素ならびに2.75から4.2
5重量%の燐が添加される。絶縁膜18は前または後の
工程特性に影響を受けない。
Description
造方法、ならびに半導体装置およびその製造方法に関す
るものであり、より詳細にはホウ素(boron:B)
および燐(phosphorous:P)を添加する量
を最適化するためのBPSG膜(BPSGlayer:
borophosphosilicate glass
layer)を含む絶縁膜およびその製造方法、なら
びに半導体装置およびその製造方法に関するものであ
る。
急速な普及に伴って、半導体装置は飛躍的に発展してい
る。その機能面において、半導体装置は高速に動作する
ことと同時に大容量の貯蔵能力を有することが要求され
る。このような要求に応じて、半導体装置の集積度、信
頼度および応答速度などを向上させる方向に製造技術が
発展してきた。そして、半導体装置の集積度などの向上
のための主技術として、絶縁膜または導電膜などを含む
膜を形成するための加工技術は重要な位置を占有してい
る。
理気相蒸着(physical vapor depo
sition)と化学気相蒸着(chemical v
apor deposition)に区分することがで
きる。このうち、化学気相蒸着は、形成しようとする対
象物質の元素を含む気体ソースと反応気体とを基板上に
供給し、基板を加熱して化学反応が発生するようにする
ことで、基板上に膜を形成する加工技術である。
して挙げると、16メガビットDRAM(16Mega
bit DRAM)および64メガビットDRAMの
量産から、最近では256メガビットDRAMの量産化
が進行しており、これに加えて、ギガビットDRAM
(Giga bit DRAM)のように高集積化に対
応した量産研究が進行している。
れる膜形成のための加工技術に関する要求は段々厳しく
なる。これは、絶縁膜または導電膜などを含む膜を多層
構造に形成し、膜を0.15μm以下デサインルール
(design rule)の微細パターンを有する構
造などに形成するためである。膜を微細パターンを有す
る構造に形成する場合、微細パターンを形成するための
工程特性は、微細パターンが形成される膜だけでなく、
膜の下部に形成されている下部膜ならびに膜の上部に形
成する上部膜などにも影響を及ぼす。このため、膜を形
成するときに、膜形成以前または以後の工程特性に従う
膜の化学的、物理的特性が十分に考慮されなければなら
ない。
は表面保護などのために形成される絶縁膜は、酸化物に
燐をドーピングしたPSG膜(PSG layer:p
hosphosilicate glass laye
r)または酸化物にホウ素および燐をドーピングしたB
PSG膜などが主に選択される。これは、ステップカバ
レッジ(step coverage)が優れ、水分に
対する拡散障壁に作用してアルカリイオン(alkal
i ion)をゲッタリング(gettering)
し、膜を形成するための工程を低温などで容易に実施す
ることができるためである。
(reflow)する時、膜が拡散障壁に作用し十分な
流動性を有するために、膜は下部に水分を伝達する媒介
として作用する。従って、膜の下部に、水分によって損
傷を受ける材質で構成される膜またはシリコン材質の基
板などがある場合には、深刻な問題を招来する。そのた
め、膜を形成するときに、水分による影響を最小化にす
るための方法が考慮されなければならない。
膜の形成の例は、ダウスンら(Dawson et a
l.)に許与された米国特許第4,668,973号、
日本特開昭59−222945号、日本特開平1−12
2139号および日本特開平8−17926号などに開
示されている。
れた発明によると、基板上に窒化珪素膜を形成した後
に、窒化珪素膜の上に燐が7%以下で添加されるPSG
膜を形成する。これにより、PSG膜をリフローして
も、窒化珪素膜によって水分が基板に浸透することを阻
止する。かつ、PSG膜に開口部を形成しても、窒化珪
素膜によって基板が直接露出しないので、基板が酸化す
ることを阻止する。
れた発明によると、基板上に窒化珪素膜を形成した後
に、窒化珪素膜上にBPSG膜を形成する。これによ
り、BPSG膜をリフローしても、窒化珪素膜によって
水分が基板に浸透することを阻止し、基板が直接露出し
て酸化することを阻止する。
た発明によると、基板およびゲート電極上に連続的に窒
化珪素膜を形成した後に、ホウ素を含有するPSG膜を
形成する。これにより、PSG膜をリフローしても、窒
化珪素膜によって水分が基板だけでなくゲート電極に浸
透することを阻止する。
発明によると、ポリシリコン膜上に酸化珪素膜を形成し
た後に、酸化珪素膜上にBPSG膜を形成する。これに
より、BPSG膜をリフローしても、酸化珪素膜によっ
て水分がポリシリコン膜または基板に浸透することを阻
止する。
どを含む絶縁膜を形成するときに、膜を窒化珪素膜上に
形成することで、水分などによる影響を最小化にするこ
とができる。そして、絶縁膜の所定部をエッチングし開
口部を有する絶縁膜パターンを形成するときに、窒化珪
素膜は、エッチングによって下部膜または基板が損傷す
ることを阻止する。
構成される凹凸部を有する最近の半導体装置の製造で
は、開口部またはゲート電極間の凹部にBPSG膜を含
む絶縁膜の十分な充電のための特性も考慮しなければな
らない。これによって、テトラエチルオルトシリケート
(tetraethyl orthosilicat
e:TEOS)、トリエチルボレート(triethy
lborate:TEB)、トリエチルホスフェート
(triethylphosphate:TEPO)、
酸素ガス、オゾンガスなどを使用し、化学気相蒸着を実
施してBPSG膜を形成する。
による損傷を阻止し、十分な充電特性を有するための絶
縁膜は、主に窒化珪素膜を形成した後に窒化珪素膜上に
BPSG膜を形成して形成される。BPSG膜の形成
は、次のとおりである。まず、酸素ガスを利用して、B
PSG膜を容易に形成するための酸化性雰囲気を組成す
る。そして、テトラエチルオルトシリケートおよび酸素
ガスを使用して、窒化珪素膜から構成されるエッチング
阻止膜上に第1シード層を形成した後に、トリエチルボ
レート、トリエチルホスフェート、テトラエチルオルト
シリケートおよび酸素ガスを使用して、第1シード層上
に第2シード層を形成する。第1シード層および第2シ
ード層は、BPSG膜に添加されるホウ素および燐の含
量決定に寄与する。続いて、トリエチルボレート、トリ
エチルホスフェート、テトラエチルオルトシリケートお
よびオゾンガスを使用して、第1シード層および第2シ
ード層を含むエッチング阻止膜上にBPSG膜を形成す
る。この時、BPSG膜は燐の含量が相対的に豊富に形
成される。これは、第2シード層を形成するときに、ト
リエチルホスフェートを使用するためであり、十分な流
動性を確保し、後続のリフロー工程でBPSG膜を凹部
内で容易に充電させるためのものである。
リフローし、BPSG膜表面を平坦に形成すると同時に
凹凸部のうちで、凹部内を絶縁膜へ十分に充電させる。
しかし、凹部内ではBPSG膜が十分に充電されず、ボ
イド(void)が頻繁に形成される。これはBPSG
膜を窒素ガスを使用してリフローするためである。
は酸素ガスおよび水素ガスを使用してBPSG膜をリフ
ローし、ボイドの形成を最小化にする。しかし、酸素ガ
スおよび水素ガスを使用してBPSG膜をリフローする
ときに、BPSG膜の下部にあるエッチング阻止膜の厚
みが減少する。これは燐の含量を決定するトリエチルホ
スフェートがリフローを実施するとき、酸素ガスおよび
水素ガスと反応して燐酸(phosphoric ac
id:H3PO4)を生成し、生成された燐酸がエッチン
グ阻止膜をエッチングするためである。
厚みを透過電子顕微鏡(Transmission E
lectron Microscopy:TEM)を使
用して分析した結果、リフロー以後のエッチング阻止膜
の厚みが以前より約30%減少することを確認すること
ができた。かつ、オージェ電子分析機(augerel
ectron spectroscopy:AES)を
使用してリフロー以後のエッチング阻止膜を分析した結
果、エッチング阻止膜を構成する酸化物がリフロー以前
より約0.2倍程度増加することを確認することができ
た。すなわち、リフローを通じてエッチング阻止膜の厚
みが減少し、酸化が進行中であることを確認することが
できた。
BPSG膜を開口部を有するBPSG膜パターンに形成
するためのエッチングをするときに、エッチング阻止膜
によるエッチング制御が適切に行われない。そのため、
エッチング阻止膜の下部にある基板が露出したり、ひど
い場合には、基板自体がエッチングされる状況が発生す
る。そして、自己整列コンタクト(self alig
n contact)などのような微細パターンを要求
する最近の半導体装置の製造においてエッチング阻止膜
の厚み減少は、ゲート電極間のショルダーマージン(s
houldermargin)を十分に確保できない原
因として作用する。
に、ホウ素含量が相対的に豊富なBPSG膜を形成する
場合、十分な流動性を確保できないこととして、凹部内
にBPSG膜が充電されず、ボイドが生成される。か
つ、ホウ素含量が豊富なBPSG膜は等方性エッチング
特性を有するために、開口部を形成するためのエッチン
グをする場合、開口部が設定された直径(critic
al dimension:CD)より大きく形成され
る。従って、開口部を充電するための後続工程をすると
きに、開口部が完全に充電されず、ボイドが形成され
る。これは、設定された直径より大きな開口部が形成さ
れるが、充電は設定された直径の基準から行われるため
である。このような開口部に充電させる膜がメタル膜で
ある場合には、ボイドはブリッジ(bridge)の原
因として作用する。
よびホウ素の含量を適切に調節しない場合、下部のエッ
チング阻止膜の厚みが減少したり、等方性エッチング特
性を有することになる。従って、厚み減少やエッチング
特性の不良の原因に作用するため、半導体装置の製造に
伴う信頼度が低下する問題点がある。
ホウ素および燐含量を最適化すると同時に特性の変化が
ないBPSG膜を含む絶縁膜を提供することにある。本
発明の第2目的は、ホウ素および燐含量を最適化すると
同時に特性の変化がないBPSG膜を含む絶縁膜の製造
方法を提供することにある。
を最適化すると同時に特性の変化がないBPSG膜で構
成される絶縁膜を含む半導体装置を提供することにあ
る。本発明の第4目的は、ホウ素および燐含量を最適化
すると同時に特性の変化がないBPSG膜で構成される
絶縁膜を含む半導体装置の製造方法を提供することにあ
る。
するための本発明の絶縁膜は、半導体装置を構成する部
材(members)のうちで、テトラエチルオルトシ
リケートに5.25から5.75重量%のホウ素ならび
に2.75から4.25重量%の燐が添加されたBPS
G膜を含む。
の絶縁膜の製造方法は、酸素ガスを使用して基板上に絶
縁膜を形成するための酸化性雰囲気を組成する段階と、
テトラエチルオルトシリケートおよび酸素ガスを使用し
基板上に絶縁膜の形成のための第1シード層を形成する
段階と、トリエチルボレート、テトラエチルオルトシリ
ケートおよび酸素ガスを使用しホウ素の含量調節が可能
である絶縁膜形成のための第2シード層を第1シード層
上に形成する段階と、トリエチルボレート、トリエチル
ホスフェート、テトラエチルオルトシリケートおよびオ
ゾンガスを使用し第1シード層および第2シード層を含
む基板上にホウ素および燐の含量調節が可能であるBP
SG膜を形成する段階とを含む。
る。まず、酸化性雰囲気を形成した後に、テトラエチル
オルトシリケートおよび酸素ガスを1:5.4から5.
8の混合比を有するように供給して基板上に第1シード
層を形成し、テトラエチルオルトシリケート、トリエチ
ルボレートおよび酸素ガスを1:0.2から0.3:
5.4から5.8の混合比を有するように供給して第2
シード層を形成する。そして、第1シード層および第2
シード層上にテトラエチルオルトシリケート、トリエチ
ルボレート、トリエチルホスフェートおよびオゾンガス
を1:0.2から0.3:0.09から0.12:5.
4から5.8の混合比を有するように供給してBPSG
膜を形成する。この時、絶縁膜は、ヘリウムガスおよび
窒素ガスを1:1.8から2.2の混合比を有するよう
に供給して形成する真空状態で形成する。
エッチング阻止膜を形成するが、これは絶縁膜をエッチ
ングするときに、エッチングによって基板が損傷するこ
とを阻止するエッチング制御をするためのものである。
絶縁膜の製造方法は、水素ガスおよび酸素ガスを使用し
てリフローし、表面を平坦に形成すると同時に基板上の
凹凸部のうちで凹部内を充電する段階をさらに含む。
てリフローしても、エッチング阻止膜がエッチングされ
ることを防止し、等方性エッチング特性を低下させるこ
とができる。そのため、凹部に十分な充電を達成すると
同時に絶縁膜を異方性エッチングすることができる。従
って、BPSG膜を含む絶縁膜は、自己整列コンタクト
と微細パターンを形成するときに、適切に応用すること
ができる。
の半導体装置は、ゲート電極が形成され、ゲート電極両
側下部にソースおよびドレーンが形成されている基板
と、基板およびゲート電極上に連続的に形成され、5.
25から5.75重量%のホウ素ならびに2.75から
4.25重量%の燐が添加された絶縁膜とを備える。
ることを阻止するためのエッチング阻止膜を含み、絶縁
膜は、テトラエチルオルトシリケートにホウ素および燐
を添加して形成するBPSG膜を含む。前述した第4目
的を達成するための本発明の半導体の製造方法は、エッ
チングによって基板が損傷することを阻止するためのエ
ッチング阻止膜を基板上に形成する段階と、エッチング
阻止膜上に5.25から5.75重量%のホウ素ならび
に2.75から4.25重量%の燐を添加した絶縁膜を
形成する段階と、絶縁膜をリフローして絶縁膜表面を平
坦に形成すると同時に凹凸部のうちで凹部を絶縁膜に充
電する段階と、絶縁膜の所定部をエッチングし、所定部
の下部にあるエッチング阻止膜表面が露出する開口部を
有する絶縁膜パターンを形成する段階とを含む。
極または開口部を有するパターンによって形成される。
エッチング阻止膜は、窒化珪素を使用して60から14
0Å程度の厚みを有するように形成し、絶縁膜は9,0
00から10,000Å程度の厚みを有するように形成
する。この時、エッチング阻止膜および絶縁膜は化学気
相蒸着により形成する。
時に絶縁膜を異方性エッチングすることができる。これ
は、燐およびホウ素が添加される量を最適化して、BP
SG膜を含む絶縁膜をリフローしてもエッチング阻止膜
がエッチングされることを防止し、等方性エッチング特
性を低下させるためである。これによって、BPSG膜
を含む絶縁膜は0.15μm以下のデサインルールを要
求する自己整列コンタクトなどと微細パターンを形成す
るときに適切に応用することができる。
ましい一実施例を詳細に説明する。図1から図6は、本
発明の一実施例による絶縁膜の製造方法を説明するため
の断面図である。図1に示すように、まず基板10上に
エッチング阻止膜12を形成する。エッチング阻止膜1
2は窒化珪素を使用した化学気相蒸着を実施して形成す
る。これによって、エッチング阻止膜12は以後、基板
10上に形成する絶縁膜をエッチングするときに、エッ
チングによって基板10が損傷することを阻止すると同
時に、基板10が露出して酸化されることを防止する。
かつ、エッチング阻止膜12は、絶縁膜をリフローする
ときに生成される水分が絶縁膜を媒介として移動し基板
10に浸透することを阻止する。
素および燐が添加されたBPSG膜を含む絶縁膜を形成
する。絶縁膜は主に化学気相蒸着を実施して形成する。
図7は本発明の一実施例による絶縁膜を製造するための
製造装置を示す構成図である。
テージ(stage)200が設置されている。ステー
ジ200には基板30を加熱するための部材が設置さ
れ、絶縁膜を形成するときに、基板30を加熱する。そ
して、ステージ200には基板30を上、下にリフティ
ング(lifting)するための部材が設置され、絶
縁膜を形成するときに基板30を上、下にリフティング
する。この時、基板30のリフティングは絶縁膜の均一
性に影響を及ぼすために、各段階ごとにリフティングす
る間隔を制御する。基板30が置かれるステージ200
を含むチャンバ20内に、各段階ごとに反応ガスを供給
するガス供給ライン210a、210bならびにガス供
給ライン210a、210bを通じて供給される反応ガ
スを混合するためのガス混合ボックス220が設置され
ている。
過程を示す模式図である。図8を参照すれば、ガス供給
ライン210a、210bが連結されるガス混合ボック
ス220が設置されている。反応ガスはガス混合ボック
ス220に各々供給されて、ガス混合ボックス220内
で混合されチャンバ20内に供給される。
る反応ガスをチャンバ20内にある基板30上に均一に
供給するためのプレート(plate)230が設置さ
れている。プレート230の前面にはガスを供給するた
めのホールが形成され、ガスはホールを通じて基板30
上に均一に供給される。
成は次のとおりである。図2を参照すれば、エッチング
阻止膜12が形成された基板10をチャンバ20内へ移
送した後に、チャンバ20内に酸素ガスを供給する。酸
素ガスは、約4,500sccmで供給されて、基板1
0を含む周辺を酸化性雰囲気13に組成する。この時、
チャンバ20と連結されるポンピング部材を使用してチ
ャンバ20内を真空状態に形成するが、真空状態は約
2,000sccmで供給されるヘリウムガスならびに
約4,000sccmで供給される窒素ガスを使用して
形成する。また、ステージ200は約480℃の温度を
維持しながら基板を加熱するが、この時、ステージ20
0とプレート230の間隔は約600ミルス(mil
s)を維持している(1mils=25μmである)。
このような酸化性雰囲気13の組成は絶縁膜の均一性を
維持するために行われ、約2秒間続けられる。
成した後に、テトラエチルオルトシリケートおよび酸素
ガスを使用してエッチング阻止膜12上に第1シード層
14を形成する。この時、テトラエチルオルトシリケー
トは約800sccmで供給され、酸素ガスは約4,5
00sccmで供給される。なお、以前の酸化性雰囲気
13を組成するための酸素ガスは続けて供給され、それ
に従ってテトラエチルオルトシリケートが供給される構
成を有する。これによって、ガスはガス混合ボックス2
20を通じて混合され、プレート230を通じて基板1
0上に均一に供給され、第1シード層14を形成する。
また、チャンバ20は真空状態を続けて維持する。か
つ、ステージ200は約480℃の温度を維持しながら
基板10を加熱するが、この時、ステージ200とプレ
ート230の間隔は約400ミルスを維持している。こ
のような第1シード層14の形成は約60秒間続けられ
る。
成したあと、トリエチルボレート、テトラエチルオルト
シリケートおよび酸素ガスを使用して第1シード層14
上に第2シード層16を形成する。この時、トリエチル
ボレートは約200sccmで供給され、テトラエチル
オルトシリケートは約800sccmで供給され、酸素
ガスは約4,500sccmで供給される。そして、以
前の第1シード層14を形成するためのテトラエチルオ
ルトシリケートおよび酸素ガスは続けて供給され、それ
に従ってトリエチルボレートが供給される構成を有す
る。これによって、ガスはガス混合ボックス220を通
じて混合され、プレート230を通じて基板10上に均
一に供給され、第2シード層16を形成する。かつ、チ
ャンバ20は真空状態を続けて維持する。また、ステー
ジ200は約480℃の温度を維持しながら基板10を
加熱するが、この時、ステージ200とプレート230
の間隔は約310ミルスを維持している。このような第
2シード層16の形成は約23秒間続けられる。
縁膜を形成するとき、絶縁膜に添加されるホウ素の原料
として使用されるが、副産物の生成なしにテトラエチル
オルトシリケートと混合され、熱に安定である。そのた
め、最近では絶縁膜を形成するときにトリエチルボレー
トが使用される。
成した後に、トリエチルボレート、トリエチルホスフェ
ート、テトラエチルオルトシリケートおよびオゾンガス
を使用して、第1シード層14および第2シード層16
を含むエッチング阻止膜12上にBPSG膜を含む絶縁
膜18を形成する。この時、トリエチルボレートは約2
00sccmで供給され、トリエチルホスフェートは約
85sccmで供給され、テトラエチルオルトシリケー
トは約800sccmで供給され、オゾンガスは約4,
500sccmで供給される。そして、以前の第2シー
ド層16を形成するためのテトラエチルオルトシリケー
トおよびトリエチルボレートは続けて供給され、酸素ガ
スの供給は中断され、それに従ってトリエチルホスフェ
ートおよびオゾンガスが供給される構成を有する。これ
によって、ガスはガス混合ボックス220を通じて混合
され、プレート230を通じて基板10上に均一に供給
され、絶縁膜18を形成する。かつ、チャンバ20は真
空状態を続けて維持する。そして、ステージ200は約
480℃の温度を維持しながら基板10を加熱するが、
この時、ステージ200とプレート230の間隔は約3
10ミルスを維持している。このような絶縁膜18の形
成は約160秒間続けられる。
含む絶縁膜18を形成するときに、絶縁膜18に添加さ
れる燐の原料として使用されるが、最近ではホスフィン
(PH)の代わりに主に使用される。図9は本実施例の
絶縁膜を製造するときに供給される材料を各段階別に分
類した図である。
気の組成、ならびに第1シード層および第2シード層を
形成するときに供給され、テトラエチルオルトシリケー
トは第1シード層、第2シード層および絶縁膜を形成す
るときに供給され、トリエチルボレートは第2シード層
および絶縁膜を形成するときに供給され、トリエチルホ
スフェートおよびオゾンガスは絶縁膜を形成するときに
供給される。
るトリエチルボレートならびに燐の原料として供給され
るトリエチルホスフェートを制御することにより、約
5.5重量%のホウ素および約3.0重量%の燐を有す
るBPSG膜を含む絶縁膜を形成することができる。こ
れにより、十分な流動性を確保すると同時に表面の均一
性を確保することができる絶縁膜を形成することができ
る。
スを使用して絶縁膜18をリフローする。これによっ
て、絶縁膜18表面が平坦に形成されると同時に、基板
10上の凹凸部のうちで凹部内を絶縁膜18に充電させ
る。この時、リフローは約850℃の温度で行われる。
そして、リフローを実施するとき、水分が生成され、B
PSG膜を含む絶縁膜18は水分に対する拡散障壁とし
て作用し、アルカリイオン(alkali ion)を
ゲッタリング(gettering)する。しかし、エ
ッチング阻止膜12によって、水分が基板10に浸透す
ることは阻止される。
ッチング阻止膜12の厚みの減少を10ナ以内に阻止す
ることができる。これは、燐の原料として添加されるト
リエチルホスフェートと水分が反応して燐酸を生成する
程度を最小化にすることができるためである。即ち、ト
リエチルホスフェートを供給する段階を図9に示された
ように絶縁膜を形成する段階に限定して、BPSG膜を
含む絶縁膜18に約3重量%の燐を添加するためであ
る。
すると同時に、十分な充電が得られ、絶縁膜18に開口
部を有する絶縁膜パターンを形成するためのエッチング
をするときに、異方性エッチング特性を十分に確保する
ことができる。これによって、開口部の直径を設定され
た大きさに形成することができる。これはBPSG膜を
含む絶縁膜18にホウ素および燐が添加される量を最適
化にするためである。
0重量%燐が添加されたBPSG膜を含む絶縁膜18を
形成することにおいて、絶縁膜18をリフローするとき
に発生するエッチング阻止膜12の厚み減少を最小化に
することができ、十分な充電効果および異方性エッチン
グ特性を確保することができる。
を変化させないホウ素および燐の含量の最適条件を追求
するため多くの努力をし、これによって最適条件を求め
ることができた。図10および図11は、ホウ素および
燐が添加される量によって、リフロー以後にエッチング
阻止膜の厚みが変化する結果を示すグラフである。
よび6.5重量%の含量を有するようにホウ素を添加
し、各々に対応して3.0重量%、3.5重量%および
4.0重量%の含量を有するように燐を添加したBPS
G膜をリフローした後に、BPSG膜の下部にあるエッ
チング阻止膜が減少した厚みを測定した結果を示す。
燐ならびに5.5重量%のホウ素が添加されたBPSG
膜の場合には、エッチング阻止膜の厚みが約10Å減少
することを確認することができ、3.0重量%の燐なら
びに6.0重量%のホウ素が添加されたBPSG膜の場
合には、エッチング阻止膜の厚みが約15Å減少するこ
とを確認することができ、3.0重量%の燐ならびい
6.5重量%のホウ素が添加されたBPSG膜の場合に
は、エッチング阻止膜の厚みが約22Å減少することを
確認することができる。
びに5.5重量%のホウ素が添加されたBPSG膜の場
合には、エッチング阻止膜の厚みが約15Å減少するこ
とを確認することができ、3.5重量%の燐ならびに
6.0重量%のホウ素が添加されたBPSG膜の場合に
は、エッチング阻止膜の厚みが約25Å減少することを
確認することができ、3.5重量%の燐ならびに6.5
重量%のホウ素が添加されたBPSG膜の場合には、エ
ッチング阻止膜の厚みが約35Å減少することを確認す
ることができる。
びに5.5重量%のホウ素が添加されたBPSG膜の場
合には、エッチング阻止膜の厚みが約13Å減少するこ
とを確認することができ、4.0重量%の燐ならびに
6.0重量%のホウ素が添加されたBPSG膜の場合に
は、エッチング阻止膜の厚みが約35Å減少することを
確認することができ、4.0重量%の燐ならびに6.5
重量%のホウ素が添加されたBPSG膜の場合には、エ
ッチング阻止膜の厚みが約45Å減少することを確認す
ることができる。
よび4.0重量%の含量を有するように燐を添加し、各
燐含量に対応して5.5重量%、6.0重量%および
6.5重量%の含量を有するようにホウ素を添加したB
PSG膜をリフローした後に、BPSG膜の下部にある
エッチング阻止膜の減少した厚みを測定した結果を示
す。
燐ならびに5.5重量%のホウ素が添加されたBPSG
膜の場合には、エッチング阻止膜の厚みが約8Å減少す
ることを確認することができ、3.5重量%の燐ならび
に5.5重量%のホウ素が添加されたBPSG膜の場合
には、エッチング阻止膜の厚みが約13Å減少すること
を確認することができ、4.0重量%の燐ならびに5.
5重量%のホウ素が添加されるBPSG膜の場合には、
エッチング阻止膜の厚みが約12Å減少することを確認
することができる。
びに6.0重量%のホウ素が添加されたBPSG膜の場
合には、エッチング阻止膜の厚みが約15Å減少するこ
とを確認することができ、3.5重量%の燐ならびに
6.0重量%のホウ素が添加されたBPSG膜の場合に
は、エッチング阻止膜の厚みが約25Å減少することを
確認することができ、4.0重量%の燐ならびに6.0
重量%のホウ素が添加されたBPSG膜の場合には、エ
ッチング阻止膜の厚みが約35Å減少することを確認す
ることができる。
びに6.5重量%のホウ素が添加されたBPSG膜の場
合には、エッチング阻止膜の厚みが約22Å減少するこ
とを確認することができ、3.5重量%の燐ならびに
6.5重量%のホウ素が添加されたBPSG膜の場合に
は、エッチング阻止膜の厚みが約35Å減少することを
確認することができ、4.0重量%の燐ならびに6.5
重量%のホウ素が添加されたBPSG膜の場合には、エ
ッチング阻止膜の厚みが約45Å減少することを確認す
ることができる。
合、燐の含量には殆ど影響を受けないことを確認するこ
とができた。そして、5.5重量%のホウ素ならびに
3.0重量%の燐を最適条件に限定し、絶縁膜を形成す
るとき、燐の含量を決定するトリエチルホスフェートの
供給を制御する。
性エッチング特性を有すると同時に、リフロー以後に下
部にあるエッチング阻止膜の厚み減少が10ÅであるB
PSG膜を含む絶縁膜を形成することができる。それゆ
え、この絶縁膜は0.15μm以下のデザインルールを
要求する最近の半導体装置の製造に積極的に応用するこ
とができる。即ち、絶縁膜は自己整列コンタクト形成、
IMD(IMD:inter metal diele
ctric)またはILD(ILD:inter la
yer dielectric)などのような層間絶縁
膜の形成に応用することができる。
膜を半導体装置の製造に応用した例は次のとおりであ
る。図12図16は本発明の一実施例による半導体装置
の製造方法を説明するための断面図である。
e)およびドレーン(drain)72が形成された基
板70上内にトランジスターを構成するゲート電極74
を形成する。ソースおよびドレーン72は基板70内に
不純物を注入して形成し、ゲート電極74は主にポリシ
リコン膜およびタングステン珪素膜(WSi laye
r)を形成した後に写真エッチングを通じて形成する。
ト電極74上に窒化珪素膜で構成されるエッチング阻止
膜76を連続的に形成する。窒化珪素膜は化学気相蒸着
を通じて約80Åの厚みを有するように形成する。窒化
珪素膜は以後、エッチングによって基板70が損傷する
ことを阻止すると同時に、基板70が露出して酸化され
ることを防止し、リフローによって生成される水分が基
板70に浸透することを阻止する。
6上に5.5重量%のホウ素ならびに3.0重量%の燐
が添加される絶縁膜78を形成する。絶縁膜78はテト
ラエチルオルトシリケートにホウ素の原料であるトリエ
チルボレートならびに燐の原料であるトリエチルホスフ
ェートを添加した原料により形成されるBPSG膜から
構成される。なお、絶縁膜78は約9,500Åの厚み
を有するように形成する。
ず、エッチング阻止膜76が形成された基板70周辺に
酸化性雰囲気を組成する。この時、酸化性雰囲気は約
4,500sccmで供給される酸素ガスで組成する。
続いて、酸素ガスを約4,500sccmで供給し、テ
トラエチルオルトシリケートを約800sccmで供給
して、エッチング阻止膜上に第1シード層を形成する。
続けて、酸素ガスを約4,500sccmで供給し、テ
トラエチルオルトシリケートを約800sccmで供給
し、ホウ素の原料であるトリエチルボレートを約200
sccmで供給して、第1シード層上に第2シード層を
形成する。そして、テトラエチルオルトシリケートを約
800sccmで供給し、トリエチルボレートを約20
0sccmで供給し、燐の原料であるトリエチルホスフ
ェートを約85sccmで供給し、オゾンガスを約4,
500sccmで供給して、第1シード層および第2シ
ード層を含むエッチング阻止膜上にBPSG膜を形成す
る。
状態は約2,000sccmで供給されるヘリウムガス
ならびに約4,000sccmで供給される窒素ガスに
より形成する。そして、基板が置かれるステージの温度
は約480℃に維持する。図15に示すように、水素ガ
スおよび酸素ガスを使用して約850℃の温度で絶縁膜
78をリフローする。これによって、絶縁膜78表面が
平坦に形成されると同時に、ゲート電極74間に絶縁膜
78が十分に充電される。
0重量%の燐が添加されたBPSG膜を絶縁膜78に形
成するためであるので、十分な充電効果を有することは
勿論であり、下部にある窒化珪素膜76の厚みの減少を
10Å以内にすることができる。
成される凹凸部の間隔が微細であるために、ゲート電極
間を十分に充電することが容易ではない。これによっ
て、十分な流動性を有する絶縁膜によりゲート電極間を
充電する。凹凸部はゲート電極により限定されるが、開
口部などのようなパターンによって形成される凹凸部な
どを含む。
を実施して絶縁膜78を開口部80を有する絶縁膜パタ
ーン82に形成する。この時、開口部80は写真エッチ
ング工程を通じて形成するが、絶縁膜78のエッチング
にはCFxを含むエッチングガスを使用する。そして、
エッチングは絶縁膜78と下部の窒化珪素膜76とのエ
ッチング選択比によってなるが、リフローを実施しても
窒化珪素膜76の厚みの変化がないために、エッチング
阻止を容易に実施することができる。かつ、窒化珪素膜
76によって自己整列コンタクトの実施をするときに、
十分なショルダーマージンを確保することができる。こ
れによって、メタル膜などを使用して開口部80を充電
するための後続工程をするときに、メタル膜に開口部8
0を十分に充電することができる。
適条件に設定することにより、半導体装置の製造におい
て前または後の工程特性に影響を受けないBPSG膜を
含む絶縁膜を形成することができる。即ち、本発明は水
素ガスおよび酸素ガスを使用して絶縁膜をリフローして
も、下部にあるエッチング阻止膜の厚みの減少を最小化
すると同時に、十分な充電効果と異方性エッチング特性
を確保することができる。ゆえに、絶縁膜を半導体装置
に応用する場合、半導体装置の信頼度が向上する効果を
期待することができる。
発明を詳細に説明したが、本発明はこれに限定されず、
本発明が属する技術分野において通常の知識を有するも
のであれば、本発明の思想と精神を離れることなく、本
発明を修正または変更できるであろう。
明するための断面図である。
明するための断面図である。
明するための断面図である。
明するための断面図である。
明するための断面図である。
明するための断面図である。
の製造装置を示す構成図である。
の反応ガスが混合される過程を示す模式図である。
に供給される材料を各段階別に分類した図である。
び燐の含量によって、リフロー以後エッチング阻止膜の
厚みが変化する結果を示すグラフである。
び燐の含量によって、リフロー以後エッチング阻止膜の
厚みが変化する結果を示すグラフである。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
Claims (19)
- 【請求項1】 半導体装置に用いられる絶縁膜であっ
て、5.25から5.75重量%のホウ素(B)と2.
75から4.25重量%の燐(P)とを含むことを特徴
とする絶縁膜。 - 【請求項2】 テトラエチルオルトシリケート(TEO
S)に前記ホウ素および前記燐が添加されているBPS
G膜を含むことを特徴とする請求項1に記載の絶縁膜。 - 【請求項3】 酸素ガスを使用し、基板上に絶縁膜を形
成するための酸化性雰囲気を構成する段階と、 テトラエチルオルトシリケートおよび酸素ガスを使用
し、前記絶縁膜を形成するための第1シード層を前記基
板上に形成する段階と、 トリエチルボレート(TEB)、テトラエチルオルトシ
リケートおよび酸素ガスを使用し、ホウ素の添加量を調
節可能である絶縁膜を形成するための第2シード層を前
記第1シード層上に形成する段階と、 トリエチルボレート、トリエチルホスフェート(TEP
O)、テトラエチルオルトシリケートおよびオゾンガス
を使用し、前記第1シード層および前記第2シード層を
含む基板上にホウ素および燐の添加量を調節可能である
BPSG膜を形成する段階とを含むことを特徴とする絶
縁膜の製造方法。 - 【請求項4】 水素ガスおよび酸素ガスを使用し、前記
絶縁膜をリフローして前記絶縁膜の表面を平坦に形成
し、同時に前記基板上の凹、凸部のうち凹部内を前記絶
縁膜に充電させる段階とをさらに含むことを特徴とする
請求項3に記載の絶縁膜の製造方法。 - 【請求項5】 前記第1シード層を形成するためのテト
ラエチルオルトシリケートおよび酸素ガスは、1:5.
4から5.8の混合比を有するように供給されることを
特徴とする請求項3に記載の絶縁膜の製造方法。 - 【請求項6】 前記第2シード層を形成するためのテト
ラエチルオルトシリケート、トリエチルボレートおよび
酸素ガスは、1:0.2から0.3:5.4から5.8
の混合比を有するように供給されることを特徴とする請
求項3に記載の絶縁膜の製造方法。 - 【請求項7】 前記BPSG膜を形成するためのテトラ
エチルオルトシリケート、トリエチルボレート、トリエ
チルホスフェートおよびオゾンガスは、1:0.2から
0.3:0.09から0.12:5.4から5.8の混
合比を有するように供給されることを特徴とする請求項
3に記載の絶縁膜の製造方法。 - 【請求項8】 前記酸化性雰囲気、前記第1シード層、
前記第2シード層および前記BPSG膜は、真空状態で
形成し、前記真空状態はヘリウムガスおよび窒素ガスを
1:1.8から2.2の混合比を有するように供給して
形成することを特徴とする請求項3に記載の絶縁膜の製
造方法。 - 【請求項9】 前記絶縁膜の開口部を有する絶縁膜パタ
ーンを前記基板上に形成するためのエッチングをすると
き、前記エッチングによって前記基板が損傷することを
阻止するためのエッチング阻止膜を形成した後、前記絶
縁膜を形成することを特徴とする請求項3に記載の絶縁
膜の製造方法。 - 【請求項10】 ゲート電極が形成され、前記ゲート電
極の両側下部にソースおよびドレーンが形成されている
基板と、 前記基板および前記ゲート電極上に連続的に形成され、
5.25から5.75重量%のホウ素ならびに2.75
から4.25重量%の燐が添加されている絶縁膜とを備
えることを特徴とする半導体装置。 - 【請求項11】 前記基板は、前記基板上に形成されて
いるエッチング阻止膜を有することを特徴とする請求項
10に記載の半導体装置。 - 【請求項12】 前記基板上に形成されている絶縁膜
は、テトラエチルオルトシリケートに前記ホウ素および
前記燐を添加して形成されるBPSG膜を含むことを特
徴とする請求項11に記載の半導体装置。 - 【請求項13】 エッチングによって基板が損傷するこ
とを阻止するためのエッチング阻止膜を前記基板上に形
成する段階と、 5.25から5.75重量%のホウ素ならびに2.75
から4.25重量%の燐が添加された絶縁膜を前記エッ
チング阻止膜上に形成する段階と、 前記絶縁膜をリフローして前記絶縁膜の表面を平坦に形
成し、同時に凹、凸部のうち凹部を前記絶縁膜に充電さ
せる段階と、 前記絶縁膜の所定部をエッチングし、前記所定部の下部
にあるエッチング阻止膜表面が露出される開口部を有す
る絶縁膜パターンを形成する段階とを含むことを特徴と
する半導体装置の製造方法。 - 【請求項14】 前記エッチング阻止膜は、窒化珪素を
使用して60から140Å程度の厚みを有するように形
成されることを特徴とする請求項13に記載の半導体装
置の製造方法。 - 【請求項15】 前記基板は凹凸部を有し、前記基板の
凹凸部はゲート電極によって形成されることを特徴とす
る請求項13に記載の半導体装置の製造方法。 - 【請求項16】 前記基板は凹凸部を有し、前記基板の
凹凸部は開口部を有するパターンによって形成されるこ
とを特徴とする請求項13に記載の半導体装置の製造方
法。 - 【請求項17】 前記絶縁膜を形成する段階は、 酸素ガスを供給し、酸化性雰囲気を組成する段階と、 テトラエチルオルトシリケートおよび酸素ガスを1:
5.4から5.8の混合比を有するように供給し、前記
基板上に第1シード層を形成する段階と、 テトラエチルオルトシリケート、トリエチルボレートお
よび酸素ガスを1:0.2から0.3:5.4から5.
8の混合比を有するように供給し、前記第1シード層上
に第2シード層を形成する段階と、 テトラエチルオルトシリケート、トリエチルボレート、
トリエチルホスフェートおよびオゾンガスを1:0.2
から0.3:0.09から0.12:5.4から5.8
の混合比を有するように供給し、前記第1シード層およ
び前記第2シード層を含むエッチング阻止膜上にBPS
G膜を形成する段階とを含み、 前記酸化性雰囲気、前記第1シード層、前記第2シード
層および前記BPSG膜を形成する段階は、真空状態で
行われ、前記真空状態はヘリウムガスおよび窒素ガスを
1:1.8から2.2の混合比を有するように供給して
形成されることを特徴とする請求項13に記載の半導体
装置の製造方法。 - 【請求項18】 前記絶縁膜は、9,000から10,
000Å程度の厚みを有するように形成されることを特
徴とする請求項13に記載の半導体装置の製造方法。 - 【請求項19】 前記絶縁膜は、CFXを含むエッチン
グガスを使用してエッチングされることを特徴とする請
求項13に記載の半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000032893A KR100340207B1 (ko) | 2000-06-15 | 2000-06-15 | 절연막 및 그의 제조 방법 |
KR2000P32893 | 2000-06-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002043314A true JP2002043314A (ja) | 2002-02-08 |
JP3616035B2 JP3616035B2 (ja) | 2005-02-02 |
Family
ID=19671966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001167837A Expired - Fee Related JP3616035B2 (ja) | 2000-06-15 | 2001-06-04 | 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6569782B2 (ja) |
JP (1) | JP3616035B2 (ja) |
KR (1) | KR100340207B1 (ja) |
TW (1) | TWI247354B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004536464A (ja) * | 2001-07-20 | 2004-12-02 | アプライド マテリアルズ インコーポレイテッド | Bpsg堆積のための方法及び装置 |
JP2013232558A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
JP2020181872A (ja) * | 2019-04-24 | 2020-11-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6511924B2 (en) * | 2001-04-20 | 2003-01-28 | Applied Materials, Inc. | Method of forming a silicon oxide layer on a substrate |
US6800530B2 (en) * | 2003-01-14 | 2004-10-05 | International Business Machines Corporation | Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors |
KR100727456B1 (ko) * | 2006-04-04 | 2007-06-13 | 주식회사 삼립전기 | 트랜스포머 |
TWI680496B (zh) * | 2016-09-13 | 2019-12-21 | 美商應用材料股份有限公司 | 高壓縮/拉伸的翹曲晶圓上的厚鎢硬遮罩膜沉積 |
JP6814057B2 (ja) * | 2017-01-27 | 2021-01-13 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、およびプログラム |
KR20180129492A (ko) | 2017-05-26 | 2018-12-05 | 삼성전자주식회사 | 포스파이트계 첨가제를 포함하는 리튬이차전지 |
WO2019043399A1 (en) * | 2017-08-31 | 2019-03-07 | Pilkington Group Limited | CHEMICAL VAPOR DEPOSITION PROCESS FOR FORMING SILICON OXIDE COATING |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4668973A (en) | 1978-06-19 | 1987-05-26 | Rca Corporation | Semiconductor device passivated with phosphosilicate glass over silicon nitride |
JPS5892580A (ja) | 1981-11-30 | 1983-06-01 | Mita Ind Co Ltd | 静電記録装置 |
JPS59222945A (ja) | 1983-06-02 | 1984-12-14 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS621232A (ja) * | 1985-06-26 | 1987-01-07 | Matsushita Electronics Corp | 絶縁膜の平坦化方法 |
JPH01122139A (ja) | 1987-11-05 | 1989-05-15 | Fujitsu Ltd | 半導体装置 |
JPH0719779B2 (ja) * | 1988-06-10 | 1995-03-06 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH04164330A (ja) * | 1990-09-25 | 1992-06-10 | Nec Corp | 半導体装置の製造方法 |
EP0497541A1 (en) | 1991-01-28 | 1992-08-05 | Kawasaki Steel Corporation | Semiconductor device with a borophosphosilicate glass and method of manufacturing the same |
US5474955A (en) * | 1993-08-06 | 1995-12-12 | Micron Technology, Inc. | Method for optimizing thermal budgets in fabricating semconductors |
JPH0817926A (ja) | 1994-06-28 | 1996-01-19 | Nippon Steel Corp | 半導体装置の製造方法 |
TW275699B (en) * | 1995-04-24 | 1996-05-11 | Macronix Int Co Ltd | Method of preparing and integrating polyspacer, barrier and BPSG composite |
US20020197838A1 (en) * | 1996-01-16 | 2002-12-26 | Sailesh Chittipeddi | Transistor fabrication method |
KR100203134B1 (ko) * | 1996-06-27 | 1999-06-15 | 김영환 | 반도체 소자의 층간절연막 평탄화방법 |
US5862057A (en) * | 1996-09-06 | 1999-01-19 | Applied Materials, Inc. | Method and apparatus for tuning a process recipe to target dopant concentrations in a doped layer |
US6114216A (en) * | 1996-11-13 | 2000-09-05 | Applied Materials, Inc. | Methods for shallow trench isolation |
US6159870A (en) * | 1998-12-11 | 2000-12-12 | International Business Machines Corporation | Borophosphosilicate glass incorporated with fluorine for low thermal budget gap fill |
US6261975B1 (en) * | 1999-03-04 | 2001-07-17 | Applied Materials, Inc. | Method for depositing and planarizing fluorinated BPSG films |
KR100343136B1 (ko) * | 1999-03-18 | 2002-07-05 | 윤종용 | 이중 연마저지층을 이용한 화학기계적 연마방법 |
US6090725A (en) * | 1999-08-30 | 2000-07-18 | Mosel Vitelic Inc. | Method for preventing bubble defects in BPSG film |
US6261891B1 (en) * | 2000-01-28 | 2001-07-17 | United Microelectronics Corp. | Method of forming a passivation layer of a DRAM |
US6730619B2 (en) * | 2000-06-15 | 2004-05-04 | Samsung Electronics Co., Ltd. | Method of manufacturing insulating layer and semiconductor device including insulating layer |
-
2000
- 2000-06-15 KR KR1020000032893A patent/KR100340207B1/ko not_active IP Right Cessation
-
2001
- 2001-01-11 TW TW090100627A patent/TWI247354B/zh not_active IP Right Cessation
- 2001-03-08 US US09/800,892 patent/US6569782B2/en not_active Expired - Fee Related
- 2001-06-04 JP JP2001167837A patent/JP3616035B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-19 US US10/390,604 patent/US20030199146A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004536464A (ja) * | 2001-07-20 | 2004-12-02 | アプライド マテリアルズ インコーポレイテッド | Bpsg堆積のための方法及び装置 |
JP4838492B2 (ja) * | 2001-07-20 | 2011-12-14 | アプライド マテリアルズ インコーポレイテッド | Bpsg堆積のための方法及び装置 |
JP2013232558A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
JP2020181872A (ja) * | 2019-04-24 | 2020-11-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP7188264B2 (ja) | 2019-04-24 | 2022-12-13 | 株式会社デンソー | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3616035B2 (ja) | 2005-02-02 |
KR20010112877A (ko) | 2001-12-22 |
US6569782B2 (en) | 2003-05-27 |
KR100340207B1 (ko) | 2002-06-12 |
TWI247354B (en) | 2006-01-11 |
US20020000644A1 (en) | 2002-01-03 |
US20030199146A1 (en) | 2003-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5525534A (en) | Method of producing a semiconductor device using a reticle having a polygonal shaped hole | |
US6511888B1 (en) | Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step | |
US20030216030A1 (en) | Method for fabricating contact plug with low contact resistance | |
US7589012B1 (en) | Method for fabricating semiconductor memory device | |
JP3616035B2 (ja) | 絶縁膜およびその製造方法、ならびに半導体装置およびその製造方法 | |
US20180247820A1 (en) | Controlling the Reflow Behaviour of BPSG Films and Devices Made Thereof | |
KR20030077929A (ko) | 반도체 장치 및 그 제조 방법 | |
KR20020031283A (ko) | 반도체집적회로장치 및 그 제조방법 | |
US8242004B2 (en) | Semiconductor device and method of fabricating the same | |
US20020000664A1 (en) | Silicon nitride composite hdp/cvd process | |
KR100352285B1 (ko) | 반도체장치 및 그의 제조 방법 | |
US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
US6730619B2 (en) | Method of manufacturing insulating layer and semiconductor device including insulating layer | |
JP2739846B2 (ja) | 半導体装置の製造方法 | |
KR100397177B1 (ko) | 절연막 제조 방법 및 반도체 장치의 제조 방법 | |
US6492214B2 (en) | Method of fabricating an insulating layer | |
KR100596277B1 (ko) | 반도체 소자 및 그의 절연막 형성 방법 | |
KR20010058645A (ko) | 반도체장치의 층간절연막 형성방법 | |
JPH06151416A (ja) | 半導体装置及びその製造方法 | |
KR100494142B1 (ko) | 반도체장치의층간절연막형성방법 | |
KR20040020600A (ko) | 반도체 소자의 절연막 형성방법 | |
JP2001127159A (ja) | 半導体装置の製造方法 | |
JPH11162984A (ja) | 半導体装置およびその製造方法 | |
KR20120093728A (ko) | 반도체 소자의 형성방법 | |
KR20010064416A (ko) | 반도체장치의 금속 배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |