JPH04164330A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04164330A JPH04164330A JP25446690A JP25446690A JPH04164330A JP H04164330 A JPH04164330 A JP H04164330A JP 25446690 A JP25446690 A JP 25446690A JP 25446690 A JP25446690 A JP 25446690A JP H04164330 A JPH04164330 A JP H04164330A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- etching
- organic matter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000007789 gas Substances 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 11
- 239000011737 fluorine Substances 0.000 claims abstract description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 10
- 239000005416 organic matter Substances 0.000 claims abstract description 10
- 238000009832 plasma treatment Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000000126 substance Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 14
- 239000010410 layer Substances 0.000 abstract description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 3
- 229910001882 dioxygen Inorganic materials 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 239000005360 phosphosilicate glass Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に層間絶縁膜
の平坦化後の処理方法に関する。
の平坦化後の処理方法に関する。
［従来の技術〕
半導体装置に於いては、各素子間を結ぶ配線は非常に重
要なものであるが、近年半導体装置の高集積化に伴い、
素子７配線の微細化及び配線の多層化が急速に進んで来
ている。ところが、半導体装置の微細化と多層化により
、半導体装置表面の段差が大きくなり、層間絶縁膜上の
配線の断線。
要なものであるが、近年半導体装置の高集積化に伴い、
素子７配線の微細化及び配線の多層化が急速に進んで来
ている。ところが、半導体装置の微細化と多層化により
、半導体装置表面の段差が大きくなり、層間絶縁膜上の
配線の断線。
配線抵抗の増大、エレクトロマイグレーション耐性の低
下等か問題となってきた。この問題を解決するために、
シリカフィルムで段差を埋めたのちエッチバックする方
法が用いられている。
下等か問題となってきた。この問題を解決するために、
シリカフィルムで段差を埋めたのちエッチバックする方
法が用いられている。
すなわち第２図（ａ＞に示す様に、Ｎ”拡散層２．３や
ゲート電極４が形成された半導体基板上に層間絶縁膜５
を厚く成長し、シリカフィルム６を塗布法により形成し
て層間絶縁膜５の段差を埋め込んだ後、第２図（ｂ）に
示す様に、ｃＦ４ガスを用いたドライエツチングにより
全面をエツチングして、層間絶縁膜５を平坦化する。
ゲート電極４が形成された半導体基板上に層間絶縁膜５
を厚く成長し、シリカフィルム６を塗布法により形成し
て層間絶縁膜５の段差を埋め込んだ後、第２図（ｂ）に
示す様に、ｃＦ４ガスを用いたドライエツチングにより
全面をエツチングして、層間絶縁膜５を平坦化する。
次に第２図（Ｃ）に示すように、フォトレジスドパター
ン８を形成した後、ウニ・ｙトエッチングを行い１次で
異方性ドライエツチングを行って接続孔９Ａを形成する
。
ン８を形成した後、ウニ・ｙトエッチングを行い１次で
異方性ドライエツチングを行って接続孔９Ａを形成する
。
この従来の半導体装置の製造方法では、層間絶縁ｒｐＡ
５のＣＦ４系ガスを用いた全面エッチハック直後に、エ
ツチング後処理を行なわずにフォトレジストパターンを
形成しているが、ＣＦ４系ガスによる層間絶縁膜のドラ
イエツチングを行うと、第２図（ｂ）に示した様に、層
間絶縁膜５の表面に弗素含有炭素系の有機物７が付着す
る。
５のＣＦ４系ガスを用いた全面エッチハック直後に、エ
ツチング後処理を行なわずにフォトレジストパターンを
形成しているが、ＣＦ４系ガスによる層間絶縁膜のドラ
イエツチングを行うと、第２図（ｂ）に示した様に、層
間絶縁膜５の表面に弗素含有炭素系の有機物７が付着す
る。
この弗素含有炭素系の有機物７が付着した表面は、この
有機物７によりフォトレジストとの密着性が劣化する。
有機物７によりフォトレジストとの密着性が劣化する。
その状態でウェットエツチングを行うと、フォトレジス
トパターンと層間絶縁膜５との間にエツチング液が浸透
して行き、第２図（ｃ）に示すように、横方向へのエツ
チングが多くなり、下層配線との間の層間絶縁膜５の膜
厚が薄くなり、層間絶縁膜５上に形成される上層配線と
下層配線との間で影響を及ぼし合い、半導体装置の動作
が不安定となる危険性がある。また、最悪の場合には、
上層配線が下層配線と短絡し歩留りの低下を引き起こす
という問題が生ずる。
トパターンと層間絶縁膜５との間にエツチング液が浸透
して行き、第２図（ｃ）に示すように、横方向へのエツ
チングが多くなり、下層配線との間の層間絶縁膜５の膜
厚が薄くなり、層間絶縁膜５上に形成される上層配線と
下層配線との間で影響を及ぼし合い、半導体装置の動作
が不安定となる危険性がある。また、最悪の場合には、
上層配線が下層配線と短絡し歩留りの低下を引き起こす
という問題が生ずる。
本発明の半導体装置の製造方法は、半導体基板上の層間
絶縁膜をＣＦ４系力ガスを用いたドライエツチングによ
りエッチバックしたのち、層間絶縁膜上に付着した弗素
含有炭素系の有機物を酸素系プラズマ処理または弗酸系
エツチング液を用い七除去するものである。
絶縁膜をＣＦ４系力ガスを用いたドライエツチングによ
りエッチバックしたのち、層間絶縁膜上に付着した弗素
含有炭素系の有機物を酸素系プラズマ処理または弗酸系
エツチング液を用い七除去するものである。
次に本発明を、半導体基板上の層間絶縁膜にＮ＋拡散層
に達する接続孔を形成する方法に適用した実施例を図面
を参照して説明する。第１図は本発明の一実施例を説明
するための工程順に示した半導体チップの断面図である
。
に達する接続孔を形成する方法に適用した実施例を図面
を参照して説明する。第１図は本発明の一実施例を説明
するための工程順に示した半導体チップの断面図である
。
まず第１図（ａ）に示すように、半導体基板１にゲート
電極４とソース、ドレインとなるＮ＋拡散層２．３を形
成したのち、全面に層間絶縁膜５としてボロンリンガラ
ス（以ｆｉｔ Ｂ Ｐ Ｓ Ｇと呼ぶ）膜５を厚めに形
成する。次でこのＢＰＳＧ膜の段差をなくすためにシリ
カフィルム６を塗布法により形成する。
電極４とソース、ドレインとなるＮ＋拡散層２．３を形
成したのち、全面に層間絶縁膜５としてボロンリンガラ
ス（以ｆｉｔ Ｂ Ｐ Ｓ Ｇと呼ぶ）膜５を厚めに形
成する。次でこのＢＰＳＧ膜の段差をなくすためにシリ
カフィルム６を塗布法により形成する。
次に第１図（ｂ）に示すように、ＣＦ４ガスを用いたド
ライエツチングでＢＰＳＧ膜を全面エッチバックし、Ｂ
ＰＳＧ膜の表面を平坦化する。
ライエツチングでＢＰＳＧ膜を全面エッチバックし、Ｂ
ＰＳＧ膜の表面を平坦化する。
この時、ＢＰＳＧ膜表面に弗素含有炭素系の有機物７が
付着する。
付着する。
次に、第１図（ｃ）に示すように、酸素ガスを用いたプ
ラズマ処理をパワー５００Ｗで１０分間行い、ＢＰＳＧ
膜表面に付着していた弗素含有炭素系の有機物７を除去
する。
ラズマ処理をパワー５００Ｗで１０分間行い、ＢＰＳＧ
膜表面に付着していた弗素含有炭素系の有機物７を除去
する。
次に第１図（ｄ）に示すように、フォトレジストパター
ン８を形成し、順次ウェットエツチング及び異方性ドラ
イエツチングを行うことにより、接続孔９を形成する。
ン８を形成し、順次ウェットエツチング及び異方性ドラ
イエツチングを行うことにより、接続孔９を形成する。
このように本実施例によれば、層間絶縁膜５の表面に形
成された有機物７を除去したのちフォトレジストパター
ン８を形成しているので、フォトレジストパターン８と
層間絶縁膜５との密着性は向上する。このため、接続孔
９を形成するためのウェットエツチングを行っても、従
来のように、エツチング液がフォトレジストパターン８
と層間絶縁膜５との界面に浸透し、横方向へのエツチン
グの広がりが生じることはなくなる。
成された有機物７を除去したのちフォトレジストパター
ン８を形成しているので、フォトレジストパターン８と
層間絶縁膜５との密着性は向上する。このため、接続孔
９を形成するためのウェットエツチングを行っても、従
来のように、エツチング液がフォトレジストパターン８
と層間絶縁膜５との界面に浸透し、横方向へのエツチン
グの広がりが生じることはなくなる。
尚、上記実施例においては、有機物７のエツチングにＣ
Ｆ４ガスを用いるドライエツチング法を用いた場合につ
いて説明したが、１〜１０％の弗酸溶液を用いるウェッ
トエツチング法を用いてもよい。弗酸溶液を用いる場合
は、層間絶縁膜もエツチングされるため、有機物７をよ
り完全に除去することができる。
Ｆ４ガスを用いるドライエツチング法を用いた場合につ
いて説明したが、１〜１０％の弗酸溶液を用いるウェッ
トエツチング法を用いてもよい。弗酸溶液を用いる場合
は、層間絶縁膜もエツチングされるため、有機物７をよ
り完全に除去することができる。
以上説明した様に本発明は、層間絶縁膜をＣＦ−系ガス
を用いてドライエツチングした後に、層間絶縁膜表面に
付着する弗素含有炭素系の有機物を、酸素系ガスを用い
たプラズマ処理または弗酸系のエツチング液でのエツチ
ングを行うことにより除去することで、フォトレジスト
パターン形成時のフォトレジスト膜と下地の層間絶縁膜
との密着性を向上させる二とができる。このためフォト
レジストパターンの形成後にウェットエツチングと異方
性ドライエツチングで形状の良い接続孔を形成すること
かて′きるので動作が安定し歩留りの向上した半導体装
置か得られる。
を用いてドライエツチングした後に、層間絶縁膜表面に
付着する弗素含有炭素系の有機物を、酸素系ガスを用い
たプラズマ処理または弗酸系のエツチング液でのエツチ
ングを行うことにより除去することで、フォトレジスト
パターン形成時のフォトレジスト膜と下地の層間絶縁膜
との密着性を向上させる二とができる。このためフォト
レジストパターンの形成後にウェットエツチングと異方
性ドライエツチングで形状の良い接続孔を形成すること
かて′きるので動作が安定し歩留りの向上した半導体装
置か得られる。
第１図（ａ）〜（ｄ）及び第２図（ａ）〜（ｃ）は本発
明の一実施例及び従来例を説明するための工程順に示し
た半導体チ・ツブの断面図である。 １・・半導体基板、２，３・・・Ｎ゛拡散層、４・・・
ケート電極、５・・・層間絶縁膜、６・・シリカフィル
ム、７・・・有機物、８・・・フォトレジストパターン
、９．９Ａ・・・接続孔。
明の一実施例及び従来例を説明するための工程順に示し
た半導体チ・ツブの断面図である。 １・・半導体基板、２，３・・・Ｎ゛拡散層、４・・・
ケート電極、５・・・層間絶縁膜、６・・シリカフィル
ム、７・・・有機物、８・・・フォトレジストパターン
、９．９Ａ・・・接続孔。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に層間絶縁膜を形成したのちＣＦ＿４
系のガスを用いたドライエッチング法によりエッチバッ
クする工程と、エッチバック後に前記層間絶縁膜上に付
着した弗素含有炭素系の有機物を除去する工程と、有機
物が除去された層間絶縁膜に接続孔を形成する工程とを
含むことを特徴とする半導体装置の製造方法。 ２、弗素含有炭素系の有機物を酸素系のプラズマ処理ま
たは弗酸系エッチン液により除去する請求項１記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25446690A JPH04164330A (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25446690A JPH04164330A (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04164330A true JPH04164330A (ja) | 1992-06-10 |
Family
ID=17265425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25446690A Pending JPH04164330A (ja) | 1990-09-25 | 1990-09-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04164330A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06169021A (ja) * | 1992-11-30 | 1994-06-14 | Nec Corp | 半導体装置及びその製造方法 |
| US5506443A (en) * | 1992-08-26 | 1996-04-09 | Fujitsu Limited | Multilayer insulating film of semiconductor device and method for forming the film |
| US6569782B2 (en) * | 2000-06-15 | 2003-05-27 | Samsung Electronics Co., Ltd. | Insulating layer, semiconductor device and methods for fabricating the same |
| US6730619B2 (en) | 2000-06-15 | 2004-05-04 | Samsung Electronics Co., Ltd. | Method of manufacturing insulating layer and semiconductor device including insulating layer |
-
1990
- 1990-09-25 JP JP25446690A patent/JPH04164330A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506443A (en) * | 1992-08-26 | 1996-04-09 | Fujitsu Limited | Multilayer insulating film of semiconductor device and method for forming the film |
| US5763005A (en) * | 1992-08-26 | 1998-06-09 | Fujitsu Limited | Method for forming multilayer insulating film of semiconductor device |
| JPH06169021A (ja) * | 1992-11-30 | 1994-06-14 | Nec Corp | 半導体装置及びその製造方法 |
| US6569782B2 (en) * | 2000-06-15 | 2003-05-27 | Samsung Electronics Co., Ltd. | Insulating layer, semiconductor device and methods for fabricating the same |
| US6730619B2 (en) | 2000-06-15 | 2004-05-04 | Samsung Electronics Co., Ltd. | Method of manufacturing insulating layer and semiconductor device including insulating layer |
| US7180129B2 (en) | 2000-06-15 | 2007-02-20 | Samsung Electronics Co., Ltd. | Semiconductor device including insulating layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6322954B1 (en) | Wet inorganic ammonia etch of organically masked silicon-containing material | |
| JP3802507B2 (ja) | 半導体装置の製造方法 | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH09148433A (ja) | 半導体装置及びその製造方法 | |
| JP4394430B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH04164330A (ja) | 半導体装置の製造方法 | |
| KR20030058853A (ko) | 반도체 소자의 플러그 형성 방법 | |
| US6319844B1 (en) | Method of manufacturing semiconductor device with via holes reaching interconnect layers having different top-surface widths | |
| JP2570166B2 (ja) | 半導体装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JP2003017436A (ja) | 半導体装置の製造方法 | |
| KR19990057932A (ko) | 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| JP3096177B2 (ja) | 半導体装置の製造方法 | |
| JPH01222448A (ja) | 半導体装置の製造方法 | |
| KR20070071483A (ko) | 반도체 소자의 ｍｉｍ 캐패시터 제조방법 | |
| JPS61232636A (ja) | 半導体装置の製造方法 | |
| US20050236366A1 (en) | Use of C2F6 gas to gain vertical profile in high dosage implanted poly film | |
| JP2004228258A (ja) | 半導体装置の製造方法 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| JPH08195438A (ja) | 半導体装置の製造方法 | |
| KR100195245B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH0286130A (ja) | 半導体装置の製造方法 | |
| JPH11186264A (ja) | 半導体装置の製造方法 |