JP4394430B2 - 半導体素子の金属配線の形成方法 - Google Patents

半導体素子の金属配線の形成方法 Download PDF

Info

Publication number
JP4394430B2
JP4394430B2 JP2003411498A JP2003411498A JP4394430B2 JP 4394430 B2 JP4394430 B2 JP 4394430B2 JP 2003411498 A JP2003411498 A JP 2003411498A JP 2003411498 A JP2003411498 A JP 2003411498A JP 4394430 B2 JP4394430 B2 JP 4394430B2
Authority
JP
Japan
Prior art keywords
film
metal wiring
etching
forming
photoresist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003411498A
Other languages
English (en)
Other versions
JP2005039180A (ja
Inventor
一 鉉 ▲チョウ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005039180A publication Critical patent/JP2005039180A/ja
Application granted granted Critical
Publication of JP4394430B2 publication Critical patent/JP4394430B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Description

本発明は、半導体素子の金属配線の形成方法に係り、さらに詳しくは、半導体素子の形成においてダマシン工程による金属配線の形成方法に関する。
最近、半導体素子が段々高集積化及び高密度化されるにつれて、ダマシン工程によって形成する金属配線には低抵抗の銅を使用している。
従来の技術によって金属配線を形成するダマシン工程を説明すると、銅配線金属が埋め込まれた層間絶縁膜の上部にエッチング停止膜、層間絶縁膜を少なくとも１回以上積層した構造にＢＡＲＣ(Bottom anti reflective coating)膜を形成した後、前記ＢＡＲＣ膜の所定の領域に金属配線トレンチのパターン、すなわちフォトレジストパターンを形成し、これをエッチングマスクとしてエッチング工程を行って金属配線トレンチを形成する。
一方、金属配線トレンチを形成した後、フォトレジストパターン及びＢＡＲＣ膜を除去するが、これはドライエッチングによって行う。
ところが、このドライエッチングによって前記フォトレジストパターン及びＢＡＲＣ膜を除去すると、エッチングの際に発生するポリマーの量が増加するという問題点がある。
本発明は、かかる問題点を解決するためのもので、その目的は、金属配線トレンチ形成のための工程時に発生するポリマーの量を減少させることが可能な半導体素子の金属配線の形成方法を提供することにある。
上記目的を達成するために、本発明では、金属配線が埋め込まれた第１層間絶縁膜の上部に第１エッチング停止膜、第２層間絶縁膜、第２エッチング停止膜及び第３層間絶縁膜を順次形成する段階と、前記第３層間絶縁膜の所定の領域に、ビアホールを定義する第１フォトレジストパターンを形成する段階と、前記第１フォトレジストパターンをエッチングマスクとして第１エッチング停止膜までエッチングしてビアホールを形成した後、前記第１フォトレジストパターンを除去する段階と、前記段階を経た結果物上にＢＡＲＣ膜を形成し、前記ＢＡＲＣ膜の他の所定領域に、金属配線トレンチを定義する第２フォトレジストパターンを形成する段階と、前記第２フォトレジストパターンをエッチングマスクとして第２エッチング停止膜までエッチングして金属配線トレンチを形成した後、前記第２フォトレジストパターン及びＢＡＲＣ膜を第１ウェットエッチング工程によって除去する段階と、前記第２層間絶縁膜をエッチングマスクとして第１エッチング停止膜を第２ウェットエッチング工程によってエッチングする段階と、前記段階を経た結果物の全面を第３ウェットエッチング工程によって洗浄する段階とを含む半導体素子の金属配線形成方法。を提供する。
前記第１ウェットエッチング工程は、硫酸Ｈ２ＳＯ４と過水が２：１、４：１または６：１の割合で混合された水溶液を用いて１００〜１４０℃程度のバス(bath)温度で２〜１０分程度行うことが好ましい。
前記第２ウェットエッチング工程は、ＨＮＯ３が６０〜９０％混合された水溶液を用いて１４０〜１８０℃程度のバス温度で１０〜６０分程度行うことが好ましい。
前記第３ウェットエッチング工程は、ＨＦとＤＩウォータが２００：１、１９：１、５００：１または６００：１の割合で混合されたエッチング液を用いて１０〜６０分程度常温のバス温度で行うことが好ましい。
本発明の他の思想は、金属配線が埋め込まれた第１層間絶縁膜の上部に第１エッチング停止膜、第２層間絶縁膜及びＢＡＲＣ膜を順次形成する段階と、前記ＢＡＲＣ膜の所定の領域に、トレンチを定義するフォトレジストパターンを形成する段階と、前記フォトレジストパターンをエッチングマスクとして第２層間絶縁膜までエッチングしてトレンチを形成する段階と、前記フォトレジストパターン及びＢＡＲＣ膜を第１ウェットエッチング工程によって除去する段階と、前記第２層間絶縁膜をエッチングマスクとして第１エッチング停止膜を第２ウェットエッチング工程によってエッチングする段階と、前記結果物の全面を第３ウェットエッチング工程によって洗浄する段階とを含む、半導体素子の金属配線の形成方法を提供する。
本発明によれば、フォトレジストパターン、ＢＡＲＣ膜及びエッチング停止膜をウェットエッチング工程によって除去することにより、ビアホール及び金属配線トレンチを形成するための工程時に発生するポリマーの量を減少させることができるという効果がある。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、本発明の実施例は、様々な変形実施が可能であるが、本発明は、下記の実施例に限定されるものと解釈されてはならない。これらの実施例は当技術分野で通常の知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における膜の厚さなどはより明確な説明を強調するために誇張されたもので、図面上において同一の符号で表示された要素は同一の要素を意味する。また、ある膜が他の膜又は半導体基板の「上」にある或いは接触していると記載される場合、前記ある膜は前記他の膜又は半導体基板に直接接触して存在することができ、あるいはその間に第３の膜が介在されることもできる。
図１〜図３は本発明の好適な実施例１に係る半導体素子の金属配線形成方法を説明するための断面図である。
図１を参照すると、銅金属配線１２が埋め込まれた第１層間絶縁膜１０上に第１エッチング停止膜１４、第２層間絶縁膜１６及び第１ＢＡＲＣ膜１８を順次形成する。前記ＢＡＲＣ膜１８の所定の領域にフォトレジストパターンＰＲを形成した後、これをエッチングマスクとしてＢＡＲＣ膜１８及び第２層間絶縁膜１６までエッチング工程を行い、ビアホールＶＨを形成する。
図２を参照すると、このビアホールＶＨの形成後に残された第１フォトレジストパターンＰＲ１及び第１ＢＡＲＣ膜１８を除去し、ビアホールの形成工程時に発生した残留物を除去するための第１ウェットエッチング工程を行う。この第１ウェットエッチング工程は硫酸Ｈ２ＳＯ４と過水Ｈ２Ｏ２が所定の割合で混合された水溶液を用いて行う。この際、硫酸：過水が２：１又は４：１又は６：１の割合で混合されることが好ましい。また、第１ウェットエッチング工程は１００〜１４０℃程度のバス温度で２〜１０分間行うことが好ましい。
パターニングされた第２層間絶縁膜１６をエッチングマスクとして第１エッチング停止膜１４をエッチングする第２ウェットエッチング工程を行う。この第２ウェットエッチング工程はＨＮＯ３が６０〜９０％混合された水溶液を用いて行う。また、第２ウェットエッチング工程は１４０〜１８０℃程度のバス温度で１０〜６０分間程度行うことが好ましい。
前記第１エッチング停止膜の下部、すなわち銅金属配線１２の上部表面が前記エッチング工程中に酸化することを防止するために前記結果物に第３ウェットエッチング工程を行う。前記第３ウェットエッチング工程は、ＨＦとＤＩ(De-ioned)ウォータが所定の割合で混合されたウェットエッチング液を用いて行う。この際、ＨＦとＤＩウォータは２００：１又は１９：１又は５００：１又は６００：１の割合で混合されることが好ましい。また、前記第３ウェットエッチング工程は常温のバス温度で１０〜６０分間行うことが好ましい。
図３を参照すると、第３ウェットエッチング工程済みのビアホールＶＨに銅シード層を形成した後、電気メッキ方式によって、銅金属が埋め込まれたビアＶを形成して本工程を完了する。
図４〜図６は本発明の好適な実施例２に係る半導体素子の金属配線形成方法を説明するための断面図である。
図４を参照すると、銅金属配線１２が埋め込まれた第１層間絶縁膜１０上に第１エッチング停止膜１４、第２層間絶縁膜１６、第２エッチング停止膜２０及び第３層間絶縁膜２２を順次形成する。第３層間絶縁膜２２の所定の領域に第２フォトレジストパターン（図示せず）を形成した後、これをエッチングマスクとして第１エッチング停止膜１４までエッチング工程を行ってビアホールＶＨを形成する。
第２フォトレジストパターン（図示せず）を除去した後、前記結果物上に第２ＢＡＲＣ膜２４を形成し、この第２ＢＡＲＣ膜２４の所定の領域に第３フォトレジストパターンＰＲ２を形成した後、これをエッチングマスクとして第２エッチング停止膜２０までエッチング工程を行って金属配線トレンチＭＴを形成する。この際、第２ＢＡＲＣ膜２４はビアホールの底部にのみ残存している。
図５を参照すると、このビアホールＶＨ及び金属配線トレンチＭＴの形成後に残された第３フォトレジストパターンＰＲ２及び第２ＢＡＲＣ膜２４を除去し、ビアホールＶＨ及び金属配線トレンチＭＴの形成工程の際に発生した残留物を除去するための第１ウェットエッチング工程を行う。この第１ウェットエッチング工程は硫酸Ｈ２ＳＯ４と過水Ｈ２Ｏ２が所定の割合で混合された水溶液を用いて行う。この際、硫酸：過水が２：１又は４：１又は６：１の割合で混合されることが好ましい。また、第１ウェットエッチング工程は１００〜１４０℃程度のバス温度で２〜１０分間行うことが好ましい。
パターニングされた第３層間絶縁膜２２をエッチングマスクとして第１エッチング停止膜１４をエッチングする第２ウェットエッチング工程を行う。この第２ウェットエッチング工程はＨＮＯ３が６０〜９０％混合された水溶液で用いて行う。また、第２ウェットエッチング工程は１４０〜１８０℃程度のバス温度で１０〜６０分間行うことが好ましい。
前記第１エッチング停止膜１４の下部、すなわち銅金属配線１２の上部表面が前記エッチング工程中に酸化することを防止するために前記結果物に第３ウェットエッチング工程を行う。前記第３ウェットエッチング工程をＨＦとＤＩウォータが所定の割合で混合されたウェットエッチング液を用いて行う。この際、ＨＦとＤＩウォータは２００：１又は１９：１又は５００：１又は６００：１の割合で混合されることが好ましい。また、前記第３ウェットエッチング工程は常温のバス温度で１０〜６０分間行うことが好ましい。
図６を参照すると、第３ウェットエッチング工程済みのパターニングされたビアホールＶＨ及び金属配線トレンチＭＴに銅シード層を形成した後、電気メッキ法式によって、銅金属が埋め込まれたビアＶ及び金属配線Ｍを形成することにより、本工程を完了する。
本発明によれば、フォトレジストパターン、ＢＡＲＣ膜及びエッチング停止膜をウェットエッチング工程によって除去することにより、前記工程の際に発生するポリマーの量を減少させることができる。
本発明は、具体的な実施例についてのみ詳細に説明したが、本発明の技術的思想の範囲から逸脱することなく変形または変更が可能なのは、当該分野で通常の知識を有する者には明らかなことであり、このような変形または変更は本発明の特許請求の範囲に属するものと理解すべきである。
本発明は、半導体素子の金属配線をダマシン工程により形成する際に適用することができる。
本発明の好適な実施例１に係る半導体素子の金属配線の形成方法を説明するための断面図である。 本発明の好適な実施例１に係る半導体素子の金属配線の形成方法を説明するための断面図である。 本発明の好適な実施例１に係る半導体素子の金属配線の形成方法を説明するための断面図である。 本発明の好適な実施例２に係る半導体素子の金属配線の形成方法を説明するための断面図である。 本発明の好適な実施例２に係る半導体素子の金属配線の形成方法を説明するための断面図である。 本発明の好適な実施例２に係る半導体素子の金属配線の形成方法を説明するための断面図である。
符号の説明
１０ 第１層間絶縁膜
１２ 銅金属配線
１４ 第１エッチング停止膜
１６ 第２層間絶縁膜
１８ 第１ＢＡＲＣ膜
２０ 第２エッチング停止膜
２２ 第３層間絶縁膜
２４ 第２ＢＡＲＣ膜

Claims (4)

  1. 金属配線が埋め込まれた第１層間絶縁膜の上部に第１エッチング停止膜、第２層間絶縁膜、第２エッチング停止膜及び第３層間絶縁膜を順次形成する段階と、
    前記第３層間絶縁膜の所定の領域に、ビアホールを定義する第１フォトレジストパターンを形成する段階と、
    前記第１フォトレジストパターンをエッチングマスクとして第１エッチング停止膜までエッチングしてビアホールを形成した後、前記第１フォトレジストパターンを除去する段階と、
    前記段階を経た結果物上にＢＡＲＣ膜を形成し、前記ＢＡＲＣ膜の他の所定領域に、金属配線トレンチを定義する第２フォトレジストパターンを形成する段階と、
    前記第２フォトレジストパターンをエッチングマスクとして第２エッチング停止膜までエッチングして金属配線トレンチを形成した後、前記第２フォトレジストパターン及びＢＡＲＣ膜を第１ウェットエッチング工程によって除去する段階と、
    前記第２層間絶縁膜をエッチングマスクとして第１エッチング停止膜を第２ウェットエッチング工程によってエッチングする段階と、
    前記段階を経た結果物の全面を第３ウェットエッチング工程によって洗浄する段階とを含む半導体素子の金属配線形成方法。
  2. 前記第１ウェットエッチング工程は、硫酸Ｈ２ＳＯ４と過水Ｈ２Ｏ２が２：１、４：１または６：１の割合で混合された水溶液を用いて１００〜１４０℃程度のバス温度で２〜１０分間行うことを特徴とする請求項１記載の半導体素子の金属配線形成方法。
  3. 前記第２ウェットエッチング工程は、ＨＮＯ３が６０〜９０％混合された水溶液を用いて１４０〜１８０℃程度のバス温度で１０〜６０分間行うことを特徴とする請求項１記載の半導体素子の金属配線形成方法。
  4. 前記第３ウェットエッチング工程は、ＨＦとＤＩウォータが２００：１、１９：１、５００：１または６００：１の割合で混合されたエッチング液を用いて常温のバス温度で１０〜６０分間行うことを特徴とする請求項１記載の半導体素子の金属配線形成方法。
JP2003411498A 2003-07-18 2003-12-10 半導体素子の金属配線の形成方法 Expired - Fee Related JP4394430B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049469A KR100542388B1 (ko) 2003-07-18 2003-07-18 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
JP2005039180A JP2005039180A (ja) 2005-02-10
JP4394430B2 true JP4394430B2 (ja) 2010-01-06

Family

ID=34056915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003411498A Expired - Fee Related JP4394430B2 (ja) 2003-07-18 2003-12-10 半導体素子の金属配線の形成方法

Country Status (3)

Country Link
US (1) US7037822B2 (ja)
JP (1) JP4394430B2 (ja)
KR (1) KR100542388B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521050B1 (ko) * 2003-12-30 2005-10-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR100652062B1 (ko) 2005-06-30 2006-12-01 엘지.필립스 엘시디 주식회사 인쇄판의 제조방법
US20070048991A1 (en) * 2005-08-23 2007-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Copper interconnect structures and fabrication method thereof
US20070218681A1 (en) * 2006-03-16 2007-09-20 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
KR100871751B1 (ko) * 2007-08-16 2008-12-05 주식회사 동부하이텍 이중 패터닝을 이용한 미세 패턴 형성방법
DE102007052048A1 (de) * 2007-10-31 2009-05-14 Advanced Micro Devices, Inc., Sunnyvale Doppelintegrationsschema für Metallschicht mit geringem Widerstand
KR20090068730A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
JP2013030582A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 半導体装置の製造方法
CN103515222A (zh) * 2012-06-25 2014-01-15 中芯国际集成电路制造(上海)有限公司 顶层金属层沟槽的刻蚀方法
JP6131689B2 (ja) * 2013-04-16 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US20180013998A1 (en) * 2015-01-30 2018-01-11 Ent. Services Development Corporation Lp Relationship preserving projection of digital objects
CN106128939B (zh) * 2016-08-01 2018-10-26 上海华虹宏力半导体制造有限公司 处理异常mim电容介质层的方法
CN111128865A (zh) * 2019-12-18 2020-05-08 华虹半导体(无锡)有限公司 大马士革互连制程工艺
US11854868B2 (en) * 2021-03-30 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Scalable patterning through layer expansion process and resulting structures
CN113113295B (zh) * 2021-04-06 2023-03-28 中山大学 一种片上硫系材料填充结构的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071814A (en) * 1998-09-28 2000-06-06 Taiwan Semiconductor Manufacturing Company Selective electroplating of copper for damascene process
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
TW447021B (en) * 2000-06-19 2001-07-21 United Microelectronics Corp Method for preventing photoresist residue in a dual damascene process
US6319809B1 (en) * 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
KR100443084B1 (ko) * 2001-09-21 2004-08-04 삼성전자주식회사 구리 금속막의 연마 방법, 연마장치 및 구리 금속 배선형성 방법
US7109119B2 (en) * 2002-10-31 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US7119006B2 (en) * 2002-11-26 2006-10-10 Texas Instruments Incorporated Via formation for damascene metal conductors in an integrated circuit
US7214609B2 (en) * 2002-12-05 2007-05-08 Texas Instruments Incorporated Methods for forming single damascene via or trench cavities and for forming dual damascene via cavities

Also Published As

Publication number Publication date
US20050014384A1 (en) 2005-01-20
KR100542388B1 (ko) 2006-01-11
JP2005039180A (ja) 2005-02-10
US7037822B2 (en) 2006-05-02
KR20050009941A (ko) 2005-01-26

Similar Documents

Publication Publication Date Title
JP4394430B2 (ja) 半導体素子の金属配線の形成方法
KR101082993B1 (ko) 레지스트용 박리제조성물 및 반도체장치의 제조방법
TW200536052A (en) Process for removing organic materials during formation of a metal interconnect
JPH05218017A (ja) 半導体装置の製造方法
TWI343078B (en) Wet cleaning process and method for fabricating semiconductor device using the same
JP2005150681A (ja) 半導体素子の金属配線形成方法
JP2010056112A (ja) 半導体装置の製造方法
KR100650902B1 (ko) 반도체 금속 배선 및 그 제조방법
US6998347B2 (en) Method of reworking layers over substrate
KR100571406B1 (ko) 반도체 소자의 금속배선 제조 방법
JP2678049B2 (ja) 半導体装置の洗浄方法
JPH04164330A (ja) 半導体装置の製造方法
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100568098B1 (ko) 금속 패턴 형성 방법
KR100945871B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR100727438B1 (ko) 디엘씨 유기절연막을 이용한 금속배선 형성 방법
JP2003124310A (ja) 半導体装置の製造方法
JPH0536684A (ja) 半導体装置の製造方法
JP2005026482A (ja) 半導体装置及びその製造方法
JPH1092934A (ja) 半導体素子の金属層間絶縁膜形成方法
JP2004356474A (ja) 半導体装置の製造方法
KR19980048593A (ko) 비아홀 세정 방법
JP2004095813A (ja) 配線構造の形成方法
KR20050001536A (ko) 플래쉬 메모리 소자의 금속배선 형성방법
KR20050101609A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees