JP2003124310A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003124310A
JP2003124310A JP2001314893A JP2001314893A JP2003124310A JP 2003124310 A JP2003124310 A JP 2003124310A JP 2001314893 A JP2001314893 A JP 2001314893A JP 2001314893 A JP2001314893 A JP 2001314893A JP 2003124310 A JP2003124310 A JP 2003124310A
Authority
JP
Japan
Prior art keywords
insulating film
layer
resist
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001314893A
Other languages
English (en)
Inventor
Akira Seo
暁 瀬尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001314893A priority Critical patent/JP2003124310A/ja
Publication of JP2003124310A publication Critical patent/JP2003124310A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 デュアルダマシン法において、配線溝形成用
のレジストを形成する絶縁膜の表面を疎水化して、密着
力を高めてレジスト剥離を防止する。 【解決手段】 半導体基板1上の下層用絶縁膜2に設け
られた下層配線溝3内にバリアメタル層4及び金属配線
層5からなる下層配線層6を形成する。その後、基板上
に保護絶縁膜7及び上層用絶縁膜8を形成した後、上層
用絶縁膜8にコンタクトホール8aを形成する。その
後、アミン系薬液を用いて上層用絶縁膜8の表面洗浄を
する。その後、脱イオン水を用いて水洗浄を10分以上
行って、アミン系薬液を除去する。その後、コンタクト
ホール8aを含む開口部12aを有するレジスト12を
マスクにして、上層用絶縁膜8のエッチングを行い、コ
ンタクトホール8aと接続する上層配線溝8bを形成す
る。その後、バリアメタル層13及び金属配線層14か
らなる上層配線層15を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、絶縁膜にコンタクトホール及び配線
溝を形成した後、金属膜を埋め込んでコンタクト及び金
属配線を同時に形成する、いわゆるデュアルダマシン法
を用いた配線の製造方法に関する。
【0002】
【従来の技術】従来の半導体装置の製造方法について図
面を参照しながら説明する。
【0003】図7(a)〜図7(c)及び図8(a)、
図8(b)は、従来のデュアルダマシン法を用いた半導
体装置の製造工程を示す断面図である。
【0004】まず、図7(a)に示す工程で、トランジ
スタ等の半導体素子を形成した半導体基板101上に下
層用絶縁膜102を堆積した後、堆積した下層用絶縁膜
102に下層配線溝103を形成する。次に、下層配線
溝103を含む下層用絶縁膜102上の全面に下層用バ
リアメタル膜及び下層用金属膜を順次形成する。例え
ば、下層用バリアメタル膜としてTiN膜、下層用金属
膜として銅膜を形成する。その後、化学機械研磨(CM
P)法により下層用絶縁膜102上の不要な下層用金属
膜及び下層用バリアメタル膜を研磨除去して、下層用配
線溝103内にバリアメタル層104及び金属配線層1
05からなる下層配線106を形成する。
【0005】次に、図7(b)に示す工程で、下層用絶
縁膜102及び下層配線106上に、金属配線層105
を保護するためのシリコン窒化膜からなる保護絶縁膜1
07を形成した後、保護絶縁膜107上にシリコン酸化
膜からなる上層用絶縁膜108を形成する。その後、上
層用絶縁膜108上にコンタクト形成用の開口部109
aを有するレジスト109を形成した後、レジスト10
9をマスクにして、上層用絶縁膜108に対してエッチ
ングを行って、保護絶縁膜107に到達するコンタクト
ホール108aを形成する。このとき、下層配線106
の金属配線層105は、保護絶縁膜107がエッチング
ストッパ層となるためエッチングされない。
【0006】次に、図7(c)に示す工程で、アッシン
グによりレジスト109を除去した後、薬液110を用
いてコンタクトホール108a内を含む上層用絶縁膜1
08の表面を洗浄してエッチング残さ等を除去する。そ
の後、コンタクトホール108aを含む上層用絶縁膜1
08の表面の水洗浄を5分間することにより、薬液11
0の残液を除去する。
【0007】次に、図8(a)に示す工程で、上層用絶
縁膜108上に、コンタクトホール108aを含む開口
部112aを有する上層配線溝形成用のレジスト112
を形成する。その後、レジスト112をマスクとして、
上層用絶縁膜108に対して所定の深さ(上層配線の厚
さとして必要な厚さ分)までエッチングを行って、上層
用絶縁膜108にコンタクトホール108aと接続する
上層配線溝108bを形成する。
【0008】次に、図8(b)に示す工程で、レジスト
112を除去した後、基板上全面にエッチバックを行っ
てコンタクトホール108a内に露出している保護絶縁
膜107をエッチングして、コンタクトホール108a
を下層配線106まで貫通させる。その後、コンタクト
ホール108a及び上層配線溝108bを含む上層用絶
縁膜108上の全面に上層用バリアメタル膜及び上層用
金属膜を順次形成する。例えば、上層用バリアメタル膜
としてTiN膜、上層用金属膜として銅膜を形成する。
その後、CMP法により上層用絶縁膜108上の不要な
上層用金属膜及び上層用バリアメタル膜を研磨除去し
て、コンタクトホール108a及び上層配線溝108b
内に一体的に埋め込まれたバリアメタル層113及び金
属配線層114からなる上層配線115を形成する。
【0009】
【発明が解決しようとする課題】しかしながら、上述の
ような従来の半導体装置の製造方法では、上層用絶縁膜
108上にフォトリソグラフィー技術によりレジスト1
12を形成する時に、レジスト112が剥離しやすく、
レジスト112のパターン形成が困難であるという問題
がある。
【0010】本発明者は、種々の検討の結果、コンタク
トホール形成後に薬液を用いて洗浄を行い、その後水洗
浄を行った場合、水洗浄が不十分であると、絶縁膜の表
面が撥水性となりやすく、絶縁膜の表面が撥水性の状態
で配線溝形成用のレジストを形成すると、レジストの絶
縁膜に対する密着力が低下して剥がれやすいことを突き
止めた。
【0011】そこで、本発明の目的は、デュアルダマシ
ン法において、配線溝形成用のレジストを形成する絶縁
膜の表面を疎水化することによって、レジストの密着力
を高めてレジスト剥離を防止し、配線の形成歩留まりを
向上することができる半導体装置の製造方法を提供する
ことにある。
【0012】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上に絶縁膜を形成する工程(a)と、絶
縁膜にコンタクトホールを形成する工程(b)と、工程
(b)の後に、絶縁膜の表面を薬液を用いて洗浄する工
程(c)と、工程(c)の後に、基板表面を水洗浄する
工程(d)と、工程(d)の後に、絶縁膜の表面を疎水
化する表面疎水化処理をする工程(e)と、工程(e)
の後に、絶縁膜上にコンタクトホールを含む開口部を有
する配線溝形成用のレジストを形成する工程(f)と、
レジストをマスクにして、絶縁膜を所定の深さまでエッ
チングすることにより、絶縁膜の上部に前記コンタクト
ホールと接続する配線溝を形成する工程(g)とを備え
ている。
【0013】この構成によれば、薬液洗浄後に水洗浄及
び表面疎水化処理を十分行うことにより、配線溝形成用
のレジスト剥離を低減することができ、配線の形成歩留
まりを向上することができる。
【0014】上記半導体装置の製造方法において、薬液
は、アミン系薬液である。
【0015】また、上記半導体装置の製造方法におい
て、水洗浄は、脱イオン水を用いて10分以上行うこと
によって、欠陥数を低減することができる。
【0016】また、上記半導体装置の製造方法におい
て、表面疎水化処理は、絶縁膜上に有機薄膜を形成する
ことによって行う。
【0017】また、上記半導体装置の製造方法におい
て、有機薄膜は、ヘキサメチルジシラザンからなる。
【0018】また、上記半導体装置の製造方法におい
て、有機薄膜の形成は、処理温度90℃で90秒以上の
処理時間で行うことによって、欠陥数を低減することが
できる。
【0019】また、上記半導体装置の製造方法におい
て、有機薄膜の形成は、処理温度110℃以上で行うこ
とによって、欠陥数を低減することができる。
【0020】また、上記半導体装置の製造方法におい
て、レジストは、ネガ型レジストであるときにより顕著
な効果がある。
【0021】
【発明の実施の形態】(第1の実施形態)本発明の第1
の実施形態について図面を参照しながら説明する。
【0022】図1(a)〜図1(c)及び図2(a)〜
図2(c)は、本発明の第1の実施形態に係るデュアル
ダマシン法を用いた半導体装置の製造工程を示す断面図
である。
【0023】まず、図1(a)に示す工程で、トランジ
スタ等の半導体素子を形成した半導体基板1上に下層用
絶縁膜2を堆積した後、堆積した下層用絶縁膜2に下層
配線溝3を形成する。次に、下層配線溝3を含む下層用
絶縁膜2上の全面に下層用バリアメタル膜及び下層用金
属膜を順次形成する。例えば、下層用バリアメタル膜と
してTiN膜あるいはTi/TiN膜、下層用金属膜と
して銅膜を形成する。その後、化学機械研磨(CMP)
法により下層用絶縁膜2上の不要な下層用金属膜及び下
層用バリアメタル膜を研磨除去して、下層用配線溝3内
にバリアメタル層4及び金属配線層5からなる下層配線
6を形成する。
【0024】次に、図1(b)に示す工程で、下層用絶
縁膜2及び下層配線6上に、金属配線層5を保護するた
めのシリコン窒化膜からなる保護絶縁膜7を形成した
後、保護絶縁膜7上にシリコン酸化膜からなる上層用絶
縁膜8を形成する。その後、上層用絶縁膜8上にコンタ
クト形成用の開口部9aを有するレジスト9を形成した
後、レジスト9をマスクにして、上層用絶縁膜8に対し
てエッチングを行って、保護絶縁膜7に到達するコンタ
クトホール8aを形成する。このとき、下層配線6の金
属配線層5は、保護絶縁膜7がエッチングストッパ層と
なるためエッチングされない。
【0025】次に、図1(c)に示す工程で、アッシン
グによりレジスト9を除去した後、アミン系薬液10で
コンタクトホール8a内を含む上層用絶縁膜8の表面を
洗浄してエッチング残さ等を除去する。このとき、アミ
ン系薬液10としては、例えば、50%水酸化コリン水
溶液とプロピレングリコールとの混合液(混合比1:
1)を用いて洗浄する。
【0026】その後、脱イオン水を用いてコンタクトホ
ール8aを含む上層用絶縁膜8の表面を10分以上洗浄
することにより、アミン系洗浄液10の残液を除去す
る。図3は、水洗浄時間とレジスト剥離による欠陥数と
の相関を示す関係図である。これは、絶縁膜の表面をア
ミン系薬液で洗浄した後、脱イオン水を用いた水洗浄の
洗浄時間を変えて行い、その後ヘキサメチルジシラザン
(HMDS)で表面処理(処理温度90℃、処理時間3
0秒)をしてからレジストパターンを形成したときのレ
ジスト剥離による欠陥数を調べたものである。この図か
ら明らかなように、脱イオン水洗浄を10分以上行え
ば、欠陥数を低減することができる。
【0027】次に、図2(a)に示す工程で、上層用絶
縁膜8の表面に、表面を疎水性にできる有機薄膜形成物
質11、例えばヘキサメチルジシラザン(HMDS)を
噴霧することにより表面疎水化処理を行う。このとき、
上層用絶縁膜8の表面には、分子レベルの膜厚を有する
有機薄膜(図示せず)が形成される。
【0028】次に、図2(b)に示す工程で、上層用絶
縁膜8上に、コンタクトホール8aを含む開口部12a
を有する上層配線溝形成用のレジスト12を形成する。
その後、レジスト12をマスクとして、上層用絶縁膜8
に対して所定の深さ(上層配線の厚さとして必要な厚さ
分)までエッチングを行って、上層用絶縁膜8にコンタ
クトホール8aと接続する上層配線溝8bを形成する。
【0029】次に、図2(c)に示す工程で、レジスト
12を除去した後、基板上全面にエッチバックを行って
コンタクトホール8a内に露出している保護絶縁膜7を
エッチングして、コンタクトホール8aを下層配線6ま
で貫通させる。その後、コンタクトホール8a及び上層
配線溝8bを含む上層用絶縁膜8上の全面に上層用バリ
アメタル膜及び上層用金属膜を順次形成する。例えば、
上層用バリアメタル膜としてTiN膜あるいはTi/T
iN膜、上層用金属膜として銅膜を形成する。その後、
化学機械研磨(CMP)法により上層用絶縁膜8上の不
要な上層用金属膜及び上層用バリアメタル膜を研磨除去
して、コンタクトホール8a及び上層配線溝8b内に一
体的に埋め込まれたバリアメタル層13及び金属配線層
14からなる上層配線15を形成する。
【0030】この実施形態によれば、アミン系薬液で洗
浄した後、脱イオン水を用いて10分以上洗浄すること
によって、アミン系薬液を除去することができるため、
欠陥数を低減することができる。特に、レジスト12が
化学増幅型のネガレジストである場合に顕著な効果があ
る。これは、アミン液が残存したままレジストを塗布し
てマスク露光を行うと、増幅のためのプロトンを残存す
るアミン系薬液が消費するため、レジスト底部が失活し
逆テーパー形状となることから、レジストがより剥離し
やすくなる。しかしながら、脱イオン水で10分以上洗
浄することにより、アミン系薬液が除去されるため、上
記要因によるレジスト剥離を低減することができる。
【0031】なお、上記実施形態では、HMDSを用い
て表面疎水化処理を行ったが、絶縁膜の疎水化ができれ
ば、他の有機薄膜物質、あるいは、他の方法によって絶
縁膜の表面疎水化を行っても良い。
【0032】(第2の実施形態)本発明の第2の実施形
態について図面を参照しながら説明する。
【0033】図4(a)〜図4(c)及び図5(a)〜
図5(c)は、本発明の第2の実施形態に係るデュアル
ダマシン法を用いた半導体装置の製造工程を示す断面図
である。
【0034】まず、図4(a)に示す工程で、トランジ
スタ等の半導体素子を形成した半導体基板1上に下層用
絶縁膜2を堆積した後、堆積した下層用絶縁膜2に下層
配線溝3を形成する。次に、下層配線溝3を含む下層用
絶縁膜2上の全面に下層用バリアメタル膜及び下層用金
属膜を順次形成する。例えば、下層用バリアメタル膜と
してTiN膜あるいはTi/TiN膜、下層用金属膜と
して銅膜を形成する。その後、化学機械研磨(CMP)
法により下層用絶縁膜2上の不要な下層用金属膜及び下
層用バリアメタル膜を研磨除去して、下層用配線溝3内
にバリアメタル層4及び金属配線層5からなる下層配線
6を形成する。
【0035】次に、図4(b)に示す工程で、下層用絶
縁膜2及び下層配線6上に、金属配線層5を保護するた
めのシリコン窒化膜からなる保護絶縁膜7を形成した
後、保護絶縁膜7上にシリコン酸化膜からなる上層用絶
縁膜8を形成する。その後、上層用絶縁膜8上にコンタ
クト形成用の開口部9aを有するレジスト9を形成した
後、レジスト9をマスクにして、上層用絶縁膜8に対し
てエッチングを行って、保護絶縁膜7に到達するコンタ
クトホール8aを形成する。このとき、下層配線6の金
属配線層5は、保護絶縁膜7がエッチングストッパ層と
なるためエッチングされない。
【0036】次に、図4(c)に示す工程で、アッシン
グによりレジスト9を除去した後、アミン系薬液10で
コンタクトホール8a内を含む上層用絶縁膜8の表面を
洗浄してエッチング残さ等を除去する。このとき、アミ
ン系薬液10としては、例えば、50%水酸化コリン水
溶液とプロピレングリコールとの混合液(混合比1:
1)を用いて洗浄する。その後、脱イオン水を用いてコ
ンタクトホール8aを含む上層用絶縁膜8の表面を5分
間洗浄する。
【0037】次に、図5(a)に示す工程で、上層用絶
縁膜8の表面に、表面を疎水性にできる有機薄膜形成物
質11、例えばヘキサメチルジシラザン(HMDS)を
噴霧することにより表面疎水化処理を行い、上層用絶縁
膜8の表面に有機薄膜を形成する。このとき、HMDS
による表面疎水化処理は、処理温度を110℃以上、あ
るいは、処理温度90℃で処理時間を90秒以上にする
ことによって、レジスト剥離を防止することができる。
図6は、HMDS処理条件とレジスト剥離による欠陥数
との相関を示す関係図である。これは、絶縁膜の表面を
アミン系薬液で洗浄した後、脱イオン水を用いた水洗浄
(洗浄時間5分)を行い、その後HMDSの処理条件を
変えて表面処理を行ってからレジストパターンを形成し
たときのレジスト剥離による欠陥数を調べたものであ
る。この図から明らかなように、HMDSの処理温度が
90℃の場合、処理時間30秒で430個程度あった欠
陥数を、処理時間を90秒にすれば欠陥数を10個以下
に低減することができる。また、処理温度を110℃に
すれば、処理時間が30秒でも欠陥数を0個にすること
ができる。
【0038】次に、図5(b)に示す工程で、上層用絶
縁膜8上に、コンタクトホール8aを含む開口部12a
を有する上層配線溝形成用のレジスト12を形成する。
その後、レジスト12をマスクとして、上層用絶縁膜8
に対して所定の深さ(上層配線の厚さとして必要な厚さ
分)までエッチングを行って、上層用絶縁膜8にコンタ
クトホール8aと接続する上層配線溝8bを形成する。
【0039】次に、図5(c)に示す工程で、レジスト
12を除去した後、基板上全面にエッチバックを行って
コンタクトホール8a内に露出している保護絶縁膜7を
エッチングして、コンタクトホール8aを下層配線6ま
で貫通させる。その後、コンタクトホール8a及び上層
配線溝8bを含む上層用絶縁膜8上の全面に上層用バリ
アメタル膜及び上層用金属膜を順次形成する。例えば、
上層用バリアメタル膜としてTiN膜あるいはTi/T
iN膜、上層用金属膜として銅膜を形成する。その後、
化学機械研磨(CMP)法により上層用絶縁膜8上の不
要な上層用金属膜及び上層用バリアメタル膜を研磨除去
して、コンタクトホール8a及び上層配線溝8b内に一
体的に埋め込まれたバリアメタル層13及び金属配線層
14からなる上層配線15を形成する。
【0040】この実施形態によれば、HMDSによる表
面疎水化処理を、処理温度を110℃以上、あるいは、
処理温度90℃で処理時間を90秒以上にすることによ
って、レジスト剥離を防止することができる。これは、
上記表面疎水化処理によって、絶縁膜の表面が疎水化さ
れ、HMDSからなる有機薄膜形成物質の吸着反応がよ
り進行し、レジストの絶縁膜に対する密着力が向上する
ため、レジスト剥離を低減することができる。
【0041】また、第1の実施形態と同様に、この第2
の実施形態においても、薬液がアミン系薬液で、レジス
トが化学増幅型のネガレストの場合に顕著な効果があ
る。
【0042】なお、上記実施形態では、HMDSを用い
て表面疎水化処理を行ったが、他の有機薄膜物質を用い
て行っても良く、同様な効果を得ることができる。
【0043】
【発明の効果】以上のように、本発明によれば、薬液洗
浄後の水洗浄、または、表面疎水化処理を十分行うこと
により、配線溝形成用のレジスト剥離を低減することが
でき、配線の形成歩留まりを向上することができる。
【図面の簡単な説明】
【図1】(a)〜(c)は、本発明の第1の実施形態に
係る半導体装置の製造工程を示す断面図
【図2】(a)〜(c)は、本発明の第1の実施形態に
係る半導体装置の製造工程を示す断面図
【図3】水洗浄時間とレジスト剥離による欠陥数との相
関を示す関係図
【図4】(a)〜(c)は、本発明の第2の実施形態に
係る半導体装置の製造工程を示す断面図
【図5】(a)〜(c)は、本発明の第2の実施形態に
係る半導体装置の製造工程を示す断面図
【図6】HMDS処理条件とレジスト剥離による欠陥数
との相関を示す関係図
【図7】(a)〜(c)は、従来の半導体装置の製造工
程を示す断面図
【図8】(a)、(b)は、従来の半導体装置の製造工
程を示す断面図
【符号の説明】
1 半導体基板 2 下層用絶縁膜 3 下層配線溝 4 バリアメタル層 5 金属配線層 6 下層配線 7 保護絶縁膜 8 上層用絶縁膜 8a コンタクトホール 8b 上層配線溝 9 レジスト 9a 開口部 10 アミン系薬液 11 有機薄膜形成物質 12 レジスト 12a 開口部 13 バリアメタル層 14 金属配線層 15 上層配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/308 H01L 21/30 563 Fターム(参考) 2H025 AB16 EA01 EA04 4D075 AE03 BB26Z BB65Y BB66Y BB68Y BB79Y BB93Z BB95Y BB95Z CA13 CA23 CA36 DA06 DB14 DC22 EA07 EA45 EB42 5F033 HH11 HH18 HH33 JJ01 JJ11 JJ18 JJ33 KK11 KK18 KK33 MM02 MM12 MM13 NN06 NN07 QQ09 QQ10 QQ25 QQ31 QQ37 QQ48 QQ91 QQ93 RR04 RR06 TT02 WW00 WW03 XX12 5F043 BB27 GG10 5F046 HA01 HA03 HA07

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板上に絶縁膜を形成する工程(a)
    と、 前記絶縁膜にコンタクトホールを形成する工程(b)
    と、 前記工程(b)の後に、前記絶縁膜の表面を薬液を用い
    て洗浄する工程(c)と、 前記工程(c)の後に、前記基板表面を水洗浄する工程
    (d)と、 前記工程(d)の後に、前記絶縁膜の表面を疎水化する
    表面疎水化処理をする工程(e)と、 前記工程(e)の後に、前記絶縁膜上に前記コンタクト
    ホールを含む開口部を有する配線溝形成用のレジストを
    形成する工程(f)と、 前記レジストをマスクにして、前記絶縁膜を所定の深さ
    までエッチングすることにより、前記絶縁膜の上部に前
    記コンタクトホールと接続する配線溝を形成する工程
    (g)とを備えていることを特徴とする半導体装置の製
    造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記薬液は、アミン系薬液であることを特徴とする半導
    体装置の製造方法。
  3. 【請求項3】 請求項1又は2記載の半導体装置の製造
    方法において、 前記水洗浄は、脱イオン水を用いて10分以上行うこと
    を特徴とする半導体装置の製造方法。
  4. 【請求項4】 請求項1〜3のうちいずれか1項に記載
    の半導体装置の製造方法において、 前記表面疎水化処理は、前記絶縁膜上に有機薄膜を形成
    することによって行うことを特徴とする半導体装置の製
    造方法。
  5. 【請求項5】 請求項4記載の半導体装置の製造方法に
    おいて、 前記有機薄膜は、ヘキサメチルジシラザンからなること
    を特徴とする半導体装置の製造方法。
  6. 【請求項6】 請求項5記載の半導体装置の製造方法に
    おいて、 前記有機薄膜の形成は、処理温度90℃で90秒以上の
    処理時間で行うことを特徴とする半導体装置の製造方
    法。
  7. 【請求項7】 請求項5記載の半導体装置の製造方法に
    おいて、 前記有機薄膜の形成は、処理温度110℃以上で行うこ
    とを特徴とする半導体装置の製造方法。
  8. 【請求項8】 請求項1〜7のうちいずれか1項に記載
    の半導体装置の製造方法において、 前記レジストは、ネガ型レジストであることを特徴とす
    る半導体装置の製造方法。
JP2001314893A 2001-10-12 2001-10-12 半導体装置の製造方法 Pending JP2003124310A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001314893A JP2003124310A (ja) 2001-10-12 2001-10-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001314893A JP2003124310A (ja) 2001-10-12 2001-10-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003124310A true JP2003124310A (ja) 2003-04-25

Family

ID=19133139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001314893A Pending JP2003124310A (ja) 2001-10-12 2001-10-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003124310A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030043724A (ko) * 2001-11-27 2003-06-02 엔이씨 일렉트로닉스 코포레이션 반도체 장치 제조 방법
JP2003229481A (ja) * 2001-11-27 2003-08-15 Nec Electronics Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030043724A (ko) * 2001-11-27 2003-06-02 엔이씨 일렉트로닉스 코포레이션 반도체 장치 제조 방법
JP2003229481A (ja) * 2001-11-27 2003-08-15 Nec Electronics Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US7211519B2 (en) Method for manufacturing semiconductor device
JP3802507B2 (ja) 半導体装置の製造方法
US20060252256A1 (en) Method for removing post-etch residue from wafer surface
US7824505B2 (en) Method to address carbon incorporation in an interpoly oxide
KR100796512B1 (ko) 반도체 소자의 인덕터 형성 방법
JPS63111628A (ja) 半導体デバイスのパターン形成方法
US7410909B2 (en) Method of removing ion implanted photoresist
KR20190052108A (ko) 조셉슨 접합 기반 초전도 장치의 제조 방법
JP4394430B2 (ja) 半導体素子の金属配線の形成方法
KR100639615B1 (ko) 세정액 및 그를 이용한 반도체소자의 세정 방법
US6881661B2 (en) Manufacturing method of semiconductor device
JP2003124310A (ja) 半導体装置の製造方法
US4980301A (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
US6797630B1 (en) Partial via hard mask open on low-k dual damascene etch with dual hard mask (DHM) approach
US9768064B1 (en) Formation method of semiconductor device structure
JP2000323564A (ja) 半導体装置の製造方法
KR20010112355A (ko) 산화물의 에칭이 감소된 잔사의 제거 방법
JP2983356B2 (ja) 半導体素子の製造方法
JP2000188292A (ja) 半導体装置および製造方法
US6881670B2 (en) Interconnect process and method for removing metal silicide
US7183218B2 (en) Methods for fabricating a semiconductor device with etch end point detection
EP0375255A2 (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
TW200525631A (en) Post plasma clean process for a hardmask
US6706612B2 (en) Fabrication method for shallow trench isolation
KR960013781B1 (ko) 필드산화막 제조방법