JP2005260032A

JP2005260032A - 半導体装置の製造方法

Info

Publication number: JP2005260032A
Application number: JP2004070432A
Authority: JP
Inventors: Takafumi Kotani; 隆文小谷
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-03-12
Filing date: 2004-03-12
Publication date: 2005-09-22

Abstract

【課題】シリコン基板裏面に下層から順にシリコン酸化膜、シリコン窒化膜が形成されたシリコン基板において、シリコン窒化膜のリフトオフに起因するシリコン基板裏面からのパーティクル発生を抑制する。
【解決手段】シリコン基板１裏面に下層から順に第１のシリコン酸化膜２、シリコン窒化膜３が形成されたシリコン基板において、前記シリコン窒化膜３上にタンタルオキサイド膜４を成膜する。ここで、シリコン窒化膜３に搬送チャックによる搬送傷が生じていても、シリコン基板裏面の最上層は、薬液に対して溶解性の低いタンタルオキサイド膜４により被覆されているため、シリコン酸化膜を溶解するＨＦ水溶液等の薬液によるシリコン基板洗浄を行っても、シリコン窒化膜に生じた搬送傷下の第１のシリコン酸化膜２に薬液が到達することはなくなり、シリコン窒化膜のリフトオフによるシリコン基板１裏面からのパーティクル発生を抑制することができる。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に半導体基板裏面から発生するパーティクルの低減方法に関するものである。

最近の高性能シリコン半導体装置では、一つのチップに多機能を持たせるシステムＬＳＩの生産が増加しており、半導体装置の製造工程は複雑化し、半導体製造装置での処理回数は増大の一途をたどっている。そのため、半導体製造装置単位で見るとわずかなパーティクル発生量でも、処理工程数が増加すると半導体基板に付着するトータルのパーティクル数は増加し、製造歩留まりは低下することになる。従来は、各半導体製造装置内で半導体基板表面に付着するパーティクルを低減することに注力されていたが、近年、次工程の半導体製造装置へパーティクルを持ち込まないため、半導体基板裏面についてもパーティクルが発生しないように考慮された半導体装置の製造方法が提案されている（例えば特許文献１参照）。

図７を用いて、従来の半導体基板裏面のパーティクル発生を抑制した半導体装置の製造方法を説明する。

図７（Ａ）に示すように、半導体装置製造プロセスの初期の段階において、シリコン基板１表面を酸化防止膜であるシリコン窒化膜３で覆っておき、シリコン基板の裏面にのみ２００ｎｍ程度の十分厚いシリコン酸化膜２を形成する。その後、図７（Ｂ）に示すように、シリコン基板１表面のシリコン窒化膜３を除去し、シリコン基板１表面にトランジスタなどの素子を形成する複数の工程を経て（図示せず）、層間絶縁膜１０を形成し、既知のフォトリソグラフ技術、ドライエッチング技術でコンタクトホール１１を形成する。ここで、コンタクトホール１１を形成するまでに複数回のＨＦ水溶液によるシリコン基板の洗浄が行われるため、シリコン基板１裏面のシリコン酸化膜２はエッチングされ、その膜厚は２０ｎｍ程度になっている。この状態で、図７（Ｃ）に示すように、ＣＶＤ法などにより、Ｗ、Ａｌ、Ｃｕ等の金属１２を埋め込む。

配線等に用いられるＷ等の金属は、ＴｉＮ、多結晶シリコン及び単結晶シリコン等の導電体膜及び半導体膜の上には非常に成長しやすく、シリコン酸化膜のような絶縁膜上には極めて成長しにくいという性質がある。このため、Ｗ等の金属の埋め込みを行う前に、シリコン基板裏面にシリコン酸化膜を形成していることにより、シリコン基板裏面にＷ等の金属膜を成長させるための混合ガスが回りこんでも、シリコン基板裏面にはＷ等の金属膜は成長することができない。よって、従来であれば、混合ガスが回りこんでシリコン基板裏面に付着した金属薄膜が剥離してパーティクルとなっていたが、シリコン基板裏面に金属薄膜が付着することを防止したことにより、シリコン基板裏面からのパーティクル発生を抑制できる。
特開平６−２７５５３６号公報

半導体装置の製造工程は、トランジスタなどの半導体素子を形成する素子形成工程と、コンタクトホール形成以降の配線を形成する配線工程に大きく分けられるが、従来の半導体装置の形成方法における半導体基板裏面から発生するパーティクルを低減する方法は、配線工程以降に対応するものである。

一方、半導体装置の高精度化により、半導体装置完成までは非常に多くの半導体製造装置での半導体基板処理が必要とされるようになっている。また、半導体製造装置の搬送チャック跡等、搬送系に由来する半導体基板裏面に形成される深さを持った傷は、半導体製造装置１台当りでは製造歩留まりに大きく影響を与えないレベルであっても、複数の半導体製造装置での半導体基板処理を繰り返すと、半導体基板裏面から発生するパーティクル数は増大し、半導体装置の製造歩留まりを低下させる原因となる。

最近では、半導体素子構造の複雑化に伴い素子特性を決めるイオン注入工程の回数の増加、これに付随するフォトリソグラフィ工程、レジスト除去工程の増加などで、素子形成工程においても、半導体基板が半導体製造装置で処理される回数は増大しており、半導体基板裏面が半導体製造装置で傷つけられる機会も以前と比較にならないほど増加している。

例えば、半導体装置の代表的な素子分離構造であるＳＴＩを形成する場合を一例として挙げる。図８を用いて、ＳＴＩ形成工程において半導体基板裏面にパーティクルが発生する過程を説明する。

図８（Ａ）に示すように、ＳＴＩ形成後において、シリコン基板１裏面は下層から順にシリコン酸化膜２、シリコン窒化膜３が形成された構造である。しかし、シリコン基板１裏面に形成されたシリコン窒化膜３が半導体製造装置の搬送チャックによって、図８（Ｂ）に示すようにシリコン窒化膜３の膜厚より深く、シリコン酸化膜２に達する搬送傷２０がついてしまう。次に、このシリコン基板をＨＦ水溶液などのシリコン酸化膜２を溶解する薬液を用いて洗浄を行うと、図８（Ｃ）に示すようにシリコン基板裏面に生じた搬送傷２０から薬液がシリコン窒化膜３下のシリコン酸化膜２まで到達し、それによってシリコン基板裏面の搬送傷２０下のシリコン酸化膜２がエッチングされ空洞２１を生じる。このため、図８（Ｄ）に示すように、エッチングレートの遅いシリコン窒化膜３は溶解せずにリフトオフし、これがパーティクル２２となって発生する。

図３（Ａ）に従来のＳＴＩ形成工程によって生じたシリコン基板裏面のパーティクル検査結果を示す。ＨＦ水溶液を用いた洗浄によって発生するシリコン基板裏面のパーティクル数は、半導体装置の製造方法によっても異なるが、図３（Ａ）に示すように、６０００個以上になる。

枚葉式の洗浄装置でシリコン基板の洗浄を行った場合、シリコン基板はカセット内に、シリコン基板表面を上向きにした状態で、水平に保持されているため、洗浄中に生じたシリコン基板裏面のパーティクルは、洗浄後に保持されるカセット内において下部に位置するシリコン基板表面に落下、付着する。また、バッチ処理式の洗浄装置でシリコン基板の洗浄を行った場合、シリコン基板裏面に発生するパーティクルは、洗浄に用いる薬液を介して隣接するシリコン基板表面に付着する。いずれの場合も、シリコン基板表面に付着したパーティクルは、半導体装置の製造歩留まりを低下させるという問題点がある。

図７に示したシリコン基板裏面からのパーティクル発生抑制方法は、配線工程における金属薄膜の剥離に対応したものであり、素子形成工程における半導体基板裏面から発生するパーティクルについては対応していない。

上記の課題を鑑み、本発明は、半導体装置製造の素子形成工程からの配線工程の全工程を通じて、半導体基板裏面からのパーティクル発生を抑制する半導体装置の製造方法を提供することを目的とする。

前記の目的を達成するため、本発明にかかる第１の半導体装置の製造方法は、半導体基板の裏面に、該半導体基板側から順にシリコン酸化膜及びシリコン窒化膜からなる膜構造を有する半導体装置の製造方法において、前記シリコン窒化膜上に金属系酸化膜を成膜する工程とを有し、前記金属系酸化膜は、前記シリコン酸化膜を溶解する薬液で前記半導体基板の洗浄を行う以前に形成することを特徴とする。

また、本発明にかかる第２の半導体装置の製造方法は、半導体基板裏面から発生するパーティクルを低減するとともに、半導体基板裏面に付着した配線に用いるＣｕなどの金属汚染の除去効率を上げるため、半導体基板の裏面に、該半導体基板側から順にシリコン酸化膜及び第１のシリコン窒化膜からなる膜構造を有する半導体装置の製造方法において、前記第１のシリコン窒化膜上に金属系酸化膜を成膜する工程と、前記金属系酸化膜の上に第２のシリコン窒化膜を成膜する工程と、前記半導体基板を、前記第２のシリコン窒化膜を溶解する薬液で洗浄する工程とを有し、前記金属系酸化膜は、前記シリコン酸化膜を溶解する薬液で前記半導体基板の洗浄を行う以前に形成し、前記第２のシリコン窒化膜は、配線材料である金属の堆積を行う以前に成膜することを特徴とする。

上記の第１と第２の半導体装置の製造方法において、前記金属系酸化膜は、Ｔａ、Ｈｆ、Ｚｒ、ＣｅまたはＹのいずれか一つを含む高誘電率絶縁膜であることが好ましい。

上記の第２の半導体装置の製造方法において、前記金属は、Ｃｕ、ＡｌまたはＷのいずれか一つを含むことが好ましい。

本発明にかかる第１の半導体装置の製造方法によると、半導体基板裏面のシリコン窒化膜に半導体製造装置の搬送系による搬送傷が形成されたとしても、シリコン酸化膜を溶解する薬液で半導体基板を洗浄する工程の前に、半導体基板裏面のシリコン窒化膜上に、薬液にほとんど溶解性を持たない金属系酸化膜でシリコン窒化膜全面を被覆しているので、洗浄に用いるシリコン酸化膜を溶解する薬液が、最下層のシリコン酸化膜に到達することがなくなり、シリコン窒化膜のリフトオフを防止するため、半導体基板裏面から発生するパーティクルを低減することができる。

また、本発明にかかる第２の半導体装置の製造方法によると、半導体基板裏面に形成した金属系酸化膜上に第２のシリコン窒化膜を形成することにより、半導体基板裏面に金属汚染があった場合でも、シリコン窒化膜は、金属系酸化膜と比較して薬液に対する溶解性が高いため、半導体基板裏面に付着した金属を薬液洗浄によって、短時間に除去することが可能であり、金属汚染除去にかかる処理時間の短縮を図ることができる。

以下、本発明の各実施形態に係る半導体装置の製造方法について、図面を参照して説明する。

（第１の実施形態）
本発明の第１の実施形態について図１及び図２を参照しながら説明する。図１及び図２は本発明における半導体装置の素子分離構造であるＳＴＩ形成工程を示す図である。

まず、図１（Ａ）に示すように、シリコン基板１上に第１のシリコン酸化膜２を熱酸化等で１０〜２０ｎｍ形成し、さらにその上にシリコン窒化膜３を減圧ＣＶＤ法等で１００〜１５０ｎｍ形成する。次に、図１（Ｂ）に示すように、タンタルオキサイド膜４を減圧ＣＶＤ法で２ｎｍ以上の膜厚で成膜し、７００℃以上でシリコン基板を熱処理することにより結晶化させる。その後、図１（Ｃ）に示すように、シリコン基板１表面に形成したタンタルオキサイド膜４は、通常のドライエッチング技術により全面エッチバックを行い除去する。このように、シリコン基板１表面には、第１のシリコン酸化膜２、シリコン窒化膜３が順に成膜されており、シリコン基板１裏面には、第１のシリコン酸化膜２、シリコン窒化膜３、タンタルオキサイド膜４が順に成膜されている状態で、以降ＳＴＩ構造をシリコン基板１上に形成する。

次に、図２（Ａ）に示すように、通常のフォトリソグラフィ技術を使って、表面のシリコン窒化膜３上にフォトレジスト５を設計に応じた所定のパターンに形成する。次に、図２（Ｂ）に示すように、通常のドライエッチング技術を使って、フォトレジスト５をマスクとして表面のシリコン窒化膜３と第１のシリコン酸化膜２とシリコン基板１をエッチングし、フォトレジスト５を剥離して分離溝を形成する。その後、図２（Ｃ）に示すように、全面に高密度プラズマＣＶＤ法等で第２のシリコン酸化膜６を堆積し、分離溝に第２のシリコン酸化膜６を埋め込む。次に、図２（Ｄ）に示すように、通常のＣＭＰ技術を使って、シリコン窒化膜３が露出するまで第２のシリコン酸化膜６を研磨することにより、表面を平坦化する。この時シリコン窒化膜３は、ＣＭＰのストッパーとして働くために、シリコン窒化膜３が露出した時点で第２のシリコン酸化膜６の研磨除去はストップし、分離溝部にのみ第２のシリコン酸化膜６は残り、表面は平坦化される。次に、図２（Ｅ）に示すように、シリコン窒化膜３を選択的にエッチング除去する。第２のシリコン酸化膜６を除去せずにシリコン窒化膜３のみを選択的に除去するため、高温のリン酸溶液に所定の時間浸漬する。リン酸溶液に浸漬する時間は、表面のシリコン窒化膜３の膜厚の１．５〜２倍程度の膜厚をエッチング除去する時間に設定する。この時、リン酸溶液によるシリコン窒化膜のエッチング速度は遅いため（数ｎｍ／ｍｉｎ程度）処理時間が長くかかることから、また、前述したように高温を要することから、バッチ式の洗浄装置を使って、エッチング除去を行う。最後に、図２（Ｆ）に示すように、低濃度のＨＦ水溶液あるいはＮＨ₄Ｆ水溶液を使うことによって、表面の第１のシリコン酸化膜２及び第２のシリコン酸化膜６の表面をエッチング除去し、シリコン基板１にＳＴＩを形成する。このようにすると、シリコン基板１の裏面側の最上層はタンタルオキサイド膜４により被覆されているため、リン酸溶液によるシリコン基板１表面側のシリコン窒化膜３のエッチング処理時も、ＨＦ水溶液あるいはＮＨ₄Ｆ水溶液によるシリコン基板１表面側の第１のシリコン酸化膜２のエッチング処理時も、シリコン基板１の裏面側は、その膜構造を変化させることは無い。

本実施形態のＳＴＩの製造方法における、半導体基板裏面に発生するパーティクルの検査結果を図３に示す。従来技術の製造工程を経た場合のシリコン基板裏面に発生したパーティクルのシリコン基板面内分布図を、図３（Ａ）に示す。また、本実施形態の製造工程を経た場合のシリコン基板裏面に発生したパーティクルのシリコン基板面内分布図を、図３（Ｂ）に示す。

従来技術の製造方法によると、図３（Ａ）に示すように、シリコン窒化膜のリフトオフに起因するパーティクルが６０００個以上発生している。これは、図８に示すように、シリコン基板１の裏面側が、シリコン窒化膜３がむき出しの状態になっており、これらの製造工程を経る間に、シリコン基板裏面最上層に形成されたシリコン窒化膜３が半導体製造装置の搬送チャックにより傷つけられ、その後、シリコン酸化膜２を溶解するＨＦ水溶液による複数回の洗浄を行うことにより、シリコン窒化膜３のリフトオフが起こり、パーティクルとして検出されたものである。

これに対して、本実施形態による半導体装置の製造方法では、図１及び図２に示すように、シリコン基板裏面最上層は、薬液に対してほとんど溶解性を持たないタンタルオキサイド膜４で被覆されているため、半導体装置を製造する過程で、半導体製造装置の搬送チェックなどで、シリコン基板裏面のシリコン窒化膜３に傷が生じても、シリコン基板裏面の第１のシリコン酸化膜２がエッチングされることも無く、シリコン窒化膜３のリフトオフも起こらない。従って、図３（Ｂ）に示すように、シリコン基板裏面に発生するパーティクルは１００個以下となる。

（第１の実施形態の変形例）
シリコン基板裏面のタンタルオキサイド膜の成膜には、減圧ＣＶＤ法を用いたが、プラズマＣＶＤ法により成膜する方法もある。プラズマＣＶＤ法を用いた場合の、シリコン基板裏面側のタンタルオキサイド膜成膜方法を図４に示す。図４は、本発明における半導体装置の素子分離構造であるＳＴＩ形成工程の一部を示すフロー図である。

まず、図４（Ａ）に示すように、シリコン基板１上に第１のシリコン酸化膜２を熱酸化等で１０〜２０ｎｍ形成し、さらにその上にシリコン窒化膜３を減圧ＣＶＤ法等で１００〜１５０ｎｍ形成する。次に、図４（Ｂ）に示すように、シリコン基板１の表面側にフォトレジスト５を塗布し、シリコン基板１表面を保護する。次に、図４（Ｃ）に示すように、タンタルオキサイド膜４をプラズマＣＶＤ法にて、シリコン基板１裏面に２ｎｍ以上の膜厚で成膜する。この時、通常のシリコン基板表面のみにタンタルオキサイド膜４を成膜することができる処理チャンバーを備えたプラズマＣＶＤ装置であれば、フォトレジスト５で保護したシリコン基板表面を搬送系に接触するようにシリコン基板を反転して、シリコン基板裏面側にタンタルオキサイド膜４を成膜することになる。あるいは、シリコン基板の表裏面とも成膜可能な構成のベベルチャック及びシャッターを有する処理チャンバーを備えたプラズマＣＶＤ装置であれば、通常通り、シリコン基板裏面を搬送系に接触するように搬送を行い、シリコン基板裏面にのみタンタルオキサイド膜４を成膜することとなる。その後、図４（Ｄ）に示すように、シリコン基板１の表面を保護していたフォトレジスト５をアッシング、硫酸過酸化水素水により除去し、７００℃以上でシリコン基板を熱処理することによりタンタルオキサイド膜４を結晶化させる。

以降のシリコン基板上へのＳＴＩの形成方法は、減圧ＣＶＤ法でタンタルオキサイド膜を成膜したときと同様の手順に従う。

本実施形態によると、シリコン基板裏面に形成された第１のシリコン酸化膜、及びシリコン窒化膜の上層に、薬液に対してほとんど溶解性を持たないタンタルオキサイド膜を形成することにより、シリコン窒化膜に形成された搬送チャックの傷から第１のシリコン酸化膜を溶解するＨＦ水溶液が、第１のシリコン酸化膜層に入り込むのを防ぎ、それによりシリコン窒化膜がリフトオフすることを防止する。よって、シリコン基板裏面からのパーティクル発生を抑制することが可能になる。

尚、本実施形態では、シリコン基板裏面のシリコン窒化膜上に形成するのは、タンタルオキサイド膜としたが、高誘電率絶縁膜の金属系酸化膜であれば、Ｔａ系以外でも、Ｈｆ系、Ｚｒ系、Ｃｅ系、Ｙ系などでも構わない。また、プラズマＣＶＤ法でタンタルオキサイド膜を形成する場合に、シリコン基板表面を保護するためにフォトレジストを用いたが、シリコン基板裏面にタンタルオキサイド膜を成膜した後、ウエットエッチング或いはプラズマエッチングにて除去可能な膜であれば、保護膜はフォトレジストにこだわるものではない。

また、本実施形態では、タンタルオキサイド膜はシリコン窒化膜成膜直後に形成したが、シリコン基板の洗浄を、シリコン酸化膜を溶解する薬液で行う以前であれば、ＳＴＩ形成工程の途中で行っても構わない。

また、本実施形態では、シリコン基板の洗浄に用いる薬液は、低濃度のＨＦ水溶液あるいはＮＨ₄Ｆ水溶液としたが、薬液種、薬液濃度は上記のものに限定するものではない。

さらに、タンタルオキサイド膜のような金属系酸化膜でシリコン基板裏面に形成されたシリコン窒化膜を被覆する工程を設けるのはＳＴＩ形成工程に限らない。半導体装置の製造には、エピ基板のようにあらかじめ裏面にシリコン酸化膜が形成されたシリコン基板を用いることがある。エピ基板を用いた場合、ＳＴＩの形成に関わらず、シリコン基板裏面にシリコン酸化膜を介して、シリコン窒化膜が形成される場合がある。この場合もシリコン酸化膜を溶解する薬液による洗浄を行うと、シリコン窒化膜のリフトオフによるパーティクルが発生する。よって、ＳＴＩの形成工程に関わらず、シリコン基板裏面に下層から順にシリコン酸化膜、シリコン窒化膜の膜構造となる工程が存在すれば、その膜構造を持ったシリコン基板を、シリコン酸化膜を溶解する薬液で洗浄を行う以前に、タンタルオキサイド膜のような金属系酸化膜でシリコン窒化膜を被覆する工程を設けるものとする。

（第２の実施形態）
次に本発明の第２の実施形態における半導体装置の製造方法について図５を用いて説明する。第１の実施形態と異なるのは、シリコン基板裏面のタンタルオキサイド膜４上に、さらに第２のシリコン窒化膜７を形成したことである。図５は、本発明における半導体装置の素子分離構造であるＳＴＩ形成工程の一部を示すフロー図である。

まず、図５（Ａ）に示すように、シリコン基板１上に第１のシリコン酸化膜２を熱酸化等で１０〜２０ｎｍ形成し、さらにその上に第１のシリコン窒化膜３を減圧ＣＶＤ法等で１００〜１５０ｎｍ形成する。次に、図５（Ｂ）に示すように、タンタルオキサイド膜４を減圧ＣＶＤ法で２ｎｍ以上の膜厚で成膜し、７００℃以上でウェハを熱処理することにより結晶化させる。その後、さらにその上に第２のシリコン窒化膜７を減圧ＣＶＤ法等で８ｎｍ形成する。

次に、図５（Ｃ）に示すように、シリコン基板１表面に形成されたタンタルオキサイド膜４、第２のシリコン窒化膜７は、通常のドライエッチング技術により全面エッチバックを行い除去する。このように、シリコン基板１表面には、シリコン酸化膜２、第１のシリコン窒化膜３が順に成膜されており、シリコン基板１裏面には、第１のシリコン酸化膜２、第１のシリコン窒化膜３、タンタルオキサイド膜４、第２のシリコン窒化膜７が順に成膜されている状態で、以降ＳＴＩ構造をシリコン基板１上に形成する。シリコン基板上へのＳＴＩの形成は、第１の実施形態と同じ手順で行う。

半導体装置製造工程において、膜構造或いは処理履歴が同一のシリコン基板のみを処理する半導体製造装置もあれば、例えば、フォトリソグラフィ工程のように、膜構造或いは処理履歴の異なるシリコン基板を処理する半導体製造装置も存在する。

配線材料であるＣｕを堆積したシリコン基板は、配線材料を堆積する半導体製造装置内で、シリコン基板裏面にＣｕが付着する場合がある。シリコン基板裏面に付着したＣｕを除去するための洗浄工程も設けられているが、この洗浄工程で完全にＣｕが除去できていないと、シリコン基板裏面に付着したＣｕが、次工程のシリコン基板処理を行う半導体製造装置内に持ち込まれ、半導体製造装置の搬送アームや処理チャンバーにＣｕが付着し、その次に前記半導体製造装置で処理する他のシリコン基板の裏面にＣｕが再付着するというクロスコンタミネーションが起こる。

図６は、シリコン窒化膜上と、タンタルオキサイド膜上のそれぞれに付着したＣｕ汚染の、フッ酸と過酸化水素水混合水溶液洗浄による除去効果を示したグラフである。縦軸はＣｕの残留濃度、横軸は洗浄時間を示す。

タンタルオキサイド膜上に付着したＣｕは、フッ酸と過酸化水素水混合溶液による洗浄によって、汚染が問題とならないレベル（１０⁹ａｔｏｍｓ／ｃｍ²）まで除去されるのに６０秒程度かかるのに対して、シリコン窒化膜上に付着したＣｕは、フッ酸と過酸化水素水混合溶液による洗浄によって、汚染が問題とならないレベルまで除去されるのに１０秒程度でよい。従って、枚葉式の洗浄装置で半導体基板の洗浄処理を行う場合は、特に、処理時間の短縮に効果がある。

このように、シリコン基板１裏面にシリコン酸化膜２、第１のシリコン窒化膜３、タンタルオキサイド膜４、第２のシリコン窒化膜７という積層構造を備えることにより、シリコン基板１の裏面に付着したＣｕなどの汚染金属を洗浄除去しやすくし、金属汚染を除去するための洗浄処理にかかる時間を短縮することが可能となる。特に枚葉式の洗浄装置において、処理時間短縮効果が大きい。

本実施形態によると、シリコン基板裏面に形成された第１のシリコン酸化膜、及び第１のシリコン窒化膜の上層に薬液に対してほとんど溶解性を持たないタンタルオキサイド膜を形成し、タンタルオキサイド膜上に第２のシリコン窒化膜を形成することにより、下層の第１のシリコン窒化膜がリフトオフすることによって発生するシリコン基板裏面のパーティクルを低減しつつ、シリコン基板裏面が半導体製造装置内でＣｕ等の金属で汚染された場合にも、薬液を用いた洗浄で、より短時間の洗浄処理で汚染金属の除去を可能とするものである。

尚、シリコン基板１の表面側は、第１のシリコン酸化膜２、第１のシリコン窒化膜３が順に形成されており、シリコン基板１の裏面側には第１のシリコン酸化膜２、第１のシリコン窒化膜３、タンタルオキサイド膜４、第２のシリコン窒化膜７の順に形成されている状態とするために、上述した手順では、シリコン基板表面に成膜したタンタルオキサイド膜、シリコン窒化膜を順に通常のドライエッチング技術を用いて、エッチバックして除去する方法をとったが、シリコン基板１の表面、裏面ともシリコン酸化膜２、第１のシリコン窒化膜３、タンタルオキサイド膜４を順に成膜した後、表面のタンタルオキサイド膜４をドライエッチングによる全面エッチバックで除去し、その後シリコン基板１の表面、裏面とも第２のシリコン窒化膜７を成膜し、表面の第２のシリコン窒化膜７をエッチバックなどにより除去する方法をとっても構わない。また、シリコン基板裏面にのみタンタルオキサイド膜４を成膜し、その後、表裏面とも、第２のシリコン窒化膜７を成膜し、表面の第２のシリコン窒化膜７をエッチバックなどにより除去する方法をとっても構わない。

最終的に、シリコン基板１の表面側は、第１のシリコン酸化膜２、第１のシリコン窒化膜３が順に形成されており、シリコン基板１の裏面側には第１のシリコン酸化膜２、第１のシリコン窒化膜３、タンタルオキサイド膜４、第２のシリコン窒化膜７の順に形成されている状態となれば、その成膜方法、成膜順序にはこだわらないものとする。

なお、シリコン基板裏面に付着した汚染金属の洗浄に用いる薬液の種類は、シリコン窒化膜を溶解するものであれば、特に限定するものではない。薬液の温度も特に問わない。最上層に形成される第２のシリコン窒化膜の膜厚は８ｎｍ以上としたが、薬液のシリコン窒化膜のエッチレートから計算される洗浄１回あたりの膜減り量と、シリコン窒化膜成膜後の洗浄回数から考えて、最上層に形成されるシリコン窒化膜の膜厚は、（膜減り量）Ｘ（洗浄回数）以上の膜厚とし、タンタルオキサイド膜４が露出しないように設定された膜厚であればよい。

また、汚染金属の除去性能は、Ｃｕについてのみ示したが、他のＡｌ，Ｗなどの半導体装置の配線に使用する金属であれば、同様の効果が得られる。

尚、本実施形態では、シリコン基板裏面の第１のシリコン窒化膜上に形成するのは、タンタルオキサイド膜としたが、金属系酸化膜であれば、Ｔａ系以外でも、Ｈｆ系、Ｚｒ系、Ｃｅ系、Ｙ系などでも構わない。また、その成膜方法は、第１の実施形態と同様、減圧ＣＶＤ法でも、プラズマＣＶＤ法でも構わない。

また、本実施形態では、タンタルオキサイド膜は第１のシリコン窒化膜成膜直後に形成したが、シリコン酸化膜を溶解する薬液で、シリコン基板の洗浄を行う以前であれば、ＳＴＩ形成工程の途中で行っても構わない。

また、本実施形態では、第２のシリコン窒化膜はタンタルオキサイド膜成膜直後としたが、配線工程で使用するＣｕ，Ａｌ，Ｗなどの金属を成膜したシリコン基板を処理する半導体製造装置で処理を行う以前であれば、タンタルオキサイド膜成膜直後であることにこだわらない。

以上説明したように、本発明は、半導体基板裏面から発生するパーティクルを低減し、また、Ｃｕ等の金属汚染を除去する方法に有用である。

本発明の第１の実施形態の半導体製造方法を示す工程フロー図本発明の第１の実施形態の半導体製造方法を示す工程フロー図シリコン基板裏面に発生するパーティクル分布を示す図本発明の第１の実施形態の半導体製造方法を示す工程フロー図本発明の第２の実施形態の半導体製造方法を示す工程フロー図本発明の第２の実施形態におけるＣｕ汚染除去効果を示すグラフ従来の半導体装置の製造方法を示す工程フロー図シリコン基板裏面からパーティクルが発生する工程フロー図

符号の説明

１シリコン基板
２第１のシリコン酸化膜
３第１のシリコン窒化膜
４タンタルオキサイド膜
５フォトレジスト
６第２のシリコン酸化膜
７第２のシリコン窒化膜
１０層間絶縁膜
１１コンタクトホール
１２金属材料
２０シリコン窒化膜に形成された搬送系による傷
２１シリコン酸化膜に形成された空洞
２２リフトオフしたシリコン窒化膜からなるパーティクル

Claims

半導体基板の裏面に、該半導体基板側から順にシリコン酸化膜及びシリコン窒化膜からなる膜構造を有する半導体装置の製造方法において、
前記シリコン窒化膜上に金属系酸化膜を成膜する工程とを有し、
前記金属系酸化膜は、前記シリコン酸化膜を溶解する薬液で前記半導体基板の洗浄を行う以前に形成することを特徴とする半導体装置の製造方法。
半導体基板の裏面に、該半導体基板側から順にシリコン酸化膜及び第１のシリコン窒化膜からなる膜構造を有する半導体装置の製造方法において、
前記第１のシリコン窒化膜上に金属系酸化膜を成膜する工程と
前記金属系酸化膜の上に第２のシリコン窒化膜を成膜する工程と
前記半導体基板を、前記第２のシリコン窒化膜を溶解する薬液で洗浄する工程とを有し、
前記金属系酸化膜は、前記シリコン酸化膜を溶解する薬液で前記半導体基板の洗浄を行う以前に形成し、
前記第２のシリコン窒化膜は、配線材料である金属の堆積を行う以前に成膜することを特徴とする半導体装置の製造方法。
前記金属系酸化膜は、Ｔａ、Ｈｆ、Ｚｒ、ＣｅまたはＹのいずれか一つを含む高誘電率絶縁膜であることを特徴とする請求項１または２記載の半導体装置の製造方法。
前記金属は、Ｃｕ、ＡｌまたはＷのいずれか一つを含むことを特徴とする請求項２記載の半導体装置の製造方法。