JP2005191034A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】Ｃｕ配線形成工程のうちＣｕ膜の化学機械研磨において、配線上部のＣｕが配線間絶縁膜上に残留することにより隣の配線と接触し、配線間ショートが発生するという課題がある。
【解決手段】本発明の半導体装置の製造方法においては、化学機械研磨の後、配線間絶縁膜上に残留したＣｕ膜をオゾン水処理により酸化Ｃｕとし、次に無機酸または有機酸処理によりこの酸化Ｃｕをエッチング除去することにより、配線間ショートの発生を未然に防止する。
【選択図】図１

Description

本発明は、半導体装置の製造方法、特にＣｕ（銅）配線の形成方法に関するものである。

近年、シリコン半導体製品の微細化と高性能化に伴い、Ｃｕ配線が多用されている。Ｃｕ配線の形成方法として、銅のドライエッチングが極めて困難なことから、配線間絶縁膜へのドライエッチングによる配線溝形成工程と、形成された配線溝への電解めっきによる銅の埋め込み工程と、化学機械研磨による余剰なＣｕ膜の除去および平坦化という一連の工程（ダマシン法）が一般的に行われている。

上記工程のうち、化学機械研磨工程においては、Ｃｕ膜およびバリア膜を研磨し、配線間絶縁膜が露出したところで研磨を終了するが、Ｃｕ膜が薄くなることによる配線抵抗の上昇を防止するため、研磨後表面の断面形状は配線間絶縁膜に対し、Ｃｕ膜が凸形状となる場合がある。この凸形状の大きさは最大で４０ｎｍ程度である。図４はＣｕ配線間に発生する配線間ショートを示す概略図である。上記のようにＣｕ膜が配線間絶縁膜に対して凸形状となる場合、研磨中に凸形状となったＣｕ膜が研磨圧力によって配線間絶縁膜上に延び、隣のＣｕ配線１０と接触することにより、配線間ショートが発生することが問題となる（図４（ａ））。

また、研磨中の異物によって、Ｃｕ膜にスクラッチが生じた場合は、スクラッチによって取り除かれたＣｕが配線間絶縁膜上に延び、配線間ショートが生じる（図４（ｂ））。さらに、配線間絶縁膜上にスクラッチが生じた場合は、そのスクラッチにＣｕが埋め込まれることにより配線間ショートが生じる場合もある（図４（ｃ））。

以上のようにして形成された配線間のＣｕ膜は、その厚さに依存して、研磨後の洗浄では除去することができない場合があり、配線ショートを引き起こし、半導体製品の歩留まり低下の原因となる。従来は、このような問題の原因となるスクラッチ等のダメージを低減するために、研磨液に関し、液組成、研磨砥粒の濃度等を調整する方法が取られている（例えば、特許文献１参照）。
特開平１１−１３５４６６号公報

しかしながら、研磨液の調整による方法では、スクラッチ等のダメージの発生を完全に防止することは困難であり、また配線間絶縁膜上に残留するＣｕを除去することはできない。その結果、残留Ｃｕにより配線間ショートが発生する恐れがある。

本発明の目的は、化学機械研磨後の配線間絶縁膜上に残留したＣｕをほぼ完全に除去することにより、Ｃｕ配線間ショートの発生を未然に防止することにある。

上記目的を達成するために、本発明の半導体装置の製造方法においては、化学機械研磨工程後に、Ｃｕ配線間の配線間絶縁膜上に残留したＣｕ膜を酸化し、酸化Ｃｕとする工程と、前記酸化Ｃｕをエッチングにより除去する工程を備える。

本発明により、Ｃｕ配線形成工程において、Ｃｕ膜の化学機械研磨後に存在するＣｕ配線間の配線間絶縁膜上Ｃｕ膜を酸化Ｃｕとした後、エッチング除去することにより、配線間ショートの発生を未然に防止することができる。

以下に、本発明の実施形態について図面を参照しながら説明する。図１にＣｕ（銅）配線の形成方法を示す工程フローを、図２に各工程の断面図を示す。

図１、図２（ａ）に示すように、半導体基板１上に配線間絶縁膜２を形成し（ステップ１）、配線間絶縁膜２にドライエッチングにより配線溝を形成した後（ステップ２）、スパッタリングによってバリア膜３およびＣｕシード膜４を形成し（ステップ３）、さらに電解メッキ（Ｃｕメッキ）によってＣｕ膜５の埋め込みを形成する（ステップ４）。その後、図２（ｂ）に示すように、Ｃｕ膜５をアニール処理した後、電解メッキによって生じた余剰なＣｕ膜５を化学機械研磨によって除去し、Ｃｕ配線１０が形成される（ステップ５）。この際、Ｃｕ膜５が薄くなり、配線抵抗が上昇することを防止するために、研磨後表面の断面形状が配線間絶縁膜に対しＣｕ膜６が凸形状となる場合がある。この凸形状の大きさは最大で４０ｎｍ程度である。

ここで、図４に示したような各種要因により発生するＣｕ配線１０間に配線ショートの原因となるＣｕ膜６が生じている場合、このようにして配線間に残留するＣｕ膜６を除去するために、枚様式スピン洗浄装置を用いて、以下の処理を行う。まず、図２（ｃ）に示すように、化学機械研磨後の半導体基板を、５〜２０ｐｐｍのオゾン水で洗浄処理することにより、Ｃｕ膜表面に１〜４０ｎｍのＣｕの凸量に相当する制御された厚さの酸化Ｃｕ７を形成する（ステップ６）。その後、図２（ｄ）に示すように、無機酸で洗浄処理し、酸化Ｃｕ７をエッチング除去する（ステップ７）。最後に、Ｃｕ拡散防止膜を形成する（ステップ８）。

オゾン水による洗浄処理と無機酸による洗浄処理は、同一チャンバー内で連続して行い、Ｃｕ膜６が完全に除去できない場合は連続処理を複数回繰り返すことにより、Ｃｕ膜６を完全に除去することが可能である。洗浄はウエハを回転させて行なう。無機酸としては、フッ酸、硝酸、硫酸、塩酸、過酸化水素のうち少なくとも１つを含むものを使用する。また、無機酸洗浄処理による配線間絶縁膜へのダメージ等の影響が懸念される場合には、無機酸洗浄処理に替えて有機酸による洗浄処理とすることにより同様の効果が得られる。有機酸としては、シュウ酸、クエン酸のうち少なくとも１つを含むものを使用する。本処理により、Ｃｕ配線１０間に残留したＣｕ膜６はエッチング除去され、配線間ショートの発生を防止できる。

以下に、本発明の洗浄方法で半導体基板を洗浄処理した時の具体例を示す。本処理においては、オゾン水洗浄処理は処理時間１０秒でＣｕ膜表面を酸化し、その後、無機酸として希フッ酸を用いた洗浄処理は処理時間１０秒で酸化Ｃｕをエッチング除去する。

条件は下記の通りである。

オゾン水濃度：１３．５ｐｐｍ
オゾン水流量：１．０ｌ／ｍｉｎ
オゾン水洗浄時間：１０ｓｅｃ
オゾン水洗浄時のウエハ回転数：５００ｒｐｍ
希フッ酸濃度：１．０％
希フッ酸流量：１．０ｌ／ｍｉｎ
希フッ酸洗浄時間：１０ｓｅｃ
希フッ酸洗浄時のウエハ回転数：５００ｒｐｍ
被洗浄ウエハ：Ｃｕ配線パターンが形成された化学機械研磨後の半導体基板
検査装置：光学式パターン欠陥検査装置
本処理実施前後の配線間ショート数の変化を図３に示す。この結果より、本処理によって配線間ショート数は９６％減少していることがわかる。したがって、オゾン水処理によるＣｕ膜の酸化およびフッ酸処理による酸化Ｃｕのエッチング除去の連続処理によって配線間ショートを大幅に低減できる。

本発明のＣｕ配線の形成方法によれば、半導体基板上におけるＣｕ配線だけでなく、プリント基板等のＣｕ配線においても、Ｃｕ配線表面層を薄く除去する場合等の処理にも適用できる。

本発明のＣｕ配線の形成方法を示す工程フロー図 本発明のＣｕ配線の形成方法を示す工程断面図 本発明における配線間ショートの低減を示す特性図 従来のＣｕ配線間のショートを示す表面図

符号の説明

１ 半導体基板
２ 配線間絶縁膜
３ バリア膜
４ Ｃｕシード膜
５ Ｃｕ膜
６ Ｃｕ膜
７ 酸化Ｃｕ
１０ Ｃｕ配線

Claims (7)

1. 絶縁膜上に形成された配線溝にＣｕ膜を埋め込み、Ｃｕ配線を形成する工程と、前記絶縁膜の表面上に形成された前記Ｃｕ膜を酸化させる工程と、酸化された前記Ｃｕ膜をエッチングにより除去する工程とを備えたことを特徴とする半導体装置の製造方法。
2. Ｃｕ配線を形成する工程は、絶縁膜上へのＣｕメッキする工程と、メッキ後の前記絶縁膜の表面を化学機械研磨する工程とを備えたことを特徴とする請求項１記載の半導体装置の製造方法。
3. Ｃｕ膜を酸化させる工程は、オゾン水で洗浄処理することにより行なうことを特徴とする請求項１記載の半導体装置の製造方法。
4. 酸化された前記Ｃｕ膜をエッチングにより除去する工程のエッチング液は、無機酸または有機酸を用いることを特徴とする請求項１記載の半導体装置の製造方法。
5. Ｃｕ膜を酸化させる工程と、酸化された前記Ｃｕ膜をエッチングにより除去する工程の連続処理を少なくとも１回以上行なうことを特徴とする請求項１記載の半導体装置の製造方法。
6. 無機酸は、フッ酸、硝酸、硫酸、塩酸、過酸化水素のうち少なくとも１つを含むことを特徴とする請求項４記載の半導体装置の製造方法。
7. 有機酸は、シュウ酸、クエン酸のうち少なくとも１つを含むことを特徴とする請求項４記載の半導体装置の製造方法。

Images