JP3925511B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3925511B2
JP3925511B2 JP2004175142A JP2004175142A JP3925511B2 JP 3925511 B2 JP3925511 B2 JP 3925511B2 JP 2004175142 A JP2004175142 A JP 2004175142A JP 2004175142 A JP2004175142 A JP 2004175142A JP 3925511 B2 JP3925511 B2 JP 3925511B2
Authority
JP
Japan
Prior art keywords
cleaning
wiring
bridge
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004175142A
Other languages
English (en)
Other versions
JP2005353947A (ja
Inventor
英樹 大塚
毅 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004175142A priority Critical patent/JP3925511B2/ja
Publication of JP2005353947A publication Critical patent/JP2005353947A/ja
Application granted granted Critical
Publication of JP3925511B2 publication Critical patent/JP3925511B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法のうちCu配線形成工程に関するものである。
近年、シリコン半導体製品の微細化と高性能化に伴い、Cu配線が多用されている。Cu配線の形成方法として、銅のドライエッチングが極めて困難なことから、配線間絶縁膜へのドライエッチングによる配線溝形成工程と、形成された配線溝への電解めっきによる銅の埋め込み工程と、化学機械研磨(以下、CMPという)による余剰なCu膜の除去および平坦化という一連の工程(ダマシン法)が一般的に行われている。
上記工程のうち、CMP工程において、研磨後の半導体基板表面には、研磨剤、Cu研磨屑等のパーティクル、および金属汚染が多量に残留しており、これらを除去するために基板の洗浄が実施される。
Cu研磨後の基板表面はCu配線が剥き出しになっているため、これらの汚染除去が不十分であると、Cuの腐食等を引き起こし、配線性能の劣化、特に配線間ショートを引き起こし半導体デバイス性能にとって大きな問題となる。
従来、半導体基板の洗浄としてはRCA洗浄を用いた洗浄方法が広く行われている。この方法の代表的な洗浄シーケンスは、アルカリ溶液(アンモニア−過酸化水素水)によりパーティクルを除去する工程と、希フッ酸による酸化膜を除去する工程と、酸性溶液(塩酸−過酸化水素水)により金属汚染を除去する工程からなる。
しかし、この洗浄方法では、Cu配線に対しては、アンモニアはCuとアンミン錯体を形成しエッチングされやすく、また、フッ酸はCu表面が荒れるという問題がある。
このため、Cu研磨後の洗浄として、ブラシによる機械的洗浄と有機酸(シュウ酸)を用いた洗浄の併用が一般的に行われている。すなわち、ブラシによる機械的摩擦でパーティクルを除去し、シュウ酸が酸化銅と反応してキレート錯体を形成し、溶液中に溶け出すことによってCu表面の汚染除去を行っている。
しかしながら、この洗浄方法では、パーティクルや金属汚染はある程度除去可能であるが、研磨によってCu配線間に生じたCuによるブリッジを除去することは困難である。ここで問題となる配線間ブリッジの態様を図8に示すとともに、ブリッジが発生するメカニズムを以下に説明する。
CuのCMPにおいて、Cu膜5およびバリア膜を研磨し配線間絶縁膜2が露出したところで研磨を終了するが、Cu膜5が薄くなることによる配線抵抗の上昇を防止するため、研磨後表面の断面形状は配線間絶縁膜2に対しCu膜5が凸となる形状となる。このようにCu膜5が配線間絶縁膜2に対して凸となるような形状となる場合、研磨中に凸となったCu膜5が研磨圧力によって配線間絶縁膜2上に延び、隣のCu配線と接触することにより配線間Cuブリッジ6が発生する(図8(a))。
また、研磨中の異物によってCu表面にスクラッチが生じた場合は、えぐりとられたCuが配線間絶縁膜上に延び、配線間Cuブリッジ6が生じる(図8(b))。さらに、配線間絶縁膜上にスクラッチが生じた場合は、そのスクラッチ溝に研磨屑のCuが埋め込まれることにより配線間Cuブリッジ6が生じる場合もある(図8(c))。
以上のようにして形成された配線間ブリッジにより、配線間ショートを引き起こし半導体製品の歩留まり低下の原因となるが、上記した従来の洗浄法ではこのブリッジを除去することはできない。
一方、従来のRCA洗浄にかわる洗浄方法として、オゾン水およびフッ酸による洗浄が提案されてきており、この洗浄方法をCu配線工程へ適用する例が、例えば特許文献1等に開示されている。
この洗浄方法では、オゾン水によるCu表面の酸化、およびフッ酸による酸化層の除去により、基板表面のパーティクル、金属汚染の除去が可能であり、かつ前記Cu膜による配線間ブリッジもある程度除去可能である。発明者は、電子式パターン欠陥検査装置を使用して、オゾン水およびフッ酸洗浄による配線間ブリッジの除去率評価を行った結果、この本洗浄処理によりブリッジは75%除去可能であることを確認した。
特開平8−153698号公報
しかしながら、オゾン水およびフッ酸処理後の基板表面を、光学式パターン欠陥検査装置を使用して詳細に調べてみると、基板全面にわたって配線Cu表面に100〜300nmの凹状欠陥が1000個以上発生していることが判明した。
Cu配線上に発生した凹状欠陥の形状を図9に示す。この発生原因として以下のことが考えられる。すなわち、オゾン水の酸化還元電位が1.1Vと高いため、電池効果によりCu配線の表面がイオン化しオゾン水中に溶出した結果、凹状欠陥となったと考えられる。
このように配線Cu表面に凹状欠陥が多数発生した場合、配線抵抗の上昇、さらには配線の断線を引き起こす可能性があり、オゾン水をCu配線工程に適用することはできない。
そこで、本発明は、CMP後の洗浄工程において、Cu配線表面に凹状欠陥を発生させることなく、かつ、Cuによる配線間ブリッジを効果的に除去することができる処理方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置の製造方法は、基板上に絶縁層を形成する工程と、前記絶縁層に溝を形成する工程と、前記絶縁層上に銅薄膜を形成して前記溝内を前記銅薄膜で埋め込む工程と、前記銅薄膜を化学機械研磨して前記溝以外の領域の前記銅薄膜を除去する工程と、前記研磨後の前記基板の表面側を、前記銅薄膜と前記絶縁層との密着性を減少させるために薬液処理する工程と、前記薬液処理の後に前記基板の表面側を物理洗浄処理する工程を備えている。
前記溝内の前記銅薄膜が銅配線として用いられることが好ましい。
前記薬液は、希フッ酸、シュウ酸のいずれかであることが好ましい。
超音波洗浄、流体洗浄、蒸気洗浄のいずれかを用いて前記物理洗浄を行うことが好ましく、前記超音波洗浄に用いる洗浄水は、純水もしくは純水にガスを溶解させた溶存ガス水であることがさらに好ましい。
前記溶存ガスは、水素、窒素、酸素、二酸化炭素、アルゴンのいずれかであることが好ましい。
Cu配線形成工程において、Cu膜のCMP後に本発明の処理を施すことにより、CMP後に存在するCu配線間ブリッジを、Cu表面に凹状欠陥等の新たな欠陥を発生させることなく除去することが可能となり、配線間ショートの発生を未然に防止することができる。
(実施の形態1)
以下に本発明の実施形態について図面を参照しながら説明する。
図1に本発明の実施の形態1における処理フローを、図2にCMP直後の半導体基板の断面図を示す。以下に各処理工程の概略を説明する。
半導体基板1上に配線間絶縁膜2を形成し、さらにドライエッチングにより絶縁膜2に配線溝を形成した後、スパッタリングによってバリア膜3およびCuシード膜4を、続けて電解メッキによってCu膜5を形成し、配線溝内をCu膜5で埋め込む。
Cu膜5をアニール処理した後、配線溝以外の領域にある余剰なCu膜をCMPによって除去しCu配線が形成される。
図2に示すように、研磨後の基板表面には、研磨剤、研磨屑等のパーティクル、金属汚染、配線間ブリッジ等の汚染、欠陥が存在する。これらのうち配線間のCuブリッジ6は、前述したように、配線間ショートを引き起こすため半導体製品の歩留まり低下の原因となる。
次に、配線間に発生したCuブリッジ6を除去するために、枚葉式スピン洗浄装置を用いて、洗浄処理を行う。図3に本発明の実施の形態1におけるCMP工程以降の製造工程説明図を示し、以下に詳細を説明する。
まず、純水によるプレリンスによりCu膜5、配線間絶縁膜2を含む基板表面を親水化し、次いで、0.1%のDHFで数秒間処理することによりCuブリッジ6と配線間絶縁膜の密着性を低下させる(図3(a))。DHF処理は、DHF流量1.0リットル/分、処理時のウエハ回転数500r.p.m.という条件で行った。
ここで、ブリッジ部6におけるCuは、CMP時の研磨圧力によって配線間絶縁膜上に押し出されたものであり、このCuと絶縁膜との界面の密着力は化学的には強くない。したがって、DHF処理により前記界面にDHFが容易に浸透し、Cuと絶縁膜の界面に存在する酸化層をエッチングすることにより密着力を著しく低下させることができる。次いで、純水リンスにより基板表面のDHFを洗い流して除去した後、周波数1.6MHz、出力10Wの超音波を洗浄用純水に印加した超音波洗浄を10秒間実施することにより、密着性の低下したCuブリッジ6を脱離し除去する(図3(b))。超音波洗浄時の純水流量は1.0リットル/分、処理時のウエハ回転数は500r.p.m.であった。
最後に、純水によるファイナルリンスの後、ウエハ回転数1500r.p.m.でスピン乾燥を実施する。また、上記の純水リンス時には純水流量1.0リットル/分、処理時のウエハ回転数500r.p.m.でそれぞれ行った。
以上のように本実施の形態によれば、上記DHF処理によりCuと絶縁膜の密着力を著しく低下しているため、通常の異物除去における物理洗浄よりも小さい力でCuブリッジを除去することができ、したがって、基板表面へほとんどダメージを与えずに配線間のCuブリッジ除去および残留物除去を行うことができる。
本実施の形態に示した洗浄処理によるブリッジ除去率を、オゾン水およびフッ酸処理の時と同様に電子式パターン欠陥検査装置を使用して評価を行ったところ、除去率は92%であり、オゾン水およびフッ酸処理よりも高い除去率であることが確認された。
また、凹状欠陥についても、オゾン水およびフッ酸処理時と同様に光学式パターン欠陥検査装置を使用して評価した結果、凹状欠陥の発生は0個であった。
また、超音波洗浄処理において用いる洗浄水として、水素ガスが1%溶解した純水を用いると、純水中のマイクロバブルが超音波によって振動しこれがCuブリッジ6に物理的に作用することにより、Cuブリッジの除去効果を高めることができる。溶存ガスとして水素以外に、窒素、酸素、二酸化炭素、アルゴンを用いても同様の効果が得られる。
また、DHF処理と超音波洗浄処理を同時に実施した場合のブリッジ除去率とCu表面欠陥の評価を実施したところ、ブリッジ除去率は90%と良好であるものの、Cu表面欠陥は80個となり、Cu表面へのダメージが発生することが判明した。
これは、DHFによってCu表面がわずかながらエッチングされる効果が、超音波によって増幅され、Cu表面が過剰にエッチングされたためと考えられる。
さらに、超音波洗浄処理を先に実施し、その後にDHF処理を実施した場合についても同様の欠陥評価を実施した結果、Cu表面欠陥は0個となり良好であるものの、ブリッジ除去率は35%で、本発明の方法を用いた場合と比べて大幅に低下することが判明した。
これは、DHF処理によりCuブリッジ6と絶縁膜2との間の密着は弱まったものの、その後、物理的衝撃を与えてCuブリッジ6を取り切る工程がないためである。
したがって、本実施の形態で示すように、化学的処理を実施した後に物理的処理を実施することが最も効果的にブリッジを除去でき、かつCu表面欠陥も少ないことがわかった。
なお、本実施の形態において、DHF処理、超音波洗浄処理、リンスおよび乾燥処理は同一チャンバー内で連続して行えば、各工程間の搬送が不要であり、処理時間を最短化することが可能である。
(実施の形態2)
本発明の実施の形態2における処理フローを図4に示す。
本実施の形態では、Cuブリッジと絶縁層との密着性を減少させるためにシュウ酸を用いる。シュウ酸は金属Cuに対しては反応しないが、酸化Cuに対してはCuとの間でキレート結合を形成し溶解する性質がある。このため、Cuブリッジと配線間絶縁膜の界面にシュウ酸が浸透することにより、前記界面に生じた薄い酸化Cu層を溶解し、Cuブリッジと絶縁膜の密着力を低下させることができる。本処理におけるシュウ酸処理は、実施の形態1のDHF処理と同様に枚葉式スピン処理装置で行っており、濃度10%のシュウ酸を用いて、シュウ酸流量を1.0リットル/分として数十秒間行った。
シュウ酸処理後は、純水リンスによる薬液の洗い流し後に物理洗浄によるCuブリッジ除去を実施し、その後、純水リンス、スピン乾燥を行った。
Cuブリッジ除去率の処理方法依存性を図5に、Cu表面に形成された凹状欠陥数の処理方法依存性を図6にそれぞれ示す。
図5からわかるように、本実施の形態でのCuブリッジ除去率は90%であり、実施の形態1でのDHF処理を用いた場合の除去率とほぼ同じであり、またオゾン水およびフッ酸処理よりも高い除去率であることが確認された。また、凹状欠陥の発生は0個であり、これも実施の形態1の場合と同じであった。
以上のように本実施の形態においても、実施の形態1の場合と同様に、Cu表面に凹状欠陥を発生させることなく、Cuブリッジを効率よく除去でき、配線ショートの低減ひいては製品歩留まりの向上、信頼性の向上が図れる。
(実施の形態3)
本発明の実施の形態3における処理フローを図7に示す。
本実施の形態では、物理洗浄処理として流体洗浄、あるいは蒸気洗浄を用いる。
ここで、流体洗浄とは、純水を高圧のガス、例えばN2とともにノズルより噴射することによって局所的な圧力を加えて洗浄するものである。また、蒸気洗浄とは、100℃以上の水蒸気と純水とを混合したのち、これをノズルから噴射することによって生成する100℃付近の温度を持った水蒸気を含んだ水流によって物理的洗浄力を得るものである。
DHFやシュウ酸等で処理を行った後、物理洗浄処理として、上記の流体洗浄、あるいは前記蒸気洗浄を用いることにより、超音波洗浄の場合と同等のブリッジ除去率を得ることが可能となる。
本発明に係る半導体装置の製造方法は、Cu配線を有する半導体装置の製造に対して特に有用である。
本発明の実施の形態1における処理フロー図 CMP直後の半導体基板の断面図 本発明の実施の形態1におけるCMP工程以降の製造工程説明図 本発明の実施の形態2における処理フロー図 Cuブリッジ除去率の洗浄処理方法依存性を示す図 凹状欠陥数の洗浄処理方法依存性を示す図 本発明の実施の形態3における処理フロー図 配線間ブリッジの態様を示す図 Cu配線上の凹状欠陥の形状を示す図
符号の説明
1 半導体基板
2 配線間絶縁膜
3 バリア膜
4 Cuシード膜
5 Cu膜
6 配線間Cuブリッジ

Claims (6)

  1. 基板上に絶縁層を形成する工程と、
    前記絶縁層に溝を形成する工程と、
    前記絶縁層上に銅薄膜を形成して前記溝内を前記銅薄膜で埋め込む工程と、
    前記銅薄膜を化学機械研磨して前記溝以外の領域の前記銅薄膜を除去する工程と、
    前記研磨後の前記基板の表面側を、前記銅薄膜と前記絶縁層との密着性を減少させるために薬液処理する工程と、
    前記薬液処理の後に前記基板の表面側を物理洗浄処理する工程を備えた半導体装置の製造方法。
  2. 前記溝内の前記銅薄膜が銅配線として用いられることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記薬液は、希フッ酸、シュウ酸のいずれかであることを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 超音波洗浄、流体洗浄、蒸気洗浄のいずれかを用いて前記物理洗浄を行うことを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記超音波洗浄に用いる洗浄水は、純水もしくは純水にガスを溶解させた溶存ガス水であることを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記溶存ガスは、水素、窒素、酸素、二酸化炭素、アルゴンのいずれかであることを特徴とする請求項5記載の半導体装置の製造方法。
JP2004175142A 2004-06-14 2004-06-14 半導体装置の製造方法 Expired - Fee Related JP3925511B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004175142A JP3925511B2 (ja) 2004-06-14 2004-06-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004175142A JP3925511B2 (ja) 2004-06-14 2004-06-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005353947A JP2005353947A (ja) 2005-12-22
JP3925511B2 true JP3925511B2 (ja) 2007-06-06

Family

ID=35588134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175142A Expired - Fee Related JP3925511B2 (ja) 2004-06-14 2004-06-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3925511B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194464A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
KR100815946B1 (ko) 2006-12-29 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자
KR101616555B1 (ko) 2009-07-13 2016-04-29 삼성전자주식회사 반도체 장치의 금속 배선 형성 방법
CN105150073A (zh) * 2015-09-30 2015-12-16 江苏宏联环保科技有限公司 具备板材超声波清洗烘干的功能的抛光机
CN109166815A (zh) * 2018-09-18 2019-01-08 福建闽芯科技有限公司 一种用于cmp制程的清洗装置及其清洗方法

Also Published As

Publication number Publication date
JP2005353947A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
JP3667273B2 (ja) 洗浄方法および洗浄液
US5478436A (en) Selective cleaning process for fabricating a semiconductor device
US6265781B1 (en) Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
JP4221191B2 (ja) Cmp後洗浄液組成物
JP2006261687A (ja) 半導体デバイスの製造方法
KR20000022908A (ko) 기판 세정방법 및 기판 세정액
US20010023127A1 (en) Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
JP2001110766A (ja) 半導体装置の製造方法
US5882425A (en) Composition and method for passivation of a metallization layer of a semiconductor circuit after metallization etching
Tseng et al. Post Cu CMP cleaning process evaluation for 32nm and 22nm technology nodes
US6692580B2 (en) Method of cleaning a dual damascene structure
JP3925511B2 (ja) 半導体装置の製造方法
US6537381B1 (en) Method for cleaning and treating a semiconductor wafer after chemical mechanical polishing
US6992006B2 (en) Method for fabricating semiconductor device
CN104900481A (zh) 清洗焊盘的方法
JP3688650B2 (ja) 電子デバイスの製造方法
JP2005191034A (ja) 半導体装置の製造方法
TWI309432B (en) Method of eliminating galvanic corrosion in copper cmp
JP3843112B2 (ja) 半導体装置の製造方法
US20050247675A1 (en) Treatment of dies prior to nickel silicide formation
KR100558043B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
US20030196681A1 (en) Eliminating residual polymer in the cleaning process of post pad etching
JP3701193B2 (ja) 半導体装置の製造方法
KR100906043B1 (ko) 반도체 소자의 세정 방법
KR100555493B1 (ko) 반도체기판 세정방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees