JP3843112B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3843112B2
JP3843112B2 JP2004245526A JP2004245526A JP3843112B2 JP 3843112 B2 JP3843112 B2 JP 3843112B2 JP 2004245526 A JP2004245526 A JP 2004245526A JP 2004245526 A JP2004245526 A JP 2004245526A JP 3843112 B2 JP3843112 B2 JP 3843112B2
Authority
JP
Japan
Prior art keywords
wiring
bridge
semiconductor device
manufacturing
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004245526A
Other languages
English (en)
Other versions
JP2005101575A (ja
Inventor
英樹 大塚
毅 宮田
宗之 松本
寛 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004245526A priority Critical patent/JP3843112B2/ja
Publication of JP2005101575A publication Critical patent/JP2005101575A/ja
Application granted granted Critical
Publication of JP3843112B2 publication Critical patent/JP3843112B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、半導体装置を製造する方法に関し、特に、銅配線を形成する方法に関する。
近年シリコン半導体製品の微細化と高性能化に伴い、銅(Cu)配線が多用されている。Cu配線の形成は、銅のドライエッチングが極めて困難なことから、一般に、配線間絶縁膜のドライエッチングによる配線溝形成工程と、形成された配線溝への電解めっきによる銅の埋め込み工程と、化学機械研磨(CMP)による余剰なCu膜の除去工程及び平坦化工程とを備えた一連の工程(ダマシン法)により行われている。
CMP工程直後の半導体基板の表面には、研磨剤及び研磨屑等のパーティクル及び金属が多量に残留しており、これらの残留物を除去するために基板の洗浄が実施される。研磨後の基板表面はCu配線が剥き出しになっているため、これらの残留物の除去が不十分であると、配線性能の劣化、特に配線間のショートを引き起こすので半導体デバイスの性能にとって大きな問題となる。
CMP工程後の半導体基板の洗浄にはRCA洗浄が広く用いられている。RCA洗浄の代表的な洗浄シーケンスは、アルカリ溶液(アンモニアと過酸化水素水との混合溶液:APM)によりパーティクルを除去する工程と、希フッ酸(HF)により酸化膜を除去する工程と、酸性溶液(塩酸と過酸化水素水との混合溶液:HPM)により金属汚染を除去する工程とからなる。しかし、このRCA洗浄をCu配線に対して用いた場合には、アンモニアはCuとアンミン錯体を形成するためCu配線がエッチングされやすく、また、フッ酸によりCu配線の表面が荒れるという問題がある。
このため、Cu配線形成後の洗浄としては、機械的なブラシによる洗浄と化学的な有機酸(シュウ酸)による洗浄とを組み合わせて用いる方法が一般的にとられている。これは、ブラシの機械的効果によりパーティクルを除去し、シュウ酸の酸化銅とのキレート化合部形成によりCu汚染を除去する方法である。しかし、この洗浄方法では、パーティクルや金属汚染等の微細な残留物はある程度除去することが可能であるが、研磨によってCu配線間に生じる配線間ブリッジを除去することは困難である。ここで問題となる配線間ブリッジの形態を図8に示すとともに、配線間ブリッジが発生するメカニズムを以下に説明する。
Cu膜のCMP工程においては、Cu膜及びバリア膜を研磨し配線間絶縁膜2が露出したところで研磨を終了するが、Cu配線6の膜厚が薄くなることによる配線抵抗の上昇を防止するため、Cu配線6の上面が配線間絶縁膜2の上面よりも突出した凸状となるように研磨を行う。
このように凸状となったCu配線6に対して研磨中に圧力が集中的に加わった場合には、Cu配線6が押しつぶされて配線間絶縁膜2の上に広がることにより、図8(a)に示すような隣接するCu配線6との間を導通させる配線間ブリッジ9が発生する。
また、研磨中の異物によってCu表面が抉り取られてスクラッチ21が生じた場合には、抉り取られたCuが配線間絶縁膜2の上に広がり、図8(b)に示すような配線間ブリッジ9が発生する。さらに、スクラッチ溝に研磨屑のCuが埋め込まれることにより、図8(c)に示すような配線間ブリッジ9が発生する。
以上のようにして発生した配線間ブリッジは、配線間をショートさせ半導体製品の歩留りを低下させる原因となるため、除去する必要がある。しかし、従来のブラシとシュウ酸とを用いる洗浄法では微細なパーティクルや金属汚染が除去できるに過ぎず、このような配線間ブリッジを除去することはできない。
一方、従来のRCA洗浄にかわる洗浄方法として、オゾン水とフッ酸とによる洗浄があり、特許文献1において、オゾン水とフッ酸とによる洗浄のCu配線工程への適用が提案されている。
この洗浄方法では、オゾン水によるCu表面の酸化とフッ酸による酸化層の除去とを行うことにより、基板表面のパーティクル及び金属等の残留物を除去することが可能であり、Cu膜からなる配線間ブリッジもある程度除去することが可能である。
特開平8−153698号公報
しかしながら、オゾン水とフッ酸とによる処理を行った後の基板表面を、光学式パターン欠陥検査装置を使用して詳細に調査したところ、基板の全面にわたってCu配線の表面に直径100nm〜300nmの凹状欠陥が1000個以上発生しているということが明らかになった。
図9は観察された凹状欠陥22の外観を模式的に示している。このような凹状欠陥22は、オゾン水の酸化還元電位が1.1Vと高いため、その電池効果によりCu配線6の表面のCuがイオン化してオゾン水中に溶出することにより生じると考えられる。このようにCu配線6の表面に凹状欠陥22が多数発生した場合には、配線抵抗が上昇し、さらには配線の断線を引き起こす恐れがある。このため、オゾン水とフッ酸とを用いた洗浄をCu配線の形成工程に適用することは非常に困難であるという問題がある。
また、電子式パターン欠陥検査装置を使用して、オゾン水とフッ酸とを用いた洗浄による配線間ブリッジの除去率について評価を行った結果、オゾン水とフッ酸とを用いた洗浄によっては75%程度の配線間ブリッジしか除去できないこという問題があることも明らかになった。
本発明は、前記従来の課題を解決し、化学機械研磨を行った後に、銅配線の表面に凹状欠陥を発生させることなく、銅からなる残留物及び配線間ブリッジを確実に除去して、ショートや断線が生じない半導体装置を製造できるようにすることを目的とする。
上記目的を達成するため、本発明の半導体装置の製造方法においては、化学機械研磨工程後の半導体基板の洗浄工程を、過酸化水素水により処理する工程と、シュウ酸により処理する工程とを含む構成とする。
具体的に本発明の半導体装置の製造方法は、半導体基板の上に形成した銅からなる金属膜を化学機械研磨することにより、半導体基板の上に金属膜からなる配線を形成する配線工程と、配線工程において発生し且つ半導体基板の上に残存し、互いに隣接する配線間に不要な導通を生じさせる配線間ブリッジを除去する洗浄工程とを備え、洗浄工程は、配線間ブリッジを過酸化水素水により酸化して酸化銅とする酸化工程と、酸化銅をシュウ酸により溶解して除去する酸化物除去工程とを含むことを特徴とする。
本発明の半導体装置の製造方法によれば、配線間ブリッジの表面をオゾン水よりも酸化還元電位の低い酸化剤である過酸化水素水を用いて酸化するため、銅配線の表面がイオン化して溶解することがないので、銅配線の表面に凹状欠陥を発生させることなく銅からなる配線間ブリッジ及び残留物を酸化して酸化銅とすることができる。また、酸化工程の後に酸化銅のみを溶解させるシュウ酸を用いて酸化銅を溶解除去するため、銅配線本体にはダメージを与えることなく、配線間ブリッジ及び残留物を除去することができる。
本発明の半導体装置の製造方法において、洗浄工程は同一のチャンバ内において連続して行うことが好ましい。このような構成とすることにより、酸化工程と酸化層除去処理とを同一のチャンバ内において連続して行うため、各処理間での搬送が不要となるので、処理時間を短縮することが可能である。
本発明の半導体装置の製造方法は、洗浄工程よりも前に、配線間ブリッジの表面に生成した自然酸化膜をシュウ酸により溶解して除去する自然酸化膜除去工程をさらに備えていることが好ましい。また、洗浄工程は、酸化工程と酸化物除去工程とを順次2回以上繰り返してもよい。このような構成とすることにより、より確実に汚染物質を除去することが可能となる。
本発明の半導体装置の製造方法において、過酸化水素水の濃度は、0.1%以上且つ5%以下であることが好ましい。このような構成とすることにより、銅配線の表面に凹状欠陥を形成することなく、配線間ブリッジ等の汚染物質を確実に酸化することができる。
本発明の半導体装置の製造方法において、シュウ酸の濃度は、0.01%以上且つ3%以下であることが好ましい。このような構成とすることにより、酸化工程により形成された酸化銅を確実に除去することができる。
本発明の半導体装置の製造方法によれば、化学機械研磨を行った後に、銅配線の表面に凹状欠陥を発生させることなく、銅からなる配線間ブリッジ等の汚染物を確実に除去して、ショートや断線が生じない半導体装置を製造することが可能となる。
(第1の実施形態)
図1は本発明の第1の実施形態に係る半導体装置の製造方法の工程フローを示している。また、図2は化学機械研磨(CMP)工程の終了直後における半導体基板の断面を示している。以下にまず、本実施形態の銅(Cu)配線の形成方法について説明する。
半導体基板1の上に形成された配線間絶縁膜2をドライエッチングすることにより配線溝を形成した後、スパッタリングによってバリア膜3及びCuシード膜4を形成し、さらに電解めっきによって配線溝にCu膜5を埋め込む。Cu膜5をアニール処理した後、配線間絶縁膜2の上に形成された余剰のCu膜5をCMP工程によって除去することにより図2に示すようなCu配線6が形成される。
CMP工程の終了直後の基板表面には図2に示すように、研磨剤及び研磨屑等のパーティクル7並びに金属汚染物質8等の残留物や、Cu配線6の間を導通させる配線間ブリッジ9が存在しており、これらを除去する必要がある。特に配線間ブリッジ9は、Cu配線6の間をショートさせるため半導体製品の歩留り低下の原因となるので確実に除去する必要がある。
この配線間ブリッジ9及び残留物を除去するために、本実施形態においては図1に示すような過酸化水素水による酸化工程とシュウ酸による酸化物除去工程とを含む洗浄工程を実施する。以下に、洗浄工程について詳細に説明する。
図3は本実施形態の各工程における断面状態を工程順に示している。図3(a)に示すように、洗浄工程前の半導体基板1の表面にはCu配線6の間をショートさせるCuの薄膜である配線間ブリッジ9が、配線間絶縁膜2の上に形成されている。
まず、Cu配線6及び配線間ブリッジ9が形成されている半導体基板1を、純水により5秒間プレリンスすることにより半導体基板1の表面を親水化する。なお、プレリンスは500rpmの速度で回転させた半導体基板1に純水を毎分1.0Lの流速で注ぐことにより行う。
次に、500rpmの速度で回転させた半導体基板1に、濃度が1.0%の過酸化水素水を毎分1.0Lの流速で30秒間注ぐことにより酸化を行い、図3(b)に示すように、Cu配線6の表面及び配線間ブリッジ9を酸化して1nm〜5nmの均一な厚さの酸化銅(CuOx:但し、xは正の数である。)からなる酸化膜11を形成する。これにより、Cuの薄膜である配線間ブリッジ9は全体が酸化されて酸化銅となる。
次に、純水によりリンスを行った後、図3(c)に示すように酸化物除去工程として、500rpmの速度で回転させた半導体基板1に濃度が0.1%のシュウ酸溶液を毎分1.0Lの流速で30秒間注ぐ。シュウ酸は、金属結合しているCuとは錯体を形成しないが、酸化銅とはキレート錯体を形成するため、酸化されていないCu表面にダメージを与えることなく酸化膜11を溶解して除去できる。従って、Cu配線6の本体にはダメージを与えることなく完全に酸化されて酸化銅となっている配線間ブリッジ9を除去することができる。
次に、純水によりファイナルリンスを行い、さらに半導体基板1を1500rpmの速度で回転させることによりスピン乾燥を実施する。
以上の洗浄工程により、配線間のショートの原因となる配線間ブリッジを効率よく除去することができる。図4は、本実施形態の洗浄工程により半導体装置を製造した場合の配線間ブリッジの除去率を示している。オゾン水による酸化とフッ酸による酸化物除去とを行う従来の洗浄方法では除去率が75%であったのに対し、過酸化水素水による酸化とシュウ酸による酸化物除去とを行う本実施形態の洗浄方法では除去率が80%となり、良好な配線間ブリッジの除去率を示している。
なお、配線間ブリッジの除去率は、洗浄工程前後の半導体基板の表面に存在する配線間ブリッジの数を電子式パターン欠陥検査装置を用いて測定した結果から求めた。
また、本実施形態においてはCuの酸化を過酸化水素水により行っている。過酸化水素水の酸化還元電位は約0.3Vであり、オゾン水の酸化還元電位(約1.1V)と比べて低いため、温和な条件下でCu表面を酸化することができる。従って、Cuのイオン化による凹状欠陥の形成を防止して、制御された状態において酸化銅層の形成を行うことができる。
また、酸化されていないCuと反応するフッ酸ではなくシュウ酸を用いて酸化物除去を行うため、酸化されていないCuにはなんらダメージを与えることなく、酸化され酸化銅となった領域のみを除去することができる。
このため、Cu配線本体にはダメージを与えることなく配線間ブリッジを除去することができるので、配線間のショート及び配線の断線等がない半導体装置を製造することが可能となる。図5は光学式パターン欠陥検査装置を用いて求めた半導体基板表面の凹状欠陥の数量を示している。オゾン水とフッ酸とを用いる従来の方法では1000個以上の凹状欠陥が観察されたのに対し、本実施形態の方法によれば凹状欠陥は観察されず、Cu配線にダメージが生じていないことは明らかである。
なお、本実施形態において過酸化水素水の濃度を1%としたが、除去する配線間ブリッジ等の厚さに応じて適宜調整すればよく、0.1%以上且つ5%以下の範囲であればよい。また、シュウ酸溶液の濃度は、0.01%以上且つ3%以下の範囲であればよい。なお、シュウ酸洗浄処理時にはブラシを併用することにより異物をより効果的に除去することが可能となる。
また、本実施形態においては酸化処理及び酸化物除去処理の時間を30秒としたが、配線間ブリッジの生成状況等に応じて適宜変更すればよい。
さらに、過酸化水素水処理、シュウ酸処理、リンス及び乾燥を同一チャンバー内で連続して行うことにより、各工程間の搬送が不要となり、処理時間を最短化することが可能である。
また、洗浄工程を繰り返し行うことにより配線間ブリッジの除去率をさらに高くすることが可能である。
(第2の実施形態)
以下に本発明の第2の実施形態に係る半導体装置の製造方法について図を参照しながら第1の実施形態との差異のみについて説明を行う。
図6は本発明の第2の実施形態に係る半導体装置の製造方法の工程フローを示している。図6に示すように本実施形態においては、洗浄工程の前にシュウ酸による自然酸化物除去工程を実施している。
図7は本実施形態の各工程における断面の状態を工程順に示している。図7(a)に示すようにCMP工程後のCu配線6及び配線間ブリッジ9の表面には、厚さ1nm〜3nmの不均一な厚さの酸化銅からなる自然酸化膜12が形成されている。
このような自然酸化膜12が形成されているCu表面に対して過酸化水素水による酸化処理を行っても、既に酸化膜が形成されているためこれ以上Cu表面の酸化が進行しない。従って、シュウ酸による酸化物除去工程の後にも配線間ブリッジ9の酸化されていない部分は除去されずに残るので配線間にショートを引き起こす。
そこで、本実施形態においては図7(b)に示すように、洗浄工程の前にまずシュウ酸溶液による自然酸化膜除去工程を行い配線間ブリッジ9の表面に生成した自然酸化膜を除去する。これによりCu配線6及び配線間ブリッジ9の表面に酸化されていないCuが露出する。なお、自然酸化膜12の除去工程は、純水によるプレリンスを5秒間行い半導体基板1の表面を親水化した後、濃度が0.01%のシュウ酸溶液を毎分1.0Lの流速で30秒間半導体基板1に注ぐことにより行う。この際、半導体基板1を500rpmの速度で回転させることにより半導体基板1の表面全体にシュウ酸溶液が供給されるようにする。
続いて、第1の実施形態と同様に濃度が1.0%の過酸化水素水により半導体基板1を30秒間処理して、Cu配線6の表面及び配線間ブリッジ9を酸化し、均一な厚さの酸化銅からなる酸化膜11を形成する。これにより、図7(c)に示すように配線間ブリッジ9は完全に酸化されて酸化銅となる。
次に、図7(d)に示すように濃度が0.01%のシュウ酸溶液を用いて30秒間酸化物除去処理を行うことにより半導体基板1の表面から酸化銅を溶解して除去する。これにより、CMP工程において形成された配線間ブリッジ9は完全に除去され、ショートや断線がない半導体装置を製造することができる。
本実施形態の半導体装置の製造方法による配線間ブリッジの除去率を、第1の実施形態と同様に電子式パターン欠陥検査装置を使用して評価を行った結果を図4に示す。図4に示すように除去率は90%であり、第1の実施形態よりも高い除去率が得られた。これは、まず自然酸化膜を除去するため、その後の過酸化水素水による配線間ブリッジの酸化が効率よく行われるためであると考えられる。
また、図5は第1の実施形態と同様に光学式パターン欠陥検査装置を使用して凹状欠陥の数量を評価した結果を示しているが、第1の実施形態と同じく凹状欠陥の発生は認められなかった。
なお、本実施形態において過酸化水素水の濃度を1%としたが、除去する配線間ブリッジ等の厚さに応じて適宜調整すればよく、0.1%以上且つ5%以下の範囲であればよい。また、シュウ酸溶液の濃度は、0.01%以上且つ3%以下の範囲であればよい。なお、シュウ酸洗浄処理時にはブラシを併用することにより異物をより効果的に除去することが可能となる。
また、本実施形態においては自然酸化膜除去工程並びに酸化工程及び酸化物除去工程の時間をそれぞれ30秒としたが、自然酸化膜の生成状況及び配線間ブリッジの生成状況等に応じて適宜変更すればよい。
さらに、過酸化水素水処理、シュウ酸処理、リンス及び乾燥を同一チャンバー内で連続して行うことにより、各工程間の搬送が不要となり、処理時間を最短化することが可能である。
また、洗浄工程を繰り返し行うことにより配線間ブリッジの除去率をさらに高くすることが可能である。
本発明の半導体装置の製造方法は、化学機械研磨を行った後に、銅配線の表面に凹状欠陥を発生させることなく、銅からなる配線間ブリッジ等の汚染物を確実に除去して、ショートや断線が生じない半導体装置を製造できるため、半導体装置を製造する方法、特に、銅配線を形成する方法等として有用である。
第1の実施形態に係る半導体装置の製造方法の要部を示すフロー図である。 第1の実施形態に係る半導体装置の製造方法における洗浄工程前の半導体装置を示す断面図である。 第1の実施形態に係る半導体装置の製造方法における各工程を示す断面図である。 本発明に係る半導体装置の製造方法における配線間ブリッジ除去率を示すグラフである。 本発明に係る半導体装置の製造方法おける凹状欠陥発生数を示すグラフである。 第2の実施形態に係る半導体装置の製造方法の要部を示すフロー図である。 第2の実施形態に係る半導体装置の製造方法における各工程を示す断面図である。 配線間ブリッジの形態を示す平面図である。 Cu配線上の凹状欠陥を示す図であり、(a)は平面図であり、(b)は(a)のIXb−IXb線に沿った断面図である。
符号の説明
1 半導体基板
2 配線間絶縁膜
3 バリア膜
4 Cuシード膜
5 Cu膜
6 Cu配線
7 パーティクル
8 金属汚染
9 配線間ブリッジ
11 酸化膜
12 自然酸化膜
21 スクラッチ
22 凹状欠陥

Claims (5)

  1. 半導体基板の上に形成した銅からなる金属膜を化学機械研磨することにより、前記半導体基板の上に前記金属膜からなる配線を形成する配線工程と、
    前記配線工程において発生し且つ前記半導体基板の上に残存し、互いに隣接する前記配線間に不要な導通を生じさせる配線間ブリッジの表面に生成した自然酸化膜をシュウ酸により溶解して除去する自然酸化膜除去工程と、
    前記自然酸化膜除去工程よりも後に、前記配線間ブリッジを除去する洗浄工程とを備え、
    前記洗浄工程は、前記配線間ブリッジを過酸化水素水により酸化して酸化銅とする酸化工程と、
    前記酸化銅をシュウ酸により溶解して除去する酸化物除去工程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記洗浄工程は同一のチャンバ内において連続して行うことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記洗浄工程は、前記酸化工程と前記酸化物除去工程とを順次2回以上繰り返すことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記過酸化水素水の濃度は、0.1%以上且つ5%以下であることを特徴とする請求項1からのいずれか1項に記載の半導体装置の製造方法。
  5. 前記シュウ酸の濃度は、0.01%以上且つ3%以下であることを特徴とする請求項1からのいずれか1項に記載の半導体装置の製造方法。
JP2004245526A 2003-08-27 2004-08-25 半導体装置の製造方法 Expired - Fee Related JP3843112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004245526A JP3843112B2 (ja) 2003-08-27 2004-08-25 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003302590 2003-08-27
JP2004245526A JP3843112B2 (ja) 2003-08-27 2004-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005101575A JP2005101575A (ja) 2005-04-14
JP3843112B2 true JP3843112B2 (ja) 2006-11-08

Family

ID=34467203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004245526A Expired - Fee Related JP3843112B2 (ja) 2003-08-27 2004-08-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3843112B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105359257B (zh) * 2013-07-09 2018-03-06 三菱瓦斯化学株式会社 从由铟、镓、锌以及氧组成的氧化物(igzo)的表面清洗和去除含铜附着物的液体组合物以及使用了该液体组合物的igzo表面的清洗方法,以及利用该清洗方法清洗的基板

Also Published As

Publication number Publication date
JP2005101575A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
JP4221191B2 (ja) Cmp後洗浄液組成物
US7562662B2 (en) Cleaning solution and cleaning method of a semiconductor device
JP3667273B2 (ja) 洗浄方法および洗浄液
JP3111979B2 (ja) ウエハの洗浄方法
JP3003684B1 (ja) 基板洗浄方法および基板洗浄液
JP3307375B2 (ja) 半導体装置の製造方法
US6127282A (en) Method for removing copper residue from surfaces of a semiconductor wafer
CN1444259A (zh) 半导体器件的制造方法
KR100512500B1 (ko) 반도체 장치의 제조 방법
US6992006B2 (en) Method for fabricating semiconductor device
JP2006210778A (ja) 半導体装置の製造方法およびエッチング液
JPH07183264A (ja) 半導体基板の洗浄方法
JP3843112B2 (ja) 半導体装置の製造方法
JP2003510838A (ja) 化学機械研磨後に半導体ウエハを洗浄および処理するための方法
JP3925511B2 (ja) 半導体装置の製造方法
JP2005191034A (ja) 半導体装置の製造方法
JP3688650B2 (ja) 電子デバイスの製造方法
JP4086567B2 (ja) 半導体装置の製造方法
US20050247675A1 (en) Treatment of dies prior to nickel silicide formation
TW200305922A (en) Method of cleaning damascene structure of semiconductor wafer during fabrication of semiconductor device
JP4044296B2 (ja) 半導体装置の製造方法
TW424002B (en) A cleaning method after finishing polishing process of Cu interconnection
JP3680063B2 (ja) 半導体装置の製造方法
JP2004063735A (ja) 半導体装置の製造方法および製造装置
JPH04356927A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060811

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees