JP4044296B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4044296B2
JP4044296B2 JP2001082440A JP2001082440A JP4044296B2 JP 4044296 B2 JP4044296 B2 JP 4044296B2 JP 2001082440 A JP2001082440 A JP 2001082440A JP 2001082440 A JP2001082440 A JP 2001082440A JP 4044296 B2 JP4044296 B2 JP 4044296B2
Authority
JP
Japan
Prior art keywords
surface treatment
film
treatment
copper film
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001082440A
Other languages
English (en)
Other versions
JP2002275667A (ja
JP2002275667A5 (ja
Inventor
宜弘 魚住
美季江 宮里
崇人 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001082440A priority Critical patent/JP4044296B2/ja
Publication of JP2002275667A publication Critical patent/JP2002275667A/ja
Publication of JP2002275667A5 publication Critical patent/JP2002275667A5/ja
Application granted granted Critical
Publication of JP4044296B2 publication Critical patent/JP4044296B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Cleaning And De-Greasing Of Metallic Materials By Chemical Methods (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特に銅膜の表面処理に関する。
【0002】
【従来の技術】
銅(Cu)膜を加工してCu配線を形成する場合、加工によって生じた残留物等を除去するために、表面の清浄化処理を行う必要がある。例えば、配線をダマシン法で形成する場合の清浄化処理には、CuのCMP(化学的機械的研磨)後の清浄化処理や、ビア底のシードCu形成前の清浄化処理がある。
【0003】
CMP後の清浄化処理には、クエン酸やシュウ酸などの有機酸を主成分とした薬液を用いることが多い。これは、CuのCMPの原理が、スラリーに含まれているキレート剤によってCu表面にキレートを形成し、キレートをCuに対して選択的に研磨するものであることから、CMPによってCu表面に残留したCuのキレートを、クエン酸やシュウ酸などのキレートに変化させて除去する目的で行われる。
【0004】
また、ビア底の清浄化処理には、有機溶剤にNH4 Fを添加した有機F系と言われる薬液や、有機アミン系と言われるTMAH(水酸化テトラメチルアンモニウム:Tetramethylammonium hydroxide)のような有機アルカリに有機溶剤や界面活性剤などを添加した薬液を用いる場合が多い。これは、RIE(反応性イオンエッチング)によるビアホールの加工の際にビア内に飛び散ったCu(Cu酸化物)を除去したり、ビア底のCu表面に形成されたCu酸化膜やRIE残さであるシリコン酸化物等を除去する目的で行われる。
【0005】
しかしながら、無機酸・有機酸に拘わらず、酸処理されたCu表面には陰イオン成分が残りやすい。特にClやFなどのハロゲン成分が残留していると、Cuの酸化を促進してしまうという問題がある。この問題は、必ずしも酸に限ったものではなく、上述したような有機F系と言われている薬液でpHをアルカリ側に調整したものであっても、処理後にFが残留していることがわかっており、同様の問題がある。
【0006】
例えば、CMP後の清浄化処理後にCuが酸化してしまうと、Cu配線間がCu酸化膜などでつながってリークの原因になったり、極端な場合にはCu配線が全て酸化されて断線してしまうという問題も生じる。また、ビア底の清浄化処理後にCuが酸化してしまうと、ビアと下層配線との界面にCu酸化膜が介在することになり、ビア抵抗が高くなったりバラツキが大きくなったり、極端な場合には導通がとれなくなるという問題も生じる。
【0007】
また、有機アミン系の薬液は、Cu酸化物やシリコン酸化物などの残さの除去能力がもともと弱いため、ビアホール形成後のRIE残さ(シリコン酸化物など)がビアと下層配線との界面に残留してしまい、歩留まりが悪くなるという問題もある。
【0008】
また、CMP工程の後、アンモニア水処理を行い、その後に希フッ酸処理を行うという提案もなされているが(IEEE 00CH37059. 38th Annual International Reliability Physics Symposium, San Jose, California, 2000)、希フッ酸処理後に残留したFによってCuの酸化が促進されるという問題がある。
【0009】
一方、上述した有機酸、有機F系薬液、有機アミン系薬液等は、例えばゲート酸化膜形成の前洗浄に用いられるような薬液に比べて高価である。また、特殊な有機溶剤や有機系の界面活性剤などを使用した場合には、半導体装置の製造工場に設けられている通常の排液処理施設では処理することができず、新たな廃液処理施設が必要となる場合がある。施設を設置できない場合には、薬品製造メーカーに回収・廃棄を依頼しなければならず、さらにコストがかさむという問題がある。また、そのような特殊な薬品は地球環境に悪影響を与える可能性もあり、使用に注意を要するという問題もある。
【0010】
【発明が解決しようとする課題】
このように、Cu配線等の形成工程に際しては清浄化処理を行う必要があるが、従来の方法では十分な清浄化を行うことが困難であり、半導体装置の歩留まり悪化等の原因となっていた。また、清浄化処理に特殊な薬液を用いることから、半導体装置の製造コストが高くなり、また地球環境に悪影響を与えるといった問題があった。
【0011】
本発明は上記従来の課題に対してなされたものであり、Cu膜表面に対して効果的な表面処理を行うことができ、さらに製造コストや地球環境への悪影響を抑制することも可能な半導体装置の製造方法を提供することを目的としている。
【0012】
【課題を解決するための手段】
本発明に係る表面処理方法は、銅膜の表面に対して酸性の薬液によって第1の表面処理を行う工程と、前記第1の表面処理がなされた銅膜の表面に対してアルカリ性の薬液によって第2の表面処理を行う工程と、を備えたことを特徴とする。
【0013】
前記第1の表面処理は、銅化合物及びシリコン化合物の少なくとも一方を前記銅膜に対して選択的に除去する処理であることが好ましい。
【0014】
前記第2の表面処理は、前記第1の表面処理によって前記銅膜の表面に残留した陰イオン成分を除去する処理であることが好ましい。
【0015】
本発明によれば、まず酸性の薬液によって表面処理を行うことで、銅膜の表面及びその近傍に存在する銅化合物やシリコン化合物が除去され、銅膜の表面が清浄化される。このとき、酸性の薬液に含まれる酸の陰イオン成分が銅膜の表面に残留し、この陰イオン成分によって銅膜の表面が酸化されやすくなり、自然酸化膜の形成が助長される。そこで、アルカリ性の薬液によって表面処理を行うことで、アルカリ性の薬液に含まれるアルカリの陽イオン成分によって陰イオン成分が除去され、銅膜表面の酸化が抑制される。
【0016】
また、酸性の薬液にはHClやHF等の酸を、アルカリ性の薬液にはNH4 OH等のアルカリを用いることができるが、これらの酸やアルカリは一般的な半導体製造工程に広く用いられるものであるため、薬品自体安価であるとともに、従来からの通常の排液処理設備を利用することができ、半導体装置の製造コストを低減することができる。
【0017】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【0018】
図1、図2及び図3は、各種薬液を用いた処理後におけるCu膜表面の残留イオンの分析結果を示した図である。
【0019】
具体的には、直径200mmのシリコン基板上にスパッタリングによってCu膜を堆積し、堆積したCu膜に対して各種薬液によって以下のような各表面処理を行い、表面処理を行った各試料を145mlの純水に30min浸してCu膜表面に残留したイオン(Cl- 、F- 、NH4 + )を純水中に抽出し、これをICP/MS法によって分析した。
【0020】
(a)市販されているアルカリ側にpH調整された有機F系の薬液(ここでは有機F系1とする)による1分間の処理、
(b)市販されている酸側にpH調整された有機F系の薬液(ここでは有機F系2とする)による1分間の処理、
(c)市販されている有機アミン系の薬液による40秒間の処理、
(d)1wt%のHF溶液による15秒間の処理、
(e)0.2wt%のHCl溶液による15秒間の処理、
(f)0.2wt%のHCl溶液による15秒間の処理の後、1wt%のHF溶液による15秒間の処理(HCl/HFと表記)、
(g)0.2wt%のHCl溶液による15秒間の処理の後、1wt%のHF溶液による15秒間の処理、さらにその後、0.28wt%のNH4 OH溶液による5秒間の処理(HCl/HF/NH4 OHと表記)、
(h)0.2wt%のHCl溶液による15秒間の処理の後、1wt%のHF溶液による15秒間の処理、さらにその後、0.2wt%のCholine(コリン、水酸化2−ヒドロキシエチルトリメチルアンモニウム:2-Hydroxyethyltrimethylammonium hydroxide)溶液による5秒間の処理(HCl/HF/Cholineと表記)。
【0021】
図1に示すように、Cl- はHCl処理後やHCl/HF処理後に多く残留しており、このCu膜をクリーンルーム大気中に放置しておくと自然酸化膜の成長が速く、1時間もたたないうちに目視で確認できる程度に膜表面が黒くなってしまった。
【0022】
しかしながら、HCl/HF処理を行ったものでも、さらにNH4 OHやCholineによって処理を行うと、残留Cl- が劇的に低減できていることがわかる。また、HCl/HF/NH4 OH処理或いはHCl/HF/Choline処理後のCu膜は、約1年間放置しておいても目視では色の変化は見られず、薬液処理後のCu膜表面の自然酸化が抑制されることがわかった。
【0023】
図2に示すように、F- に関しては、HF処理後の残留F- が一番多く、次いで有機F系1と有機F系2がほぼ同程度残留していることがわかる。これらの処理後に大気中に1週間程度放置しておくと、Cl- の場合ほどではないが、表面がうっすら黒ずんでくることが確認された。これも、Cu膜表面の自然酸化によるものと思われる。HCl/HF処理を行ったものは、予想されたほどF- は残留しておらず、一旦HCl処理を行った後にHF処理を行っても、Cu表面に関してはあまり影響を与えないことがわかった。これは、残留Cl- の結果からも示されていると思われる。
【0024】
HCl/HF処理後に、NH4 OH或いはCholineなどのアルカリ処理を行うと、さらに残留F- 濃度を低減できることがわかった。Cl- やF- のような陰イオンがCu膜表面に残留していると、自然酸化を促進するため、極力表面上には残留させたくない。Cu膜に対して酸処理を行った後に、NH4 OHやCholineと言ったアルカリ処理を行うことで、残留イオン除去に非常に効果があることを、今回初めて発見した。
【0025】
しかしながら、アルカリ処理後にアルカリ陽イオンがCu膜表面に残留してしまっては、かえって逆効果になる可能性もある。そこで、各種処理後のCu膜表面に残留しているNH4 + イオンの分析も同時に行った。その結果、図3に示すように、NH4 OH処理やCholine処理を行った場合でも、Cu膜表面に残留しているNH4 + イオンの濃度は、他の処理とほとんど変わらず少ないことがわかった。従って、酸処理後にNH4 OHやCholineと言ったアルカリ処理を行っても、Cu表面にはアルカリ陽イオンはほとんど残留しないことがわかった。
【0026】
図4(a)〜図6(i)は、本発明による表面処理の適用例として、ダマシン法によってCu配線を形成する工程を示した工程断面図である。
【0027】
まず、図4(a)に示すように、半導体基板にMISトランジスタ等の半導体素子が形成された基板11上に、シリコン酸化膜(SiO2 膜)系の層間絶縁膜12を形成する。シリコン酸化膜系の絶縁膜としては、TEOS膜、F添加SiO2 膜、炭素を含む成分を添加して誘電率を下げたSiO2 膜等を用いる。層間絶縁膜12に配線用の溝を形成した後、全面にバリアメタル膜13及びメッキ処理のシード層となるシードCu膜14aをスパッタリング法によって順次形成する。さらに、図4(b)に示すように、Cuを主成分としたCu膜14をメッキ法によって全面に形成する。
【0028】
続いて、図4(c)に示すように、バリアメタル膜13及びCu膜14をCMP法によって研磨し、溝内に埋め込まれたCu膜14からなる下層Cu配線を形成する。CMP処理を行った後、上述したHCl/HF/NH4 OH処理或いはHCl/HF/Choline処理を行って、下層Cu配線14の表面を清浄化する。
【0029】
次に、図5(d)に示すように、全面にストッパー絶縁膜15を形成し、さらにシリコン酸化膜(SiO2 膜)系の層間絶縁膜16を形成する。シリコン酸化膜系の絶縁膜としては、TEOS膜、F添加SiO2 膜、炭素を含む成分を添加して誘電率を下げたSiO2 膜等を用いる。続いて、図5(e)に示すように、層間絶縁膜16をRIE法によってドライエッチングし、ビアホールとなる開口17及び配線用の溝18を形成する。さらに、図5(f)に示すように、ストッパー絶縁膜15をRIE法によってドライエッチングする。開口17及び溝18の形成の際に用いたマスク用のレジスト膜は、アッシングによって除去する。また、ストッパー絶縁膜15のRIEの際に残留したCF系の残さを除去し、側壁に飛び散ったCuを酸化させるために、RIE後にアッシングを行う。その後、上述したHCl/HF/NH4 OH処理或いはHCl/HF/Choline処理を行って、下層Cu配線14等の表面を清浄化する。
【0030】
次に、図6(g)に示すように、全面にバリアメタル膜19及びメッキ処理のシード層となるシードCu膜20aをスパッタリング法によって順次形成する。さらに、図6(h)に示すように、Cuを主成分としたCu膜20をメッキ法によって全面に形成する。続いて、図6(i)に示すように、バリアメタル膜19及びCu膜20をCMP法によって研磨し、開口17及び溝18内に埋め込まれたCu膜20からなる上層Cu配線を形成する。CMP処理を行った後、上述したHCl/HF/NH4 OH処理或いはHCl/HF/Choline処理を行って、下層Cu配線14の表面を清浄化する。
【0031】
本実施形態の効果を検証するため、上述したような工程において、バリアメタル及びシードCu膜のスパッタ前に、各種薬液(有機F系1、有機F系2、有機アミン系、HCl/HF/NH4 OH)を用いて下層Cu配線14に対する表面処理を行い、1.2Mビア・チェーン(ビア径0.185μm、ボーダーレスパターン)の歩留まり(スペック0〜10Ω)を調べた。その結果を図7に示す。
【0032】
図7からわかるように、比較例では、有機F系1処理は歩留まり0%、有機F系2処理は73%、有機アミン系処理は45%であった。ビア底の様子をTEM観察により解析したところ、下層Cu配線の表面に5〜10nm程度のCu酸化膜が存在していることがわかった。また、表面に形成された酸化膜の厚さも有機F系1>有機アミン系>有機F系2と、処理依存性があることがわかった。
【0033】
これに対して、HCl/HF/NH4 OH処理(30秒間の0.2%HCl処理、それに続く5秒間の1%HF処理、それに続く5秒間の0.28%NH4 OH処理)を行ったものは、96%という極めて高い歩留まりが得られた。また、TEM観察の結果、下層Cu配線表面に存在する酸化膜は非常に薄く1nm以下であった。
【0034】
上述した各薬液処理を行ってからバリアメタル膜及びシードCu膜をスパッタするまでの時間は約1日であり、ビア底の酸化膜厚等の違いは、薬液処理後の酸化膜の成長レートの違い、或いはもともとビア底に存在していた酸化膜の除去能力の違いによるものと考えられる。歩留まりがビア底に存在しているCu酸化膜の厚さに依存したような結果になっているため、Cu酸化膜をCuに対して選択的に除去し、その後の自然酸化を抑制する必要があることがわかった。
【0035】
また、各種薬液処理後におけるビア底のCu膜表面のSEM観察を行った(図8及び図9参照)。有機F系1で処理を行ったものは、図9に示すように、Cu膜表面が非常に荒れていることがわかった。有機F系2で処理を行ったものも、同様にCu膜表面が荒れていた。これに対して、HCl/HF/NH4 OH処理を行ったものは、図8に示すように、非常に平坦であることがわかった。ビア底が荒れているということは、電流の集中が起こり、EM耐性が低下する原因となる。本発明の方法を用いた場合には、Cu膜表面を非常に滑らかに仕上げることができ、EM特性を向上させることが可能である。なお、HCl/HF/Choline処理を行った場合にも、非常に平坦で滑らかな表面が得られることがわかった。
【0036】
本発明の実施形態においては、まず、HClやHFのような酸化力の弱い酸によって、Cu膜に対して選択的にCu化合物(Cu酸化物等)及びシリコン化合物(シリコン酸化物等)を除去することでCu膜表面を清浄化し、続いて、このような酸処理によってCu膜表面に残留した陰イオン成分(HClに起因するCl- イオン成分、HFに起因するF- イオン成分)をアルカリ処理によって除去することで、陰イオンによって促進されるCu膜表面の自然酸化を抑制できたものと考えられる。
【0037】
また、HCl処理を先に行い、続いてHF処理を行うことで、層間絶縁膜の側壁も以下のように清浄化することができる。
【0038】
すなわち、RIEによってビアホール等を形成する際、下層Cu配線の表面がスパッタされてビアホール等の側壁(層間絶縁膜の側壁)にCuが飛び散るが、その後のアッシング処理によって側壁表面に付着したCuが酸化される。そこで、まず、Cu及びシリコン酸化物に対して選択的にCu酸化物をエッチング可能なHClによって処理を行い、シリコン酸化膜系の層間絶縁膜と下層Cu配線の両者に対して選択的にCu酸化物を除去する。このとき、下層Cu配線上に存在するCu化合物(特にCu酸化物)も除去される。続いて、Cuに対して選択的にシリコン酸化物をエッチング可能なHFによって処理を行い、側壁の表面部分(シリコン酸化膜系の層間絶縁膜)を下層Cu配線に対して選択的に少量エッチングすることで、RIEの際に側壁内部にまで打ち込まれたCuをリフトオフの原理によって除去する。このとき、下層Cu配線上に存在するシリコン化合物(特にシリコン酸化物)も除去される。
【0039】
最初からHF処理を行うと、Cu酸化物が存在する部分と存在しない部分とで側壁に凹凸が生じ、次工程でスパッタリング法によってバリアメタルやシードCuを開口内に埋め込む際に埋め込み不良が生じるおそれがあり、上述たような順序でHCl処理及びHF処理を行っている。
【0040】
なお、HCl/HF/アルカリ(NH4 OH或いはCholine)処理を行う際に、HCl→リンス→HF→リンス→アルカリの連続処理でもよいが、よりスループットを上げるために、HCl→HCl+HF→リンス→アルカリと言った連続処理にしても、同様の効果が得られることがわかった。具体的には、HCl/HF/NH4 OH処理、HCl/HCl+HF/NH4 OH処理、HCl/HF/Choline処理、HCl/HCl+HF/Choline処理のいずれも、95〜100%の高歩留まりが実現できることがわかった。
【0041】
また、HClの代りにHBrやHI、希釈したH2 SO4 などを用いても、Cu及びシリコン化合物(特にシリコン酸化物)に対して選択的にCu化合物(特にCu酸化物)をエッチング可能である。また、Cuに対するエッチングの選択性は薄れるが、HClの代りにHNO3 或いはH3 PO4 を用いることも可能である。また、上記の各薬液の2種類以上を混合した薬液を用いてもよい。
【0042】
また、アルカリ処理には、NaOHやKOHと言った金属水酸化物溶液でも同様の効果を得ることは可能であるが、金属イオンは製造される半導体装置に悪影響を及ぼす可能性があるため、NH4 OH、Choline、TMAHなどの金属元素を含まないものを用いることが好ましい。また、上記の各薬液の2種類以上を混合した薬液を用いてアルカリ処理を行うようにしてもよい。
【0043】
なお、上述した説明は主としてビアホール形成後の処理に関するものであったが、CMP後におけるCu膜表面の清浄化処理においても、上述した薬液処理を適用することで同様の効果を得ることができる。
【0044】
CMP後に残留しているCuキレート等の残さを除去するために、クエン酸処理を行って1週間程度放置すると、配線間でリークが発生するという問題があった。Cu膜のCMP後のおけるクエン酸処理やシュウ酸処理がCMP残さの除去に効果があることは知られているが、クエン酸処理やシュウ酸処理の後にCu膜表面が酸化されてリークの原因になっている可能性がある。
【0045】
そこで、クエン酸処理後のCu膜表面に、先の例と同様にしてHCl/HF/NH4 OH処理或いはHCl/HF/Choline処理を行い、1週間放置後に配線間リークを測定した。その結果、放置後の配線間リークは抑制され、効果があることが確認された。この場合も、基本的には先に示した例と同様、まずHCl処理によってCu及びシリコン化合物に対して選択的にCu化合物をエッチングし、続いてHF処理によってCuに対して選択的にシリコン酸化物をエッチングすることで、Cu膜表面を清浄化し、続いて、このような酸処理によってCu膜表面に残留した陰イオン成分をアルカリ処理によって除去することで、Cu膜表面の自然酸化を抑制できたものと考えられる。
【0046】
なお、このようなCMP後におけるCu膜表面の清浄化処理においても、HCl/HF/NH4 OH処理やHCl/HF/Choline処理の他、先に示した種々の薬液を用いた処理を適用することが可能である。
【0047】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【0048】
【発明の効果】
本発明によれば、銅膜の表面に対して酸性の薬液によって表面処理を行い、その後にアルカリ性の薬液によって表面処理を行うことで、銅膜の表面を十分に清浄化できるとともに自然酸化膜の形成を抑制することができ、信頼性や特性の向上をはかることが可能となる。
【図面の簡単な説明】
【図1】各種薬液を用いた表面処理後にCu膜表面に残留したClイオンの濃度についてその分析結果を示した図。
【図2】各種薬液を用いた表面処理後にCu膜表面に残留したFイオンの濃度についてその分析結果を示した図。
【図3】各種薬液を用いた表面処理後にCu膜表面に残留したNH4 イオンの濃度についてその分析結果を示した図。
【図4】本発明による表面処理の適用例として、ダマシン法によってCu配線を形成する工程の一部を示した工程断面図。
【図5】本発明による表面処理の適用例として、ダマシン法によってCu配線を形成する工程の一部を示した工程断面図。
【図6】本発明による表面処理の適用例として、ダマシン法によってCu配線を形成する工程の一部を示した工程断面図。
【図7】本発明に基づく表面処理によって得られるビアチェーンの歩留まりを比較例と対比して示した図。
【図8】本発明に基づく表面処理によって得られるビア底の状態を示した顕微鏡写真。
【図9】比較例の表面処理によって得られるビア底の状態を示した顕微鏡写真。
【符号の説明】
11…基板
12、16…層間絶縁膜
13、19…バリアメタル膜
14、20…Cu膜
15…ストッパー絶縁膜
17…開口
18…溝

Claims (9)

  1. 半導体基板の主面側に銅膜を形成する工程と、
    前記銅膜上に絶縁膜を形成する工程と、
    前記絶縁膜の一部を除去して凹部を形成することで前記銅膜の表面を露出させる工程と、
    前記露出した銅膜の表面に対して酸性の薬液によって第1の表面処理を行う工程と、
    前記第1の表面処理がなされた銅膜の表面に対してアルカリ性の薬液によって第2の表面処理を行う工程と、
    前記第1の表面処理と前記第2の表面処理との間にリンスを行う工程と、
    を備え
    前記第1の表面処理は、第1の酸性の薬液によって銅膜及びシリコン化合物に対して選択的に銅化合物を除去する工程と、その後に第2の酸性の薬液によって銅膜に対して選択的にシリコン化合物を除去する工程と、を有する
    ことを特徴とする半導体装置の製造方法。
  2. 半導体基板の主面側に凹部を有する絶縁膜を形成する工程と、
    前記凹部内及び前記絶縁膜上に銅膜を形成する工程と、
    前記銅膜を研磨することで前記凹部内に選択的に銅膜を残置させる工程と、
    前記凹部内に残置した銅膜の表面に対して酸性の薬液によって第1の表面処理を行う工程と、
    前記第1の表面処理がなされた銅膜の表面に対してアルカリ性の薬液によって第2の表面処理を行う工程と、
    前記第1の表面処理と前記第2の表面処理との間にリンスを行う工程と、
    を備え
    前記第1の表面処理は、第1の酸性の薬液によって銅膜及びシリコン化合物に対して選択的に銅化合物を除去する工程と、その後に第2の酸性の薬液によって銅膜に対して選択的にシリコン化合物を除去する工程と、を有する
    ことを特徴とする半導体装置の製造方法。
  3. 半導体基板の主面側に銅膜を形成する工程と、
    前記銅膜上にシリコン酸化膜系の絶縁膜を形成する工程と、
    前記絶縁膜の一部を除去して凹部を形成することで前記銅膜の表面を露出させる工程と、
    前記露出した銅膜の表面及び前記凹部の側壁表面に対してHFを含む酸性の薬液によって第1の表面処理を行う工程と、
    前記第1の表面処理がなされた銅膜の表面及び凹部の側壁表面に対してアルカリ性の薬液によって第2の表面処理を行う工程と、
    前記第1の表面処理と前記第2の表面処理との間にリンスを行う工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  4. 半導体基板の主面側に凹部を有するシリコン酸化膜系の絶縁膜を形成する工程と、
    前記凹部内及び前記絶縁膜上に銅膜を形成する工程と、
    前記銅膜を研磨することで前記凹部内に選択的に銅膜を残置させる工程と、
    前記凹部内に残置した銅膜の表面及び露出した前記絶縁膜の表面に対してHFを含む酸性の薬液によって第1の表面処理を行う工程と、
    前記第1の表面処理がなされた銅膜の表面及び絶縁膜の表面に対してアルカリ性の薬液によって第2の表面処理を行う工程と、
    前記第1の表面処理と前記第2の表面処理との間にリンスを行う工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  5. 前記第2の表面処理は、前記第1の表面処理によって前記銅膜の表面に残留した陰イオン成分を除去する処理である
    ことを特徴とする請求項1乃至4のいずれかに記載の表面処理方法。
  6. 前記アルカリ性の薬液は、金属元素以外の元素で構成されたアルカリを含む
    ことを特徴とする請求項1乃至4のいずれかに記載の表面処理方法。
  7. 前記アルカリ性の薬液は、NH4 OH又はCholineを含む
    ことを特徴とする請求項1乃至4のいずれかに記載の表面処理方法。
  8. 前記第1の酸性の薬液はHClを含み、前記第2の酸性の薬液はHFを含む
    ことを特徴とする請求項1又は2に記載の表面処理方法。
  9. 前記第1の酸性の薬液はHClを含み、前記第2の酸性の薬液はHCl及びHFを含む
    ことを特徴とする請求項1又は2に記載の表面処理方法。
JP2001082440A 2001-03-22 2001-03-22 半導体装置の製造方法 Expired - Lifetime JP4044296B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001082440A JP4044296B2 (ja) 2001-03-22 2001-03-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001082440A JP4044296B2 (ja) 2001-03-22 2001-03-22 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2002275667A JP2002275667A (ja) 2002-09-25
JP2002275667A5 JP2002275667A5 (ja) 2005-08-25
JP4044296B2 true JP4044296B2 (ja) 2008-02-06

Family

ID=18938386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001082440A Expired - Lifetime JP4044296B2 (ja) 2001-03-22 2001-03-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4044296B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734090B2 (ja) 2005-10-31 2011-07-27 株式会社東芝 半導体装置の製造方法
TWI467675B (zh) * 2011-04-25 2015-01-01 Air Prod & Chem 用於改善打線製程的引線架清潔方法

Also Published As

Publication number Publication date
JP2002275667A (ja) 2002-09-25

Similar Documents

Publication Publication Date Title
US6627550B2 (en) Post-planarization clean-up
JP4221191B2 (ja) Cmp後洗浄液組成物
KR100672933B1 (ko) 세정 용액 및 이를 이용한 반도체 소자의 세정 방법
US6129091A (en) Method for cleaning silicon wafers with deep trenches
JP3039493B2 (ja) 基板の洗浄方法及び洗浄溶液
US6265781B1 (en) Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
KR20010031262A (ko) 구리막을 폴리싱한 후 반도체기판을 세정하는 방법 및 장치
KR20000022908A (ko) 기판 세정방법 및 기판 세정액
JP2005347587A (ja) ドライエッチング後の洗浄液組成物および半導体装置の製造方法
JP4010819B2 (ja) 半導体装置の製造方法
KR100729972B1 (ko) 화학적 기계적 연마 후 반도체 웨이퍼를 세정 및 처리하기 위한 방법
US6992006B2 (en) Method for fabricating semiconductor device
JP4044296B2 (ja) 半導体装置の製造方法
US20070181532A1 (en) Cmp clean process for high performance copper/low-k devices
JP3688650B2 (ja) 電子デバイスの製造方法
US20010051597A1 (en) Cleaning solution for use in metal residue removal and a semiconductor device manufacturing method for executing cleaning by using the cleaning solution after cmp
US20060175297A1 (en) Metallization method for a semiconductor device and post-CMP cleaning solution for the same
JP4086567B2 (ja) 半導体装置の製造方法
JP3925511B2 (ja) 半導体装置の製造方法
TWI309432B (en) Method of eliminating galvanic corrosion in copper cmp
JP2005210075A (ja) 半導体ウエハの洗浄方法
JP3843112B2 (ja) 半導体装置の製造方法
JPH11243073A (ja) シリコンウエーハを液中で保管する方法
JPH11176777A (ja) 半導体装置の製造方法
KR20030057891A (ko) 반도체 소자의 세정 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071115

R151 Written notification of patent or utility model registration

Ref document number: 4044296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term