JPH11176777A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11176777A JPH11176777A JP9341314A JP34131497A JPH11176777A JP H11176777 A JPH11176777 A JP H11176777A JP 9341314 A JP9341314 A JP 9341314A JP 34131497 A JP34131497 A JP 34131497A JP H11176777 A JPH11176777 A JP H11176777A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- semiconductor substrate
- film
- semiconductor device
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Abstract
(57)【要約】
【課題】 層間絶縁膜を有する半導体基板上に金属配線
を形成する工程において、化学的機械的研磨が行なわれ
た半導体基板に残留する金属イオンを確実に除去する。 【解決手段】 半導体基板１に対して化学的機械的研磨
を行い、その後、化学的機械的研磨によって半導体基板
１に残留するＦｅイオンの除去効果をもつ洗浄液を用い
ることにより、研磨済みの半導体基板１を洗浄する。
を形成する工程において、化学的機械的研磨が行なわれ
た半導体基板に残留する金属イオンを確実に除去する。 【解決手段】 半導体基板１に対して化学的機械的研磨
を行い、その後、化学的機械的研磨によって半導体基板
１に残留するＦｅイオンの除去効果をもつ洗浄液を用い
ることにより、研磨済みの半導体基板１を洗浄する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に金属配線形成方法に関する。
方法に関し、特に金属配線形成方法に関する。
【０００２】
【従来の技術】特開平６−１９６４６１号公報に開示さ
れた従来例の技術では、最終研磨後のシリコンウェハー
をＮＨ3とＨ2Ｏ2とを含有する水溶液を用いて前段階処
理を行った後、１〜１０ｗｔ％のクエン酸と０．２〜２
ｗｔ％のＨＣ１とを含有する水溶液を用いて洗浄を行っ
ていた。
れた従来例の技術では、最終研磨後のシリコンウェハー
をＮＨ3とＨ2Ｏ2とを含有する水溶液を用いて前段階処
理を行った後、１〜１０ｗｔ％のクエン酸と０．２〜２
ｗｔ％のＨＣ１とを含有する水溶液を用いて洗浄を行っ
ていた。
【０００３】特開平７−３３５５９７号公報に開示され
た従来例の技術では図４に示すように、試料台１１上に
半導体基板１２を載置し、半導体基板１２を回転させつ
つブラシ１３により半導体基板１２を研磨し、その後、
研磨により層間絶縁膜の平坦化した半導体基板（以下、
ウェハーという）１２の表面をフッ化アンモニウム、硝
酸、あるいは、ふっ酸の少なくとも１つ以上の薬液を用
いることにより洗浄を行っていた。
た従来例の技術では図４に示すように、試料台１１上に
半導体基板１２を載置し、半導体基板１２を回転させつ
つブラシ１３により半導体基板１２を研磨し、その後、
研磨により層間絶縁膜の平坦化した半導体基板（以下、
ウェハーという）１２の表面をフッ化アンモニウム、硝
酸、あるいは、ふっ酸の少なくとも１つ以上の薬液を用
いることにより洗浄を行っていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来例の技術では、ウェハーの表面に残った金属イオ
ンが汚染源となり、下地工程のウェハーを汚染して半導
体の歩留まり低下を引き起こしてしまうという問題があ
る。
た従来例の技術では、ウェハーの表面に残った金属イオ
ンが汚染源となり、下地工程のウェハーを汚染して半導
体の歩留まり低下を引き起こしてしまうという問題があ
る。
【０００５】その理由は、配線形成のための研磨にＦｅ
系酸化剤を用いたアルミナ粒子スラリーを使用してお
り、研磨後の洗浄工程後にＦｅイオンがウェハー上に残
留していると、半導体装置の製造ラインが下地工程と上
地工程とが共存する半導体製造ラインでは、ウェハー表
面に残った金属イオンが汚染源となり下地工程のウェハ
ーを汚染してしまうためである。
系酸化剤を用いたアルミナ粒子スラリーを使用してお
り、研磨後の洗浄工程後にＦｅイオンがウェハー上に残
留していると、半導体装置の製造ラインが下地工程と上
地工程とが共存する半導体製造ラインでは、ウェハー表
面に残った金属イオンが汚染源となり下地工程のウェハ
ーを汚染してしまうためである。
【０００６】また、下地に対するダメージを与えてしま
うという問題がある。
うという問題がある。
【０００７】その理由は、研磨後の洗浄液としてふっ酸
のような酸化物の溶解性の高い溶液を用いると、下地酸
化膜をエッチングしてウェハー表面の金属イオンを除去
することとなるが、その反面、金属配線のバリア膜のＴ
ｉ膜も溶解しエッチングしてしまう。そのため、配線下
地のバリア膜は除去され導通不良が起こり、半導体装置
の歩留まり低下を引き起こしてしまうためである。
のような酸化物の溶解性の高い溶液を用いると、下地酸
化膜をエッチングしてウェハー表面の金属イオンを除去
することとなるが、その反面、金属配線のバリア膜のＴ
ｉ膜も溶解しエッチングしてしまう。そのため、配線下
地のバリア膜は除去され導通不良が起こり、半導体装置
の歩留まり低下を引き起こしてしまうためである。
【０００８】本発明の目的は、メタルの化学的機械的研
磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ，以下ＣＭＰという）工程の後に行われる
洗浄工程においてウェハー表面のＦｅ系金属イオンの除
去効果をもつ洗浄液を用いることにより、信頼性の向上
と歩留まりの向上を達成できる半導体装置の製造方法を
提供することにある。
磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ，以下ＣＭＰという）工程の後に行われる
洗浄工程においてウェハー表面のＦｅ系金属イオンの除
去効果をもつ洗浄液を用いることにより、信頼性の向上
と歩留まりの向上を達成できる半導体装置の製造方法を
提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、層間絶縁膜
を有する半導体基板上に金属配線を形成する工程を少な
くとも含む半導体装置の製造方法であって、前記半導体
基板に対して化学的機械的研磨を行い、その後、前記化
学的機械的研磨によって半導体基板に残留する金属イオ
ンに対してキレート効果をもつ洗浄液を用いることによ
り、前記研磨済みの半導体基板を洗浄するものである。
め、本発明に係る半導体装置の製造方法は、層間絶縁膜
を有する半導体基板上に金属配線を形成する工程を少な
くとも含む半導体装置の製造方法であって、前記半導体
基板に対して化学的機械的研磨を行い、その後、前記化
学的機械的研磨によって半導体基板に残留する金属イオ
ンに対してキレート効果をもつ洗浄液を用いることによ
り、前記研磨済みの半導体基板を洗浄するものである。
【００１０】また、前記金属イオンは、Ｆｅイオンであ
る。
る。
【００１１】また、前記金属イオンに対してキレート効
果をもつ洗浄液は、しゅう酸、ポリアミノカルボン酸、
キレート剤添加クエン酸のうち少なくとも１つを含有す
るものである。
果をもつ洗浄液は、しゅう酸、ポリアミノカルボン酸、
キレート剤添加クエン酸のうち少なくとも１つを含有す
るものである。
【００１２】また、前記Ｆｅイオン除去効果をもつ洗浄
液に含まれる、しゅう酸、ポリアミノカルボン酸、キレ
ート剤添加クエン酸の濃度は、１ｗｔ％〜３０ｗｔ％の
範囲に設定されたものである。
液に含まれる、しゅう酸、ポリアミノカルボン酸、キレ
ート剤添加クエン酸の濃度は、１ｗｔ％〜３０ｗｔ％の
範囲に設定されたものである。
【００１３】また、前記Ｆｅイオンの含有する研磨剤と
して、アルミナ粒子にＦｅ系酸化剤が含有する研磨剤を
用いるものである。
して、アルミナ粒子にＦｅ系酸化剤が含有する研磨剤を
用いるものである。
【００１４】また、前記Ｆｅイオンの含有する研磨剤と
して、シリカ系粒子にＦｅ系酸化剤が含有する研磨剤を
用いるものである。
して、シリカ系粒子にＦｅ系酸化剤が含有する研磨剤を
用いるものである。
【００１５】本発明によれば、メタルの化学的機械的研
磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ，ＣＭＰ）工程にてＦｅイオンで汚染され
たウェハーの洗浄工程おいて、Ｆｅイオンに対してキレ
ート効果をもつ、しゅう酸，キレート剤添加クエン酸，
ポリアミノカルボン酸のうち少なくとも１つを含有する
洗浄液を用いて洗浄を行う。
磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ，ＣＭＰ）工程にてＦｅイオンで汚染され
たウェハーの洗浄工程おいて、Ｆｅイオンに対してキレ
ート効果をもつ、しゅう酸，キレート剤添加クエン酸，
ポリアミノカルボン酸のうち少なくとも１つを含有する
洗浄液を用いて洗浄を行う。
【００１６】本発明を実施することによって、埋め込み
金属配線形成時のＣＭＰ法による研磨で汚染されたウェ
ハー表面の金属イオンを除去することができる。
金属配線形成時のＣＭＰ法による研磨で汚染されたウェ
ハー表面の金属イオンを除去することができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１８】（実施形態）図１は、本発明の一実施形態
に係る半導体装置の製造方法を工程順に説明する断面図
である。
に係る半導体装置の製造方法を工程順に説明する断面図
である。
【００１９】図１に示すように本発明の一実施形態に係
る半導体装置の製造方法は、層間絶縁膜形成工程と、プ
ラグ形成工程と、洗浄工程とを有している。
る半導体装置の製造方法は、層間絶縁膜形成工程と、プ
ラグ形成工程と、洗浄工程とを有している。
【００２０】前記層間絶縁膜形成工程は、第１の金属配
線３が形成された半導体基板１上に第１の層間絶縁膜４
を堆積形成する処理を行う工程であり、前記プラグ形成
工程は、層間絶縁膜４にビアホール５を開口して導電膜
を埋め込み、Ｆｅイオンを含むアルミナ粒子の研磨剤を
用いた化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈ
ａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，ＣＭＰ）法でプラ
グを形成する処理を行う工程である。さらに、前記洗浄
工程は、Ｆｅイオンに対してキレート効果をもつ洗浄液
を用いて半導体基板１を洗浄する処理を行う工程であ
る。
線３が形成された半導体基板１上に第１の層間絶縁膜４
を堆積形成する処理を行う工程であり、前記プラグ形成
工程は、層間絶縁膜４にビアホール５を開口して導電膜
を埋め込み、Ｆｅイオンを含むアルミナ粒子の研磨剤を
用いた化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈ
ａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，ＣＭＰ）法でプラ
グを形成する処理を行う工程である。さらに、前記洗浄
工程は、Ｆｅイオンに対してキレート効果をもつ洗浄液
を用いて半導体基板１を洗浄する処理を行う工程であ
る。
【００２１】次に、本発明の一実施形態に係る半導体装
置の製造方法を図１により詳細に説明する。まず図１
（ａ）に示すように、層間絶縁膜形成工程では、第１の
金属配線３が形成された半導体基板（ウェハー）１上に
第１の層間絶縁膜４を堆積形成する処理を行う。
置の製造方法を図１により詳細に説明する。まず図１
（ａ）に示すように、層間絶縁膜形成工程では、第１の
金属配線３が形成された半導体基板（ウェハー）１上に
第１の層間絶縁膜４を堆積形成する処理を行う。
【００２２】次に、プラグ形成工程では、図１（ｂ）に
示すように層間絶縁膜４にビアホール５を開口して導電
膜を埋め込み、さらに図１（ｃ）に示すようにＦｅイオ
ンを含むアルミナ粒子の研磨剤を用いた化学的機械的研
磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ，ＣＭＰ）法による研磨を行いプラグ５ａ
を形成する処理を行う。
示すように層間絶縁膜４にビアホール５を開口して導電
膜を埋め込み、さらに図１（ｃ）に示すようにＦｅイオ
ンを含むアルミナ粒子の研磨剤を用いた化学的機械的研
磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ，ＣＭＰ）法による研磨を行いプラグ５ａ
を形成する処理を行う。
【００２３】さらに、洗浄工程では、前記プラグ形成工
程を経てプラグ５ａが形成されたウェハー１を、Ｆｅイ
オンに対してキレート効果をもつ洗浄液を用いて洗浄す
る処理を行う。
程を経てプラグ５ａが形成されたウェハー１を、Ｆｅイ
オンに対してキレート効果をもつ洗浄液を用いて洗浄す
る処理を行う。
【００２４】以上のように本発明の実施形態によれば、
メタルの化学的機械的研磨法にてＦｅイオンで汚染され
たウェハー１の洗浄工程において、Ｆｅイオンに対して
キレート効果をもつ、しゅう酸，キレート剤添加クエン
酸，ポリアミノカルボン酸のうち少なくとも１つを含有
する洗浄液を用いて洗浄を行うため、埋め込み金属配線
形成時に汚染されたウェハー１表面の金属イオンを除去
することができる。
メタルの化学的機械的研磨法にてＦｅイオンで汚染され
たウェハー１の洗浄工程において、Ｆｅイオンに対して
キレート効果をもつ、しゅう酸，キレート剤添加クエン
酸，ポリアミノカルボン酸のうち少なくとも１つを含有
する洗浄液を用いて洗浄を行うため、埋め込み金属配線
形成時に汚染されたウェハー１表面の金属イオンを除去
することができる。
【００２５】（実施例１）次に本発明の一実施形態の具
体例を実施例１として図１に基づいて説明する。まず図
１（ａ）に示すように、第１の金属配線３が形成された
ウェハー１上に第１の層間絶縁膜４を形成し、層間絶縁
膜４を平坦化する。２はシリコン酸化膜である。
体例を実施例１として図１に基づいて説明する。まず図
１（ａ）に示すように、第１の金属配線３が形成された
ウェハー１上に第１の層間絶縁膜４を形成し、層間絶縁
膜４を平坦化する。２はシリコン酸化膜である。
【００２６】次に図１（ｂ）に示すように、ウェハー１
上の層間絶縁膜４を平坦化した後、層間絶縁膜４にビア
ホール５を開口し、基板全面に、密着層として窒化チタ
ン膜６を５００Å成膜し、続いて窒化チタン膜６上にタ
ングステン膜７を５０００Å順次堆積成膜する。
上の層間絶縁膜４を平坦化した後、層間絶縁膜４にビア
ホール５を開口し、基板全面に、密着層として窒化チタ
ン膜６を５００Å成膜し、続いて窒化チタン膜６上にタ
ングステン膜７を５０００Å順次堆積成膜する。
【００２７】次に、アルミナ粒子濃度５ｗｔ％に酸化剤
としてＦｅ2（ＮＯ3）3（硝酸第２鉄）を用いたアルミ
ナ粒子スラリーを用いＣＭＰ法でタングステン膜７と窒
化チタン膜６を全面研磨し、層間絶縁膜４のビアホール
５内に、タングステン膜７及び窒化チタン膜６からなる
プラグ５ａを形成する。
としてＦｅ2（ＮＯ3）3（硝酸第２鉄）を用いたアルミ
ナ粒子スラリーを用いＣＭＰ法でタングステン膜７と窒
化チタン膜６を全面研磨し、層間絶縁膜４のビアホール
５内に、タングステン膜７及び窒化チタン膜６からなる
プラグ５ａを形成する。
【００２８】次に、タングステン膜７及び窒化チタン膜
６をＣＭＰ法にて研磨してプラグ５ａが形成されたウェ
ハー１の表面に対して、Ｆｅイオン除去効果の優れた洗
浄液濃度１０ｗｔ％のしゅう酸を用いてブラシによるス
クラブ洗浄を行う。
６をＣＭＰ法にて研磨してプラグ５ａが形成されたウェ
ハー１の表面に対して、Ｆｅイオン除去効果の優れた洗
浄液濃度１０ｗｔ％のしゅう酸を用いてブラシによるス
クラブ洗浄を行う。
【００２９】さらに、図１（ｃ）に示すように、ウェハ
ー１の表面に窒化チタン膜５００ÅとＡ１−Ｃｕ膜４５
００Åを連続にスパッタし、第２の金属配線８を形成す
る。第２の金属配線８は、プラグ５ａを介して下層の第
１の金属配線３に導通接続される。
ー１の表面に窒化チタン膜５００ÅとＡ１−Ｃｕ膜４５
００Åを連続にスパッタし、第２の金属配線８を形成す
る。第２の金属配線８は、プラグ５ａを介して下層の第
１の金属配線３に導通接続される。
【００３０】なお、図１に示す本発明の実施例１では、
Ｆｅイオン除去効果の優れた洗浄液として濃度１０ｗｔ
％のしゅう酸を用いたが、その濃度は１ｗｔ％〜３０ｗ
ｔ％の範囲であれば同様な効果を得ることができる。ま
た、Ｆｅイオンの含有する研磨剤として、アルミナ粒子
にＦｅ系酸化剤（硝酸第２鉄）を用いたが、シリカ系粒
子にＦｅイオンの含有している研磨剤を用いても同様の
効果を得ることができる。
Ｆｅイオン除去効果の優れた洗浄液として濃度１０ｗｔ
％のしゅう酸を用いたが、その濃度は１ｗｔ％〜３０ｗ
ｔ％の範囲であれば同様な効果を得ることができる。ま
た、Ｆｅイオンの含有する研磨剤として、アルミナ粒子
にＦｅ系酸化剤（硝酸第２鉄）を用いたが、シリカ系粒
子にＦｅイオンの含有している研磨剤を用いても同様の
効果を得ることができる。
【００３１】また、図１に示す本発明の実施例１では、
密着層６として膜厚が５００Åの窒化チタン膜を用いた
が、その膜厚は２５０〜５００Åの範囲であればよく、
窒化チタン膜とチタン膜の積層でも同様の効果を得るこ
とができる。さらに、基板全面に成膜したタングステン
膜７の膜厚は５０００Åとしたが、その膜厚は４０００
〜８０００Åの範囲であればよい。また、ＣＭＰ法の研
磨条件は、基板を保持する定盤の回転数が１０〜７０ｒ
ｐｍ、研磨用ブラシを保持するキャリアの回転数が１０
〜７０ｒｐｍ、研磨時に基板に加わる荷重が２〜８ｐｓ
ｉ、裏面荷重が０〜４ｐｓｉ、スラリー（研磨剤）の流
量が５０〜２００ｃｃ／ｍｉｎの範囲であればよい。
密着層６として膜厚が５００Åの窒化チタン膜を用いた
が、その膜厚は２５０〜５００Åの範囲であればよく、
窒化チタン膜とチタン膜の積層でも同様の効果を得るこ
とができる。さらに、基板全面に成膜したタングステン
膜７の膜厚は５０００Åとしたが、その膜厚は４０００
〜８０００Åの範囲であればよい。また、ＣＭＰ法の研
磨条件は、基板を保持する定盤の回転数が１０〜７０ｒ
ｐｍ、研磨用ブラシを保持するキャリアの回転数が１０
〜７０ｒｐｍ、研磨時に基板に加わる荷重が２〜８ｐｓ
ｉ、裏面荷重が０〜４ｐｓｉ、スラリー（研磨剤）の流
量が５０〜２００ｃｃ／ｍｉｎの範囲であればよい。
【００３２】（実施例２）次に本発明の実施例２を図２
に基づいて説明する。まず図２（ａ）に示すように、第
１の金属配線３が形成されたウェハー１上に第１の層間
絶縁膜４を形成し、層間絶縁膜４を平坦化する。
に基づいて説明する。まず図２（ａ）に示すように、第
１の金属配線３が形成されたウェハー１上に第１の層間
絶縁膜４を形成し、層間絶縁膜４を平坦化する。
【００３３】次に図２（ｂ）に示すように、ウェハー１
上の層間絶縁膜４を平坦化した後、層間絶縁膜４にビア
ホール５を開口し、基板全面に、密着層として窒化チタ
ン膜６を５００Å成膜し、続いて窒化チタン膜６上にタ
ングステン膜７を５０００Å順次堆積成膜する。
上の層間絶縁膜４を平坦化した後、層間絶縁膜４にビア
ホール５を開口し、基板全面に、密着層として窒化チタ
ン膜６を５００Å成膜し、続いて窒化チタン膜６上にタ
ングステン膜７を５０００Å順次堆積成膜する。
【００３４】次に、アルミナ粒子濃度５ｗｔ％に酸化剤
としてＦｅ2（ＮＯ3）3（硝酸第２鉄）を用いたアルミ
ナ粒子スラリーを用いＣＭＰ法でタングステン膜７と窒
化チタン膜６を全面研磨し、層間絶縁膜４のビアホール
５内に、タングステン膜７及び窒化チタン膜６からなる
プラグ５ａを形成する。
としてＦｅ2（ＮＯ3）3（硝酸第２鉄）を用いたアルミ
ナ粒子スラリーを用いＣＭＰ法でタングステン膜７と窒
化チタン膜６を全面研磨し、層間絶縁膜４のビアホール
５内に、タングステン膜７及び窒化チタン膜６からなる
プラグ５ａを形成する。
【００３５】次に、タングステン膜７及び窒化チタン膜
６をＣＭＰ法にて研磨してプラグ５ａが形成されたウェ
ハー１の表面に対して、Ｆｅイオン除去効果の優れた洗
浄液濃度１０ｗｔ％のポリアミノカルボン酸を用いてブ
ラシによるスクラブ洗浄を行う。
６をＣＭＰ法にて研磨してプラグ５ａが形成されたウェ
ハー１の表面に対して、Ｆｅイオン除去効果の優れた洗
浄液濃度１０ｗｔ％のポリアミノカルボン酸を用いてブ
ラシによるスクラブ洗浄を行う。
【００３６】さらに、図２（ｃ）に示すように、ウェハ
ー１の表面に窒化チタン膜５００ÅとＡ１−Ｃｕ膜４５
００Åを連続にスパッタし、第２の金属配線８を形成す
る。第２の金属配線８は、プラグ５ａを介して下層の第
１の金属配線３に導通接続される。
ー１の表面に窒化チタン膜５００ÅとＡ１−Ｃｕ膜４５
００Åを連続にスパッタし、第２の金属配線８を形成す
る。第２の金属配線８は、プラグ５ａを介して下層の第
１の金属配線３に導通接続される。
【００３７】なお、図２に示した本発明に係る実施例２
では、Ｆｅイオン除去効果の優れた洗浄液として濃度１
０ｗｔ％のポリアミノカルボン酸を用いたが、その濃度
は１ｗｔ％〜３０ｗｔ％の範囲であれば同様な効果を得
ることができる。また、Ｆｅイオンの含有する研磨剤と
してアルミナ粒子にＦｅ系酸化剤（硝酸第２鉄）を用い
たが、シリカ系粒子にＦｅイオンの含有している研磨剤
を用いても同様の効果を得ることができる。
では、Ｆｅイオン除去効果の優れた洗浄液として濃度１
０ｗｔ％のポリアミノカルボン酸を用いたが、その濃度
は１ｗｔ％〜３０ｗｔ％の範囲であれば同様な効果を得
ることができる。また、Ｆｅイオンの含有する研磨剤と
してアルミナ粒子にＦｅ系酸化剤（硝酸第２鉄）を用い
たが、シリカ系粒子にＦｅイオンの含有している研磨剤
を用いても同様の効果を得ることができる。
【００３８】また、密着層６として膜厚が５００Åの窒
化チタン膜を用いたが、その膜厚は２５０〜５００Åの
範囲であればよく、窒化チタン膜とチタン膜の積層でも
同様の効果を得ることができる。さらに、基板全面に成
膜したタングステン膜７の膜厚は５０００Åとしたが、
その膜厚は４０００〜８０００Åの範囲であればよい。
また、ＣＭＰ法の研磨条件は、基板を保持する定盤の回
転数が１０〜７０ｒｐｍ、研磨用ブラシを保持するキャ
リアの回転数が１０〜７０ｒｐｍ、研磨時に基板に加わ
る荷重が２〜８ｐｓｉ、裏面荷重が０〜４ｐｓｉ、スラ
リー（研磨剤）の流量が５０〜２００ｃｃ／ｍｉｎの範
囲であればよい。
化チタン膜を用いたが、その膜厚は２５０〜５００Åの
範囲であればよく、窒化チタン膜とチタン膜の積層でも
同様の効果を得ることができる。さらに、基板全面に成
膜したタングステン膜７の膜厚は５０００Åとしたが、
その膜厚は４０００〜８０００Åの範囲であればよい。
また、ＣＭＰ法の研磨条件は、基板を保持する定盤の回
転数が１０〜７０ｒｐｍ、研磨用ブラシを保持するキャ
リアの回転数が１０〜７０ｒｐｍ、研磨時に基板に加わ
る荷重が２〜８ｐｓｉ、裏面荷重が０〜４ｐｓｉ、スラ
リー（研磨剤）の流量が５０〜２００ｃｃ／ｍｉｎの範
囲であればよい。
【００３９】（実施例３）次に本発明の実施例３を図３
に基づいて説明する。まず図３（ａ）に示すように、第
１の金属配線３が形成されたウェハー１上に第１の層間
絶縁膜４を形成し、層間絶縁膜４を平坦化する。
に基づいて説明する。まず図３（ａ）に示すように、第
１の金属配線３が形成されたウェハー１上に第１の層間
絶縁膜４を形成し、層間絶縁膜４を平坦化する。
【００４０】次に図３（ｂ）に示すように、ウェハー１
上の層間絶縁膜４を平坦化した後、層間絶縁膜４にビア
ホール５を開口し、基板全面に、密着層として窒化チタ
ン膜６を５００Å成膜し、続いて窒化チタン膜６上にタ
ングステン膜７を５０００Å順次堆積成膜する。
上の層間絶縁膜４を平坦化した後、層間絶縁膜４にビア
ホール５を開口し、基板全面に、密着層として窒化チタ
ン膜６を５００Å成膜し、続いて窒化チタン膜６上にタ
ングステン膜７を５０００Å順次堆積成膜する。
【００４１】次に、アルミナ粒子濃度５ｗｔ％に酸化剤
としてＦｅ2（ＮＯ3）3（硝酸第２鉄）を用いたアルミ
ナ粒子スラリーを用いＣＭＰ法でタングステン膜７と窒
化チタン膜６を全面研磨し、層間絶縁膜４のビアホール
５内に、タングステン膜７及び窒化チタン膜６からなる
プラグ５ａを形成する。
としてＦｅ2（ＮＯ3）3（硝酸第２鉄）を用いたアルミ
ナ粒子スラリーを用いＣＭＰ法でタングステン膜７と窒
化チタン膜６を全面研磨し、層間絶縁膜４のビアホール
５内に、タングステン膜７及び窒化チタン膜６からなる
プラグ５ａを形成する。
【００４２】次に、タングステン膜７及び窒化チタン膜
６をＣＭＰ法にて研磨してプラグ５ａが形成されたウェ
ハー１の表面に対して、Ｆｅイオン除去効果の優れた洗
浄液濃度１０ｗｔ％のキレート剤含有のクエン酸を用い
てブラシによるスクラブ洗浄を行う。
６をＣＭＰ法にて研磨してプラグ５ａが形成されたウェ
ハー１の表面に対して、Ｆｅイオン除去効果の優れた洗
浄液濃度１０ｗｔ％のキレート剤含有のクエン酸を用い
てブラシによるスクラブ洗浄を行う。
【００４３】さらに、図３（ｃ）に示すように、ウェハ
ー１の表面に窒化チタン膜５００ÅとＡ１−Ｃｕ膜４５
００Åを連続にスパッタし、第２の金属配線８を形成す
る。第２の金属配線８は、プラグ５ａを介して下層の第
１の金属配線３に導通接続される。
ー１の表面に窒化チタン膜５００ÅとＡ１−Ｃｕ膜４５
００Åを連続にスパッタし、第２の金属配線８を形成す
る。第２の金属配線８は、プラグ５ａを介して下層の第
１の金属配線３に導通接続される。
【００４４】なお、図３に示した本発明に係る実施例３
では、Ｆｅイオン除去効果の優れた洗浄液として濃度１
０ｗｔ％のキレート剤含有のクエン酸を用いたが、その
濃度は１ｗｔ％〜３０ｗｔ％の範囲であれば同様な効果
を得ることができる。また、Ｆｅイオンの含有する研磨
剤としてアルミナ粒子にＦｅ系酸化剤（硝酸第２鉄）を
用いたが、シリカ系粒子にＦｅイオンの含有している研
磨剤を用いても同様の効果を得ることができる。
では、Ｆｅイオン除去効果の優れた洗浄液として濃度１
０ｗｔ％のキレート剤含有のクエン酸を用いたが、その
濃度は１ｗｔ％〜３０ｗｔ％の範囲であれば同様な効果
を得ることができる。また、Ｆｅイオンの含有する研磨
剤としてアルミナ粒子にＦｅ系酸化剤（硝酸第２鉄）を
用いたが、シリカ系粒子にＦｅイオンの含有している研
磨剤を用いても同様の効果を得ることができる。
【００４５】また、密着層６として膜厚が５００Åの窒
化チタン膜を用いたが、その膜厚は２５０〜５００Åの
範囲であればよく、窒化チタン膜とチタン膜の積層でも
同様の効果を得ることができる。さらに、基板全面に成
膜したタングステン膜７の膜厚は５０００Åとしたが、
その膜厚は４０００〜８０００Åの範囲であればよい。
また、ＣＭＰ法の研磨条件は、基板を保持する定盤の回
転数が１０〜７０ｒｐｍ、研磨用ブラシを保持するキャ
リアの回転数が１０〜７０ｒｐｍ、研磨時に基板に加わ
る荷重が２〜８ｐｓｉ、裏面荷重が０〜４ｐｓｉ、スラ
リー（研磨剤）の流量が５０〜２００ｃｃ／ｍｉｎの範
囲であればよい。
化チタン膜を用いたが、その膜厚は２５０〜５００Åの
範囲であればよく、窒化チタン膜とチタン膜の積層でも
同様の効果を得ることができる。さらに、基板全面に成
膜したタングステン膜７の膜厚は５０００Åとしたが、
その膜厚は４０００〜８０００Åの範囲であればよい。
また、ＣＭＰ法の研磨条件は、基板を保持する定盤の回
転数が１０〜７０ｒｐｍ、研磨用ブラシを保持するキャ
リアの回転数が１０〜７０ｒｐｍ、研磨時に基板に加わ
る荷重が２〜８ｐｓｉ、裏面荷重が０〜４ｐｓｉ、スラ
リー（研磨剤）の流量が５０〜２００ｃｃ／ｍｉｎの範
囲であればよい。
【００４６】
【発明の効果】以上説明したように本発明によれば、Ｃ
ＭＰ法により金属イオン特にＦｅイオンで汚染された半
導体基板を、しゅう酸、キレート剤添加クエン酸、ポリ
アミノカルボン酸のうち少なくとも１つを含有する洗浄
液を用いて洗浄するため、研磨後の半導体基板からＦｅ
イオンを除去することができる。しかも、半導体基板か
らＦｅイオンを除去する際に半導体基板にダメージを与
えることがない。
ＭＰ法により金属イオン特にＦｅイオンで汚染された半
導体基板を、しゅう酸、キレート剤添加クエン酸、ポリ
アミノカルボン酸のうち少なくとも１つを含有する洗浄
液を用いて洗浄するため、研磨後の半導体基板からＦｅ
イオンを除去することができる。しかも、半導体基板か
らＦｅイオンを除去する際に半導体基板にダメージを与
えることがない。
【００４７】その理由は、金属イオンに対してキレート
効果をもつ、しゅう酸、キレート剤添加クエン酸、ポリ
アミノカルボン酸を洗浄液として用いることにより、下
地にダメージを与えずにＦｅイオンのみを除去するため
である。
効果をもつ、しゅう酸、キレート剤添加クエン酸、ポリ
アミノカルボン酸を洗浄液として用いることにより、下
地にダメージを与えずにＦｅイオンのみを除去するため
である。
【００４８】さらに、Ｆｅイオンの除去により半導体製
造ライン内の汚染も防止することができ、デバイス特性
の向上と歩留まりの向上を図ることができる。
造ライン内の汚染も防止することができ、デバイス特性
の向上と歩留まりの向上を図ることができる。
【図１】本発明の実施例１を工程順に示す断面図であ
る。
る。
【図２】本発明の実施例２を工程順に示す断面図であ
る。
る。
【図３】本発明の実施例３を工程順に示す断面図であ
る。
る。
【図４】従来例を工程順に示す断面図である。
１ 半導体基板 ２ シリコン酸化膜 ３ 第１の金属配線 ４ 第１の層間絶縁膜 ５ ビアホール ６ 密着層 ７ タングステン膜
Claims (6)
- 【請求項１】 層間絶縁膜を有する半導体基板上に金属
配線を形成する工程を少なくとも含む半導体装置の製造
方法であって、 前記半導体基板に対して化学的機械的研磨を行い、その
後、前記化学的機械的研磨によって半導体基板に残留す
る金属イオンに対してキレート効果をもつ洗浄液を用い
ることにより、前記研磨済みの半導体基板を洗浄するこ
とをを特徴とする半導体装置の製造方法。 - 【請求項２】 前記金属イオンは、Ｆｅイオンであるこ
とを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項３】 前記金属イオンに対してキレート効果を
もつ洗浄液は、しゅう酸、ポリアミノカルボン酸、キレ
ート剤添加クエン酸のうち少なくとも１つを含有するも
のであることを特徴とする請求項１に記載の半導体装置
の製造方法。 - 【請求項４】 前記Ｆｅイオン除去効果をもつ洗浄液に
含まれる、しゅう酸、ポリアミノカルボン酸、キレート
剤添加クエン酸の濃度は、１ｗｔ％〜３０ｗｔ％の範囲
に設定されたものであることを特徴とする請求項２又は
３に記載の半導体装置の製造方法。 - 【請求項５】 前記Ｆｅイオンの含有する研磨剤とし
て、アルミナ粒子にＦｅ系酸化剤が含有する研磨剤を用
いることを特徴とする請求項２，３又は４に記載の半導
体装置の製造方法。 - 【請求項６】 前記Ｆｅイオンの含有する研磨剤とし
て、シリカ系粒子にＦｅ系酸化剤が含有する研磨剤を用
いることを特徴とする請求項２，３又は４に記載の半導
体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9341314A JPH11176777A (ja) | 1997-12-11 | 1997-12-11 | 半導体装置の製造方法 |
| TW087120558A TW396439B (en) | 1997-12-11 | 1998-12-10 | Manufacturing method of semiconductor device |
| CN98125269A CN1227403A (zh) | 1997-12-11 | 1998-12-11 | 半导体器件的制造方法 |
| KR1019980054456A KR19990063001A (ko) | 1997-12-11 | 1998-12-11 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9341314A JPH11176777A (ja) | 1997-12-11 | 1997-12-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11176777A true JPH11176777A (ja) | 1999-07-02 |
Family
ID=18345105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9341314A Pending JPH11176777A (ja) | 1997-12-11 | 1997-12-11 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH11176777A (ja) |
| KR (1) | KR19990063001A (ja) |
| CN (1) | CN1227403A (ja) |
| TW (1) | TW396439B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7413989B2 (en) | 2004-02-05 | 2008-08-19 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| JP2013041943A (ja) * | 2011-08-12 | 2013-02-28 | Toshiba Corp | 半導体装置の製造方法 |
-
1997
- 1997-12-11 JP JP9341314A patent/JPH11176777A/ja active Pending
-
1998
- 1998-12-10 TW TW087120558A patent/TW396439B/zh active
- 1998-12-11 KR KR1019980054456A patent/KR19990063001A/ko not_active Application Discontinuation
- 1998-12-11 CN CN98125269A patent/CN1227403A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7413989B2 (en) | 2004-02-05 | 2008-08-19 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| JP2013041943A (ja) * | 2011-08-12 | 2013-02-28 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1227403A (zh) | 1999-09-01 |
| TW396439B (en) | 2000-07-01 |
| KR19990063001A (ko) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165956A (en) | Methods and apparatus for cleaning semiconductor substrates after polishing of copper film | |
| US5478436A (en) | Selective cleaning process for fabricating a semiconductor device | |
| US6787473B2 (en) | Post-planarization clean-up | |
| US6265781B1 (en) | Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods | |
| US6593282B1 (en) | Cleaning solutions for semiconductor substrates after polishing of copper film | |
| US6303551B1 (en) | Cleaning solution and method for cleaning semiconductor substrates after polishing of cooper film | |
| JP3056431B2 (ja) | 研磨工程後処理用の洗浄溶液及びこれを用いた半導体素子の洗浄方法 | |
| JP3307375B2 (ja) | 半導体装置の製造方法 | |
| US6200899B1 (en) | Method of cleaning semiconductor wafers after CMP planarization | |
| US20060261041A1 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
| US6294027B1 (en) | Methods and apparatus for cleaning semiconductor substrates after polishing of copper film | |
| US6537381B1 (en) | Method for cleaning and treating a semiconductor wafer after chemical mechanical polishing | |
| US6479443B1 (en) | Cleaning solution and method for cleaning semiconductor substrates after polishing of copper film | |
| US20050048777A1 (en) | Method for fabricating semiconductor device | |
| JPH11176777A (ja) | 半導体装置の製造方法 | |
| US20060175297A1 (en) | Metallization method for a semiconductor device and post-CMP cleaning solution for the same | |
| JP3654884B2 (ja) | 配線構造の形成方法 | |
| JP2002246390A (ja) | 半導体集積回路装置の製造方法 | |
| JP2002313768A (ja) | 半導体装置の洗浄方法 | |
| JPH07201791A (ja) | ポリッシング後のウェーハ表面洗浄方法 | |
| JP2004063735A (ja) | 半導体装置の製造方法および製造装置 |