CN1227403A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1227403A
CN1227403A CN98125269A CN98125269A CN1227403A CN 1227403 A CN1227403 A CN 1227403A CN 98125269 A CN98125269 A CN 98125269A CN 98125269 A CN98125269 A CN 98125269A CN 1227403 A CN1227403 A CN 1227403A
Authority
CN
China
Prior art keywords
polishing
semiconductor substrate
ion
semiconductor device
cleaning fluid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98125269A
Other languages
English (en)
Inventor
钤木三惠子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1227403A publication Critical patent/CN1227403A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

在有层间绝缘膜的半导体衬底上形成金属布线的工序中,可可靠地去除因进行化学机械抛光而残留于半导体衬底上的金属离子。对半导体衬底1进行化学机械抛光,然后,用对因化学机械抛光而残留于半导体衬底1上的铁离子有清除效果的清洗液,清洗抛光过的半导体衬底1。

Description

半导体器件的制造方法
本发明涉及半导体器件的制造方法,特别涉及金属布线形成方法。
在特开平6-196461号公报中公开的现有技术例中,用含有NH3和H2O2的水溶液对最终抛光后的硅晶片进行前期处理后,用含有1~10wt%的柠檬酸和0.2~2wt%的HCl的水溶液进行清洗。
在特开平7-335597号公报中公开的现有技术例如图4所示,在试样台11上装载半导体衬底12,在放置半导体衬底12的同时用刷子13抛光半导体衬底12,然后用氟化胺、乙二酸或氢氟酸中的至少一种以上的药液对经抛光平坦化的半导体衬底(以下称为晶片)12进行清洗。
可是,在上述现有技术例中,残留于晶片表面的金属离子成为污染源,前序工序中污染的晶片会引起半导体成品率低。
其原因是,在用于形成布线的抛光中使用用铁系氧化剂的氧化铝颗粒浆料,如果在抛光后的清洗工序之后在晶片上残留铁离子,那么在同时具备半导体器件生产线的前序工序和后序工序的半导体生产线中,残留于晶片表面上的金属离子成为污染源,会污染后序工序的晶片。
此外,还有对衬底造成损伤的问题。
其原因是,若采用如含氟酸那样的氧化物溶解性高的溶液作为抛光后的清洗液,那么会在除去晶片表面的金属离子时会腐蚀衬底氧化膜,相反,还会溶解和腐蚀作为金属布线阻挡膜的钛膜。因此,引起除去布线下面的阻挡膜的导通不良,使半导体器件的成品率较低。
本发明的目的在于提供通过在金属化学机械抛光(以下称为CMP)工序后进行的清洗工序中使用具有可去除晶片表面的铁系金属离子的效果的清洗液,可提高可靠性和成品率的半导体器件的制造方法。
为实现上述目的,本发明的半导体器件制造方法至少包括在有层间绝缘膜的半导体衬底上形成金属布线的工序。对所述半导体衬底进行化学机械抛光,然后,用对因所述化学机械抛光而残留于半导体衬底上的金属离子有螯合作用的清洗液,清洗所述抛光过的半导体衬底。
此外,所述金属离子为铁离子。
对所述金属离子有螯合作用的清洗液是含有乙二酸、聚氨基碳酸和添加螯合剂的柠檬酸中的至少一种的清洗液。
并且,含有对所述铁离子具有去除效果的清洗液、乙二酸、聚氨基碳酸和添加螯合剂的柠檬酸的浓度设定在1wt%~30wt%的范围内。
使用在氧化铝颗粒中含有铁系氧化剂的抛光剂作为含有所述铁离子的抛光剂。
并且,使用在硅系颗粒中含有铁系氧化剂的抛光剂作为含有所述铁离子的抛光剂。
按照本发明,在金属化学机械抛光(以下称为CMP)工序中被铁离子污染的晶片清洗工序中,使用对铁离子具有螯合作用且含有乙二酸、聚氨基碳酸和添加螯合剂的柠檬酸中的至少一种的清洗液进行清洗。
通过实施本发明,可除去因在埋置金属布线形成时的CMP法的抛光而被污染的晶片表面的金属离子。
图1是表示本发明实施例1的工艺顺序的剖面图。
图2是表示本发明实施例2的工艺顺序的剖面图。
图3是表示本发明实施例3的工艺顺序的剖面图。
图4是表示现有技术例的工艺顺序的剖面图。
下面,参照附图详细说明本发明的优选实施方案。
图1是说明本发明一实施方案的半导体器件制造方法的工艺顺序的剖面图。
如图1所示的本发明一实施形态的半导体器件制造方法具有层间绝缘膜形成工序、栓塞形成工序和清洗工序。
前序层间绝缘膜形成工序是在形成有第1金属布线3的半导体衬底1上堆积形成第1层间绝缘膜4的工序,所述栓塞形成工序是在层间绝缘膜4上开出通孔5并埋入导电膜,使用含铁离子的氧化铝颗粒的抛光剂用化学机械抛光(CMP)法形成栓塞的工序。并且,所述清洗工序是使用对Fe离子具有螯合效果清洗液清洗半导体衬底1的工序。
下面,利用图1详细说明本发明半导体器件的制造方法的实施方案。首先如图1(a)所示,在形成层间绝缘膜的工序中,在形成有第1金属布线3的半导体衬底(晶片)1上堆积形成第1层间绝缘膜4
接着在栓塞形成工序中,如图1(b)所示,在层间绝缘膜4上开出通孔5并埋入导电膜,如图1(c)所示,使用含铁离子的氧化铝颗粒的抛光剂用化学机械抛光(CMP)法进行抛光,形成栓塞5a。
并且,在清洗工序中,使用对Fe离子具有螯合效果清洗液对通过所述栓塞形成工序形成栓塞5a的晶片1进行清洗。
按照上述本发明的实施形态,由于在用金属化学机械抛光法而被铁离子污染的晶片1的清洗工序中,使用对铁离子具有螯合作用且含有乙二酸、聚氨基碳酸和添加螯合剂的柠檬酸中的至少一种的清洗液进行清洗,可除去在埋置金属布线形成时被污染的晶片1表面的金属离子。(实施例1)
下面参照图1说明本发明作为实施例1的一实施形态的具体实例。首先如图1(a)所示,在形成有第1金属布线3的晶片1上形成第1层间绝缘膜4,并使层间绝缘膜4平坦化。2是氧化硅膜。
接着如图1(b)所示,在使晶片1上的第1层间绝缘膜4平坦化之后,在层间绝缘膜4上开出通孔5,然后在整个衬底上成膜500埃的氮化钛膜6作为贴紧层,接着在氮化钛膜6上顺序堆积成膜5000埃的钨膜7。
随后,使用在5wt%氧化铝颗粒中用Fe2(NO3)(硝酸二铁)作为氧化剂的氧化铝颗粒浆料,用CMP法全部抛光钨膜7和氮化钛膜6,在层间绝缘膜4的通孔5内形成由钨膜和氮化钛膜6构成的栓塞5a。
然后,使用清除Fe离子效果好的浓度为10wt%的乙二酸清洗液,用刷子洗涤清洗用CMP法抛光钨膜7和氮化钛膜6形成栓塞5的晶片1的表面。
并且,如图1(c)所示,在晶片1的表面上连续溅射500埃的氮化钛膜和4500埃的Al-Cu膜,形成第2金属布线8。第2金属布线8通过栓塞5a与下层的第1金属布线3导通连接。
再者,按照本发明的实施例1,使用浓度为10wt%的乙二酸作为清除Fe离子效果好的清洗液,但其浓度若在1wt%~30wt%的范围内时也可获得相同的效果。此外,作为含有Fe离子的抛光剂,使用在氧化铝颗粒中的Fe系氧化剂(硝酸二铁),但使用在硅系颗粒中含有铁离子的抛光剂也可获得相同的效果。
在图1所示的本发明实施例1中,使用500埃的氮化钛膜作为贴紧层6,但其膜厚若在250~500埃的范围内,也可获得与氮化钛膜和钛膜的层积同样的效果。并且,在整个衬底上成膜的钨膜7的膜厚为5000埃,但膜厚在400~8000埃的范围内也可以。此外,CMP法的抛光条件最好为下列范围:保持衬底的平台的旋转数为10~70rpm,保持抛光用刷子的载体的旋转数为10~70rpm,抛光时施加给衬底的负载为2~8psi,里面的负载为0~4psi,浆料(抛光剂)的流量为50~200cc/min。(实施例2)
下面参照图2说明本发明的实施例1。首先如图2(a)所示,在形成有第1金属布线3的晶片1上形成第1层间绝缘膜4,并使层间绝缘膜4平坦化。
接着如图2(b)所示,在使晶片1上的层间绝缘膜4平坦化之后,在层间绝缘膜4上开出通孔5,然后在整个衬底上成膜500埃的氮化钛膜6作为贴紧层,接着在氮化钛膜6上顺序堆积成膜5000埃的钨膜7。
随后,使用在5wt%氧化铝颗粒中用Fe2(NO3)(硝酸二铁)作为氧化剂的氧化铝颗粒浆料,用CMP法全部抛光钨膜7和氮化钛膜6,在层间绝缘膜4的通孔5内形成由钨膜和氮化钛膜6构成的栓塞5a。
然后,使用清除Fe离子效果好的浓度为10wt%的聚氨基碳酸清洗液,用刷子洗涤清洗用CMP法抛光钨膜7和氮化钛膜6形成栓塞5的晶片1的表面。
并且,如图2(c)所示,在晶片1的表面上连续溅射500埃的氮化钛膜和4500埃的Al-Cu膜,形成第2金属布线8。第2金属布线8通过栓塞5a与下层的第1金属布线3导通连接。
再者,在图2所示的本发明实施例2中,使用浓度为10wt%的聚氨基碳酸作为清除Fe离子效果好的清洗液,但其浓度若在1wt%~30wt%的范围内时也可获得相同的效果。此外,作为含有Fe离子的抛光剂,使用在氧化铝颗粒中的Fe系氧化剂(硝酸二铁),但使用在硅系颗粒中含有铁离子的抛光剂也可获得相同的效果。
此外,使用500埃的氮化钛膜作为贴紧层6,但其膜厚若在250~500埃的范围内,也可获得与氮化钛膜和钛膜的层积同样的效果。并且,在整个衬底上成膜的钨膜7的膜厚为5000埃,但膜厚在400~8000埃的范围内也可以。此外,CMP法的抛光条件最好为下列范围:保持衬底的平台的旋转数为10~70rpm,保持抛光用刷子的载体的旋转数为10~70rpm,抛光时施加给衬底的负载为2~8psi,里面的负载为0~4psi,浆料(抛光剂)的流量为50~200cc/min。(实施例3)
下面参照图3说明本发明的实施例3。首先如图3(a)所示,在形成有第1金属布线3的晶片1上形成第1层间绝缘膜4,并使层间绝缘膜4平坦化。
接着如图3(b)所示,在使晶片1上的层间绝缘膜4平坦化之后,在层间绝缘膜4上开出通孔5,然后在整个衬底上成膜500埃的氮化钛膜6作为贴紧层,接着在氮化钛膜6上顺序堆积成膜5000埃的钨膜7。
随后,使用在5wt%氧化铝颗粒中用Fe2(NO3)(硝酸二铁)作为氧化剂的氧化铝颗粒浆料,用CMP法全部抛光钨膜7和氮化钛膜6,在层间绝缘膜4的通孔5内形成由钨膜和氮化钛膜6构成的栓塞5a。
然后,使用清除Fe离子效果好的浓度为10wt%的含螯合剂的柠檬酸清洗液,用刷子洗涤清洗用CMP法抛光钨膜7和氮化钛膜6形成栓塞5的晶片1的表面。
并且,如图3(c)所示,在晶片1的表面上连续溅射500埃的氮化钛膜和4500埃的Al-Cu膜,形成第2金属布线8。第2金属布线8通过栓塞5a与下层的第1金属布线3导通连接。
再者,在图3所示的本发明实施例3中,使用浓度为10wt%的含螯合剂的柠檬酸作为清除Fe离子效果好的清洗液,但其浓度若在1wt%~30wt%的范围内时也可获得相同的效果。此外,作为含有Fe离子的抛光剂,使用在氧化铝颗粒中的Fe系氧化剂(硝酸二铁),但使用在硅系颗粒中含有铁离子的抛光剂也可获得相同的效果。
此外,使用500埃的氮化钛膜作为贴紧层6,但其膜厚若在250~500埃的范围内,也可获得与氮化钛膜和钛膜的层积同样的效果。并且,在整个衬底上成膜的钨膜7的膜厚为5000埃,但膜厚在400~8000埃的范围内也可以。此外,CMP法的抛光条件最好为下列范围:保持衬底的平台的旋转数为10~70rpm,保持抛光用刷子的载体的旋转数为10~70rpm,抛光时施加给衬底的负载为2~8psi,里面的负载为0~4psi,浆料(抛光剂)的流量为50~200cc/min。
按照上述的本发明,由于使用含有乙二酸、添加螯合剂的柠檬酸和聚氨基碳酸中的至少一种的清洗液,清洗由于CMP法而被金属离子特别是铁离子污染的半导体衬底,因而可从抛光后的半导体衬底上去除铁离子。在从抛光后的半导体衬底上去除铁离子时不会损伤半导体衬底。
其原因是,通过使用乙二酸、添加螯合剂的柠檬酸和聚氨基碳酸作为清洗液,具有对金属离子的螯合效果,在前序就可不造成损伤地仅去除铁离子。
并且,通过去除铁离子可防止在半导体生产线上的污染,提高器件特性和成品率。

Claims (6)

1.一种半导体器件的制造方法,至少包括在有层间绝缘膜的半导体衬底上形成金属布线的工序,
其特征在于,对所述半导体衬底进行化学机械抛光,然后,用对因所述化学机械抛光而残留于半导体衬底上的金属离子有螯合作用的清洗液,清洗所述抛光过的半导体衬底。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,所述金属离子为铁离子。
3.如权利要求1所述的半导体器件的制造方法,其特征在于,对所述金属离子有螯合作用的清洗液是含有乙二酸、聚氨基碳酸和添加螯合剂的柠檬酸中的至少一种的清洗液。
4.如权利要求2或3所述的半导体器件的制造方法,其特征在于,含有对所述铁离子具有去除效果的清洗液、乙二酸、聚氨基碳酸和添加螯合剂的柠檬酸的浓度设定在1wt%~30wt%的范围内。
5.如权利要求2、3或4所述的半导体器件的制造方法,其特征在于,使用在氧化铝颗粒中含有铁系氧化剂的抛光剂作为含有所述铁离子的抛光剂。
6.如权利要求2、3或4所述的半导体器件的制造方法,其特征在于,使用在硅系颗粒中含有铁系氧化剂的抛光剂作为含有所述铁离子的抛光剂。
CN98125269A 1997-12-11 1998-12-11 半导体器件的制造方法 Pending CN1227403A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9341314A JPH11176777A (ja) 1997-12-11 1997-12-11 半導体装置の製造方法
JP341314/97 1997-12-11

Publications (1)

Publication Number Publication Date
CN1227403A true CN1227403A (zh) 1999-09-01

Family

ID=18345105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98125269A Pending CN1227403A (zh) 1997-12-11 1998-12-11 半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JPH11176777A (zh)
KR (1) KR19990063001A (zh)
CN (1) CN1227403A (zh)
TW (1) TW396439B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917593B2 (ja) 2004-02-05 2007-05-23 株式会社東芝 半導体装置の製造方法
JP5767898B2 (ja) * 2011-08-12 2015-08-26 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH11176777A (ja) 1999-07-02
TW396439B (en) 2000-07-01
KR19990063001A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
CA2306242C (en) Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
EP0812011B1 (en) Cleaning agent
US6265781B1 (en) Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
US6410494B2 (en) Cleaning agent
EP1086191B1 (en) Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
CN1203163C (zh) 洗涤液
KR20000022908A (ko) 기판 세정방법 및 기판 세정액
KR19990044857A (ko) 피에이치-완충된 슬러리 및 이를 연마에 사용하는 용도
KR19990037374A (ko) 연마방법
CN1271000A (zh) 电子材料用基板洗净液
CN1444259A (zh) 半导体器件的制造方法
CN1203531C (zh) 晶圆的清洗液成分及其清洗方法
US20030224958A1 (en) Solutions for cleaning polished aluminum-containing layers
CN1770404A (zh) 清洗溶液和使用该溶液清洗半导体器件的方法
CN114388348A (zh) 一种晶圆的处理方法
TW462087B (en) Methods and solutions for post-chemical mechanical polishing
CN1227403A (zh) 半导体器件的制造方法
US20070240734A1 (en) Method of cleaning post-cmp wafer
JPH0353083A (ja) 半導体素子の金属汚染を防止する方法
CN1360733A (zh) 去除表面污染物的方法以及为此所使用的组合物
US20050048777A1 (en) Method for fabricating semiconductor device
US6767274B2 (en) Method to reduce defect/slurry residue for copper CMP
CN1577764A (zh) 半导体晶片的湿化学表面处理方法
CN1242039C (zh) 半导体晶片的清洗液及清洗方法
CN1164724C (zh) 用于化学机械平坦化后的含水清洁液组合物

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication