KR100512500B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100512500B1
KR100512500B1 KR10-2002-0054525A KR20020054525A KR100512500B1 KR 100512500 B1 KR100512500 B1 KR 100512500B1 KR 20020054525 A KR20020054525 A KR 20020054525A KR 100512500 B1 KR100512500 B1 KR 100512500B1
Authority
KR
South Korea
Prior art keywords
solution
substrate
manufacturing
semiconductor device
pure water
Prior art date
Application number
KR10-2002-0054525A
Other languages
English (en)
Other versions
KR20030022728A (ko
Inventor
고데라마사꼬
마쯔이요시따까
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030022728A publication Critical patent/KR20030022728A/ko
Application granted granted Critical
Publication of KR100512500B1 publication Critical patent/KR100512500B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

반도체 장치의 제조 방법에 있어서, 반도체 기판과, 이 반도체 기판에 형성된 p형 반도체층과, 상기 반도체 기판에 형성되며 상기 p형 반도체층과 pn 접합을 형성하는 n형 반도체층과, 상기 반도체 기판 위에 형성되며 복수의 개구를 갖는 절연막과, 상기 개구내 및 상기 절연막 상에 형성되고, 상기 p형 반도체층 및 n형 반도체층에 전기적으로 접속되는 도전체를 구비하는 기체(基體)를 준비하고, 상기 도전체가 형성된 디바이스면을 하향으로 한 상기 기체에 연마 패드 표면을 접촉시킨 상태에서, 상기 연마 패드와 상기 기체와의 사이에 슬러리를 공급하면서, 상기 기체와 상기 연마 패드를 상대적으로 이동시키는 화학적 기계 연마를 행하여, 상기 절연막 상의 도전체를 제거하고, 상기 복수의 개구 내에 각각 배선을 형성하고, 상기 연마 패드 표면에 상기 기체의 디바이스면을 접촉시킨 상태에서, 상기 연마 패드와 상기 기체와의 사이에, 애노드물, 물에 산화성을 갖는 가스를 용해시킨 제1 용액, 물에 래디컬 원자·분자를 함유시킨 제2 용액, 캐소드물, 및 물에 환원성을 갖는 가스를 용해시킨 제3 용액으로 이루어지는 그룹으로부터 선택된 적어도 1종의 액체를 공급하고, 상기 기체의 상기 연마 패드에의 접촉을 해제한다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 pn 접합을 통해 전기적으로 접속되는 도전체가 노출되는 상태의 기체(基體)에 대하여 약액 처리를 행하는 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 pn 접합에 빛이 닿으면, 홀과 전자가 발생하는 특성을 가지고 있다. 현재, 제조 공정 도중에, 홀과 전자가 발생함으로써 문제가 생기고 있다. 도 8a, 도 8b를 이용하여, 반도체 장치의 제조 공정 도중에, pn 접합에 광이 조사됨으로써 생기는 문제를 설명한다. 도 8a, 도 8b는 반도체 장치의 제조 공정에서의 다마신 공정을 도시하는 공정 단면도이다.
도 8a에서 참조 부호(11)는 Si 기판, 참조 부호(12)는 n형으로 도핑된 n+형 웰, 참조 부호(13)는 p형으로 도핑된 p+형 웰, 참조 부호(14)는 절연막, 참조 부호(15)는 배리어 메탈, 참조 부호(16a, 16b)는 금속 배선, 참조 부호(81)는 슬러리이다. 배선(16a)은 p+형 웰(13)에 접속되어 있다. 배선(16b)은 n+형 웰(12)에 접속되어 있다. 배선(16a)과 배선(16b)은, 표면에 노출되어 이격되어 패터닝되어 있지만, 도 8a에 도시한 상태에서는 배리어 메탈(15)은 디바이스 표면에 남아 있다. 이 상태에서는, p+형 웰(13)과 n+형 웰(12)은, 배리어 메탈(15)을 통해 전기적으로 도통하고 있다. 따라서, 이 디바이스에 빛이 닿아도, 발생한 홀과 전자는 디바이스 내에서 소화된다.
그러나, CMP가 진행되면, 도 8b에 도시한 바와 같이, 배리어 메탈(15)이 디바이스 표면으로부터 제거된 상태로 된다. 도 8b에 도시한 상태에서 빛이 닿으면, n+형 웰(12)에 접속되는 배선(16b) 표면에서는 플러스 이온의 석출이 발생한다. 한편, p+형 웰(13)에 접속되는 배선(16a) 표면에서는 금속의 용해가 발생한다. 소위, 광 부식이 발생한다. 이 때문에, 금속의 변형이나 변질이 발생한다. 그 때문에, 그 후의 공정을 행할 수 없게 되거나, 디바이스 특성 자체도 손상되기도 한다.
여기서는 CMP 공정을 예로 들었다. 그러나, 도 8b에 도시한 구조 단계와 마찬가지의 디바이스를 용액 처리하는 공정에서는, 상기와 동일한 메카니즘의 용해·석출 반응이 일어날 수 있는 문제가 있다. 예를 들면, 비어홀을 개구한 후의 약액 처리 공정 등이 있다.
(1) 본 발명의 일례에 따른 반도체 장치의 제조 방법은, 반도체 기판과, 이 반도체 기판에 형성된 p형 반도체층과, 상기 반도체 기판에 형성되며 상기 p형 반도체층과 pn 접합을 형성하는 n형 반도체층과, 상기 반도체 기판 위에 형성되며 복수의 개구를 갖는 절연막과, 상기 개구내 및 상기 절연막 상에 형성되며 상기 p형 반도체층 및 n형 반도체층에 전기적으로 접속되는 도전체를 구비하는 기체를 준비하고,
상기 도전체가 형성된 디바이스면을 하향으로 한 상기 기체에 연마 패드 표면을 접촉시킨 상태에서, 상기 연마 패드와 상기 기체와의 사이에 슬러리를 공급하면서, 상기 기체와 상기 연마 패드를 상대적으로 이동시키는 화학적 기계 연마를 행하여, 상기 절연막 상의 도전체를 제거하고, 상기 복수의 개구 내에 각각 배선을 형성하며,
상기 연마 패드 표면에 상기 기체의 디바이스면을 접촉시킨 상태에서, 상기 연마 패드와 상기 기체 사이에, 순수를 전기 분해하여 얻어지는 애노드물, 순수에 산화성을 갖는 가스를 용해시킨 제1 용액, 순수에 래디컬 원자·분자를 함유시킨 제2 용액, 순수를 전기 분해하여 얻어지는 캐소드물, 및 순수에 환원성을 갖는 가스를 용해시킨 제3 용액으로 이루어지는 그룹으로부터 선택된 적어도 1종의 액체를 공급하고,
상기 기체의 상기 연마 패드에의 접촉을 해제하는 것을 특징으로 한다.
(2) 본 발명의 일례에 따른 반도체 장치의 제조 방법은, 반도체 기판과, 이 반도체 기판에 형성된 p형 반도체층과, 상기 반도체 기판에 형성되며 상기 p형 반도체층과 pn 접합을 형성하는 n형 반도체층과, 상기 반도체 기판 위에 형성된 복수의 제1 개구를 갖는 제1 절연막과, 상기 제1 개구 내에 형성되며 상기 pn 접합을 통해 전기적으로 접속되는 복수의 도전체와, 제1 절연막 및 상기 도전체 상에 형성된 제2 절연막을 구비하는 기체를 준비하고,
상기 제2 절연막에 각각 도전체가 노출되는 복수의 제2 개구를 형성하며,
상기 기체의 상기 제2 개구가 형성된 디바이스면에 전해질을 함유하는 약액을 공급하고,
상기 약액의 공급 중 및 공급 후 중 적어도 한 시점에서 상기 기체의 디바이스면에, 순수를 전기 분해하여 얻어지는 애노드물, 순수에 산화성을 갖는 가스를 용해시킨 제1 용액, 순수에 래디컬 원자·분자를 함유시킨 제2 용액, 순수를 전기 분해하여 얻어지는 캐소드물, 및 순수에 환원성을 갖는 가스를 용해시킨 제3 용액으로 이루어지는 그룹으로부터 선택된 적어도 1종의 액체를 공급하는 것을 특징으로 한다.
(3) 본 발명의 일례에 따른 반도체 장치의 제조 방법은, 반도체 기판과, 이 반도체 기판에 형성된 p형 반도체층과, 상기 반도체 기판에 형성되며 상기 p형 반도체층과 pn 접합을 형성하는 n형 반도체층과, 상기 반도체 기판 위에 형성되며 상기 pn 접합을 통해 전기적으로 접속되는 배선을 구비하는 기체를 준비하고,
상기 배선이 노출되는 상기 기체의 디바이스면에, 전해질을 함유하는 약액을 공급하며,
상기 약액의 공급 중 및 공급 후 중 적어도 한 시점에서, 벤조트리아졸, 벤지미다졸, N-N 디에틸디시오칼바민산암모늄, 쿠페론, 및 피코린산 중 적어도 1종을 순수에 첨가한 유기물 첨가 용액을 상기 기체의 디바이스면에 공급하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
〈제1 실시예〉
본 실시예에서는, 도 1a에 도시한 구조의 반도체 장치에 대하여, CMP 처리를 행하여, 도 1b에 도시한 바와 같이 다마신 배선을 형성하는 공정에 대하여 설명한다. 도 1a, 도 1b는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 공정을 도시하는 공정 단면도이다.
우선, 도 1a에 도시한 상태의 반도체 장치의 구성에 대하여 설명한다. 도 1a에 도시한 바와 같이 Si 기판(11)의 표면에 n+형 웰(12)이 형성되어 있다. Si 기판(11)의 표면에, n+형 웰(12)과 pn 접합을 형성하는 p+형 웰(13)이 형성되어 있다. Si 기판(11), n+형 웰(12), 및 p+형 웰(13) 상에 절연막(14)이 형성되어 있다. 절연막(14)에는 n+형 웰(12) 또는 p+형 웰(13)이 노출되는 홈이 형성되어 있다. 절연막(14) 및 n+형 웰(12) 및 p+형 웰(13)의 표면에 배리어 메탈(15)이 형성되어 있다. 배리어 메탈(15) 상에 디바이스 전면에 성막된 구리(도전체)(16)가 형성되어 있다.
도 2 및 도 3a 내지 도 3c를 이용하여 본 실시예에 따른 반도체 장치의 제조 공정을 설명한다. 도 2는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 공정의 설명에 이용되는 흐름도이다. 도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 공정의 일부를 모식적으로 도시하는 도면이다.
(단계 S101: 1차 CMP 처리)
도 3a에 도시한 바와 같이 디바이스 제조 도중인 도 1a에 도시한 반도체 장치의 웨이퍼(33)를 준비한다. 웨이퍼(33)의 디바이스면(구리(16) 형성면)을 하향으로 한 상태에서, 웨이퍼(33)가 CMP 장치의 웨이퍼 캐리어(34)에 유지된다. 그리고, 웨이퍼(33)의 디바이스면을 연마 정반(32)의 상면에 깔린 연마 패드(31)에 대고 누른다. 그리고, 연마 패드(31) 상에 노즐로부터 슬러리(35)를 공급하면서, 연마 정반(32) 및 웨이퍼 캐리어(34)를 자전(自轉)시켜, 구리(16)의 CMP 처리를 행한다. 절연막(14) 상의 배리어 메탈(15)이 노출되면, 슬러리(35)의 공급을 정지한다.
(단계 S102: 2차 CMP 처리)
계속해서, 웨이퍼(33)를 연마 패드(31)에 가압시킨 상태에서, 배리어 메탈(15)의 CMP 처리를 행한다. 이 화학적 기계 연마 처리에서는, 1차 CMP 처리(단계 S101)와 다른 슬러리(35)를 공급하면서, 연마 정반(32) 및 웨이퍼 캐리어(34)를 자전시킨다. 배리어 메탈(15)이 제거되고, 절연막(14)이 노출되면, 슬러리(35)의 공급을 정지한다. 배리어 메탈이 Ti 화합물이나 w 화합물인 경우에는 2차 CMP를 행하지 않고, 1차 CMP로 배리어 메탈의 제거까지 행할 수도 있기 때문에, 이 단계는 생략 가능하다.
이 때, 배리어 메탈(15)이 제거되어, 도 1b에 도시한 바와 같이 p+형 웰(13)에 접속되는 배선(16a)과, n+형 웰(12)에 접속되는 배선(16b)이 디바이스 표면에서 도통하지 않는 상태로 되어 있다. 따라서, 2차 CMP 후의 연마 패드(31)로부터 제거될 때에, 광 부식을 방지하는 것이 중요하게 된다.
(단계 S103: 슬러리·연마 찌꺼기 제거 처리)
계속해서, 웨이퍼(33)의 디바이스면에 부착되어 있는 슬러리 및 연마 찌꺼기를 제거한다. 여기서는 디바이스면을 연마 패드(31)에 가압시킨 상태에서, 약액(36) 및 순수(37)를 연마 패드(31) 상에 공급하면서, 연마 정반(32) 및 웨이퍼 캐리어(34)를 자전시킨다.
(단계 S104: 애노드물 공급)
계속해서, 웨이퍼(33)의 디바이스면의 세정을 행하여, 단계 S103에서 사용한 약액(36)을 제거한다. 여기서는 디바이스면을 연마 패드(31)에 가압시킨 상태에서, 순수를 전기 분해하여 얻어지는 애노드물(anode water)(38)을 연마 패드(31) 상에 공급하면서, 연마 정반(32) 및 웨이퍼 캐리어(34)를 자전시킨다. 본 실시예에서 사용하는 애노드물은 초순수를 전기 분해한 용액이다. 여기서 사용한 초순수는 비저항이 18㏁/㎠ 이상, 각 메탈 불순물의 농도가 100ppt 이하인 것이 바람직하다. 구리(16)에 대하여 순수를 전기 분해한 전해물을 공급한 경우, 구리의 부식이 생기기 쉽다. 또, 도전체로서 Al이나 W를 이용한 경우, 순수를 이용해도 된다. 또, 애노드물은, 물을 전기 분해한 경우, 양극측에서 얻어지는 용액이다. 본 실시예에서, 전해질이 함유되어 있지 않는 애노드물을 사용하였다. 단계 S103, 104에서는, 웨이퍼(33)의 디바이스면은 연마 패드(31)에 가압된 상태이기 때문에, pn 접합에 빛이 조사되지 않는다. 따라서, 광 부식이 발생하지 않는다.
(단계 S105: 웨이퍼 캐리어로부터의 제거)
세정 처리 종료 후, 웨이퍼(33)의 연마 패드에 대한 가압을 해제한다. 그리고, 웨이퍼(33)를 웨이퍼 캐리어(34)로부터 제거하고, 웨이퍼(33)의 디바이스면을 상향으로 한다. 이 때, pn 접합에 빛이 조사되어, 광 부식이 발생할 가능성이 가장 높다. 그런데, 본 실시예에서는 세정 처리 시에 애노드물(38)을 사용하였기 때문에, 웨이퍼(33)의 디바이스면에는 애노드물(38)이 부착되어 있다. 이 애노드물(38)의 부착에 의해, 광 부식의 발생을 방지할 수 있다. 애노드물(38)에 의한 광 부식의 발생 방지 효과에 대해서는 후술한다.
(단계 S106: 스크럽 세정 처리)
도 3b에 도시한 바와 같이 웨이퍼(33)의 양면을 세정할 수 있도록 한 롤 브러시(39)에 의해, 웨이퍼(33)의 스크럽(scrub) 세정을 행한다. 이 때, 롤 브러시(39)는 회전하고 있으며, 웨이퍼(33)도 회전 기구(도시 생략)에 의해 회전되고 있다. 세정액으로서 통상은 순수 또는 순수 희석한 세정 약액을 이용하지만, 본 실시예에서는 순수 대신에, 애노드물(38)을 사용한다. 또, 애노드물(38)과 순수를 병용해도 되지만, 애노드물의 사용 시간이 길고, 또한 사용 농도가 높은 쪽이 광 부식의 억제 효과는 크다.
또한, 도 3b에서 웨이퍼(33)와 롤 브러시(39)는 수평으로 놓여 있지만, 수직 방향이라도 상관없다. 또한, 이 세정 단계는 1단계뿐만 아니라, 2단계 이상 이어도 상관없다. 또한, 브러시의 형상도 롤 형에 한정되는 것이 아니다. 세정 처리에, 메가소닉 세정(megasonic cleaning) 등의 비접촉 세정을 이용해도 된다. 이것으로서도, 세정 약액으로서 애노드물을 이용하면 광 부식을 방지할 수 있다.
(단계 S107: 건조 처리)
마지막으로 웨이퍼(33)에는 건조 처리가 행해진다. 도 3c에 도시한 바와 같이 웨이퍼(33)가 웨이퍼 척(40)에 의해 유지된 상태에서, 웨이퍼(33)를 고속 회전시킴으로써, 건조 처리가 행해진다. 건조 처리를 행하기 전에 웨이퍼(33)에 대하여 린스 처리를 행해도 된다. 이 경우도 통상의 린스 처리에 이용되는 순수 대신에 애노드물(38)을 이용하는 것이 광 부식의 방지에 유효하다.
도 4를 참조하여 애노드물이 광 부식의 발생 방지에 유효한 이유를 설명한다. 도 4는 반도체 장치와 용액을 흐르는 전류를 모식적으로 도시한 도면이다.
도 4에 도시한 바와 같이 pn 접합부에는 0.7V 이하 정도의 전위차에 의해 기전력(51)이 존재한다. 배선(16a, 16b)이 디바이스 표면에 노출되어 있다. 배선(16a, 16b)은 용액(55)에 접하고 있다.
이 때, 전기 화학적인 회로는 다음과 같이 모델화할 수 있다. 배선(16a, 16b) 표면에는 용액과 배선간에서의 반응이 발생하기 어려운 정도를 저항으로 나타낸 분극 저항(52(52a, 52b))이 존재한다. 또한, 용액이 배선 근방에서 전기 이중층을 형성하기 때문에 전기 이중층 용량(53(53a, 53b))이 존재한다. 또한, 용액 자체의 저항 성분(54)이 존재한다.
전기 화학적으로 모델화한 이 회로에서, 회로에 흐르는 전류를 작게 하기 위해서는, 우선은 pn 접합부에서의 기전력(51)을 없애면 된다. 그렇게 하기 위해서는 계 전체를 차광하면 되지만, 장치 구성 상, 곤란한 경우도 많다. 차광할 수 없는 경우라도, 용액 저항(54) 또는 분극 저항(52)을 크게 하면, 회로에 흐르는 전류치를 억제할 수 있다.
용액 저항(54)을 크게 하기 위해서는, 용액 중의 전해질을 적게 할 필요가 있다. 그러나, 에칭 용액이나 CMP에서 이용하는 슬러리에서는 전해질에 의해 반응이 진행하기 때문에, 전해질을 제거하는 것은 어렵다. 그러나, 에칭이나 CMP 후에 디바이스 표면을 빠르게, 그래서 전해질을 함유하지 않는 용액으로 치환한 상태이면, 처리 후에 불필요한 전류가 회로에 흐르지 않는다. 그 결과, 광 부식의 발생을 억제할 수 있다.
전해질을 함유하지 않는 용액은, 일반적으로는 탈이온화한 초순수이다. 그러나, 애노드물, 산화성의 가스 용해수에 의하면 초순수에 능가하는 억제 효과가 얻어진다. 애노드물, 산화성의 가스 용해수에서는 초순수보다 대량의 가스가 용액 중에 용해되어 있다. 그 때문에, Cu 표면 산화가 진행되어, 이중충 용량(53)의 용량도 커진다. 그 결과, 전류가 흐르기 어려워진다고 생각된다. OH 래디컬을 포함하는 물인 경우에는, 초순수, 나아가서는 가스 용해수보다 Cu의 표면 산화가 진행되기 위해 전류가 흐르기 어렵게 된다. 애노드물의 경우도 메가소닉 노즐을 통해 공급함으로써, OH 래디컬을 효율적으로 발생시킬 수 있다. 따라서, 장치 구성 가능하다면, 단계 S106에서 메가소닉 세정과 애노드물을 조합하는 것이 유효하다.
또한, 애노드물의 특징으로서, 디바이스의 표면에 부착된 유황 화합물 등의 오염을 순수보다 빠르게 치환할 수 있는 효과가 있다. 유황 화합물의 예를 설명하면, 유황 화합물은 CMP 슬러리 성분으로서 이용되는 경우가 있는 것 외에, CMP 이외의 일반적인 산 처리의 약액에도 포함되고, 또한 레지스트 성분에도 포함되기 때문에, 비어홀 개구 후의 잔사 중에도 존재한다. 또한, 유황 화합물은, 대기 분위기에 일반적으로 수 10∼수 100ppb가 포함된다. 유황 화합물이 Cu의 표면에 부착되면, 국소적으로 전지가 만들어진다. 그 결과, 부식이 발생한다. 즉, Cu 표면에 유황 화합물 등의 오염물이 부착된 경우, 오염 부위의 전위가 주변보다 높아져, 부식을 유발하기 쉬워진다고 생각된다. 마찬가지로, 광 부식도, 오염 부위가 있으면 전위차가 커지기 때문에, 그 부분으로부터 광 부식이 진행하기 쉬워진다. 이들 오염은 단계 S103에서의 슬러리·연마 찌꺼기 처리에서 충분히 제거할 수 없는 경우가 있다. 그러나, 애노드물을 사용하면 남은 오염을 빠르게 제거할 수 있기 때문에, 이러한 부식을 방지할 수 있다.
이상의 설명에서는 애노드물을 사용한 경우에 대해서 일례를 들었다. 그러나, 애노드물 대신에, 순수, 또는 초순수에 산소, 오존, 일산화탄소, 과산화수소 등의 산화성을 갖는 가스를 용해시킨 산화성 가스 용해수, 순수, 또는 초순수에 O 래디컬, OH 래디컬 등의 래디컬 분자·원자를 함유시킨 래디컬 함유 용액을 이용해도 마찬가지의 효과를 기대할 수 있다.
디바이스 표면에, 순수, 또는 초순수를 전기 분해하여 얻어지는 캐소드물, 또는 순수, 또는 초순수에 환원성 가스를 용해시킨 용액(환원성 가스 용해수)을 공급하면, 디바이스 표면에 남는 연마 입자가 효과적으로 제거된다. 연마 입자 표면에는 전해질이 존재한다. CMP 후, 캐소드물 또는 환원성 가스 용해수를 공급함으로써, 전해질이 함유된 연마 입자가 제거된다. 그 결과, 디바이스 표면의 용액의 저항이 높아져, 부식을 억제할 수 있다. 또, 환원성을 갖는 가스로서는, 수소, H2S, HNO2, H2SO3 등이 있다. 또, 캐소드물은, 물을 전기 분해한 경우, 음극측에서 얻어지는 액체를 의미한다.
또, 애노드물과 마찬가지의 이유로, 구리 배선이 노출되는 디바이스 표면에 용액을 공급하는 경우, 산화성 가스 용해수, 래디컬 함유 용액, 캐소드물, 및 환원성 가스 용해수의 생성에 초순수를 이용하는 것이 바람직하다. 애노드물, 캐소드물, 산화성 가스 용해수, 및 환원성 가스 용해수의 생성에 이용되는 순수 또는 초순수는, 전해질을 함유하지 않는 것이 바람직하다.
또한, 단계 S104, S106에서, 상기 애노드물, 상기 산화성 가스 용해수, 및 상기 래디컬 함유 용액으로 이루어지는 그룹으로부터 하나 이상 선택된 제1 액체와, 상기 캐소드물 및 상기 환원성 가스 용해수로 이루어지는 그룹으로부터 하나 이상 선택된 제2 액체를 동시에 디바이스 표면에 공급해도 된다. 이 경우, 배선 표면이 산화됨과 함께, 연마 입자가 효과적으로 제거되어, 보다 부식을 억제할 수 있다.
제1 액체와 제2 액체를 적절한 비율로 혼합함으로써, 배선 재료와 배리어 메탈 재료와의 사이의 표면 전위의 차를 작게 할 수 있어, 부식의 발생을 방지할 수 있다. 예를 들면 배선이 Cu, 배리어 메탈이 Ta인 조합에서는, 애노드물보다 캐소드물을 많이 혼합하여, 용액 중의 산소 농도를 10ppm 이하로, 수소 농도를 0.5ppm 이상으로 함으로써, Cu와 Ta의 전위차를 작게 할 수 있다.
〈제2 실시예〉
광 부식의 발생을 억제하기 위해서는, 도 4에 도시한 등가 회로의 분극 저항(52)을 크게 하는 것이 유효한 것을 제1 실시예에서 설명하였다. 이 분극 저항(52)을 크게 하기 위해서는, 배선 표면을 부동태화(passivate)함으로써도 가능하다. 구체적으로는, 배선 표면에 유기물을 흡착시킨다. 또는 배선 표면을 산화한다. 본 실시예에서는 배선 표면에 유기물을 흡착시켜, 광 부식을 방지하는 방법에 대하여 설명한다.
도 5 및 도 6a 내지 도 6c를 이용하여 본 실시예에 따른 반도체 장치의 제조 공정을 설명한다. 도 5는 본 발명의 제2 실시예에 따른 반도체 장치의 제조 공정의 설명에 이용되는 흐름도이다. 도 6a 내지 도 6c는 본 발명의 제2 실시예에 따른 반도체 장치의 제조 공정의 일부를 모식적으로 나타내는 도면이다. 또, 도 5에서 도 2에 도시한 흐름도에서의 처리와 동일한 처리에는 동일 부호를 붙여, 그 설명을 생략한다. 또한, 도 6a 내지 도 6c에서 도 3a 내지 도 3c와 동일한 부위에는 동일 부호를 붙여, 그 설명을 생략한다.
(단계 S204: 세정 처리)
2차 CMP 처리(단계 S102) 종료 후, 도 6a에 도시한 바와 같이 연마 패드(31) 상에, BTA(벤조트리아졸: benzotriazole) 등 유기물을 순수에 첨가한 유기물 첨가 용액(48)을 공급한다. 유기물 첨가 용액(48)을 공급하는 타이밍은 세정 대상이나 슬러리의 종류에 따라 다르다. 예를 들면, 약액(36)을 공급하여 디바이스의 배선 상에 남은 슬러리나 연마 찌꺼기 등의 이물 등을 제거한 후, 가능한 빠르게 유기물 첨가 용액(48)을 공급하거나, 약액(36)의 공급과 동시에 유기물 첨가 용액(48)을 공급한다. 그러면, Cu나 배리어 메탈 상에 유기물이 흡착하여, 디바이스 표면에서의 전하의 교류를 방해하므로, 광 부식을 방지할 수 있다.
마찬가지로, 제1 실시예에서의 스크럽 세정 처리(단계 S106)와 마찬가지의 스크럽 세정 처리(단계 S206)에서도, 도 6b에 도시한 바와 같이 세정 약액(36)과 함께 유기물 첨가 용액(48)을 공급한다.
또한, 건조 처리(단계 S107)를 행하기 전에, 도 6c에 도시한 바와 같이 필요가 있으면 유기물 첨가 용액(48)을 공급해도 된다. 그러나, 순수 린스로는 흡착된 유기물은 거의 제거되지 않는다. 따라서, 유기물 첨가 용액을 재차 공급할 필요성은 적다. 또한, 구리의 표면에 유기물이 부착되어 있기 때문에, 유기물 첨가 용액이 아닌 순수 린스만으로도 상관없다.
유기 용액으로서는 BTA 이외에, 벤지미다졸(BI: benzimidazole), N-N 디에틸 디티오칼바민산 암모늄(ammonium sodium diethyldithiocarbamate), 쿠페론(cupferron), 피코린산(picolinic acid) 등의 유기물을 첨가시킨 용액을 이용해도 된다.
또, 제1 실시예와 마찬가지의 이유로, 구리 배선이 노출되는 디바이스 표면에 용액을 공급하는 경우, 유기물 첨가 용액의 생성에 초순수를 이용하는 것이 바람직하다. 또한, 유기물 첨가 용액의 생성에 이용되는 순수 또는 초순수는 전해질을 함유하지 않는 것이 바람직하다.
〈제3 실시예〉
도 7a 내지 도 7c는 본 발명의 제3 실시예에 따른 반도체 장치의 제조 공정을 도시하는 공정 단면도이다. 도 7a 내지 도 7c에서, 도 1a 및 도 1b와 동일한 부위에는 동일 부호를 붙여, 그 설명을 생략한다.
도 7a에 도시한 바와 같이 배선(16a, 16b), 및 절연막(14) 상에 층간 절연막(71)을 형성한다. 계속해서, 층간 절연막(71) 상에 도시되지 않는 레지스트 패턴을 형성한다. 레지스트 패턴을 마스크로 하여 에칭성 가스를 이용한 RIE법에 의해 층간 절연막(71)을 에칭하여, 저면에 배선(16a, 16b)이 노출되는 비어홀(72a, 72b)을 형성한다. 그리고, 레지스트 패턴을 제거한다.
계속해서, 도 7b에 도시한 바와 같이 디바이스면에 약액(73)을 공급하여 약액 처리를 행한다. 층간 절연막(71)에 비어홀(72a, 72b)을 개구한 후, 레지스트 잔사, 배선 또는 절연막의 성분이 가스와 반응한 반응성 생성물이 비어홀 내에 부착되어 있는 경우가 많다. 그 때문에, 비어홀(72a, 72b) 형성 후의 후 처리로서, 레지스트 잔사나 반응 생성물을 제거하기 위한 약액 처리가 일반적으로 행해진다.
이 약액 처리에서는 약액(73)이 비어홀(72a, 72b) 내부에서 배선 표면에 접하고 있다. 약액(73)은 전해질을 함유하는 산·알칼리 용액인 경우가 많기 때문에, 이 상태에서 디바이스에 빛이 닿으면, 역시 pn 접합부에서 홀과 전자가 발생하고, 배선의 용해 석출이 발생한다. 따라서, 약액 처리실은 암실인 것이 바람직하다.
계속해서, 도 7c에 도시한 바와 같이 제1 실시예에서 설명한 애노드물(74)을 이용한 세정 처리를 행한다. 이 세정 처리로, 애노드물(74)이 비어홀(72a, 72b) 내부의 약액(73)을 치환하고, 배선(16a, 16b)의 용해·석출 반응의 방지 효과가 있다.
이상적으로는 세정 처리도 암실에서 행하면 문제없지만, 세정실은 암실로 하는 것이 곤란한 경우가 많다. 웨이퍼의 출입이 행해지는 로드·언로드실은 통상은 밖에서 보이도록 투명한 창이 붙어 있기 때문에, 세정 처리 장치의 내부 전부를 어둡게 하는 것은 실제로 어렵다. 세정 처리실은 약액 처리실과 통상은 별도이고, 또한 언로드실에 보다 가까운 위치에 있는 세정 처리실에는 광이 누설되는 경우가 있다. 따라서, 순수 세정 대신에, 애노드물을 사용하는 것이 바람직하다.
또한, 약액 처리에서도, 약액의 종류에 따라서는 애노드물과 약액을 혼합함으로써, 배선의 표면 전위가 변화하여, 용해·석출 반응의 억지 효과가 있다. 그래서, 약액(73)의 희석액으로서 애노드물을 이용해도 된다.
이상의 설명에서는 애노드물을 이용한 경우에 대해서 일례를 들었다. 그러나, 애노드물 대신에, 순수 또는 초순수에 산소, 오존, 일산화탄소, 과산화수소 등의 산화성을 갖는 가스를 용해시킨 산화성 가스 용해수, 순수 또는 초순수에 O 래디컬, OH 래디컬 등의 래디컬 분자·원자를 함유시킨 래디컬 함유 용액을 이용해도 마찬가지의 효과를 기대할 수 있다.
또, 약액 처리 후에, 디바이스 표면에 캐소드물, 또는 순수 또는 초순수에 환원성 가스를 용해시킨 환원성 가스 용해수를 이용하여 세정 처리를 행해도 된다. 디바이스 표면에 부착되어 있는 레지스트 잔사나 반응 생성물에는 전해질을 함유하는 약액이 부착된다. 캐소드물 및 환원성 가스 용해수는 디바이스 표면에 남는 레지스트 잔사 및 반응 생성물을 효과적으로 제거한다. 그 결과, 디바이스 표면의 용액의 저항이 높아져, 부식을 억제할 수 있다.
상기 애노드물, 상기 산화성 가스 용해수, 및 상기 래디컬 함유 용액으로 이루어지는 그룹으로부터 하나 이상 선택된 제1 액체와, 상기 캐소드물 및 상기 환원성 가스 용해수로 이루어지는 그룹으로부터 하나 이상 선택된 제2 액체를 동시에 디바이스 표면에 공급해도 된다. 이 경우, 배선 표면이 산화됨과 함께, 레지스트 잔사 및 반응 생성물이 효과적으로 제거되어, 보다 부식을 억제할 수 있다.
제1 실시예와 마찬가지로, 제1 액체와 제2 액체를 적절한 비율로 혼합함으로써, 배선 재료와 배리어 메탈 재료와의 사이의 표면 전위의 차를 작게 할 수 있어, 부식의 발생을 방지할 수 있다.
또한, 애노드물 대신에, 벤조트리아졸, 벤지미다졸, N-N 디에틸 디티오칼바민산암모늄, 쿠페론, 및 피코린산 중 적어도 1종을 순수에 첨가한 용액을 이용해도 된다.
또, 본 발명은 상기 실시예에 한정되는 것이 아니다. 예를 들면, 상기 각 실시예에서는 도전체로서 구리를 이용하고 있었지만, 도전체로서는 실리콘, 알루미늄, 텅스텐, 금 및 은 중 적어도 하나를 포함하는 금속 또는 합금을 이용할 수 있다. 또한, 상기 각 실시예에서는 p형 반도체 및 n형 반도체에 직접 접속되는 제1층의 다마신 배선에 대하여 광 부식을 방지하는 예를 나타내었지만, 제2 층 이상의 상층 다마신 배선에 대하여 본 발명을 적용해도 된다. 기타, 본 발명은 그 요지를 일탈하지 않는 범위에서, 여러가지 변형하여 실시하는 것이 가능하다.
본 발명에 따르면, 배선 표면에서의 광 부식의 발생을 방지할 수 있다.
도 1a, 도 1b는 제1 실시예에 따른 반도체 장치의 제조 공정을 도시하는 공정 단면도.
도 2는 제1 실시예에 따른 반도체 장치의 제조 공정의 설명에 이용되는 흐름도.
도 3a 내지 도 3c는 제1 실시예에 따른 반도체 장치의 제조 공정의 일부를 모식적으로 도시한 도면.
도 4는 제1 실시예에 따른 광 부식의 발생 방지에 유효한 반도체 장치와 용액을 흘리는 전류를 모식적으로 도시한 도면.
도 5는 제2 실시예에 따른 반도체 장치의 설명에 이용되는 흐름도.
도 6a 내지 도 6c는 제2 실시예에 따른 반도체 장치의 제조 공정의 일부를 모식적으로 도시한 도면.
도 7a 내지 도 7c는 제3 실시예에 따른 반도체 장치의 제조 공정을 도시하는 공정 단면도.
도 8a, 도 8b는 반도체 장치의 제조 공정에서의 다마신 공정을 도시하는 공정 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : Si 기판(11)
12 : n+형 웰
13 : p+형 웰
14 : 절연막
15 : 배리어 메탈
16 : 구리(도전체)

Claims (20)

  1. 반도체 장치의 제조 방법에 있어서,
    반도체 기판과, 이 반도체 기판에 형성된 p형 반도체층과, 상기 반도체 기판에 형성되며 상기 p형 반도체층과 pn 접합을 형성하는 n형 반도체층과, 상기 반도체 기판 위에 형성되며 복수의 개구를 갖는 절연막과, 상기 개구내 및 상기 절연막 상에 형성되고, 상기 p형 반도체층 및 n형 반도체층에 전기적으로 접속되는 도전체를 구비하는 기체를 준비하고,
    상기 도전체가 형성된 디바이스면을 하향으로 한 상기 기체에 연마 패드 표면을 접촉시킨 상태에서, 상기 연마 패드와 상기 기체와의 사이에 슬러리를 공급하면서, 상기 기체와 상기 연마 패드를 상대적으로 이동시키는 화학적 기계 연마를 행하여, 상기 절연막 상의 도전체를 제거하고, 상기 복수의 개구 내에 각각 배선을 형성하며,
    상기 연마 패드 표면에 상기 기체의 디바이스면을 접촉시킨 상태에서, 상기 연마 패드와 상기 기체 사이에, 순수를 전기 분해하여 얻어지는 애노드물, 순수에 산화성을 갖는 가스를 용해시킨 제1 용액, 순수에 래디컬 원자·분자를 함유시킨 제2 용액, 순수를 전기 분해하여 얻어지는 캐소드물, 및 순수에 환원성을 갖는 가스를 용해시킨 제3 용액으로 이루어지는 그룹으로부터 선택된 적어도 1종의 액체를 공급하고,
    상기 기체의 상기 연마 패드에의 접촉을 해제하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 애노드물 또는 캐소드물은 전해질을 함유하지 않는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 용액은, 순수에 산소, 오존, 일산화탄소, 과산화수소로부터 선택된 적어도 1종을 용해시킨 용액이고,
    상기 제3 용액은, 순수에 수소, H2S, HNO2, H2SO3로부터 선택된 적어도 1종을 용해시킨 용액인 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 기체의 상기 연마 패드에의 접촉을 해제한 후,
    상기 기체의 디바이스면을 상향 또는 횡방향으로 하고,
    상기 기체의 디바이스면에 상기 애노드물, 상기 제1 용액, 제2 용액, 상기 캐소드물, 및 상기 제3 용액으로 이루어지는 그룹으로부터 선택된 적어도 1종의 액체를 공급하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 제1 용액은, 순수에 산소, 오존, 일산화탄소, 과산화수소로부터 선택된 적어도 1종을 용해시킨 용액이고,
    상기 제3 용액은, 순수에 수소, H2S, HNO2, H2SO3로부터 선택된 적어도 1종을 용해시킨 용액인 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 도전체는 Cu를 포함하고,
    상기 순수로서 초순수를 이용하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 액체로서, 상기 애노드물, 제1 용액, 제2 용액으로 이루어지는 그룹으로부터 하나 이상 선택된 제1 액체와, 상기 캐소드물 및 제3 용액으로 이루어지는 그룹으로부터 하나 이상 선택된 제2 액체를 공급하는 반도체 장치의 제조 방법.
  8. 반도체 장치의 제조 방법에 있어서,
    반도체 기판과, 이 반도체 기판에 형성된 p형 반도체층과, 상기 반도체 기판에 형성되며 상기 p형 반도체층과 pn 접합을 형성하는 n형 반도체층과, 상기 반도체 기판 위에 형성된 복수의 제1 개구를 갖는 제1 절연막과, 상기 제1 개구 내에 형성되며, 상기 pn 접합을 통해 전기적으로 접속되는 복수의 도전체와, 제1 절연막 및 상기 도전체 상에 형성된 제2 절연막을 구비하는 기체를 준비하고,
    상기 제2 절연막에 각각 도전체가 노출되는 복수의 제2 개구를 형성하며,
    상기 기체의 상기 제2 개구가 형성된 디바이스면에 전해질을 함유하는 약액을 공급하고,
    상기 약액의 공급 중 및 공급 후의 적어도 한 시점에서 상기 기체의 디바이스면에, 순수를 전기 분해하여 얻어지는 애노드물, 순수에 산화성을 갖는 가스를 용해시킨 제1 용액, 순수에 래디컬 원자·분자를 함유시킨 제2 용액, 순수를 전기 분해하여 얻어지는 캐소드물, 및 순수에 환원성을 갖는 가스를 용해시킨 제3 용액으로 이루어지는 그룹으로부터 선택된 적어도 1종의 액체를 공급하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 약액에 의해, 제2 개구 형성 시에 생성된 레지스트 잔사 및 반응 생성물 중 적어도 한쪽을 제거하는 반도체 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 도전체는 Cu를 포함하며,
    상기 순수로서 초순수를 이용하는 반도체 장치의 제조 방법.
  11. 제8항에 있어서, 상기 액체로서, 상기 애노드물, 제1 용액, 제2 용액으로 이루어지는 그룹으로부터 하나 이상 선택된 제1 액체와, 상기 캐소드물 및 제3 용액으로 이루어지는 그룹으로부터 하나 이상 선택된 제2 액체를 공급하는 것을 반도체 장치의 제조 방법.
  12. 제8항에 있어서,
    상기 제1 용액은, 순수에 산소, 오존, 일산화 탄소, 과산화수소로부터 선택된 적어도 1종을 용해시킨 용액이고,
    상기 제3 용액은, 순수에 수소, H2S, HNO2, H2SO3로부터 선택된 적어도 1종을 용해시킨 용액인 반도체 장치의 제조 방법.
  13. 제8항에 있어서,
    상기 애노드물 또는 캐소드물은 전해질을 함유하지 않는 것을 반도체 장치의 제조 방법.
  14. 반도체 장치의 제조 방법에 있어서,
    반도체 기판과, 이 반도체 기판에 형성된 p형 반도체층과, 상기 반도체 기판에 형성되며 상기 p형 반도체층과 pn 접합을 형성하는 n형 반도체층과, 상기 반도체 기판 위에 형성되며, 상기 pn 접합을 통해 전기적으로 접속되는 배선을 구비하는 기체를 준비하고,
    상기 배선이 노출되는 상기 기체의 디바이스면에, 전해질을 함유하는 약액을 공급하며,
    상기 약액의 공급 중 및 공급 후의 적어도 한 시점에서, 벤조트리아졸, 벤지미다졸, N-N 디에틸디티오칼바민산암모늄, 쿠페론, 및 피코린산 중 적어도 1종을 물에 첨가한 유기물 첨가 용액을 상기 기체의 디바이스면에 공급하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 기체는 상기 기체의 디바이스면측에 복수의 개구가 형성된 절연막을 구비하고,
    도전체가, 상기 개구내 및 절연막 상에 형성된 후, 상기 도전체가 형성된 디바이스면을 하향으로 한 해당 기체에 연마 패드 표면을 접촉시킨 상태에서, 상기 연마 패드와 상기 기체와의 사이에 슬러리를 공급하면서, 상기 기체와 상기 연마 패드를 상대적으로 이동시키는 화학적 기계 연마를 행하여, 상기 절연막 상의 도전체를 제거하여, 상기 복수의 개구 내에 각각 상기 배선을 형성하도록 가공이 실시되고,
    상기 연마 패드 표면에 상기 기체를 접촉시킨 상태에서, 상기 연마 패드와 상기 기체와의 사이에 상기 유기물 첨가 용액을 공급하며,
    상기 기체의 상기 연마 패드에의 접촉을 해제하는 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 기체의 상기 연마 패드에의 접촉을 해제한 후,
    상기 기체의 디바이스면을 상향 또는 횡방향으로 하고,
    상기 기체의 디바이스면에, 벤조트리아졸, 벤지미다졸, N-N 디에틸디티오칼바민산암모늄, 쿠페론, 및 피코린산 중 적어도 1종을 물에 첨가한 유기물 첨가 용액을 공급하면서 상기 기체의 세정을 행하는 반도체 장치의 제조 방법.
  17. 제15항에 있어서,
    상기 도전체는 Cu를 포함하며,
    상기 물로서 초순수를 이용하는 반도체 장치의 제조 방법.
  18. 제14항에 있어서,
    상기 기체는, 상기 반도체 기판의 디바이스면 상에 형성되며 내부에 상기 배선이 형성된 복수의 제1 개구를 갖는 제1 절연막과, 제1 절연막 상에 형성된 제2 절연막을 구비하고,
    상기 제2 절연막에 각각 배선이 노출되는 복수의 제2 개구를 형성하며,
    상기 기체의 상기 제2 개구가 형성된 디바이스면에 전해질을 함유하는 약액을 공급하고,
    상기 약액의 공급 중 및 공급 후의 적어도 한 시점에서 상기 기체의 디바이스면에 상기 유기물 첨가액을 공급하는 반도체 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 약액에 의해, 제2 개구 형성 시에 형성된 레지스트 잔사 및 반응 생성물의 적어도 한쪽을 제거하는 반도체 장치의 제조 방법.
  20. 제18항에 있어서,
    상기 배선은 Cu를 포함하며,
    상기 물로서 초순수를 이용하는 반도체 장치의 제조 방법.
KR10-2002-0054525A 2001-09-11 2002-09-10 반도체 장치의 제조 방법 KR100512500B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001275593A JP4057803B2 (ja) 2001-09-11 2001-09-11 半導体装置の製造方法
JPJP-P-2001-00275593 2001-09-11

Publications (2)

Publication Number Publication Date
KR20030022728A KR20030022728A (ko) 2003-03-17
KR100512500B1 true KR100512500B1 (ko) 2005-09-07

Family

ID=19100425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0054525A KR100512500B1 (ko) 2001-09-11 2002-09-10 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US6992009B2 (ko)
JP (1) JP4057803B2 (ko)
KR (1) KR100512500B1 (ko)
CN (1) CN1202558C (ko)
TW (1) TW557483B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7188630B2 (en) * 2003-05-07 2007-03-13 Freescale Semiconductor, Inc. Method to passivate conductive surfaces during semiconductor processing
US20040248405A1 (en) * 2003-06-02 2004-12-09 Akira Fukunaga Method of and apparatus for manufacturing semiconductor device
US7700477B2 (en) * 2004-02-24 2010-04-20 Panasonic Corporation Method for fabricating semiconductor device
US7939482B2 (en) * 2005-05-25 2011-05-10 Freescale Semiconductor, Inc. Cleaning solution for a semiconductor wafer
US20100273330A1 (en) * 2006-08-23 2010-10-28 Citibank N.A. As Collateral Agent Rinse formulation for use in the manufacture of an integrated circuit
WO2008106221A1 (en) * 2007-02-28 2008-09-04 Applied Materials, Inc. Methods and apparatus for cleaning a substrate edge using chemical and mechanical polishing
JP2009238896A (ja) * 2008-03-26 2009-10-15 Renesas Technology Corp 半導体集積回路装置の製造方法
CN102317773B (zh) 2009-01-23 2015-03-11 聚合物技术系统公司 具有一体生物传感器的诊断式多层干相测试条
JP5588786B2 (ja) * 2010-08-24 2014-09-10 出光興産株式会社 シリコンウェハ加工液およびシリコンウェハ加工方法
US8773072B2 (en) * 2011-08-29 2014-07-08 Aygis Ag Refuelable storage battery
KR20130084932A (ko) * 2012-01-18 2013-07-26 삼성전자주식회사 반도체 소자의 제조 방법
US8877075B2 (en) 2012-02-01 2014-11-04 Infineon Technologies Ag Apparatuses and methods for gas mixed liquid polishing, etching, and cleaning
CN104919575B (zh) * 2013-01-11 2018-09-18 应用材料公司 化学机械抛光设备及方法
US10090396B2 (en) 2015-07-20 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating metal gate devices and resulting structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030014123A (ko) * 2001-08-07 2003-02-15 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08126873A (ja) * 1994-10-28 1996-05-21 Nec Corp 電子部品等の洗浄方法及び装置
TW406329B (en) 1998-04-30 2000-09-21 Ibm Method of cleaning semiconductor wafers after cmp planarization
JP4017029B2 (ja) 1998-11-16 2007-12-05 株式会社カネカ カバーレイ用接着剤およびカバーレイフィルム
WO2000044034A1 (en) * 1999-01-25 2000-07-27 Speedfam-Ipec Corporation Methods and cleaning solutions for post-chemical mechanical polishing
JP4127926B2 (ja) 1999-04-08 2008-07-30 株式会社荏原製作所 ポリッシング方法
US6468135B1 (en) 1999-04-30 2002-10-22 International Business Machines Corporation Method and apparatus for multiphase chemical mechanical polishing
US6569349B1 (en) * 2000-10-23 2003-05-27 Applied Materials Inc. Additives to CMP slurry to polish dielectric films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030014123A (ko) * 2001-08-07 2003-02-15 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치의 제조 방법

Also Published As

Publication number Publication date
CN1405838A (zh) 2003-03-26
CN1202558C (zh) 2005-05-18
US20030068888A1 (en) 2003-04-10
KR20030022728A (ko) 2003-03-17
JP4057803B2 (ja) 2008-03-05
TW557483B (en) 2003-10-11
US6992009B2 (en) 2006-01-31
JP2003086675A (ja) 2003-03-20

Similar Documents

Publication Publication Date Title
KR100907767B1 (ko) 반도체 집적 회로 장치의 양산 방법 및 전자 디바이스의제조 방법
JP3667273B2 (ja) 洗浄方法および洗浄液
US7216653B2 (en) Cleaning solution and cleaning method of a semiconductor device
KR100512500B1 (ko) 반도체 장치의 제조 방법
US7727891B2 (en) Method of manufacturing a semiconductor device using a wet process
JP3111979B2 (ja) ウエハの洗浄方法
JP4046486B2 (ja) 洗浄水及びウエハの洗浄方法
JP4221191B2 (ja) Ｃｍｐ後洗浄液組成物
KR20020025806A (ko) 반도체 집적 회로 장치의 제조방법
JP2007511894A (ja) 半導体製造プロセスの過程で導電面を不動態化するための方法
JP2006135287A (ja) 洗浄液及びそれを用いた半導体素子の洗浄方法
TWI664031B (zh) 清潔及鈍化半導體裝置之方法
KR20050022292A (ko) 반도체장치의 제조방법
JP3843112B2 (ja) 半導体装置の製造方法
JP2005311083A (ja) 半導体装置の製造方法
KR20050073030A (ko) 반도체소자의 세정방법
MORITA et al. PASSSIVATION OF Cu PARTICLES ON Si SUBSTRATE BY FOM (HF+ 0,-UPW) SOLUTION HIROSHI MORITA*, JAE-DONG JOO**, ROCHDI MESSOUSSI***, KAZUHIKO KAWADA, JONG-SOO KIM and TADAHIRO OHMI
JPH04356927A (ja) 半導体装置の製造方法
JP2004063735A (ja) 半導体装置の製造方法および製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee