JP2009238896A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2009238896A
JP2009238896A JP2008080931A JP2008080931A JP2009238896A JP 2009238896 A JP2009238896 A JP 2009238896A JP 2008080931 A JP2008080931 A JP 2008080931A JP 2008080931 A JP2008080931 A JP 2008080931A JP 2009238896 A JP2009238896 A JP 2009238896A
Authority
JP
Japan
Prior art keywords
cleaning process
brush
integrated circuit
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008080931A
Other languages
English (en)
Inventor
Hiroyuki Masuda
博之 増田
Hiroshi Oshita
博史 大下
Nobuhiro Konishi
信博 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008080931A priority Critical patent/JP2009238896A/ja
Priority to US12/411,387 priority patent/US8187966B2/en
Publication of JP2009238896A publication Critical patent/JP2009238896A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Abstract

【課題】１３０ｎｍ、９０ｎｍおよび６５ｎｍテクニカル・ノードのプロセス等に適用されるＣｕ-ＣＭＰ工程においては、Ｃｕ配線の腐食を防止する目的で防食剤を添加したスラリが主流となっている。ところが、防食剤を添加したスラリを用いたＣｕ-ＣＭＰ工程について、本願発明者らが検討したところによると、防食剤はＣｕと錯体を形成する場合が多く、異物としてウェハ上に多量に残留し歩留の低下や、Ｃｕ配線におけるＴＤＤＢ特性といった信頼度を劣化させる要因となることが明らかとなった。
【解決手段】本願発明は、ポストＣＭＰ洗浄において、ウエハのデバイス面をほぼ水平上向きで、当該面に薬液又は純水等の洗浄液体を供給するとともに、ウエハを水平面内で、ほぼその中心の周りで自転させながらウエット洗浄するときに、その自転速度をデバイス面上における洗浄液体の厚さがほぼ均一になる程度に低速にするものである。
【選択図】図１

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法における埋め込み配線技術に適用して有効な技術に関する。
日本特開２００７−１５０３５９号公報（特許文献１）には、銅ダマシン配線プロセスにおけるＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）および洗浄一貫装置において、装置内の雰囲気を不活性ガスにすることが開示されている。
日本特開２００１−１４８３８５号公報（特許文献２）または米国特許第６８９７１５０号公報（特許文献３）には、銅ダマシン配線プロセスにおけるＣＭＰ処理後の洗浄において、ＢＴＡ（Ｂｅｎｚｏ−Ｔｒｉ−Ａｚｏｌｅ）による防食処理を施すことが開示されている。
日本特表２００７−５１１８９４号公報（特許文献４）または米国特許第７１８８６３０号公報（特許文献５）には、銅ダマシン配線プロセスにおけるＣＭＰ処理後の洗浄において、防食剤を含む洗浄液を用いることが開示されている。
特開２００７−１５０３５９号公報 特開２００１−１４８３８５号公報 米国特許第６８９７１５０号公報 特表２００７−５１１８９４号公報 米国特許第７１８８６３０号公報
１３０ｎｍ、９０ｎｍおよび６５ｎｍテクニカル・ノードのプロセス等に適用されるＣｕ-ＣＭＰ工程においては、Ｃｕ配線の腐食を防止する目的で防食剤を添加したスラリが主流となっている。ところが、防食剤を添加したスラリを用いたＣｕ-ＣＭＰ工程について、本願発明者らが検討したところによると、防食剤はＣｕと錯体を形成する場合が多く、異物としてウェハ上に多量に残留し歩留の低下や、Ｃｕ配線におけるＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性といった信頼度を劣化させる要因となることが明らかとなった。
更に、多量に検出される残留異物は、欠陥検査時に他欠陥の検出を阻害する為、この特定の欠陥以外の欠陥がもたらす歩留り低下に対する対応が遅延するといった問題があった。そこで異物を低減できる強力な洗浄条件を試行したが、今度はＣｕの腐食が顕在化することが明確になり、こちらもＣｕ配線における信頼度の劣化や配線のショートやオープンによる歩留り低下を引き起こすことが明らかとなった。このため、防食剤とＣｕとの錯体としてウェハに残留する異物の除去性とともに、Ｃｕの腐食耐性を向上させる洗浄条件が必要となった。
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明は、ポストＣＭＰ洗浄において、ウエハのデバイス面をほぼ水平上向きで、当該面に薬液又は純水等の洗浄液体を供給するとともに、ウエハを水平面内で、ほぼその中心の周りで自転させながらウエット洗浄するときに、その自転速度をデバイス面上における洗浄液体の厚さがほぼ均一になる程度に低速、すなわち、１回／分以上、３０回／分未満にするものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、ポストＣＭＰ洗浄において、ウエハの自転速度を洗浄液体の厚さがほぼ均一になる程度に低速にしたので、ウエハのデバイス面上における溶存酸素濃度が均一となり、溶存酸素濃度の不均等に起因する埋め込み配線の腐食を抑えつつ、有効な洗浄処理を可能とする。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハの第１の主面上の第１の絶縁膜に配線溝を形成する工程；
（ｂ）前記配線溝を埋めるように、前記配線溝内および前記第１の絶縁膜上に金属部材層を形成する工程；
（ｃ）前記配線溝外の前記金属部材層を、ＣＭＰ処理により、除去することにより埋め込み配線を形成する工程；
（ｄ）前記工程（ｃ）の後、前記埋め込み配線が形成された前記ウエハの前記第１の主面側に対して、前記ウエハを前記第１の主面を含む面内において自転させながら、ウエット洗浄処理を実行する工程；
（ｅ）前記工程（ｄ）の後、前記ウエハの前記第１の主面側を乾燥される工程、
ここで、前記ウエハの自転速度は、１回/分以上３０回/分未満である。
２．前記１項の半導体集積回路装置の製造方法において、前記自転速度は、２回/分以上２２回/分未満である。
３．前記１項の半導体集積回路装置の製造方法において、前記自転速度は、４回/分以上１６回/分未満である。
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｃ）から（ｅ）は、ＣＭＰ処理装置内で行われる。
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
（ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
（ｄ２）前記第１の薬液洗浄処理の後に行われる第２の回転ロール・ブラシによる第２の薬液洗浄処理；
（ｄ３）前記第２の薬液洗浄処理の後に行われる回転ペン・ブラシによる第３の薬液洗浄処理。
６．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
（ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
（ｄ２）前記第１の薬液洗浄処理の後に行われる前記第２の回転ロール・ブラシによる第２の薬液洗浄処理；
（ｄ３）前記第２の薬液洗浄処理の後に行われる回転ペン・ブラシによる第３の薬液洗浄処理；
（ｄ４）前記第３の薬液洗浄処理の後に行われるブラシを使用しない第１のリンス処理。
７．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
（ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
（ｄ２）前記第１の薬液洗浄処理の後に行われる第２の回転ロール・ブラシによる第２の薬液洗浄処理；
（ｄ３）前記第２の薬液洗浄処理の後に行われる回転ペン・ブラシによる第３の薬液洗浄処理；
（ｄ４）前記第３の薬液洗浄処理の後に行われるブラシを使用しない第１のリンス処理；
（ｄ５）前記第２の薬液洗浄処理と前記第３の薬液洗浄処理との間に行われるブラシを使用しない第２のリンス処理。
８．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
（ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
（ｄ２）前記第１の薬液洗浄処理の後に行われる第２の回転ロール・ブラシによる第２の薬液洗浄処理；
（ｄ３）前記第２の薬液洗浄処理の後に行われる回転ペン・ブラシによる第３の薬液洗浄処理；
（ｄ４）前記第３の薬液洗浄処理の後に行われるブラシを使用しない第１のリンス処理；
（ｄ５）前記第２の薬液洗浄処理と前記第３の薬液洗浄処理との間に行われるブラシを使用しない第２のリンス処理；
（ｄ６）前記第１の薬液洗浄処理と前記第２の薬液洗浄処理との間に行われるブラシを使用しない第３のリンス処理。
９．前記５から８項のいずれか一つの半導体集積回路装置の製造方法において、前記回転ロール・ブラシの回転速度は、１６０回/分以上、５００回/分未満である。
１０．前記５から８項のいずれか一つの半導体集積回路装置の製造方法において、前記回転ロール・ブラシの回転速度は、１７０回/分以上、４００回/分未満である。
１１．前記５から８項のいずれか一つの半導体集積回路装置の製造方法において、前記回転ロール・ブラシの回転速度は、１８０回/分以上、３００回/分未満である。
１２．前記６から８項のいずれか一つの半導体集積回路装置の製造方法において、前記リンス処理における純水ノズルの数は、複数である。
１３．前記５から８項の半導体集積回路装置の製造方法において、前記回転ペン・ブラシの揺動は、前記ウエハの中心付近から外周部への１回である。
１４．前記１から１３項のいずれか一つの半導体集積回路装置の製造方法において、前記埋め込み配線は、下層のバリアメタル層と上層の銅を主要な成分とする銅合金層を有する。
１５．前記１から１４項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｆ）前記工程（ｅ）の後、前記埋め込み配線および前記第１の絶縁膜上に、絶縁性バリア膜を形成する工程。
１６．前記１から１５項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｃ）は、以下の下位工程を含む：
（ｃ１）前記配線溝外の前記金属部材層の内の銅を主要な成分とする銅合金層を、第１のＣＭＰ処理により、除去する工程；
（ｃ２）前記配線溝外の前記金属部材層の内のバリアメタル層を、第２のＣＭＰ処理により、除去する工程。
１７．前記１から１５項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｃ）は、以下の下位工程を含む：
（ｃ１）前記配線溝外の前記金属部材層の内の銅を主要な成分とする銅合金層を、第１のＣＭＰ処理により、除去する工程；
（ｃ２）前記配線溝外の前記金属部材層の内のバリアメタル層を、防食剤を含むスラリを用いた第２のＣＭＰ処理により、除去する工程。
１８．前記１から１７項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、回転ロール・ブラシを用いた薬液又は純水による洗浄工程を含む。
１９．前記１から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記埋め込み配線は、下層のバリアメタル層と上層の銅を主要な成分とする銅合金層を有し、前記バリアメタル層はタンタルを主要な成分とする膜を有する。
２０．前記１から１９項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｆ）前記工程（ｅ）の後、前記埋め込み配線および前記第１の絶縁膜上に、絶縁性バリア膜を形成する工程、
ここで、前記絶縁性バリア膜は、ＳｉＣＮ膜を有する。
２１．前記１から２０項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
（ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理。
２２．前記１から２０項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
（ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
（ｄ２）前記第１の薬液洗浄処理の後に行われる第２の回転ロール・ブラシによる第２の薬液洗浄処理。
２３．前記１から２０項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
（ｄ３）回転ペン・ブラシによる第３の薬液洗浄処理。
２４．前記１から２０項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
（ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
（ｄ６）前記第１の薬液洗浄処理の後に行われるブラシを使用しない第３のリンス処理。
２５．前記１から２０項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
（ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
（ｄ３）前記第１の薬液洗浄処理の後に行われる回転ペン・ブラシによる第３の薬液洗浄処理；
（ｄ４）前記第３の薬液洗浄処理の後に行われるブラシを使用しない第１のリンス処理；
（ｄ６）前記第１の薬液洗浄処理と前記第３の薬液洗浄処理との間に行われるブラシを使用しない第３のリンス処理。
２６．前記１から２０項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
（ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
（ｄ２）前記第１の薬液洗浄処理の後に行われる第２の回転ロール・ブラシによる第２の薬液洗浄処理；
（ｄ５）前記第２の薬液洗浄処理の後に行われるブラシを使用しない第２のリンス処理；
（ｄ６）前記第１の薬液洗浄処理と前記第２の薬液洗浄処理との間に行われるブラシを使用しない第３のリンス処理。
２７．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハの第１の主面上の第１の絶縁膜に配線溝を形成する工程；
（ｂ）前記配線溝を埋めるように、前記配線溝内および前記第１の絶縁膜上に金属部材層を形成する工程；
（ｃ）前記配線溝外の前記金属部材層を、ＣＭＰ処理により、除去することにより埋め込み配線を形成する工程；
（ｄ）前記工程（ｃ）の後、前記埋め込み配線が形成された前記ウエハの前記第１の主面側に対して、ウエット洗浄処理を実行する工程；
（ｅ）前記工程（ｄ）の後、前記ウエハの前記第１の主面側を乾燥される工程、
ここで、前記ウエット洗浄処理は、以下の処理を含む：
（ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
（ｄ２）前記第１の薬液洗浄処理の後に行われる第２の回転ロール・ブラシによる第２の薬液洗浄処理；
（ｄ３）前記第２の薬液洗浄処理の後に行われる回転ペン・ブラシによる第３の薬液洗浄処理；
（ｄ４）前記第３の薬液洗浄処理の後に行われるブラシを使用しない第１のリンス処理；
（ｄ５）前記第２の薬液洗浄処理と前記第３の薬液洗浄処理との間に行われるブラシを使用しない第２のリンス処理；
（ｄ６）前記第１の薬液洗浄処理と前記第２の薬液洗浄処理との間に行われるブラシを使用しない第３のリンス処理。
２８．前記２７項の半導体集積回路装置の製造方法において、前記第１の回転ロール・ブラシおよび前記第２の回転ロール・ブラシの回転速度は、１８０回/分以上、３００回/分未満である。
２９．前記２７項の半導体集積回路装置の製造方法において、前記第１の回転ロール・ブラシおよび前記第２の回転ロール・ブラシの回転速度は、１６０回/分以上、５００回/分未満である。
３０．前記２７項の半導体集積回路装置の製造方法において、前記第１の回転ロール・ブラシおよび前記第２の回転ロール・ブラシの回転速度は、１７０回/分以上、４００回/分未満である。
３１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）ウエハの第１の主面上の第１の絶縁膜に配線溝を形成する工程；
（ｂ）前記配線溝を埋めるように、前記配線溝内および前記第１の絶縁膜上に金属部材層を形成する工程；
（ｃ）前記配線溝外の前記金属部材層を、ＣＭＰ処理により、除去することにより埋め込み配線を形成する工程；
（ｄ）前記工程（ｃ）の後、前記埋め込み配線が形成された前記ウエハの前記第１の主面側に対して、ノズルにより薬液又は純水を供給しながら、ウエット洗浄処理を実行する工程；
（ｅ）前記工程（ｄ）の後、前記ウエハの前記第１の主面側を乾燥される工程、
ここで、前記ノズルから供給される薬液又は純水が前記ウエハの前記第１の主面に当たる際の断面形状は、直交する一方の軸方向の寸法が、他方の寸法に比較して、３倍以上長い。
３１．前記３０項の半導体集積回路装置の製造方法において、前記ノズルは複数本である。
３２．前記３１項の半導体集積回路装置の製造方法において、前記ノズルは複数本のそれぞれについて、前記薬液又は純水が前記ウエハの前記第１の主面に当たる際の断面形状は、直交する一方の軸方向の寸法が、他方の寸法に比較して、５倍以上長い。
３３．前記３０または３１項の半導体集積回路装置の製造方法において、前記断面形状は、直交する一方の軸方向の寸法が、他方の寸法に比較して、５倍以上長い。
３４．前記３０から３３項のいずれか一つの半導体集積回路装置の製造方法において、前記複数のノズルから供給される前記薬液又は純水が前記ウエハの前記第１の主面に当たる際の断面形状は、実質的に前記ウエハの全幅をカバーする。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコンすなわちＵＳＧ(Undoped Silicate Glass)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
また、「銅配線」といっても、一般に、純粋な銅ばかりではなく、銅を主要な成分とする銅合金から主に構成されており、その他の構成要素として、たとえば、バリア・メタル膜等を含む。このことは「アルミニウム配線」についても当てはまる。通常、アルミニウム配線材料は、アルミニウムを主要な成分として、数パーセント以下程度の銅やシリコンその他の添加物を含むアルミニウム合金である場合が多い。また、アルミニウム配線層は単独の膜ではなく、上下にＴｉＮ等の付加的な膜を伴うことが多い。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩウエハ等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．「ＣＭＰ処理」というときは、通常のＣＭＰ処理だけでなく、ＥＣＭＰ（Ｅｌｅｃｔｒｏ−Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等も含む。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
１．本願の一実施形態の半導体集積回路装置の製造方法におけるメタルＣＭＰおよびポストＣＭＰ洗浄プロセスのアウトラインの説明（主に図１から３）
図１は本願の一実施の形態の半導体集積回路装置の製造方法におけるダマシンＣＭＰ後のウエット洗浄の原理を説明するウエハ上面斜視図（図１（ａ））、高速自転の場合の側面図（図１（ｂ））、および低速自転の場合の側面図（図１（ｃ））である。図２は本願の一実施の形態の半導体集積回路装置の製造方法におけるダマシンＣＭＰ後のウエット洗浄で発生する埋め込み配線腐食とウエハの自転速度の関係を示すグラフである。図３は本願の一実施の形態の半導体集積回路装置の製造方法の要部プロセス・ブロック・フロー図である。これらに基づいて、本願の一実施形態の半導体集積回路装置の製造方法におけるメタルＣＭＰおよびポストＣＭＰ洗浄プロセスのアウトラインを説明する。
図３に示すように、標準的な銅埋め込み配線プロセスであるデュアル・ダマシン・プロセス（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ Ｐｒｏｃｅｓｓ）では、最初に層間絶縁膜にビア及び配線溝を形成する（配線溝形成ステップ１７３）。その後、ビア及び配線溝を銅を主要な成分とする配線金属で埋め込むように、ウエハの第１の主面（デバイス面）の全面に金属部材層を成膜する（金属部材層形成ステップ１７４）。その後は、ＣＭＰ＆後洗浄一貫装置１３５にウエハを移送して処理する。ＣＭＰ＆後洗浄一貫装置１３５内では、先ず、金属部材層の内、不要な部分をＣＭＰ処理により、除去する(メタルＣＭＰ処理ステップ１７５)。次に、残存スラリ成分等を除去するために、ウエハの洗浄処理１７６が行われ、スピン乾燥して（ウエハ乾燥ステップ１７７）、ＣＭＰ＆後洗浄一貫装置１３５の外部に放出される。
ここで、メタルＣＭＰ処理ステップ１７５においては、銅の防食剤であるＢＴＡを添加したスラリが使用される。しかし、この防食剤は銅と錯体を形成するため、異物の原因となりやすい。そこで、後洗浄において、強力な洗浄が必要となる。そして、異物を発生させないように、強力な洗浄を施すと、今度は、銅の腐食が激しくなるという問題が発生する。したがって、単に洗浄を強力にするだけでは、信頼性の高い配線を形成することは困難である。
本願発明者らが、この腐食の原因を調べたところ、以下のようなことが明らかとなった。すなわち、図２に示すように、洗浄中（主にブラシ洗浄およびその後の純水リンス中）のウエハの回転速度（ウエハの中心の周りでのウエハの主面内での回転）は、均一な洗浄を確保するため５０から１００回/分程度の範囲（「高速回転」という）が一般的に標準条件とされていた。しかし、この回転速度を従来不適切と考えられていた低速度側へシフトさせてみると、銅腐食は徐々に改善されることが明らかとなった。また、銅の腐食が洗浄工程中におけるウエハ上の洗浄液体（薬液又は純水）中の溶存酸素の不均一による濃淡電池効果が寄与していることが明らかとなった。この溶存酸素の不均一が発生するメカニズムを説明する。
図１（ａ）に示すように、洗浄液体ノズル１２８からウエハ１の第１主面１ａ上に供給された洗浄液体１２９は、高速回転時（ウエハ１は洗浄中、回転子１３０によって回転するようになっている）には、中央が極端に厚く、周辺が極端に薄い膜厚分布１２９ｂをとる（図１（ｂ））。一方、低速回転時には、比較的均一な膜厚分布１２９ｃをとることがわかる（図１（ｃ））。溶存酸素は洗浄液膜厚が減少するに従って急速に増加すると考えられる。したがって、ウエハの回転数を比較的低速、すなわち、３０回/分程度以下（上限ウエハ回転速度）にすると、腐食を許容範囲内に抑えることができる。一方、ウエハの回転は、ウエハを横断する回転ブラシが、均一にウエハ主面に触れる必要があるため、理論上、単位ステップ（同一ステージでの薬液洗浄およびリンスがそれぞれ単位ステップ）中に１８０度以上回転する必要がある。最短単位ステップ時間を３０秒とすると、下限ウエハ回転速度は１回/分程度となる。しかし、取り残しを考慮すると、実用的な範囲は２回/分から２２回/分と考えられる。また、もっとも好適な範囲は、４回/分から１６回/分と考えられる。
２．本願の一実施形態の半導体集積回路装置の製造方法に使用するＣＭＰ装置およびその装置を用いた一貫処理の説明（主に図４から図９）
図４は本願の一実施の形態の半導体集積回路装置の製造方法に使用するダマシンＣＭＰおよびＣＭＰ後のウエット洗浄一貫装置の上面図である。図５は本願の一実施の形態の半導体集積回路装置の製造方法に使用するダマシンＣＭＰおよびＣＭＰ後のウエット洗浄一貫装置の研磨部の研磨プラテン周辺を示す装置斜視図である。図６は本願の一実施の形態の半導体集積回路装置の製造方法に使用するダマシンＣＭＰおよびＣＭＰ後のウエット洗浄一貫装置のポストＣＭＰ洗浄部のロール・ブラシ洗浄領域（洗浄ステージ１又は２）を示す装置斜視図である。図７は本願の一実施の形態の半導体集積回路装置の製造方法に使用するダマシンＣＭＰおよびＣＭＰ後のウエット洗浄一貫装置のポストＣＭＰ洗浄部のペン・ブラシ洗浄領域（洗浄ステージ３）を示す装置斜視図である。図８は本願の一実施の形態の半導体集積回路装置の製造方法のダマシンＣＭＰおよびＣＭＰ後のウエット洗浄の詳細プロセス・ブロック・フロー図である。図９は本願の一実施の形態の半導体集積回路装置の製造方法のダマシンＣＭＰ後のウエット洗浄（一部研磨プロセス中の洗浄類似処理を含む）の詳細プロセス・フローをまとめた図表である。これらに基づいて、本願の一実施形態の半導体集積回路装置の製造方法に使用するＣＭＰ装置およびその装置を用いた一貫処理を説明する。
まず、ダマシンＣＭＰおよびＣＭＰ後のウエット洗浄一貫装置１３５におけるウエハ処理の流れのアウトラインを説明する。図４および図８に示すように、最初に、被処理ウエハ１を収容したウエハ搬送容器１３８、すなわちフープ（ＦＯＵＰ；Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）がロード・ポートにセットされる（通常、１２枚の３００φウエハが収納されている）。ウエハ１はその後、ロード＆アンロード用ロボット１３９ａによって、ＣＭＰ処理部１３６の待機部１４０のウエハ・ロボット１３９ｂを経由して、まず、銅ＣＭＰ用プラテン上の研磨パッド１２２ａ上にセットされ（図８のウエハ・ロード・ステップ１６１）、銅ＣＭＰ用回転研磨ヘッド１２５ａによって、銅ＣＭＰ処理１６２が行われる。次に、再び待機部１４０のウエハ・ロボット１３９ｂを経由して、バリア・メタルＣＭＰ用プラテン上の研磨パッド１２２ｂ上にセットされ、バリア・メタルＣＭＰ用回転研磨ヘッド１２５ｂによって、バリア・メタルＣＭＰ処理１６３が行われる。このバリア・メタルＣＭＰ処理１６３には、ＢＴＡ等の防食剤を含有する研磨スラリが用いられる。ここで、銅の防食剤は銅と錯体を形成する他の防食剤でもよい。
終了後、そのまま、比較的短時間、水研磨処理１６４が施される（この水研磨は必須ではないが、実施すれば比較的簡単な操作で洗浄効果を向上させる効果がある）。以上がメタルＣＭＰ工程１７５（図８）である。以降、後洗浄工程１７６である。なお、図８に示すように、プラテンが３個ある装置では、主配線金属ＣＭＰ処理を２個のプラテンを用いて、銅ラフＣＭＰ処理１９２と銅完全除去処理１９３に分けてもよい。
その後、図４に示すように、被処理ウエハ１は、待機部１４０のウエハ・ロボット１３９ｂおよび後洗浄部１３７の受け渡し用ウエハ・ロボット１３９ｃによって、後洗浄部１３７に移送される。その後、被処理ウエハ１はウエハ・ロード用ロボット１３９ｄによって、１次洗浄ステージ１４１（１次洗浄セクション）にロードされ、ロール・ブラシ１２７ａによって（ウエハの主面に接触した状態で自転する）、たとえば有機酸およびアミン系成分を含む酸性洗浄液（たとえば摂氏２５度、ｐＨ３．３程度、以下同じ）等の薬液を供給しながら１次ロール・ブラシ洗浄１６５が行われる。続いて、ロール・ブラシ１２７ａがウエハ１からはなれた状態で薬液がストップして純水を供給しながら（他の条件は同じ）、１次リンス処理１６６が行われる。ここで、薬液はアルカリ性洗浄液でもよい。
次に、被処理ウエハ１は、２次洗浄ステージ１４２（２次洗浄セクション）に移され、ロール・ブラシ１２７ｂによって（ウエハの主面に接触した状態で自転する）、たとえば前記酸性洗浄液（異なるものでもよい）を供給しながら２次ロール・ブラシ洗浄１６７が行われる。続いて、ロール・ブラシ１２７ｂがウエハ１からはなれた状態で薬液がストップして純水を供給しながら（他の条件は同じ）、２次リンス処理１６８が行われる。ここで、１次及び２次のロール・ブラシ洗浄におけるロール・ブラシの回転速度は、１６０回／分以上で５００回／分が望ましい。また、洗浄効果を十分に上げるためには、１７０回／分以上で、４００回／分が更に望ましい。更に、１８０回／分以上で３００回／分未満が最も好適である。
次に、被処理ウエハ１は、３次洗浄ステージ１４３（３次洗浄セクション）に移され、ペン・ブラシ１３１によって（ウエハの主面に接触した状態で自転する）、たとえば前記酸性洗浄液（異なるものでもよい）を供給しながらペン・ブラシ洗浄１７１が行われる。続いて、ペン・ブラシ１３１がウエハ１からはなれた状態で薬液がストップして純水を供給しながら（他の条件は同じ）、３次リンス処理１７２が行われる。
次に、被処理ウエハ１は、ウエハ乾燥ステージ１４４上に真空吸着されて、高速回転して乾燥処理１８１が行われる。その後、被処理ウエハ１は、ロード＆アンロード用ロボット１３９ａによって、通常、もとのフープ１３８に戻される（図８のウエハ・アンロード・ステップ１８２）。
ここで、図５から図７に基づいて、前記説明で出てきたＣＭＰ装置各部の詳細を説明する。図４の各ＣＭＰステージは両方とも図５に示すような構造をしている。回転プラテン１２１上に研磨パッド１２２が張られている。ウエハ１は回転研磨ヘッド１２５の下面に保持されている。研磨液体供給ノズル１２３からスラリ１２４等が供給される。研磨パッド１２２上では、パッド・ドレッサ１２６が回転している。
次に、図４の１次又は２次洗浄ステージ１４１，１４２（薬液洗浄時）は、図６のようになっている。ウエハ１の表裏主面に、たとえば、スポンジ状のＰＶＡ（Ｐｏｌｙ-ｖｉｎｙｌ-ａｌｃｏｈｏｌ）製の円筒形の一対のブラシ１２７（他の樹脂製のブラシでもよい）がウエハを横断するようにその側面が接触して高速回転している。リンス時には、この一対のブラシ１２７が開いて、ウエハ１の表裏主面から離れる。
次に、図４の３次洗浄ステージ１４３（薬液洗浄時）は、図７のようになっている。ウエハ１の表主面に、たとえば、スポンジ状のＰＶＡ（Ｐｏｌｙ-ｖｉｎｙｌ-ａｌｃｏｈｏｌ）製の円筒形のペン・ブラシ１３１（他の樹脂製のブラシでもよい）の底面がウエハに接触して高速回転している。リンス時には、このペン・ブラシ１３１が上昇して、ウエハ１の表主面から離れる。このペン・ブラシ１３１は薬液洗浄中、たとえば、一回ウエハの中央から周辺に向けて、ウエハを横断するように、揺動アームによって移動する。
次に、図４の後洗浄工程１７６の詳細条件の一例を図９に基づいて説明する。このプロセスの特徴は、第１に、洗浄時（ペン・ブラシ薬液洗浄以外の薬液及び純水洗浄ステップ）のウエハ自転速度が１０回/分と比較的小さいことである（現在広く行われている標準的なプロセスでは、５０回/分から１００回/分とされている）。第２に、ブラシ回転速度は、２００回/分と若干高めに設定されている（現在広く行われている標準的なプロセスでは、１５０回/分程度とされている）。腐食の心配がないので、装置の上限まで回転速度を上げて、洗浄効果を高めている。第３に、最後にペン・ブラシ洗浄を追加している点である。これは、異物除去効果を更に高める効果があるからである。なお、ペン・ブラシ薬液洗浄時のウエハ回転速度が高いのは、そうでないと、ペン・ブラシがウエハ上を全面的にむらなくカバーできないからである。ペン・ブラシ薬液洗浄は、回転ブラシ薬液洗浄と異なり、酸素の巻き込みが比較的少ないからである。
３．本願の一実施形態の半導体集積回路装置の製造方法による半導体集積回路装置デバイス構造の説明（主に図１０）
図１０は本願の一実施形態の半導体集積回路装置の製造方法による半導体集積回路装置デバイス構造を示すデバイス断面図である。図１０に基づいて、本願の一実施形態の半導体集積回路装置の製造方法による半導体集積回路装置デバイス構造の概要を説明する。
図１０に示すように、たとえば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）型の素子分離フィールド絶縁膜２で分離されたＰ型単結晶シリコン基板１のデバイス面上には、ＰチャネルＭＯＳＦＥＴまたはＮチャネルＭＯＳＦＥＴのゲート電極８が形成されている。それらの上には、窒化シリコン・ライナー膜４（たとえば約３０ｎｍ）が形成されている。その上には、窒化シリコン・ライナー膜４よりもずっと厚く、下層のプラズマＣＶＤ法によるＰ−ＴＥＯＳ酸化シリコン膜（たとえば約５００ｎｍ）および上層のキャップＰ−ＴＥＯＳ酸化シリコン膜（たとえば約５０ｎｍ）等からなるプリ・メタル（Ｐｒｅｍｅｔａｌ）層間絶縁膜が形成されている。また、これらのプリ・メタル絶縁膜を貫通して、タングステン・プラグ３が形成されている。ここまでがプリ・メタル領域ＰＭである。
その上の第１配線層Ｍ１は、下層のＳｉＣＮ膜（たとえば約５０ｎｍ）等の絶縁性バリア膜１４および主層間絶縁膜であるプラズマシリコン酸化膜１３（たとえば約１５０ｎｍ）等およびそれらに形成された配線溝に埋め込まれた銅配線１３等から構成されている。
その上の第２配線層から第６配線層Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６は、相互にほぼ同様の構造をしている。各層は、下層のＳｉＣＯ膜（たとえば約３０ｎｍ）/ＳｉＣＮ膜（たとえば約３０ｎｍ）等からなる複合絶縁性バリア膜（ライナー膜）２４、３４，４４、５４，６４、および上層のほとんどの領域を占める主層間絶縁膜２５，３５，４５，５５，６５等から構成されている。この主層間絶縁膜２５，３５，４５，５５，６５は、下層よりカーボン・ドープ酸化シリコン膜、すなわち、ＳｉＯＣ膜（たとえば約３５０ｎｍ）とキャップ膜であるプラズマＴＥＯＳシリコン酸化膜（たとえば約８０ｎｍ）等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線２３，３３，４３，５３，６３が形成されている。
その上の第７配線層から第８配線層Ｍ７，Ｍ８は、相互にほぼ同様の構造をしている。各層は、下層のＳｉＣＮ膜（たとえば約７０ｎｍ）等の絶縁性バリア膜７４，８４および上層の主層間絶縁膜７５，８５等から構成されている。この主層間絶縁膜７５，８５は、下層よりプラズマＴＥＯＳシリコン酸化膜（たとえば約２５０ｎｍ）、ＦＳＧ膜（たとえば約３００ｎｍ）、およびキャップ膜であるＵＳＧ膜（たとえば約２００ｎｍ）等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線７３，８３が形成されている。
その上の第９配線層から第１０配線層Ｍ９，Ｍ１０は、相互にほぼ同様の構造をしている。各層は下層の層間と上層の層内に分かれている。層間絶縁膜は、下層のＳｉＣＮ膜（たとえば約７０ｎｍ）等の絶縁性バリア膜９４ｂ，１０４ｂおよび上層の主層間絶縁膜等から構成されている。主層間絶縁膜は下層のＦＳＧ膜９５ｂ，１０５ｂ（たとえば約８００ｎｍ）及び上層のキャップ膜であるＵＳＧ膜９６ｂ，１０６ｂ（たとえば約１００ｎｍ）等から構成されている。また、層内絶縁膜は、下層のＳｉＣＮ膜（たとえば約５０ｎｍ）等の絶縁性バリア膜９４ａ，１０４ａおよび上層の主層間絶縁膜等から構成されている。主層内絶縁膜は下層のＦＳＧ膜９５ａ，１０５ａ（たとえば約１２００ｎｍ）及び上層のキャップ膜であるＵＳＧ膜９６ａ，１０６ａ（たとえば約１００ｎｍ）等から構成されている。これらの層間絶縁膜および層内絶縁膜等を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線９３，１０３が形成されている。
その上の最上層配線層ＡＰは、下層のＳｉＣＮ膜１１４（たとえば約１００ｎｍ）等の絶縁性バリア膜、中間のＵＳＧ膜１１７（たとえば約９００ｎｍ）等の主層間絶縁膜、および、最外部のプラズマＳｉＮ１１９（たとえば約６００ｎｍ）等のファイナル・パッシベーション膜等から構成されている。また、これらの層間絶縁膜を貫通して、タングステン・プラグ１１３が設けられており、ＵＳＧ膜１１７上にはアルミニウム配線１１９（たとえば約１０００ｎｍ）およびボンディング・パッドが設けられている。
４．本願の一実施形態の半導体集積回路装置の製造方法によるデバイス断面フローの説明（主に図１１から図１９）
図１１は本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（ビア開口工程）である。図１２は本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（レジスト・プラグ形成工程）である。図１３は本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（配線溝開口工程）である。図１４は本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（ライナー除去工程）である。図１５は本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（バリア・メタル＆銅シード形成工程）である。図１６は本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（銅シード埋め込み工程）である。図１７は本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（銅ＣＭＰ工程）である。図１８は本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（バリア・メタルＣＭＰ工程）である。図１９は本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（上層絶縁性バリア膜形成工程）である。これらに基づいて、本願の一実施形態の半導体集積回路装置の製造方法によるデバイス断面フローをＭ４領域（図１０）を例にとり具体的に説明する。
図１１に示すように、層間絶縁膜３５およびその中に埋め込まれた銅配線３３ａとバリアメタル膜３３ｂ等からなる銅埋め込み配線３３上に、ライナー膜４４をプラズマＣＶＤ法等により形成する。ここで、バリア・メタルとしては、下層からＴａＮ，Ｔａ等の複合膜が用いられるが、下層からＴｉ，ＴｉＮ等の複合膜でもよい。また、Ｒｕ単層膜でもよい。
更に、その上に、主層間絶縁膜４５をプラズマＣＶＤ法等により形成する。主層間絶縁膜４５上に、通常のフォト・リソグラフィ等により、フォト・レジスト膜パターン４６ａ（ビア・マスク）を形成する。このフォト・レジスト膜パターン４６ａをマスクとして、たとえばフルオロ・カーボン系のエッチング・ガスを含む気相雰囲気中で、ドライ・エッチングにより、ビア４７を開口する。その後、フォト・レジスト膜パターン４６ａを除去する。
次に、図１２に示すように、ウエハ１の主面１ａ（層間絶縁膜４５上）に、ＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）等の塗布系ビア・フィル材４８を塗布し、全面エッチバックする。続いて、主層間絶縁膜４５上に、通常のフォト・リソグラフィ等により、フォト・レジスト膜パターン４６ｂ（トレンチ・マスク）を形成する。次に図１３に示すように、このフォト・レジスト膜パターン４６ｂをマスクとして、たとえばフルオロ・カーボン系のエッチング・ガスを含む気相雰囲気中で、ドライ・エッチングにより、トレンチ４９（配線溝）を開口するとともに、ビア・フィル材４８を除去する。
次に、図１４に示すように、たとえばフルオロ・カーボン系のエッチング・ガスを含む気相雰囲気中で、ドライ・エッチングにより、ビア４７の底のライナー膜４４を除去する。その後、不要なこのフォト・レジスト膜パターン４６ｂを除去する。
次に、図１５に示すように、ビア４７およびトレンチ４９内に、順次、バリア・メタル膜４３ｂおよび銅シード膜４３ｃをスパッタリング法等（ＣＶＤ法でもよい）により形成する。続いて、ウエハ１の主面１ａのほぼ全面に、電気メッキ等により、銅膜４３ａを形成する。この銅膜４３ａ、バリア・メタル膜４３ｂおよび銅シード膜４３ｃで埋め込み銅配線の金属部材層４３（図１８）を構成する。
次に、図１７に示すように、ビア４７およびトレンチ４９外の銅膜４３ａ、４３ｃを銅ＣＭＰ処理により、除去する。更に、図１８に示すように、バリア・メタルＣＭＰ処理により、ビア４７およびトレンチ４９外のバリア・メタル膜４３ｂを除去する。その後、ポストＣＭＰ洗浄を施し、乾燥した後、次の配線層Ｍ５の形成に移る。図１９に示すように、第５配線層Ｍ５は、ライナー膜５４のＣＶＤ法による形成から始まる。
５．本願の一実施形態の半導体集積回路装置の製造方法におけるポストＣＭＰ洗浄に使用する洗浄水ノズルおよびその変形例の説明（主に図２０及び図２１ならびに図１、図６及び図７を参照）
図２０は、本願の一実施の形態の半導体集積回路装置の製造方法のＣＭＰ後のウエット洗浄（ロール・ブラシ洗浄、リンス、ペン・ブラシ洗浄等）に使用する薬液又は純水ノズルの作用（第１の例）を説明するウエハ上面図（図２０（ａ））および、そのＸ−Ｘ’ウエハ模式断面図（図２０（ｂ））である。図２１は本願の一実施の形態の半導体集積回路装置の製造方法のＣＭＰ後のウエット洗浄（ロール・ブラシ洗浄、リンス、ペン・ブラシ洗浄等）に使用する薬液又は純水ノズルの作用（第２の例）を説明するウエハ上面図（図２１（ａ））および、そのＸ−Ｘ’ウエハ模式断面図（図２１（ｂ））である。これらに基づいて、本願の一実施形態の半導体集積回路装置の製造方法におけるポストＣＭＰ洗浄に使用する洗浄水ノズルおよびその変形例を説明する。
ここでは、図１、図６及び図７等で説明した薬液又は純水ノズル１２８（洗浄液ノズル）について、詳しく説明する。なお、薬液ノズルと純水ノズルは同一でもよいし、別々でもよいことは言うまでもない。
第１の例の洗浄液ノズルは、図２０に示されている。実際の例では、傾きを持ってウエハ１の主面１ａに入射するのが、一般的であるが、ここでは、モデルの単純化のために、垂直入射として説明する。このような円形単一ノズルでは、ウエハ１の主面１ａに入射した洗浄液１２９ｂは、粘性等を無視すると、速度を変えずに、放射状に広がってゆく。このとき、連続方程式を満足しなければならないので、半径方向に周辺へ行くほど、洗浄液１２９ｂの膜厚は薄くなる。したがって、洗浄液１２９ｂの供給のみによっても、すでに溶存酸素の不均一が発生していることになる。
図２１に示す第２の例は、ノズルの形状等を工夫することで、溶存酸素の不均一を低減させようとするものである。たとえば、図２１に示すように、ノズル１２８ａ、１２８ｂから出た洗浄液１２９ｂのウエハ１の主面１ａに入射した際の衝突断面２０１ａ，２０１ｂが細長い略楕円等の形状になるようにすれば（それらの断面がウエハを横断するようにすれば、きわめて有効である）、ウエハ上の洗浄液の流れは、１次元的になり、連続方程式を満足するために厚さを薄くする必要はなくなる。したがって、ノズル起因の溶存酸素の不均一が発生しないことになる。この衝突断面２０１ａ，２０１ｂの細長い略楕円の長径は短径の３倍以上が望ましいが、５倍以上が更に好適である。
このような、流れの１次元化は、円形ノズルを複数（少なくとも２個、望ましくは３個以上）、一定の間隔を置いて並べても同様に達成することができる。
６．本願の一実施形態の半導体集積回路装置の製造方法によるデバイスに関する特性データ等の説明ならびに実施の形態全般の考察（主に図２２および図２５）
図２２は本願の一実施の形態の半導体集積回路装置の製造方法のＣＭＰ後のペン・ブラシ洗浄におけるスキャン回数とデバイス特性の関係を示すプロット図である。図２３は比較例に対応するＣＭＰ後のウエット洗浄方法（現在標準的に行われているもの）によるデバイス特性を示すプロット図である。図２４は本願の一実施の形態の半導体集積回路装置の製造方法のＣＭＰ後のウエット洗浄によるデバイス特性を示すプロット図である。図２５は前記図２３の比較例に対応するＣＭＰ後のウエット洗浄方法の処理条件を説明する比較例の条件説明図表である。これらに基づいて、本願の一実施形態の半導体集積回路装置の製造方法によるデバイスに関する特性データ等を説明する。
先ず、図２２を見ると、ペン・ブラシ洗浄における揺動（スキャン）回数と、ウエハ上の欠陥数とデバイスの線間ＴＤＤＢ（Time Dependent Dielectric Breakdown）不良とのトレードオフの関係が示されている。測定は、対向長３００メートル、ライン・アンド・スペース０．１マイクロ・メートルの線間ＴＤＤＢ評価用パターン（以下も同じ）で、摂氏１２５度で測定した。
この結果は、ブラシ・スキャンを施すと、洗浄の効果は相当向上するが、繰り返し実行すると、ペン・ブラシによって発生する溶存酸素の濃度不均一による配線層の腐食が進行することを示している。したがって、破線で示す内側から外端への１回スキャンが望ましい。そのような条件を排除するものではないが、０．５回や１．５回の半端な回数では、ウエハ上をすべて同一条件でスキャンできず、ある種のマークが残る恐れがある。
図２３は、現時点での標準的な洗浄条件（比較例：図２５参照）を適用したときのデバイスのＴＤＤＢ寿命（前記線間ＴＤＤＢ評価用パターンによる）を横軸にとり、縦軸に累積故障率Ｆのいわゆるワイブル・プロット（Weibull Plot）をとったものである。図２４はこれに対応する本願の前記実施の形態によるＣＭＰ後のウエット洗浄方法（図９参照）に対応するものである。この結果を具体的に例示すると、標準的な洗浄条件で０．１７年であった（線間ＴＤＤＢ不良に起因する）製品寿命が、８９００年になったことに相当する。
図２５と比較して、図９の本願の前記実施の形態によるＣＭＰ後のウエット洗浄方法について説明する。
まず、本願の前記実施の形態によるＣＭＰ後のウエット洗浄方法においては、ウエハの自転速度は著しく低速になっている点に注目する必要がある。これは、ウエハを高速で自転させると、自転によってウエハ上の洗浄液膜厚の不均一が発生して、それと、ロール・ブラシの回転による酸素巻き込み効果が相乗的に作用し、配線金属を腐食するからである。
各リンス処理においては、ブラシ起因の溶存酸素の不均一はないが、ノズル起因およびウエハ自転起因の洗浄液膜厚の不均一が発生しないように留意する必要がある。したがって、リンス処理中もウエハの自転は低速回転が望ましい（１次及び２次ロール・ブラシ洗浄の薬液洗浄およびリンスすなわち純水洗浄、およびペンブラシ洗浄のリンスすなわち純水洗浄）。
なお、ペン・ブラシ薬液洗浄処理では、ウエハの自転は高速条件になっている。これは、腐食の面からは、同様な低速条件が望ましいが、低速にすると、短時間で前ウエハ領域を均一にスキャンすることができず、渦巻状のマーク等の発生の恐れがあるからである。なお、ペン・ブラシ洗浄は、必須ではないが、実施すれば、ウエハの自転を低速にして、若干、洗浄効果が低下した分を補填する効果がある。
ロール・ブラシの回転数も図２５と比較して、若干高めが望ましい。これも必須ではないが、実施すれば、ウエハの自転を低速にして、若干、洗浄効果が低下した分を補填する効果がある。
なお、１次及び２次ロール・ブラシ洗浄の薬液洗浄およびリンスすなわち純水洗浄のような繰り返し洗浄は、１回のロール・ブラシ洗浄の薬液洗浄と１回のリンスでもよいが、その場合は、時間の方で不足分をカバーする必要がある。すなわち、現在は２個のステージを直列で使用しているが（装置内の流れがスムースである）、時間を２倍程度にして、並列で使用してもよい。
６．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では３００φウエハを例にとり具体的に説明したが、４５０φウエハ又は２００φウエハにもほぼ同様に適用できることは言うまでもない。また、前記実施の形態では銅のデュアル・ダマシン・プロセスを具体的に説明したが、銅シングル・ダマシン・プロセスおよび銀等によるデュアル・ダマシン・プロセスならびにシングル・ダマシン・プロセスにも適用できることは言うまでもない。更に、前記実施の形態では、主にＳｉＯＣ膜やＦＳＧ膜を主層間絶縁膜として収容した例を例示したが、本願発明はそれらを使用したものに限定されることなく、その他の主層間絶縁膜材料を用いたもの、多孔質系の主層間絶縁膜材料を用いたもの等へも適用できることは言うまでもない。
本願の一実施の形態の半導体集積回路装置の製造方法におけるダマシンＣＭＰ後のウエット洗浄の原理を説明するウエハ上面斜視図（図１（ａ））、高速自転の場合の側面図（図１（ｂ））、および低速自転の場合の側面図（図１（ｃ））である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるダマシンＣＭＰ後のウエット洗浄で発生する埋め込み配線腐食とウエハの自転速度の関係を示すグラフである。 本願の一実施の形態の半導体集積回路装置の製造方法の要部プロセス・ブロック・フロー図である。 本願の一実施の形態の半導体集積回路装置の製造方法に使用するダマシンＣＭＰおよびＣＭＰ後のウエット洗浄一貫装置の上面図である。 本願の一実施の形態の半導体集積回路装置の製造方法に使用するダマシンＣＭＰおよびＣＭＰ後のウエット洗浄一貫装置の研磨部の研磨プラテン周辺を示す装置斜視図である。 本願の一実施の形態の半導体集積回路装置の製造方法に使用するダマシンＣＭＰおよびＣＭＰ後のウエット洗浄一貫装置のポストＣＭＰ洗浄部のロール・ブラシ洗浄領域（洗浄ステージ１又は２）を示す装置斜視図である。 本願の一実施の形態の半導体集積回路装置の製造方法に使用するダマシンＣＭＰおよびＣＭＰ後のウエット洗浄一貫装置のポストＣＭＰ洗浄部のペン・ブラシ洗浄領域（洗浄ステージ３）を示す装置斜視図である。 本願の一実施の形態の半導体集積回路装置の製造方法のダマシンＣＭＰおよびＣＭＰ後のウエット洗浄の詳細プロセス・ブロック・フロー図である。 本願の一実施の形態の半導体集積回路装置の製造方法のダマシンＣＭＰ後のウエット洗浄（一部研磨プロセス中の洗浄類似処理を含む）の詳細プロセス・フローをまとめた図表である。 本願の一実施形態の半導体集積回路装置の製造方法による半導体集積回路装置デバイス構造を示すデバイス断面図である。 本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（ビア開口工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（レジスト・プラグ形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（配線溝開口工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（ライナー除去工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（バリア・メタル＆銅シード形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（銅シード埋め込み工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（銅ＣＭＰ工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（バリア・メタルＣＭＰ工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法のダマシン配線プロセスのデバイス断面フロー図（上層絶縁性バリア膜形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法のＣＭＰ後のウエット洗浄（ロール・ブラシ洗浄、リンス、ペン・ブラシ洗浄等）に使用する薬液又は純水ノズルの作用（第１の例）を説明するウエハ上面図（図２０（ａ））およびウエハ模式断面図（図２０（ｂ））である。 本願の一実施の形態の半導体集積回路装置の製造方法のＣＭＰ後のウエット洗浄（ロール・ブラシ洗浄、リンス、ペン・ブラシ洗浄等）に使用する薬液又は純水ノズルの作用（第２の例）を説明するウエハ上面図（図２１（ａ））およびウエハ模式断面図（図２１（ｂ））である。 本願の一実施の形態の半導体集積回路装置の製造方法のＣＭＰ後のペン・ブラシ洗浄におけるスキャン回数とデバイス特性の関係を示すプロット図である。 比較例に対応するＣＭＰ後のウエット洗浄方法（現在標準的に行われているもの）によるデバイス特性を示すプロット図である。 本願の一実施の形態の半導体集積回路装置の製造方法のＣＭＰ後のウエット洗浄によるデバイス特性を示すプロット図である。 前記図２３の比較例に対応するＣＭＰ後のウエット洗浄方法の処理条件を説明する比較例の条件説明図表である。
符号の説明
１ ウエハ（半導体基板）
１ａ （ウエハ又は半導体基板の）第１の主面又はデバイス面
４３ （第４層の）金属部材層（埋め込み配線）
４９ 配線溝
１７５ ＣＭＰ処理
１７６ ウエット洗浄処理

Claims (20)

  1. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ウエハの第１の主面上の第１の絶縁膜に配線溝を形成する工程；
    （ｂ）前記配線溝を埋めるように、前記配線溝内および前記第１の絶縁膜上に金属部材層を形成する工程；
    （ｃ）前記配線溝外の前記金属部材層を、ＣＭＰ処理により、除去することにより埋め込み配線を形成する工程；
    （ｄ）前記工程（ｃ）の後、前記埋め込み配線が形成された前記ウエハの前記第１の主面側に対して、前記ウエハを前記第１の主面を含む面内において自転させながら、ウエット洗浄処理を実行する工程；
    （ｅ）前記工程（ｄ）の後、前記ウエハの前記第１の主面側を乾燥される工程、
    ここで、前記ウエハの自転速度は、１回/分以上３０回/分未満である。
  2. 前記１項の半導体集積回路装置の製造方法において、前記自転速度は、２回/分以上２２回/分未満である。
  3. 前記１項の半導体集積回路装置の製造方法において、前記自転速度は、４回/分以上１６回/分未満である。
  4. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｃ）から（ｅ）は、ＣＭＰ処理装置内で行われる。
  5. 前記１項の半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
    （ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
    （ｄ２）前記第１の薬液洗浄処理の後に行われる第２の回転ロール・ブラシによる第２の薬液洗浄処理；
    （ｄ３）前記第２の薬液洗浄処理の後に行われる回転ペン・ブラシによる第３の薬液洗浄処理。
  6. 前記１項の半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
    （ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
    （ｄ２）前記第１の薬液洗浄処理の後に行われる前記第２の回転ロール・ブラシによる第２の薬液洗浄処理；
    （ｄ３）前記第２の薬液洗浄処理の後に行われる回転ペン・ブラシによる第３の薬液洗浄処理；
    （ｄ４）前記第３の薬液洗浄処理の後に行われるブラシを使用しない第１のリンス処理。
  7. 前記１項の半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
    （ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
    （ｄ２）前記第１の薬液洗浄処理の後に行われる第２の回転ロール・ブラシによる第２の薬液洗浄処理；
    （ｄ３）前記第２の薬液洗浄処理の後に行われる回転ペン・ブラシによる第３の薬液洗浄処理；
    （ｄ４）前記第３の薬液洗浄処理の後に行われるブラシを使用しない第１のリンス処理；
    （ｄ５）前記第２の薬液洗浄処理と前記第３の薬液洗浄処理との間に行われるブラシを使用しない第２のリンス処理。
  8. 前記１項の半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、以下の処理を含む：
    （ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
    （ｄ２）前記第１の薬液洗浄処理の後に行われる第２の回転ロール・ブラシによる第２の薬液洗浄処理；
    （ｄ３）前記第２の薬液洗浄処理の後に行われる回転ペン・ブラシによる第３の薬液洗浄処理；
    （ｄ４）前記第３の薬液洗浄処理の後に行われるブラシを使用しない第１のリンス処理；
    （ｄ５）前記第２の薬液洗浄処理と前記第３の薬液洗浄処理との間に行われるブラシを使用しない第２のリンス処理；
    （ｄ６）前記第１の薬液洗浄処理と前記第２の薬液洗浄処理との間に行われるブラシを使用しない第３のリンス処理。
  9. 前記１項の半導体集積回路装置の製造方法において、前記回転ロール・ブラシの回転速度は、１６０回/分以上、５００回/分未満である。
  10. 前記１項の半導体集積回路装置の製造方法において、前記回転ロール・ブラシの回転速度は、１７０回/分以上、４００回/分未満である。
  11. 前記１項の半導体集積回路装置の製造方法において、前記回転ロール・ブラシの回転速度は、１８０回/分以上、３００回/分未満である。
  12. 前記１項の半導体集積回路装置の製造方法において、前記リンス処理における純水ノズルの数は、複数である。
  13. 前記１項の半導体集積回路装置の製造方法において、前記回転ペン・ブラシの揺動は、前記ウエハの中心付近から外周部への１回である。
  14. 前記１項の半導体集積回路装置の製造方法において、前記埋め込み配線は、下層のバリアメタル層と上層の銅を主要な成分とする銅合金層を有する。
  15. 前記１項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
    （ｆ）前記工程（ｅ）の後、前記埋め込み配線および前記第１の絶縁膜上に、絶縁性バリア膜を形成する工程。
  16. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｃ）は、以下の下位工程を含む：
    （ｃ１）前記配線溝外の前記金属部材層の内の銅を主要な成分とする銅合金層を、第１のＣＭＰ処理により、除去する工程；
    （ｃ２）前記配線溝外の前記金属部材層の内のバリアメタル層を、第２のＣＭＰ処理により、除去する工程。
  17. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｃ）は、以下の下位工程を含む：
    （ｃ１）前記配線溝外の前記金属部材層の内の銅を主要な成分とする銅合金層を、第１のＣＭＰ処理により、除去する工程；
    （ｃ２）前記配線溝外の前記金属部材層の内のバリアメタル層を、防食剤を含むスラリを用いた第２のＣＭＰ処理により、除去する工程。
  18. 前記１項の半導体集積回路装置の製造方法において、前記ウエット洗浄処理は、回転ロール・ブラシを用いた薬液又は純水による洗浄工程を含む。
  19. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｃ）は、以下の下位工程を含む：
    （ｃ１）前記配線溝外の前記金属部材層の内の銅を主要な成分とする銅合金層を、第１のＣＭＰ処理により、除去する工程；
    （ｃ２）前記配線溝外の前記金属部材層の内のバリアメタル層を、ＢＴＡを含むスラリを用いた第２のＣＭＰ処理により、除去する工程。
  20. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）ウエハの第１の主面上の第１の絶縁膜に配線溝を形成する工程；
    （ｂ）前記配線溝を埋めるように、前記配線溝内および前記第１の絶縁膜上に金属部材層を形成する工程；
    （ｃ）前記配線溝外の前記金属部材層を、ＣＭＰ処理により、除去することにより埋め込み配線を形成する工程；
    （ｄ）前記工程（ｃ）の後、前記埋め込み配線が形成された前記ウエハの前記第１の主面側に対して、ウエット洗浄処理を実行する工程；
    （ｅ）前記工程（ｄ）の後、前記ウエハの前記第１の主面側を乾燥される工程、
    ここで、前記ウエット洗浄処理は、以下の処理を含む：
    （ｄ１）第１の回転ロール・ブラシによる第１の薬液洗浄処理；
    （ｄ２）前記第１の薬液洗浄処理の後に行われる第２の回転ロール・ブラシによる第２の薬液洗浄処理；
    （ｄ３）前記第２の薬液洗浄処理の後に行われる回転ペン・ブラシによる第３の薬液洗浄処理；
    （ｄ４）前記第３の薬液洗浄処理の後に行われるブラシを使用しない第１のリンス処理；
    （ｄ５）前記第２の薬液洗浄処理と前記第３の薬液洗浄処理との間に行われるブラシを使用しない第２のリンス処理；
    （ｄ６）前記第１の薬液洗浄処理と前記第２の薬液洗浄処理との間に行われるブラシを使用しない第３のリンス処理。
JP2008080931A 2008-03-26 2008-03-26 半導体集積回路装置の製造方法 Pending JP2009238896A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008080931A JP2009238896A (ja) 2008-03-26 2008-03-26 半導体集積回路装置の製造方法
US12/411,387 US8187966B2 (en) 2008-03-26 2009-03-25 Manufacturing method for semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008080931A JP2009238896A (ja) 2008-03-26 2008-03-26 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009238896A true JP2009238896A (ja) 2009-10-15

Family

ID=41252519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008080931A Pending JP2009238896A (ja) 2008-03-26 2008-03-26 半導体集積回路装置の製造方法

Country Status (2)

Country Link
US (1) US8187966B2 (ja)
JP (1) JP2009238896A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052211A1 (ja) 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
JP2012129387A (ja) * 2010-12-16 2012-07-05 Fujitsu Ltd 洗浄装置および洗浄方法
JP2013175496A (ja) * 2012-02-23 2013-09-05 Ebara Corp 基板洗浄方法
JP2016049612A (ja) * 2014-09-01 2016-04-11 株式会社荏原製作所 研磨方法および研磨装置
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160683A (ja) * 2011-02-03 2012-08-23 Renesas Electronics Corp 半導体装置の製造方法
US8575022B2 (en) 2011-11-28 2013-11-05 International Business Machines Corporation Top corner rounding of damascene wire for insulator crack suppression
US8839180B1 (en) 2013-05-22 2014-09-16 International Business Machines Corporation Dielectric reliability assessment for advanced semiconductors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335283A (ja) * 1997-04-01 1998-12-18 Ebara Corp 洗浄設備及び洗浄方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
WO2007108315A1 (ja) * 2006-03-22 2007-09-27 Ebara Corporation 基板処理装置及び基板処理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705724B2 (ja) 1999-11-19 2005-10-12 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003051481A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体集積回路装置の製造方法
JP4057803B2 (ja) * 2001-09-11 2008-03-05 株式会社東芝 半導体装置の製造方法
JP2004022940A (ja) 2002-06-19 2004-01-22 Tokyo Seimitsu Co Ltd 研磨装置、研磨方法、ウェーハ待避プログラム
US7188630B2 (en) 2003-05-07 2007-03-13 Freescale Semiconductor, Inc. Method to passivate conductive surfaces during semiconductor processing
JP2007150359A (ja) 2007-02-28 2007-06-14 Tokyo Seimitsu Co Ltd ウェーハ表面の酸化改質防止装置、及び、ウェーハ表面の酸化改質防止方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335283A (ja) * 1997-04-01 1998-12-18 Ebara Corp 洗浄設備及び洗浄方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
WO2007108315A1 (ja) * 2006-03-22 2007-09-27 Ebara Corporation 基板処理装置及び基板処理方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052211A1 (ja) 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
US8929092B2 (en) 2009-10-30 2015-01-06 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US9351402B2 (en) 2009-10-30 2016-05-24 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
JP2012129387A (ja) * 2010-12-16 2012-07-05 Fujitsu Ltd 洗浄装置および洗浄方法
JP2013175496A (ja) * 2012-02-23 2013-09-05 Ebara Corp 基板洗浄方法
US9142399B2 (en) 2012-02-23 2015-09-22 Ebara Corporation Substrate cleaning method
JP2016049612A (ja) * 2014-09-01 2016-04-11 株式会社荏原製作所 研磨方法および研磨装置

Also Published As

Publication number Publication date
US8187966B2 (en) 2012-05-29
US20090286392A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
JP2009238896A (ja) 半導体集積回路装置の製造方法
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
US6383928B1 (en) Post copper CMP clean
KR100970069B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
KR20030014123A (ko) 반도체 집적 회로 장치의 제조 방법
KR20030089474A (ko) 반도체 장치의 제조 방법 및 반도체 장치
Hussein et al. Materials' impact on interconnect process technology and reliability
JP4642079B2 (ja) 半導体装置の製造方法
JP2003188254A (ja) 半導体装置の製造方法および半導体装置
JP2007509499A (ja) 低ｋ誘電体を半導体製造プロセスにおいて形成する方法
JP2010206056A (ja) 半導体集積回路装置の製造方法
JPH08162425A (ja) 半導体集積回路装置の製造方法および製造装置
US20050239289A1 (en) Method for reducing integrated circuit defects
JP2006179948A (ja) 半導体装置の製造方法および半導体装置
US6642142B2 (en) Substrate cleaning method and method for producing an electronic device
US20070190797A1 (en) Cleaning method for use in semiconductor device fabrication
JP2007305755A (ja) 半導体装置の製造方法
JP2003347299A (ja) 半導体集積回路装置の製造方法
JP4963815B2 (ja) 洗浄方法および半導体装置の製造方法
US6881590B2 (en) Re-performable spin-on process
JP4535505B2 (ja) 半導体装置の製造方法
JP2002329780A (ja) 半導体装置の製造方法および半導体装置
CN108376676B (zh) 一种具有多孔介质层的金属互连结构
JP2009290040A (ja) 半導体集積回路装置の製造方法
JP5125743B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121129