JP2009290040A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP2009290040A JP2009290040A JP2008141868A JP2008141868A JP2009290040A JP 2009290040 A JP2009290040 A JP 2009290040A JP 2008141868 A JP2008141868 A JP 2008141868A JP 2008141868 A JP2008141868 A JP 2008141868A JP 2009290040 A JP2009290040 A JP 2009290040A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit device
- manufacturing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】本願発明はフッ化アンモニウム系のポリマ剥離液(弗化物塩添加有機溶剤水溶液)が一定の水希釈領域(高Alエッチ・レート領域)において、アルミニウム系の金属又は合金に対して、著しく大きなエッチング速度を呈する性質を利用してアルミニウム系の配線をドライ・エッチングする際に形成される側壁ポリマをリフトオフさせるために、ウエハのデバイス面へのポリマ剥離液および純水等の洗浄液の供給を交互に繰り返すものである。
【選択図】図1
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
(a)ウエハの第1の主面上の第1の絶縁膜上に、アルミニウムを主要な成分とする第1の金属膜を形成する工程;
(b)前記第1の金属膜上に、レジスト膜パターンを形成する工程;
(c)前記レジスト膜パターンが形成された前記ウエハの前記第1の主面に対して、ドライ・エッチング処理を実行することによって、前記第1の金属膜を第1の金属膜パターンとする工程;
(d)前記工程(c)の後、前記ウエハの前記第1の主面に対して、アッシング処理を実行することによって、前記レジスト膜パターンを除去する工程;
(e)前記レジスト膜パターンが除去された前記ウエハの前記第1の主面に対して、ウエット処理を実行することによって、前記ドライ・エッチング処理によって形成されたポリマ部材を除去する工程;
(f)前記工程(e)の後、前記第1の金属膜パターンに対して、不導態化処理を実行する工程、
ここで、前記工程(e)は、以下の下位工程を含む:
(e1)水溶性の有機溶剤および水を主要な成分とし、0.01重量%以上、5重量%未満の弗化物塩を含むポリマ除去液を、前記ウエハの前記第1の主面に対して、供給する工程;
(e2)前記下位工程(e1)の後、水を主要な成分とする洗浄液を、前記ウエハの前記第1の主面に対して、供給する工程;
(e3)前記下位工程(e2)の後、前記(e1)および(e2)を含むウエット処理サイクルを、繰り返し実行する工程。
(a)ウエハの第1の主面上の第1の絶縁膜上に、アルミニウムを主要な成分とする第1の金属膜を形成する工程;
(b)前記第1の金属膜上に、レジスト膜パターンを形成する工程;
(c)前記レジスト膜パターンが形成された前記ウエハの前記第1の主面に対して、ドライ・エッチング処理を実行することによって、前記第1の金属膜を第1の金属膜パターンとする工程;
(d)前記工程(c)の後、前記レジスト膜パターンを除去する工程;
(e)前記レジスト膜パターンが除去された前記ウエハの前記第1の主面に対して、ウエット処理を実行することによって、前記ドライ・エッチング処理によって形成されたポリマ部材を除去する工程、
ここで、前記工程(e)は、以下の下位工程を含む:
(e1)水溶性の有機溶剤および水を主要な成分とし、第1の水希釈領域でのアルミニウムに対するエッチング・レートが、前記第1の水希釈領域よりも高濃度の第2の水希釈領域および前記第1の水希釈領域よりも低濃度の第3の水希釈領域のアルミニウムに対するエッチング・レートと比較して、十分に高い薬液の前記第2の水希釈領域を用いて、前記ウエハの前記第1の主面に対して、前記ウエット処理を実行する工程;
(e2)前記下位工程(e1)の後、前記薬液の前記第1の水希釈領域を用いて、前記ウエハの前記第1の主面に対して、前記ウエット処理を実行する工程;
(e3)前記下位工程(e2)の後、前記薬液の前記第3の水希釈領域又は水を用いて、前記ウエハの前記第1の主面に対して、前記ウエット処理を実行する工程;
(e4)前記下位工程(e3)の後、前記薬液の前記第1の水希釈領域を用いて、前記ウエハの前記第1の主面に対して、前記ウエット処理を実行する工程;
(e5)前記下位工程(e4)の後、前記(e1)から(e4)を含むウエット処理サイクルを、再度、実行する工程;
(e6)前記下位工程(e5)の後、前記(e1)から(e3)を含む処理を、更に、実行する工程。
(a)ウエハの第1の主面上の第1の絶縁膜上に、アルミニウムを主要な成分とする第1の金属膜を形成する工程;
(b)前記第1の金属膜上に、レジスト膜パターンを形成する工程;
(c)前記レジスト膜パターンが形成された前記ウエハの前記第1の主面に対して、ドライ・エッチング処理を実行することによって、前記第1の金属膜を第1の金属膜パターンとする工程;
(d)前記工程(c)の後、前記レジスト膜パターンを除去する工程;
(e)前記レジスト膜パターンが除去された前記ウエハの前記第1の主面に対して、ウエット処理を実行することによって、前記ドライ・エッチング処理によって形成されたポリマ部材を除去する工程、
ここで、前記工程(e)は、以下の下位工程を含む:
(e1)水溶性の有機溶剤および水を主要な成分とし、第1の水希釈領域でのアルミニウムに対するエッチング・レートが、前記第1の水希釈領域よりも高濃度の第2の水希釈領域および前記第1の水希釈領域よりも低濃度の第3の水希釈領域のアルミニウムに対するエッチング・レートと比較して、十分に高い薬液を用いて、前記ウエハの前記第1の主面に対して、水希釈および前記薬液の再供給を繰り返すことによって、前記薬液の希釈濃度が前記第1の水希釈領域を複数回するように、前記ウエット処理を実行する工程。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
図1は本願の一実施の形態の半導体集積回路装置の製造方法におけるポリマ除去プロセスを説明する装置模式正断面図である(図1(a)は薬液処理時であり、図1(b)は純水リンス時である)。図2は本願の一実施の形態の半導体集積回路装置の製造方法におけるポリマ除去プロセスに対応する処理プロセス・ブロック・フロー図である。図3は本願の一実施の形態の半導体集積回路装置の製造方法におけるポリマ除去プロセスに対応する薬液・洗浄液供給および停止のタイミング・チャート(基本形式)である。図4は本願の一実施の形態の半導体集積回路装置の製造方法におけるポリマ除去プロセスに対応する薬液・洗浄液供給および停止のタイミング・チャート(オーバラップ方式)である。図5は本願の一実施の形態の半導体集積回路装置の製造方法におけるポリマ除去プロセスに対応する薬液・洗浄液供給および停止のタイミング・チャート(無供給期間挿入方式)である。図6は本願の一実施の形態の半導体集積回路装置の製造方法におけるポリマ除去プロセスに使用する剥離液のアルミニウム膜エッチング特性図である。図7は本願の一実施の形態の半導体集積回路装置の製造方法によるデバイスの初期不良モードの発生率と比較例の初期不良モードの発生率を対比した特性プロット図である。これらに基づいて、本願の一実施形態の半導体集積回路装置の製造方法におけるポリマ除去プロセス等を説明する。
図8は本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム配線パターニング・プロセスに対応する処理プロセス・ブロック・フロー図である。図9は本願の一実施の形態の半導体集積回路装置の製造方法におけるポリマ除去プロセスに使用するウエット処理装置の模式上面図である。図10は本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム配線のパターニングに使用するドライ・エッチング及びアッシング装置の模式上面図である。図11は本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム配線のパターニングに使用するドライ・エッチングの模式正断面図である。これらに基づいて、本願の一実施形態の半導体集積回路装置の製造方法におけるアルミニウム配線パターニング・プロセスの概要ならびに、それに使用する装置を説明する。
図12は本願の一実施の形態の半導体集積回路装置の製造方法によるデバイスのデバイス構造の一例を示すデバイス断面図である。これに基づいて、本願の一実施形態の半導体集積回路装置の製造方法によるデバイス構造の一例を説明する。
図13は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のプロセス・ブロック・フロー図である。図14は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(下部バリア・メタル膜形成)である。図15は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(アルミニウム膜形成)である。図16は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(上部バリア・メタル膜形成)である。図17は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(反射防止膜形成)である。図18は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(レジスト膜形成)である。図19は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(レジスト膜パターニング)である。図20は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(反射防止膜ドライ・エッチング・ステップ)である。図21は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(上部バリア・メタル膜ドライ・エッチング・ステップ)である。図22は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(アルミニウム膜ドライ・エッチング・ステップ)である。図23は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(下部バリア・メタル膜ドライ・エッチング・ステップ)である。図24は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(レジスト膜除去)である。図25は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(側壁ポリマ除去)である。図26は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(不導態化処理)である。図27は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(シリコン酸化膜HDPCVD工程)である。図28は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(プラズマ・シリコン・ナイトライド膜CVD工程)である。図29は本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フロー図(ポリイミド・ファイナル・パッシベーション膜塗布工程)である。これらに基づいて、本願の一実施形態の半導体集積回路装置の製造方法における最上層アルミニウム配線プロセス以降のデバイス断面プロセス・フローを説明する。
セクション1を中心に説明したポリマ除去プロセスは、配線層の膜厚が特に厚く、且つ、比較的微細な配線加工を必要とするパッド層兼用最上層アルミニウム配線等に特に有効である。しかし、最上層でなくとも、多層アルミニウム配線の各層で、特に厚い層(アルミニウムを主要な成分とする部分の膜厚が、850nmから1000nmまたはそれ以上の場合が多い。パッド用最上層アルミニウム配線を含む)にも有効である。なお、中層又は下層の比較的薄いアルミニウム配線(膜厚850nm未満)の各層に適用しても、前記ポリマ除去によれば、比較的短時間で効率よく除去できるメリットがある。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
1a (ウエハの)第1の主面(デバイス面)
2 第1の絶縁膜(下地層間絶縁膜)
4 第1の金属膜(アルミニウム膜)
7 レジスト膜パターン
8 (ドライ・エッチング時に形成された)ポリマ部材(側壁ポリマ等)
44 ポリマ除去液
45 洗浄液(純水)
96 ウエット処理サイクル
98 ウエット処理(ポリマ除去)
101 ドライ・エッチング処理
102 アッシング処理(レジスト除去)
103 不導態化処理
Claims (20)
- 以下の工程を含む半導体集積回路装置の製造方法:
(a)ウエハの第1の主面上の第1の絶縁膜上に、アルミニウムを主要な成分とする第1の金属膜を形成する工程;
(b)前記第1の金属膜上に、レジスト膜パターンを形成する工程;
(c)前記レジスト膜パターンが形成された前記ウエハの前記第1の主面に対して、ドライ・エッチング処理を実行することによって、前記第1の金属膜を第1の金属膜パターンとする工程;
(d)前記工程(c)の後、前記ウエハの前記第1の主面に対して、アッシング処理を実行することによって、前記レジスト膜パターンを除去する工程;
(e)前記レジスト膜パターンが除去された前記ウエハの前記第1の主面に対して、ウエット処理を実行することによって、前記ドライ・エッチング処理によって形成されたポリマ部材を除去する工程;
(f)前記工程(e)の後、前記第1の金属膜パターンに対して、不導態化処理を実行する工程、
ここで、前記工程(e)は、以下の下位工程を含む:
(e1)水溶性の有機溶剤および水を主要な成分とし、0.01重量%以上、5重量%未満の弗化物塩を含むポリマ除去液を、前記ウエハの前記第1の主面に対して、供給する工程;
(e2)前記下位工程(e1)の後、水を主要な成分とする洗浄液を、前記ウエハの前記第1の主面に対して、供給する工程;
(e3)前記下位工程(e2)の後、前記(e1)および(e2)を含むウエット処理サイクルを、繰り返し実行する工程。 - 前記1項の半導体集積回路装置の製造方法において、前記下位工程(e2)は、前記下位工程(e1)の終了と、ほぼ同時に開始され、前記下位工程(e3)は、前記下位工程(e2)の終了と、ほぼ同時に開始される。
- 前記2項の半導体集積回路装置の製造方法において、前記下位工程(e2)は、前記ウエハの前記第1の主面に対して、前記ポリマ除去液を供給することなく実行される。
- 前記3項の半導体集積回路装置の製造方法において、前記ポリマ除去液の前記弗化物塩の含有量は、0.05重量%以上、2重量%未満である。
- 前記4項の半導体集積回路装置の製造方法において、前記ウエット処理サイクルの繰り返し回数は、前記下位工程(e1)および(e2)を含めて、3回以上である。
- 前記5項の半導体集積回路装置の製造方法において、前記弗化物塩は、弗化アンモニウムである。
- 前記6項の半導体集積回路装置の製造方法において、前記有機溶剤は、ジメチル・ホルムアミドである。
- 前記7項の半導体集積回路装置の製造方法において、前記ポリマ除去液の温度は、摂氏20度以上、摂氏40度以下である。
- 前記8項の半導体集積回路装置の製造方法において、前記第1の金属膜パターンの厚さは、850nm以上である。
- 前記4項の半導体集積回路装置の製造方法において、前記ウエット処理サイクルの繰り返し回数は、前記下位工程(e1)および(e2)を含めて、4回以上である。
- 前記8項の半導体集積回路装置の製造方法において、前記工程(e)は、枚葉処理で実行される。
- 前記9項の半導体集積回路装置の製造方法において、前記第1の金属膜パターンは、アルミニウム配線構造の最上層配線とパッド層を兼ねる。
- 前記9項の半導体集積回路装置の製造方法において、前記第1の金属膜パターンは、ダマシン配線構造の更に上方に設けられたパッド層である。
- 前記9項の半導体集積回路装置の製造方法において、前記第1の金属膜パターンの上下には、前記第1の金属膜パターンよりも薄く、ほぼ同一の平面形状を有する上方および下方バリア・メタル膜が形成されておる。
- 以下の工程を含む半導体集積回路装置の製造方法:
(a)ウエハの第1の主面上の第1の絶縁膜上に、アルミニウムを主要な成分とする第1の金属膜を形成する工程;
(b)前記第1の金属膜上に、レジスト膜パターンを形成する工程;
(c)前記レジスト膜パターンが形成された前記ウエハの前記第1の主面に対して、ドライ・エッチング処理を実行することによって、前記第1の金属膜を第1の金属膜パターンとする工程;
(d)前記工程(c)の後、前記レジスト膜パターンを除去する工程;
(e)前記レジスト膜パターンが除去された前記ウエハの前記第1の主面に対して、ウエット処理を実行することによって、前記ドライ・エッチング処理によって形成されたポリマ部材を除去する工程、
ここで、前記工程(e)は、以下の下位工程を含む:
(e1)水溶性の有機溶剤および水を主要な成分とし、第1の水希釈領域でのアルミニウムに対するエッチング・レートが、前記第1の水希釈領域よりも高濃度の第2の水希釈領域および前記第1の水希釈領域よりも低濃度の第3の水希釈領域のアルミニウムに対するエッチング・レートと比較して、十分に高い薬液の前記第2の水希釈領域を用いて、前記ウエハの前記第1の主面に対して、前記ウエット処理を実行する工程;
(e2)前記下位工程(e1)の後、前記薬液の前記第1の水希釈領域を用いて、前記ウエハの前記第1の主面に対して、前記ウエット処理を実行する工程;
(e3)前記下位工程(e2)の後、前記薬液の前記第3の水希釈領域又は水を用いて、前記ウエハの前記第1の主面に対して、前記ウエット処理を実行する工程;
(e4)前記下位工程(e3)の後、前記薬液の前記第1の水希釈領域を用いて、前記ウエハの前記第1の主面に対して、前記ウエット処理を実行する工程;
(e5)前記下位工程(e4)の後、前記(e1)から(e4)を含むウエット処理サイクルを、再度、実行する工程;
(e6)前記下位工程(e5)の後、前記(e1)から(e3)を含む処理を、更に、実行する工程。 - 前記15項の半導体集積回路装置の製造方法において、前記工程(e)における下位工程(e2)の実行回数は、3回以上である。
- 前記15項の半導体集積回路装置の製造方法において、前記工程(e)における下位工程(e2)の実行回数は、4回以上である。
- 前記15項の半導体集積回路装置の製造方法において、前記有機溶剤は、ジメチル・ホルムアミドである。
- 前記15項の半導体集積回路装置の製造方法において、前記ポリマ除去液の温度は、摂氏20度以上、摂氏40度以下である。
- 前記15項の半導体集積回路装置の製造方法において、前記第1の金属膜パターンの厚さは、850nm以上である。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141868A JP2009290040A (ja) | 2008-05-30 | 2008-05-30 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141868A JP2009290040A (ja) | 2008-05-30 | 2008-05-30 | 半導体集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009290040A true JP2009290040A (ja) | 2009-12-10 |
Family
ID=41458953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008141868A Pending JP2009290040A (ja) | 2008-05-30 | 2008-05-30 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009290040A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140113511A (ko) * | 2013-03-15 | 2014-09-24 | 다이니폰 스크린 세이조우 가부시키가이샤 | 기판 처리 장치 및 기판 처리 방법 |
JP2014179566A (ja) * | 2013-03-15 | 2014-09-25 | Dainippon Screen Mfg Co Ltd | 基板処理装置および基板処理方法 |
CN104347529A (zh) * | 2013-08-01 | 2015-02-11 | 瑞萨电子株式会社 | 半导体装置及其制造方法、以及半导体装置的安装方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04257239A (ja) * | 1991-02-12 | 1992-09-11 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH08335571A (ja) * | 1996-01-29 | 1996-12-17 | Hitachi Ltd | プラズマ処理装置 |
JP2001327933A (ja) * | 2000-05-22 | 2001-11-27 | Sony Corp | 基板洗浄方法 |
JP2002124502A (ja) * | 2000-07-14 | 2002-04-26 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
JP2003051481A (ja) * | 2001-08-07 | 2003-02-21 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2003174003A (ja) * | 2001-12-04 | 2003-06-20 | Sony Corp | 半導体装置製造用洗浄剤及びそれを用いた半導体装置の製造方法 |
JP2003243349A (ja) * | 2002-02-19 | 2003-08-29 | Dainippon Screen Mfg Co Ltd | 基板処理方法 |
-
2008
- 2008-05-30 JP JP2008141868A patent/JP2009290040A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04257239A (ja) * | 1991-02-12 | 1992-09-11 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH08335571A (ja) * | 1996-01-29 | 1996-12-17 | Hitachi Ltd | プラズマ処理装置 |
JP2001327933A (ja) * | 2000-05-22 | 2001-11-27 | Sony Corp | 基板洗浄方法 |
JP2002124502A (ja) * | 2000-07-14 | 2002-04-26 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
JP2003051481A (ja) * | 2001-08-07 | 2003-02-21 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2003174003A (ja) * | 2001-12-04 | 2003-06-20 | Sony Corp | 半導体装置製造用洗浄剤及びそれを用いた半導体装置の製造方法 |
JP2003243349A (ja) * | 2002-02-19 | 2003-08-29 | Dainippon Screen Mfg Co Ltd | 基板処理方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140113511A (ko) * | 2013-03-15 | 2014-09-24 | 다이니폰 스크린 세이조우 가부시키가이샤 | 기판 처리 장치 및 기판 처리 방법 |
JP2014179566A (ja) * | 2013-03-15 | 2014-09-25 | Dainippon Screen Mfg Co Ltd | 基板処理装置および基板処理方法 |
US9768040B2 (en) | 2013-03-15 | 2017-09-19 | SCREEN Holdings Co., Ltd. | Substrate treatment method |
US10049900B2 (en) | 2013-03-15 | 2018-08-14 | SCREEN Holdings Co., Ltd. | Substrate treatment method |
KR102238880B1 (ko) | 2013-03-15 | 2021-04-09 | 가부시키가이샤 스크린 홀딩스 | 기판 처리 장치 및 기판 처리 방법 |
CN104347529A (zh) * | 2013-08-01 | 2015-02-11 | 瑞萨电子株式会社 | 半导体装置及其制造方法、以及半导体装置的安装方法 |
JP2015032661A (ja) * | 2013-08-01 | 2015-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法および半導体装置の実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106206436B (zh) | 用于金属栅极的方法和结构 | |
US6890391B2 (en) | Method of manufacturing semiconductor device and apparatus for cleaning substrate | |
KR101082993B1 (ko) | 레지스트용 박리제조성물 및 반도체장치의 제조방법 | |
US20050261151A1 (en) | Corrosion-inhibiting cleaning compositions for metal layers and patterns on semiconductor substrates | |
TWI582230B (zh) | A cleaning solution for a semiconductor element, and a cleaning method using the cleaning solution | |
KR102533069B1 (ko) | 반도체소자의 세정용 액체 조성물, 반도체소자의 세정방법 및 반도체소자의 제조방법 | |
JP2000114368A (ja) | 半導体装置の製造方法 | |
JP2010206056A (ja) | 半導体集積回路装置の製造方法 | |
JP2006261687A (ja) | 半導体デバイスの製造方法 | |
US7785957B2 (en) | Post metal gate VT adjust etch clean | |
JP2009238896A (ja) | 半導体集積回路装置の製造方法 | |
US6733597B2 (en) | Method of cleaning a dual damascene structure | |
JP2006509375A (ja) | 多層ゲートスタック | |
CN105826245B (zh) | 半导体结构的形成方法 | |
JP2009290040A (ja) | 半導体集積回路装置の製造方法 | |
JP2010205782A (ja) | 半導体装置の製造方法 | |
JP2003234325A (ja) | 半導体装置の製造方法 | |
JP5218214B2 (ja) | 半導体装置の製造方法 | |
JP4583678B2 (ja) | 半導体装置の製造方法及び半導体装置用洗浄液 | |
CN106952803A (zh) | 半导体元件的清洗用液体组合物及半导体元件的清洗方法、以及半导体元件的制造方法 | |
CN109642159B (zh) | 非水性钨相容性金属氮化物选择性蚀刻剂和清洁剂 | |
JP2016127224A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4408830B2 (ja) | 半導体装置の製造方法 | |
CN102148185B (zh) | 形成互连结构的方法 | |
US9394509B2 (en) | Cleaning solution composition and method of cleaning semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
A131 | Notification of reasons for refusal |
Effective date: 20121018 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20130321 Free format text: JAPANESE INTERMEDIATE CODE: A02 |