JP2007305755A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体ウェハの端部に形成された膜を除去することにより発生した異物を、洗浄工程において、半導体ウェハ上から充分に除去することができる技術を提供する。
【解決手段】半導体ウェハ１上に酸化シリコン膜よりも誘電率の低い疎水性のＳｉＯＣ膜８を形成する。そして、ＳｉＯＣ膜８上に親水性の酸化シリコン膜９を形成する。酸化シリコン膜９は、ＴＥＯＳを原料としたＣＶＤ法で形成することができる。次に、半導体ウェハ１の端部１Ａに形成されている積層膜を、たとえば研磨ドラムを用いた研磨によって除去する。続いて、半導体ウェハ１の端部１Ａに形成されている膜を除去することにより発生した異物を洗浄液１５で除去する。このとき、異物は、親水性の酸化シリコン膜上に付着しているため、洗浄液１５によって充分に除去される。
【選択図】図１５

Description

本発明は、半導体装置の製造技術に関し、特に、半導体ウェハの端部に形成された膜を除去する際に発生する異物の洗浄工程に適用して有効な技術に関するものである。

日本特開２００５−３５３６３３号公報（特許文献１）には、有機絶縁膜、酸化シリコン膜およびＳｉＯＣ膜を順次、積層して形成した後、ＳｉＯＣ膜上に酸化シリコン膜を形成する技術が開示されている。そして、銅配線形成後にＳｉＯＣ膜の一部とＳｉＯＣ膜上に形成されている酸化シリコン膜を化学的機械的研磨法（ＣＭＰ；Chemical Mechanical Polishing）で除去するとしている。

日本特開２００２−３１３７５７号公報（特許文献２）には、半導体ウェハのエッジにおける薄膜の剥離に起因する異物の発生を防ぐ技術が開示されている。具体的には、３個の研磨ドラムを用いて半導体ウェハのエッジの全域を研磨するとしている。このとき、第１研磨ドラムは、半導体ウェハのエッジの上面側を研磨し、第２研磨ドラムは、半導体ウェハのエッジの中央を研磨するとしている。さらに、第３研磨ドラムは、半導体ウェハのエッジの下面側を研磨するとしている。
特開２００５−３５３６３３号公報 特開２００２−３１３７５７号公報

半導体装置の微細化および高集積化に伴い、配線の時定数（配線の電気抵抗と配線間の容量の積）に起因する電気信号の遅れが顕在化してきている。一般的に、配線には、アルミニウム膜が使用されているが、アルミニウム膜は電気抵抗がそれほど小さくないので、配線の時定数が大きくなり、信号遅延が顕在化している。そこで、多層配線を構成する配線には、アルミニウム膜に代えて、電気抵抗の小さい銅膜が使用されてきている。銅膜によれば、アルミニウム膜に比べて電気抵抗が小さいので、信号の遅延を低減することができる。ここで、銅膜は、アルミニウム膜と異なりドライエッチングによるパターニングが困難である。このため、絶縁膜に溝を形成し、この溝に銅膜を埋め込むことにより配線を形成するダマシン法が、銅膜による配線形成方法に使用されている。

また、半導体装置では、配線の時定数の一部となる多層配線間の容量の増大も問題となっている。すなわち、配線間の容量の増大は、半導体装置の動作速度の低下を招く。一般的に、配線間に形成される層間絶縁膜には、酸化シリコン膜が用いられている。しかし、酸化シリコン膜の比誘電率は４程度であり、さらなる比誘電率の低減が求められている。このため、近年、層間絶縁膜として酸化シリコン膜の代わりに、酸化シリコン膜よりも誘電率の低い低誘電率膜が使用されてきている。低誘電率膜によれば、酸化シリコン膜よりも誘電率が低いので、配線間の容量を低減することができる。低誘電率膜としては、例えばＳｉＯＣ膜が用いられている。ＳｉＯＣ膜は、ＳｉＯ_２結合の一部がＳｉＣＨ_３結合に置き換り誘電率を下げている。

このように近年の半導体装置の配線構造は、ダマシン法で形成した銅配線と、酸化シリコン膜よりも誘電率の低い低誘電率膜よりなる層間絶縁膜を組み合わせた構造をしている。

ところで、半導体ウェハ上に形成される多層配線は、膜の成膜および膜の加工を繰り返すことにより形成される。配線工程だけでなく半導体ウェハ上に素子を形成する基板工程においても膜の成膜および膜の加工が繰り返される。半導体ウェハのチップ領域には、素子あるいは配線を形成する必要があるため、膜の成膜が行なわれる。しかし、膜の成膜は、半導体ウェハの素子形成面の全面にわたって行なわれる。したがって、膜は半導体ウェハのチップ領域だけでなく、半導体ウェハの端部（エッジ）にも形成される。半導体ウェハの端部に形成された膜は不要な膜である。この半導体ウェハの端部に形成された不要な膜は、製造工程の途中で剥離し異物となる。異物が発生すると半導体装置の製造工程における歩留まりが低下するため、通常、半導体装置の製造工程において、半導体ウェハの端部に形成された膜を除去することが行なわれる。つまり、半導体装置の製造工程では、製造工程が進むにつれて半導体ウェハの端部に様々な膜（絶縁膜、金属膜など）が積み重なる。そして、積層された膜が剥離することにより、異物が発生し、半導体ウェハの表面に付着する。さらには、この異物によって半導体ウェハの表面に傷をつけたり、金属よりなる異物が半導体ウェハに形成された素子に拡散して金属汚染などを引き起こす。この異物
や汚染が半導体ウェハの表面で生じると、半導体装置の製造工程での欠陥を生じ歩留まりの低下を引き起こす。この異物の発生は、基板工程では半導体素子の欠陥を生じさせ、配線工程では配線の欠陥を生じさせるため、半導体装置の製造工程における歩留まり低下の一原因となっている。

半導体ウェハの端部に形成された膜の除去は、エッジポリッシュ装置によるＣＭＰ法によって行なわれ、続いてエッジポリッシュ内で洗浄することにより、半導体ウェハの端部を清浄な状態に保つことができる。半導体装置の品種によりエッチング工程や成膜工程、アニール工程あるいはＣＭＰ工程の前後に半導体ウェハの端部を研磨することで、異物の発生を抑制できるといわれている。このように半導体ウェハの端部において、清浄度の向上が求められており、エッジポリッシュ装置においては、ノッチあるいはオリエンテーションフラットの研磨ユニットを持ち、さらに、端部を研磨するユニットおよび薬液洗浄ユニットを有している。薬液洗浄ユニットは、ドライイン／ドライアウトの装置構成となっている。

具体的に、半導体ウェハの端部に形成された膜の除去は、例えば、特許文献２に記載されているように、研磨ドラムを用いて半導体ウェハの端部を研磨することにより行なわれる。半導体ウェハの端部を研磨すると、研磨することによって異物が発生するので、半導体ウェハの端部を研磨した後は、洗浄水を用いて半導体ウェハの全面を洗浄することが行なわれる。

例えば、低誘電率膜であるＳｉＯＣ膜を層間絶縁膜として用い、銅配線をダマシン法で形成する場合、半導体ウェハ上にＳｉＯＣ膜を成膜した後に、半導体ウェハの端部に形成された膜の除去が行なわれる。したがって、半導体ウェハの端部を研磨した後、半導体ウェハ上に形成されているＳｉＯＣ膜上には多数の異物が付着する。そこで、半導体ウェハの端部を研磨した後、ＳｉＯＣ膜上に付着した異物を除去するため、洗浄水を用いた洗浄が行なわれる。しかし、ＳｉＯＣ膜は疎水性の膜であり、洗浄液を弾くため、充分にＳｉＯＣ膜上の異物を除去することができないという問題点がある。つまり、ＳｉＯＣ膜は、ＳｉＣＨ_３結合により疎水性となるので、半導体ウェハの端部を研磨した後の洗浄／乾燥時に洗浄液が不連続の水滴状となる。このため、異物が水滴の界面に留まり、半導体ウェハ上の欠陥となり半導体装置の電気的特性の劣化を引き起こすという問題点がある。

本発明の目的は、半導体ウェハの端部に形成された膜を除去することにより発生した異物を、洗浄工程において、半導体ウェハ上から充分に除去することができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体装置の製造方法は、（ａ）半導体ウェハ上の主面上に疎水性の第１絶縁膜を形成する工程と、（ｂ）前記第１絶縁膜上に親水性の第２絶縁膜を形成する工程とを備える。さらに、（ｃ）前記（ｂ）工程後、前記半導体ウェハの端部に形成された膜を除去する工程と、（ｄ）前記（ｃ）工程後、前記半導体ウェハの主面を洗浄する工程とを備える。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

半導体ウェハ上に疎水性の第１絶縁膜を形成した後、この第１絶縁膜上に親水性の第２絶縁膜を形成する。そして、親水性の第２絶縁膜を形成した後、半導体ウェハの端部に形成されている不要な膜を除去する。続いて、半導体ウェハの端部から発生した異物を洗浄水で洗浄する。このように、親水性の第２絶縁膜を形成した後、半導体ウェハの端部に形成された膜を除去し、洗浄するので、半導体ウェハの端部に形成された膜を除去することにより発生した異物を、親水性の第２絶縁膜上から充分に除去することができる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

半導体ウェハ（半導体基板）とは、集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板など並びにそれらの複合的基板を言う。また、本願において半導体装置というときは、シリコン基板やサファイア基板などの半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨が明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super Twisted Nematic）液晶などのようなガラスなどの絶縁基板上に作られるものなども含むものとする。

素子形成面とは、半導体ウェハの主面であって、その面にフォトリソグラフィ技術により、複数のチップ領域に対応するデバイスパターンが形成される面をいう。

半導体ウェハの端部とは、半導体ウェハの外周部において、半導体ウェハの主面および裏面の平坦な面に対して角度がついた領域をいい、本願においては、半導体ウェハの主面および裏面の平坦な面における外端部から製品となるチップが取得できる領域の間の一部の領域も含む。半導体ウェハの端部は、端部という以外にエッジあるいはベベル部という場合もある。

化学的機械的研磨法（ＣＭＰ；Chemical Mechanical Polishing）とは、一般に被研磨面を相対的に軟らかい布様のシート材料などからなる研磨パッドに接触させた状態で、スラリを供給しながら面方向に相対移動させて研磨を行なう方法をいう。本願においては、その他、被研磨面を硬質の砥石面に対して相対移動させて研磨を行なう方法、その他の固定砥粒を使用するもの、および砥粒を使用しない砥粒フリーＣＭＰなども含むものとする。

本実施の形態は、例えば、半導体ウェハ上にｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）とｐチャネル型ＭＩＳＦＥＴを形成する半導体装置の製造方法に適用したものである。本実施の形態における半導体装置の製造方法について図面を参照しながら説明する。

まず、図１に示すように、半導体ウェハの素子形成面（主面）にｎチャネル型ＭＩＳＦＥＴＱ_１およびｐチャネル型ＭＩＳＦＥＴＱ_２を形成する。ｎチャネル型ＭＩＳＦＥＴＱ_１およびｐチャネル型ＭＩＳＦＥＴＱ_２は、通常の半導体装置の製造技術を用いて形成される。ＭＩＳＦＥＴはゲート絶縁膜が酸化シリコン膜から形成されている場合はＭＯＳＦＥＴとも呼ばれる。

続いて、図２に示すように、ｎチャネル型ＭＩＳＦＥＴＱ_１およびｐチャネル型ＭＩＳＦＥＴＱ_２を形成した半導体ウェハ１上に窒化シリコン膜２を形成し、この窒化シリコン膜２上に酸化シリコン膜３を形成する。窒化シリコン膜２および酸化シリコン膜３は、例えば、ＣＶＤ（Chemical Vapor Deposition）法を使用して形成することができる。この窒化シリコン膜２および酸化シリコン膜３により、層間絶縁膜が形成される。

次に、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜にコンタクトホール４を形成する。そして、コンタクトホール４の内部を含む酸化シリコン膜３上にチタン／窒化チタン膜５ａを形成し、このチタン／窒化チタン膜５ａ上にタングステン膜５ｂを形成する。チタン／窒化チタン膜５ａは、例えば、スパッタリング法を使用して形成することができ、タングステン膜５ｂは、例えば、ＣＶＤ法を使用して形成することができる。その後、酸化シリコン膜３上に形成されている不要なチタン／窒化チタン膜５ａおよびタングステン膜５ｂをＣＭＰ法で除去することにより、コンタクトホール４内にだけチタン／窒化チタン膜５ａおよびタングステン膜５ｂを残す。これにより、コンタクトホール４内にチタン／窒化チタン膜５ａおよびタングステン膜５ｂを埋め込んだプラグ６を形成することができる。チタン／窒化チタン膜５ａは、タングステン膜を構成するタングステンがシリコン中へ拡散するのを防止する、いわゆるバリア導体膜として機能するものである。

次に、図３に示すように、プラグ６を形成した酸化シリコン膜３上に窒化シリコン膜７を形成し、窒化シリコン膜７上にＳｉＯＣ膜８を形成する。窒化シリコン膜７は、例えば、ＣＶＤ法を使用することにより形成できる。この窒化シリコン膜７は、その上層に形成されるＳｉＯＣ膜８に配線形成用の溝を形成する際、その掘りすぎによりＳｉＯＣ膜８の下層に形成されている膜に損傷を与えたり、加工寸法精度が劣化することを回避するために設けられているものである。

ＳｉＯＣ膜８は、層間絶縁膜の一部を構成する膜であり、酸化シリコン膜よりも誘電率が低い低誘電率膜である。従来、層間絶縁膜として酸化シリコン膜が使用されている。しかし、半導体装置の微細化に伴い、半導体ウェハ上に形成される配線間の容量が無視できなくなり、配線を流れる電気信号の遅延が顕在化してきている。そこで、本実施の形態では、層間絶縁膜として、酸化シリコン膜に代えて酸化シリコン膜よりも誘電率の低いＳｉＯＣ膜８を使用している。ＳｉＯＣ膜８によれば、配線間に存在する層間絶縁膜の誘電率を低下させることができるので、配線間の容量を低減することができ、配線を流れる電気信号の遅延を抑制することができる。ＳｉＯＣ膜８は、例えば、ＣＶＤ法を使用して形成することができる。このＳｉＯＣ膜８は、ＳｉＯ_２結合の一部がＳｉＣＨ_３結合に置き換り誘電率を下げている。

本実施の形態では、低誘電率膜としてＳｉＯＣ膜８を例に挙げたがこれに限らず、例えば、オルガノシリコン系の有機ポリマーまたは有機シリカガラスなどのような低誘電率材料（いわゆるＬｏｗ−ｋ絶縁膜、Ｌｏｗ−ｋ材料）から形成してもよい。なお、低誘電率膜とは、パッシベーション膜に含まれる酸化シリコン膜（例えば、ＴＥＯＳ（Tetraethoxysilane）酸化膜）の誘電率よりも低い誘電率を有する絶縁膜を例示できる。一般的には、ＴＥＯＳ酸化膜の比誘電率ε＝４．１〜４．２程度以下を低誘電率膜という。

低誘電率材料としての有機ポリマーには、例えばＳｉＬＫ（米The Dow Chemical Co.製、比誘電率＝２．７、耐熱温度＝４９０℃以上、絶縁破壊耐圧４．０〜５．０ＭＶ／Ｖｍ）などがある。低誘電率材料としてのポーラス有機系材料には、例えば、ＰｏｌｙＥＬＫ（米Air Productsand Chemicals,Inc、比誘電率＝２以下、耐熱温度４９０℃）などがある。

ＳｉＯＣ膜８を形成した後、従来の製造方法では、半導体ウェハ１の端部に形成された膜を除去するため、エッジ研磨する工程が実施される。すなわち、半導体ウェハ１上には、酸化シリコン膜３、窒化シリコン膜７およびＳｉＯＣ膜８が形成されるが、これらの膜は半導体ウェハ１のチップ領域だけでなく、半導体ウェハ１の端部にも形成される。半導体ウェハ１の端部に形成された膜は、剥がれやすく異物の発生原因ともなる。異物が発生すると、製造工程の歩留まりが低下するため、あらかじめ半導体ウェハ１の端部に形成されている膜を除去することが行なわれる。つまり、半導体装置の製造工程では、製造工程が進むにつれて半導体ウェハの端部に様々な膜（絶縁膜、金属膜など）が積み重なる。そして、積層された膜が剥離することにより、異物が発生し、半導体ウェハの表面に付着する。さらには、この異物によって半導体ウェハの表面に傷をつけたり、金属よりなる異物が半導体ウェハに形成された素子に拡散して金属汚染などを引き起こす。このような不都合を回避するため、あらかじめ半導体ウェハ１の端部に形成されている膜を除去することが行なわれる。このエッジ研磨工程は、通常、ＳｉＯＣ膜８を形成した直後に行なわれる。

エッジ研磨することにより、半導体ウェハ１の端部に形成された膜が剥がれ異物としてＳｉＯＣ膜８の表面上に飛散することになる。したがって、エッジ研磨した後は、ＳｉＯＣ膜８上にある異物を除去するため、洗浄工程が実施される。洗浄工程では、例えば、アンモニア水やフッ酸などの洗浄水を用いてＳｉＯＣ膜８の表面を洗浄することになる。しかし、ＳｉＯＣ膜８は、疎水性の膜であるため、洗浄水を弾く性質がある。このため、エッジ研磨することによりＳｉＯＣ膜８の表面に飛散した異物を洗浄水で充分に除去できない問題点が存在する。つまり、ＳｉＯＣ膜は、ＳｉＣＨ_３結合により疎水性となるので、半導体ウェハの端部を研磨した後の洗浄／乾燥時に洗浄液が不連続の水滴状となる。このため、異物が水滴の界面に留まり、半導体ウェハ上の欠陥となり半導体装置の電気的特性の劣化を引き起こす問題点が存在する。

そこで、本実施の形態では、ＳｉＯＣ膜８を形成した直後にエッジ研磨を実施することはせずに、図４に示すように、ＳｉＯＣ膜８上に酸化シリコン膜９を形成する。酸化シリコン膜９は、例えば、ＴＥＯＳ、酸素ガスおよびヘリウムを原料とするＣＶＤ法を用いて形成することができる。なお、酸化シリコン膜９は、ＴＥＯＳを原料とするＣＶＤ法だけでなく、シラン（ＳｉＨ_４）などを原料とするＣＶＤ法で形成した膜であってもよい。

この酸化シリコン膜９は、ＳｉＯＣ膜８を保護するために形成される。すなわち、層間絶縁膜となるＳｉＯＣ膜８上に形成した酸化シリコン膜９は、ＳｉＯＣ膜８に溝や埋め込み配線を形成する工程で行なわれるエッチングおよびアッシングからＳｉＯＣ膜８を保護する機能を有する。ＳｉＯＣ膜８をエッチングする工程では、異方性を実現するためにフッ素（Ｆ）を含むエッチングガス（ＣＦ_４、ＣＨＦ_３、Ｃ_５Ｆ_８、Ｏ_２、Ａｒなどを組み合わせたガス）を使用する。そして、エッチングを実施した後、エッチング装置でアッシングを行なう。このようなエッチング工程およびアッシング工程において、ＳｉＯＣ膜８がＯ_２プラズマにさらされると、ＳｉＯＣ膜８中の炭素の含有量が減少し、ＳｉＯＣ膜８の誘電率が上昇してしまう。ＳｉＯＣ膜８が多孔質であるほどこの現象は顕著に現れるといわれる。また、エッチング工程やアッシング工程において、ＳｉＯＣ膜８中のＳｉＣＨ_３結合がＳｉＯＨ結合に変化することが知られており、この結合の変化によりＳｉＯＣ膜８は、疎水性から親水性へと変化する。このとき、ＳｉＯＣ膜８に水分が吸収されると絶縁膜破壊に至るとも言われている。さらに、ＳｉＯＣ膜８の組成がレジスト膜の組成に近く、レジスト膜を除去する工程でＳｉＯＣ膜８も損傷を受けやすい。これらのことから、低誘電率膜であるＳｉＯＣ膜８を露出した状態でエッチングやアッシングを行なうことは望ましくないので、ＳｉＯＣ膜８上に保護膜として酸化シリコン膜９を設けているのである。

図５は、ＳｉＯＣ膜８上に酸化シリコン膜９を形成した状態を半導体ウェハ１の端部も含めて図示した断面図である。図５に示すように、半導体ウェハ１の端部１Ａはラウンド形状をしており、この端部１Ａ上に窒化シリコン膜２、酸化シリコン膜３、窒化シリコン膜７、ＳｉＯＣ膜８および酸化シリコン膜９などの膜が積層されて形成されていることがわかる。つまり、本実施の形態では、ＳｉＯＣ膜８を形成した直後にエッジ研磨を実施していないので、半導体ウェハ１の端部１Ａには、上述した積層膜が形成された状態となっている。半導体ウェハ１の端部１Ａはラウンド形状をしているため、端部１Ａ上に形成された積層膜が剥がれやすい。端部１Ａに形成されている積層膜が剥がれると異物が発生するため、端部１Ａに形成された膜を除去する必要がある。本願で開示される１つの発明の１つの特徴は、ＳｉＯＣ膜８を露出させた状態でエッジ研磨および洗浄を行なうのではなく、ＳｉＯＣ膜８上に酸化シリコン膜９を形成した後にエッジ研磨して洗浄する点にある。

次に、半導体ウェハ１の端部１Ａに形成された膜を除去する工程について説明する。半導体ウェハ１の端部１Ａに形成された膜を除去する工程では、まず、ノッチあるいはオリエンテーションフラットの研磨が行なわれる。そして、その後、半導体ウェハの端部の研磨が行なわれる。半導体ウェハの端部における研磨は、複数の研磨ドラムを用いて行なうことにより実施される。例えば、図６に示すような３個の研磨ドラム１０Ａ〜１０Ｃを用いる場合を例示することができる。複数個の研磨ドラム１０Ａ〜１０Ｃを用いることにより、半導体ウェハ１の端部全域を研磨することが容易になり、研磨に要する時間を短縮することができる。研磨ドラム１０Ａ〜１０Ｃは、その外周部に軟質の研磨パッドが巻きつけられており、研磨時には、その研磨面に、例えば、コロイダルシリカ、酸化セリウムまたは酸化アルミニウムなどのスラリを供給することにより研磨する。

図７〜図９は、それぞれ図６のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線での断面図である。図７〜図９に示すように、研磨ドラム１０Ａは、相対的に半導体ウェハ１の端部の上面（素子形成面）側を研磨し、研磨ドラム１０Ｂは、相対的に半導体ウェハ１の端部の中央を研磨する。そして、研磨ドラム１０Ｃは、相対的に半導体ウェハ１の端部の下面（裏面）側を研磨している。また、研磨ドラム１０Ａ〜１０Ｃは、それぞれ異なる角度θ１〜θ３で半導体ウェハ１と接触し、回転することにより研磨を行なう。このため、半導体ウェハ１の端部全域において膜を除去することが可能となっている。

本実施の形態において、研磨ドラム１０Ａ〜１０Ｃが半導体ウェハ１と接触する角度θ１〜θ３は、半導体ウェハ１の端部形状に応じて適宜設定することが可能となっている。また、角度θ１〜θ３は、除去する膜の成膜状態に応じて適宜設定することが可能である。すなわち、本実施の形態における研磨ドラム１０Ａ〜１０Ｃを用いることにより、種々の端部形状に対して、端部全域に形成された膜を充分に除去することができる。

また、研磨ドラム１０Ａ〜１０Ｃは、その回転数および半導体ウェハ１と接触する圧力を適宜設定し、研磨速度を変えることができる。すなわち、半導体ウェハ１の規格による端部形状や、端部に形成される膜の成膜状態に応じて、研磨ドラム１０Ａ〜１０Ｃを最適な研磨速度で動作させることができる。

また、後の工程で半導体ウェハ１の端部に成膜した他の膜を研磨ドラム１０Ａ〜１０Ｃを用いて除去する場合においても、角度θ１〜θ３および研磨ドラム１０Ａ〜１０Ｃの最適な研磨速度を設定することにより、半導体ウェハ１の端部全域において、膜を除去することができる。

例えば、膜が相対的に半導体ウェハ１の上面（素子形成面）側にのみ成膜されている場合には、θ１＝１５０°、θ２＝１２０°、θ３＝６０°とすることを例示できる。このとき、研磨ドラム１０Ａ、１０Ｂのみで除去対象の膜を除去することが可能であれば、研磨ドラム１０Ｃを省略することができる。

一方、膜が半導体ウェハ１の上面（素子形成面）から下面（裏面）付近まで成膜されている場合、もしくは、半導体ウェハ１の全面に成膜されている場合などには、θ１＝１６０°、θ２＝９０°、θ３＝２５°とすることを例示できる。このように、角度θ１〜θ３を設定することにより、半導体ウェハ１の端部における膜の除去を短時間で行なうことができる。

なお、本実施の形態においては、研磨ドラム１０Ａ〜１０Ｃを用いて、半導体ウェハ１の端部における膜を除去する方法について説明したが、研磨ドラム１０Ａ〜１０Ｃの代わりにドライエッチング法を用いて、端部に形成された膜を除去するようにしてもよい。例えば、ドライエッチング法を用いる場合には、半導体ウェハ１の端部だけを露出するレジスト膜などは使用せずに実施することができる。つまり、ドライエッチング装置において、半導体ウェハ１の端部の近傍領域だけエッチングガスによるプラズマを生成し、生成したプラズマを用いて、端部に形成された膜だけを除去することができる。

さらに、半導体ウェハ１の端部の輪郭を型取りしてある砥石、または有機系樹脂にスラリを埋め込むことにより製造された研磨用テープを用いて、半導体ウェハ１の端部を研磨するようにしてもよい。

また、半導体ウェハ１の端部に形成されている膜を研磨ドラム１０Ａ〜１０Ｃの代わりにウェットエッチング法を用いて、端部に形成された膜を除去するようにしてもよい。例えば、テフロン（登録商標）製のウェハエッチング用ヘッドを用いてウェットエッチングを行ない、半導体ウェハ１の端部に形成されている膜を除去することもできる。ウェットエッチングでは、半導体ウェハ１の端部に沿って配置されている供給ノズルによりウェハエッチング用ヘッドに供給される。ウェハエッチング用ヘッドは、半導体ウェハ１の端部に当接して回転する構造となっている。ウェハエッチング用ヘッドに供給されたエッチング液は、半導体ウェハ１の端部にだけ供給され、端部に形成されている膜がウェットエッチングで除去される。ウェハエッチング用ヘッドを回転させながら、半導体ウェハ１を逆方向に回転させることにより、半導体ウェハ１の端部に残存している膜を除去することができる。

このようにして、半導体ウェハ１の端部に形成された膜を除去することができる。図１０は、半導体ウェハ１の端部１Ａに形成された膜を除去した後の様子を示す断面図である。図１０に示すように、端部１Ａに形成されていた膜が除去されていることがわかる。したがって、端部１Ａに形成されている膜が剥がれることに起因した異物の発生を抑制でき、半導体装置の製造工程における歩留まりを向上することができる。

端部１Ａに形成された膜を除去する際、除去された膜が異物となって半導体ウェハ１上に付着する。このため、付着した異物を除去するため、洗浄工程が実施される。半導体ウェハ１に付着した異物に物理的力を加えて半導体ウェハ１の表面から異物を剥離除去する方法には、ブラシスクラブ洗浄というものがある。

図１１は、半導体ウェハ１を洗浄する様子を示す上面図である。図１１において、半導体ウェハ１は、上面（素子形成面）を上にして配置される。そして、この半導体ウェハ１上にブラシ１１を接触させて回転させることにより、半導体ウェハ１の洗浄を行なう。このとき、半導体ウェハ１上に、例えばアンモニア水やフッ酸などによる洗浄水を供給しながら、ブラシ１１によってブラシスクラブ洗浄を行なう。図１２は、ブラシ１１によるブラシスクラブ洗浄の様子を示す側面図である。図１２に示すように、半導体ウェハ１は上下面をブラシ１１で挟まれながら洗浄されることがわかる。図１２では、ブラシ１１を簡略化して記載しているが、実際は、ブラシ１１と半導体ウェハ１の接触面にブラシが設けられている。

上述したブラシスクラブ洗浄は、半導体ウェハ１に洗浄液をかけながら、ＰＶＡ（ポリビニルアルコール）のスポンジやナイロン、モヘアなどの繊維状ブラシを半導体ウェハ１にこすり付けて異物を除去するものである。ブラシスクラブ洗浄では、ブラシ材質にＰＶＡスポンジを用いることが多い。ＰＶＡスポンジによれば、異物除去能力が高く、短時間で洗浄を完了できることや、半導体ウェハ１へのダメージが少ないなどの利点がある。

なお、ブラシの形状は、例えば図１１に示すように、ディスク形状をしたものだけでなく、図１３および図１４に示すようなロール型のものを使用してもよい。図１３および図１４に示すように、ロール状のブラシ１２によって半導体ウェハ１を挟み、洗浄液を供給しながら半導体ウェハ１上に付着した異物を除去することもできる。

このようにして、半導体ウェハ１の端部に形成されている膜を除去することにより発生した異物を、半導体ウェハ１上から除去することができる。

図１５は、半導体ウェハ１上に洗浄液１５が供給されている様子を示す断面図である。図１５に示すように、ＳｉＯＣ膜８上には酸化シリコン膜９が形成されており、この酸化シリコン膜９上に洗浄液１５が供給されている。ここで、酸化シリコン膜９は、親水性の膜であるため、図１５に示すように、洗浄液１５を弾くことなく、洗浄液１５との濡れ性が良好である。このため、酸化シリコン膜９上に付着した異物を洗浄液１５で充分に除去することができる。つまり、本実施の形態では、上述しように、ＳｉＯＣ膜８を形成した直後にエッジ研磨を行なうことなく、ＳｉＯＣ膜８上に酸化シリコン膜９を形成した後にエッジ研磨を行なっている。このため、エッジ研磨工程において、半導体ウェハ１の表面には、ＳｉＯＣ膜８が露出することなく酸化シリコン膜９が露出している。したがって、エッジ研磨することにより発生した異物は、酸化シリコン膜９上に付着する。そして、洗浄工程においては、酸化シリコン膜９上に付着した異物が除去されるが、酸化シリコン膜９は親水性の膜であるため、洗浄液１５との相性がよく（濡れ性がよく）、酸化シリコン膜９上に付着した異物を効果的に除去できる顕著な効果を奏するのである。

つまり、本願で開示される１つの発明の１つの特徴は、疎水性のＳｉＯＣ膜８上に親水性の酸化シリコン膜９を形成した後に、エッジ研磨と洗浄を行なう点にある。これにより、エッジ研磨をすることにより発生した異物を半導体ウェハ１上から効果的に除去できるのである。そもそも、酸化シリコン膜９は、ＳｉＯＣ膜８を保護するために設けられているが、本願では、この酸化シリコン膜９が親水性の膜であるという点に着目して、エッジ研磨および洗浄を、酸化シリコン膜９を形成した後に行なうようにしている。

これに対し、ＳｉＯＣ膜８を形成した直後に、エッジ研磨および洗浄を実施する場合の半導体ウェハ１の断面図を図１６に示す。図１６に示すように、半導体ウェハ１上にはＳｉＯＣ膜８が形成されており、このＳｉＯＣ膜８が露出している。この状態でエッジ研磨を実施すると、エッジ研磨することにより発生した異物が、ＳｉＯＣ膜８上に付着する。ＳｉＯＣ膜８上に付着した異物を除去するために、洗浄液１５を用いて洗浄するが、ＳｉＯＣ膜８は疎水性の膜であるため、図１６に示すように、ＳｉＯＣ膜８は洗浄液１５を弾く。すなわち、洗浄液１５は、球形状になりＳｉＯＣ膜８上を移動する。このように洗浄液１５が球形状になると、洗浄液１５とＳｉＯＣ膜８との濡れ性が悪化し、ＳｉＯＣ膜８上に付着した異物を洗浄液１５によって充分に除去することができない。つまり、ＳｉＯＣ膜は、ＳｉＣＨ_３結合により疎水性となるので、半導体ウェハの端部を研磨した後の洗浄／乾燥時に洗浄液が不連続の水滴状となる。このため、異物が水滴の界面に留まり、ＳｉＯＣ膜８上に付着した異物を洗浄液１５によって充分に除去することができない。

このように、ＳｉＯＣ膜８を形成した直後にエッジ研磨および洗浄を行なうと半導体ウェハ１上に付着した異物を充分に除去することができないことがわかる。したがって、本願で開示された１つの発明のように、ＳｉＯＣ膜８上に酸化シリコン膜９を形成した後に、エッジ研磨および洗浄を行なうことにより、半導体ウェハ１上に付着した異物を効果的に除去することができることがわかる。

次に、上述した親水性および疎水性の定義について説明する。親水性(hydrophilic)および疎水性（hydrophobic）を区別するための目安として接触角というものがある。つまり、物質が液体をどの程度弾くかということは、液体（例えば、水）と物質表面の接触角により表すことができる。一般に、水との接触角が１０°以下ものは少なく、吸水性材料や界面活性剤による活性化表面などがある。具体的に、接触角を用いて親水性および疎水性を定義する。

図１７は、親水性の物質を示した図である。図１７において、例えば、半導体ウェハ１上に酸化シリコン膜９が形成されており、この酸化シリコン膜９上に水３０が滴下されている。このとき、図１７に示すθが接触角である。親水性とは、一般に接触角が小さく水３０になじむ性質のものをいう。具体的には、図１７中の接触角θが１０°〜２０°を高い親水性と呼び、接触角θが４０°程度以下のものを親水性とすることが多い。

酸化シリコン膜９としてＴＥＯＳを原料としたＣＶＤ法で形成した場合、この酸化シリコン膜９と水３０との接触角θは３．２°〜５．３°程度である。このことから、酸化シリコン膜９が充分に親水性の高い膜であることがわかる。

接触角θと濡れ性の関係では、接触角θが１８０°のときまったく濡れないといい、接触角θが小さくなるほど濡れ性が向上し、接触角θが０°になったとき、完全に濡れるという。

続いて、図１８は疎水性の物質を示した図である。図１８において、例えば、半導体ウェハ１上にＳｉＯＣ膜８が形成されており、このＳｉＯＣ膜８上に水３０が滴下されている。一般に図１８に示す接触角θが８０°以上の場合を疎水性（撥水性）という。接触角θが１１０°〜１５０°を高疎水性（高撥水性）といい、接触角θが１５０°を超えると、超疎水性（超撥水性）ということが多い。ＳｉＯＣ膜８を形成した場合、ＳｉＯＣ膜８と水３０との接触角θは８２．９°〜９４．８°である。このことから、ＳｉＯＣ膜８は疎水性の膜であることがわかる。疎水性の物質は一般に電気的に中性である。また、主に分子内に炭化水素基をもつ物質である。

次に、図１５に示すように、酸化シリコン膜９を形成した後に、エッジ研磨および洗浄を行なったが、この工程後について説明する。

図１９に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、窒化シリコン膜７、ＳｉＯＣ膜８および酸化シリコン膜９を貫通する配線溝１６を形成する。すなわち、半導体ウェハ１上に形成されている酸化シリコン膜９上にレジスト膜を塗布し、このレジスト膜に対して露光・現像処理を施すことによりパターニングする。パターニングは、配線溝１６を形成する領域にレジスト膜が残らないように行なわれる。そして、パターニングしたレジスト膜をマスクとしたエッチングにより、配線溝１６を形成する。その後、パターニングしたレジスト膜はアッシングにより除去される。ここで、ＳｉＯＣ膜８の組成がレジスト膜の組成に近く、ＳｉＯＣ膜８が露出している場合、レジスト膜を除去する工程でＳｉＯＣ膜８も損傷を受けやすい。しかし、本実施の形態では、ＳｉＯＣ膜８上に保護膜として酸化シリコン膜９が形成されているので、レジスト膜を除去する工程において、ＳｉＯＣ膜８が損傷を受けることを防止できる。

続いて、配線溝１６の底部に露出したプラグ６の表面に形成されている反応層を除去するために、Ａｒ（アルゴン）雰囲気中でスパッタエッチングを行い、半導体ウェハ１の表面処理を行なう。なお、本実施の形態では、アルゴン雰囲気中でスパッタエッチングすることによりプラグ６の表面に形成された反応層を除去する場合を示した。しかし、例えば、水素（Ｈ_２）や一酸化炭素（ＣＯ）のような還元性ガスや、還元性ガスと不活性ガスとの混合ガス雰囲気中での熱処理により、反応層を充分に除去できる場合には、スパッタエッチングに変えて、この熱処理によって反応層を除去してもよい。熱処理の場合、スパッタエッチングにおける酸化シリコン膜９の損失や電子によるゲート絶縁膜のチャージングダメージを防止することができる。

次に、図２０に示すように、半導体ウェハ１上にバリア導体膜となる窒化タンタル膜（ＴａＮ膜）１７ａを形成する。窒化タンタル膜１７ａは、タンタルターゲットをアルゴン／窒素混合雰囲気中で使用する反応性スパッタリング法で形成することができる。この窒化タンタル膜１７ａは、後の工程で形成する銅膜の密着性の向上および銅の拡散防止のために形成される。窒化タンタル膜１７ａの膜厚は、例えば、３０ｎｍ程度である。

本実施の形態では、バリア導体膜として窒化タンタル膜１７ａを形成する例を示しているが、バリア導体膜として、タンタルなどの金属膜、窒化チタン膜（ＴｉＮ膜）あるいは金属膜と窒化膜との積層膜であってもよい。バリア導体膜がタンタル膜や窒化タンタル膜の場合には、窒化チタン膜を用いる場合より銅膜との密着性がよい。また、バリア導体膜が窒化チタン膜の場合、この後の工程である銅膜の形成直前に窒化チタン膜の表面をスパッタエッチングすることも可能である。このようなスパッタエッチングにより、窒化チタン膜の表面に吸着した水、酸素分子などを除去し、銅膜の密着性の向上を図ることができる。特に、この技術は、窒化チタン膜を形成した後、真空破壊して半導体ウェハ１の表面を大気にさらして銅膜を形成する場合に効果が大きい。なお、この技術は、窒化チタン膜に限らず、窒化タンタル膜１７ａなどを形成する場合においても有効である。

続いて、窒化タンタル膜１７ａ上に銅膜あるいは銅合金膜よりなるシード膜（図示せず）を形成する。シード膜は、例えば、長距離スパッタリング法によって形成することができる。シード膜を銅合金膜から形成する場合には、その合金中に銅を８０重量パーセント程度以上含むようにする。このシード膜の膜厚は、配線溝１６の内部を除いた窒化タンタル膜１７ａの表面において、１０００Å〜２０００Å程度、好ましくは１５００Å程度となるようにする。本実施の形態では、シード膜の形成に長距離スパッタリング法を用いる例について説明しているが、銅原子をイオン化することでスパッタリングの指向性を高めるイオン化スパッタリング法を用いてもよい。シード膜は、その後の銅膜を形成するための電極として機能する。

次に、シード膜が形成された半導体ウェハ１の全面に、例えば銅膜（導体膜）１７ｂを配線溝１６に埋め込むように形成する。配線溝１６に埋め込む銅膜１７ｂは、シード膜を電極とした電界めっき法を使用して形成することができる。めっき液としては、例えば、硫酸（Ｈ_２ＳＯ_４）に１０％の硫酸銅（ＣｕＳＯ_４）および銅膜のカバレッジ向上用の添加剤を加えたものを用いる。この銅膜１７ｂの形成に電界めっき法を用いた場合、銅膜１７ｂの成長速度を電気的に制御できるので、配線溝１６の内部における銅膜１７ｂのカバレッジを向上させることができる。本実施の形態では、銅膜１７ｂの形成に電界めっき法を用いているが、無電界めっき法を用いてもよい。無電界めっき法を用いた場合、電圧印加を必要としないので、電圧印加に起因する半導体ウェハ１のダメージを、電界めっき法を用いた場合よりも低減することができる。

また、銅膜１７ｂを形成する工程に続けて、熱処理を施すことにより銅膜１７ｂを流動化させることも可能である。この熱処理により、銅膜１７ｂが流動化するので、銅膜１７ｂの配線溝１６への埋め込み性を向上することができる。

続いて、図２１に示すように、酸化シリコン膜９上に形成されている不要な窒化タンタル膜１７ａおよび銅膜１７ｂを除去する。不要な窒化タンタル膜１７ａおよび銅膜１７ｂを除去するには、例えばＣＭＰ法を使用することにより実現できる。これにより、配線溝１６の内部にだけ窒化タンタル膜１７ａおよび銅膜１７ｂを残すことができ、配線溝１６の内部に埋め込まれた配線１８を形成することができる。

その後、図２２に示すように、例えば、ＣＭＰ法を使用することにより、酸化シリコン膜９を除去する。この酸化シリコン膜９は、下層に形成されているＳｉＯＣ膜８を保護する機能を有しているが、すでにＳｉＯＣ膜８内に埋め込まれた配線１８を形成した後は、配線１８の形成時に実施されるエッチング工程やアッシング工程が終了していることから、保護する必要がなくなるからである。すなわち、本実施の形態では、配線間の容量を低減する観点から低誘電率膜であるＳｉＯＣ膜８を形成したが、このＳｉＯＣ膜８上に誘電率の高い酸化シリコン膜９が形成されていると、層間絶縁膜の誘電率が高くなってしまう。このため、酸化シリコン膜９を除去することにより、層間絶縁膜の誘電率を低減することができる。したがって、配線を流れる電気信号の遅延を抑制することができる。なお、本実施の形態では、酸化シリコン膜９を除去する例について説明したが、酸化シリコン膜９を除去しなくてもよい。この場合、製造工程を簡略化することができる。

本実施の形態では、ＳｉＯＣ膜８を保護する機能を有する酸化シリコン膜９に親水性を有するという別の機能を見出している。そして、見出したこの機能から、酸化シリコン膜９を形成した後にエッジ研磨および洗浄を行なうようにしている。すなわち、疎水性のＳｉＯＣ膜８を形成した直後にエッジ研磨および洗浄を行なうと、エッジ研磨により発生した異物を洗浄工程で半導体ウェハ１上から充分に除去することができない。そこで、ＳｉＯＣ膜８上に親水性の酸化シリコン膜９を形成した後にエッジ研磨および洗浄を行なうことにより、異物を半導体ウェハ１上から充分に除去することができるのである。このように本願で開示される１つの発明によれば、新たな工程を追加することなく、エッジ研磨および洗浄を実施する工程を酸化シリコン膜９の形成後に移動させることにより、半導体ウェハ１上に付着した異物を充分に除去できるという顕著な効果を奏するのである。したがって、半導体装置の製造工程を複雑化することなく、半導体ウェハ１上に付着した異物を除去することができる。

次に、図２３に示すように、配線１８を形成したＳｉＯＣ膜８上に窒化シリコン膜１９を形成する。窒化シリコン膜１９は、例えば、ＣＶＤ法を使用することにより形成することができる。この窒化シリコン膜１９は、バリア絶縁膜であり、配線１８を構成する銅の拡散を抑制する機能を有している。これにより、バリア導体膜である窒化タンタル膜１７ａとともに銅膜１７ｂを構成する銅の拡散を抑制することができる。したがって、銅膜１７ｂを囲む絶縁膜の絶縁性を保持し、半導体装置の信頼性を向上させることができる。また、バリア絶縁膜である窒化シリコン膜１９は、後の工程で行なわれるエッチングの際のエッチングストッパ膜としても機能する。本実施の形態では、バリア絶縁膜として窒化シリコン膜を例に挙げて説明したが、これに限らず、例えば、バリア絶縁膜を、炭化シリコン膜（ＳｉＣ膜）、炭窒化シリコン膜（ＳｉＣＮ膜）あるいは酸窒化シリコン膜（ＳｉＯＮ膜）から構成するようにしてもよい。

続いて、窒化シリコン膜１９上にＳｉＯＣ膜２０を形成する。このＳｉＯＣ膜２０は、層間絶縁膜の一部を構成する膜であり、酸化シリコン膜よりも誘電率が低い性質を有している。このため、配線間に形成する層間絶縁膜の誘電率を下げることが可能であり、配線間の容量を低減することができる。つまり、配線を流れる電気信号の遅延を抑制することができる。このＳｉＯＣ膜２０は、例えば、ＣＶＤ法を使用することにより形成できる。

その後、ＳｉＯＣ膜２０上に窒化シリコン膜２１を形成する。窒化シリコン膜２１は、例えば、ＣＶＤ法を使用することにより形成できる。この窒化シリコン膜２１は、エッチングストッパ膜として機能する膜であり、窒化シリコン膜２１上の絶縁膜に配線形成用の配線溝などを形成する際、その掘りすぎにより下層の膜に損傷を与えたり、加工寸法精度が劣化することを防止するための膜である。

次に、窒化シリコン膜２１上にＳｉＯＣ膜２２を形成する。ＳｉＯＣ膜２２は、例えば、ＣＶＤ法により形成することができる。ＳｉＯＣ膜２２も層間絶縁膜の一部を構成する膜であり、酸化シリコン膜よりも低誘電率であるため、配線間の容量を低減することができる。そして、ＳｉＯＣ膜２２上に酸化シリコン膜２３を形成する。酸化シリコン膜２３は、例えば、ＴＥＯＳを原料としたＣＶＤ法により形成することができる。この酸化シリコン膜２３は、下層に形成されているＳｉＯＣ膜２２を保護するために形成されている。つまり、層間絶縁膜となるＳｉＯＣ膜２２上に形成した酸化シリコン膜２３は、ＳｉＯＣ膜２２に溝や埋め込み配線を形成する工程で行なわれるエッチングおよびアッシングからＳｉＯＣ膜２２を保護する機能を有する。

この後、研磨ドラム１０Ａ〜１０Ｃ（図６〜図９参照）を用いて、半導体ウェハ１の端部を研磨することにより、半導体ウェハ１の端部に形成されている窒化シリコン膜１９、ＳｉＯＣ膜２０、窒化シリコン膜２１、ＳｉＯＣ膜２２および酸化シリコン膜２３よりなる積層膜を除去する。これにより、半導体ウェハ１の端部において、積層膜が剥離して異物となることを防止できる。すなわち、剥離した積層膜が異物となり、本実施の形態における半導体装置の歩留まりを低下させてしまうことを未然に防止することができる。

研磨ドラム１０Ａ〜１０Ｃを用いて、半導体ウェハ１の端部を研磨した後、研磨することにより発生した異物を半導体ウェハ１上から除去するために、洗浄を行なう。洗浄は、例えば、アンモニア水やフッ酸などからなる洗浄水を用いたブラシスクラブ洗浄によって行なわれる。このとき、半導体ウェハ１の表面には、親水性の酸化シリコン２３が形成されている。したがって、半導体ウェハ１の端部を研磨することにより発生した異物は、酸化シリコン膜２３上に付着する。酸化シリコン膜２３は、親水性の膜であり、洗浄水との濡れ性が良好なため、酸化シリコン膜２３上に付着した異物を充分に除去することができる。

続いて、図２４に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、窒化シリコン膜１９、ＳｉＯＣ膜２０、窒化シリコン膜２１、ＳｉＯＣ膜２２および酸化シリコン膜２３を貫通する接続孔２４と配線溝２５とを形成する。そして、接続孔２４の底部に露出した配線１８の表面に形成されている反応層を除去するために、Ａｒ（アルゴン）雰囲気中でスパッタエッチングを行い、半導体ウェハ１の表面処理を行なう。

次に、図２５に示すように、半導体ウェハ１上にバリア導体膜となる窒化タンタル膜（ＴａＮ膜）２６ａを形成する。窒化タンタル膜２６ａは、タンタルターゲットをアルゴン／窒素混合雰囲気中で使用する反応性スパッタリング法で形成することができる。この窒化タンタル膜２６ａは、後の工程で形成する銅膜の密着性の向上および銅の拡散防止のために形成される。窒化タンタル膜２６ａの膜厚は、例えば、３０ｎｍ程度である。

本実施の形態では、バリア導体膜として窒化タンタル膜２６ａを形成する例を示しているが、バリア導体膜として、タンタルなどの金属膜、窒化チタン膜（ＴｉＮ膜）あるいは金属膜と窒化膜との積層膜であってもよい。

続いて、窒化タンタル膜２６ａ上に銅膜あるいは銅合金膜よりなるシード膜（図示せず）を形成する。シード膜は、例えば、長距離スパッタリング法によって形成することができる。そして、シード膜が形成された半導体ウェハ１の全面に、例えば銅膜（導体膜）２６ｂを接続孔２４および配線溝２５に埋め込むように形成する。接続孔２４および配線溝２５に埋め込む銅膜２６ｂは、シード膜を電極とした電界めっき法を使用して形成することができる。

次に、図２６に示すように、酸化シリコン膜２３上に形成されている不要な窒化タンタル膜２６ａおよび銅膜２６ｂを除去する。不要な窒化タンタル膜２６ａおよび銅膜２６ｂを除去するには、例えばＣＭＰ法を使用することにより実現できる。これにより、接続孔２４および配線溝２５の内部にだけ窒化タンタル膜２６ａおよび銅膜２６ｂを残すことができ、接続孔２４の内部に埋め込まれたプラグ２７と配線溝２５の内部に埋め込まれた配線２８を形成することができる。

その後、図２７に示すように、例えば、ＣＭＰ法を使用することにより、酸化シリコン膜２３を除去する。この酸化シリコン膜２３は、下層に形成されているＳｉＯＣ膜２２を保護する機能を有しているが、すでにＳｉＯＣ膜２２内に埋め込まれた配線２８を形成した後は、配線２８の形成時に実施されるエッチング工程やアッシング工程が終了していることから、保護する必要がなくなるからである。

以上より、本実施の形態における半導体装置を製造することができる。なお、配線２８の上部にさらに多層の配線を形成してもよいが、本明細書での説明は省略する。

本願で開示された１つの発明の１つの特徴は、疎水性のＳｉＯＣ膜上に親水性の酸化シリコン膜を形成した後、半導体ウェハ１のエッジ研磨および洗浄を行なうことにある。このような発明に至る背景として、ＳｉＯＣ膜が露出した状態でエッジ研磨および洗浄を行なうと、ＳｉＯＣ膜が疎水性のため、エッジ研磨後の洗浄で異物が充分に除去できないという事情がある。以下では、ＳｉＯＣ膜上での洗浄では充分に異物を除去できない一方、親水性の酸化シリコン膜上の洗浄では充分に異物を除去できることを実験結果に基づいて説明する。

図２８は、半導体ウェハ上にＳｉＯＣ膜を形成した後、ＳｉＯＣ膜を露出した状態でエッジ研磨および洗浄を行なった場合において、ＳｉＯＣ膜上に付着している異物数と接触角とを示すグラフである。

図２８において、縦軸は、ＳｉＯＣ膜上に付着した異物数と、接触角を示している。一方、横軸は、ＳｉＯＣ膜に施した処理条件を示している。まず、横軸の条件（１）は、ＳｉＯＣ膜を半導体ウェハ上に形成した状態を示している。すなわち、エッジ研磨および洗浄を行なう前の段階を示している。このとき、ＳｉＯＣ膜上に付着している異物数は、１枚の半導体ウェハあたり５個となっており、非常に付着している異物の数が少ないことがわかる。つまり、ＳｉＯＣ膜を形成した直後、ＳｉＯＣ膜の表面は非常に清浄度の高い状態であることがわかる。また、ＳｉＯＣ膜上に水を滴下して接触角を測定したところ９４．２°となった。このことから、ＳｉＯＣ膜は、疎水性の膜であることがわかる。なお、付着している異物は、径が０．２μｍ以上のものの数をカウントしている。

次に、横軸の条件（２）は、半導体ウェハ上にＳｉＯＣ膜を形成した後、エッジ研磨し、洗浄剤Ｂを用いて洗浄した後の状態を示している。洗浄剤Ｂは、ＳｉＯＣ膜上の異物除去効果が高いとされるものであり、１５％のクエン酸（Ｃ_６Ｈ_８Ｏ_７）とキレート剤および界面活性剤が含まれている。図２８に示すように、条件（２）では、エッジ研磨後、洗浄剤Ｂで洗浄したにもかかわらずＳｉＯＣ膜上に付着している異物数が非常に多いことがわかる。つまり、ＳｉＯＣ膜上に付着している異物数は、１枚の半導体ウェハあたり４９７０個にもなる。また、ＳｉＯＣ膜の接触角は７９．８°となっており、ＳｉＯＣ膜を成膜した場合を示す条件（１）よりは低くなっているが、まだ接触角が大きいことがわかる。このことから、ＳｉＯＣ膜は疎水性の膜であり、洗浄剤Ｂとの濡れ性が良くないため、洗浄工程において、異物が充分に除去されていないことがわかる。

そこで、ＳｉＯＣ膜に対して表面処理を施した条件が条件（３）である。すなわち、条件（３）は、ＳｉＯＣ膜を形成した後、ＳｉＯＣ膜の表面に対してＣＭＰ研磨を施している。そして、ＣＭＰ研磨したＳｉＯＣ膜の表面を洗浄剤Ａで洗浄している。その後、エッジ研磨をし、洗浄剤Ｂで洗浄した状態を示している。この条件（３）で示すように、エッジ研磨を行なう前に、ＳｉＯＣ膜に対してＣＭＰ研磨と洗浄剤Ａによる洗浄を追加すると、接触角およびＳｉＯＣ膜上に付着している異物数が大幅に減少していることがわかる。具体的には、ＳｉＯＣ膜上に付着している異物数が２１３個であり、接触角が２７．５°になっている。なお、洗浄剤Ａは、有機酸水溶液からなり、２０％未満の有機酸と１％未満の界面活性剤が含まれている。この接触角および異物数の低下は、ＣＭＰ研磨によるＳｉＯＣ膜の表面改質効果がある程度機能していることを示している。しかし、ＳｉＯＣ膜上には２１３個もの異物が付着しており、半導体ウェハ上に付着している異物の異物分布が明確に現れている。このため、条件（３）においても、いまだ異物の低減が必要なレベルである。

以上の実験結果から、ＳｉＯＣ膜を露出した状態でエッジ研磨および洗浄を行なう場合、表面改質を行なっても、エッジ研磨することにより発生した異物を半導体ウェハ上から充分に除去することが困難であることがわかる。

図２８では、ＳｉＯＣ膜側の改善によって、ＳｉＯＣ膜上に付着した異物を充分に除去できるか検討した結果であるが、表面改質を行なっても、エッジ研磨することにより発生した異物を半導体ウェハ上から充分に除去することが困難であることが判明した。今度は、異物を洗浄する際に用いる洗浄剤を改善することによって、ＳｉＯＣ膜上に付着した異物を充分に除去できるか検討する。

図２９は、半導体ウェハ上にＳｉＯＣ膜を形成した後、ＳｉＯＣ膜の濡れ性の改善を検討したグラフである。具体的には、洗浄剤Ａの希釈倍率を変えたものを用いてＳｉＯＣ膜の接触角が改善できるかを検討したグラフである。

図２９において、縦軸は接触角を示しており、横軸は条件（１）〜（７）を示している。条件（１）〜（４）は、洗浄剤Ａの希釈倍率を変えたものをＳｉＯＣ膜上に滴下して接触角を測定した結果である。条件（１）は希釈倍率が１倍の場合を示しており、条件（２）は、希釈倍率が２倍の場合を示している。同様に、条件（３）は、希釈倍率が３倍の場合を示しており、条件（４）は、希釈倍率が４倍の場合を示している。図２９に示すように、希釈倍率が１倍の場合、接触角は５４．４°で最も低くなり、希釈倍率を上げるにつれて接触角が大きくなっていることがわかる。希釈倍率が４倍の場合、接触角が８０．８°にもなっている。このように、洗浄液Ａの希釈倍率を変えても、ＳｉＯＣ膜との接触角を充分に小さくすることが困難であることが判明した。つまり、洗浄液Ａの希釈倍率を変えることでは、ＳｉＯＣ膜の表面を親水性に改善することは困難であることがわかる。

条件（５）は、ＳｉＯＣ膜上に水を滴下して接触角を測定したものであり、条件（６）はＳｉＯＣ膜を洗浄液Ａで洗浄した後、水を滴下して接触角を測定したものである。条件（５）の場合、接触角は９４．８°であり、条件（６）の場合、接触角は８５．０°であることがわかる。このことから、ＳｉＯＣ膜を洗浄液Ａで洗浄した後の方が、接触角が小さくなるが、ＳｉＯＣ膜の表面を親水性にまで改善することはできないことがわかる。

条件（７）は、ＴＥＯＳを原料とする酸化シリコン膜を形成し、この酸化シリコン膜上に水を滴下して接触角を測定したものである。条件（７）を見てわかるように、接触角が４．１°で著しく低くなっていることがわかる。すなわち、酸化シリコン膜は、ＳｉＯＣ膜と異なり、親水性の膜であることがわかる。

以上のことから、洗浄剤を改善してもＳｉＯＣ膜の表面を親水性に変えることは困難であることが判明した。これに対し、酸化シリコン膜は親水性の膜であることがわかる。したがって、疎水性であるＳｉＯＣ膜の表面を露出した状態でエッジ研磨および洗浄を行なうよりも、親水性である酸化シリコン膜の表面を露出した状態でエッジ研磨および洗浄を行なう方が、半導体ウェハに付着した異物を充分に除去する観点から、望ましいことがわかる。

次に、ＳｉＯＣ膜を露出した状態でエッジ研磨および洗浄を行なった後、ＳｉＯＣ膜上に付着している異物数を測定した結果と、酸化シリコン膜を露出した状態でエッジ研磨および洗浄を行なった後、酸化シリコン膜上に付着している異物数を測定した結果を図３０に示す。

ここで、異物数の測定は、以下に示す手順で行なう。まず、半導体ウェハ上にＴＥＯＳを原料としたプラズマＣＶＤ法により酸化シリコン膜（ＴＥＯＳ膜）を４００ｎｍ形成したサンプルを用意する。また、半導体ウェハ上にプラズマＣＶＤ法によりＳｉＯＣ膜を５００ｎｍ形成したサンプルを用意する。

続いて、エッジ研磨装置に、これらのサンプルを搬入しエッジ研磨を行なう。具体的には、エッジ研磨用スラリを用いてノッチ研磨とエッジ研磨を行なう。その後、半導体ウェハの端部、半導体ウェハの表面および裏面を薬液洗浄する。酸化シリコン膜を形成した半導体ウェハに対しては、一般的なアンモニア水（ＮＨ_４ＯＨ）あるいはフッ酸（ＨＦ）を洗浄液に使用する。一方、ＳｉＯＣ膜を形成した半導体ウェハに対しては、ＳｉＯＣ膜に好適といわれる洗浄剤Ａまたは洗浄剤Ｂを洗浄液に使用する。

ここで、洗浄剤Ａの方が洗浄剤ＢよりＳｉＯＣ膜により好適とされることから、洗浄剤Ａを使用して、酸化シリコン膜を形成した半導体ウェハとＳｉＯＣ膜を形成した半導体ウェハとの間の比較を行なう。また、基本的な比較として、酸化シリコン膜を形成した半導体ウェハに、それぞれアンモニア水（ＮＨ_４ＯＨ）およびフッ酸（ＨＦ）を使用した洗浄液、洗浄液Ａ、洗浄液Ｂを使用した場合の異物付着数も比較する。なお、再現性確認のため、酸化シリコン膜を形成した半導体ウェハとＳｉＯＣ膜を形成した半導体ウェハとをそれぞれ２枚ずつ作成して評価する。洗浄液Ａは、有機酸水溶液で有機酸が２０％未満、界面活性剤が１％未満の組成であり、有機物残渣の除去、疎水面の濡れ性向上などを目的とした薬液である。一方、洗浄液Ｂは、クエン酸が１５％、キレート剤および界面活性剤からなる薬液である。

薬液洗浄をした後は、純水を用いて洗浄し、その後、スピン乾燥およびドライ乾燥を行なう。そして、各サンプルに対して、半導体ウェハの表面異物検査装置で異物数の測定を行なう。

異物測定した結果を図３０に示す。図３０に示すように、酸化シリコン膜上に付着している異物数は、ＳｉＯＣ膜上に付着している異物数に比べて、薬液の種類によらず、大幅に少なくなっていることがわかる。なお、洗浄液Ａについては、組成上、酸化シリコン膜に対してエッチング効果がないので、フッ酸に比べ膜中の異物除去という点で劣るといえる。また、有機酸のキレート効果の除去性に依存するため、異物除去性不足ともいえる。アンモニア水に対しても洗浄液Ａは異物を除去するリフトオフでも劣るため、ブラシ洗浄での機械的な力と界面活性剤の濡れ性により異物除去力を補っているが、ＳｉＯＣ膜上では、逆に機械的な力が作用してブラシ痕状の異物付着が見られた。

図３０に示す実験結果より、疎水性であるＳｉＯＣ膜の表面を露出した状態でエッジ研磨および洗浄を行なうよりも、親水性である酸化シリコン膜の表面を露出した状態でエッジ研磨および洗浄を行なう方が、半導体ウェハに付着した異物を充分に除去する観点から、望ましいことがわかる。

また、親水性である酸化シリコン膜の洗浄には、エッチング効果やリフトオフ効果が期待できるアンモニア水およびフッ酸を用いることが、高価な有機酸などを含む洗浄液に比べ、コスト的にも望ましい。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本願で開示される１つの発明は、半導体装置を製造する製造業に幅広く利用することができる。

本発明の実施の形態における半導体装置の製造工程を示す断面図である。 図１に続く半導体装置の製造工程を示す断面図である。 図２に続く半導体装置の製造工程を示す断面図である。 図３に続く半導体装置の製造工程を示す断面図である。 図４において、半導体ウェハの端部まで図示した断面図である。 研磨ドラムを用いて半導体ウェハの端部を研磨する工程を説明する平面図である。 図６に示す研磨ドラムと半導体ウェハの端部が接触する角度を説明する断面図である。 図６に示す研磨ドラムと半導体ウェハの端部が接触する角度を説明する断面図である。 図６に示す研磨ドラムと半導体ウェハの端部が接触する角度を説明する断面図である。 図５に続く半導体装置の製造工程を示す断面図である。 洗浄工程を説明するための上面図である。 洗浄工程を説明するための側面図である。 洗浄工程を説明するための上面図である。 洗浄工程を説明するための側面図である。 図１０に続く半導体装置の製造工程を示す断面図である。 実施の形態１における半導体装置の製造工程と、本発明者らが検討した半導体装置の製造工程との相違点を説明するための断面図である。 親水性の膜における接触角を説明する図である。 疎水性の膜における接触角を説明する図である。 図１５に続く半導体装置の製造工程を示す断面図である。 図１９に続く半導体装置の製造工程を示す断面図である。 図２０に続く半導体装置の製造工程を示す断面図である。 図２１に続く半導体装置の製造工程を示す断面図である。 図２２に続く半導体装置の製造工程を示す断面図である。 図２３に続く半導体装置の製造工程を示す断面図である。 図２４に続く半導体装置の製造工程を示す断面図である。 図２５に続く半導体装置の製造工程を示す断面図である。 図２６に続く半導体装置の製造工程を示す断面図である。 半導体ウェハ上にＳｉＯＣ膜を形成した後、ＳｉＯＣ膜を露出した状態でエッジ研磨および洗浄を行なった場合において、ＳｉＯＣ膜上に付着している異物数と接触角とを示すグラフである。 半導体ウェハ上にＳｉＯＣ膜を形成した後、ＳｉＯＣ膜の濡れ性の改善を検討したグラフである。 ＳｉＯＣ膜を露出した状態でエッジ研磨および洗浄を行なった後、ＳｉＯＣ膜上に付着している異物数を測定した結果と、酸化シリコン膜を露出した状態でエッジ研磨および洗浄を行なった後、酸化シリコン膜上に付着している異物数を測定した結果を示す表である。

符号の説明

１ 半導体ウェハ
１Ａ 端部
２ 窒化シリコン膜
３ 酸化シリコン膜
４ コンタクトホール
５ａ チタン／窒化チタン膜
５ｂ タングステン膜
６ プラグ
７ 窒化シリコン膜
８ ＳｉＯＣ膜
９ 酸化シリコン膜
１０Ａ 研磨ドラム
１０Ｂ 研磨ドラム
１０Ｃ 研磨ドラム
１１ ブラシ
１２ ブラシ
１５ 洗浄液
１６ 配線溝
１７ａ 窒化タンタル膜
１７ｂ 銅膜
１８ 配線
１９ 窒化シリコン膜
２０ ＳｉＯＣ膜
２１ 窒化シリコン膜
２２ ＳｉＯＣ膜
２３ 酸化シリコン膜
２４ 接続孔
２５ 配線溝
２６ａ 窒化タンタル膜
２６ｂ 銅膜
２７ プラグ
２８ 配線
３０ 水
Ｑ_１ ｎチャネル型ＭＩＳＦＥＴ
Ｑ_２ ｐチャネル型ＭＩＳＦＥＴ

Claims (15)

1. 以下の工程を備える半導体装置の製造方法：
   （ａ）半導体ウェハ上の主面上に疎水性の第１絶縁膜を形成する工程；
   （ｂ）前記第１絶縁膜上に親水性の第２絶縁膜を形成する工程；
   （ｃ）前記（ｂ）工程後、前記半導体ウェハの端部に形成された膜を除去する工程；
   （ｄ）前記（ｃ）工程後、前記半導体ウェハの主面を洗浄する工程。
2. 請求項１記載の半導体装置の製造方法であって、
   前記第１絶縁膜は、酸化シリコン膜よりも誘電率の低い低誘電率膜である。
3. 請求項２記載の半導体装置の製造方法であって、
   前記第１絶縁膜は、ＳｉＯＣ膜である。
4. 請求項１記載の半導体装置の製造方法であって、
   前記第２絶縁膜は、酸化シリコン膜である。
5. 請求項４記載の半導体装置の製造方法であって、
   前記第２絶縁膜は、ＴＥＯＳを原料としたＣＶＤ法で形成された酸化シリコン膜である。
6. 請求項１記載の半導体装置の製造方法であって、
   前記第１絶縁膜と液体との接触角が８０°以上である。
7. 請求項１記載の半導体装置の製造方法であって、
   前記第２絶縁膜と液体との接触角が４０°以下である。
8. 請求項１記載の半導体装置の製造方法であって、
   前記（ｃ）工程は、前記半導体ウェハの端部を研磨することにより、前記半導体ウェハの端部に形成された膜を除去する。
9. 請求項１記載の半導体装置の製造方法であって、
   前記（ｃ）工程は、前記半導体ウェハの端部をドライエッチングすることにより、前記半導体ウェハの端部に形成された膜を除去する。
10. 請求項１記載の半導体装置の製造方法であって、
    前記（ｃ）工程は、前記半導体ウェハの端部をウェットエッチングすることにより、前記半導体ウェハの端部に形成された膜を除去する。
11. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、アンモニア水およびフッ酸を用いる。
12. 請求項１記載の半導体装置の製造方法であって、さらに、
    （ｅ）前記（ｄ）工程後、前記第１絶縁膜および前記第２絶縁膜を貫通する溝を形成する工程、
    （ｆ）前記溝の内部を含む前記第２絶縁膜上に導体膜を形成する工程、
    （ｇ）前記溝の内部に前記導体膜を残し、前記第２絶縁膜上に形成されている前記導体膜を除去する工程とを備える。
13. 請求項１２記載の半導体装置の製造方法であって、さらに、
    （ｈ）前記（ｇ）工程後、前記第２絶縁膜を除去する工程を備える。
14. 請求項１２記載の半導体装置の製造方法であって、
    前記（ｇ）工程は、化学的機械的研磨法を用いる。
15. 請求項１２記載の半導体装置の製造方法であって、
    前記導体膜は、銅膜である。

Images