JP2007317682A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】層間絶縁膜に形成された溝にタングステン膜を埋め込むことによりプラグあるいは埋め込み配線を形成する際、層間絶縁膜上に形成された不要なタングステン膜を除去する工程で生ずるエロージョンあるいはシニングを抑制できる技術を提供する。
【解決手段】酸化シリコン膜３の研磨速度に対してタングステン膜５ｂの研磨速度が速い第１研磨液を用いて、タングステン膜５ｂの研磨を酸化シリコン膜３が露出する前に終了する。その後、第１研磨液と、タングステン膜５ｂの研磨速度に対して酸化シリコン膜３の研磨速度が速い第２研磨液とを混合した第３研磨液を用いて、残りのタングステン膜と酸化シリコン膜の一部を研磨する。ここで、第３研磨液において、酸化シリコン膜３の研磨速度に対するタングステン膜５ｂの研磨速度の比を示す選択比が０．７以上１．５以下であるようにしている。
【選択図】図６

Description

本発明は、半導体装置の製造技術に関し、特に、プラグあるいは埋め込み配線を形成する際、層間絶縁膜上に形成された不要なタングステン膜を化学的機械的研磨法（ＣＭＰ；Chemical Mechanical Polishing）で除去する工程に適用して有効な技術に関するものである。

日本特開平１０−１６３１４２号公報（特許文献１）には、酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度の比が６以上であり、かつ、タングステン膜の研磨速度が大きい組成をもつ研磨液を用いることにより、ディッシングを低減する技術が開示されている。

日本特開平１０−２１４８３４号公報（特許文献２）には、酸化シリコン膜、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、タングステン膜を順次形成した後、ＣＭＰ法により酸化シリコン膜にプラグを形成する技術が開示されている。この際、チタン膜が露出するまでは、チタン膜の研磨速度に対するタングステン膜の研磨速度の比を１より大きくし（好ましくは２より大きくし）、かつ、酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度の比を３以上にする第１研磨液により第１の研磨を行なう。そして次に、酸化シリコン膜の研磨速度に対するチタン膜の研磨速度の比を１以上にし、かつ、酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度の比を０．５以上３以下にする第２研磨液で第２の研磨を行い、エロージョンを抑制するとしている。

日本特開２００３−８６５４８号公報（特許文献３）には、半導体基板の研磨速度が埋め込み金属膜の研磨速度より大きくなる第１研磨液と、半導体基板の研磨速度が埋め込み金属膜の研磨速度よりも小さくなる第２研磨液とを混合した研磨液を用いて配線を形成する技術が開示されている。この技術によれば、半導体基板の研磨速度と埋め込み金属膜の研磨速度の比を０．５５：１〜１．８：１とすることでディッシングとエロージョンを抑制できるとしている。

日本特開２００６−４９４７９号公報（特許文献４）には、タングステン膜などの配線金属材料に対して研磨速度の速い第１研磨用スラリで、タングステン膜を少し残した状態まで第１研磨を行なう。その後、第１研磨用スラリに、酸化シリコン膜に対して研磨速度が速い第２研磨用スラリを加えた混合スラリを用いて第２研磨を行うことにより、ディッシングやエロージョンを低減できるとしている。

日本特表２００２−５４１６４９号公報（特許文献５）には、バリア膜上のタングステン膜を少し残した状態まで第１研磨を行ない、次に、選択比の異なるスラリに変えて第２研磨を行なう技術が開示されている。

日本特開２００１−４４１５６号公報（特許文献６）には、バリア膜が露出する状態まで銅膜の第１研磨を行ない、次に、選択比の異なるスラリに変えて第２研磨を行なう技術が開示されている。
特開平１０−１６３１４２号公報 特開平１０−２１４８３４号公報 特開２００３−８６５４８号公報 特開２００６−４９４７９号公報 特表２００２−５４１６４９号公報 特開２００１−４４１５６号公報

半導体装置の微細化および高集積化に伴い、プラグを形成するためのコンタクトホールの開口マージンが少なくなってきている。したがって、コンタクトホールを形成する層間絶縁膜の膜厚をできるだけ薄くする必要がある。層間絶縁膜の膜厚を薄くする場合、層間絶縁膜の下に形成されているゲート電極の露出に対するマージンが低下する。このため、コンタクトホールにバリア導体膜とタングステン膜を埋め込み、ＣＭＰによってプラグを形成する場合、プラグの密集領域において、層間絶縁膜が削れるエロージョンを低減する必要がある。エロージョンとは、プラグが密集して形成されていない層間絶縁膜には削れが発生しないのに対し、プラグが密集している領域では層間絶縁膜を研磨しにくい研磨液を用いても、層間絶縁膜が削れる現象をいう。このエロージョンが発生するとプラグが密集して形成されていない層間絶縁膜の領域と、プラグが密集して形成されている層間絶縁膜の領域で段差が生じるという問題点がある。エロージョンは、層間絶縁膜を形成する酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度の比を示す選択比が大きく、過研磨するほど大きくなる。

これまでの半導体装置の製造工程では、まず、酸化シリコン膜が露出する時点まで、酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度が高い状態で、タングステン膜の研磨を行なっている。次に、この工程で発生したエロージョンを回復するため、酸化シリコン膜を削ってエロージョンによって発生する段差を緩和している。この酸化シリコン膜を削ることをシニング（酸化シリコン膜の研磨）という。

しかし、シニングする量を増やすと層間絶縁膜の膜厚が薄くなり、層間絶縁膜の下に形成されているゲート電極が露出してしまうという問題点がある。このようにこれまでの半導体装置の製造工程では、エロージョンおよびシニングが増大するという問題点がある。

次に、背景技術で説明した文献の問題点について説明する。特開平１０−１６３１４２号公報のように、酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度の比を示す選択比を大きくして酸化シリコン膜にプラグを形成する場合、酸化シリコン膜が露出した終点を容易に判定できる。この技術では、オーバ研磨を抑制でき、ディッシングを低減できるとしている。しかし、プラグの形成されていない酸化シリコン膜の部分はほとんど研磨されないのに対し、タングステン膜を埋め込んだプラグが密集する部分では、タングステン膜の研磨が進み、タングステン膜近傍の酸化シリコン膜も研磨されるため、エロージョンが発生する問題がある。

特開平１０−２１４８３４号公報では、第２の研磨において砥粒としてシリカ粒子、ｐＨ調整剤として水酸化アンモニウムや水酸化カリウムを含有する第２研磨液を用いている。この第２研磨液は、一般に酸化シリコン膜の研磨に用いられるものであり、タングステン膜はほとんど研磨されない。そのため、第１の研磨でタングステン膜の研磨残りが発生した場合、第２の研磨ではタングステン膜が研磨されず配線がショートしてしまう。また、第１研磨液が酸性であるのに対し、第２研磨液はアルカリ性であるため、第１の研磨後に充分洗浄を行なう必要がある。洗浄が不足した場合は、第２の研磨において、コンタミネーションが生じ、含有成分の働きが低下して所望の特性が得られない問題点がある。

特開２００３−８６５４８号公報では、第１研磨液として５−３０重量％の砥粒を含む溶液と、第２研磨液として０．１−１０重量％の酸化剤を含む溶液とを混合して用いている。この混合した研磨液を用いて研磨した場合は、エロージョンを低減できるが、シニングを低く抑えようとした場合、研磨速度を低くする必要があり、処理速度が低下してしまう問題点がある。

特開２００６−４９４７９号公報では、配線金属材料に対し研磨速度の速い第１研磨用スラリと、酸化シリコン膜に対し研磨速度の速い第２研磨用スラリとを１：２または１：３の割合で混合したスラリを用いて第２研磨を行なう技術が開示されている。この技術によれば、ディッシングやエロージョンを低減できるとしている。１：２および１：３の割合で混合したスラリにおいては、酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度の比を示す選択比が７および０．５である。このため、１：２の割合で混合したスラリでは、プラグが密集している領域でのエロージョン、１：３の割合で混合したスラリでは、プラグあるいは配線部分が突き出したいわゆる逆エロージョンが発生する。このため、段差の低減が困難であるという問題点がある。

本発明の目的は、層間絶縁膜に形成された溝にタングステン膜を埋め込むことによりプラグあるいは埋め込み配線を形成する際、層間絶縁膜上に形成された不要なタングステン膜を除去する工程で生ずるエロージョンあるいはシニングを抑制できる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本願で開示される１つの発明による半導体装置の製造方法は、（ａ）半導体ウェハ上に層間絶縁膜を形成する工程と、（ｂ）前記層間絶縁膜に溝を形成する工程と、（ｃ）前記溝内を含む前記層間絶縁膜上にタングステン膜を形成する工程とを有する。そして、（ｄ）前記タングステン膜を前記半導体ウェハと研磨パッドの間に第１研磨液を流しながら研磨し、前記層間絶縁膜が露出する前に研磨を終了する工程と、（ｅ）前記（ｄ）工程後、前記タングステン膜と前記層間絶縁膜の一部を前記半導体ウェハと研磨パッドの間に第３研磨液を流しながら研磨する工程とを有する。ここで、第１研磨液は、層間絶縁膜の研磨速度に対してタングステン膜の研磨速度が速く、第３研磨液は、第１研磨液と、タングステン膜の研磨速度に対して層間絶縁膜の研磨速度が速い第２研磨液とを混合したものである。そして、第３研磨液において、層間絶縁膜の研磨速度に対するタングステン膜の研磨速度の比を示す選択比が０．７以上１．５以下である。

また、本願で開示される１つの発明による半導体装置の製造方法は、（ａ）半導体ウェハ上に層間絶縁膜を形成する工程と、（ｂ）前記層間絶縁膜に溝を形成する工程と、（ｃ）前記溝内を含む前記層間絶縁膜上にタングステン膜を形成する工程とを有する。そして、（ｄ）前記層間絶縁膜の一部および前記タングステン膜を前記半導体ウェハと研磨パッドの間に研磨液を流しながら研磨する工程を有する。ここで、前記研磨液は、前記層間絶縁膜の研磨速度に対する前記タングステン膜の研磨速度の比を示す選択比が０．７以上１．５以下である。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

層間絶縁膜の研磨速度に対してタングステン膜の研磨速度が速い第１研磨液を用いて、タングステン膜の研磨を層間絶縁膜が露出する前に終了する。その後、第１研磨液と、タングステン膜の研磨速度に対して層間絶縁膜の研磨速度が速い第２研磨液とを混合した第３研磨液を用いて、残りのタングステン膜と層間絶縁膜の一部を研磨する。ここで、第３研磨液において、層間絶縁膜の研磨速度に対するタングステン膜の研磨速度の比を示す選択比が０．７以上１．５以下であるようにしている。これにより、エロージョンおよびシニングの低減を図ることができる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

半導体ウェハ（半導体基板）とは、集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板など並びにそれらの複合的基板を言う。また、本願において半導体装置というときは、シリコン基板やサファイア基板などの半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨が明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super Twisted Nematic）液晶などのようなガラスなどの絶縁基板上に作られるものなども含むものとする。

素子形成面とは、半導体ウェハの主面であって、その面にフォトリソグラフィ技術により、複数のチップ領域に対応するデバイスパターンが形成される面をいう。

化学的機械的研磨法（ＣＭＰ；Chemical Mechanical Polishing）とは、一般に被研磨面を相対的に軟らかい布様のシート材料などからなる研磨パッドに接触させた状態で、スラリを供給しながら面方向に相対移動させて研磨を行なう方法をいう。本願においては、その他、被研磨面を硬質の砥石面に対して相対移動させて研磨を行なう方法、その他の固定砥粒を使用するもの、および砥粒を使用しない砥粒フリーＣＭＰなども含むものとする。

エロージョンとは、プラグ（配線）が密集して形成されていない層間絶縁膜には削れが発生しないのに対し、プラグ（配線）が密集している領域では層間絶縁膜を研磨しにくい研磨液を用いても、層間絶縁膜が削れる現象をいう。

シニングとは、エロージョンなどによる段差を緩和して層間絶縁膜を平坦化するために、層間絶縁膜を研磨することをいう。

選択比とは、酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度の比をいい、タングステン膜の研磨速度が酸化シリコン膜の研磨速度が極めて大きい場合を高選択比（数字では選択比は１より大きな値となる）という。一方、タングステン膜の研磨速度と酸化シリコン膜の研磨速度がほぼ同等の場合、選択比はほぼ１になる。選択比が１の場合、タングステン膜の研磨速度と酸化シリコン膜の研磨速度は等しくなる。

（実施の形態１）
本実施の形態１は、例えば、半導体ウェハ上にｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）とｐチャネル型ＭＩＳＦＥＴを形成する半導体装置の製造方法に適用したものである。本実施の形態における半導体装置の製造方法について図面を参照しながら説明する。

まず、図１に示すように、半導体ウェハ１の素子形成面（主面）にｎチャネル型ＭＩＳＦＥＴＱ_１およびｐチャネル型ＭＩＳＦＥＴＱ_２を形成する。ｎチャネル型ＭＩＳＦＥＴＱ_１およびｐチャネル型ＭＩＳＦＥＴＱ_２は、通常の半導体装置の製造技術を用いて形成される。

次に、図２に示すように、ｎチャネル型ＭＩＳＦＥＴＱ_１およびｐチャネル型ＭＩＳＦＥＴＱ_２を形成した半導体ウェハ１上に窒化シリコン膜２を形成し、この窒化シリコン膜２上に酸化シリコン膜３を形成する。窒化シリコン膜２は、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて形成することができる。酸化シリコン膜３は、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）と酸素とを材料にしたＣＶＤ法により形成することができる。続いて、酸化シリコン膜３の表面をＣＭＰ法で平坦化する。半導体ウェハ１上での酸化シリコン膜３の膜厚は、例えば、４３０ｎｍである。この窒化シリコン膜２と酸化シリコン膜３により層間絶縁膜が形成される。つまり、層間絶縁膜は、酸化シリコン膜３を主成分として形成されている。

続いて、図３に示すように、窒化シリコン膜２および酸化シリコン膜３よりなる層間絶縁膜にコンタクトホール４を形成する。コンタクトホール４は、例えば、以下に示すようにして形成される。まず、酸化シリコン膜３上に感光性のレジスト膜を塗布した後、露光・現像処理を施すことによりレジスト膜をパターニングする。レジスト膜のパターニングは、コンタクトホール４を形成する領域にレジスト膜が残らないように行なわれる。そして、パターニングしたレジスト膜をマスクにした反応性ドライエッチングにより、層間絶縁膜にコンタクトホール４を形成する。コンタクトホール４は層間絶縁膜を貫通し、ｎチャネル型ＭＩＳＦＥＴＱ_１やｐチャネル型ＭＩＳＦＥＴＱ_２のソース領域あるいはドレイン領域に達するように形成される。半導体ウェハ１上に形成されたソース領域あるいはドレイン領域に達するようにコンタクトホール４は形成されるので、半導体ウェハ１の領域のうちｎチャネル型ＭＩＳＦＥＴＱ_１、ｐチャネル型ＭＩＳＦＥＴＱ_２が形成されている領域には、コンタクトホール４が密集して形成される。つまり、層間絶縁膜に形成されるコンタクトホール４は、層間絶縁膜の全体にわたって均一に形成されるのではないため、層間絶縁膜には、コンタクトホール４が密集している領域とコンタクトホール４が形成されていない領域が存在する。コンタクトホール４を形成した後、パターニングされたレジスト膜は除去される。コンタクトホール４の径は、例えば、１３０ｎｍである。

次に、図４に示すように、コンタクトホール４の内壁を含む層間絶縁膜上に、チタン／窒化チタン膜５ａよりなるバリア導体膜を形成する。バリア導体膜であるチタン／窒化チタン膜５ａは、後の工程でコンタクトホール４に埋め込むタングステンがコンタクトホールの外部に拡散することを防止するために形成される。チタン／窒化チタン膜５ａは、例えば、スパッタリング法を用いて形成することができ、その膜厚は、チタン膜および窒化チタン膜のそれぞれが約１０ｎｍである。

続いて、チタン／窒化チタン膜５ａ上にタングステン膜５ｂを形成する。このタングステン膜５ｂは、コンタクトホール４を埋め込むように形成され、例えば、ＣＶＤ法を使用して形成することができる。タングステン膜５ｂの膜厚は、例えば、２５０ｎｍである。このタングステン膜５ｂとチタン／窒化チタン膜５ａは、コンタクトホール４に埋め込むことによりプラグを形成するためのものである。しかし、コンタクトホール４の内部にだけ、チタン／窒化チタン膜５ａおよびタングステン膜５ｂを形成することはできないので、これらの膜の成膜時には、コンタクトホール４以外の酸化シリコン膜３上にも形成される。酸化シリコン膜３上に形成されたチタン／窒化チタン膜５ａおよびタングステン膜５ｂは不要な膜であるので除去する必要がある。すなわち、コンタクトホール４の内部にだけ、チタン／窒化チタン膜５ａおよびタングステン膜５ｂを残すため、酸化シリコン膜３上に形成されている不要なチタン／窒化チタン膜５ａおよびタングステン膜５ｂは、ＣＭＰ法によって除去する。

図５は、酸化シリコン膜３上に形成されている不要なチタン／窒化チタン膜５ａおよびタングステン膜５ｂを除去するために使用されるＣＭＰ研磨装置を示した図である。図５において、本実施の形態１におけるＣＭＰ研磨装置は、第１の研磨装置と第２の研磨装置を有している。図５の左側に示す第１の研磨装置は、回転可能な定盤（プラテン）（第１定盤）１００上に研磨パッド１０１が貼り付けられている。そして、この研磨パッド１０１上に半導体ウェハ１が配置される。半導体ウェハ１は、素子形成面を研磨パッド１０１に接触させた状態で配置される。さらに、研磨パッド１０１上には、半導体ウェハ１を研磨パッド１０１に押し付けるための加圧ヘッド１０２が設けられている。この加圧ヘッド１０２に半導体ウェハ１を押し付けて加圧することにより、半導体ウェハ１と研磨パッド１０１との接触圧力を調整することができ、研磨速度などを調整できるようになっている。また、研磨パッド１０１上には研磨パッドのコンディショニングを行なうドレッシング機構１０３が設けられている。さらに、研磨パッド１０１の上方には、スラリ供給部１０４が設けられており、このスラリ供給部１０４から第１研磨液１０５が研磨パッド１０１上に滴下されるようになっている。このように構成された第１の研磨装置を用いて、第１研磨液１０５を供給しながら半導体ウェハ１に第１研磨工程を実施する。

第１研磨工程では、図６に示すように、酸化シリコン膜３上に形成されたタングステン膜５ｂを研磨する。ここで、タングステン膜５ｂを第１の研磨装置で研磨する工程は、以下に示す条件で行なわれる。すなわち、第１研磨液１０５の流量が２００ｃｃ、加圧ヘッド１０２による研磨圧力が２１ｋＰａ、定盤１００の回転数が８０ｒｐｍの条件で行ない、研磨時間はトルク電流を用いた終点検出により決定している。この第１研磨工程において、第１研磨液１０５によるタングステン膜５ｂの研磨速度は、約４００ｎｍ／ｍｉｎとなる。

第１研磨工程で使用する第１研磨液１０５は、酸化シリコン膜の研磨速度に対してタングステン膜５ｂおよびチタン／窒化チタン膜５ａの研磨速度が速い研磨液である。つまり、第１研磨液１０５は、タングステン膜５ｂおよびチタン／窒化チタン膜５ａを充分に研磨することができる一方、層間絶縁膜である酸化シリコン膜３はほとんど研磨しない機能を有している。具体的に、第１研磨液１０５は、広く一般的に使用されているタングステン研磨液を用いることができ、砥粒としてシリカ、アルミナ、酸化セリウムあるいは酸化マグネシウムが使用される。そして、酸化剤には、硝酸鉄、過酸化水素、過ヨウ素酸カリウムや過ヨウ素酸ナトリウムが使用され、その他酸化剤を安定させるための添加剤や界面活性剤を加えることができる。特に、砥粒としてヒュームドシリカを１〜１５重量％、酸化剤として過酸化水素を用いることが望ましく、第１研磨液１０５のｐＨは酸性領域にあることが望ましい。このような第１研磨液１０５として、本実施の形態１では、例えば、Ｃａｂｏｔ社製、ＳＥＭＩ ＳＰＥＲＳＥ Ｗ２０００を純水で５０％に希釈し、過酸化水素が２重量％になるように調整したものを使用している。

ここで、第１研磨工程においては、タングステン膜５ｂを研磨するが、酸化シリコン膜３上に形成されているタングステン膜５ｂをすべて研磨するのではなく、図６に示すように、タングステン膜５ｂの一部が残存するように研磨する。つまり、図６では、層間絶縁膜を構成する酸化シリコン膜３上にチタン／窒化チタン膜５ａおよびタングステン膜５ｂの一部が残存した状態で研磨を終了している。すなわち、層間絶縁膜を構成する酸化シリコン膜３が露出する前に第１研磨工程を終了する。このように、酸化シリコン膜３上に形成されたタングステン膜５ｂをすべて研磨せずに一部の膜厚分だけタングステン膜５ｂを残存させるようにすることが本願で開示された１つの発明の１つの特徴である。つまり、タングステン膜５ｂを少し残存させて酸化シリコン膜３を露出しないことで、層間絶縁膜を構成する酸化シリコン膜３にエロージョンが発生することを防止できる。

第１研磨液１０５のようにタングステン膜５ｂおよびチタン／窒化チタン膜５ａを充分に研磨できる一方、酸化シリコン膜３を研磨しない機能を有する研磨液を使用する場合、酸化シリコン膜３上に形成されているタングステン膜５ｂおよびチタン／窒化チタン膜５ａをすべて研磨すると、プラグが密集している領域において、エロージョンが発生する。つまり、第１研磨液１０５を使用すると、理想的には、酸化シリコン膜３を研磨することはないので、タングステン膜５ｂおよびチタン／窒化チタン膜５ａをすべて研磨するまで研磨しても問題はないと考えられる。しかし、実際には、タングステン膜５ｂを埋め込んだプラグが密集している領域では、タングステン膜５ｂの研磨工程において、プラグ間に形成されている酸化シリコン膜３も研磨される現象が生じる。つまり、プラグが密集して形成されている領域では、酸化シリコン膜３を研磨しない第１研磨液１０５を用いた研磨においても、酸化シリコン膜３が研磨されるエロージョンが発生する。一方、プラグが密集して形成されていない領域では、酸化シリコン膜３はほとんど研磨されない。したがって、プラグが密集して形成されている領域と、プラグが密集して形成されていない領域では、酸化シリコン膜３の研磨量に差ができて層間絶縁膜に段差が生じる問題点が発生する。この段差を解消するためには、酸化シリコン膜３を露出させた後、酸化シリコン膜３を研磨（シニング）することが考えられる。このとき、シニング量を増加させるほど、エロージョンにより発生した段差をなくし平坦化することができる。しかし、シニング量を増加させると、層間絶縁膜を構成する酸化シリコン膜３の膜厚が薄くなり、層間絶縁膜の下部に形成されているＭＩＳＦＥＴのゲート電極が露出してしまう問題点がある。

このように、第１研磨液１０５でタングステン膜５ｂおよびチタン／窒化チタン膜５ａを酸化シリコン膜３が露出するまで研磨すると不都合が生じることがわかる。

そこで、本実施の形態１では、第１研磨液１０５を用いたタングステン膜５ｂの研磨をタングステン膜５ｂの一部を残存させる状態で終了させている。このため、酸化シリコン膜３を露出することなくタングステン膜５ｂの研磨を行なうことができる。本実施の形態１によれば、酸化シリコン膜３を露出することがないので、エロージョンを防止することができる。ただし、酸化シリコン膜３上には、チタン／窒化チタン膜５ａおよびタングステン膜５ｂが残存しているので、第１研磨工程だけでチタン／窒化チタン膜５ａおよびタングステン膜５ｂの研磨を終了すると、プラグ間が導通してショート不良が発生してしまう。そこで、本実施の形態１では、第１研磨工程の後に第２研磨工程を実施する。

第２研磨工程は、図５の右側に示す第２の研磨装置で実施される。つまり、図５の左側に示す第１の研磨装置で第１研磨工程が実施された後、半導体ウェハ１を第２の研磨装置に移動して研磨を行なう。図５の右側に示す第２の研磨装置の構成は、図５の左側に示す第１の研磨装置の構成とほぼ同様である。すなわち、第２の研磨装置は、回転可能な定盤（第２定盤）１０６を有し、この定盤１０６上に研磨パッド１０７が形成されている。そして、この研磨パッド１０７上に半導体ウェハ１が配置される。半導体ウェハ１は、図５の左側の第１の研磨装置で第１研磨工程が実施された後のものであり、素子形成面を研磨パッド１０７に接触するようにして配置される。研磨パッド１０７上には半導体ウェハ１に圧力を加える圧力ヘッド１０８および研磨パッド１０７のコンディショニングを行なうドレッシング機構１０９が設けられている。ここまでの構成は、第１の研磨装置と第２の研磨装置で同じである。ここで、第１の研磨装置では、スラリ供給部１０４が設けられており、このスラリ供給部１０４から第１研磨液１０５が供給される。これに対し、第２の研磨装置では、スラリ供給部１１０とスラリ供給部１１１が設けられている。スラリ供給部１１０からは第１研磨液１０５が供給されるが、スラリ供給部１１１からは第２研磨液１１２が供給される。このように第２研磨工程では、第１研磨液１０５と第２研磨液１１２とを混合した第３研磨液を用いて研磨が実施される。

第２研磨工程では、以下に示す条件で研磨がおこなわれる。第１研磨液の流量が１００ｃｃ、第２研磨液の流量が２００ｃｃであり、圧力ヘッド１０８による研磨圧力が２１ｋＰａ、定盤１０６の回転数が６０ｒｐｍである。

第２研磨液１１２は、タングステン膜の研磨速度よりも酸化シリコン膜の研磨速度が速い特徴を有している。つまり、第２研磨液１１２は、酸化シリコン膜を充分に研磨することができる一方、タングステン膜をほとんど研磨しないものである。具体的に、第２研磨液１１２は、砥粒としてシリカ、アルミナ、酸化セリウムあるいは酸化マグネシウムを使用している。特に、砥粒としてコロイダルシリカが５〜２５重量％含有されていることが望ましく、また、第１研磨液１０５の特性に影響しないため、第２研磨液１１２は中性かｐＨが８以下となるものであることが望ましい。本実施の形態１では、第２研磨液１１２として、Ｆｕｊｉｍｉ社製 ＰＬＡＮＥＲＬＩＴＥ ４１０１を原液で使用している。

このように本実施の形態１における第２研磨工程では、タングステン膜５ｂおよびチタン／窒化チタン膜５ａを主に研磨する第１研磨液１０５と、酸化シリコン膜３を主に研磨する第２研磨液１１２を混合した第３研磨液を使用している。したがって、第２研磨工程では、タングステン膜５ｂ（チタン／窒化チタン膜５ａも含む）と酸化シリコン膜３を研磨することになる。この第２研磨工程を実施することにより、図７に示すように、残存しているタングステン膜５ｂおよびチタン／窒化チタン膜５ａが除去されるとともに層間絶縁膜を構成する酸化シリコン膜３の一部が除去される。これにより、図７に示すように、酸化シリコン膜３上に形成されていた不要なタングステン膜５ｂおよびチタン／窒化チタン膜５ａが除去され、タングステン膜５ｂとチタン／窒化チタン膜５ａをコンタクトホール４内にだけ残すことができ、プラグ６を形成することができる。具体的に、第２研磨工程においては、酸化シリコン膜３の研磨量（シニング量）は、５０ｎｍ程度になるように調整されている。さらに、第１研磨液１０５と第２研磨液１１２とを混合した第３研磨液では、タングステン膜５ｂの研磨速度と酸化シリコン膜３の研磨速度はほぼ同様の１８０ｎｍ／ｍｉｎとなり、選択比はほぼ１である。

ここで、本願発明で開示された１つの発明の１つの特徴は、第２研磨工程で第１研磨液１０５と第２研磨液１１２を混合した第３研磨液を使用した点にある。これにより、エロージョンの発生を抑制することができるのである。つまり、第２研磨工程では、まず第１研磨液１０５が主に作用して、第１研磨工程で残存させたタングステン膜５ｂとチタン／窒化チタン膜５ａが除去される。そして、酸化シリコン膜３の表面が露出する。このとき、第１研磨工程のようにタングステン膜５ｂを研磨する第１研磨液１０５だけを使用すると、プラグ６が形成されていない領域の酸化シリコン膜３は研磨されず、プラグが密集して形成されている領域の酸化シリコン膜３がエロージョンにより研磨される。このため、酸化シリコン膜３を全体でみると段差が生じることになる。しかし、本実施の形態１における第２研磨工程では、第１研磨液１０５のほかに酸化シリコン膜３を研磨する第２研磨液１１２が含まれている。したがって、プラグ６が形成されていない領域かプラグ６が密集している領域かにかかわらず、酸化シリコン膜３は研磨される。このため、プラグ６が密集している領域でエロージョンが発生しても、その他の領域でも酸化シリコン膜３が研磨される。このことから、相対的に酸化シリコン膜３に生じる段差を減少させることができ、プラグ６を形成した酸化シリコン膜３を平坦化することができる。つまり、酸化シリコン膜３が露出した後は、主に第２研磨液１１２が作用して酸化シリコン膜３の全体領域を均一に研磨するので、エロージョンに起因した段差を緩和できるのである。また、本実施の形態１における第２研磨工程では、酸化シリコン膜３を研磨するシニングが発生する。しかし、第１研磨工程を酸化シリコン膜３が露出するまで行なうことによりエロージョンが発生し、このエロージョンを回復するために酸化シリコン膜３を研磨する（シニング）場合とはシニング量に差がある。すなわち、エロージョンが発生した状態からさらに酸化シリコン膜を研磨するとシニング量が大きくなりゲート電極が露出するおそれがあるが、本実施の形態１における第２研磨工程では、エロージョンを発生させないように始めから酸化シリコン膜３を研磨しているので、シニング量を少なくすることができ、ゲート電極が酸化シリコン膜３から露出するという不都合を回避することができるのである。

さらに、本願で開示された１つの発明の１つの特徴は、タングステン膜５ｂを研磨する第１研磨液１０５と酸化シリコン膜３を研磨する第２研磨液１１２を混合した第３研磨液を用いた第２研磨工程において、酸化シリコン膜３の研磨速度に対するタングステン膜５ｂの研磨速度の比を示す選択比をほぼ１にする点にある。これによりエロージョンの発生を低減できるのである。つまり、酸化シリコン膜３を研磨する第２研磨液１１２を用いるとしても、タングステン膜の研磨速度に比べて酸化シリコン膜の研磨速度がかなり遅いと、エロージョンの発生を充分に抑制することができない。これは、エロージョンによる酸化シリコン膜３の研磨速度に比べて、第２研磨液１１２による酸化シリコン膜３の研磨速度が遅くなるために、プラグが密集した領域とプラグが密集していない領域との間で酸化シリコン膜３の研磨量に差ができてしまうからである。エロージョンは、タングステン膜５ｂの研磨速度に依存するので、タングステン膜５ｂの研磨速度に酸化シリコン膜３の研磨速度を近づけることによりエロージョンによる段差の発生を抑制することができる。つまり、選択比を１に近づけることによりエロージョンを抑制することができるのである。一方、タングステン膜の研磨速度に比べて酸化シリコン膜の研磨速度がかなり速いと、エロージョンによる凹部の形成とは逆に、凸部（いわゆる逆エロージョン）が発生してしまう。このことから、酸化シリコン膜３に発生する段差を抑制する観点からは、選択比をほぼ１にすることが望ましいことがわかる。具体的には、選択比を０．７以上１．５以下にすることにより、エロージョンに起因した酸化シリコン膜３の段差を抑制することができる。さらに望ましくは、選択比を０．９以上１．２以下にすることにより、エロージョンの発生およびシニング量の低減を効果的に達成することができる。

また、本願で開示された１つの発明の１つの特徴は、第２研磨液１１２のｐＨを中性もしくは８以下にするようにした点にある。タングステン膜５ｂを研磨する第１研磨液１０５は酸性の溶液である。したがって、第２研磨液１１２のｐＨが高くアルカリ性を示す性質のものであると、第１研磨液１０５と第２研磨液１１２を混合した場合に化学反応が生じてしまい第１研磨液１０５および第２研磨液１１２の両方で充分に機能を発揮することができなくなる。特に、酸化シリコン膜３を研磨する第２研磨液１１２は、アルカリ性のものが多いので、第２研磨液１１２として酸化シリコン膜３を研磨できるものであればいずれでもよいということにはならないのである。そこで、本実施の形態１における第２研磨工程では、酸化シリコン膜３を研磨する第２研磨液１１２として、中性もしくはｐＨが８以下のものを使用している。このような第２研磨液１１２を使用することで、第１研磨液１０５と第２研磨液１１２とのコンタミネーションを防止することができ、それぞれの特性を充分に発揮することができる。

なお、本実施の形態１においては、第１研磨液１０５と第２研磨液１１２とを第２の研磨装置の定盤１０６上で混合するように構成しているが、これに限らず、例えば、予め第１の研磨液１０５と第２研磨液１１２とを混合した第３研磨液を形成しておき、この第３研磨液を定盤１０６上に供給しながら半導体ウェハ１を化学的機械的研磨（研磨）するようにしてもよい。

また、本願で開示された１つの発明の１つの特徴は、第１研磨工程を第１の研磨装置で実施し、第２研磨工程を第２の研磨装置で実施している点にある。すなわち、第１研磨工程と第２研磨工程で異なる研磨装置を使用している点にある。このように構成することにより、第１研磨工程および第２研磨工程の両方において、それぞれの工程に専用の研磨パッドを用いることができる。したがって、それぞれの工程において、研磨の信頼性を向上させることができ、層間絶縁膜を構成する酸化シリコン膜３を充分に平坦化することができる。なお、本実施の形態１では、第１研磨工程と第２研磨工程を異なる研磨装置を使用して実施しているが、これに限らず、例えば、第１研磨工程と第２研磨工程とを同一の研磨装置を用いて実施してもよい。この構成によれば、半導体製造装置である研磨装置の構成を簡素化できる利点がある。

さらに、本願で開示された１つの発明の１つの特徴は、上述したように第１研磨工程において、タングステン膜５ｂをすべて研磨せずに残存させる点にある。これにより、第１研磨工程を高速で行なうことができるので、スループットを向上させることができる。このため、本実施の形態１における半導体装置の製造方法は、大量生産に適しているといえる。つまり、タングステン膜５ｂ（チタン／窒化チタン膜５ａも含む）をすべて研磨してしまうと、酸化シリコン膜３にエロージョンが発生してしまう。特に、タングステン膜５ｂの研磨速度が速くなるとエロージョンも大きくなる。したがって、タングステン膜５ｂをすべて研磨する場合は、タングステン膜５ｂの研磨速度をあまり速くすることができない。これに対し、本実施の形態１における第１研磨工程では、タングステン膜５ｂをすべて研磨せずに残存させている。このため、第１研磨工程における研磨速度を高速にしてもエロージョンは生じることはないのである。

本実施の形態１では、第１研磨工程でタングステン膜５ｂのすべてを研磨せずに一部を残存させるようにしている。これにより、層間絶縁膜を構成する酸化シリコン膜のうち、プラグが密集している領域のエロージョンを防止することができる。次に、第１研磨工程による研磨の終了位置をそれぞれ変えることにより、どの程度エロージョンが変化するかについて説明する。

図８は、層間絶縁膜に形成したコンタクトホール４内を含む酸化シリコン膜３上にチタン／窒化チタン膜５ａおよびタングステン膜５ｂを形成した状態を示す図である。この図８に示す状態からＣＭＰ法による第１研磨工程を実施する。このとき、第１研磨工程による研磨を終了する時点をそれぞれ条件１〜条件４に示す。すなわち、条件１は、タングステン膜５ｂの一部を残存させた位置で研磨を終了することを示しており、条件２は、タングステン膜５ｂをほぼ研磨し、その下層に形成されているチタン／窒化チタン膜５ａが露出した位置で研磨を終了することを示している。条件３は、酸化シリコン膜３がほぼ露出した位置で研磨を終了することを示しており、条件４は、完全に酸化シリコン膜３が露出した位置で研磨を終了することを示している。

条件１〜条件４で示す研磨の終了時点を判断するには、研磨装置のトルク電流波形を解析することにより判断できる。図９は、研磨時間（Polish time）とトルク電流（Torque Current）との関係を示すグラフである。横軸は研磨時間（ｓ）を示しており、縦軸はトルク電流（Ａ）を示している。図９において、研磨時間が１０（ｓ）から３０（ｓ）程度まではトルク電流がほぼ一定であり、この期間がタングステン膜５ｂを研磨している時間であることがわかる。したがって条件１は、図９に示すポイント（研磨時間２６（ｓ））であることがわかる。次に、研磨時間３０（ｓ）を超えると一端トルク電流は上昇し、続いて下降していることがわかる。トルク電流が一端上昇する点が条件２を示しており、下降した点が条件３を示している。そして、その後、トルク電流が１５（Ａ）で一定になる点が条件４を示している。このように研磨時間とトルク電流の関係により、条件１〜条件４で示す終了時点を判断することができる。

次に、第１研磨工程をそれぞれ条件１〜条件４で終了した後、第２研磨工程を実施する。第２研磨工程は、酸化シリコン膜３のシニング量が５０ｎｍとなるように実施する。この第２研磨工程を実施した後において、条件１〜条件４におけるエロージョン量を図１０に示す。図１０に示すように、酸化シリコン膜３が露出する前で第１研磨工程を終了する条件１および条件２では、ほとんどエロージョンが発生していないことがわかる。一方、酸化シリコン膜３が露出するまで第１研磨工程を行なう条件３および条件４では、エロージョンが発生しており、その発生量は３５ｎｍを超えている。そして、条件３よりも条件４の方が、エロージョン量が大きくなっていることから、酸化シリコン膜３のオーバ研磨量を増加させるほどエロージョンが大きくなることがわかる。したがって、本実施の形態１のように、酸化シリコン膜３が露出する前に、第１研磨工程を終了すれば、エロージョンを大幅に低減することができる。このため、層間絶縁膜を構成する酸化シリコン膜３を極めて平坦な状態にすることができ、次工程への影響を少なくすることができる。

なお、本実施の形態１における第１研磨工程の終了ポイントは条件１に対応する。しかし、図１０に示すように、第１研磨工程の終了ポイントを条件２にしてもエロージョンをほとんどなくすことができることがわかる。すなわち、タングステン膜５ｂをほぼ研磨してチタン／窒化チタン膜５ａを露出した状態で第１研磨工程を終了させる場合にもエロージョンを低減できることがわかる。以上のことから、酸化シリコン膜３を露出する前に第１研磨工程を終了させるように構成すれば、エロージョンの発生を低減することができることがわかる。つまり、本実施の形態１では、タングステン膜５ｂの一部を残す時点で第１研磨工程を終了するように構成したが、タングステン膜５ｂをほぼ研磨してチタン／窒化チタン膜５ａを露出する時点で第１研磨工程を終了しても本実施の形態１と同様の効果を得ることができる。

このように第１研磨工程と第２研磨工程を実施することにより、図７に示すプラグ６を形成することができる。次に、層間絶縁膜にプラグ６を形成した後の工程について説明する。

図１１に示すように、プラグ６を形成した酸化シリコン膜３上に窒化シリコン膜７を形成し、窒化シリコン膜７上にＳｉＯＣ膜８を形成する。窒化シリコン膜７は、例えば、ＣＶＤ法を使用することにより形成できる。この窒化シリコン膜７は、その上層に形成されるＳｉＯＣ膜８に配線形成用の溝を形成する際、その掘りすぎによりＳｉＯＣ膜８の下層に形成されている膜に損傷を与えたり、加工寸法精度が劣化することを回避するために設けられているものである。

ＳｉＯＣ膜８は、層間絶縁膜の一部を構成する膜であり、酸化シリコン膜よりも誘電率が低い低誘電率膜である。従来、層間絶縁膜として酸化シリコン膜が使用されている。しかし、半導体装置の微細化に伴い、半導体ウェハ上に形成される配線間の容量が無視できなくなり、配線を流れる電気信号の遅延が顕在化してきている。そこで、本実施の形態では、層間絶縁膜として、酸化シリコン膜に代えて酸化シリコン膜よりも誘電率の低いＳｉＯＣ膜８を使用している。ＳｉＯＣ膜８によれば、配線間に存在する層間絶縁膜の誘電率を低下させることができるので、配線間の容量を低減することができ、配線を流れる電気信号の遅延を抑制することができる。ＳｉＯＣ膜８は、例えば、ＣＶＤ法を使用して形成することができる。このＳｉＯＣ膜８は、ＳｉＯ_２結合の一部がＳｉＣＨ３結合に置き換り誘電率を下げている。

本実施の形態では、低誘電率膜としてＳｉＯＣ膜８を例に挙げたがこれに限らず、例えば、オルガノシリコン系の有機ポリマーまたは有機シリカガラスなどのような低誘電率材料（いわゆるＬｏｗ−ｋ絶縁膜、Ｌｏｗ−ｋ材料）から形成してもよい。なお、低誘電率膜とは、パッシベーション膜に含まれる酸化シリコン膜（例えば、ＴＥＯＳ（Tetraethoxysilane）酸化膜）の誘電率よりも低い誘電率を有する絶縁膜を例示できる。一般的には、ＴＥＯＳ酸化膜の比誘電率ε＝４．１〜４．２程度以下を低誘電率膜という。

低誘電率材料としての有機ポリマーには、例えばＳｉＬＫ（米The Dow Chemical Co.製、比誘電率＝２．７、耐熱温度＝４９０℃以上、絶縁破壊耐圧４．０〜５．０ＭＶ／Ｖｍ）などがある。低誘電率材料としてのポーラス有機系材料には、例えば、ＰｏｌｙＥＬＫ（米Air Productsand Chemicals Inc.製、比誘電率＝２以下、耐熱温度４９０℃）などがある。

次に、ＳｉＯＣ膜８上に酸化シリコン膜９を形成する。酸化シリコン膜９は、例えば、ＴＥＯＳを原料としたＣＶＤ法を使用して形成することができる。なお、酸化シリコン膜９は、ＴＥＯＳを原料とするＣＶＤ法だけでなく、シラン（ＳｉＨ_４）などを原料とするＣＶＤ法で形成した膜であってもよい。

この酸化シリコン膜９は、ＳｉＯＣ膜８を保護するために形成される。すなわち、層間絶縁膜となるＳｉＯＣ膜８上に形成した酸化シリコン膜９は、ＳｉＯＣ膜８に溝や埋め込み配線を形成する工程で行なわれるエッチングおよびアッシングからＳｉＯＣ膜８を保護する機能を有する。ＳｉＯＣ膜８をエッチングする工程では、異方性を実現するためにフッ素（Ｆ）を含むエッチングガス（ＣＦ_４、ＣＨＦ_３、Ｃ_５Ｆ_８、Ｏ_２、Ａｒなどを組み合わせたガス）を使用する。そして、エッチングを実施した後、エッチング装置でアッシングを行なう。このようなエッチング工程およびアッシング工程において、ＳｉＯＣ膜８がＯ_２プラズマにさらされると、ＳｉＯＣ膜８中の炭素の含有量が減少し、ＳｉＯＣ膜８の誘電率が上昇してしまう。ＳｉＯＣ膜８が多孔質であるほどこの現象は顕著に現れるといわれる。また、エッチング工程やアッシング工程において、ＳｉＯＣ膜８中のＳｉ−ＣＨ_３結合がＳｉ−ＯＨ結合に変化することが知られており、この結合の変化によりＳｉＯＣ膜８は、疎水性から親水性へと変化する。このとき、ＳｉＯＣ膜８に水分が吸収されると絶縁膜破壊に至るとも言われている。さらに、ＳｉＯＣ膜８の組成がレジスト膜の組成に近く、レジスト膜を除去する工程でＳｉＯＣ膜８も損傷を受けやすい。これらのことから、低誘電率膜であるＳｉＯＣ膜８を露出した状態でエッチングやアッシングを行なうことは望ましくないので、ＳｉＯＣ膜８上に保護膜として酸化シリコン膜９を設けているのである。

次に、図１２に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、窒化シリコン膜７、ＳｉＯＣ膜８および酸化シリコン膜９を貫通する配線溝１６を形成する。すなわち、半導体ウェハ１上に形成されている酸化シリコン膜９上にレジスト膜を塗布し、このレジスト膜に対して露光・現像処理を施すことによりパターニングする。パターニングは、配線溝１６を形成する領域にレジスト膜が残らないように行なわれる。そして、パターニングしたレジスト膜をマスクとしたエッチングにより、配線溝１６を形成する。その後、パターニングしたレジスト膜はアッシングにより除去される。ここで、ＳｉＯＣ膜８の組成がレジスト膜の組成に近く、ＳｉＯＣ膜８が露出している場合、レジスト膜を除去する工程でＳｉＯＣ膜８も損傷を受けやすい。しかし、本実施の形態１では、ＳｉＯＣ膜８上に保護膜として酸化シリコン膜９が形成されているので、レジスト膜を除去する工程において、ＳｉＯＣ膜８が損傷を受けることを防止できる。

続いて、配線溝１６の底部に露出したプラグ６の表面に形成されている反応層を除去するために、Ａｒ（アルゴン）雰囲気中でスパッタエッチングを行い、半導体ウェハ１の表面処理を行なう。なお、本実施の形態では、アルゴン雰囲気中でスパッタエッチングすることによりプラグ６の表面に形成された反応層を除去する場合を示した。しかし、例えば、水素（Ｈ_２）や一酸化炭素（ＣＯ）のような還元性ガスや、還元性ガスと不活性ガスとの混合ガス雰囲気中での熱処理により、反応層を充分に除去できる場合には、スパッタエッチングに変えて、この熱処理によって反応層を除去してもよい。熱処理の場合、スパッタエッチングにおける酸化シリコン膜９の損失や電子によるゲート絶縁膜のチャージングダメージを防止することができる。

次に、図１３に示すように、半導体ウェハ１上にバリア導体膜となる窒化タンタル膜（ＴａＮ膜）１７ａを形成する。窒化タンタル膜１７ａは、タンタルターゲットをアルゴン／窒素混合雰囲気中で使用する反応性スパッタリング法で形成することができる。この窒化タンタル膜１７ａは、後の工程で形成する銅膜の密着性の向上および銅の拡散防止のために形成される。窒化タンタル膜１７ａの膜厚は、例えば、３０ｎｍ程度である。

本実施の形態では、バリア導体膜として窒化タンタル膜１７ａを形成する例を示しているが、バリア導体膜として、タンタルなどの金属膜、窒化チタン膜（ＴｉＮ膜）あるいは金属膜と窒化膜との積層膜であってもよい。バリア導体膜がタンタル膜や窒化タンタル膜の場合には、窒化チタン膜を用いる場合より銅膜との密着性がよい。また、バリア導体膜が窒化チタン膜の場合、この後の工程である銅膜の形成直前に窒化チタン膜の表面をスパッタエッチングすることも可能である。このようなスパッタエッチングにより、窒化チタン膜の表面に吸着した水、酸素分子などを除去し、銅膜の密着性の向上を図ることができる。特に、この技術は、窒化チタン膜を形成した後、真空破壊して半導体ウェハ１の表面を大気にさらして銅膜を形成する場合に効果が大きい。なお、この技術は、窒化チタン膜に限らず、窒化タンタル膜１７ａなどを形成する場合においても有効である。

続いて、窒化タンタル膜１７ａ上に銅膜あるいは銅合金膜よりなるシード膜（図示せず）を形成する。シード膜は、例えば、長距離スパッタリング法によって形成することができる。このシード膜の膜厚は、配線溝１６の内部を除いた窒化タンタル膜１７ａの表面において、４０ｎｍ〜２００ｎｍ程度、好ましくは８０ｎｍ程度となるようにする。本実施の形態では、シード膜の形成に長距離スパッタリング法を用いる例について説明しているが、銅原子をイオン化することでスパッタリングの指向性を高めるイオン化スパッタリング法を用いてもよい。シード膜は、その後の銅膜を形成するための電極として機能する。

次に、シード膜が形成された半導体ウェハ１の全面に、例えば銅膜（導体膜）１７ｂを配線溝１６に埋め込むように形成する。配線溝１６に埋め込む銅膜１７ｂは、シード膜を電極とした電界めっき法を使用して形成することができる。めっき液としては、例えば、硫酸（Ｈ_２ＳＯ_４）に１０％の硫酸銅（ＣｕＳＯ_４）および銅膜のカバレッジ向上用の添加剤を加えたものを用いる。この銅膜１７ｂの形成に電界めっき法を用いた場合、銅膜１７ｂの成長速度を電気的に制御できるので、配線溝１６の内部における銅膜１７ｂのカバレッジを向上させることができる。本実施の形態では、銅膜１７ｂの形成に電界めっき法を用いているが、無電界めっき法を用いてもよい。無電界めっき法を用いた場合、電圧印加を必要としないので、電圧印加に起因する半導体ウェハ１のダメージを、電界めっき法を用いた場合よりも低減することができる。

また、銅膜１７ｂを形成する工程に続けて、熱処理を施すことにより銅膜１７ｂを流動化させることも可能である。この熱処理により、銅膜１７ｂが流動化するので、銅膜１７ｂの配線溝１６への埋め込み性を向上することができる。

続いて、図１４に示すように、酸化シリコン膜９上に形成されている不要な窒化タンタル膜１７ａおよび銅膜１７ｂを除去する。不要な窒化タンタル膜１７ａおよび銅膜１７ｂを除去するには、例えばＣＭＰ法を使用することにより実現できる。これにより、配線溝１６の内部にだけ窒化タンタル膜１７ａおよび銅膜１７ｂを残すことができ、配線溝１６の内部に埋め込まれた配線１８を形成することができる。

ここで、銅膜１７ｂよりなる配線１８を形成する場合も、タングステン膜５ｂよりなるプラグ６を形成する場合と同様にＣＭＰによる研磨を行なっている。したがって、銅膜１７ｂを研磨する場合もタングステン膜５ｂを研磨するのと同様に本実施の形態１におけるＣＭＰ研磨において、第１研磨工程と第２研磨工程を実施する必要があるのかが問題となる。

しかし、銅膜１７ｂの研磨とタングステン膜５ｂの研磨では研磨プロセスが異なる。すなわち、タングステン膜５ｂを研磨する工程では、タングステン膜５ｂを研磨する第１研磨液１０５でそのままバリア導体膜であるチタン／窒化チタン膜５ａも研磨できる。このため、タングステン膜５ｂを研磨する第１研磨液１０５では、過研磨すると、チタン／窒化チタン膜５ａまで除去されて酸化シリコン膜３が露出する。したがって、プラグ６が密集している領域では、エロージョンやディッシングにより平坦化が悪化する。そこで、本実施の形態１では、チタン／窒化チタン膜５ａが露出する時点あるいはチタン／窒化チタン膜５ａが露出する前に第１研磨液１０５のみによる研磨を終了し、その後、酸化シリコン膜３を研磨できる第２研磨液１１２を第１研磨液１０５と混合した第３研磨液（選択比がほぼ１）を用いて研磨するようにしている。これによりエロージョンやディッシングを防止することができる。

これに対し、銅膜１７ｂを研磨する工程において、銅膜１７ｂを研磨する研磨液では、バリア導体膜である窒化タンタル膜１７ａが削れないようになっており、これにより過研磨しても平坦性が悪化しないようになっている。つまり、銅膜１７ｂの研磨では、窒化タンタル膜１７ａが研磨されないので、窒化タンタル膜１７ａの下層に形成されている酸化シリコン膜９にエロージョンが発生することはない。したがって、銅膜１７ｂの研磨の際、タングステン膜５ｂを研磨するような構成をとる必要はないのである。つまり、第１研磨工程（タングステン膜５ｂを主に研磨する第１研磨液１０５を使用）と、第２研磨工程（酸化シリコン膜３を研磨する第２研磨液１１２と第１研磨液１０５とを混合した第３研磨液を使用）とを有する研磨方法は、タングステン膜を研磨する場合に有効である。

なお、本実施の形態１では、埋め込み配線である配線１８を銅膜１７ｂから構成するようにしたが、配線１８をタングステン膜から形成するようにしてもよい。この場合、第１研磨工程と第２研磨工程を有する研磨方法を実施することで、エロージョンやディッシングを防止できる。

その後、図１５に示すように、例えば、ＣＭＰ法を使用することにより、酸化シリコン膜９を除去する。この酸化シリコン膜９は、下層に形成されているＳｉＯＣ膜８を保護する機能を有しているが、すでにＳｉＯＣ膜８内に埋め込まれた配線１８を形成した後は、配線１８の形成時に実施されるエッチング工程やアッシング工程が終了していることから、保護する必要がなくなるからである。すなわち、本実施の形態１では、配線間の容量を低減する観点から低誘電率膜であるＳｉＯＣ膜８を形成したが、このＳｉＯＣ膜８上に誘電率の高い酸化シリコン膜９が形成されていると、層間絶縁膜の誘電率が高くなってしまう。このため、酸化シリコン膜９を除去することにより、層間絶縁膜の誘電率を低減することができる。したがって、配線を流れる電気信号の遅延を抑制することができる。なお、本実施の形態１では、酸化シリコン膜９を除去する例について説明したが、酸化シリコン膜９を除去しなくてもよい。この場合、製造工程を簡略化することができる。

次に、図１６に示すように、配線１８を形成したＳｉＯＣ膜８上に窒化シリコン膜１９を形成する。窒化シリコン膜１９は、例えば、ＣＶＤ法を使用することにより形成することができる。この窒化シリコン膜１９は、バリア絶縁膜であり、配線１８を構成する銅の拡散を抑制する機能を有している。これにより、バリア導体膜である窒化タンタル膜１７ａとともに銅膜１７ｂを構成する銅の拡散を抑制することができる。したがって、銅膜１７ｂを囲む絶縁膜の絶縁性を保持し、半導体装置の信頼性を向上させることができる。また、バリア絶縁膜である窒化シリコン膜１９は、後の工程で行なわれるエッチングの際のエッチングストッパ膜としても機能する。本実施の形態１では、バリア絶縁膜として窒化シリコン膜を例に挙げて説明したが、これに限らず、例えば、バリア絶縁膜を、炭化シリコン膜（ＳｉＣ膜）、炭窒化シリコン膜（ＳｉＣＮ膜）あるいは酸窒化シリコン膜（ＳｉＯＮ膜）から構成するようにしてもよい。

続いて、窒化シリコン膜１９上にＳｉＯＣ膜２０を形成する。このＳｉＯＣ膜２０は、層間絶縁膜の一部を構成する膜であり、酸化シリコン膜よりも誘電率が低い性質を有している。このため、配線間に形成する層間絶縁膜の誘電率を下げることが可能であり、配線間の容量を低減することができる。つまり、配線を流れる電気信号の遅延を抑制することができる。このＳｉＯＣ膜２０は、例えば、ＣＶＤ法を使用することにより形成できる。

その後、ＳｉＯＣ膜２０上に窒化シリコン膜２１を形成する。窒化シリコン膜２１は、例えば、ＣＶＤ法を使用することにより形成できる。この窒化シリコン膜２１は、エッチングストッパ膜として機能する膜であり、窒化シリコン膜２１上の絶縁膜に配線形成用の配線溝などを形成する際、その掘りすぎにより下層の膜に損傷を与えたり、加工寸法精度が劣化することを防止するための膜である。

次に、窒化シリコン膜２１上にＳｉＯＣ膜２２を形成する。ＳｉＯＣ膜２２は、例えば、ＣＶＤ法により形成することができる。ＳｉＯＣ膜２２も層間絶縁膜の一部を構成する膜であり、酸化シリコン膜よりも低誘電率であるため、配線間の容量を低減することができる。そして、ＳｉＯＣ膜２２上に酸化シリコン膜２３を形成する。酸化シリコン膜２３は、例えば、ＴＥＯＳを原料としたＣＶＤ法により形成することができる。この酸化シリコン膜２３は、下層に形成されているＳｉＯＣ膜２２を保護するために形成されている。つまり、層間絶縁膜となるＳｉＯＣ膜２２上に形成した酸化シリコン膜２３は、ＳｉＯＣ膜２２に溝や埋め込み配線を形成する工程で行なわれるエッチングおよびアッシングからＳｉＯＣ膜２２を保護する機能を有する。

続いて、図１７に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、窒化シリコン膜１９、ＳｉＯＣ膜２０、窒化シリコン膜２１、ＳｉＯＣ膜２２および酸化シリコン膜２３を貫通する接続孔２４と配線溝２５とを形成する。そして、接続孔２４の底部に露出した配線１８の表面に形成されている反応層を除去するために、Ａｒ（アルゴン）雰囲気中でスパッタエッチングを行い、半導体ウェハ１の表面処理を行なう。

次に、図１８に示すように、半導体ウェハ１上にバリア導体膜となる窒化タンタル膜（ＴａＮ膜）２６ａを形成する。窒化タンタル膜２６ａは、タンタルターゲットをアルゴン／窒素混合雰囲気中で使用する反応性スパッタリング法で形成することができる。この窒化タンタル膜２６ａは、後の工程で形成する銅膜の密着性の向上および銅の拡散防止のために形成される。窒化タンタル膜２６ａの膜厚は、例えば、３０ｎｍ程度である。

本実施の形態１では、バリア導体膜として窒化タンタル膜２６ａを形成する例を示しているが、バリア導体膜として、タンタルなどの金属膜、窒化チタン膜（ＴｉＮ膜）あるいは金属膜と窒化膜との積層膜であってもよい。

続いて、窒化タンタル膜２６ａ上に銅膜あるいは銅合金膜よりなるシード膜（図示せず）を形成する。シード膜は、例えば、長距離スパッタリング法によって形成することができる。そして、シード膜が形成された半導体ウェハ１の全面に、例えば銅膜（導体膜）２６ｂを接続孔２４および配線溝２５に埋め込むように形成する。接続孔２４および配線溝２５に埋め込む銅膜２６ｂは、シード膜を電極とした電界めっき法を使用して形成することができる。

次に、図１９に示すように、酸化シリコン膜２３上に形成されている不要な窒化タンタル膜２６ａおよび銅膜２６ｂを除去する。不要な窒化タンタル膜２６ａおよび銅膜２６ｂを除去するには、例えばＣＭＰ法を使用することにより実現できる。これにより、接続孔２４および配線溝２５の内部にだけ窒化タンタル膜２６ａおよび銅膜２６ｂを残すことができ、接続孔２４の内部に埋め込まれたプラグ２７と配線溝２５の内部に埋め込まれた配線２８を形成することができる。

その後、図２０に示すように、例えば、ＣＭＰ法を使用することにより、酸化シリコン膜２３を除去する。この酸化シリコン膜２３は、下層に形成されているＳｉＯＣ膜２２を保護する機能を有しているが、すでにＳｉＯＣ膜２２内に埋め込まれた配線２８を形成した後は、配線２８の形成時に実施されるエッチング工程やアッシング工程が終了していることから、保護する必要がなくなるからである。

以上より、本実施の形態１における半導体装置を製造することができる。なお、配線２８の上部にさらに多層の配線を形成してもよいが、本明細書での説明は省略する。

本実施の形態１によれば、タングステン膜５ｂよりなるプラグ６を形成する際、第１研磨工程と第２研磨工程を実施しているので、プラグ６の密集した領域においても層間絶縁膜を構成する酸化シリコン膜３にエロージョンが発生することを低減できる。つまり、プラグ６を形成した酸化シリコン膜３の表面を充分に平坦化することができる。

タングステン膜５ｂよりなるプラグ６を形成した酸化シリコン膜３上に銅配線を形成する場合、銅配線の厚さは、プラグ６を形成する際に生じるエロージョン分変動する。例えば、第１層の銅配線の厚さを１５０ｎｍとした場合、３０ｎｍのエロージョンが発生すると第１層の銅配線の抵抗変動は２０％にもなり、配線抵抗のばらつきが問題となる。しかし、本実施の形態１における半導体装置の製造方法によれば、プラグ６を形成した酸化シリコン膜３のエロージョンを低減することができる。したがって、プラグ６を形成した酸化シリコン膜３の平坦性を向上することができるので、上層に銅配線を形成した場合に、銅配線の抵抗のばらつきを抑制することができる。なお、本実施の形態１では、プラグ６を形成した酸化シリコン膜３上に銅配線を形成する例を示しているが、これに限らず、例えば、アルミニウム膜あるいはアルミニウム合金膜よりなる配線を形成する場合においても適用することができる。つまり、タングステン膜５ｂよりなるプラグ６（あるいは配線）を形成する半導体装置であれば、本願で開示される１つの発明を適用することができる。例えば、不揮発性メモリ、ＤＲＡＭ（Dynamic Random Access Memory）を始めとするメモリ製品や、ＳＯＣ（Silicon On a Chip）などのＬｏｇｉｃ製品などの半導体装置に適用することが可能である。

（実施の形態２）
前記実施の形態１では、チタン／窒化チタン膜５ａおよびタングステン膜５ｂを酸化シリコン膜３上に形成した後、タングステン膜５ｂを研磨する第１研磨液１０５を用いて第１研磨工程を酸化シリコン膜３が露出する前まで行なう。そして、酸化シリコン膜３の研磨速度とタングステン膜５ｂの研磨速度の比（選択比）がほぼ１の第３研磨液を用いて第２研磨工程を行なう例について説明した。本実施の形態２では、上述した第１研磨工程を行なわず、不要なタングステン膜５ｂの除去に始めから、酸化シリコン膜の研磨速度とタングステン膜の研磨速度の比がほぼ１の第３研磨液を用いて研磨する例について説明する。

図１から図４に示す工程までは、前記実施の形態１と同様である。続いて、酸化シリコン膜３上に形成されている不要なチタン／窒化チタン膜５ａおよびタングステン膜５ｂを第３研磨液で研磨することによって除去する。このようにして、図７に示すようなプラグ６を形成することができる。その後の工程は、前記実施の形態１と同様である。

ここで、第３研磨液は、タングステン膜５ｂ（チタン／窒化チタン膜５ａを含む）を主に研磨する第１研磨液と、酸化シリコン膜３を主に研磨する第２研磨液とを混合した研磨液である。そして、酸化シリコン膜３の研磨速度とタングステン膜５ｂの研磨速度の比（選択比）がほぼ１である。したがって、第３研磨液で酸化シリコン膜３上のタングステン膜５ｂとチタン／窒化チタン膜５ａを除去した後、露出した酸化シリコン膜３の一部も除去される。この酸化シリコン膜３の研磨量（シニング量）を本実施の形態２では、５０ｎｍとしている。

第３研磨液において、第１研磨液と第２研磨液とを混合する割合を変えた場合の酸化シリコン膜の研磨速度（ＳｉＯ_２研磨速度）、タングステン膜の研磨速度（Ｗ研磨速度）および選択比を図２１に示す。図２１では、第１研磨液と第２研磨液の流量比（研磨液流量比）が１００ｃｃ：１００ｃｃ、１００ｃｃ：１５０ｃｃ、１００ｃｃ：２００ｃｃ、１００ｃｃ：３００ｃｃの場合を示している。例えば、第１研磨液と第２研磨液の流量比が１００ｃｃ：１００ｃｃの場合、酸化シリコン膜の研磨速度は１５０ｎｍ／ｍｉｎであり、タングステン膜の研磨速度は２０７ｎｍ／ｍｉｎである。また、このときの酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度の選択比（Ｗ／ＳｉＯ_２選択比）は、１．３８であることがわかる。なお、第１研磨液と第２研磨液は、研磨装置の定盤上で混合している。図２１に示すように、タングステン膜を研磨する第１研磨液の流量に対して、酸化シリコン膜を研磨する第２研磨液の流量を増加させると、選択比が小さくなることがわかる。

図２１に示すそれぞれの選択比を有する第３研磨液を用いてタングステン膜およびチタン／窒化チタン膜を研磨した場合、酸化シリコン膜に発生するエロージョン量を図２２に示す。図２２に示すように、選択比が１の場合、エロージョンはほとんど発生しないことがわかる。酸化シリコン膜の研磨速度が速い場合（選択比が小さい場合）には、エロージョン量は負となり、タングステン膜が突き出した、いわゆる逆エロージョンが発生する。一方、タングステン膜の研磨速度が速い場合（選択比が大きい場合）には、エロージョンが発生することがわかる。しかし、図２２に示すように、第３研磨液の選択比が０．７以上１．５以下であれば、エロージョン量を２０ｎｍ（絶対値）以下に低減できることがわかる。つまり、本実施の形態２のように、第１研磨液と第２研磨液とを混合した第３研磨液だけを用いてタングステン膜を研磨する場合も、第３研磨液において、酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度の比を示す選択比を０．７以上１．５以下にすることにより、エロージョンの発生を低減できることがわかる。このため、プラグを形成した層間絶縁膜上にダマシン法による銅配線を形成する場合、エロージョンに起因する配線抵抗のばらつきを低減することができる。なお、第３研磨液において、酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度の比を示す選択比を０．９以上１．２以下にすれば、さらに、エロージョンを低減することができる。

（実施の形態３）
本実施の形態３は、前記実施の形態１と同様にタングステン膜の研磨を第１研磨工程と第２研磨工程で行なう。前記実施の形態１では、半導体ウェハの全面にタングステン膜を形成する場合について説明しているが、本実施の形態３では、半導体ウェハの外周から２ｍｍの範囲にはタングステン膜を成膜しない場合も含めて説明する。すなわち、製造する製品によっては、半導体ウェハの外周部にタングステン膜を成膜しない場合もあるので、この場合も含めて、本願で開示される１つの発明を適用する例について説明する。

まず、図１から図４に示すようにして、コンタクトホール４を形成した酸化シリコン膜３上にチタン／窒化チタン膜５ａおよびタングステン膜５ｂを形成する。ここで、第１半導体ウェハにおいては、チタン／窒化チタン膜５ａおよびタングステン膜５ｂを外周から２ｍｍの範囲には形成していない。これに対し、第２半導体ウェハにおいては、チタン／窒化チタン膜５ａおよびタングステン膜５ｂを全面に形成する。

次に、第１半導体ウェハと第２半導体ウェハのそれぞれに対し、第１研磨工程を実施する。第１研磨工程は、タングステン膜５ｂ（チタン／窒化チタン膜５ａも含む）だけを研磨する第１研磨液を用いて、タングステン膜５ｂの残膜厚が２００ｎｍ、７０ｎｍ、３０ｎｍ、０ｎｍになるまで行なうものと酸化シリコン膜３を露出するまで行なうものを第１半導体ウェハと第２半導体ウェハのそれぞれについて形成する。

続いて、それぞれ形成した第１半導体ウェハおよび第２半導体ウェハに対して、第２研磨工程を実施する。第２研磨工程は、第１研磨液と酸化シリコン膜を研磨する第２研磨液とを混合した第３研磨液を使用して研磨する。この第３研磨液において、酸化シリコン膜の研磨速度に対するタングステン膜の研磨速度の比を示す選択比は１にする。

このようにして、酸化シリコン膜３上に形成される不要なタングステン膜５ｂを除去するが、この際、酸化シリコン膜３に発生するエロージョンと、酸化シリコン膜３の研磨量のばらつき（シニングばらつき）を図２３に示す。

図２３に示すように、外周から２ｍｍの範囲にはタングステン膜５ｂを形成しない第１半導体ウェハと全面にタングステン膜５ｂを形成する第２半導体ウェハの両方とも、酸化シリコン膜３を露出するまで第１研磨工程を実施する場合以外は、エロージョンを５ｎｍ以下に低減できていることがわかる。したがって、外周から２ｍｍの範囲にはタングステン膜５ｂを形成しない第１半導体ウェハであっても、酸化シリコン膜３が露出する前に第１研磨工程を終了し、その後第２研磨工程を実施することによって、エロージョンの発生を低減できることがわかる。

しかし、外周から２ｍｍの範囲にはタングステン膜５ｂを形成しない第１半導体ウェハにおいては、第１研磨工程で残すタングステン膜５ｂの残膜厚が大きいほど酸化シリコン膜３の研磨量のばらつきが大きくなっていることがわかる。例えば、第１研磨工程で残すタングステン膜５ｂの残膜厚が３０ｎｍの場合には、酸化シリコン膜３の研磨量のばらつきは１８ｎｍ程度である。これに対し、第１研磨工程で残すタングステン膜５ｂの残膜厚が２００ｎｍの場合には、酸化シリコン膜３の研磨量のばらつきは６０ｎｍにもなる。これは、以下に示す理由による。つまり、外周から２ｍｍの範囲にタングステン膜５ｂを形成しない場合、第１研磨工程をタングステン膜５ｂの残膜厚が２００ｎｍである時点で終了すると、タングステン膜５ｂを形成している領域には、残膜２００ｎｍのタングステン膜５ｂが残っているのに対し、タングステン膜５ｂを形成していない領域では、酸化シリコン膜３が露出していることになる。この状態で第２研磨工程を実施すると、タングステン膜５ｂを形成している領域では、すぐに酸化シリコン膜３が研磨されることはなく、残存しているタングステン膜５ｂから研磨される。一方、タングステン膜５ｂを形成していない領域では、第２研磨工程が始まるとすぐに露出している酸化シリコン膜３が研磨される。このため、タングステン膜５ｂが形成されている領域とタングステン膜５ｂが形成されていない領域で、酸化シリコン膜３の研磨量に差が生じるのである。このことから、酸化シリコン膜３の研磨量にばらつきが生じる。このばらつきは、タングステン膜５ｂの残膜厚が大きいほど顕著に現れる。図２３に示すシニングばらつきは、外周から３ｍｍまで計測したときのばらつき量を示している。

以上のことから、外周から２ｍｍの範囲にはタングステン膜５ｂを形成しない第１半導体ウェハに対しては、第１研磨工程におけるタングステン膜５ｂの残膜厚をできるだけ少なくすることが望ましいことがわかる。つまり、第１研磨工程におけるタングステン膜５ｂの残膜厚を７０ｎｍ以下、または、５０ｎｍ以下にすることが望ましい。さらに、３０ｎｍ以下にすることが望ましい。第１研磨工程におけるタングステン膜５ｂの残膜厚を３０ｎｍ以下にすることによって、タングステン膜５ｂを全面に形成した第２半導体ウェハと同等のシニングばらつきにすることができる。このように、酸化シリコン膜３をほとんど研磨しない第１研磨工程をタングステン膜５ｂの残膜厚をできる限り少なくすることで、第２研磨工程における酸化シリコン膜３の研磨量のばらつきを低減することができる。したがって、半導体ウェハの外周部でのチップ取得領域を広げることができ、チップ取得数を増やすことができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本願で開示される１つの発明は、半導体装置を製造する製造業に幅広く利用することができる。

本発明の実施の形態１における半導体装置の製造工程を示す断面図である。 図１に続く半導体装置の製造工程を示す断面図である。 図２に続く半導体装置の製造工程を示す断面図である。 図３に続く半導体装置の製造工程を示す断面図である。 実施の形態１で使用するＣＭＰ研磨装置を示す図である。 図４に続く半導体装置の製造工程を示す断面図である。 図６に続く半導体装置の製造工程を示す断面図である。 第１研磨工程による研磨を終了する時点をそれぞれ条件１〜条件４に示す図である。 第１研磨工程において、研磨時間と研磨装置のトルク電流との関係を示すグラフである。 図８の条件１〜条件４で示す研磨停止ポイントとエロージョンとの関係を示すグラフである。 図７に続く半導体装置の製造工程を示す断面図である。 図１１に続く半導体装置の製造工程を示す断面図である。 図１２に続く半導体装置の製造工程を示す断面図である。 図１３に続く半導体装置の製造工程を示す断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 図１５に続く半導体装置の製造工程を示す断面図である。 図１６に続く半導体装置の製造工程を示す断面図である。 図１７に続く半導体装置の製造工程を示す断面図である。 図１８に続く半導体装置の製造工程を示す断面図である。 図１９に続く半導体装置の製造工程を示す断面図である。 第３研磨液において、第１研磨液と第２研磨液とを混合する割合を変えた場合の酸化シリコン膜の研磨速度（ＳｉＯ_２研磨速度）、タングステン膜の研磨速度（Ｗ研磨速度）および選択比を示す図である。 図２１に示すそれぞれの選択比を有する第３研磨液を用いてタングステン膜およびチタン／窒化チタン膜を研磨した場合、酸化シリコン膜に発生するエロージョン量を示すグラフである。 第１半導体ウェハと第２半導体ウェハにおいて、酸化シリコン膜３に発生するエロージョンと、酸化シリコン膜３の研磨量のばらつき（シニングばらつき）を示す図である。

符号の説明

１ 半導体ウェハ
２ 窒化シリコン膜
３ 酸化シリコン膜
４ コンタクトホール
５ａ チタン／窒化チタン膜
５ｂ タングステン膜
６ プラグ
７ 窒化シリコン膜
８ ＳｉＯＣ膜
９ 酸化シリコン膜
１６ 配線溝
１７ａ 窒化タンタル膜
１７ｂ 銅膜
１８ 配線
１９ 窒化シリコン膜
２０ ＳｉＯＣ膜
２１ 窒化シリコン膜
２２ ＳｉＯＣ膜
２３ 酸化シリコン膜
２４ 接続孔
２５ 配線溝
２６ａ 窒化タンタル膜
２６ｂ 銅膜
２７ プラグ
２８ 配線
１００ 定盤
１０１ 研磨パッド
１０２ 加圧ヘッド
１０３ ドレッシング機構
１０４ スラリ供給部
１０５ 第１研磨液
１０６ 定盤
１０７ 研磨パッド
１０８ 加圧ヘッド
１０９ ドレッシング機構
１１０ スラリ供給部
１１１ スラリ供給部
１１２ 第２研磨液
Ｑ_１ ｎチャネル型ＭＩＳＦＥＴ
Ｑ_２ ｐチャネル型ＭＩＳＦＥＴ

Claims (18)

1. 以下の工程を備える半導体装置の製造方法：
   （ａ）半導体ウェハ上に層間絶縁膜を形成する工程；
   （ｂ）前記層間絶縁膜に溝を形成する工程；
   （ｃ）前記溝内を含む前記層間絶縁膜上にタングステン膜を形成する工程；
   （ｄ）前記タングステン膜を前記半導体ウェハと研磨パッドの間に第１研磨液を流しながら研磨し、前記層間絶縁膜が露出する前に研磨を終了する工程；
   （ｅ）前記（ｄ）工程後、前記タングステン膜と前記層間絶縁膜の一部を前記半導体ウェハと研磨パッドの間に第３研磨液を流しながら研磨する工程；
   ここで、前記第１研磨液は、前記層間絶縁膜の研磨速度に対して前記タングステン膜の研磨速度が速く、前記第３研磨液は、前記第１研磨液と、前記タングステン膜の研磨速度に対して前記層間絶縁膜の研磨速度が速い第２研磨液とを混合したものである。
2. 請求項１記載の半導体装置の製造方法であって、
   前記層間絶縁膜は、酸化シリコン膜を含む。
3. 請求項１記載の半導体装置の製造方法であって、
   前記（ｄ）工程および前記（ｅ）工程により、前記層間絶縁膜に形成された前記溝にだけ前記タングステン膜を埋め込むことでプラグを形成する。
4. 請求項１記載の半導体装置の製造方法であって、
   前記（ｄ）工程および前記（ｅ）工程により、前記層間絶縁膜に形成された前記溝にだけ前記タングステン膜を埋め込むことで配線を形成する。
5. 請求項１記載の半導体装置の製造方法であって、
   前記第３研磨液は、前記層間絶縁膜の研磨速度に対する前記タングステン膜の研磨速度の比を示す選択比が０．７以上１．５以下である。
6. 請求項１記載の半導体装置の製造方法であって、
   前記第３研磨液は、前記層間絶縁膜の研磨速度に対する前記タングステン膜の研磨速度の比を示す選択比が０．９以上１．２以下である。
7. 請求項１記載の半導体装置の製造方法であって、
   前記第１研磨液は酸性の溶液であり、前記第２研磨液は中性の溶液である。
8. 請求項１記載の半導体装置の製造方法であって、
   前記第１研磨液は酸性の溶液であり、前記第２研磨液のｐＨは８以下である。
9. 請求項１記載の半導体装置の製造方法であって、
   前記（ｄ）工程は、前記半導体ウェハを第１定盤上に配置して実施し、前記（ｅ）工程は、前記半導体ウェハを前記第１定盤とは異なる第２定盤上に配置して実施する。
10. 請求項９記載の半導体装置の製造方法であって、
    前記（ｅ）工程は、前記第２定盤上で前記第１研磨液と前記第２研磨液を混合して形成された前記第３研磨液を使用する。
11. 請求項９記載の半導体装置の製造方法であって、
    前記（ｅ）工程は、予め前記第１研磨液と前記第２研磨液を混合した前記第３研磨液を使用する。
12. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程および前記（ｅ）工程は、前記半導体ウェハを第１定盤上に配置して実施する。
13. 以下の工程を備える半導体装置の製造方法：
    （ａ）半導体ウェハ上に層間絶縁膜を形成する工程；
    （ｂ）前記層間絶縁膜に溝を形成する工程；
    （ｃ）前記溝内を含む前記層間絶縁膜上にタングステン膜を形成する工程；
    （ｄ）前記層間絶縁膜の一部および前記タングステン膜を前記半導体ウェハと研磨パッドの間に研磨液を流しながら研磨する工程；
    ここで、前記研磨液は、前記層間絶縁膜の研磨速度に対する前記タングステン膜の研磨速度の比を示す選択比が０．７以上１．５以下である。
14. 請求項１３記載の半導体装置の製造方法であって、
    前記研磨液は、前記層間絶縁膜の研磨速度に対する前記タングステン膜の研磨速度の比を示す選択比が０．９以上１．２以下である。
15. 請求項１３記載の半導体装置の製造方法であって、
    前記層間絶縁膜は、酸化シリコン膜を含む。
16. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、前記層間絶縁膜上に形成されている前記タングステン膜の膜厚が７０ｎｍ以下になった時点で研磨を終了する。
17. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、前記層間絶縁膜上に形成されている前記タングステン膜の膜厚が５０ｎｍ以下になった時点で研磨を終了する。
18. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、前記層間絶縁膜上に形成されている前記タングステン膜の膜厚が３０ｎｍ以下になった時点で研磨を終了する。

Images