KR100948814B1 - 텅스텐 배선 형성용 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법 - Google Patents

텅스텐 배선 형성용 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR100948814B1
KR100948814B1 KR1020070096133A KR20070096133A KR100948814B1 KR 100948814 B1 KR100948814 B1 KR 100948814B1 KR 1020070096133 A KR1020070096133 A KR 1020070096133A KR 20070096133 A KR20070096133 A KR 20070096133A KR 100948814 B1 KR100948814 B1 KR 100948814B1
Authority
KR
South Korea
Prior art keywords
tungsten
slurry
polishing
insulating film
polishing rate
Prior art date
Application number
KR1020070096133A
Other languages
English (en)
Other versions
KR20080028790A (ko
Inventor
김석주
박휴범
양기홍
진규안
Original Assignee
테크노세미켐 주식회사
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테크노세미켐 주식회사, 주식회사 하이닉스반도체 filed Critical 테크노세미켐 주식회사
Priority to US11/862,443 priority Critical patent/US20080096385A1/en
Publication of KR20080028790A publication Critical patent/KR20080028790A/ko
Application granted granted Critical
Publication of KR100948814B1 publication Critical patent/KR100948814B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1454Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463Aqueous liquid suspensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 텅스텐 배선 형성용 슬러리 조성물 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로 절연막 상에 증착된 텅스텐 막을 포함하는 기판을 텅스텐/절연막의 연마 속도비가 30 이상인 슬러리를 이용하여 1차 연마한 다음, 실리카 연마제와 알코올계 유기 화합물 및 착화제를 함유하는 절연막/텅스텐의 연마 속도비가 3 이상인 본 발명의 역선택비 슬러리를 이용하여 2차 연마하는 두 단계 연마 공정을 포함함으로써, 반도체 기판 상의 텅스텐 배선의 두께 편차를 감소시켜 최종 생산 수율을 향상시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
텅스텐, 2단계, 화학기계적 연마, 디싱, 에로젼

Description

텅스텐 배선 형성용 슬러리 조성물 및 이를 이용한 반도체 소자의 제조 방법{A Slurry Composition for Forming Tungsten Line and Method for Manufacturing Semiconductor Device Using the Same}
본 발명은 텅스텐 배선 형성용 슬러리 조성물 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 크기가 점점 축소되고 금속 배선층의 수가 점점 증가되어 감에 따라, 각 층에서의 표면 불규칙성은 다음 층으로 전사되어 최하층 표면의 굴곡도는 더욱 가중된다. 이러한 굴곡은 다음 단계에서 원하는 형상을 형성하기가 거의 불가능할 정도로 심각한 영향을 미칠 수 있다.
따라서 반도체 소자의 수율을 향상시키기 위해서는 소자가 고집적화되어 감에 따라 반도체 제조 공정 중에 배선 저항 편차를 최소화하기 위해 여러 공정 단계 시 발생하는 불규칙한 표면의 굴곡을 제거하는 평탄화 공정이 필수적으로 사용되고 있다.
평탄화 방법으로는 증착 균일도가 높은 SOG(Spin On Glass)을 증착하는 방 법, BPSG(boro-phospho silicate glass)막을 증착한 다음 리플로우(reflow)시키는 방법, 막 형성 후 에치-백 공정 또는 화학기계적 연마(Chemical Mechanical Polishing; 이하 CMP라 칭함) 공정을 수행하는 방법 등이 있다. 이들 가운데 CMP 방법은 전술한 리플로우 공정이나 에치-백 공정으로 달성할 수 없는 넓은 공간의 글로벌(global) 평탄화 공정을 달성할 수 있기 때문에 매우 효과적인 평탄화 기술로 평가되어 사용되고 있다.
CMP 공정은 회전하는 연마 패드와 기판이 직접적으로 가압 접촉되는 계면에 연마용 슬러리가 제공되면서 수행된다. 즉, 기판 표면이 슬러리가 도포된 연마 패드에 의해 기계적 및 화학적으로 연마되어 평탄화 된다. 이때, 슬러리의 조성물에 의해 연마 속도, 연마 표면의 결함, 디싱 및 에로젼 등의 연마 특성이 달라진다.
CMP 공정은 오래전부터 실리콘산화막, 실리콘질화막 등 유전체의 평탄화에 성공적으로 적용되어 왔으며, 텅스텐(W), 알루미늄(Al), 구리(Cu)등의 금속막에 대한 평탄화 공정에도 활발하게 적용되고 있다.
텅스텐을 포함하는 금속막에 대한 연마 조성물로는 대한민국 특허출원 제2002-7009918호 (WO 2001/57150)에 알루미나 연마제를 함유하는 선택적 텅스텐 연마슬러리를 개시하고 있는데, 알루미나를 연마제로 이용할 경우 분산성이 낮은 문제점을 지니고 있기 때문에, 이를 개선하기 위해 실란올이 첨가된 연마조성물을 개시한다. 대한민국 특허출원 제2004-7011428호 (WO 2003/62337)는 과산화수소, 페로시안화물, 중크롬산염 등 1차 산화제를 포함하면서, 추가적으로 정적 에칭속도를 감소시키기 위해 브롬산염, 염소산염 및 요오드산염 등으로 이루어진 2차 산화제를 포함하는 텅스텐 연마슬러리를 개시하고 있으며, 요오드산염을 이용하는 경우 스크래치를 초래할 수 있는 텅스텐 산화물을 제거하기 위해 알루미나 연마제가 필요함을 설명하고 있다. 대한민국 특허출원 제1998-0702220호 (WO 1998/04646)는 금속과 유전물질의 시차 제거를 위하여 0.5~20 중량%의 선택적 산화 및 환원물질을 포함하는 화학기계적 연마슬러리를 개시하고 있다.
그러나 텅스텐용 슬러리는 연마 공정 후 텅스텐 라인 패턴이 밀집된 영역에서 에로젼이 필연적으로 발생하는 문제점이 있다. 즉, 피식각층(1) 상에 질화막(3) 및 산화막(5)과 같은 절연막을 증착하고, 상기 절연막에 금속 배선 형성용 패턴(미도시)을 형성한 다음, 티타늄(Ti)계 확산방지막과 텅스텐(7) 막이 순차적으로 형성된 반도체 기판을 텅스텐에 대한 연마속도가 높은 슬러리를 사용하여 연마하는 경우, 텅스텐막과 절연막의 연마속도의 차이에 의해 기판 표면에 디싱 및 에로젼(9)이 심하게 발생된다(도 1 참조). 이때, 디싱은 연마 공정 후 패턴 안쪽이 과연마되어 오목하게 패이는 현상을 의미하며, 에로젼은 금속 배선 패턴 영역과 금속 배선 패턴이 형성되지 않은 절연막 영역 사이의 단차 발생 정도를 의미한다.
본 발명은 텅스텐 배선을 형성하는 다마신(damascene) 공정에서 절연막 상의 텅스텐을 연마할 때 발생하는 디싱 및 에로젼을 효과적으로 개선할 수 있는 텅스텐 배선 형성용 슬러리 조성물 및 상기 슬러리를 이용한 두 단계 연마 공정을 포함하는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
먼저, 본 발명은 절연막/텅스텐막의 연마 속도비가 크고, 분산성이 우수하여 스크래치 발생 정도가 낮을 뿐만 아니라, 이전 연마 단계에서 발생한 디싱 및 에로젼 제거 효과가 우수한 텅스텐 배선 형성용 슬러리를 제공하는 것을 목적으로 한다.
또한, 본 발명에서는 텅스텐에 대한 연마 속도가 빠른 슬러리를 이용한 1차 연마단계 및 절연막에 대한 연마 속도가 빠른 본 발명의 역선택적(reverse selective) 슬러리를 이용한 2차 연마단계를 포함하는 텅스텐 배선형성을 위한 화학기계적 연마방법 및 이를 이용한 텅스텐 배선을 형성하는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 실리카 연마제와 알코올계 유기화합물 및 아미노산계 착화제를 함유한 절연막 : 텅스텐의 연마 속도비는 3~500 :1 인 텅스텐 배선 형성용 슬러리 조성물을 제공한다.
또한, 본 발명에서는 패턴 형성된 절연막 상에 증착된 텅스텐 막을 포함하는 기판을 텅스텐/절연막 연마속도비가 30 이상인 1차 슬러리로 연마(CMP)하는 제1 연마 단계; 및 상기 1차 슬러리로 연마 후 절연막/텅스텐 연마속도비가 3 이상인 2차 슬러리로 연마(CMP)하는 제2 연마 단계;를 포함하는 텅스텐 배선 형성을 위한 화학기계적 연마 방법을 제공한다.
또한, 본 발명에서는 기판 상에 형성된 절연막 상에 배선 형성용 트랜치를 형성하는 단계; 상기 트랜치를 포함하는 절연막 전면에 텅스텐막을 증착하는 단계; 텅스텐/절연막의 연마 속도비가 30 이상인 제1 슬러리를 이용하여 절연막이 노출 될 때까지 텅스텐막을 1차 연마하는 단계; 및 절연막/텅스텐의 연마 속도비가 3 이상인 본 발명의 슬러리를 이용하여 노출된 절연막 및 텅스텐막을 2차 연마하여 평탄화하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다. 이때, 상기 방법에 의해 텅스텐 플러그 또는 텅스텐 패턴 등의 텅스텐 배선이 형성된다.
상기 방법에서 1차 연마 공정 시에 절연막에 대한 연마 속도비는 느린 반면, 텅스텐에 대한 연마 속도비가 높은 슬러리를 사용하기 때문에, 절연막이 노출되면 연마 공정을 바로 정지시킬 수 있다. 하지만, 텅스텐 배선 상부에 디싱 및 에로젼이 발생한다. 이어서, 상기 2차 연마 공정 시에 절연막에 대한 연마 속도가 높은 본 발명의 역선택적 슬러리를 사용함으로써 1차 연마 시에 발생한 디싱 및 에로젼을 제거하여 기판을 평탄화할 수 있다.
이하 본 발명을 상세히 설명한다.
우선, 본 발명에서는 산화제나 촉매를 사용하지 않는 대신, 실리카 연마제 와, 착화제 및 알코올계 유기화합물을 포함하는 텅스텐 배선 형성용 슬러리를 제공한다. 이때, 본 발명의 텅스텐 배선 형성용 슬러리는 용매로 잔량의 증류수 또는 초순수를 더 포함할 수 있다.
상기 실리카 연마제는 발연 실리카(fumed silica) 또는 콜로이드 실리카(colloidal silica)를 모두 사용할 수 있다. 상기 발연 실리카의 경우 50 내지 400m2/g, 보다 바람직하게는 70 내지 200m2/g의 비표면적을 가지며, 슬러리 내 2차 입경은 70 내지 250nm, 보다 바람직하게는 100 내지 170nm이다. 만약, 상기 실리카 입경이 250nm를 초과하는 경우에는 스크래치를 유발할 수 있고, 실리카 입경이 70nm 미만일 경우에는 연마속도가 저하되는 문제점이 있다.
상기 콜로이드 실리카의 1차 입경은 10 내지 200nm, 보다 바람직하게는 30 내지 120nm이다. 만약, 상기 실리카 입경이 200nm를 초과하는 경우에는 스크래치를 유발할 수 있고, 입경이 10nm 미만일 경우에는 연마속도가 저하되는 문제점이 있다.
상기 연마제가 발연 실리카 연마제인 경우 슬러리 전체 중량에 대해 1 내지 20 중량%, 바람직하게는 2 내지 12중량%로 포함된다. 상기 연마제가 콜로이드 실리카 연마제인 경우 슬러리 전체 중량에 대해 1 내지 20 중량%, 보다 바람직하게는 5 내지 15중량%로 포함된다. 상기 연마제 함량이 1중량% 미만인 경우에는 연마속도가 저하되고, 그 함량이 20중량%를 초과하는 경우에는 스크래치를 유발할 수 있다.
상기 착화제는 WOx형 음이온을 안정화시켜 기판 상에 재부착하는 것을 방지 하는 기능을 하는 것으로 글리신, 알라닌, 발린, 아스파르트산(aspartic acid), 글루탐산 및 이들의 혼합물과 같은 아미노산계 착화제를 사용할 수 있다.
상기 착화제 함량은 슬러리 전체 중량에 대하여 0.001 내지 1.0중량%인 것이 바람직하며, 0.005 내지 0.2중량%가 더욱 바람직하다. 상기 착화제 함량이 0.001중량% 미만인 경우에는 WOx형 음이온의 재부착 방지 기능이 미미하고, 상기 함량이 1.0중량%를 초과하여 많은 경우에는 슬러리의 분산성이 나빠질 수 있다.
또한, 상기 알코올계 유기화합물은 피연마면에 연마 입자가 부착되거나, 스크래치의 발생을 억제하는 역할을 하며, 발연 실리카의 웨팅(wetting)을 도와 슬러리 내에서의 분산성을 향상시키는 역할을 한다. 상기 알코올계 유기화합물로는 직쇄 혹은 측쇄의 탄소 가지에 히드록시기(OH)가 1개 이상 포함된 화합물을 모두 사용할 수 있는데, 예컨대 메탄올, 에탄올, 프로판올, 부탄올, 펜탄올, 에틸렌글리콜, 프로필렌글리콜, 부탄디올, 글리세린, 트레이톨(threitol), 자이리톨, 솔비톨 및 이들이 혼합물을 들 수 있다.
상기 알코올계 유기화합물의 함량은 슬러리 전체 중량에 대하여 0.005 내지 3.0중량%인 것이 바람직하며, 0.01 내지 0.5중량%가 더욱 바람직하다. 그 함량이 0.005중량% 미만인 경우에는 슬러리에 의해 발생하는 스크래치 조절 기능이 미미하고, 3.0중량%를 초과하는 경우에는 슬러리의 분산성이 나빠지는 문제점이 발생할 수 있다.
본 발명에 따른 텅스텐 배선 형성용 슬러리의 pH는 연마제에 따라 분산 안정성 및 적정한 연마속도를 내기 위해 조절되는 것이 바람직하다. 예를 들면, 발연 실리카 연마제의 경우에는 분산안정성 및 적정한 연마속도를 내기 위해 pH 8 내지 12, 보다 바람직하게는 9 내지 12의 염기성을 유지한다. 반면, 콜로이드 실리카 연마제를 사용하는 경우는 상기 염기성 조건 외에 추가로 산성에서도 사용이 가능하기 때문에, 바람직하게는 pH 1 내지 12, 보다 바람직하게는 pH 1 내지 4 또는 9 내지 12로 유지한다. 이때, 본 발명의 텅스텐 배선 형성용 슬러리는 pH를 조절하기 위하여 무기산이나 유기산 그리고 수산화 금속류 및 아민계 염기와 같은 pH 조절제를 사용할 수 있는데, 예를 들면 HNO3나 KOH를 들 수 있다.
또한, 본 발명의 텅스텐 배선 형성용 슬러리의 절연막 : 텅스텐 연마 속도비는 3~500 : 1, 바람직하게는 3~100 : 1, 더욱 바람직하게 3~70 :1, 더 더욱 바람직하게 3~20 :1이다. 이때, 절연막에 대한 연마속도는 100 Å/min 내지 5000 Å/min 인 것이 바람직하며, 300Å/min 내지 3000Å/min인 것이 더욱 바람직하다. 만약, 상기 절연막에 대한 연마속도비가 3보다 낮으면 기판 표면에 형성된 에로젼을 제거하기 어렵고, 패턴의 밀도에 따른 연마 속도 차이가 증가되어 연마된 기판의 균일한 특성을 얻기 어렵다. 반면, 절연막에 대한 연마속도비가 500보다 높으면 연마 시간을 적절하게 조절하기가 어렵다. 또한, 상기 연마 속도비 조건을 만족한다고 하더라도 절연막에 대한 연마 속도가 100Å/min 미만인 경우에는 공정 시간이 지나치게 길어져서 경제성이 떨어지고, 절연막 연마 속도가 5000Å/min을 초과하는 경우에는 적절한 종말점을 선정하기 어려워 절연막이 과연마되는 문제점이 발생할 수 있다.
이와 같이 제조된 본 발명의 슬러리는 분산성이 우수하여 거대 입자 개수가 적으므로, 연마 공정 시에 스크래치 발생을 감소시킬 수 있고, 따라서 최종 소자 생산 수율을 향상시킬 수 있다.
또한, 본 발명에서는 패턴 형성된 절연막 상에 증착된 텅스텐 막을 포함하는 기판을 텅스텐/절연막 연마속도비가 30 이상인 1차 슬러리로 연마(CMP)하는 제1 연마 단계; 및 상기 1차 슬러리로 연마 후 절연막/텅스텐 연마속도비가 3 이상인 2차 슬러리로 연마(CMP)하는 제2 연마 단계;를 포함하는 텅스텐 배선 형성을 위한 화학기계적 연마 방법을 제공한다.
또한, 본 발명에서는
기판 상에 형성된 절연막 상에 배선 형성용 트랜치를 형성하는 단계;
상기 트랜치를 포함하는 절연막 전면에 텅스텐막을 증착하는 단계;
상기 절연막이 노출될 때까지 텅스텐/절연막의 연마 속도비가 30 이상인 제1 슬러리를 이용하여 텅스텐 막을 1차 연마하는 단계; 및
절연막/텅스텐의 연마 속도비가 3 이상인 본 발명의 슬러리를 이용하여 노출된 절연막 및 텅스텐막을 2차 연마하여 평탄화하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
이러한 본 발명의 방법에 의해 텅스텐 플러그 및 텅스텐 패턴 등의 텅스텐 배선이 형성된다.
본 발명의 2단계 화학기계적 연마 방법을 포함하는 반도체 소자의 제조 방법을 도 2a 내지 도 2c를 이용하여 상세히 설명한다.
 도 2a를 참조하면, 기판(미도시)의 피식각층(21) 상부에 제1 절연막(23) 및 제2 절연막(25)을 순차적으로 증착한 다음, 상기 제1 절연막, 제2 절연막 및 피식각층의 소정 영역을 식각하여 텅스텐 라인 패턴 형성용 트랜치(미도시)를 형성한다. 트랜치를 포함하는 산화막 전면에 텅스텐 막(27)을 증착한다.
상기 제1 및 제2 절연막은 절연 특성을 가지는 층간 절연막으로서, 예를 들면 제1 절연막은 질화막을 사용하고, 제2 절연막은 실리콘산화막을 사용할 수 있다. 이때 상기 실리콘 산화막은 통상적으로 플라즈마-증진 화학기상증착(PECVD)법을 이용하여 제조된 실리콘산화막 또는 고밀도 플라즈마 화학기상증착(HDP CVD)법을 이용하여 제조된 실리콘산화막을 사용한다.
상기 텅스텐 막 (27) 증착 전에 제2 절연막(25) 상부에 Ti, TiN 등 Ti계 막 또는 Ti/TiN 복합막을 이용한 확산방지막(미도시)을 더 구비할 수 있다.
도 2b는 상기 제2 절연막(25)이 노출될 때까지 텅스텐 막(27)을 1차 연마한 결과물을 도시한다.
상기 1차 연마 공정 시에 사용되는 제1 슬러리는 통상적으로 시판되고 있는 슬러리 중에서 텅스텐 : 절연막 연마속도비가 30:1 이상, 30~ 100:1이며, 텅스텐의 연마속도가 2,000Å/min이상 10,000Å/min이하인 조건을 만족하는 슬러리면 특별히 제한하지 않는다.
제1 슬러리의 텅스텐/절연막 연마속도비가 30이상이 되어야 절연막이 노출될 때 1차 연마 공정을 멈출 수 있으며, 통상의 연마조건에서는 바람직한 텅스텐/절연막 연마속도비는 30 내지 100이다. 또한, 상기 텅스텐 연마속도가 2,000Å/min미만 인 경우에는 연마속도가 너무 낮아 공정시간이 길어지므로 경제성이 저하되고, 연마속도가 10000Å/min이상일 경우는 텅스텐의 연마속도가 너무 빨라 기판 표면에 에로젼이 크게 발생하거나 연마공정을 안정적으로 유지하기 어렵다. 상기 1차 연마단계의 종말점을 검지하기 위해서는 종말점 검출 시스템(EPD(end point detection) system)을 사용할 수 있으며, 가장 일반적인 것으로는 모터 전류 EPD 시스템(Motor Current EPD system)을 들 수 있다.
본 발명에서는 상기 텅스텐에 대해 고선택성을 가지는 제1 슬러리로, 예를 들어 발연 실리카 연마제와, 산화제인 과산화수소수와 질산철 촉매를 포함하는 pH 2의 산성 슬러리(Cabot corp. 제조, SSW-2000)를 사용한다. 상기 슬러리는 텅스텐 연마속도가 약 4000Å/min이며, 텅스텐/절연막 연마 선택비가 약 70이다.
이때, 1차 연마 공정에서 발생한 디싱 및 에로젼을 제거하기 위한 목적으로, 도 2c는 절연막/텅스텐 연마속도비가 3 이상 500이하인 본 발명의 역선택성 텅스텐 슬러리(reverse-selective tungsten slurry)를 이용하여 노출된 제2 절연막(25) 및 텅스텐 막(27) 전면을 2차 연마하여 평탄화한 결과물을 도시한다. 본 발명에서 디싱은 연마 공정 후 패턴 안쪽이 과연마되어 오목하게 패이는 현상을 의미하며, 에로젼은 텅스텐 배선 패턴 밀집 영역과 배선 패턴이 형성되지 않은 절연막 영역 사이의 단차 발생 정도를 의미한다.
바람직하게 본 발명의 텅스텐 배선 형성용 슬러리 조성물은 pH 9 내지 12이고, 슬러리 내 2차 입경이 100 내지 170nm인 발연 실리카 2 내지 12중량%, 알코올계 유기화합물 0.01 내지 0.5중량% 및 착화제 0.005 내지 0.2중량%를 함유하는 슬 러리를 사용하거나, pH 1 내지 4 또는 9 내지 12이고, 1차 입경이 30 내지 120nm인 콜로이드 실리카 5 내지 15중량%, 알코올계 유기화합물 0.01 내지 0.5중량% 및 착화제 0.005 내지 0.2중량%를 함유하는 슬러리를 사용한다.
그 결과, 우수한 평탄도를 가지는 텅스텐 라인 패턴을 형성할 수 있다.
결론적으로, 본 발명의 방법은 1차 연마 공정 시에 텅스텐의 연마속도는 높고 절연막의 연마속도는 낮은 텅스텐에 대해 고선택성을 가지는 슬러리를 사용하기 때문에, 텅스텐막 만 연마되고, 절연막은 거의 연마되지 않는다. 그 결과, 절연막이 노출되는 즉시 1차 연마 공정은 정지된다. 이때, 노출된 절연막과 텅스텐 배선의 표면상에 발생하는 디싱 등의 국부적인 단차는 본 발명의 텅스텐 배선 형성용 슬러리를 이용한 2차 연마 공정으로 효과적으로 제거할 수 있으므로, 기판 전반에 걸쳐 균일도(uniformity)를 향상시킬 수 있다(도 3 참조).
즉, 본 발명의 텅스텐 배선 형성용 슬러리를 이용한 2 단계 연마 방법은 디싱 및 에로젼 제거 효과가 우수하여 스크래치 발생 없이 기판의 우수한 평탄도를 달성할 수 있다. 더욱이, 텅스텐 배선의 두께 편차를 줄여주어 텅스텐 배선의 저항 편차를 감소시킨다. 그 결과, 후속 공정 마진을 증가시켜 반도체 소자의 생산 수율을 향상시킬 수 있다.
본 발명에 따른 텅스텐 배선 형성용 슬러리는 분산성이 우수하여 연마 공정 시에 스크래치 발생을 감소시킬 수 있으며, 이를 이용한 2단계 연마 방법에 의해 디싱 및 에로젼 유발이 방지된 평탄도가 우수한 CMP 공정을 달성 할 수 있다. 더욱이, 본 발명의 2 단계 연마 방법에 의해 텅스텐 배선의 두께 편차를 줄여주어 텅스텐 배선의 저항 편차를 감소시키는 등 공정 마진을 증가시켜 반도체 소자의 생산수율을 향상시킬 수 있다.
이하 본 발명을 실시예를 들어 더욱 상세히 설명하나 하기의 실시예가 본 발명의 범위를 한정하는 것이 아니다.
이때, 본 발명의 실시예에서 연마 특성을 관찰하기 위해 사용한 웨이퍼는 화학기상증착법(chemical vapor deposition) 텅스텐막, 플라즈마-증진 화학기상증착법(plasma-enhanced Chemical Vapor Deposition) 실리콘산화막(이하, PE-TEOS라 함), 고밀도 플라즈마(High density plasma)법으로 증착한 실리콘산화막(이하 HDP라 함)이 증착된 (주)하이닉스 제조의 평판(blanket) 웨이퍼이다.
또한, 디싱 및 에로젼의 개선 평가 실험에서 사용한 웨이퍼는 PETEOS 막에 대한 에칭공정으로 배선 패턴을 형성한 후, Ti계 확산방지막과 텅스텐막이 3000Å을 증착되어 있는 (주)하이닉스 제조의 5-4 패턴 조각 웨이퍼를 사용하였다. 또한, 디싱과 에로젼 유발 정도는 KLA-Tencor 사의 알파스텝 장비로 측정하였다.
연마 장비는 두산 디앤디 (DOOSAN DND)사의 Unipla 211과 G&P Technology사의 Poli500 CE 두 종류를 사용하였다. 이때, 두산 디앤디 장비를 사용하는 경우, 연마 패드는 롬앤드하스(Rohm&haas)사의 IC1000 패드를 사용하였다. 또한, 슬러리 공급량을 200mL/min로 하고, 연마압력은 웨이퍼 압력이 3 psi 및 리테이너 링 압력이 6psi이고, 스핀들(Spindle) 회전수 60 rpm의 연마 조건으로 평탄 웨이퍼를 연마하였다. G&P Technology사의 장비를 사용하는 경우 연마패드는 롬앤드하스사의 IC 1400을 이용하였다. 또한, Table/Head 속도를 80/80 rpm, 연마압력을 200 g/cm2, 슬러리 공급량 200 ml/min의 연마 조건으로 패턴 조각 웨이퍼를 연마하였다.
텅스텐 막 두께는 창민테크 (changmin tech.)사 제조의 4탐침(Four Point Probe) 표면저항측정기를 이용하여 면저항 측정후 두께로 환산하여 계산하였고, PE-TEOS 및 HDP 막 두께는 Kmac사의 Spectra Thick 4000으로 측정하였다.
1차 연마 공정 시에 사용하는 제1 슬러리는 발연 실리카 연마제와, 과산화수소수 및 질산철 촉매를 함유하고, 텅스텐/절연막 연마 선택비가 약 70이되, 텅스텐 연마속도는 4000Å/min인 카봇사의 슬러리(SSW-2000)를 사용하였다.
본 발명의 슬러리는 콜로이드 실리카 또는 발연실리카 연마제와, 글리세린 및 글리신을 선택적으로 포함하는 슬러리를 사용하였는데, 상기 콜로이드 실리카는 에이스하이텍 (ACEHITECH)사 제조의 제품(1차 입경 : 45nm 및 80nm)을 희석하여 사용하였고, 상기 발연 실리카는 데구사(DEGUSA)사 제품(1차 입경 : 20nm)을 분산시켜 사용하였다.
실시예 1. 본 발명의 슬러리 조성물 제조 및 연마 특성
하기 표 1의 비율에 따라 초순수에 연마제인 발연 실리카를 응집하지 않도록 교반하면서 첨가하고, pH를 변화시킨 본 발명의 슬러리를 제조하였다. 제조된 슬러리 내 발연실리카의 2차 평균 입경은 140nm였다. 상기 얻어진 슬러리를 이용하여 평탄 웨이퍼((주) 하이닉스 제조)를 연마한 결과 하기 표 1과 같은 텅스텐에 대한 절연막(PETEOS막)의 연마 속도비를 얻었다. 이때, 상기 연마 속도비는 두산 디앤디 연마 장비를 이용하여 평가하였다.
[표 1]
Figure 112007068471917-pat00001
상기 표 1의 결과를 살펴보면, 선택비(PETEOS/W)가 3 이상의 결과를 나타내었으며, 발연실리카는 산성보다는 염기성 슬러리에서 연마선택비 차이가 더 높게 나타나는 것을 알 수 있으므로, 본 발명의 텅스텐 배선 형성용 슬러리로 적용 가능하다.
또한, 상기 발연 실리카를 5.7 중량%로 함유하는 pH 10.9의 슬러리를 이용하여 평탄 웨이퍼를 연마한 다음, 광학현미경 및 TEM 분석한 결과 에로젼이나 디싱 등의 결함이 발생하지 않았음을 확인할 수 있었다(도 4a 및 4b 참조).
실시예 2. 본 발명의 슬러리 조성물 제조 및 연마 특성
하기 표 2의 비율에 따라 초순수에 연마제인 콜로이드 실리카와 알코올계 유기화합물인 메탄올(0.05중량%)을 응집하지 않도록 교반하면서 첨가한 다음, pH를 변화시킨 본 발명의 슬러리를 제조하였다. 상기 얻어진 슬러리를 이용하여 평탄 웨이퍼((주) 하이닉스 제조)를 연마한 결과 하기 표 2와 같은 텅스텐에 대한 절연막(PETEOS막)의 연마 속도비를 얻었다. 이때, 상기 연마 속도비는 G&P Technology사 연마 장비를 이용하여 평가하였다.
[표 2]
Figure 112007068471917-pat00002
상기 표 2의 결과를 살펴보면, 콜로이드 실리카는 산성 및 염기성 슬러리 모두에서 10 이상의 연마선택비를 보였으므로, 본 발명의 텅스텐 배선 형성용 슬러리로 적용 가능하다.
실시예 3. 본 발명의 슬러리 조성물 제조 및 연마 특성
하기 표 3의 비율에 따라 초순수에 연마제인 발연 실리카와 착화제인 글리신(0.04중량%)을 응집하지 않도록 교반하면서 첨가한 다음, pH를 변화시킨 본 발명의 슬러리를 제조하였다. 슬러리 내 발연실리카 2차 입경은 평균 140nm였다. 상기 얻어진 슬러리를 이용하여 평탄 웨이퍼((주) 하이닉스 제조)를 연마한 결과 하기 표 3과 같은 텅스텐에 대한 절연막(PETEOS막)의 연마 속도비를 얻었다. 이때, 상기 연마 속도비는 두산디앤디사 연마 장비를 이용하여 평가하였다.
[표 3]
Figure 112007068471917-pat00003
실시예 4. 본 발명의 슬러리 조성물 제조 및 연마 특성
하기 표 4의 비율에 따라 초순수에 연마제인 발연 실리카와 착화제인 글리신 및 알코올계 화합물을 응집하지 않도록 교반하면서 첨가하여, 슬러리 내 발연실리카 2차 입경이 평균 140nm인 슬러리를 제조하였다. 상기 얻어진 슬러리를 이용하여 평판 웨이퍼((주) 하이닉스 제조)를 연마한 결과 하기 표 4와 같은 텅스텐에 대한 절연막(PETEOS막)의 연마 속도비를 얻었다. 이때, 상기 연마 속도비는 두산디앤디 사 연마 장비를 이용하여 평가하였다.
[표 4]
Figure 112007068471917-pat00004
실시예 5. 본 발명의 슬러리 조성물 제조 및 연마 특성
하기 표 5의 비율에 따라 초순수에 연마제인 1차 입경이 평균 20nm인 발연 실리카 및 착화제인 글리신(0.02wt%)을 응집하지 않도록 교반하면서 첨가한 다음, 교반하면서 pH가 10.9로 유지되도록 본 발명의 슬러리를 제조하였다. 제조된 슬러리 내 발연실리카 2차 입경은 평균 140nm였다. 상기 얻어진 슬러리를 이용하여 평탄 웨이퍼((주) 하이닉스 제조)를 두산 디앤디 장비로 연마한 결과 하기 표 5와 같은 텅스텐에 대한 절연막(PETEOS막과 HDP막)의 연마 속도비를 얻었다.
[표 5]
Figure 112007068471917-pat00005
상기 표 5의 결과로부터 발연실리카의 함량 변화로도 실리콘 산화막의 연마속도 및 선택비를 조절할 수 있는 것을 알 수 있으며, 실리콘산화막에 대한 연마속도는 400 ~ 1600Å/min로 적절한 연마 속도를 나타내었다.
        
실시예 6. 본 발명의 텅스텐 배선 형성용 슬러리의 디싱 에로젼 개선 평가
5-4 패턴 웨이퍼((주) 하이닉스 제조)를 텅스텐에 대해 고선택성을 가지는 제1 슬러리(카봇사 제조 (SSW-2000)로 1차 연마하고, 30% 추가 과연마(overpolishing)하였다. 상기 실시예 4의 발연 실리카 5.0 중량% + 글리세린 0.06 중량% + 글리신 0.02중량%를 포함하는 슬러리를 이용하여 상기 결과물을 2차 연마하였다.
연마 공정 시간에 따른 텅스텐 라인 패턴 상에 발생하는 디싱 및 에로젼 정 도를 G&P사 장비를 사용하여 평가하였으며, 그 결과를 도 5a 및 도 5b에 나타내었다. 
도 5a는 텅스텐 라인 패턴에 대한 평가 결과로서, 텅스텐과 산화막의 패턴 폭은 200nm, 220nm, 250nm, 300nm로 각각 동일하며, 도 5a를 살펴보면, 연마 시간이 0초인 경우는 1차 연마를 완결하고 바로 측정된 에로젼 값이다. 그리고 1차 연마 후 생성된 에로젼이 2차 연마 시간이 경과할수록 감소하는 것을 알 수 있으며, 약 70초 연마 시에는 에로젼이 가장 낮은 것을 알 수 있다.
도 5b는 플러그 패턴에 대한 평가 결과로서, 텅스텐과 산화막이 패턴 폭은 250nm, 300nm, 350nm 및 500nm로 각각 동일하다. 도 5b를 살펴보면, 연마 시간이 0초인 경우는 1차 연마를 완결하고 바로 측정된 에로젼 값이다. 그리고 1차 연마 후 생성된 에로젼이 2차 연마 시간에 따라 감소하되, 약 70초 연마 시에 에로젼이 가장 낮은 것을 알 수 있다.
즉, 두가지 패턴에 대한 평가 결과를 보면 모두 2차 연마 시간에 따라 에로젼이 감소하는 것을 알 수 있다. 이는 실리콘산화막의 연마속도가 텅스텐의 연마속도에 비해 높아 산화막이 보다 빠르게 제거되면서 에로젼이 감소되는 것을 나타낸다. 따라서 적절한 연마시간을 선택하면 1차 연마에서 발생한 에로젼을 최소화시킬 수 있다. 본 평가의 경우는 패턴 종류에 따라 적절한 연마시간이 다르나 약 70초로 판단할 수 있다.
도 1은 종래 방법에 따라 형성된 텅스텐 배선에 대한 투과 전자 현미경(Transmission electron microscope; TEM) 사진이다
도 2a 내지 도 2c는 본 발명에 따른 두 단계 연마 방법의 공정 개략도이다.
도 3은 본 발명의 두 단계 연마 방법에 의해 감소된 디싱 정도를 도시한 그래프이다.
도 4a는 본 발명에 따라 형성된 텅스텐 배선 상부에 대한 광학현미경 사진이다.
도 4b는 본 발명에 따라 형성된 텅스텐 배선에 대한 TEM 사진이다.
도 5a는 2차 연마 공정 시간에 따른 텅스텐 배선 상부의 에로젼 감소 정도를 측정한 그래프이다.
도 5b는 2차 연마 공정 시간에 따른 텅스텐 플러그 패턴 상부의 에로젼 감소 정도를 측정한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 21: 피식각층 3, 23: 질화막
5, 25: 산화막 7, 27: 텅스텐
9: 디싱

Claims (26)

  1. 2차 입경이 70 내지 250nm인 발연실리카 및
    착화제, 알코올계 유기화합물 및 이들의 혼합물로부터 선택된 첨가제를 포함하며, pH가 8 내지 12이며, 절연막 : 텅스텐 연마 속도비가 3~500 :1 인 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  2. 1차 입경이 30 내지 120nm인 콜로이드 실리카 및
    착화제, 알콜계 유기화합물 및 이들의 혼합물로부터 선택된 첨가제를 포함하며, pH가 1 내지 4 또는 9 내지 12이며, 절연막 : 텅스텐 연마 속도비가 3~500 :1인 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  3. 삭제
  4. 제 1항 또는 제 2항에 있어서,
    상기 발연실리카 또는 콜로이드 실리카는 슬러리 전체 중량에 대해 1 내지 20 중량%로 포함되는 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  5. 제 1항 또는 제 2항에 있어서,
    상기 착화제는 글리신, 알라닌, 발린, 아스파트산, 글루탐산 및 이들의 혼합물로부터 선택되는 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  6. 제 1항 또는 제 2항에 있어서,
    상기 착화제는 슬러리 전체 중량에 대하여 0.001 내지 1.0중량%로 포함되는 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  7. 제 1항 또는 제 2항에 있어서,
    상기 알코올계 유기화합물은 메탄올, 에탄올, 프로판올, 부탄올, 펜탄올, 에틸렌글리콜, 프로필렌글리콜, 부탄디올, 글리세린, 트레이톨(threitol), 자이리톨, 솔비톨 및 이들이 혼합물로부터 선택되는 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  8. 제 1항 또는 제 2항에 있어서,
    상기 알코올계 유기화합물은 슬러리 전체 중량에 대하여 0.005 내지 3.0중량%로 포함되는 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  9. 삭제
  10. 삭제
  11. 제 1항 또는 제 2항에 있어서,
    상기 슬러리는 pH 조절제를 더 포함하는 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  12. 삭제
  13. 제 1항 또는 제 2항에 있어서,
    상기 슬러리의 절연막 : 텅스텐 연마 속도비는 3~100 : 1인 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  14. 제 13항에 있어서,
    상기 슬러리의 절연막 : 텅스텐 연마 속도비는 3~70 :1 인 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  15. 제 1항 또는 제 2항에 있어서,
    상기 슬러리의 절연막에 대한 연마속도는 100Å/min 내지 5000Å/min인 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  16. 제 13항에 있어서,
    상기 슬러리는 2차 입경이 100 내지 170nm인 발연실리카 2 내지 12중량%, 알콜계 유기화합물 0.01 내지 0.5중량%, 착화제 0.005 내지 0.2중량% 및 잔량의 물을 함유하며 pH가 8 내지 12인 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  17. 제 13항에 있어서,
    상기 슬러리는 1차 입경이 30 내지 120nm인 콜로이드 실리카 5 내지 15중량%, 알콜계 유기화합물 0.01 내지 0.5중량%, 착화제 0.005 내지 0.2중량% 및 잔량의 물을 함유하며 pH가 1 내지12인 것을 특징으로 하는 텅스텐 배선 형성용 2차 슬러리.
  18. 기판 상에 형성된 절연막 상에 배선 형성용 트랜치를 형성하는 단계
    상기 트랜치를 포함하는 절연막 전면에 텅스텐막을 증착하는 단계
    상기 절연막이 노출될 때까지 텅스텐/절연막의 연마 속도비가 30 이상인 제1 슬러리를 이용하여 텅스텐 막을 1차 연마하는 단계 및
    제 1항 또는 제 2항의 텅스텐 배선 형성용 2차 슬러리를 이용하여 상기 노출된 절연막 및 텅스텐막을 2차 연마하여 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  19. 제 18항에 있어서,
    상기 절연막은 실리콘산화막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  20. 제 18항에 있어서,
    상기 텅스텐막 증착 전에 절연막 상부에 확산방지막을 더 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  21. 제 18항에 있어서,
    상기 제1 슬러리는 텅스텐/절연막 연마속도비가 30 이상 100이하이고 텅스텐의 연마속도가 2,000Å/min이상 10,000Å/min이하인 것을 특징으로 하는 반도체 소자의 제조 방법.
  22. 제 18항에 있어서,
    상기 텅스텐 배선 형성용 슬러리는 절연막/텅스텐 연마속도비가 3 이상 500이하이고 절연막 연마속도가 연마속도가 100Å/min이상 5,000Å/min이하인 것을 특징으로 하는 반도체 소자의 제조 방법.
  23. 패턴 형성된 절연막 상에 증착된 텅스텐 막을 포함하는 기판을 텅스텐/절연막 연마속도비가 30 이상 100이하인 1차 슬러리로 연마(CMP)하는 제1 연마 단계; 및
    상기 1차 슬러리로 연마 후 절연막/텅스텐 연마속도비가 3 이상 500이하인 2차 슬러리로 연마(CMP)하는 제2 연마 단계;
    를 포함하는 텅스텐 배선 형성을 위한 화학기계적 연마 방법.
  24. 제 23 항에 있어서,
    상기 1차 슬러리의 텅스텐 연마속도는 2000Å/min 이상 10,000Å/min 이하이며, 상기 2차 슬러리의 절연막 연마속도는 100Å/min 이상 5000Å/min 이하인 것을 특징으로 하는 텅스텐 배선 형성을 위한 화학기계적 연마 방법.
  25. 제 23 항에 있어서,
    상기 2차 슬러리는 연마제로서 2차 입경이 70 내지 250nm인 발연 실리카를 슬러리 총 중량에 대하여 1 내지 20중량% 함유하고, 착화제, 알코올계 유기화합물 및 이들의 혼합물로부터 선택된 첨가제를 함유하며, pH가 8 내지 12인 것을 특징으로 하는 텅스텐 배선 형성을 위한 화학기계적 연마 방법.
  26. 제 23 항에 있어서,
    상기 2차 슬러리는 연마제로서 1차 입경이 10 내지 200nm인 콜로이드 실리카 를 슬러리 총 중량에 대하여 1 내지 20중량% 함유하고, 착화제, 알코올계 유기화합물 및 이들의 혼합물로부터 선택된 첨가제를 함유하며, pH가 1 내지 12인 것을 특징으로 하는 텅스텐 배선 형성을 위한 화학기계적 연마 방법.
KR1020070096133A 2006-09-27 2007-09-20 텅스텐 배선 형성용 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법 KR100948814B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/862,443 US20080096385A1 (en) 2006-09-27 2007-09-27 Slurry composition for forming tungsten pattern and method for manufacturing semiconductor device using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060094347 2006-09-27
KR20060094347 2006-09-27

Publications (2)

Publication Number Publication Date
KR20080028790A KR20080028790A (ko) 2008-04-01
KR100948814B1 true KR100948814B1 (ko) 2010-03-24

Family

ID=39296738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070096133A KR100948814B1 (ko) 2006-09-27 2007-09-20 텅스텐 배선 형성용 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법

Country Status (2)

Country Link
KR (1) KR100948814B1 (ko)
CN (1) CN101161748A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9567490B2 (en) 2013-12-27 2017-02-14 Ubmaterials Inc. Polishing slurry and substrate polishing method using the same
KR20170075308A (ko) 2015-12-23 2017-07-03 솔브레인 주식회사 연마 슬러리 조성물 및 이를 이용한 연마방법
US9834705B2 (en) 2015-02-27 2017-12-05 Ubmaterials Inc. Polishing slurry and method of polishing substrate using the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102477258B (zh) * 2010-11-26 2015-05-27 安集微电子(上海)有限公司 一种化学机械抛光液
WO2013024971A2 (ko) * 2011-08-16 2013-02-21 (주)유비프리시젼 텅스텐 연마용 cmp 슬러리 조성물
KR101335946B1 (ko) 2011-08-16 2013-12-04 유비머트리얼즈주식회사 텅스텐 연마용 cmp 슬러리 조성물
CN103194148B (zh) * 2013-04-23 2014-10-22 清华大学 化学机械抛光水性组合物及其用途
CN104979277B (zh) * 2014-04-11 2019-06-14 中国科学院微电子研究所 一种40nm以下尺寸的器件的化学机械平坦化的工艺方法
KR101834418B1 (ko) * 2015-10-02 2018-03-05 유비머트리얼즈주식회사 슬러리 및 이를 이용한 기판 연마 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005518089A (ja) * 2002-02-13 2005-06-16 クラリアント インターナショナル リミティド 金属基材の化学機械研磨法
JP2006049479A (ja) * 2004-08-03 2006-02-16 Nitta Haas Inc 化学的機械研磨方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4644434B2 (ja) * 2004-03-24 2011-03-02 株式会社フジミインコーポレーテッド 研磨用組成物
KR20060016498A (ko) * 2004-08-18 2006-02-22 삼성전자주식회사 슬러리 조성물, 이의 제조 방법 및 이를 이용한 가공물의연마방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005518089A (ja) * 2002-02-13 2005-06-16 クラリアント インターナショナル リミティド 金属基材の化学機械研磨法
JP2006049479A (ja) * 2004-08-03 2006-02-16 Nitta Haas Inc 化学的機械研磨方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9567490B2 (en) 2013-12-27 2017-02-14 Ubmaterials Inc. Polishing slurry and substrate polishing method using the same
US9834705B2 (en) 2015-02-27 2017-12-05 Ubmaterials Inc. Polishing slurry and method of polishing substrate using the same
KR20170075308A (ko) 2015-12-23 2017-07-03 솔브레인 주식회사 연마 슬러리 조성물 및 이를 이용한 연마방법

Also Published As

Publication number Publication date
KR20080028790A (ko) 2008-04-01
CN101161748A (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
KR100948814B1 (ko) 텅스텐 배선 형성용 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법
KR100581649B1 (ko) 금속 cmp에서 광택화를 위한 조성물 및 방법
US7842191B2 (en) CMP slurry for metallic film, polishing method and method of manufacturing semiconductor device
US20030162399A1 (en) Method, composition and apparatus for tunable selectivity during chemical mechanical polishing of metallic structures
US8641920B2 (en) Polishing composition for planarizing metal layer
US6638326B2 (en) Compositions for chemical mechanical planarization of tantalum and tantalum nitride
US20090176372A1 (en) Chemical mechanical polishing slurry and semiconductor device manufacturing method
US20100164106A1 (en) CMP Slurry Composition for Barrier Polishing for Manufacturing Copper Interconnects, Polishing Method Using the Composition, and Semiconductor Device Manufactured by the Method
JP2012231170A (ja) 金属用研磨液及び研磨方法
KR100624594B1 (ko) 반도체 장치의 제조 방법
EP1909312A1 (en) Abrasive and process for producing semiconductor integrated-circuit unit
CN108250977B (zh) 一种用于阻挡层平坦化的化学机械抛光液
US6787061B1 (en) Copper polish slurry for reduced interlayer dielectric erosion and method of using same
JP2003086548A (ja) 半導体装置の製造方法及びその研磨液
KR20100015627A (ko) 연마제 조성물 및 반도체 집적 회로 장치의 제조 방법
WO2002056351A2 (en) Polishing of semiconductor substrates
JP5319887B2 (ja) 研磨用スラリー
WO2000002235A1 (en) Method of planarizing integrated circuits
US20080096385A1 (en) Slurry composition for forming tungsten pattern and method for manufacturing semiconductor device using the same
WO2011152356A1 (ja) 研磨剤および研磨方法
JP6251765B2 (ja) 研磨スラリー及びこれを用いた基板の研磨方法
CN100468647C (zh) 研磨剂以及研磨方法
KR101882561B1 (ko) 유기막 연마용 cmp 슬러리 조성물 및 이를 이용한 연마방법
KR100770571B1 (ko) 텅스텐의 화학적 기계적 연마슬러리 조성물
WO2006047088A1 (en) Methods and compositions for chemical mechanical polishing substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130513

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160307

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 11