JP3974127B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3974127B2
JP3974127B2 JP2004258030A JP2004258030A JP3974127B2 JP 3974127 B2 JP3974127 B2 JP 3974127B2 JP 2004258030 A JP2004258030 A JP 2004258030A JP 2004258030 A JP2004258030 A JP 2004258030A JP 3974127 B2 JP3974127 B2 JP 3974127B2
Authority
JP
Japan
Prior art keywords
film
surfactant
sio
polishing
slurry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004258030A
Other languages
English (en)
Other versions
JP2005109452A (ja
Inventor
之輝 松井
学 南幅
博之 矢野
厚 重田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004258030A priority Critical patent/JP3974127B2/ja
Priority to US10/935,429 priority patent/US7700489B2/en
Priority to KR1020040072936A priority patent/KR100624594B1/ko
Publication of JP2005109452A publication Critical patent/JP2005109452A/ja
Application granted granted Critical
Publication of JP3974127B2 publication Critical patent/JP3974127B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置の製造方法に関する。さらに詳しくは、本発明は半導体装置を製造する際の平坦化工程における研磨方法に関する。
現在、多層配線プロセスにおいては、基板上に配線パターンを形成した後に絶縁膜を形成してその表面を化学的機械的研磨（以下適宜「ＣＭＰ」という。）法により平坦化する工程が多用されている。
図１（ａ）を用いて多層配線プロセスの概略を説明する。まず基板１０１上に形成された配線パターン１０２上に配線パターン１０２の保護・接着層としてのＳｉＯ２膜１０３を形成する。得られたＳｉＯ２膜１０３上にスピンオングラス（ＳＯＧ）膜１０４を塗布・埋め込む。その後得られたＳＯＧ膜１０４をＳｉＯ２膜１０３との研磨選択比が取れる条件下においてＣＭＰすることにより平坦化が行われている。
また別態様においては、図２（ａ）に示すように、配線パターン１０２が形成された基板上に配線パターン１０２の保護・接着層としてのＳｉＯ２膜１０３を形成し、得られたＳｉＯ２膜１０３をＣＭＰすることにより平坦化が行われている。
これら絶縁膜１０３、１０４のＣＭＰには、シリカあるいは酸化セリウムを研磨粒子とするスラリー、さらにこれらにアニオン性あるいはノニオン性界面活性剤を添加したスラリーを用いることが提案されている（例えば、特許文献１、２、３参照。）。
しかしながら、従来の技術には以下に挙げるように改善すべき課題が残されていた。
図１（ｂ）、１（ｃ）に示すように、例えば酸化セリウム１０５およびアニオン性界面活性剤１０８を含有するスラリーを用いて、研磨パッド１０７と基板１０１を相対的に運動させてＣＭＰを行う場合、ＳｉＯ２膜１０３に対するＳＯＧ膜１０４の研磨選択比が低いため、ＳｉＯ２膜１０３が除去され、配線パターンを傷つけてしまう傾向があった。
とくに、配線の微細化に伴い、上記ＳｉＯ２膜１０３の膜厚は薄膜化される傾向にあり、当該薄膜化ＳｉＯ２膜１０３が除去されないようにＳＯＧ膜１０４を研磨することはかなり困難であった。
また、図２（ｂ）に示すように、従来の酸化セリウム１０５およびアニオン性界面活性剤１０８を含有するスラリーを用いると研磨粒子が絶縁膜表面に残留しやすかった。
特開平１１−１８１４０３号公報 特開平１１−３２０４１８号公報 特許第３２７８５３２号
以上より本発明はＳｉＯ２膜に対してＳＯＧ膜を選択して研磨できる半導体装置の製造方法を提供することを目的とする。さらに、研磨粒子が絶縁膜表面上に残留し難い半導体装置の製造方法を提供することを目的とする。
本発明の第1の特徴は、配線パターンが形成された基板上にＳｉＯ２膜を堆積する工程と、ＳｉＯ２膜上にＳＯＧ膜を塗布する工程と、酸化セリウムおよびカチオン性界面活性剤を含むスラリーを用いて上記ＳＯＧ膜を研磨する工程と、を有する半導体装置の製造方法であることを要旨とする。
また本発明の第２の特徴は、配線パターンが形成された基板上にＳｉＯ２膜を堆積する工程と、酸化セリウムおよび疎水部が質量平均分子量５００以上のオリゴマーもしくはポリマーであるカチオン性界面活性剤を含むスラリーを用いて化学的機械的研磨法により上記ＳｉＯ２膜を研磨する工程と、を有する半導体装置の製造方法であることを要旨とする。
本発明によれば、ＳｉＯ２膜に対してＳＯＧ膜を選択して研磨できる半導体装置の製造方法が提供される。また研磨粒子が絶縁膜表面上に残留し難い半導体装置の製造方法が提供される。
以下、図面を参照して本発明の実施形態を説明する。尚、第１の実施形態において説明したと同様の部材については、同様の番号を付して説明を省略する。本発明が以下の実施形態に限定されないことはいうまでもない。
（第１の実施形態）
（堆積工程）
図３（ａ）に示すように、配線パターン２が形成されたウエハ基板１上にＳｉＯ２膜３を堆積させる。「ＳｉＯ２膜３」とは、配線パターン２表面を含む部分に堆積されるシリコン酸化膜をいう。ＳｉＯ２膜３としては、配線パターン２を良好に絶縁できかつ後に説明するＳＯＧ膜４との研磨選択比が良好なもの、即ちＳＯＧ膜４よりも研磨速度が遅いものであれば特に制限されることはない。ＳｉＯ２膜３としては、例えばテトラエトキシシラン（ＴＥＯＳ）膜、ＳｉＨ４系酸化膜を用いることができる。なかでも、ＴＥＯＳ膜を用いることが好ましい。ＴＥＯＳ膜を選んだ理由は、ステップカバレッジ性が良好で、また後に図７を用いて説明するように酸化セリウムと界面活性剤を含むスラリーを用いてＣＭＰする際に、ＳｉＯ２膜３と、ＭＳＱ膜のようなＳＯＧ膜４を良好な研磨選択比で研磨できるからである。
ＳｉＯ２膜３の形成方法としては、特に制限されることはないが、例えばテトラエトキシシラン（ＴＥＯＳ）とＯ２を用いたプラズマＣＶＤ法、テトラエトキシシラン（ＴＥＯＳ）とＯ３を用いた常圧ＣＶＤ法、ＳｉＨ４とＯ２を用いた熱ＣＶＤ法が挙げられる。埋め込み能力が高く適用範囲が広い点ではプラズマＣＶＤ法を用いることが好ましく、ステップカバレッジが良好な点では常圧ＣＶＤ法もしくは熱ＣＶＤ法を用いることが好ましい。なかでも得られる絶縁膜の埋め込み特性の観点からはプラズマＣＶＤ法を用いることが好ましい。
（塗布工程）
図３（ｂ）に示すように、ＳｉＯ２膜３が形成された基板上にＳＯＧ膜４を塗布する。「ＳＯＧ膜４」とはＳｉＯ２膜３の上に有機系塗布材料または無機系塗布材料により形成される膜をいう。即ちＳｉＯ２膜３とＳＯＧ膜４とは区別されるものである。ＳＯＧ膜４としては、配線遅延を防止して信号の高速化を図る観点からは低誘電率（Ｌｏｗ−ｋ）材料を用いることが好ましい。具体的には、シロキサン骨格を有する材料、例えばメチルシルセスキオキサン（ＭＳＱ）およびポーラスＭＳＱなどの有機系塗布材料、水素化シルセスキオキサン（ＨＳＱ）およびポーラスＨＳＱなどの無機系塗布材料を用いることができる。また有機樹脂を主成分とする材料、例えばポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどを用いることができる。これらは、以下に示される商品名の下、市販品として入手可能である。例えばＯＣＤ Ｔ−９（東京応化工業製、比誘電率＝２．７、耐熱温度＝６００℃）、ＬＫＤ−Ｔ２００（ＪＳＲ製、比誘電率＝２．７〜２．５、耐熱温度＝４５０℃）、ＨＯＳＰ（ハニウエルエレクトリックマテリアル社製、比誘電率＝２．５、耐熱温度＝５５０℃）、ＨＳＧ−ＲＺ２５（日立化成工業製、比誘電率＝２．５、耐熱温度＝６５０℃）、ＯＣＬ Ｔ−３１（東京応化工業製、比誘電率＝２．３、耐熱温度＝５００℃）またはＬＫＤ−Ｔ４００（ＪＳＲ製、比誘電率＝２．２〜２、耐熱温度＝４５０℃）等が挙げられる。
ポーラスＭＳＱ系材料としては、例えばＨＳＧ−６２１１Ｘ（日立化成工業製、比誘電率＝２．４、耐熱温度＝６５０℃）、ＡＬＣＡＰ−Ｓ（旭化成工業製、比誘電率＝２．３〜１．８、耐熱温度＝４５０℃）、ＯＣＬ Ｔ−７７（東京応化工業製、比誘電率＝２．２〜１．９、耐熱温度＝６００℃）、ＨＳＧ−６２１０Ｘ（日立化成工業製、比誘電率＝２．１、耐熱温度＝６５０℃）またはｓｉｌｉｃａ ａｅｒｏｇｅｌ（神戸製鋼所製、比誘電率＝１．４〜１．１）等が挙げられる。ポーラス有機系材料としては、例えばＰｏｌｙ ＥＬＫ（エアープロスタンダードケミカル社製、比誘電率＝２以下、耐熱温度＝４９０℃）等が挙げられる。塗布方法としては、特に制限されることなく従来公知の方法を用いることができ、例えばスピン塗布法を用いることができる。
（研磨工程）
図３（ｃ）に示すように、酸化セリウムおよびカチオン性界面活性剤を含有するスラリーを用いて化学的機械的研磨（ＣＭＰ）法により、ＳｉＯ２膜３とＳＯＧ膜４の表面が面一になるまでＳＯＧ膜４をＣＭＰする。この際のＣＭＰはスラリーを研磨パッド上に供給しつつ、基板としてのウエハと研磨パッドを相対的に運動させることにより行う。酸化セリウムとカチオン性界面活性剤を含有するスラリーを用いてＣＭＰすることにより、ＳｉＯ２膜３に対してＳＯＧ膜４を選択的に研磨できる。
ＳＯＧ膜４を選択的に研磨できる理由は特に定かではないが、図４（ａ）から４（ｃ）および図１（ａ）から１（ｃ）に示す工程概念図を用いて以下のように説明することができる。図４（ｃ）、図１（ｃ）の基板断面の一部拡大図に示すように、ＴＥＯＳ膜等のＳｉＯ２膜３、１０３は親水性であることから、その表面はマイナスに帯電しているものと考えられる。図１（ｂ）、１（ｃ）に示すように、スラリー中にアニオン性界面活性剤１０８を含む場合は、その親水部１０８ａおよび疎水部１０８ｂのうち親水部１０８ａはマイナスに帯電しているのでＳｉＯ２膜１０３との電気的相互作用が小さい。そのため、アニオン性界面活性剤１０８はＳｉＯ２膜１０３に吸着されない。
これに対して、図４（ｂ）、４（ｃ）に示すように、スラリー中にカチオン性界面活性剤６を含む場合は、その親水部６ａおよび疎水部６ｂのうち親水部６ａがプラスに帯電しているのでマイナスに帯電しているＳｉＯ２膜３との電気的相互作用が強い。そのため、ＳｉＯ２膜３表面にカチオン性界面活性剤６の膜が形成されて表面がプラスに帯電する。その結果、プラスに帯電した酸化セリウム５は、ＳｉＯ２膜３表面に近づきづらくなり、ＳｉＯ２膜３の研磨速度が効果的に抑制されるものと推考される。
一方、ＳＯＧ膜４とカチオン性界面活性剤６との相互作用については、ＳＯＧ膜４は疎水性であるため界面活性剤６の親水部６ａとの相互作用はない。そのためＳＯＧ膜４は、界面活性剤６の疎水部６ｂと相互作用し、従来公知のメカニズムにより平坦化が進行すると考えられる。この結果、研磨工程においてＳｉＯ２膜３に対してＳＯＧ膜４が選択的に研磨されるものと考えられる。
このように、酸化セリウムおよび少なくとも一種類以上のカチオン性界面活性剤を含有するスラリーを用いた化学的機械的研磨法による平坦化工程を設けたことにより、ＳｉＯ２膜３およびＳＯＧ膜４を研磨選択比５以上で選択的に研磨できるといった作用効果が得られる。なかでもＳｉＯ２膜３としてＴＥＯＳ膜を用い、ＳＯＧ膜４としてＭＳＱ膜を用いた際の研磨選択比は最低でも４．５、好ましくは１０以上である。
研磨液（スラリー）中に含まれるカチオン性界面活性剤としては、造塩し得る第１〜３級アミンを含有する単純なアミン塩、これらの変性塩類、第４級アンモニウム塩、フォスフォニウム塩やスルフォニウム塩などのオニウム化合物、ピリジニウム塩、キノリニウム塩、イミダゾリニウム塩などの環状窒素化合物、異環状化合物などが使用できる。具体的には、アルキルアミンアセテート、セチルトリメチルアンモニウムクロリド（塩化セチルトリメチルアンモニウム：ＣＴＡＣ）、塩化ラウリルトリメチルアンモニウム、臭化セチルトリメチルアンモニウム（ＣＴＡＢ）、臭化塩化セチルピリジニウム、塩化ドデシルピリジニウム、塩化アルキルナフタレンピリジニウムなどを用いることができる。
またＴＥＯＳ膜への吸着が強く、ＴＥＯＳ膜の研磨速度の抑制効果が顕著である点から、第４級アンモニウム塩を有する界面活性剤を好ましく用いることができる。第４級アンモニウム塩としては、具体的には、下記式（１）：
Figure 0003974127
（式中、Ｒ1、Ｒ2、Ｒ3およびＲ4はそれぞれ独立して有機残基であり、Ｘ-は酸基であり、ｎは１〜３の整数である）で示される第４級アンモニウム化合物が挙げられる。
上述した残基によって構成される陽イオンとしては、例えばＲ1、Ｒ2およびＲ3はメチル基で、Ｒ4はエタノール基の［（ＣＨ3）3ＮＣＨ2ＣＨ2ＯＨ］+、Ｒ1、Ｒ2およびＲ3はメチル基で、Ｒ4は−ＣＨ2ＣＨ2ＯＯＣＣＨ3の［（ＣＨ3）3ＮＣＨ2ＣＨ2ＯＯＣＣＨ3］+などが挙げられ、好ましくは［（ＣＨ3）3ＮＣＨ2ＣＨ2ＯＨ］+である。
さらに式中、Ｘ-は酸基である。酸基としては、フッ素イオン、塩素イオン、臭素イオン、ヨウ素イオンなどのハロゲン原子イオン、水酸化物イオン、硫酸イオン、リン酸イオン、硝酸イオン、炭酸イオン、ホウ酸イオン、酒石酸イオン、クエン酸イオン、アスコルビン酸イオン、グルコン酸イオン、などが挙げられる。なかでも、ハロゲン原子イオン、水酸化物イオン、炭酸イオンが好ましく、塩素イオンが特に好ましい。
また式（１）中、ｎは１〜３であり、一般的にはｎが１の第４級アンモニウム化合物である。このような式（１）で示される第４級アンモニウム化合物としては、Ｒ1、Ｒ2およびＲ3はメチル基で、Ｒ4はエタノール基の［（ＣＨ3）3ＮＣＨ2ＣＨ2ＯＨ］+を有するコリン化合物が好ましい。なぜなら、コリン化合物が解離して生じるコリン陽イオンは、ＳｉＯ２膜表面に存在する負電荷領域と結合しやすいからである。このようなコリン化合物として具体的には、塩化コリン（［（ＣＨ3）3ＮＣＨ2ＣＨ2ＯＨ］Ｃｌ）、ヨウ化コリン（［（ＣＨ3）3ＮＣＨ2ＣＨ2ＯＨ］Ｉ）または臭化コリン（［（ＣＨ3）3ＮＣＨ2ＣＨ2ＯＨ］Ｂｒ）などのハロゲン化コリン化合物が、ＳｉＯ２膜とＳＯＧ膜の研磨選択比が高くなる点で好ましく、特に塩化コリンがより研磨選択比を高めることができる点で好ましい。
カチオン性界面活性剤としては、また具体的には以下のものを挙げることができる。炭素原子数６から１８のアルキル長さを有するアルキル−トリメチル−アンモニウムハリド、例えばヘキサデシル−トリメチル−アンモニウムブロミド；炭素原子数６から１８のアルキル長さを有するピリジニウム−アルキルハリド、例えばセチル−ピリジニウムクロリド；および炭素原子数６から１８のアルキル長さを有するアルキル−アンモニウムエステル、例えばドデシルアンモニウムアセテートが挙げられる。これらは単独で用いてもこれらの混合物として用いても構わない。なかでも、カチオン性界面活性剤としては、ドデシル−トリメチル−アンモニウムブロミド、ドデシル−ピリジニウムクロリド、テトラデシル−トリメチルアンモニウムクロリド、テトラデシル−ピリジニウムブロミド、ヘキサデシル−トリメチルアンモニウムクロリド、セチル−ピリジニウムクロリドを用いることが好ましい。
以上説明したカチオン性界面活性剤において、その疎水部中のアルキル鎖は、直鎖であっても枝分かれしていても構わない。疎水部の鎖長が長くなるほどＳｉＯ２膜３に対するＳＯＧ膜４の研磨選択比が向上する傾向がある。そのため、研磨選択比が向上する観点からは、疎水部の鎖長が長く、その質量平均分子量が大きいカチオン性界面活性剤を用いることが好ましい。また、疎水部中にベンゼン環が含まれると研磨速度の選択性が低下する傾向がある。そのため疎水部中にベンゼン環が含まれない界面活性剤を用いることが好ましい。ベンゼン環を含まない界面活性剤としては、例えば塩化セチルトリメチルアンモニウム、塩化ラウリルトリメチルアンモニウム、臭化セチルトリメチルアンモニウム、臭化塩化セチルピリジニウム、塩化ドデシルピリジニウム、ジアリルジメチルアンモニウムクロリド、ポリエチレンイミンが挙げられる。
研磨粒子としては、酸化セリウムが用いられる。研磨粒子として酸化セリウムを選択した理由は、良好な研磨速度を有し、かつＳｉＯ２膜３とＳＯＧ膜４の研磨選択性に優れているからである。即ち後に図７を用いて説明するように良好なＭＳＱ膜の研磨速度を有するからである。また、酸化セリウムとカチオン性界面活性剤を併用した際のＴＥＯＳ膜とＭＳＱ膜の研磨選択比が他の研磨粒子を用いた場合よりも格段に優れているからである。尚、図７中、横軸には研磨粒子（Ａｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２、ＣｅＯ２＋界面活性剤）、縦軸にはＣＭＰ速度と研磨選択比が示されている。図中、界面活性剤としてはセチルトリメチルアンモニウムクロリドを使用している。
酸化セリウムの粒子サイズは、研磨粒子としての機能を果すものであれば特に制限されるものではないが、好ましくは一次粒子径が１０ｎｍ〜１００ｎｍ、より好ましくは２０ｎｍ〜５０ｎｍである。ここでいう「粒子サイズ」とは、粒子の平均直径または粒子が実質的に球状でない場合は粒子の平均最大寸法をいう。
研磨粒子は、全スラリーの質量に対して０．１質量％〜１０質量％の範囲で用いられることが好ましい。０．１質量％未満だとＭＳＱ研磨速度が低下しすぎる傾向があり、１０質量％を超えるとＴＥＯＳ研磨速度が抑制できない傾向があるからである。尚、研磨粒子としては酸化セリウムを用いることで十分にＣＭＰの効果が得られるが、酸化セリウムとその他の従来公知の研磨粒子を併用しても構わない。
ＣＭＰに用いられるスラリーのｐＨ値は、最大で８になるように調整されていることが好ましい。ｐＨ値が８を越えるとＳｉ（ＯＨ）４が形成され、ＳｉＯ２膜の研磨速度が抑制できなくなる傾向があるからである。また、ｐＨ値が３未満であるとＳＯＧ膜の研磨速度が低下してしまう傾向がある。よって、スラリーのｐＨ値は、３以上８以下に調整されていることがより好ましい。スラリーのｐＨ値は、４以上７以下に調整されていることがさらに好ましい。研磨選択比が向上するからである。
ｐＨの調整は、前述した第４級アンモニウム塩を加えることによっても行えるが、ｐＨ調整剤を加えても構わない。ｐＨ調整剤としては、塩基と酸のいずれかを含むものであり研磨粒子の凝集を起さないものであれば特に制限されることなく使用することができる。塩基として具体的には、前述の第４級アンモニウム塩の他に水酸化カリウム、水酸化アンモニウム、アンモニア水溶液、エタノールアミンなどが挙げられる。なかでもアンモニア水溶液が研磨選択比が向上する点で好ましい。また酸として具体的には、塩酸、硫酸、リン酸および硝酸が挙げられる。なかでも硝酸が研磨選択比が向上する点で好ましい。尚、適切な塩基および酸ならびにそれらの適切量は、当業者の技術常識により明らかとなるであろう。
ＣＭＰに用いられるスラリー中のカチオン性界面活性剤の濃度は、０．０１質量％以上１０質量％以下とすることが好ましい。これは、０．０１質量％未満の濃度では、ＳｉＯ２膜に吸着・保護するのに不充分であり、ＳｉＯ２膜の研磨速度を抑制し難いからである。また１０質量％を越えるとスラリーの粘性が高くなり、スラリー供給等取り扱いが難しくなるからである。スラリー中のカチオン性界面活性剤の濃度は、０．０１質量％以上５質量％以下とするとより都合がよい。
スラリーを研磨パッド上に供給しつつ、ウエハと研磨パッドを相対的に運動させてＣＭＰする際の研磨条件は、以下のように設定することが好ましい。
研磨パッドの圧縮弾性率は、１００ＭＰａ以上６００ＭＰａ以下とすることが好ましい。１００ＭＰａ未満だと弾性変形が大きく平坦性の確保が困難となる。また６００ＭＰａを越えると基板にスクラッチが生じやすくなるからである。
ウエハの相対速度は、０．５ｍ／ｓｅｃ以上２．５ｍ／ｓｅｃ以下とすることが好ましい。０．５ｍ／ｓｅｃ未満の場合には、ＳＯＧ膜の十分な研磨速度が得られないからである。また２．５ｍ／ｓｅｃを越えると、ウエハが飛び出す危険性が増すからである。
ＣＭＰ工程におけるトップリング荷重は、２００ｇｆ／ｃｍ２以上７００ｇｆ／ｃｍ２以下であることが好ましい。２００ｇｆ／ｃｍ２未満では、ＳＯＧ膜の十分な研磨速度が得られないと同時に平坦化が困難になるからである。また７００ｇｆ／ｃｍ２を越えるとＳｉＯ２膜の研磨速度を抑制できずしかも同時にスクラッチが増大するからである。
研磨装置としては、基板を保持するホルダーと研磨パッドが装着される研磨テーブルを有する従来公知の研磨装置を用いることができる。
（半導体装置）
図５に示すように、半導体装置は、基板１上に形成されたスタックゲイト構造のメモリＳと、メモリＳ上に形成され、配線パターン２が埋め込まれた層間絶縁膜１３と、ＳｉＯ２膜３やＳＯＧ膜４により絶縁された配線パターン２を備える最終配線層と、最終配線層上に形成された保護膜としてのパッシベーション膜１０とを有し、ビアホールに形成された金属配線１１を介して電極パッド１２に接続されている。尚、図５はメモリの周辺回路部分を示しており、周辺回路部分のトランジスタは、図示されるように、フローティングゲートとコントロールゲート間の絶縁膜が一部除去され短絡された構造を備えている。
このような多層配線構造を備える半導体装置は、所望の配線工程の後、パッシベーション膜形成工程の直前に、第１の実施形態で説明した工程を実施することにより製造される。
ＳＯＧ膜４としてＭＳＱ膜が広く使用されているが、ＭＳＱ膜は吸水性を有する。そのため配線パターン２上にＭＳＱ膜を介在させて最終層にパッシベーション膜１０を形成すると、ＭＳＱ膜がパッシベーション膜１０を介して水分を吸収して配線パターン２の腐蝕を引き起こすことが懸念される。そこで配線パターン２の腐蝕を防止する観点からパッシベーション膜１０に最も近接する最上層の配線パターン２上に吸水特性を示さない絶縁膜としてＳｉＯ２膜３が形成される。
本発明の第１の実施形態の製造方法によれば、例えばＳｉＯ２膜としてＴＥＯＳ膜を用いＳＯＧ膜としてＭＳＱ膜を用いた場合、研磨選択比が５以上、好適には１０以上の高い研磨選択比で研磨できる。そのため、ＴＥＯＳ膜上にＭＳＱ膜を残すことなく、かつＴＥＯＳ膜を傷つけることなくＭＳＱ膜を研磨できる。
このように本発明の第１の実施形態の製造方法によれば、酸化セリウムおよび少なくとも一種類以上のカチオン性界面活性剤を含有するスラリーを用いて化学的機械的研磨法により研磨・平坦化する工程を設けたことにより、ＳｉＯ２膜およびＳＯＧ膜を良好な研磨選択比で研磨できる。つまり、研磨選択比が向上することから、半導体装置の絶縁性の向上を通じて信頼性の向上が図られる。そのため、本発明の第１の実施形態の製造方法によれば、極めて高い信頼性が要求される半導体装置、例えば、メモリ、高速ロジックＬＳＩ、システムＬＳＩ、メモリ・ロジック混載ＬＳＩなどの半導体装置を好適に製造できる。
（第２の実施形態）
膜厚が１５０ｎｍ以下のＳｉＯ２膜にあっては、前述の第１の実施形態にかかる研磨方法では、ＣＭＰ後にうまくＳｉＯ２膜を残すことは困難である。特に、配線パターンが孤立して設けられる場合には、ＳｉＯ２膜を残すことは難しい。
これは、図１４（ａ）、１４（ｂ）を用いて以下のように説明できる。配線パターン２上に配置されたＳｉＯ２膜３は親水性であることから、配線パターン２が密に配置された部分では、界面活性剤がＳｉＯ２膜３上に濡れ広がる。そして、ＳｉＯ２膜３にカチオン性界面活性剤６が吸着することでＳｉＯ２膜３の研磨が防止される。一方、配線パターン２が孤立して配置された部分では、疎水性のＳＯＧ膜４の影響で界面活性剤がうまく濡れ広がらなくなる。そのため、ＳｉＯ２膜３に界面活性剤が吸着しづらくなり、ＳｉＯ２膜３を十分に保護できなくなることで、ＳｉＯ２膜３が研磨されるものと考えられる。さらに、前述の理由により、孤立パターン上のＳｉＯ２膜３は除去されやすく、ＳｉＯ２膜３の膜厚が２００ｎｍ以上でもオーバーポリッシュに対するプロセスマージンが狭い。
この場合、ＳＯＧ膜４に対する接触角が６０度未満となる第２の界面活性剤を添加することで、界面活性剤の濡れ性が向上する。つまり、図１４（ｂ）に示すように、接触角が６０度未満となる第２の界面活性剤として例えばノニオン性界面活性剤９をカチオン性界面活性剤６と併用することで、ノニオン性界面活性剤９やカチオン性界面活性剤６を単独で用いるよりも、カチオン性界面活性剤６は十分に濡れ広がって孤立パターン上のＳｉＯ２膜３にも吸着しやすくなる。その結果、研磨粒子である酸化セリウム５から有効にＳｉＯ２膜３が保護されることで、ＳｉＯ２膜３をＣＭＰ後でも残すことが可能となり、オーバーポリッシュに対するプロセスマージンが向上する。
第２の界面活性剤のＳＯＧ膜４に対する接触角は、６０度未満、より好ましくは５０度以下である。６０度以上だと、カチオン性界面活性剤６がＳＯＧ膜４に吸着しづらくなり、ＳｉＯ２膜３の保護がされなくなるからである。
具体的に、界面活性剤としては、疎水部の質量平均分子量が５００であるオリゴマーからなるカチオン性界面活性剤（花王社製商品名「ＫＤ−８４」）に加え、さらに親水疎水バランス（ＨＬＢ）値が１３のアセチレンジオール系ノニオン性界面活性剤を添加したものを用いることができる。第２の界面活性剤としては、上記アセチレンジオール系界面活性剤のほか、シリコン系界面活性剤その他、ＳＯＧ膜を親水化しうる疎水部の疎水性が強い界面活性剤を採用することができる。第２の界面活性剤の好ましい濃度は、スラリー中０．０１質量％以上１０質量％以下である。これは、０．０１質量％未満であると、添加量が不十分でＳＯＧ膜を十分に親水化できないためであり、１０質量％を超えると、ＳＯＧ膜への吸着量が多すぎて、研磨速度が著しく低下するためである。研磨条件は、前述の第１の実施形態と同様である。
（第３の実施形態）
（堆積工程）
まず図６（ａ）に示すように配線パターン２が形成された基板１上にＳｉＯ２膜３を堆積させる。
ＳｉＯ２膜３としては第１の実施形態で説明したような膜を用いることができるが、ステップカバレッジ性が良好な観点から例えばＴＥＯＳ膜が用いられる。また堆積方法としては、第１の実施形態で説明したようなＣＶＤ法等が挙げられる。
（研磨工程）
次に、図６（ｂ）に示すように酸化セリウムおよび疎水部が質量平均分子量５００以上のオリゴマーもしくはポリマーであるカチオン性界面活性剤を含むスラリーを用いて、ＳｉＯ２膜３の凹凸部を化学的機械的研磨法により研磨する。
このように酸化セリウムと所定のカチオン性界面活性剤を含有するスラリーを用いてＣＭＰすることにより、研磨粒子の絶縁膜表面への残留が抑制される。その原理は本発明の第１の実施形態において説明したとおり、絶縁膜上にカチオン性界面活性剤の膜が形成されたことに起因するものと考えられる。即ち図４（ｃ）に示すように、このような酸化セリウム５とカチオン性界面活性剤６を含むスラリーを用いて化学的機械的研磨法により研磨することにより、研磨粒子のＳｉＯ２膜表面への残留を抑制しながら、ＳｉＯ２膜３を研磨できるという作用効果が得られる。研磨粒子として酸化セリウム５を選んだ理由は、商業上要求される研磨速度を維持しつつ、研磨粒子を残留させることなくＳｉＯ２膜３を研磨できるからである。
界面活性剤としてオリゴマーもしくはポリマーであるカチオン性界面活性剤を選んだ理由は、後に図８を用いて説明するように低い界面活性剤濃度であっても適度なＴＥＯＳ膜のＣＭＰ速度が得られるからである。また界面活性剤の疎水部の質量平均分子量を５００以上に限定した理由は、前述の分子量の範囲内であれば、後に図１３を用いて説明するようにＳｉＯ２膜としてのＴＥＯＳ膜の研磨速度を制御しやすいからである。
研磨条件としては、前述の第１の実施形態で説明したと同様の条件下において研磨できる。
ところで、ＳｉＯ２膜の平坦化工程において、従来の酸化セリウムおよびアニオン性界面活性剤を含有するスラリーを用いてＣＭＰする際、研磨粒子が絶縁膜表面に残留しやすい問題があった。これは、被研磨膜であるＳｉＯ２膜の電位（マイナス）と酸化セリウムの電位（プラス）が逆電位であるため、両者が吸着しやすいためと考えられる。これに対し、第３の実施形態においては、従来のアニオン性界面活性剤、ノニオン性界面活性剤に代えてカチオン性界面活性剤を用いることにより、界面活性剤がＳｉＯ２膜に吸着し、あるいはさらにその上にミセルを形成する。そのため、ＳｉＯ２膜表面がプラスに帯電するため、酸化セリウムの基板への残留を防止することが可能となる。つまり、本発明の第３の実施形態の製造方法によれば、研磨粒子を絶縁膜表面上に著しく残留させることなく絶縁膜を研磨できる。
以下に、本発明の実施例を具体的に示すが本発明が以下の実施例に限定されるものでないことはいうまでもない：
〔実施例1〕
試験用基板を以下のようにして調製した。基板上に形成された素子の上に絶縁膜を介し、幅３５０ｎｍ、厚さ８３０ｎｍのアルミニウム配線を３５０ｎｍピッチ間隔でドライエッチング法により形成した。その後、アルミニウム配線表面の保護・接着層としてプラズマＣＶＤ法により厚さ１５０ｎｍのＰ−ＴＥＯＳ膜を形成した。得られたＰ−ＴＥＯＳ膜上に、ＭＳＱ系材料としてＪＳＲ社製商品名ＬＫＤ２７をスピン塗布法により厚さ９４０ｎｍで塗布した後、４００℃で２０分間硬化を行ってＭＳＱ膜を形成した。
その後、ＣＭＰにより塗布膜の平坦化を行った。ＣＭＰは、ＣＭＰ装置として、荏原製作所製商品名EPO-222を用いて、荷重５００ｇｆ／ｃｍ２、バックサイド圧力４５０ｇｆ／ｃｍ２、トップリング回転数１０７ｒｐｍ、テーブル回転数１００ｒｐｍ、研磨時間８０秒の条件下で行った。即ち、研磨パッドに対するウエハの相対速度は１．９ｍ／ｓｅｃであった。研磨パッドとしては、圧縮弾性率が１００ＭＰａから６００ＭＰａの範囲内である硬質研磨パッドとしてロデール社製商品名ＩＣ１０００を用いた。
スラリーとしては、研磨粒子としてフュームド法で作製した一次粒子径３５ｎｍ、二次粒子径２５０ｎｍの酸化セリウム粒子(ＪＳＲ社製商品名「ＣＭＳ４３０１」)を全スラリー質量に対して０．４５質量％の濃度になるように溶媒としての純水に配合し、さらにカチオン性界面活性剤として第４級アンモニウム塩であり疎水部の質量平均分子量が１５０であるセチルトリメチルアンモニウムクロリドを全スラリー質量に対して３質量％の濃度で配合したものを用いた。スラリーのｐＨ値は６．６であった。
得られた基板の表面を走査型電子顕微鏡（ＳＥＭ）を用いて表面観察したところ、ＴＥＯＳ膜に傷をつけることなくＭＳＱ膜を研磨できたことが分かった。
〔比較例1〕
アニオン性界面活性剤としてポリアクリル酸を３質量％程度添加したスラリーを用いたことを除いて実施例１と同様にＣＭＰを行った後に基板の表面観察を行った。
その結果、ＴＥＯＳ膜が除去されアルミニウム配線が表面に露出していることが観察された。
ここで、ＭＳＱ膜のＣＭＰ速度は７０ｎｍ／ｍｉｎ程度得ることができ、１００秒程度で平坦化可能であるのに対して、ＴＥＯＳ膜のＣＭＰ速度は２０〜３０ｎｍ／ｍｉｎ程度である。そのため研磨速度を十分に抑制することができなかったことに起因してアルミニウム配線が表面に露出したものと思われる。尚、オーバーポリッシュを３０秒程度行ったところＴＥＯＳ膜がさらに除去され、アルミニウム配線がさらに表面に露出することが分かった。
以上、実施例１と比較例１の実験結果から、実施例１の方法によれば研磨選択比が向上することより、最終的に半導体装置の歩留まりの向上、信頼性向上その他の電気特性の向上を達成できることが確認された。
〔実施例2〕
カチオン性界面活性剤として、疎水部の質量平均分子量が５００であるオリゴマーからなるカチオン性界面活性剤（花王社製商品名「ＫＤ−８４」）を用いたことを除いて実施例１と同様の条件で実施した。
実施例１と同様の条件で、ＣＭＰを行った結果、塗布膜の研磨速度を維持しつつ、ＴＥＯＳ膜の研磨速度は３ｎｍ／ｍｉｎ以下に抑制することができた。ＭＳＱ膜をＣＭＰした結果、８０秒でＭＳＱ膜を完全に除去できた。さらにオーバーポリッシュに対するマージンも充分であった。
この結果から、疎水部の分子量が大きい界面活性剤、特に疎水部の質量平均分子量が５００以上の界面活性剤を用いる場合には、研磨選択比がさらに高まりＴＥＯＳ膜の研磨速度の抑制効果が大きくなることが分かった。
また、疎水部がオリゴマーあるいはポリマーからなる界面活性剤のなかでも、特に親水基の数が多いものほど研磨選択性が良好であることが分かった。これは、親水基の数が少ないとＭＳＱ膜とＴＥＯＳ膜が混在した場合に、界面活性剤とＭＳＱ膜の疎水基結合により、実質的にＴＥＯＳ膜を保護し難くなるからであると考えられる。
〔実施例3〕
研磨粒子と界面活性剤がＣＭＰ速度および研磨選択比に与える影響を評価するべく、以下の条件でＣＭＰを実施した。
基板上に形成された素子の上に絶縁膜を介し、幅３５０ｎｍ、厚さ８３０ｎｍのアルミニウム配線を３５０ｎｍピッチ間隔でドライエッチング法により形成した。その後、アルミニウム配線表面の保護・接着層としてプラズマＣＶＤ法により厚さ１５０ｎｍのＰ−ＴＥＯＳ膜を形成した。得られたＰ−ＴＥＯＳ膜上に、ＭＳＱ系材料としてＪＳＲ社製商品名ＬＫＤ２７をスピン塗布法により厚さ９４０ｎｍで塗布した後、４００℃で２０分間硬化を行ってＭＳＱ膜を形成した。
その後、ＣＭＰにより塗布膜の平坦化を行った。ＣＭＰは、ＣＭＰ装置として、荏原製作所社製商品名ＥＰＯ-２２２を用いて、荷重５００ｇｆ／ｃｍ２、バックサイド圧力４５０ｇｆ／ｃｍ２、トップリング回転数１０７ｒｐｍ、テーブル回転数１００ｒｐｍ、研磨時間８０秒の条件下で行った。即ち、研磨パッドに対するウエハの相対速度は１．９ｍ／ｓｅｃであった。研磨パッドとしては、圧縮弾性率が１００ＭＰａから６００ＭＰａの範囲内である硬質研磨パッドとしてロデール社製商品名ＩＣ１０００を用いた。
スラリーとしては、図７に示すように、研磨粒子のみを溶媒としての純水に配合したスラリーと、さらに界面活性剤を配合したスラリーを使用した。スラリーの調製に当たって、研磨粒子は全スラリー質量に対して０．４５質量％の濃度になるように調製した。またＡｌ２Ｏ３粒子としては、フュームド法で作製した一次粒子径５０ｎｍのアルミナ粒子を用いた。
ＳｉＯ２粒子としては、一次粒子径３５ｎｍのコロイダルシリカ粒子を用いた。ＴｉＯ２粒子としては、フュームド法で作製した一次粒子径２０ｎｍのチタニア粒子を用いた。ＣｅＯ２粒子としては、フュームド法で作製した一次粒子径３５ｎｍ、二次粒子径２５０ｎｍの酸化セリウム粒子(ＪＳＲ社製商品名「ＣＭＳ４３０１」)を用いた。
またカチオン性界面活性剤としては、第４級アンモニウム塩であり疎水部の質量平均分子量が１５０である塩化セチルトリメチルアンモニウムを全スラリー質量に対して３質量％の濃度で配合した。スラリーのｐＨ値はそれぞれ６．６であった。得られた結果を図７に示す。
図７より、酸化セリウムとカチオン性界面活性剤を用いてＣＭＰすることにより、ＭＳＱ膜を５０ｎｍ／ｍｉｎ以上の研磨速度で研磨できると共に、良好な研磨選択比で研磨できることが分かった。一方、ＭＳＱ膜を研磨する際には商業的には５０ｎｍ／ｍｉｎ以上の研磨速度が要求されるところ、他の研磨剤系ではこの要求を満たすものはなかった。
〔実施例4〕
界面活性剤と界面活性剤濃度がＴＥＯＳ膜のＣＭＰ速度に与える影響を評価するべく、以下の条件でＣＭＰを実施した。基板上に形成された素子の上に絶縁膜を介して、幅３５０ｎｍ、厚さ８３０ｎｍのアルミニウム配線を３５０ｎｍピッチ間隔でドライエッチング法により形成した。その後、アルミニウム配線表面の保護・接着層としてプラズマＣＶＤ法により厚さ１５０ｎｍのＴＥＯＳ膜を形成した。
その後、ＣＭＰによりＴＥＯＳ膜の平坦化を行った。ＣＭＰは、ＣＭＰ装置として、荏原製作所社製商品名ＥＰＯ-２２２を用いて、荷重５００ｇｆ／ｃｍ２、バックサイド圧力４５０ｇｆ／ｃｍ２、トップリング回転数１０７ｒｐｍ、テーブル回転数１００ｒｐｍ、研磨時間８０秒の条件下で行った。即ち、研磨パッドに対するウエハの相対速度は１．９ｍ／ｓｅｃであった。研磨パッドとしては、圧縮弾性率が１００ＭＰａから６００ＭＰａの範囲内である硬質研磨パッドとしてロデール社製商品名ＩＣ１０００を用いた。
スラリーとしては、フュームド法で作製した一次粒子径３５ｎｍ、二次粒子径２５０ｎｍの酸化セリウム粒子(ＪＳＲ社製商品名「ＣＭＳ４３０１」)を全スラリー質量に対して０．４５質量％の濃度になるように配合し、さらに界面活性剤として図８に示されるアニオンポリマー（０．０２５質量％、０．１質量％、０．５質量％、１．０質量％、１．５質量％、３．０質量％）、カチオンモノマー（０．０２５質量％、０．１質量％、３．０質量％）、カチオンオリゴマー（０．０２５質量％、０．０５質量％、０．１質量％、１．０質量％、３．０質量％）、カチオンポリマー（０．０２５質量％、０．１質量％、３．０質量％）を全スラリー質量に対する質量％が前述のかっこ内の濃度になるようにそれぞれ配合したものを用いた。スラリーのｐＨ値はそれぞれ６．６であった。得られた結果を図８に示す。
図８より、界面活性剤としてカチオンオリゴマーまたはカチオンポリマーを用いてＣＭＰした際に、ＴＥＯＳ膜の研磨速度が抑制されることが分かった。
即ち、従来のアニオン性界面活性剤あるいは疎水部の構造がモノマーからなるカチオン性界面活性剤を含むスラリーを用いて研磨を行った場合、低濃度ではＴＥＯＳ膜の研磨速度の抑制効果が小さく、少なくとも３質量％以上の高濃度で添加する必要があることが分かった。また疎水部がオリゴマーあるいはポリマーからなるカチオン性界面活性剤を含むスラリーを用いてＣＭＰを行った場合、１質量％未満の低濃度でも１０ｎｍ／ｍｉｎ以下の研磨速度に抑制可能であることが分かった。
また、得られたそれぞれの基板の表面を走査型電子顕微鏡（ＳＥＭ）を用いて表面観察したところ、カチオンオリゴマーまたはカチオンポリマーを用いてＣＭＰした基板のＴＥＯＳ膜上には研磨粒子は残留していなかったが、その他の基板のＴＥＯＳ膜表面には研磨粒子が残留していることが分かった。
一般にＴＥＯＳ膜をＣＭＰする際には、高平坦性を得るために、使用圧力下におけるＴＥＯＳ研磨速度（つまり、凹部のＴＥＯＳ研磨速度）はできる限り低いことが望まれている。また界面活性剤が高濃度化すると、スラリーの粘度が高くなり、制御性・保存安定性が低下することから、界面活性剤濃度はできる限り低いことが望まれている。またＴＥＯＳ膜表面には研磨粒子は残留しないことが望まれている。このような要求を満たす上記実施例４はまさに画期的なものであった。
〔参考例1〕
スラリーのｐＨがＭＳＱ膜やＴＥＯＳ膜の研磨速度に与える影響を評価するためにスラリーのｐＨを図９に示す条件にしたことを除いて、実施例１と同様の条件下でＣＭＰを実施した。その際ｐＨの調整には、酸として硝酸、アルカリとしてアンモニア水溶液を使用した。得られた結果を図９に示す。
図９より、スラリーのｐＨ値が、図中矢印で示される３以上８以下の範囲において特に良好な研磨選択性が得られることが分かった。
〔参考例2〕
界面活性剤濃度がＴＥＯＳ膜の研磨速度に与える影響を評価するために界面活性剤濃度を図１０に示す条件にしたことを除いて、実施例１と同様の条件下でＣＭＰを実施した。
また、アニオン性界面活性剤とカチオン性界面活性剤を用いた際のＴＥＯＳ膜の研磨速度に与える影響を評価するために、アニオン性界面活性剤を図１０に示す条件で用いたことを除いて比較例１と同様の条件下でＣＭＰを実施した。得られた結果をまとめて図１０に示す。
図１０より、界面活性剤としてアニオン性界面活性剤を用いる従来技術にあっては、ＴＥＯＳ膜の研磨速度を抑制するために１質量％以上の添加濃度が必要であることが分かった。これに対してカチオン性界面活性剤を用いる場合にあっては、電気的相互作用が強いため０．０１質量％のわずかな添加量でＴＥＯＳ膜の研磨速度を抑制できることが分かった。これよりスラリー中のカチオン性界面活性剤の濃度を、図１０において矢印で示される０．０１質量％以上５質量％以下の範囲に設定することで、特に研磨選択性の向上と経済性の向上が図られることが分かった。
〔参考例3〕
ウエハ相対速度がＭＳＱ膜やＴＥＯＳ膜の研磨速度に与える影響を評価するためにウエハ相対速度を図１１に示す条件にしたことを除いて、実施例１と同様の条件下でＣＭＰを実施した。得られた結果を図１１に示す。
図１１より、ウエハの相対速度を図中矢印で示される０．５ｍ／ｓｅｃ以上２．５ｍ／ｓｅｃ以下の範囲内に設定することにより、ＴＥＯＳ膜とＭＳＱ膜の研磨選択性が極めて高くなることが分かった。
〔参考例4〕
界面活性剤がＴＥＯＳ膜やＭＳＱ膜の研磨速度および研磨選択比に与える影響を評価するために界面活性剤として図１２に示すものを用いたことを除いて、実施例１と同様の条件下でＣＭＰを実施した。得られた結果を図１２に示す。
図１２より、界面活性剤としてアニオン性界面活性剤やノニオン性界面活性剤を用いる従来技術に比べて、カチオン性界面活性剤を用いた場合は良好な研磨選択比でＴＥＯＳ膜とＭＳＱ膜を研磨できることが分かった。また、疎水部にベンゼン環を有するカチオン性界面活性剤、たとえばアルキルベンジルアンモニウムクロリドを用いると、ＴＥＯＳ膜の研磨速度を抑制する効果が小さくなることが分かった。
〔参考例5〕
カチオン性界面活性剤の疎水部分子量がＴＥＯＳ膜の研磨速度に与える影響を評価するためにカチオン性界面活性剤の疎水部分子量を図１３に示す条件にしたことを除いて、実施例２と同様の条件下でＣＭＰを実施した。得られた結果を図１３に示す。尚、図１３中の疎水部の分子量は質量平均分子量である。
図１３より、カチオン性界面活性剤を用いる場合にあっては、疎水部の鎖長が長くなるほど研磨選択比が向上することが分かった。疎水部質量平均分子量が５００以上において、好ましくは１０００以上においてＴＥＯＳ膜の研磨速度が顕著に抑制されることが確認された。また、カチオン性界面活性剤の疎水部は高分子量の鎖状のものが望ましく、特にアルキル基から構成されるものが望ましいことも確認された。
〔参考例6〕
Ａｌ配線を覆うＳｉＯ２膜の膜厚が薄い場合（<１５０ｎｍ）のＳｉＯ２膜の残膜厚の研磨速度に与える影響を評価するために実験を行った。具体的にはカチオン性界面活性剤のみを使用した場合と、カチオン性界面活性剤及びノニオン性界面活性剤を併用した場合とに分けて、オーバーポリッシュしたときのＴＥＯＳ残膜厚／初期膜厚を測定した。
ここで、カチオン性界面活性剤として、疎水部の質量平均分子量が５００であるオリゴマーからなる濃度が３重量％であるカチオン性界面活性剤（花王社製商品名「ＫＤ−８４」）を用いた。またノニオン性界面活性剤として、親水疎水バランス（ＨＬＢ）値が１３のアセチレンジオール系ノニオン性界面活性剤を用いた。アセチレンジオール系ノニオン性界面活性剤のＳＯＧ膜に対する接触角は、４０度であり、濃度は１重量％であった。
ＣＭＰは、ＣＭＰ装置として、荏原製作所製商品名ＥＰＯ−２２２を用いて、荷重５００ｇｆ／ｃｍ２、バックサイド圧力４５０ｇｆ／ｃｍ２、トップリング回転数１０７ｒｐｍ、テーブル回転数１００ｒｐｍの条件下で行った。研磨時間が６０秒を過ぎた場合をオーバーポリッシュとした。尚、図１５中、横軸は、横軸の原点を研磨時間６０秒としたときの、経過時間をオーバーポリッシュ量（％）として示している。研磨パッドとしては、圧縮弾性率が１００ＭＰａから６００ＭＰａの範囲内である硬質研磨パッドとしてロデール社製商品名ＩＣ１０００を用いた。スラリーとしては、研磨粒子としてフュームド法で作製した一次粒子径３５ｎｍ、二次粒子径２５０ｎｍの酸化セリウム粒子（ＪＳＲ社製商品名「ＣＭＳ４３０１」）を全スラリー質量に対して０．４５質量％の濃度になるように溶媒としての純水に配合した。サンプル基板としては、実施例１と同様にして調製されたものを使用した。得られた結果を図１５に示す。
その結果、上記薄膜サンプルに対しては、カチオン性界面活性剤のみを使用した場合、オーバーポリッシュに対するマージンが狭くＳｉＯ２膜を残すことが困難であった。一方、カチオン性界面活性剤及びノニオン性界面活性剤を併用した場合、十分なオーバーポリッシュマージンを有し、ＳｉＯ２膜を容易に残すことが可能であった。これは、上述したように、第２の界面活性剤としてのノニオン性界面活性剤の添加により、ＳＯＧ膜が親水化されるために孤立配線上のＳｉＯ２膜の濡れ性が高まり、カチオン性界面活性剤がＳｉＯ２膜に吸着し、保護されたものと考えられる。
次に、カチオン性界面活性剤とノニオン性界面活性剤を併用した際のＴＥＯＳ膜やＭＳＱ膜の研磨速度および研磨選択比に与える影響を評価するために、界面活性剤として図１６に示すものを用いたことを除いて、実施例１と同様の条件下でＣＭＰを実施した。界面活性剤としては、図１５に示すオーバーポリッシュしたときのＴＥＯＳ残膜厚／初期膜厚を測定した際に用いたものと同様のものを使用した。得られた結果を図１６に示す。
図１６より、カチオン性界面活性剤とノニオン性界面活性剤を併用した場合、カチオン性界面活性剤を単独で用いる場合と同様の研磨選択比でＴＥＯＳ膜とＭＳＱ膜を研磨できることが分かった。
図１（ａ）、（ｂ）及び（ｃ）は、従来の半導体装置の製造方法の概念図である。 図２（ａ）及び（ｂ）は、従来の半導体装置の製造方法の概念図である。 図３（ａ）、（ｂ）及び（ｃ）は、本発明の第１の実施形態の半導体装置の製造方法の工程を示す概略断面図である。 図４（ａ）、（ｂ）及び（ｃ）は、本発明の第１の実施形態の半導体装置製造方法の概念図である。 図５は、多層配線構造を備える半導体装置の１実施形態の一部拡大概略断面図である。 図６（ａ）及び（ｂ）は、本発明の第３の実施形態の半導体装置の製造方法の工程を示す概略断面図である。 図７は、研磨粒子のみまたは研磨粒子と界面活性剤を併用した際のＴＥＯＳ膜とＭＳＱ膜のＣＭＰ研磨速度と研磨選択比を示す図である。 図８は、界面活性剤としてアニオンポリマー、カチオンモノマー、カチオンオリゴマーまたはカチオンポリマーを用いてＴＥＯＳ膜をＣＭＰした際の研磨速度を示す図である。 図９は、ＭＳＱ膜およびＴＥＯＳ膜の研磨速度のスラリーｐＨ依存を示す図である。 図１０は、ＴＥＯＳ膜の研磨速度の界面活性剤濃度依存性を示す図である。 図１１は、ＭＳＱ膜およびＴＥＯＳ膜の研磨速度のウエハ相対速度依存を示す図である。 図１２は、ＭＳＱ膜およびＴＥＯＳ膜の研磨速度および研磨選択比の界面活性剤依存を示す図である。 図１３は、ＴＥＯＳ膜の研磨速度のカチオン性界面活性剤の疎水部分子量依存を示す図である。 図１４（ａ）、（ｂ）は第２の実施形態の半導体装置の製造方法の概念図である。 図１５は、カチオン性界面活性剤とノニオン性界面活性剤を併用した際の薄膜化ＴＥＯＳ膜の残膜厚を示す図である。 図１６は、カチオン性界面活性剤とノニオン性界面活性剤を併用した際のＴＥＯＳ膜とＭＳＱ膜のＣＭＰ研磨速度と研磨選択比を示す図である。
符号の説明
１ 基板
２ アルミニウム配線（配線パターン）
３ ＳｉＯ２膜
４ ＳＯＧ膜
５ 酸化セリウム
６ａ，ｂ カチオン性界面活性剤
７ 研磨パッド
１０ パッシベーション膜
１１ 金属配線
１２ 電極パッド
１０１ 基板
１０２ アルミニウム配線（配線パターン）
１０３ ＳｉＯ２膜
１０４ ＳＯＧ膜
１０５ 酸化セリウム
１０７ 研磨パッド
１０８ａ，ｂ アニオン性界面活性剤

Claims (8)

  1. 配線パターンが形成された基板上にＳｉＯ２膜を堆積する工程と、
    前記ＳｉＯ２膜上にＳＯＧ膜を塗布する工程と、
    酸化セリウムおよびカチオン性界面活性剤を含むスラリーを用いて化学的機械的研磨法により前記ＳＯＧ膜を研磨する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 前記ＳｉＯ２膜は、ＴＥＯＳ膜である請求項１記載の半導体装置の製造方法。
  3. 前記ＳＯＧ膜は、ＭＳＱ膜である請求項１記載の半導体装置の製造方法。
  4. 前記スラリーに含有されるカチオン性界面活性剤の濃度は、０．０１質量％以上１０質量％以下である請求項１〜３のいずれか１項記載の半導体装置の製造方法。
  5. 前記スラリーに含有されるカチオン性界面活性剤は、第４級アンモニウム塩を含むものである請求項１〜４のいずれか１項記載の半導体装置の製造方法。
  6. 前記スラリーに含有されるカチオン性界面活性剤の疎水部は、質量平均分子量が５００以上のオリゴマーあるいはポリマーである請求項１記載の半導体装置の製造方法。
  7. 前記スラリーは、前記ＳＯＧ膜に対する接触角が６０度未満となる第２の界面活性剤をさらに含有することを特徴とする請求項１記載の半導体装置の製造方法。
  8. 前記第２の界面活性剤は、アセチレンジオール系ノニオン性界面活性剤及びシリコン系ノニオン性界面活性剤の少なくともいずれか一方であることを特徴とする請求項７記載の半導体装置の製造方法。
JP2004258030A 2003-09-12 2004-09-06 半導体装置の製造方法 Expired - Fee Related JP3974127B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004258030A JP3974127B2 (ja) 2003-09-12 2004-09-06 半導体装置の製造方法
US10/935,429 US7700489B2 (en) 2003-09-12 2004-09-08 Method of manufacturing a semiconductor device
KR1020040072936A KR100624594B1 (ko) 2003-09-12 2004-09-13 반도체 장치의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003321474 2003-09-12
JP2004258030A JP3974127B2 (ja) 2003-09-12 2004-09-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005109452A JP2005109452A (ja) 2005-04-21
JP3974127B2 true JP3974127B2 (ja) 2007-09-12

Family

ID=34554382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004258030A Expired - Fee Related JP3974127B2 (ja) 2003-09-12 2004-09-06 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7700489B2 (ja)
JP (1) JP3974127B2 (ja)
KR (1) KR100624594B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070218811A1 (en) * 2004-09-27 2007-09-20 Hitachi Chemical Co., Ltd. Cmp polishing slurry and method of polishing substrate
US8512593B2 (en) 2005-11-04 2013-08-20 Cheil Industries, Inc. Chemical mechanical polishing slurry compositions, methods of preparing the same and methods of using the same
KR100827594B1 (ko) * 2006-11-07 2008-05-07 제일모직주식회사 다결정 실리콘 연마용 ｃｍｐ 슬러리 조성물 및 이의 제조방법
KR101134588B1 (ko) * 2005-12-07 2012-04-09 삼성코닝정밀소재 주식회사 금속 배선용 화학 기계적 연마 조성물
JP5182483B2 (ja) * 2005-12-16 2013-04-17 Ｊｓｒ株式会社 化学機械研磨用水系分散体および化学機械研磨方法、ならびに化学機械研磨用水系分散体を調製するためのキット
JP2007258510A (ja) 2006-03-24 2007-10-04 Toshiba Corp 半導体装置の製造方法
KR100793240B1 (ko) 2006-06-02 2008-01-10 삼성전자주식회사 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리장치의 제조 방법
EP2184771A4 (en) * 2007-08-16 2010-10-20 Univ Tohoku Nat Univ Corp INTERCOULE ISOLATION FILM AND WIRING STRUCTURE, AND METHOD FOR MANUFACTURING THE SAME
JP2009267367A (ja) * 2008-03-31 2009-11-12 Toshiba Corp 半導体装置の製造方法
KR101588485B1 (ko) 2008-09-19 2016-01-25 미츠비시 가스 가가쿠 가부시키가이샤 구리 배선 표면 보호액 및 반도체 회로의 제조 방법
EP3666837A1 (en) * 2012-11-02 2020-06-17 Lawrence Livermore National Security, LLC Suspension for preventing agglomeration of charged colloids
US9388328B2 (en) * 2013-08-23 2016-07-12 Diamond Innovations, Inc. Lapping slurry having a cationic surfactant
DE102014113928B4 (de) 2014-09-25 2023-10-05 Suss Microtec Lithography Gmbh Verfahren zum Beschichten eines Substrats mit einem Lack sowie Vorrichtung zum Planarisieren einer Lackschicht
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US20190185373A1 (en) * 2017-12-19 2019-06-20 Corning Incorporated Methods for etching vias in glass-based articles employing positive charge organic molecules
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
WO2023170751A1 (ja) * 2022-03-07 2023-09-14 三菱電機株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532191A (en) * 1993-03-26 1996-07-02 Kawasaki Steel Corporation Method of chemical mechanical polishing planarization of an insulating film using an etching stop
JP3278532B2 (ja) 1994-07-08 2002-04-30 株式会社東芝 半導体装置の製造方法
WO1997029510A1 (fr) * 1996-02-07 1997-08-14 Hitachi Chemical Company, Ltd. Abrasif d'oxyde de cerium, microplaquette semi-conductrice, dispositif semi-conducteur, procede pour les produire et procede pour polir les substrats
JPH11181403A (ja) 1997-12-18 1999-07-06 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
US6046112A (en) * 1998-12-14 2000-04-04 Taiwan Semiconductor Manufacturing Company Chemical mechanical polishing slurry
JP2001007061A (ja) * 1999-06-18 2001-01-12 Hitachi Chem Co Ltd Ｃｍｐ研磨剤及び基板の研磨方法
US20040055993A1 (en) * 1999-10-12 2004-03-25 Moudgil Brij M. Materials and methods for control of stability and rheological behavior of particulate suspensions
US6443811B1 (en) * 2000-06-20 2002-09-03 Infineon Technologies Ag Ceria slurry solution for improved defect control of silicon dioxide chemical-mechanical polishing
KR100674895B1 (ko) 2000-07-18 2007-01-26 삼성전자주식회사 산화막 ｃｍｐ용 슬러리
KR100396881B1 (ko) 2000-10-16 2003-09-02 삼성전자주식회사 웨이퍼 연마에 이용되는 슬러리 및 이를 이용한 화학기계적 연마 방법
US6787061B1 (en) * 2000-11-16 2004-09-07 Intel Corporation Copper polish slurry for reduced interlayer dielectric erosion and method of using same
JP2002190458A (ja) * 2000-12-21 2002-07-05 Jsr Corp 化学機械研磨用水系分散体
CN1746255B (zh) * 2001-02-20 2010-11-10 日立化成工业株式会社 抛光剂及基片的抛光方法
US6562416B2 (en) * 2001-05-02 2003-05-13 Advanced Micro Devices, Inc. Method of forming low resistance vias
US6828055B2 (en) * 2001-07-27 2004-12-07 Hewlett-Packard Development Company, L.P. Bipolar plates and end plates for fuel cells and methods for making the same
JP2003113370A (ja) 2001-07-30 2003-04-18 Toshiba Corp 化学的機械的研磨用スラリー、半導体装置の製造方法、半導体装置の製造装置、及び化学的機械的研磨用スラリーの取り扱い方法
US6776810B1 (en) * 2002-02-11 2004-08-17 Cabot Microelectronics Corporation Anionic abrasive particles treated with positively charged polyelectrolytes for CMP
US20030162399A1 (en) * 2002-02-22 2003-08-28 University Of Florida Method, composition and apparatus for tunable selectivity during chemical mechanical polishing of metallic structures
US20030168627A1 (en) 2002-02-22 2003-09-11 Singh Rajiv K. Slurry and method for chemical mechanical polishing of metal structures including refractory metal based barrier layers

Also Published As

Publication number Publication date
KR100624594B1 (ko) 2006-09-18
JP2005109452A (ja) 2005-04-21
US7700489B2 (en) 2010-04-20
US20050106874A1 (en) 2005-05-19
KR20050027157A (ko) 2005-03-17

Similar Documents

Publication Publication Date Title
JP3974127B2 (ja) 半導体装置の製造方法
JP6128161B2 (ja) 基板をケミカルメカニカルポリッシングする方法
JP5361306B2 (ja) 化学機械研磨用水系分散体および化学機械研磨方法
KR102427996B1 (ko) 화학적 기계 연마 조성물 및 텅스텐의 연마 방법
US8759216B2 (en) Compositions and methods for polishing silicon nitride materials
JP6137793B2 (ja) タングステンをケミカルメカニカルポリッシングするための方法
JP5957777B2 (ja) ポリシリコン、酸化ケイ素および窒化ケイ素を含む基体を研磨する方法
TWI636129B (zh) 低缺陷化學機械硏磨組成物
JP2011151405A (ja) 半導体素子の表面平坦化方法
JP2004512681A (ja) 化学機械的研磨スラリー及び研磨方法
JP5861906B2 (ja) 酸化ケイ素除去を増大させるように適合した研磨組成物で基体を化学機械研磨する方法
EP2069452B1 (en) Onium-containing cmp compositions and methods of use thereof
KR100948814B1 (ko) 텅스텐 배선 형성용 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법
WO2011152356A1 (ja) 研磨剤および研磨方法
JP4984032B2 (ja) 化学機械研磨用水系分散体および化学機械研磨方法
JP5451144B2 (ja) 化学機械研磨方法および化学機械研磨用水系分散体調製用キット
US20220195245A1 (en) Selective Chemical Mechanical Planarization Polishing

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070309

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees