KR100793240B1 - 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리장치의 제조 방법 - Google Patents

슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리장치의 제조 방법 Download PDF

Info

Publication number
KR100793240B1
KR100793240B1 KR1020060049882A KR20060049882A KR100793240B1 KR 100793240 B1 KR100793240 B1 KR 100793240B1 KR 1020060049882 A KR1020060049882 A KR 1020060049882A KR 20060049882 A KR20060049882 A KR 20060049882A KR 100793240 B1 KR100793240 B1 KR 100793240B1
Authority
KR
South Korea
Prior art keywords
film
polishing
slurry composition
polyoxyethylene
ceria abrasive
Prior art date
Application number
KR1020060049882A
Other languages
English (en)
Other versions
KR20070115438A (ko
Inventor
한의진
김남수
안봉수
이동준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060049882A priority Critical patent/KR100793240B1/ko
Priority to US11/809,672 priority patent/US20070281486A1/en
Publication of KR20070115438A publication Critical patent/KR20070115438A/ko
Application granted granted Critical
Publication of KR100793240B1 publication Critical patent/KR100793240B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1472—Non-aqueous liquid suspensions
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D1/00—Detergent compositions based essentially on surface-active compounds; Use of these compounds as a detergent
    • C11D1/66—Non-ionic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리 장치의 제조 방법에서, 슬러리 조성물은 세리아 연마제, 12 내지 17의 HLB(hydrophilic lipophilic balance) 값을 가지며 소수성막 표면에 흡착하여 상기 세리아 연마제로부터 상기 소수성막을 보호하는 비이온성 계면활성제 및 물을 포함한다. 상기 슬러리 조성물은 친수성막에 대하여는 높은 연마 속도를 보이며 소수성막에 대하여는 현저히 낮은 연마 속도를 보인다. 따라서 소수성막을 연마 정지막으로 하여 친수성막을 연마할 때 효율적으로 적용할 수 있다.

Description

슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리 장치의 제조 방법{SLURRY COMPOSITION, METHOD OF POLISHING USING THE SLURRY COMPOSITION AND METHOD OF MANUFACTURING A NON-VOLATILE MEMORY DEVICE}
도 1은 본 발명의 실시예 1 내지 5에 따른 슬러리 조성물을 이용하여 화학 기계적 연마 공정을 실시한 경우 폴리실리콘막 및 산화막에 대한 연마 속도 및 연마 선택비를 보여주는 그래프이다.
도 2는 본 발명의 실시예 6 내지 8 및 비교예에 따른 슬러리 조성물을 이용하여 화학 기계적 연마 공정을 실시한 경우 폴리실리콘막 및 산화막에 대한 연마 속도 및 연마 선택비를 보여주는 그래프이다.
도 3은 본 발명의 실시예 6 내지 8 및 비교예에 따른 슬러리 조성물을 이용하여 폴리실리콘막에 대하여 화학 기계적 연마 공정을 실시한 경우, 폴리실리콘막이 손상(attack)을 입은 개수를 보여주는 그래프이다.
도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 연마 방법을 설명하기 위한 사시도이다.
도 5a 내지 도 5i는 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 제조 방법을 설명하기 위한 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200: 기판 110: 제1 물질층
120: 제2 물질층 230: 터널 산화막
235: 제1 도전막 240: 희생막
245: 플로팅 게이트 전극 250: 소자 분리막
본 발명은 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 소수성막에 대하여 친수성막이 연마 선택비를 갖는 슬러리 조성물, 상기 슬러리 조성물을 이용한 연마 방법 및 상기 연마 방법을 이용하는 불휘발성 메모리 장치 제조 방법에 관한 것이다.
반도체 소자의 제조 공정에서는 평탄한 표면을 갖는 구조물을 형성할 것이 요구되는 경우가 많다. 상기 반도체 소자의 구조물은 일반적으로 증착 공정, 패터닝 공정, 식각 공정, 연마 공정 등을 수행함으로써 형성된다. 상기 연마 공정 중에서 화학 기계적 연마(chemical mechanical polishing; CMP) 공정이 반도체 기판의 연마 공정에 자주 사용되고 있다.
화학 기계적 연마 공정이란, 연마 공정을 수행할 반도체 기판을 장착시키고 상기 반도체 기판과 연마 패드 사이에 연마제를 포함하는 슬러리 조성물을 제공한 후 상기 반도체 기판을 상기 연마 패드와 접촉시킨 상태에서 회전하여 가압 및 회전에 의해 상기 반도체 기판의 표면을 평탄화(planarize)시키는 공정을 말한다. 즉, 연마용 슬러리에 포함된 연마제 및 연마 패드의 표면 돌기를 상기 반도체 기판의 표면과 기계적으로 마찰시켜 상기 반도체 기판의 표면을 기계적으로 연마하는 동시에 슬러리 조성물에 포함된 화학적 성분과 상기 반도체 기판의 표면을 화학적으로 반응시켜 상기 반도체 기판의 표면을 화학적으로 제거하는 공정이다.
상기 화학 기계적 연마 공정의 연마 효율은 화학 기계적 연마 장비, 슬러리 조성물의 조성, 연마 패드의 종류 등에 의해 결정된다. 특히, 상기 슬러리 조성물의 조성은 연마 효율에 중요한 영향을 미친다.
동일한 조성의 슬러리 조성물에 대하여 막의 성질에 따라 막의 연마 속도가 달라질 수 있으며, 이러한 연마 속도의 차이를 이용하여 막의 연마 정도를 조절할 수 있다. 특히, 반도체 장치에 널리 이용되는 산화막, 질화막, 폴리실리콘막 또는 금속막들 간의 연마 속도의 차이에 의하여 화학 기계적 연마 공정을 수행하는 경우가 많다.
이러한 슬러리 조성물 중에서, 특히 폴리실리콘막에 대하여는 높은 연마 속도를 갖고 산화막에 대해서는 낮은 연마 속도를 갖는 슬러리 조성물은 널리 사용되어 왔으며 상기 막들에 대하여 높은 연마 선택비를 갖는 슬러리 조성물은 많이 알려져 있다. 그런데, 최근 반도체 장치가 고집적화됨에 따라 그 반대의 연마 선택비를 갖는 슬러리 조성물이 필요한 경우가 발생하고 있다. 특히, 플래쉬 메모리(flash memory)와 같은 불휘발성 메모리 장치의 제조 공정 중에서, 산화막과 같은 친수성막에 대하여는 높은 연마 속도를 갖고 폴리실리콘막과 같은 소수성막에 대하여는 낮은 연마 속도를 가질 것이 요구되는 공정이 있다. 그러나, 현재까지 소 수성막이 연마 정지막으로 효율적으로 작용할 수 있을 정도로 소수성막에 대하여 친수성막이 높은 연마 선택비를 갖는 슬러리 조성물에 대한 개발은 미미한 실정이다.
본 발명의 제1 목적은 소수성막에 대하여 친수성막이 높은 연마 선택비를 갖는 슬러리 조성물을 제공하는데 있다.
본 발명의 제2 목적은 상기 슬러리 조성물을 이용한 연마 방법을 제공하는데 있다.
본 발명의 제3 목적은 상기 연마 방법을 이용한 불휘발성 메모리 장치의 제조 방법을 제공하는데 있다.
상술한 본 발명의 제1 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 슬러리 조성물은 세리아 연마제, 12 내지 17의 HLB(hydrophilic lipophilic balance) 값을 가지며 소수성막 표면에 흡착하여 상기 세리아 연마제로부터 상기 소수성막을 보호하는 비이온성 계면활성제 및 물을 포함한다.
본 발명의 일 실시예에 의하면, 상기 비이온성 계면활성제는 폴리옥시에틸렌 라우릴 에테르(polyoxyethylene lauryl ether), 폴리옥시에틸렌 세틸 에테르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르(polyoxyethylene oleyl ether), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate) 또는 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether)를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 슬러리 조성물은 상기 세리아 연마제는 0.001 내지 5중량%, 상기 비이온성 계면활성제는 0.001 내지 0.1중량% 및 여분의 물을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 세리아 연마제용 분산제를 더 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 세리아 연마제용 분산제는 폴리아크릴산(poly acrylic acid)을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 슬러리 조성물은 상기 세리아 연마제는 0.001 내지 5중량%, 상기 세리아 연마제용 분산제는 0.5 내지 3.5중량%, 상기 비이온성 계면활성제는 0.001 내지 0.1중량% 및 여분의 물을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 세리아 연마제는 50 내지 400nm의 입자 크기를 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 세리아 연마제는 100 내지 200nm의 입자 크기를 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 슬러리 조성물의 pH는 5 내지 8일 수 있다.
본 발명의 제2 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 연마 방법에 있어서, 기판 상에 연마 정지막을 형성한다. 상기 연마 정지막 상에 연마 대상막을 형성한다. 세리아 연마제, 12 내지 17의 HLB 값을 갖는 비이온성 계 면활성제 및 물을 포함하는 슬러리 조성물을 연마 패드 상에 제공하면서 상기 연마 패드 표면과 상기 연마 대상막의 표면을 접촉시켜 상기 연마 정지막이 노출될 때까지 상기 연마 대상막을 연마한다.
본 발명의 일 실시예에 의하면, 상기 연마 정지막은 소수성을 갖고 상기 연마 대상막은 친수성을 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 연마 정지막은 폴리실리콘을 포함하며, 상기 연마 대상막은 실리콘 산화물을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 연마 정지막의 연마 속도는 10 내지 60Å/min일 수 있다.
본 발명의 일 실시예에 의하면, 상기 연마 정지막에 대한 상기 연마 대상막의 연마 선택비는 30:1 내지 150:1일 수 있다.
본 발명의 일 실시예에 의하면, 상기 비이온성 계면활성제는 폴리옥시에틸렌 라우릴 에테르(polyoxyethylene lauryl ether), 폴리옥시에틸렌 세틸 에테르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르(polyoxyethylene oleyl ether), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate) 또는 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether)를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 슬러리 조성물은 상기 세리아 연마제는 0.001 내지 5중량%, 상기 비이온성 계면활성제는 0.001 내지 0.1중량% 및 여분의 물을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 슬러리 조성물은 세리아 연마제용 분산제를 더 포함할 수 있다.
본 발명의 제3 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 불휘발성 메모리 장치의 제조 방법에 있어서, 기판 상부로 돌출된 부분을 포함하는 소자 분리막을 형성한다. 상기 소자 분리막 사이의 상기 기판 상에 터널 산화막을 형성한 다음, 상기 터널 산화막 및 상기 소자 분리막 상에 연속적으로 도전막을 형성한다. 상기 도전막을 완전히 덮으면서 희생막을 형성한다. 세리아 연마제, 12 내지 17의 HLB 값을 갖는 비이온성 계면활성제 및 물을 포함하는 슬러리 조성물을 사용하는 연마 공정으로 상기 도전막이 노출될 때까지 상기 희생막을 연마한다. 노출된 상기 도전막을 상기 소자 분리막이 노출될 때까지 부분적으로 제거하여 플로팅 게이트 전극을 형성한다. 이웃하는 상기 소자 분리막 사이에 남아 있는 상기 희생막 및 상기 소자 분리막이 기판 상으로 돌출된 부분을 제거하여 상기 플로팅 게이트 전극을 노출시킨다. 노출된 상기 플로팅 게이트 전극 상에 유전막을 형성한 후, 상기 유전막 상에 컨트롤 게이트 전극을 형성한다.
본 발명의 일 실시예에 의하면, 상기 도전막은 폴리실리콘을 이용하여 형성하고, 상기 희생막은 실리콘 산화물을 이용하여 형성할 수 있다.
본 발명의 일 실시예에 의하면, 상기 슬러리 조성물을 사용하는 연마 공정에 있어서, 상기 도전막에 대하여 상기 희생막은 30:1 내지 150:1의 연마 선택비를 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 비이온성 계면활성제는 폴리옥시에틸렌 라우릴 에테르(polyoxyethylene lauryl ether), 폴리옥시에틸렌 세틸 에테르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르(polyoxyethylene oleyl ether), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate) 또는 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether)를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 노출된 도전막을 부분적으로 제거하는 단계는 상기 슬러리 조성물을 사용하는 연마 공정에 의하여 연속적으로 수행할 수 있다.
본 발명의 일 실시예에 의하면, 상기 슬러리 조성물을 사용하는 상기 도전막의 연마 공정에서 상기 도전막은 10 내지 60Å/min의 연마 속도를 가질 수 있다.
본 발명의 일 실시예에 의하면, 상기 도전막은 이웃하는 상기 소자 분리막 사이 간격의 1/2보다 얇은 두께로 형성할 수 있다.
본 발명에 따르면, 친수성막에 대한 연마 공정시 실리콘 산화막과 같은 친수성막에 대하여는 높은 연마 속도를 보이며 폴리실리콘막과 같은 소수성막에 대하여는 현저히 낮은 연마 속도를 보인다. 따라서 소수성막을 연마 정지막으로 하고 친수성막을 연마 대상막으로 하는 연마 공정에 효율적으로 적용할 수 있다. 또한, 상기 소수성막을 연마 정지막으로 하여 상기 친수성막을 연마한 후에 본 발명에 따른 슬러리 조성물을 이용하여 연속하여 상기 소수성막을 연마할 때도 상기 소수성막이 균일한 표면 및 두께를 가진다. 또한 상기 소수성막 표면이 연마 입자와의 충돌로 일부가 떨어져나가는 손상(attack)이 방지될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리 장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 패드, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 전극, 패드, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 전극, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 전극, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 물질, 화합물, 층(막), 영역, 패드, 전극, 패턴 또는 구조물들이 "제1", "제2", "제3", "제4", "제5" 및/또는 "제6"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 물질, 가스, 화합물, 층(막), 영역, 전극, 패드, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서 "제1", "제2", "제3", "제4", "제5" 및/또는 "제6"은 각 물질, 화합물, 층(막), 영역, 전극, 패드, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
슬러리 조성물
본 발명의 슬러리 조성물은 친수성막을 화학 기계적 연마(chemical mechanical polishing; CMP) 공정 등의 연마 방법으로 연마할 때, 소수성막에 대하여 상기 친수성막이 높은 연마 선택비를 갖도록 하기 위하여 사용된다. 즉, 상기 소수성막을 연마 정지막으로 하고 상기 친수성막을 연마 대상막으로 하여 상기 친수성막을 연마하는 공정에 적용하여 효율적으로 사용될 수 있다. 상기 친수성막은 예를 들면 실리콘 산화막을 들 수 있다. 상기 소수성막은 예를 들면 폴리실리콘막을 들 수 있다.
본 발명의 슬러리 조성물은 친수성막에 대하여는 높은 연마 속도를 보이고 동시에 소수성막에 대하여는 현저히 낮은 연마 속도를 보인다. 따라서, 본 발명의 슬러리 조성물을 사용하는 연마 공정에서 상기 소수성막에 대하여 상기 친수성막은 높은 연마 선택비를 갖는다. 본 발명의 일 실시예에 따른 슬러리 조성물을 사용하는 화학 기계적 연마 공정에서, 상기 친수성막에 대하여는 약 1500 내지 4000Å/min의 연마 속도를 가지며, 바람직하게는 약 2000 내지 4000Å/min의 연마 속도를 가진다. 상기 소수성막에 대하여는 약 10 내지 60Å/min의 연마 속도를 가지며, 바람직하게는 약 10 내지 30Å/min의 연마 속도를 가진다. 이때 상기 소수성막에 대하여 상기 친수성막은 30:1 이상의 연마 선택비를 나타내며, 바람직하게는 100:1 이상의 연마 선택비를 보인다.
따라서 소수성막이 하부에 형성되고 그 상부에 친수성막이 형성되어 있는 구 조물에 대하여 상기 슬러리 조성물을 이용하여 연마 공정을 수행할 때, 상기 소수성막을 연마 정지막으로 하여 상기 친수성막을 효과적으로 연마할 수 있다. 또한, 상기 소수성막이 노출될 때까지 상기 친수성막을 연마한 후에 노출된 소수성막을 상기 슬러리 조성물을 이용하여 연속하여 식각할 때도 상기 소수성막이 균일한 두께 및 표면을 갖는다.
이를 위하여 본 발명의 슬러리 조성물은 세리아 연마제, 12 내지 17의 HLB(hydrophilic lipophilic balance) 값을 갖는 비이온성 계면활성제 및 물을 포함한다.
본 발명의 슬러리 조성물에 사용되는 연마제는 세리아(CeO2) 연마제를 포함한다. 상기 세리아 연마제를 사용하는 경우, 친수성막에 대해 높은 연마 속도를 유지하면서도 소수성막에 대한 연마 속도가 충분히 느려져 상기 소수성막을 연마 정지막으로 하여 친수성막을 연마하는 데 효과적으로 사용할 수 있다. 상기 세리아 연마제 대신 퓸드 실리카(fumed silica) 또는 콜로이달 실리카(colloidal silica)와 같은 실리카계 연마제를 사용하는 경우 상기 소수성막의 연마 속도가 상기 세리아 연마제를 사용하는 경우보다 빨라진다. 따라서 상기 소수성막이 과식각되어 연마 정지막으로 제대로 기능하지 못할 수 있으므로 바람직하지 못하다.
본 발명의 슬러리 조성물에 포함되는 상기 세리아 연마제의 입자 크기와 양은 연마 공정시 연마 효율에 영향을 미친다. 상기 세리아 연마제의 입자 크기가 너무 크면, 슬러리 조성물과 상기 소수성막이 접촉했을 때 상기 소수성막에 대한 스 트레스가 증가하여 상기 소수성막 표면의 일부가 그레인(grain)으로 떨어져나가는 손상(attack) 현상이 발생할 수 있다. 상기 세리아 연마제의 입자 크기가 작을수록 슬러리 조성물과 상기 소수성막이 접촉했을 때 상기 소수성막이 떨어져나가는 가능성은 줄어들지만, 입자 크기가 너무 작아지면 동시에 연마 후 상기 소수성막의 표면 상태가 열화될 수 있어 적절한 크기를 가져야 한다. 이에 따라, 상기 세리아 연마제는 바람직하게는 약 50 내지 400nm의 입자 크기를 가지며, 약 100 내지 200nm의 입자 크기를 갖는 것이 보다 바람직하다.
상기 세리아 연마제의 양에 따라서 친수성막에 대한 연마 속도가 달라지며, 이에 따라 소수성막에 대한 연마 선택비도 달라질 수 있다. 본 발명의 일 실시예에 따르면, 상기 세리아 연마제는 전체 슬러리 조성물에 대하여 약 0.001 내지 5중량%로 포함되며, 보다 바람직하게는 약 0.1 내지 3.5 중량%로 포함된다.
본 발명의 슬러리 조성물은 비이온성 계면활성제를 포함하며, 상기 비이온성 계면활성제는 약 12 내지 17의 HLB(hydrophilic lipophilic balance) 값을 갖는다.
본 발명의 일 실시예에 따르면, 상기 비이온성 계면활성제는 약 12 내지 17의 HLB 값을 가진다. HLB 값이란, 계면활성제의 친수성 정도와 친유성의 정도를 수치로 나타낸 것으로서 HLB 값이 작을수록 친유성이 강하고 HLB 값이 클수록 친수성이 강하다. 즉, HLB 값은 계면활성제의 특성을 나타내는 지표 중 하나로서 계면활성제가 갖는 친수성과 친유성의 상대적인 차이를 나타낸다.
본 발명의 일 실시예에 따르면, 상기 비이온성 계면활성제는 폴리옥시에틸렌 라우릴 에테르(polyoxyethylene lauryl ether), 폴리옥시에틸렌 세틸 에테 르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르 (polyoxyethylene oleyl ether), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate) 또는 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether)를 포함한다. 이들은 단독으로 또는 둘 이상을 혼합하여 사용할 수 있다.
상기 비이온성 계면활성제의 HLB 값을 하기 표 1에 나타내었다.
[표 1]
비이온성 계면활성제 HLB
폴리옥시에틸렌 라우릴 에테르 16.9
폴리옥시에틸렌 세틸 에테르 15.7
폴리옥시에틸렌 올레일 에테르 12.4
폴리옥시에틸렌 솔비탄 모노라우레이트 16.7
폴리옥시에틸렌 이소옥틸페닐 에테르 13.5
상기 비이온성 계면활성제는 본 발명의 슬러리 조성물을 이용하는 연마 공정 시 소수성막을 보호하는 역할을 한다. 상기 세리아 연마제만으로 이루어진 슬러리 조성물을 사용하여 연마 공정을 수행하면, 친수성막은 효율적으로 연마 가능하지만 소수성막에 대한 연마 속도가 충분히 느려지지 않는다. 따라서 소수성막을 연마 정지막으로 하여 친수성막을 연마하는 공정에 적용하기에 적절하지 못하다.
상기 약 12 내지 17의 HLB값을 갖는 비이온성 계면활성제의 소수성 부분은 상기 소수성막을 향하고 친수성 부분은 슬러리 조성물을 향한다. 따라서 상기 비이온성 계면활성제의 소수성 부분은 상기 소수성막의 표면에 흡착하여 상기 세리아 연마제로부터 상기 소수성막을 보호하는 역할을 한다. 즉, 상기 비이온성 계면활성 제는 상기 소수성막 표면에 보호막(passivation layer)을 형성함으로써 상기 세리아 연마제 입자들이 상기 소수성막에 직접 접촉하는 것을 방지하여 상기 소수성막에 대한 연마 속도를 현저히 느리게 한다. 동시에 상기 비이온성 계면활성제는 친수성 부분도 함께 포함하므로 친수성막에 대한 연마 속도는 저하시키지 않는다. 따라서 본 발명의 슬러리 조성물은 상기 친수성막에 대해서는 높은 연마 속도를 가지면서 상기 소수성막은 상기 비이온성 계면활성제에 의한 보호 효과로 현저히 낮은 연마 속도를 가진다.
상기 비이온성 계면활성제는 전체 슬러리 조성물에 대하여 약 0.001 내지 0.1중량%로 포함되는 것이 바람직하다.
본 발명의 일 실시예에 따르면, 본 발명의 슬러리 조성물은 세리아 연마제용 분산제를 더 포함할 수 있다. 상기 세리아 연마제용 분산제는 세리아 연마제의 연마 효율을 향상시키는 역할을 한다. 상기 세리아 연마제용 분산제는 폴리아크릴산(poly acrylic acid)과 같은 고분자 물질을 포함한다. 상기 세리아 연마제용 분산제에 포함되는 고분자 물질은 세리아 연마 입자에 흡착하여 상기 세리아 연마 입자를 정전기적 척력과 입체 장애(steric hindrance)에 의하여 분산시키는 역할을 한다. 이에 따라 세리아 연마 입자의 분산성이 높아져 슬러리 조성물이 응집되는 현상을 방지할 수 있다. 또한 상기 세리아 연마제용 분산제는 슬러리 조성물의 점도를 증가시켜 연마 공정 시 소음을 줄이는 역할을 하기도 한다.
본 발명의 일 실시예에 따르면, 본 발명의 슬러리 조성물은 pH 조절제를 더 포함할 수 있으며 상기 pH 조절제는 전체 슬러리 조성물의 pH를 적절한 범위 내로 조절하는 역할을 한다. 예를 들어 본 발명의 슬러리 조성물의 pH는 약 5 내지 8의 범위로 조절된다.
상기 분산제의 함량은 세리아 연마제의 비율에 따라 조절될 수 있으나, 대체로 약 0.5 내지 3.5 중량%로 포함되는 것이 바람직하다.
이하, 본 발명의 슬러리 조성물을 실시예 및 비교예를 통하여 더욱 상세하게 설명한다.
슬러리 조성물의 제조
실시예 1
세리아 연마제 0.5중량%, 분산제 1.0중량%, 비이온성 계면활성제로서 폴리옥시에틸렌 라우릴 에테르 0.02중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다.
실시예 2
세리아 연마제 0.5중량%, 분산제 1.0중량%, 비이온성 계면활성제로서 폴리옥시에틸렌 세틸 에테르 0.02중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다.
실시예 3
세리아 연마제 0.5중량%, 분산제 1.0중량%, 비이온성 계면활성제로서 폴리옥 시에틸렌 올레일 에테르 0.02중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다.
실시예 4
세리아 연마제 0.5중량%, 분산제 1.0중량%, 비이온성 계면활성제로서 폴리옥시에틸렌 솔비탄 모노라우레이트 0.02중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다.
실시예 5
세리아 연마제 0.5중량%, 분산제 1.0중량%, 비이온성 계면활성제로서 폴리옥시에틸렌 이소옥틸페닐 에테르 0.02중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다.
실시예 6
세리아 연마제 0.5중량%, 분산제 1.0중량%, 비이온성 계면활성제로서 폴리옥시에틸렌 올레일 에테르 0.01중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다.
실시예 7
세리아 연마제 0.5중량%, 분산제 1.0중량%, 비이온성 계면활성제로서 폴리옥 시에틸렌 올레일 에테르 0.02중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다.
실시예 8
세리아 연마제 0.5중량%, 분산제 1.0중량%, 비이온성 계면활성제로서 폴리옥시에틸렌 올레일 에테르 0.05중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다.
비교예
세리아 연마제 0.5중량%, 분산제 1.0중량%, 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다.
실시예 1 내지 8에 따른 슬러리 조성물에 포함된 음이온 계면활성제의 종류 및 함량을 하기 표 2에 나타내었다.
[표 2]
음이온성 계면활성제 함량(중량%)
실시예 1 폴리옥시에틸렌 라우릴 에테르 0.02
실시예 2 폴리옥시에틸렌 세틸 에테르 0.02
실시예 3 폴리옥시에틸렌 올레일 에테르 0.02
실시예 4 폴리옥시에틸렌 솔비탄 모노라우레이트 0.02
실시예 5 폴리옥시에틸렌 이소옥틸페닐 에테르 0.02
실시예 6 폴리옥시에틸렌 올레일 에테르 0.01
실시예 7 폴리옥시에틸렌 올레일 에테르 0.02
실시예 8 폴리옥시에틸렌 올레일 에테르 0.05
실험예 1- 음이온성 계면활성제의 종류에 따른 연마 선택비 평가
슬러리 조성물에 포함되는 음이온성 계면활성제의 종류에 따른 연마 속도 및 선택비를 평가하기 위하여 친수성막으로서 실리콘 산화막을, 소수성막으로서 폴리실리콘막을 준비하였다. 각각의 막에 대하여 상기 실시예 1 내지 5에 따라 준비된 슬러리 조성물을 이용하는 화학 기계적 연마(CMP) 공정을 실시하였다. 이때 상기 CMP 공정은 AMAT사(社)의 Reflexion을 이용하여 실시되었으며, 공정 조건은 하기 표 3과 같다.
[표 3]
조건(단위)
압력(psi) 4.4(inner tube)/7(retaining ring) /2(membrane)
회전 속도(RPM) 78(head)/86(platen)
슬러리 조성물의 유량(ml/min) 200
컨디셔너 압력(psi) 5.9
컨디셔너 회전 속도 (RPM) 100
실시예 1 내지 5에 따른 슬러리 조성물을 이용하여 산화막 및 폴리실리콘막에 대하여 상기 조건에 따라 CMP 공정을 실시한 경우 각각의 연마 속도 및 연마 선택비를 하기 표 4에 나타내었다.
[표 4]
산화막 연마 속도 (Å/min) 폴리실리콘막 연마 속도 (Å/min) 폴리실리콘막에 대한 산화막의 연마 선택비
실시예 1 2035 62 33:1
실시예 2 2153 31 70:1
실시예 3 2198 16 134:1
실시예 4 2031 41 50:1
실시예 5 2201 28 78:1
도 1은 실시예 1 내지 5에 따른 슬러리 조성물을 이용하여 산화막 및 폴리실 리콘막에 대하여 CMP 공정을 실시한 경우 각각의 연마 속도 및 연마 선택비를 보여주는 그래프이다.
표 4 및 도 1을 참조하면, 실시예 1 내지 5에 따른 슬러리 조성물을 이용한 CMP 공정에서 산화막에 대해서는 약 2000 내지 2200Å/min 정도의 높은 연마 속도를 보였으며, 폴리실리콘막에 대하여는 약 30 내지 60Å/min 정도의 낮은 연마 속도를 나타내었다. 실시예 1 내지 5에 따른 슬러리 조성물은 30:1 이상의 연마 선택비를 보인다. 특히, 음이온성 계면활성제로서 폴리옥시에틸렌 올레일 에테르를 포함하는 실시예 3의 경우 134:1의 연마 선택비를 보여, 폴리실리콘막을 연마 정지막으로 하는 산화막의 CMP 공정에 매우 효과적으로 사용될 수 있음을 보여준다.
실험예 2-계면활성제의 함량에 따른 연마 선택비 평가
슬러리 조성물에 포함되는 음이온성 계면활성제의 종류에 따른 연마 속도 및 선택비를 평가하기 위하여 친수성막으로서 실리콘 산화막을, 소수성막으로서 폴리실리콘막을 준비하였다. 각각의 막에 대하여 실시예 6 내지 8 및 비교예에 따른 슬러리 조성물을 이용하여 CMP 공정을 실시하여 각각의 연마 속도, 연마 선택비를 하기 표 5에 나타내었다. 이때 CMP 공정은 AMAT 사의 Reflexion을 이용하여 상기 표 3과 동일한 공정 조건에서 실시하였다.
[표 5]
산화막 연마 속도 (Å/min) 폴리실리콘막 연마 속도 (Å/min) 폴리실리콘막에 대한 산화막의 연마 선택비
비교예 2351 57 41:1
실시예 6 2282 28 91:1
실시예 7 2285 16 143:1
실시예 8 1645 15 110:1
도 2는 실시예 6 내지 8 및 비교예에 따른 슬러리 조성물을 이용하여 산화막 및 폴리실리콘막에 대하여 CMP 공정을 실시한 경우 각각의 연마 속도 및 연마 선택비를 보여주는 그래프이다.
표 5 및 도 2를 참조하면, 음이온성 계면활성제가 포함되지 않은 비교예에 비하여 실시예 6 내지 8에 따른 슬러리 조성물은 모두 90:1 이상의 높은 연마 선택비를 보인다. 특히, 음이온성 계면활성제로서 폴리옥시에틸렌 올레일 에테르를 200ppm으로 포함하고 있는 실시예 7의 경우 143:1의 높은 연마 선택비를 보인다.
도 3은 실시예 6 내지 8 및 비교예에 따른 슬러리 조성물을 이용하여 산화막 및 폴리실리콘막에 대하여 CMP 공정을 실시한 경우, 폴리실리콘막이 연마 입자와의 충돌로 일부가 떨어져나감으로써 상기 폴리실리콘막이 손상(attack)을 입은 개수를 보여주는 그래프이다.
폴리실리콘막의 손상 개수는 폴리옥시에틸렌 올레일 에테르의 농도가 높아질수록 줄어드는 경향을 보이나, 0.02중량% 이상의 농도에서는 큰 차이를 보이지 않는다. 따라서 음이온성 계면활성제로서 폴리옥시에틸렌 올레일 에테르를 포함할 경우, 연마 선택비와 폴리실리콘막의 손상의 측면에서 모두 약 0.02중량% 정도의 농도가 가장 효율적임을 알 수 있다.
연마 방법
도 4a 내지 도 4b는 본 발명의 일 실시예에 따른 연마 방법을 설명하기 위한 단면도이다.
도 4a를 참조하면, 기판(100) 상에 제1 물질층(110)을 마련한다. 제1 물질층(110)은 기판(100) 상에 직접 형성될 수도 있고, 전극, 도전막, 도전막 패턴, 절연막 또는 절연막 패턴과 같은 다른 구조물을 개재하여 형성될 수 있다. 제1 물질층(110)은 소수성을 띠는 물질로 이루어진다. 예를 들어 제1 물질층(110)은 폴리실리콘을 이용하여 형성될 수 있다. 본 발명의 일 실시예에 따르면, 제1 물질층(110)은 도시한 바와 같이 요철 구조를 가질 수 있다. 본 발명의 다른 실시예에 따르면, 제1 물질층(110)은 원통형 구조, 계단형 구조 등의 편평하지 않은 구조를 가질 수 있다. 본 발명의 또 다른 실시예에 따르면, 제1 물질층(110)은 편평한 구조를 가질 수 있다. 본 발명의 또 다른 실시예에 따르면, 제1 물질층(110)은 하부 구조물을 노출하는 개구를 포함할 수 있다.
이어서, 제1 물질층(110) 상에 제2 물질층(120)을 형성한다. 제2 물질층(120)은 친수성을 띠는 물질로 이루어진다. 예를 들어 제2 물질층(120)은 실리콘 산화물을 이용하여 형성될 수 있다. 상기 실리콘 산화물은 예를 들면, phosphor silicate glass(PSG), boro phosphorus silicate glass(BPSG), undoped silica glass(USG), spin on glass(SOG), tetra ehtyl ortho silicate(TEOS), plasma enhanced-TEOS(PE-TEOS), high density plasma-chemical vapor deposition(HDP- CVD) 산화물 등을 포함한다. 본 발명의 일 실시예에 따르면, 제2 물질층(120)은 하부의 제1 물질층(110)을 충분히 매립하도는 두께를 갖도록 형성된다.
도 4b를 참조하면, 제1 물질층(110)이 노출될 때까지 제2 물질층(120)을 화학 기계적 연마 공정과 같은 연마 공정에 의하여 적어도 일부분을 제거한다. 구체적으로, 세리아 연마제, 12 내지 17의 HLB 값을 갖는 비이온성 계면활성제 및 물을 포함하는 슬러리 조성물을 연마 패드 상에 제공한다. 상기 연마 패드 표면과 제2 물질층(120)을 접촉시켜 제2 물질층(120)을 연마함으로써 제2 물질층(120)을 제거한다. 이 경우, 연마 공정은 상기 연마 패드와 제1 및 제2 물질층(110, 120)이 형성된 기판(100)이 회전하면서 진행된다. 기판(100)은 가압된 상태로 상기 연마 패드에 접촉된다. 이에 따라, 상기 제2 물질층(120)은 슬러리 조성물에 의해 화학적으로 연마되고, 상기 회전 및 가압에 의해 기계적으로 연마된다. 상기 회전은 서로 동일한 방향일 수도 있고 서로 반대방향일 수도 있다.
상기 슬러리 조성물에 대한 설명은 상기에서 상술한 바와 같으므로 구체적인 설명은 생략한다.
상기 슬러리 조성물은 친수성인 제2 물질층(120)에 대하여는 높은 연마 속도를 보이고 동시에 소수성인 제1 물질층(110)에 대하여는 현저히 낮은 연마 속도를 보인다. 예를 들어, 본 발명의 일 실시예에 따르면, 제2 물질층(120)에 대하여는 약 1500 내지 4000Å/min의 연마 속도를 가지며, 바람직하게는 약 2000 내지 4000Å/min의 연마 속도를 가진다. 제1 물질층(110)에 대하여는 약 10 내지 60Å/min의 연마 속도를 가지며, 바람직하게는 약 10 내지 30Å/min의 연마 속도를 가진다. 이 때 제1 물질층(110)에 대하여 제2 물질층(120)은 30:1 이상의 연마 선택비를 나타내며, 바람직하게는 100:1 이상의 연마 선택비를 보인다.
따라서 본 발명의 일 실시예에 따라 소수성을 갖는 제1 물질층(110)이 하부에 형성되고 그 상부에 친수성을 갖는 제2 물질층(120)이 형성되어 있는 구조물에 대하여 상기 슬러리 조성물을 이용하여 연마 공정을 수행할 때, 제1 물질층(110)을 연마 정지막으로 하여 제2 물질층(120)을 효과적으로 연마할 수 있다.
상기 연마 공정은 제1 물질층(110)의 상면이 노출될 때까지 수행될 수 있다. 제2 물질층(120)의 연마 결과 제2 물질층 패턴(120a)이 형성된다. 제2 물질층 패턴(120a)은 후속 공정에서 건식 식각 공정, 습식 식각 공정 등에 의해 제거될 수 있다.
본 발명의 다른 실시예에 따르면, 제1 물질층(110)이 노출된 후에도 제1 물질층(110)의 적어도 일부를 더 식각할 수 있다. 제1 물질층(110)이 노출될 때까지 제2 물질층(120)을 연마한 후에, 노출된 제1 물질층(110)을 상기 슬러리 조성물을 이용하여 연속하여 연마하여도 제1 물질층(110)은 균일한 두께 및 표면을 갖도록 연마할 수 있다. 이는 상기 슬러리 조성물에 포함된 비이온성 계면활성제가 제1 물질층(110)에 대하여 보호막을 형성하여 세리아 연마제가 제1 물질층(110)과 직접 접촉하는 것을 방지함으로써 제1 물질층(110)에 대하여 낮은 연마 속도를 갖게 하기 때문이다.
본 발명의 일 실시예에 따른 연마 방법은 소자 분리막, 게이트 구조물, 배선 구조물, 패드 구조물, 콘택, 캐패시터 등 다양한 반도체 장치의 제조 공정에 적용 될 수 있다.
불휘발성 메모리 장치의 제조 방법
도 5a 내지 도 5i는 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 제조 방법을 설명하기 위한 사시도이다.
도 5a를 참조하면, 기판(200) 상에 패드 산화막(205)을 형성한다. 기판(200)은 실리콘 웨이퍼(silicon wafer), 게르마늄(germanium) 기판, 실리콘 게르마늄(silicon germanium) 기판 또는 SOI(silicon on insulator) 기판 등과 같은 반도체 기판을 이용할 수 있다. 패드 산화막(205)은 실리콘을 포함하는 기판(200)에 대하여 열산화(thermal oxidation) 공정과 같은 산화 공정을 수행하여 형성하거나 또는 화학 기상 증착(chemical vapor deposition; CVD) 공정을 통해 실리콘 산화물을 증착시켜 형성할 수 있다. 패드 산화막(205)은 이 후에 형성되는 마스크막(210)과 기판(200)이 직접적으로 접촉하는 것을 방지하기 위해 제공된다.
패드 산화막(205) 상에 마스크막(210)을 형성한다. 마스크막(210)은 실리콘 질화물을 이용하여 형성할 수 있다. 마스크막(210)은 후속 공정을 통해 소자 분리용 트렌치를 형성하기 위한 마스크 패턴으로 제공된다. 마스크막(210)의 높이에 의하여 불휘발성 메모리 장치의 플로팅 게이트 전극의 높이가 대체로 정해지므로 형성하고자 하는 플로팅 게이트 전극의 높이를 고려하여 마스크막(210)을 형성한다. 이때 후속의 세정 및 연마 공정 등을 진행하면서 마스크막(210)이 일부가 소모될 수 있으므로, 마스크막(210)은 목표로 하는 플로팅 게이트 전극의 두께보다 더 두 껍게 형성하여야 한다.
도 5b를 참조하면, 마스크막(210) 상에 제1 포토레지스트 패턴(도시되지 않음)을 형성한다. 상기 제1 포토레지스트 패턴은 소자 분리막이 형성될 영역을 선택적으로 노출한다. 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 마스크막(210) 및 패드 산화막(205)을 차례로 이방성 식각함으로서 패드 산화막 패턴(205a) 및 마스크 패턴(210a)을 형성한다.
이어서, 마스크 패턴(210a)을 식각 마스크로 사용하여 기판(200)의 하부를 소정의 깊이로 식각함으로서 트렌치(215)를 형성한다. 트렌치(215)는 후에 플로팅 게이트 전극이 형성될 위치 및 소자 분리막이 형성될 위치를 정의한다. 따라서 플로팅 게이트 영역과 소자 분리막 영역이 동시에 정렬되면서 형성될 수 있다.
다음에, 트렌치(215) 내부를 완전히 채우면서 마스크 패턴(210a) 상에 제1 예비 소자 분리막(220)을 형성한다. 제1 예비 소자 분리막(220)은 실리콘 산화물을 이용하여 형성할 수 있다. 제1 예비 소자 분리막(220)은 예를 들면, BPSG, PSG, BSG, USG, SOG, TEOS, PE-TEOS, HDP-CVD 산화물 등과 같은 실리콘 산화물을 사용하여 형성할 수 있다. 본 발명의 일 실시예에 따르면, 트렌치(215)를 매립하기 위하여 갭 필링(gap filling) 특성이 우수한 산화물을 화학 기상 증착(chemical vapor deposition; CVD) 방법으로 증착하여 기판(200) 상에 제1 예비 소자 분리막(220)을 형성한다. 예를 들어, 제1 예비 소자 분리막(220)은 HDP-CVD 산화물로 이루어질 수 있다.
마스크 패턴(210a)이 노출되도록 제1 예비 소자 분리막(220)을 부분적으로 제거한다. 제1 예비 소자 분리막(220)에 의해 기판(200)에 액티브 영역 및 필드 영역이 마련된다.
본 발명의 일 실시예에 따르면, 제1 예비 소자 분리막(220)을 형성하기 전에 트렌치(215) 내벽에 라이너막을 더 형성할 수 있다. 상기 라이너막은 트렌치(215) 형성을 위한 식각 공정 시에 발생한 기판의 손상을 치유하고 누설 전류 발생을 방지하기 위해 형성된다.
도 5c를 참조하면, 노출된 마스크 패턴(210a)을 제거한다. 본 발명의 일 실시예에 따르면, 마스크 패턴(210a)은 제1 예비 소자 분리막(220)에 대하여 연마 선택비를 갖는 식각 물질을 이용하여 제거할 수 있다. 예를 들면, 마스크 패턴(210a)이 실리콘 질화물을 포함하고 제1 예비 소자 분리막(220)은 실리콘 산화물을 포함할 때, 인산(phosphoric acid)을 포함하는 식각액을 사용하는 습식 식각 공정에 의하여 하드 마스크 패턴(210a)을 제거할 수 있다.
다음에, 패드 산화막 패턴(205a)을 제거한다. 본 발명의 일 실시예에 따르면, 패드 산화막 패턴(205a)은 습식 식각 공정을 통해 제거함으로서 플로팅 게이트를 성형하기 위한 개구부(225)를 형성한다. 패드 산화막 패턴(205a)은 예를 들어, SC1 용액 또는 SC2 용액을 사용하여 제거할 수 있다.
패드 산화막 패턴(205a)을 제거할 때에 상기 습식 식각 공정에 의하여 제1 예비 소자 분리막(220)의 측벽이 일부 식각되면서 상부 선폭이 감소된 제2 예비 소자 분리막(220a)이 형성된다. 때문에, 제2 예비 소자 분리막(220a) 사이에 생성되는 개구부(225)는 패드 산화막 패턴(205a)을 제거하기 전보다 더 넓은 폭을 갖는 다. 이에 따라, 개구부(225) 사이의 상기 액티브 영역에 형성될 플로팅 게이트 전극의 단면적이 증가하여 게이트 구조물의 커플링 비가 증가될 수 있다. 제2 예비 소자 분리막(220a)은 기판 상부로 돌출된 부분과 기판 하부의 트렌치(215)를 채우는 부분을 포함한다.
패드 산화막 패턴(205a)이 제거됨에 따라 제2 예비 소자 분리막(220a) 사이의 기판(200) 표면이 외부에 노출된다.
도 5d를 참조하면, 제2 예비 소자 분리막(220a)의 사이로 노출된 기판(200) 상에 터널 산화막(230)을 형성한다. 터널 산화막(230)은 실리콘 산화물로 형성될 수 있다. 또한, 터널 산화막(230)은 열 산화 공정 또는 화학 기상 증착 공정과 같은 공정에 의해 형성될 수 있다.
다음에, 터널 산화막(230) 및 제2 예비 소자 분리막(220a)의 표면 상에 연속적으로 제1 도전막(235)을 형성한다. 제1 도전막(235)은 개구부(225) 내부를 완전히 채우지 않을 정도의 두께 즉, 개구부(225) 내부 폭의 1/2보다 얇은 두께로 형성한다. 제1 도전막(235)은 후속 공정을 통해 플로팅 게이트 전극으로 제공된다. 본 발명의 일 실시예에 따르면, 제1 도전막(235)은 저압 화학 기상 증착(low pressure chemical vapor deposition; LPCVD)공정을 통해 불순물이 도핑된 폴리실리콘 물질을 증착시켜 형성할 수 있다. 상기 불순물 도핑은 POCl3 확산, 이온주입, 또는 인-시튜 도핑 방법으로 수행할 수 있다.
본 발명의 일 실시예에 따르면, 제1 도전막(235)을 증착한 다음, 제1 도전 막(235)의 표면적을 증가시키기 위하여 불산(HF)과 같은 식각액을 이용하는 습식 식각 공정을 더 수행할 수 있다.
다음에, 제1 도전막(235)상에 개구부(225) 내부를 완전히 채우는 희생막(240)을 형성한다. 희생막(240)은 BPSG, PSG, BSG, USG, SOG, TEOS, PE-TEOS, HDP-CVD 산화물과 같은 실리콘 산화물을 증착시켜 형성할 수 있다. 본 발명의 일 실시예에 따르면, 희생막(240)은 USG를 사용하여 형성된다.
도 5e를 참조하면, 제1 도전막(235)이 노출될 때까지 화학 기계적 연마(chemical mechanical polishing; CMP) 공정과 같은 연마 공정을 이용하여 희생막(240)을 부분적으로 제거한다. 즉, 제1 도전막(235)을 연마 정지막으로 하여 제1 도전막(235) 상부의 희생막(240)을 제거한다.
제1 도전막(235)이 폴리실리콘을 포함하고 희생막(240)이 실리콘 산화물을 포함할 때, 상기 연마 공정에서 사용되는 슬러리 조성물은 희생막(240)에 대하여는 높은 연마 속도를 갖는 반면, 제1 도전막(235)에 대하여는 낮은 연마 속도를 가질 것이 요구된다. 제1 도전막(235)에 포함되는 폴리실리콘은 소수성이고 희생막(240)에 포함되는 실리콘 산화물은 친수성이므로 소수성막에 대하여 친수성막이 높은 연마 선택비를 갖는 슬러리 조성물을 이용하는 연마 공정을 수행한다.
구체적으로, 상기 슬러리 조성물은 세리아 연마제, 12 내지 17의 HLB 값을 갖는 비이온성 계면활성제 및 물을 포함한다. 상기 슬러리 조성물에 대한 설명은 상술한 바와 같으므로 구체적인 설명은 생략한다.
상기 슬러리 조성물은 친수성인 희생막(240)에 대하여는 높은 연마 속도를 보이고 동시에 소수성인 제1 도전막(235)에 대하여는 현저히 낮은 연마 속도를 보인다. 예를 들어, 본 발명의 일 실시예에 따르면, 희생막(240)에 대하여는 약 1500 내지 4000Å/min의 연마 속도를 가지며, 바람직하게는 약 2000 내지 4000Å/min의 연마 속도를 가진다. 제1 도전막(235)에 대하여는 약 10 내지 60Å/min의 연마 속도를 가지며, 바람직하게는 약 10 내지 30Å/min의 연마 속도를 가진다. 제1 도전막(235)에 대하여 희생막(240)은 30:1 이상의 연마 선택비를 나타내며, 바람직하게는 100:1 이상의 연마 선택비를 보인다.
따라서 제1 도전막(235)을 연마 정지막으로 하여 희생막(240)을 효과적으로 연마할 수 있다.
도 5f를 참조하면, 제2 예비 소자 분리막(220a)이 노출될 때까지 노출된 제1 도전막(235)을 부분적으로 제거한다.
본 발명의 일 실시예에 따르면, 제1 도전막(235)의 부분적 제거는 희생막(240)을 제거하는 데 사용된 슬러리 조성물을 사용하여 연속적인 연마 공정에 의해 수행될 수 있다. 이때 노출된 제1 도전막(235)을 상기 슬러리 조성물을 사용하여 연속하여 식각할 때, 상기 슬러리 조성물에 포함된 음이온성 계면활성제가 제1 도전막(235) 상에 보호막을 형성함으로써 상기 슬러리 조성물의 연마 입자가 제1 도전막(235)에 직접 닿는 것을 방지하기 때문에 제1 도전막(235)이 균일한 두께 및 표면을 가지며 연마될 수 있다. 또한, 식각 후 제1 도전막(235)이 양호한 프로파일을 가진다.
제1 도전막(235)을 식각하여 제2 예비 소자 분리막(220a)을 노출함으로써, 메모리 장치의 셀(cell) 단위로 분리된 예비 플로팅 게이트 전극(235a)이 형성된다.
도 5g를 참조하면, 희생막 패턴(240a) 및 예비 플로팅 게이트 전극(235a) 상에 제2 포토레지스트 패턴(도시되지 않음)을 형성한다. 상기 제2 포토레지스트 패턴은 플로팅 게이트 전극이 형성될 영역을 덮도록 형성한다.
상기 제2 포토레지스트 패턴을 식각 마스크로 사용하여 예비 플로팅 게이트 전극(235a)을 식각함으로서 고립된 U자 형상의 플로팅 게이트 전극(245)을 형성한다.
상기와 같이, 고립된 U자 형상의 플로팅 게이트 전극(245)은 제1 방향으로 연장되는 라인 형태의 예비 플로팅 게이트 전극(235a)과는 달리 전면 및 후면이 외부에 노출되는 형상을 갖게 된다.
다음에, 상기 제2 포토레지스트 패턴을 애싱 및/또는 스트립 공정을 수행함으로서 제거한다.
도 5h를 참조하면, 플로팅 게이트 전극(245) 내부에 남아있는 희생막 패턴(240a)을 제거한다. 또한 플로팅 게이트 전극(245)의 측벽과 접하는 제2 예비 소자 분리막(220a)의 일부분을 제거한다. 상기 공정에 의해, 제2 예비 소자 분리막(220a)에 비해 낮은 높이를 갖는 소자 분리막(250)이 완성된다.
제2 예비 소자 분리막(220a)의 일부분을 제거하여 소자 분리막(250)을 형성할 때, 제2 예비 소자 분리막(220a) 중 기판(200)의 상부로 돌출된 일부분만이 제거되도록 한다. 희생막 패턴(240a) 및 제2 예비 소자 분리막(220a)의 일부분을 제 거한 결과, 플로팅 게이트 전극(245)의 상부, 내부 및 외부 측면, 전면 및 후면이 외부에 노출된다.
다음에, 플로팅 게이트 전극(245) 및 소자 분리막(250)의 상면에 연속적으로 유전막(255)을 형성한다. 유전막(255)은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막이 적층된 형상을 갖도록 형성할 수 있다. 본 발명의 일 실시예에 따르면, 유전막(255)은 상기 실리콘 산화물에 비해 높은 유전율을 갖는 금속 산화물과 같은 고유전물(high-k material)을 사용하여 형성할 수 있다.
상기에서 설명한 바와 같이, 플로팅 게이트 전극(245)이 U자 형상으로 고립된 패턴 형상을 갖게 되어, 유전막(255)이 형성되는 플로팅 게이트 전극(245)의 전면 및 후면과 내부 및 외부 측면까지 노출되어 있으므로 유전막(255)의 증착 면적이 증가된다. 이로 인해, 불휘발성 메모리 장치의 단위 셀에서 커플링비를 충분히 증가시킬 수 있다.
도 5i를 참조하면, 유전막(255) 상에 제2 도전막을 형성한다. 본 발명의 일 실시예에 따르면, 상기 제2 도전막은 불순물이 도핑된 폴리실리콘막을 증착한 후 금속 또는 금속 실리사이드막을 증착함으로서 다층막 구조로 형성할 수 있다.
상기 제2 도전막(260) 상에 하드 마스크막을 형성한다.
상기 하드 마스크막 및 제2 도전막에 대하여 사진 식각 공정을 수행하여 하드 마스크 패턴(265) 및 컨트롤 게이트 전극(260)을 형성한다. 이로써, 터널 산화막(230), 플로팅 게이트 전극(245), 유전막(255), 컨트롤 게이트 전극(260) 및 하드 마스크 패턴(265) 을 포함하는 불휘발성 메모리 장치의 게이트 구조물이 완성된 다.
본 발명에 따른 슬러리 조성물은 실리콘 산화막과 같은 친수성막에 대하여는 높은 연마 속도를 보이며 폴리실리콘막과 같은 소수성막에 대하여는 현저히 낮은 연마 속도를 보인다. 따라서 소수성막을 연마 정지막으로 하고 친수성막을 연마 대상막으로 하는 연마 공정에 효율적으로 적용할 수 있다. 또한, 상기 소수성막을 연마 정지막으로 하여 상기 친수성막을 연마한 후에 본 발명에 따른 슬러리 조성물을 이용하여 연속하여 상기 소수성막을 연마할 때도 상기 소수성막이 균일한 표면 및 두께를 가진다. 또한 상기 소수성막 표면이 연마 입자와의 충돌로 일부가 떨어져나가는 손상이 방지될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (23)

  1. 세리아 연마제;
    12 내지 17의 HLB(hydrophilic lipophilic balance) 값을 가지며 폴리실리콘막 표면에 흡착하여 상기 세리아 연마제로부터 상기 폴리실리콘막을 보호하는 폴리옥시에틸렌 세틸 에테르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르(polyoxyethylene oleyl ether), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate) 및 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether)로 이루어지는 그룹 중에서 선택된 적어도 하나의 비이온성 계면활성제; 및
    물을 포함하고,
    상기 폴리실리콘막에 대하여 BPSG, PSG, BSG, USG, SOG, TEOS, PE-TEOS 및 HDP-CVD 산화물로 이루어지는 그룹 중에서 선택된 적어도 하나의 실리콘 산화물을 사용하여 형성된 연마대상막의 연마선택비가 70:1 내지 150:1이고 pH가 5 내지 8인 슬러리 조성물.
  2. 삭제
  3. 제1항에 있어서, 상기 슬러리 조성물은
    상기 세리아 연마제는 0.001 내지 5중량%;
    상기 비이온성 계면활성제는 0.001 내지 0.1중량%; 및
    여분의 물을 포함하는 것을 특징으로 하는 슬러리 조성물.
  4. 제1항에 있어서, 상기 슬러리 조성물은 세리아 연마제용 분산제를 더 포함하는 것을 특징으로 하는 슬러리 조성물.
  5. 제4항에 있어서, 상기 세리아 연마제용 분산제는 폴리아크릴산(poly acrylic acid)을 포함하는 것을 특징으로 하는 슬러리 조성물.
  6. 제4항에 있어서, 상기 슬러리 조성물은
    상기 세리아 연마제는 0.001 내지 5중량%;
    상기 세리아 연마제용 분산제는 0.5 내지 3.5중량%;
    상기 비이온성 계면활성제는 0.001 내지 0.1중량%; 및
    여분의 물을 포함하는 것을 특징으로 하는 슬러리 조성물.
  7. 제1항에 있어서, 상기 세리아 연마제는 50 내지 400nm의 입자 크기를 갖는 것을 특징으로 하는 슬러리 조성물.
  8. 제7항에 있어서, 상기 세리아 연마제는 100 내지 200nm의 입자 크기를 갖는 것을 특징으로 하는 슬러리 조성물.
  9. 삭제
  10. 기판 상에 폴리실리콘막을 형성하는 단계;
    상기 폴리실리콘막 상에 BPSG, PSG, BSG, USG, SOG, TEOS, PE-TEOS 및 HDP-CVD 산화물로 이루어지는 그룹 중에서 선택된 적어도 하나의 실리콘 산화물을 사용하여 연마 대상막을 형성하는 단계; 및
    세리아 연마제, 12 내지 17의 HLB 값을 갖는 폴리옥시에틸렌 세틸 에테르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르(polyoxyethylene oleyl ether), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate) 및 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether)로 이루어지는 그룹 중에서 선택된 적어도 하나의 비이온성 계면활성제 및 물을 포함하고, 상기 폴리실리콘막에 대하여 상기 연마 대상막의 연마선택비는 70:1 내지 150:1이고 pH가 5 내지 8인 슬러리 조성물을 연마 패드 상에 제공하면서 상기 연마 패드 표면과 상기 연마 대상막의 표면을 접촉시켜 상기 폴리실리콘막이 노출될 때까지 상기 연마 대상막을 연마하는 단계를 포함하는 연마 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제10항에 있어서, 상기 슬러리 조성물은
    상기 세리아 연마제는 0.001 내지 5중량%;
    상기 비이온성 계면활성제는 0.001 내지 0.1중량%; 및
    여분의 물을 포함하는 것을 특징으로 하는 연마 방법.
  16. 제10항에 있어서, 상기 슬러리 조성물은 세리아 연마제용 분산제를 더 포함하는 것을 특징으로 하는 연마 방법.
  17. 기판 상부로 돌출된 부분을 포함하는 소자 분리막을 형성하는 단계;
    상기 소자 분리막 사이의 상기 기판 상에 터널 산화막을 형성하는 단계;
    상기 터널 산화막 및 상기 소자 분리막 상에 연속적으로 도전막을 형성하는 단계;
    상기 도전막을 완전히 덮으면서 희생막을 형성하는 단계;
    세리아 연마제, 12 내지 17의 HLB 값을 갖는 비이온성 계면활성제 및 물을 포함하는 슬러리 조성물을 사용하는 연마 공정으로 상기 도전막이 노출될 때까지 상기 희생막을 연마하는 단계;
    노출된 상기 도전막을 상기 소자 분리막이 노출될 때까지 부분적으로 제거하여 플로팅 게이트 전극을 형성하는 단계;
    이웃하는 상기 소자 분리막 사이에 남아 있는 상기 희생막 및 상기 소자 분리막이 기판 상으로 돌출된 부분을 제거하여 상기 플로팅 게이트 전극을 노출시키는 단계;
    노출된 상기 플로팅 게이트 전극 상에 유전막을 형성하는 단계;
    상기 유전막 상에 컨트롤 게이트 전극을 형성하는 단계를 포함하는 불휘발성 메모리 장치의 제조 방법.
  18. 제17항에 있어서, 상기 도전막은 폴리실리콘을 이용하여 형성하고, 상기 희생막은 실리콘 산화물을 이용하여 형성하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  19. 제17항에 있어서, 상기 슬러리 조성물을 사용하는 연마 공정에 있어서, 상기 도전막에 대하여 상기 희생막은 30:1 내지 150:1의 연마 선택비를 갖는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  20. 제17항에 있어서, 상기 비이온성 계면활성제는 폴리옥시에틸렌 라우릴 에테르(polyoxyethylene lauryl ether), 폴리옥시에틸렌 세틸 에테르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르(polyoxyethylene oleyl ether), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate) 및 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether)로 이루어지는 그룹 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  21. 제17항에 있어서, 상기 노출된 도전막을 부분적으로 제거하는 단계는 상기 슬러리 조성물을 사용하는 연마 공정에 의하여 연속적으로 수행되는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  22. 제21항에 있어서, 상기 슬러리 조성물을 사용하는 상기 도전막의 연마 공정에서 상기 도전막은 10 내지 60Å/min의 연마 속도를 갖는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
  23. 제17항에 있어서, 상기 터널 산화막 및 상기 소자 분리막 상에 연속적으로 도전막을 형성하는 단계는 상기 도전막이 이웃하는 상기 소자 분리막 사이의 간격의 1/2보다 얇은 두께로 형성하는 것을 특징으로 하는 불휘발성 메모리 장치의 제조 방법.
KR1020060049882A 2006-06-02 2006-06-02 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리장치의 제조 방법 KR100793240B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060049882A KR100793240B1 (ko) 2006-06-02 2006-06-02 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리장치의 제조 방법
US11/809,672 US20070281486A1 (en) 2006-06-02 2007-06-01 Slurry composition, method of polishing an object layer and method of manufacturing a non-volatile memory device using the slurry composition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060049882A KR100793240B1 (ko) 2006-06-02 2006-06-02 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070115438A KR20070115438A (ko) 2007-12-06
KR100793240B1 true KR100793240B1 (ko) 2008-01-10

Family

ID=38790796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049882A KR100793240B1 (ko) 2006-06-02 2006-06-02 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리장치의 제조 방법

Country Status (2)

Country Link
US (1) US20070281486A1 (ko)
KR (1) KR100793240B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288280B2 (en) * 2007-07-19 2012-10-16 Macronix International Co., Ltd. Conductor removal process
JP5220428B2 (ja) 2008-02-01 2013-06-26 株式会社フジミインコーポレーテッド 研磨用組成物を用いた研磨方法
KR101094662B1 (ko) * 2008-07-24 2011-12-20 솔브레인 주식회사 폴리실리콘 연마정지제를 함유하는 화학 기계적 연마조성물
KR20100040219A (ko) * 2008-10-09 2010-04-19 삼성전자주식회사 게이트 금속 실리사이드막을 갖는 집적 회로 반도체 소자의제조방법
JP6209845B2 (ja) * 2013-04-11 2017-10-11 日立化成株式会社 研磨液、研磨液セット及び基体の研磨方法
JP6332041B2 (ja) * 2014-01-20 2018-05-30 信越化学工業株式会社 合成石英ガラス基板の製造方法
US10584266B2 (en) * 2018-03-14 2020-03-10 Cabot Microelectronics Corporation CMP compositions containing polymer complexes and agents for STI applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050027157A (ko) * 2003-09-12 2005-03-17 가부시끼가이샤 도시바 반도체 장치의 제조 방법
KR20050059420A (ko) * 2003-12-12 2005-06-20 삼성전자주식회사 슬러리 조성물 및 이를 이용한 화학기계적연마공정를포함하는 반도체 소자의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378180B1 (ko) * 2000-05-22 2003-03-29 삼성전자주식회사 화학기계적 연마 공정용 슬러리 및 이를 이용한 반도체소자의 제조방법
EP1566420A1 (en) * 2004-01-23 2005-08-24 JSR Corporation Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method
JP4012180B2 (ja) * 2004-08-06 2007-11-21 株式会社東芝 Ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050027157A (ko) * 2003-09-12 2005-03-17 가부시끼가이샤 도시바 반도체 장치의 제조 방법
KR100624594B1 (ko) 2003-09-12 2006-09-18 가부시끼가이샤 도시바 반도체 장치의 제조 방법
KR20050059420A (ko) * 2003-12-12 2005-06-20 삼성전자주식회사 슬러리 조성물 및 이를 이용한 화학기계적연마공정를포함하는 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20070115438A (ko) 2007-12-06
US20070281486A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
KR100829594B1 (ko) 화학 기계적 연마용 슬러리 조성물 및 이를 이용한 반도체메모리 소자의 제조 방법
KR100378180B1 (ko) 화학기계적 연마 공정용 슬러리 및 이를 이용한 반도체소자의 제조방법
KR100852242B1 (ko) 화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법및 반도체 메모리 소자의 제조 방법
KR100793240B1 (ko) 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리장치의 제조 방법
US8048809B2 (en) Polishing method using chemical mechanical slurry composition
US7311857B2 (en) Etching composition, method of preparing the same, method of etching an oxide film, and method of manufacturing a semiconductor device
US20080277767A1 (en) Semiconductor device including a planarized surface and method thereof
JP4290910B2 (ja) 半導体素子のコンタクトパッドの形成方法
KR100750191B1 (ko) 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법
US9870950B2 (en) Method of manufacturing semiconductor device
US6190999B1 (en) Method for fabricating a shallow trench isolation structure
KR100569541B1 (ko) 반도체 소자의 제조방법
KR20170026987A (ko) 반도체 장치의 제조 방법
KR100487917B1 (ko) 반도체소자의 화학적 기계적 연마방법
KR20070031503A (ko) 실린더형 커패시터 및 이의 제조 방법
KR20080003485A (ko) 슬러리 조성물 및 이를 이용한 화학적 기계적 연마 방법
KR100492783B1 (ko) 반도체소자의 폴리실리콘 플러그 형성방법
US20110159692A1 (en) Method for fabricating semiconductor device
KR20060077353A (ko) 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체장치의 콘택 형성방법
KR100861372B1 (ko) 반도체소자의 폴리사이드 게이트 형성방법
KR20230114480A (ko) 슬러리 조성물 및 이를 이용하는 집적회로 소자의 제조 방법
US20080194093A1 (en) Method for fabricating a nonvolatile memory device
US20060166458A1 (en) Method for forming shallow trench isolation structures
KR20010066115A (ko) 반도체 소자용 절연막의 평탄화 방법 및 이에 사용되는연마제

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee