KR100852242B1 - 화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법및 반도체 메모리 소자의 제조 방법 - Google Patents

화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법및 반도체 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR100852242B1
KR100852242B1 KR1020060077000A KR20060077000A KR100852242B1 KR 100852242 B1 KR100852242 B1 KR 100852242B1 KR 1020060077000 A KR1020060077000 A KR 1020060077000A KR 20060077000 A KR20060077000 A KR 20060077000A KR 100852242 B1 KR100852242 B1 KR 100852242B1
Authority
KR
South Korea
Prior art keywords
polishing
polyoxyethylene
film
weight
ceria
Prior art date
Application number
KR1020060077000A
Other languages
English (en)
Other versions
KR20080015553A (ko
Inventor
김남수
김종우
이효선
이동준
안봉수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060077000A priority Critical patent/KR100852242B1/ko
Priority to US11/837,840 priority patent/US20080045020A1/en
Publication of KR20080015553A publication Critical patent/KR20080015553A/ko
Application granted granted Critical
Publication of KR100852242B1 publication Critical patent/KR100852242B1/ko
Priority to US12/904,274 priority patent/US20110027996A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D1/00—Detergent compositions based essentially on surface-active compounds; Use of these compounds as a detergent
    • C11D1/02—Anionic compounds
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D1/00—Detergent compositions based essentially on surface-active compounds; Use of these compounds as a detergent
    • C11D1/66—Non-ionic compounds
    • C11D1/72—Ethers of polyoxyalkylene glycols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

슬러리 조성물, 이를 이용한 연마 방법 및 반도체 메모리 소자의 제조 방법에서, 슬러리 조성물은 세리아 연마제 0.05 내지 0.3중량%와 음이온성 계면활성제 0.005 내지 0.04중량%와, 폴리옥시에틸렌계 비이온성 계면활성제 0.0005 내지 0.003 중량%와 상기 음이온성 계면활성제 보다 높은 분자량을 갖는 고분자 폴리아크릴산염 0.2 내지 1.0중량%와 여분의 물을 포함한다. 상기 슬러리 조성물은 낮은 함량의 세리아 연마제를 포함하에도 불구하고 실리콘 산화막 대하여 높은 연마 속도를 보이며 실리콘 질화막에 대하여는 현저히 낮은 연마 속도를 보인다.

Description

화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법 및 반도체 메모리 소자의 제조 방법{SLURRY COMPOSITION FOR CHEMICAL MECHANICAL POLISHING, METHOD OF POLISHING USING THE SAME AND METHOD OF MANUFACTURING A SEMICONDUCTOR MEMORY DEVICE}
도 1은 본 발명의 세리아 슬러리의 pH 변화에 따른 실리콘 산화막과 실리콘 질화막의 표면전하 변화를 나타내는 그래프이다.
도 2는 본 발명의 세리아 슬러리의 pH 및 고분자 첨가제의 함유량 변화에 따른 실리콘 산화막의 연마속도를 나타내는 그래프이다.
도 3은 본 발명의 세리아 슬러리의 조성 변화에 따른 거대 입자의 함량변화를 나타내는 그래프이다.
도 4는 본 발명의 세리아 슬러리의 조성 변화에 따른 실리콘 산화막과 실리콘 질화막의 연마 속도 및 연마 선택비를 나타내는 그래프이다.
도 5 내지 도 6은 본 발명의 일 실시예에 따른 연마 방법을 설명하기 위한 단면도이다.
도 7 내지 13은 본 발명의 화학 기계적 연마 방법이 적용되는 반도체 메모리 소자의 제조방법을 나타내는 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : 연마 정지막
14 : 연마 대상막 15 : 연마 대상막 패턴
본 발명은 화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법 및 반도체 메모리 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 세리아 연마제를 포함하는 화학 기계적 연마용 슬러리 조성물, 상기 슬러리 조성물을 이용한 연마 방법 및 상기 연마 방법을 이용하는 반도체 메모리 소자의 제조 방법에 관한 것이다.
반도체 메모리 소자의 제조 공정에서는 평탄한 표면을 갖는 구조물을 형성할 것이 요구된다. 상기 반도체 메모리 소자의 구조물은 일반적으로 증착 공정, 패터닝 공정, 식각 공정, 연마 공정 등을 수행함으로써 형성된다. 상기 연마 공정 중에서 화학 기계적 연마(chemical mechanical polishing; CMP) 공정이 반도체 기판의 연마 공정에 자주 사용되고 있다.
화학 기계적 연마 공정이란, 연마 공정을 수행할 반도체 기판을 장착시키고 상기 반도체 기판과 연마 패드 사이에 연마제를 포함하는 슬러리 조성물을 제공한 후 상기 반도체 기판을 상기 연마 패드와 접촉시킨 상태에서 회전시켜 가압 및 회전에 의해 상기 반도체 기판의 표면을 평탄화(planarize)시키는 공정을 말한다. 즉, 연마용 슬러리에 포함된 연마제 및 연마 패드의 표면 돌기를 상기 반도체 기판 의 표면과 기계적으로 마찰시켜 상기 반도체 기판의 표면을 기계적으로 연마하는 동시에 슬러리 조성물에 포함된 화학 성분과 상기 반도체 기판의 표면을 화학으로 반응시켜 상기 반도체 기판의 표면을 화학으로 제거하는 공정이다.
상기 화학 기계적 연마 공정의 연마 효율은 화학 기계적 연마 장비, 슬러리 조성물의 조성, 연마 패드의 종류 등에 의해 결정된다. 특히, 상기 슬러리 조성물의 조성은 연마 효율에 중요한 영향을 미친다.
동일한 조성의 슬러리 조성물에 대하여 막의 성질에 따라 막의 연마 속도가 달라질 수 있으며, 이러한 연마 속도의 차이를 이용하여 막의 연마 정도를 조절할 수 있다. 특히, 반도체 장치에 널리 이용되는 산화막, 질화막, 폴리실리콘막 또는 금속막들 간의 연마 속도의 차이에 의하여 화학 기계적 연마 공정을 수행하는 경우가 많다.
이러한 슬러리 조성물 중에서, 특히 산화막에 대하여는 높은 연마 속도를 갖고 실리콘 질화막에 대해서는 낮은 연마 속도를 갖는 슬러리 조성물들은 널리 사용되어 왔다. 상기 슬러리 조성물은 포함되는 연마제의 종류에 따라 세리아 슬러리 조성물 또는 실리카 슬러리 조성물로 구분될 수 있다. 상기 세리아를 포함하는 슬러리 조성물은 상기 실리카를 포함하는 슬러리 조성물 보다 연마 특성이 우수할 뿐만 아니라 연마 패드의 손상을 최소화 할 수 있다, 그러나 그 가격이 상기 실리카 슬러리 조성물 보다 제조비용이 약 4배정도 높아 그 사용이 제한적이다. 따라서, 기존의 세리아 슬러리 조성물의 우수한 특성을 유지하면서 보다 낮은 비용으로 제조될 수 있는 슬러리 조성물이 요구되고 있는 실정이나 이러한 슬러리 조성물에 대 한 개발은 미미한 실정이다.
본 발명의 제1 목적은 0.3%중량% 이하의 세리아 연마제를 포함하면서 기존의 세리아 슬러리와 같은 연마 특성을 갖는 화학 기계적 연마용 슬러리 조성물을 제공하는데 있다.
본 발명의 제2 목적은 상기 슬러리 조성물을 이용한 연마 방법을 제공하는데 있다.
본 발명의 제3 목적은 상기 연마 방법을 이용한 반도체 메모리 소자의 제조 방법을 제공하는데 있다.
상술한 본 발명의 제1 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 화학 기계 연마용 슬러리 조성물은 세리아 연마제 0.05 내지 0.3중량%와 음이온성 계면활성제 0.005 내지 0.04중량%와, 폴리옥시에틸렌계 비이온성 계면활성제 0.0005 내지 0.003 중량%와 상기 음이온성 계면활성제 보다 높은 분자량을 갖는 고분자 폴리아크릴산염 0.2 내지 1.0중량%와 여분의 물을 포함한다.
본 발명의 일 실시예에 따르면, 상기 음이온성 계면활성제는 카르복시산(carboxylic acid), 카르복시산염, 술퍼닉 에스터(sulfuric ester), 술퍼닉 에스터염, 술포닉산(sulfonic acid), 술포닉산염, 포스포릭 에스터(phosphoric ester), 포스포리 에스터염, 폴리아크릴산염(poly acrylic acid salt)등을 포함할 수 있다. 특히, 상기 폴리아크릴산염은 분자량이 2000 내지 30,000인 폴리아크릴산 암모늄염 인 것이 바람직하다.
일 실시예에 따르면, 상기 슬러리 조성물은 상기 세리아 연마제 0.1 내지 0.2중량%와 상기 음이온성 계면활성제 0.008 내지 0.02중량%와, 상기 폴리옥시에틸렌계 비이온성 계면활성제 0.0008 내지 0.002중량%와 상기 음이온성 계면활성제 보다 높은 분자량을 갖는 고분자 폴리아크릴산염 0.2 내지 0.9중량%와 여분의 물을 포함할 수 있다.
일 실시예에 따르면, 상기 고분자 폴리아크릴산염은 100,000 내지 400,000의 분자량을 갖는 고분자 폴리아크릴산 암모늄염을 포함할 수 있다. 상기 슬러리 조성물은 pH가 7 내지 9일 수 있다.
본 발명의 제2 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 연마 방법에 있어서, 연마 정지막을 덮는 연마 대상막이 형성된 기판을 마련한다. 이어서, 세리아 연마제 0.05 내지 0.3중량%, 음이온성 계면활성제 0.005 내지 0.04중량%, 폴리옥시에틸렌계 비이온성 계면활성제 0.0005 내지 0.003 중량%, 상기 음이온성 계면활성제 보다 높은 분자량을 갖는 고분자 폴리아크릴산염 0.2 내지 1.0중량% 및 여분의 물을 포함하는 화학 기계적 연마용 슬러리 조성물을 연마 패드 상에 제공하면서 상기 연마 패드 표면과 상기 연마 대상막의 표면을 접촉시켜 상기 연마 정지막이 노출될 때까지 상기 연마 대상막을 연마한다.
상기 연마 방법의 일 실시예에 따르면, 상기 연마 정지막은 실리콘 질화막을 포함하고, 상기 연마 대상막은 실리콘 산화막을 포함할 수 있다. 또한, 상기 실리콘 질화막에 대한 상기 실리콘 산화막의 연마 선택비는 1 : 25 내지 35일 수 있다.
일 실시예에 따르면, 상기 음이온성 계면활성제는 2000 내지 30,000인 분자량을 갖는 폴리아크릴산 암모늄염을 포함할 수 있고, 상기 고분자 음이온성 계면활성제는 100,000 내지 400,000인 분자량을 갖는 고분자 폴리아크릴산 암모늄염을 포함할 수 있다.
본 발명의 제3 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 메모리 소자의 제조 방법에 있어서, 기판 상에 질화막 패턴을 형성한다. 상기 질화막 패턴에 노출된 기판을 식각하여 상기 기판에 트렌치를 형성한다. 상기 트렌치를 매몰하면서, 상기 질화막 패턴을 덮는 실리콘 산화막을 형성한다. 세리아 연마제 0.05 내지 0.3중량%, 음이온성 계면활성제 0.005 내지 0.04중량%, 폴리옥시에틸렌계 비이온성 계면활성제 0.0005 내지 0.003 중량%, 상기 음이온성 계면활성제 보다 높은 분자량을 갖는 고분자 폴리아크릴산염 0.2 내지 1.0중량% 및 여분의 물 포함하는 슬러리 조성물을 이용하여 상기 질화막 패턴이 노출될 때까지 상기 실리콘 산화막을 연마함으로써 소자분리막을 형성한다. 상기 소자분리막이 형성된 기판 상에 게이트 절연막과 도전성 패턴을 포함하는 구조물을 형성한다.
본 발명에 따른 세리아 슬러리 조성물은 0.3중량% 이하의 세리아 연마제를 포함에도 불구하고, 연과 공정시 실리콘 산화막에 대하여는 높은 연마 속도를 보이며 실리콘 질화막에 대하여는 현저히 낮은 연마 속도를 보인다. 따라서 실리콘 질화막을 연마 정지막으로 하고 실리콘 산화막을 연마 대상막으로 하는 연마 공정에 효율적으로 적용할 수 있다. 또한, 실리콘 질화막을 연마 정지막으로 하여 상기 실리콘 산화막을 연마한 후에 본 발명에 따른 슬러리 조성물을 이용하여 연속하여 상 기 실리콘 질화막을 연마할 때도 상기 실리콘 질화막은 균일한 표면 및 두께를 가진다. 또한 상기 세리아 슬러리 조성물은 기존의 세리아 슬러리 조성물보다 약 5배 낮은 비용으로 제조될 수 있어 반도체 메모리 소자의 제조 공정에 널리 이용될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 슬러리 조성물, 이를 이용한 연마 방법 및 반도체 메모리 소자의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 패드, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 전극, 패드, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 전극, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 전극, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 물질, 화합물, 층(막), 영역, 패드, 전극, 패턴 또는 구조물들이 "제1", "제2", "제3", "제4", "제5" 및/또는 "제6"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 물질, 가스, 화합물, 층(막), 영역, 전극, 패드, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서 " 제1", "제2", "제3", "제4", "제5" 및/또는 "제6"은 각 물질, 화합물, 층(막), 영역, 전극, 패드, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
슬러리 조성물
본 발명의 화학 기계적 연마용 슬러리 조성물은 일반적으로 사용되는 슬러리 조성물에 비해 현저하게 낮은 함량의 세리아 연마제를 포함하는 세리아 슬러리이다.
본 발명의 세리아 슬러리는 낮은 함량의 세리아 연마를 포함에도 불구하고 연마 대상막을 화학 기계적 연마(chemical mechanical polishing; CMP) 방법으로 연마할 때 연마 정지막과 연마 대상막의 연마 선택비가 감소되는 것을 방지한다. 또한, 상기 세리아 슬러리는 세리아 연마제의 함량의 감소로 인해 연마 대상막의 연마 속도가 감소되는 것을 방지하는 동시에 상기 세리아 연마제가 서로 응집되는 것을 방지한다. 상기 세리아 연마제의 응집은 연마패드와 대상막의 스크래치를 초래한다. 여기서, 상기 연마 정지막의 실리콘 질화막이고, 상기 연마 대상막은 실리콘 산화막에 해당한다.
따라서, 본 발명의 세리아 슬러리는 낮은 함량의 세리아 연마제와 음이온 계면활성제와 비이온성 계면활성제 및 고분자 첨가제를 포함하는 조성을 갖는다. 상기 고분자 첨가제는 세리아 슬러리의 연마속도 및 연마 선택비 특성을 향상시키며, 상기 음이온성 계면활성제보다 높은 분자량을 갖는다.
본 발명의 세리아 슬러리는 기존의 세리아 슬러리보다 약 5배 적은 세리아(CeO2) 연마제를 포함한다. 상기 세리아 연마제는 실리콘 산화막에 대하여 높은 연마 속도를 유지하면서도 실리콘 질화막에 대한 연마 속도가 충분히 느려져 상기 실리콘 질화막을 연마 정지막으로 하여 실리콘 질화막을 연마하기 위해 효과적으로 사용된다. 또한, 상기 세리아 슬러리 조성물에서 세리아 연마제의 비용이 가장 높은 부분을 차지한다.
본 발명의 세리아 슬러리에 포함된 세리아 연마제의 함량이 0.05% 미만일 경우 상기 실리콘 산화막 연마공정의 연마 효율이 크게 낮아지고, 세리아 연마제가 서로 응집되는 문제점이 초래된다. 또한, 세리아 연마제의 함량이 0.3중량%를 초과할 경우 기존의 세리아 슬러리보다 약 5배 낮은 제조 단가를 갖는 세리아 슬러리를 제조할 수 없다. 따라서, 상기 세리아 연마제는 전체 세리아 슬러리에 대하여 약 0.05 내지 0.3중량% 포함되며, 바람직하게는 약 0.1 내지 0.2 중량% 포함된다.
또한, 본 발명의 세리아 슬러리에 포함되는 상기 세리아 연마제의 입자 크기와 사용량은 연마 공정시 연마 효율에 영향을 미친다. 상기 세리아 연마제의 입자 크기가 너무 크면, 상기 세리아 슬러리와 상기 실리콘 산화막이 접촉했을 때 실리콘 산화막의 연마속도가 증가되는 동시에 상기 연마 정지막인 실리콘 질화막에 대한 스트레스가 증가된다. 이와 같은 스트레스 증가는 상기 실리콘 질화막 표면의 일부가 그레인(grain)으로 떨어져나가는 손상(attack)을 초래한다.
반면에 상기 세리아 연마제의 입자 크기가 작을수록 슬러리와 상기 실리콘 질화막과 접촉했을 때 상기 실리콘 질화막이 떨어져나가는 가능성은 감소되지만, 연마 후 상기 실리콘 질화막의 표면이 열화될 수 있기 때문에 적절한 크기를 가져야 한다. 또한, 상기 실리콘 산화막의 연마속도가 감소되는 문제점이 발생한다. 이에 따라, 상기 세리아 연마제는 바람직하게는 약 50 내지 400nm의 입자 크기를 가지며, 약 120 내지 200nm의 입자 크기를 갖는 것이 보다 바람직하다.
본 발명의 세리아 슬러리는 제1 분산제인 음이온성 계면활성제를 포함한다. 상기 음이온성 계면활성제는 세리아 슬러리 내에서 세리아 연마제가 서로 응집되는 것을 방지함으로써 세리아 슬러리의 연마 효율 향상시키는 역할을 한다. 상기 음이온성 계면활성제의 예로서는 카르복시산(carboxylic acid), 카르복시산염, 술퍼닉 에스터(sulfuric ester), 술퍼닉 에스터염, 술포닉산(sulfonic acid), 술포닉산염, 포스포릭 에스터(phosphoric ester), 포스포릭 에스터염, 폴리아크릴산염(poly acrylic acid salt)등을 들 수 있다. 이들은 단 독 또는 둘 이상을 혼합하여 사용할 수 있다.
특히, 본 실시예에서는 음이온성 계면활성제로 폴리아크릴산염을 사용한다.일 예로서, 상기 폴리아크릴산염은 폴리아크릴산 암모늄염이다. 상기 폴리아크릴산 암모늄염은 약 2000 내지 30,000의 분자량을 갖고, 폴리아크릴산과 암모늄을 중화 반응시켜 형성된다. 따라서, 상기 폴리아크릴산 암모늄염은 7 내지 9의 pH 값을 가질 수 있다.
또한, 상기 음이온성 계면활성제는 세리아 연마 입자에 흡착되어 상기 세리아 연마 입자를 정전기적 척력과 입체 장애(steric hindrance)에 의하여 분산시키 는 역할을 한다. 이에 따라 세리아 슬러리에 포함된 세리아 연마제의 분산성이 높아져 세리아 연마제의 입자들이 서로 응집되는 현상을 방지할 수 있다. 또한 상기 음이온성 계면활성제는 슬러리의 점도를 증가시켜 연마 공정시 연마 소음을 감소시킬 수 있다.
상기 세리아 슬러리에 포함된 제1 분산제인 음이온성 계면활성제의 함량이 0.005% 미만일 경우 상기 세리아 슬러리에 포함된 세리아 연마제의 분산성이 낮아져 세리아 연마제의 입자들이 서로 응집되는 현상이 발생된다. 반면에 음이온성 계면활성제의 함량이 0.04%를 초과할 경우 상기 세리아 슬러리의 점도가 높아져 연마공정시 세리아 슬러리에서 거품이 발생되고, 연마 대상 기판의 에지 영역이 빠르게 연마되는 문제점이 초래된다. 이에 따라, 상기 분산제인 음이온성 계면활성제는 전체 슬러리에 대하여 약 0.005 내지 0.04중량% 포함되며, 바람직하게는 약 0.008 내지 0.02 중량% 포함된다.
또한, 본 발명의 세리아 슬러리는 제2 분산제인 폴리옥시에틸렌계 비이온성 계면활성제를 포함한다. 상기 폴리옥시에틸렌계 비이온성 계면활성제는 소수성 부분과 친수성 부분을 포함한다. 상기 폴리옥시에틸렌계 비이온성 계면활성제의 친수성 부분은 세리아 연마제의 표면에 흡착된 음이온성 계면활성제에 결합되어 상기 세리아 연마제의 표면에서 보호막을 형성하는 역할을 한다. 따라서, 상기 비이온성 계면활성제는 상기 세리아 연마제의 표면에 보호막(passivation layer)을 형성함으로써 상기 세리아 연마제 입자들이 결합으로 인한 거대 연마입자 생성을 방지한다. 또한, 연마 공정시 실리콘 질화막과 실리콘 산화막의 연마 선택비를 일정하게 유지 시킨다.
상기 폴리옥시에틸렌계 비이온성 계면활성제의 함량이 0.0005중량% 미만일 경우에는 실리콘 산화막의 연마 공정을 수행할 경우 세리아 슬러리 내에 거대 연마 입자가 생성되는 문제점이 초래된다. 반면에 상기 폴리옥시에틸렌계 비이온성 계면활성제의 함량이 0.003중량%를 초과할 경우에는 연마 공정시 세리아 슬러리에서 거품이 발생되는 문제점이 초래된다. 이에 따라, 상기 제2 분산제인 비이온성 계면활성제는 전체 슬러리에 대하여 약 0.0008 내지 0.002중량% 포함되며, 바람직하게는 약 0.008 내지 0.02 중량% 포함된다.
상기 폴리옥시에틸렌계 비이온성 계면활성제의 예로서는 폴리옥시에틸렌 라우릴 에테르(polyoxyethylene lauryl ether; 상품명(Brij 35)), 폴리옥시에틸렌 세틸 에테르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르(polyoxyethylene oleyl ether; 상품명(Brij 97)), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate; 상품명(Tween 20, Tween 80)), 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether; 상품명(Triton X-100, Triton X-405))등을 들 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용할 수 있다.
일 예로서, 상기 상품명 Brij 35인 폴리옥시에틸렌 라우릴 에테르의 구조식은 하기 화학식 1로 표기될 수 있다.
C12H25(OCH2CH2)nOH (n은 20~25이다.) ---------[화학식 1]
일 예로서, 상기 상품명 Brij 97인 폴리옥시에틸렌 올레일 에테르는 하기 화학식 2로 표기될 수 있다.
C18H35(OCH2CH2)nOH (n은 8~12이다.) ---------[화학식 2]
일 예로서, 상기 상품명 Triton X-100인 폴리옥시에틸렌 이소옥틸페닐 에테르의 구조식은 하기 화학식 3으로 표기될 수 있다.
4-(C8H17)C6H4(OCH2CH2)nOH (n은 8~12이다.) ---------[화학식 3]
일 예로서, 상기 상품명이 Triton X-405인 폴리옥시에틸렌 이소옥틸페닐 에테르의 구조식은 하기 화학식 4로 표기될 수 있다.
4-(C8H17)C6H4(OCH2CH2)nOH (n은 35~45이다.) ---------[화학식 4]
본 발명의 세리아 슬러리는 상기 제1 분산제인 음이온성 계면활성제 보다 높은 분자량을 갖는 첨가제를 포함한다. 일 실시예에 따르면, 상기 첨가제는 100,000 내지 400,000의 분자량을 갖는 고분자 폴리아크릴산 암모늄염을 포함할 수 있다. 상기 고분자 폴리아크릴산 암모늄염은 고분자 폴리아크릴산과 수산화 암모늄을 반응시켜 형성된다. 그 결과 상기 고분자 폴리아크릴 암모늄염은 7 내지 9의 pH 값을 갖는다.
상기 고분자 폴리아크릴산 암모늄염은 음이온의 특성을 갖기 때문에 표면전하(Zeta-potential)가 양 이온성을 갖는 실리콘 질화막에 선택적으로 흡착하게 되어 화학 기계적 연마공정시 실리콘 산화막의 일정하게 유지시키면서, 실리콘 질화막의 연마속도를 감소시키는 역할을 한다. 즉, 고분자 폴리아크릴산 암모늄염이 상 기 실리콘 질화막에 흡착됨으로 인해 실리콘 질화막의 두께를 향상시키는 역할을 한다. 그 결과 화학 기계적 연마 공정시 실리콘 질화막의 연마를 최소화할 수 있다.
상기 세리아 슬러리에 포함된 고분자 폴리아크릴산 암모늄염의 함량이 0.2중량% 미만일 경우 상기 실리콘 산화막과 실리콘 질화막의 연마속도를 모두 증가되어 상기 실리콘 산화막에 대한 상기 실리콘 질화막의 고 연마 선택비를 확보할 수 없는 문제점이 초래된다. 반면에 고분자 폴리아크릴산 암모늄염의 함량이 1.0중량%를 초과할 경우 상기 실리콘 산화막의 연마속도가 매우 크게 감소되는 문제점이 초래된다. 이에 따라, 상기 첨가제인 고분자 폴리아크릴산 암모늄염은 전체 세리아 슬러리에 대하여 0.2 내지 1.0중량% 포함되며, 바람직하게는 약 0.2 내지 0.9 중량% 포함된다.
또한, 상기 고분자 폴리아크릴산 암모늄염의 분자량이 100,000 미만일 경우 실리콘 질화막의 두께 향상을 기대할 수 없고, 분자량이 400,000을 초과할 경우 실리콘 산화막의 연마속도가 감소되는 문제점이 초래된다. 따라서, 상기 고분자 폴리아크릴산 암모늄염은 100,000 내지 400,000의 분자량을 갖고, 바람직하게는 약 150, 000 내지 300,000의 분자량을 갖는다.
도 1은 본 발명의 세리아 슬러리의 pH 변화에 따른 실리콘 산화막과 실리콘 질화막의 표면전하 변화를 나타내는 그래프이다.
도 1을 참조하면 상기 연마 대상막인 실리콘 산화막과 상기 연마 저지막인 실리콘 질화막은 막질의 특성상 서로 다른 표면전하(Zeta-potential) 값을 갖는다. 특히, 상기 실리콘 산화막과 실리콘 질화막은 pH 5 이상에서는 양의 표면 전하값을 갖고, pH 7 내지 9에서 가장 높은 음의 표면전하 차이 값을 갖는다. 따라서, 상기 실리콘 산화막의 연마를 증가시키는 동시에 상기 실리콘 질화막의 연마를 최소화하기 위해서는 pH 7 내지 9의 조건을 갖는 세리아 슬러리를 이용하는 것이 바람직하다.
본 발명의 세리아 슬러리는 용매인 물을 포함한다. 상기 세리아 슬러리에 포함되는 물의 함량이 약 98.644 중량% 미만이면 상기 슬러리의 점성이 증가하여 화학 기계적 연마 과정에서 화학 기계적 연마 장치에 손상을 입힐 수 있기 때문에 바람직하지 않고, 상기 물의 함량이 약 99.297중량%를 초과하면 상기 세리아 슬러리의 점성이 낮아져 기계적인 연마 효율이 저하되기 때문에 바람직하지 않다.
일 예로서, 세리아 슬러리는 슬러리 연마제와 제1 분산제, 제2 분산제를 포함하는 1액과, 첨가제인 고분자 폴리아크릴산염을 포함하는 2액을 혼합하여 제조할 수 있다.
상술한 조성을 갖는 본 발명의 세리아 슬러리는 세리아 연마제 0.7중량%이상을 포함하는 기존의 세리아 슬러리 조성물 보다 세리아 연마제를 약 5배 적게 포함하고 있어 제조비용이 현저하게 낮다.
pH 값 및 첨가제의 함량 변화에 따른 연마속도 평가
pH 값 및 첨가제인 고분자 음이온성 계면활성제의 함량 변화에 따른 세리아 슬러리의 실리콘 산화막 연마속도 변화를 평가하기 위해 하기 표 1에 개시된 조성 을 갖는 슬러리들을 마련하였다. 이후, 마련된 세리아 슬러리들을 적용하여 산화막이 형성된 기판을 연마하였다. 세리아 연마제의 농도는 0.12중량%이고, 고분자 음이온성 계면활성제는 분자량 250,000인 폴리아크릭산 암모늄염이다. 상기 연마조건으로platen RPM/ Head RMP/Down Force/Back압력은 각각 103/97/4pis/1.5pis이다.
[표 1]
실리콘 산화막의 연마속도(Å/min)
첨가제(중량%) 0.04 0.09 0.17 0.34 0.69
pH4.0 1496 1242 788
pH5.0 1306 1564 1563 1278
pH6.0 1812 1993 2088 1508
pH7.0 3301 3037 2909 2604 780
도 2는 본 발명의 세리아 슬러리의 pH 및 고분자 첨가제의 함유량 변화에 따른 실리콘 산화막의 연마속도를 나타내는 그래프이다.
도 2를 참조하면, 상기 실리콘 산화막의 연마속도는 pH 4에서 세리아 슬러리에 포함된 첨가제인 고분자 폴리아크릴산 암모늄염의 함량이 증가할수록 1496Å/min에서 크게 감소되는 경향을 보였다. 또한, 실리콘 산화막의 연마속도는 pH 5 및 6에서 고분자 폴리아크릴산 암모늄염의 함량이 0.04 내지 0.17중량%일 때 증가되다가 이후 크게 감소되는 경향을 보였다. 또한, 상기 실리콘 산화막의 연마속도는 pH 7에서 고분자 폴리아크릴산 암모늄염의 함량이 증가할수록 3307Å/min에서 점차 감소되는 경향을 보였다.
평가결과 상기 실리콘 산화막의 연마속도는 상기 세리아 슬러지에 포함된 고분자 폴리아크릴산 암모늄염의 함량의 변화보다는 pH의 변화에 대하여 민감하게 반응하는 것을 확인할 수 있었다. 즉, pH 7 이하일 경우에는 고분자 폴리아크릴산 암 모늄염이 첨가되더라고 본 발명의 실리콘 산화막의 연마속도를 확보할 수 없음을 알 수 있다. 따라서, 본 발명의 세리아 슬러리은 약 7 내지 9의 pH 값을 갖는 것이 바람직하다.
이하, 본 발명의 세리아 슬러리 제조의 실시예 및 비교예를 통하여 더욱 상세하게 설명한다.
실시예 1
세리아 연마제 0.12중량%, 제1 분산제로서 폴리아크릴산 암모늄염 0.0082중량%, 제2 분산제로서 폴리옥시에틸렌계 비이온성 계면활성제 0.00025중량% 및 첨가제인 고분자 폴리아크릴산암모늄염 0.5중량% 및 여분의 물을 포함하는 세리아 슬러리를 준비하였다.
실시예 2
세리아 연마제 0.12중량%, 제1 분산제로서 폴리아크릴산 암모늄염 0.0082중량%, 제2 분산제로서 폴리옥시에틸렌계 비이온성 계면활성제 0.0005중량% 및 첨가제인 고분자 폴리아크릴산 암모늄염 0.5중량% 및 여분의 물을 포함하는 세리아 슬러리를 준비하였다.
실시예 3
세리아 연마제 0.12중량%, 제1 분산제로서 폴리아크릴산 암모늄염 0.0082중량%, 제2 분산제로서 폴리옥시에틸렌계 비이온성 계면활성제 0.001중량% 및 첨가제인 고분자 폴리아크릴산 암모늄염 0.5중량% 및 여분의 물을 포함하는 세리아 슬러리를 준비하였다.
실시예 4
세리아 연마제 0.12중량%, 제1 분산제로서 폴리아크릴산 암모늄염 0.0125중량%, 제2 분산제로서 폴리옥시에틸렌계 비이온성 계면활성제 0.00025중량% 및 첨가제인 고분자 폴리아크릴산 암모늄염 0.5중량% 및 여분의 물을 포함하는 세리아 슬러리를 준비하였다.
실시예 5
세리아 연마제 0.12중량%, 제1 분산제로서 폴리아크릴산 암모늄염 0.0125중량%, 제2 분산제로서 폴리옥시에틸렌계 비이온성 계면활성제 0.0005중량% 및 첨가제인 고분자 폴리아크릴산 암모늄염 0.5중량% 및 여분의 물을 포함하는 세리아 슬러리를 준비하였다.
실시예 6
세리아 연마제 0.12중량%, 제1 분산제로서 폴리아크릴산 암모늄염 0.0125중량%, 제2 분산제로서 폴리옥시에틸렌계 비이온성 계면활성제 0.001중량% 및 첨가제 인 고분자 폴리아크릴산 암모늄염 0.5중량% 및 여분의 물을 포함하는 세리아 슬러리를 준비하였다.
비교예 1
세리아 연마제 0.12중량%, 제1 분산제로서 폴리아크릴산 암모늄염 0.0082중량% 및 첨가제인 고분자 폴리아크릴산 암모늄염 0.5중량% 및 여분의 물을 포함하는 세리아 슬러리를 준비하였다.
비교예 2
세리아 연마제 0.12중량%, 제1 분산제로서 폴리아크릴산 암모늄염 0.0125중량% 및 첨가제인 고분자 폴리아크릴산 암모늄염 0.5중량% 및 여분의 물을 포함하는 세리아 슬러리를 준비하였다.
비교예 3
세리아 연마제 0.12중량%, 제1 분산제로서 폴리아크릴산 암모늄염 0.0164중량% 및 첨가제인 고분자 폴리아크릴산 암모늄염 0.5중량% 및 여분의 물을 포함하는 세리아 슬러리를 준비하였다.
상기 실시예 및 비교예에 적용되는 제1 분산제는 분자량이 약 5000인 폴리아크릴산 암모늄염이고, 제2 분산제인 폴리옥시에틸렌계 비이온성 계면활성제는 폴리옥시에틸렌 솔비탄 모노라우레이트이며, 상기 첨가제는 분자량이 약 250,000인 폴 리아크릴산 암모늄염이다.
세리아 슬러리 내의 거대 입자 함량 평가
실시예 1 내지 6 및 비교예 1 내지 3의 세리아 슬러리 제조시 생성되는 2㎛ 이상의 직경을 갖는 거대 입자의 함량을 평가하였다. 상기 거대 입자는 세리아 연마제의 입자가 응집되어 형성된다.
도 3은 본 발명의 세리아 슬러리의 조성 변화에 따른 거대 입자의 함량변화를 나타내는 그래프이다.
도 3을 참조하면, 실시예 1 내지 6에 따른 세리아 슬러리는 약 100ppm이하의 거대 입자를 함유하였고, 특히 실시예 3, 5 및 6의 세리아 슬러리는 약 60ppm이하의 거대 입자를 함유하였다. 반면에 비교에 1 내지 3에 따른 세리아 슬러리는 약 100ppm 이상의 거대입자를 함유하였다.
거대 입자의 생성은 제1 분산제의 함량 변화에 민감하지 않고, 제2 분산제인 폴리옥시에틸렌계 비이온성 계면활성제의 함량이 증가될수록 감소되는 것을 알 수 있다. 따라서, 거대 입자를 최소로 포함하는 세리아 슬러리를 제조하기 위해서는 총 중량에서 약 5 내지 10ppm(0.0005 내지 0.001중량%)의 폴리옥시에틸렌계 비이온성 계면활성제 사용하는 것이 가장 효율적임을 알 수 있다.
제1 분산제 및 제2 분산제의 함량에 따른 연마 선택비 평가
세리아 슬러리에 포함되는 제1 분산제인 음이온성 계면활성제와 제2 분산제 인 폴리옥시에틸렌계 비이온성 계면활성제의 함량에 따른 연마 속도 및 선택비를 평가하기 위하여 실리콘 산화막과 실리콘 질화막이 형성된 기판들을 준비하였다. 각각의 기판에 대하여 상기 실시예 1 내지 6 및 비교예 1 내지 3에 따라 준비된 세리아 슬러리를 이용한 화학 기계적 연마(CMP) 공정을 실시하였다. 이때 상기 화학기계적 연마공정은 AMAT사(社)의 Reflexion을 이용하여 실시되었으며, 상기 연마조건으로platen RPM/ Head RMP/Down Force/Back압력은 각각 103/97/4pis/1.5pis이다.
도 4는 본 발명의 세리아 슬러리의 조성 변화에 따른 실리콘 산화막과 실리콘 질화막의 연마 속도 및 연마 선택비를 나타내는 그래프이다.
도 4를 참조하면, 실시예 1 내지 6에 따른 세리아 슬러리를 이용한 화학 기계적 연마공정에서 실리콘 산화막에 대해서는 약 2200 내지 3000Å/min 정도의 연마 속도를 보였으며, 질화막에 대하여는 약 60 내지 110Å/min 정도의 낮은 연마 속도를 나타내었다. 실시예 1 내지 6에 따른 세리아 슬러리는 1 : 24 내지 28의 연마 선택비를 보였다. 반면에 비교예 1 내지 3에 따른 세리아 슬러리를 이용한 화학 기계적 연마공정에서 실리콘 산화막에 대해서는 약 3000 내지 3700Å/min 정도의 높은 연마 속도를 보였으며, 질화막에 대하여는 약 70 내지 120Å/min 정도의 낮은 연마 속도를 나타내었다. 실시예 1 내지 6에 따른 세리아 슬러리는 1 : 22 내지 30의 연마 선택비를 보였다.
연마 방법
도 5 내지 도 6은 본 발명의 일 실시예에 따른 연마 방법을 설명하기 위한 단면도이다.
도 5를 참조하면, 기판(10) 상에 연마 정지막(12)을 형성한다. 연마 정지막(12)은 기판(10) 상에 직접 형성될 수도 있고, 전극, 도전막, 도전막 패턴, 절연막 또는 절연막 패턴과 같은 다른 구조물을 개재하여 형성될 수 있다. 상기 연마 정지막(12)은 실리콘 질화물을 이용하여 형성되는 실리콘 질화막이다. 본 발명의 일 실시예에 따르면, 연마 정지막(12)은 기판에 소자 분리용 트렌치를 형성하는데 적용된 질화막 패턴이다. 본 발명의 다른 실시예에 따르면, 연마 정지막(12)은 하부 구조물을 노출하는 개구를 포함할 수 있다.
이어서, 연마 정지막(12) 상에 연마 대상막(14)을 형성한다. 연마 대상막(14)은 친수성을 띠는 물질로 이루어진다. 예를 들어 연마 대상막(14)은 실리콘 산화물을 이용하여 형성될 수 있다. 상기 실리콘 산화물은 예를 들면, phosphor silicate glass(PSG), boro phosphorus silicate glass(BPSG), undoped silica glass(USG), spin on glass(SOG), tetra ehtyl ortho silicate(TEOS), plasma enhanced-TEOS(PE-TEOS), high density plasma-chemical vapor deposition(HDP-CVD) 산화물 등을 포함한다. 본 발명의 일 실시예에 따르면, 연마 대상막(120)은 기판에 형성된 연마 정지막(12)을 충분히 매립하는 두께를 갖도록 형성된다.
도 6을 참조하면, 연마 정지막(12)의 상면 노출될 때까지 연마 대상막(14)을 화학 기계적 연마하여 평탄한 표면을 갖는 연마 대상막 패턴(15)을 형성한다.
구체적으로, 세리아 연마제 0.05 내지 0.3중량%와 음이온성 계면활성제 0.005 내지 0.04중량%와, 폴리옥시에틸렌계 비이온성 계면활성제 0.0005 내지 0.003 중량%와 상기 음이온성 계면활성제 보다 높은 분자량을 갖는 고분자 폴리아크릴산염 0.2 내지 1.0중량%와 여분의 물을 포함하는 세리아 슬러리를 연마 패드 상에 제공한다. 상기 연마 패드 표면과 연마 대상막(14)을 접촉시켜 연마 대상막(14)의 상부를 연마하여 제거한다. 본 발명의 일 실시예에 따르면, 상기 연마 공정은 연마 정지막(12)의 상면이 노출될 때까지 수행될 수 있다. 그 결과 연마 대상막(14)은 연마 대상막 패턴(15)이 형성된다.
이 경우, 연마 공정은 상기 연마 패드와 연마 대상막(14)이 형성된 기판(10)이 회전하면서 진행된다. 기판(10)은 가압된 상태로 상기 연마 패드에 접촉된다. 이에 따라, 상기 연마 대상막(14)은 세리아 슬러리에 의해 화학으로 연마되고, 상기 회전 및 가압에 의해 기계적으로 연마된다. 상기 세리아 슬러리에 대한 구체적인 설명은 상술한 바와 같으므로 생략한다.
상기 세리아 슬러리는 0.3%중량% 이하 세리아 연마제를 포함함에도 불구하고, 연마 대상막인 실리콘 산화막(14)에 대하여는 높은 연마 속도를 보이고 동시에 연마 정지막인 실리콘 질화막(12)에 대하여는 현저히 낮은 연마 속도를 보인다. 예를 들어, 본 발명의 일 실시예에 따르면, 상기 세리아 슬러리는 약 7 내지 9의 pH 값을 갖기 때문에 실리콘 산화막(14)에 대하여는 약 2500 내지 3000Å/min의 연마 속도를 가진다. 실리콘 질화막(12)에 대하여는 약 50 내지 110Å/min의 연마 속도를 가지며, 바람직하게는 약 60 내지 100Å/min의 연마 속도를 가진다. 또한, 상기 세리아 슬러리는 음이온성 계면활성제, 폴리옥시에틸렌계 비이온성 계면활성제 및 고분자 폴리아크릴산염을 포함하기 때문에 세리아 연마제의 함량의 감소로 인해 발 생되는 연마 입자의 응집을 현상을 방지할 수 있다.
따라서, 실리콘 질화막(12)이 하부에 형성되고 그 상부에 실리콘 산화막(14)이 형성되어 있는 기판에 대하여 상기 세리아 슬러리를 이용하여 연마 공정을 수행할 때, 실리콘 질화막(12)을 연마 정지막으로 하여 실리콘 산화막(14)을 효과적으로 연마할 수 있다.
또한, 상기 실리콘 산화막의 과 연마 공정시 실리콘 질화막의 두께의 손실 정도가 작아 화학 기계적 연마 공정 마진이 향상될 수 있다. 이는 상기 세리아 슬러리에 포함된 음이온성 계면활성제와 비이온성 계면활성제가 연마 정지막(110) 및 세리아 연마제의 표면에 보호막을 형성함으로써 과 연마 공정시 것을 방지함으로써 연마 정지막(12)에 대하여 낮은 연마 속도를 갖게 하기 때문이다.
본 발명의 일 실시예에 따른 연마 방법은 소자 분리막, 게이트 구조물, 배선 구조물, 패드 구조물, 콘택, 캐패시터 등 다양한 반도체 장치의 제조 공정에 적용될 수 있다.
반도체 메모리 소자의 제조 방법
도 7 내지 13은 본 발명의 화학 기계적 연마 방법이 적용되는 반도체 메모리 소자의 제조방법을 나타내는 단면도들이다.
도 7을 참조하면, 트렌치(203)가 형성된 반도체 기판(200) 상에 실리콘 산화막(204)을 형성한다.
구체적으로, 반도체 기판(200) 상에 마스크막(미도시)을 형성한다. 상기 마 스크막은 실리콘 질화막 또는 실리콘 산화막과 실리콘 질화막이 적층된 복합막이다. 일 예로서, 상기 실리콘 질화막은 SiH2Cl2 가스, SiH4 가스, NH3 가스등을 이용하는 저압화학기상 증착 공정, 플라즈마 증대 화학기상 증착 공정 등을 수행하여 형성된다.
이어서, 제1 포토레지스트 패턴을 식각 마스크로 이용한 식각 공정을 수행하여 상기 노출된 마스크막을 식각한다. 이후, 산소 플라즈마를 이용한 스트립 공정을 수행하여 상기 제1 포토레지스트 패턴을 제거된다. 그 결과, 상기 반도체 기판(200) 상에는 상기 반도체 기판(200)의 표면을 부분적으로 노출시키는 마스크 패턴(202)이 형성된다.
이어서, 상기 마스크 패턴(202)에 의해 노출되는 반도체 기판(200)을 식각한다. 그 결과, 상기 반도체 기판(200)에는 소자분리용 트렌치(203)가 형성된다.
일 예로, 상기 트렌치(203)를 형성할 때 상기 트렌치(203)의 내벽에 가해진 손상을 치유하기 위하여 상기 트렌치(203)의 측벽과 저면에 측벽 산화막(미도시)을 더 형성할 수 있다. 상기 측벽 산화막은 주로 열 산화 공정을 수행하여 형성된다. 또한, 후속 공정을 수행할 때 생성되는 불순물들이 트렌치(203)의 내벽을 통하여 상기 반도체 기판(200)으로 침투하는 것을 방지하기 위하여 상기 트렌치(203)의 측벽과 저면에 라이너막(도시되지 않음)을 더 형성할 수 있다. 상기 라이너막은 질화막으로 주로 화학기상증착 공정을 수행하여 형성된다.
이어서, 상기 트렌치(203) 내에 실리콘 산화물이 충분하게 매몰된 실리콘 산 화막(204)을 형성한다. 상기 실리콘 산화막(204)은 phosphor silicate glass(PSG), boro phosphorus silicate glass(BPSG), undoped silica glass(USG), spin on glass(SOG), tetra ehtyl ortho silicate(TEOS), plasma enhanced-TEOS(PE-TEOS), high density plasma-chemical vapor deposition(HDP-CVD) 산화물 등을 포함한다.
도 8을 참조하면, 상기 트렌치(203) 내에 매몰된 소자 분리막(205)을 형성한다. 이후, 상기 마스크 패턴은 제거된다.
구체적으로, 상기 실리콘 산화막(204)에 세리아 슬러리를 이용한 제1 화학 기계적 연마공정을 수행한다. 이때, 제1 화학 기계적 연마공정은 마스크 패턴(202)의 상면 노출될 때까지 수행한다. 그 결과 실리콘 산화막(204)은 소자 분리막(205)으로 형성된다. 상기 세리아 슬러리는 세리아 연마제 0.05 내지 0.3중량%와 음이온성 계면활성제 0.005 내지 0.04중량%와, 폴리옥시에틸렌계 비이온성 계면활성제 0.0005 내지 0.003 중량%와 상기 음이온성 계면활성제 보다 높은 분자량을 갖는 고분자 폴리아크릴산염 0.2 내지 1.0중량%와 여분의 물을 포함할 수 있다. 또한, 상기 세리아 슬러리는 7 내지 9의 pH 값을 가질 수 있다. 상기 세리아 슬러리에 대한 구체적인 설명은 상술한 바와 같으므로 생략한다.
상기 세리아 슬러리를 이용한 제1 화학 기계적 연마 공정은 식각정지막으로 사용되는 마스크 패턴(202)을 낮은 두께로 형성할 수 있도록 하였다. 이는 상기 세리아 슬러리에 포함된 음이온성 계면활성제와 비이온성 계면활성제가 상기 세리아 연마제의 표면에 보호막을 형성함으로써 마스크 패턴에 대하여 낮은 연마 속도를 갖게 하기 때문이다.
도 9를 참조하면, 열 산화법, 화학기상증착 공정 또는 원자층적층 공정을 수행하여 소자 분리막(205)이 형성된 반도체 기판(200) 상에 게이트 절연막을 형성한다. 일 예로서, 상기 게이트 절연막은 반도체 산화막(SiO2)일 수 도 있고, 상기 반도체 산화막 보다 높은 유전율을 갖는 물질로 이루어진 박막일 수 도 있다.
상기 게이트 절연막으로 사용되는 박막을 형성하기 위한 물질로는 예컨대 HfO2, ZrO2, Ta2O5, Y2O3, Nb2O5, Al2O3, TiO2, CeO2, In2O3, RuO2, MgO, SrO, B2O3, SnO2, PbO, PbO2, Pb3O4, V2O3, La2O3, Pr2O3, Sb2O3, Sb2O5, CaO등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
이어서, 상기 게이트 절연막 상에 제1 도전막 및 게이트 마스크를 순차적으로 형성한다. 상기 제1 도전막은 불순물로 도핑된 폴리실리콘으로 구성되며, 이후 게이트 전극으로 패터닝 된다.
상기 게이트 마스크는 후속하여 형성되는 제1 층간절연막(미도시)에 대하여 높은 식각 선택비를 갖는 물질로 형성된다. 예를 들면, 제1 층간절연막(245)이 실리콘 산화물과 같은 산화물로 이루어질 경우에는, 상기 게이트 마스크층은 실리콘 질화물과 같은 질화물로 이루어진다. 상기 게이트 마스크는 질화막을 형성한 후 제2 포토레지스트 패턴에 노출된 질화막을 건식 식각함으로서 형성된다. 이후, 산소 플라즈마를 이용한 스트립 공정을 수행하여 상기 제2 포토레지스트 패턴은 제거된다.
이어서, 상기 게이트 마스크를 식각 마스크로 이용하여 상기 제1 도전막 및 상기 게이트 절연막을 순차적으로 패터닝한다. 이에 따라, 실리콘 기판(200) 상에는 각기 게이트 절연막 패턴, 게이트 전극 및 게이트 마스크를 포함하는 게이트 구조물(230)들로 형성된다.
이어서, 게이트 구조물(230)들이 형성된 기판(200) 상에 실리콘 질화막을 형성한 후, 이를 이방성 식각하여 각 게이트 구조물(230)들의 양 측벽에 게이트 스페이서(225)를 형성한다.
게이트 스페이서(225)가 형성된 게이트 구조물(230)들을 이온 주입 마스크로 이용하여 게이트 구조물(230)들 사이에 노출되는 기판(200)에 이온 주입 공정으로 불순물을 주입한 후, 열처리 공정을 수행함으로써 기판(200)에 소오스/드레인 영역에 해당되는 제1 콘택 영역(235) 및 제2 콘택 영역(240)을 형성한다.
일 예로서, 상기 제1 콘택 영역(235)은 제1 패드(250)가 접촉되는 커패시터 콘택 영역에 해당되며, 제2 콘택 영역(240)은 제2 패드(255)가 접속되는 비트 라인 콘택 영역에 해당된다. 이에 따라, 기판(200) 상에는 각기 게이트 구조물(230), 게이트 스페이서(225) 및 제1 및 제2 콘택 영역들(235, 240)을 포함하는 트랜지스터들이 형성된다.
상기 트랜지스터가 형성된 기판(200) 상에 실리콘 산화물로 이루어진 제1 층간절연막(245)을 형성한다. 제1 층간절연막(245)은 BPSG, PSG, SOG, PE-TEOS, USG 또는 HDP-CVD 산화물을 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 또는 원자층 적층 공정을 사용하여 형성한다.
이어서, 제1 층간절연막(245)에 제2 화학 기계적 연마공정을 수행한다. 그 결과 평탄화된 표면을 갖는 제1 층간절연막이 형성된다. 일 실시예에 따르면, 상기 평탄화된 표면을 갖는 제1 층간절연막(245)은 게이트 마스크(220)의 상면으로부터 소정의 높이를 갖도록 형성된다. 상기 제2 화학 기계적 연마 공정은 제1 화학 기계적 연마공정에 적용되는 세리아 슬러리가 사용될 수 있다.
이어서, 평탄화 공정이 수행된 제1 층간절연막(245)을 부분적으로 이방성 식각함으로써, 제1 층간절연막(245)을 관통하여 제1 및 제2 콘택 영역(235, 240)을 노출시키는 제1 콘택홀들(도시되지 않음)을 형성한다. 상기 제1 콘택홀들은 게이트 구조물(230)들에 대하여 자기 정렬(self-alignment)되면서 제1 및 제2 콘택 영역(235, 240)을 노출시킨다. 상기 제1 콘택홀들 가운데 일부는 커패시터 콘택 영역인 제1 콘택 영역(235)을 노출시키며, 상기 제1 콘택홀들 중 다른 부분은 비트라인 콘택 영역인 제2 콘택 영역(240)을 노출시킨다.
이후, 상기 제1 콘택홀들을 매몰하면서 제1 층간절연막(245)을 덮는 제2 도전막을 형성한다. 상기 제2 도전막은 고농도의 불순물로 도핑된 폴리실리콘, 금속 또는 도전성 금속 질화물을 사용하여 형성할 수 있다.
이어서, 제1 층간절연막(245)의 상면이 노출될 때까지 제3 화학 기계적 연마 공정 또는 전면 식각 공정을 수행함으로써 상기 제1 콘택홀들 내에 구비되는 제1 패드(250)와 제2 패드(255)를 형성한다. 제1 패드(250)는 커패시터 콘택 영역인 제1 콘택 영역(335)에 형성되고, 제2 패드(255)는 비트 라인 콘택 영역인 제2 콘택 영역(340)에 형성된다. 이에 따라, 제1 패드(250)는 커패시터 콘택 영역에 전기적 으로 접촉되며, 제2 패드(255)는 비트 라인 콘택 영역에 전기적으로 접촉된다.
이어서, 제1 패드(250)과 제2 패드(255)이 형성된 제1 층간절연막(245) 상에 제2 층간절연막(260)을 형성한다. 상기 제2 층간절연막(260)은 후속하여 형성되는 비트 라인(미도시)과 제1 패드(250)를 전기적으로 절연시키는 역할을 한다.
일 예로서, 상기 제1 층간절연막(245)과 상기 제2 층간절연막(260)은 전술한 산화물 가운데 동일한 물질로 형성할 수 있다. 본 발명의 다른 실시예에 따르면, 제1 층간절연막(245) 및 제2 층간절연막(260)은 상기 산화물 중에서 서로 다른 물질로 형성할 수 있다.
이어서, 제4 화학 기계적 연마공정을 수행하여 제2 층간절연막(260)의 상부를 평탄화한다. 이때, 상기 제4 화학 기계적 연마 공정은 제1 화학 기계적 연마공정에 적용되는 세리아 슬러리가 사용될 수 있다. 이어서, 평탄화된 제2 층간절연막(260)을 부분적으로 식각함으로써, 제2 층간절연막(260)에 제1 층간절연막(260)에 매몰된 제2 패드(255)를 노출시키는 제2 콘택홀(265)을 형성한다. 제2 콘택홀(265)은 후속하여 형성되는 비트 라인과 제2 패드(255)를 서로 전기적으로 연결하기 위한 비트 라인 콘택홀에 해당한다.
도 10을 참조하면, 제2 층간절연막(260) 상에 제2 콘택홀을 통해 상기 제2 패드와 전기적으로 연결되는 비트 라인(270)을 형성한다. 상기 비트 라인(270)은 일반적으로 금속/금속 화합물로 구성된 제1 층 및 금속으로 이루어진 제2 층으로 이루어진다. 예를 들면, 상기 제1 층은 티타늄/티타늄 질화물(Ti/TiN)로 이루어지며, 상기 제2 층은 텅스텐(W)으로 이루어진다.
이어서, 상기 비트 라인(270)이 형성된 제2 층간절연막(260)을 덮는 제3 층간절연막(275)을 형성한다. 일 예로서, 제3 층간절연막(342)은 제2 층간절연막(336)과 실질적으로 동일한 실리콘 산화물을 사용하거나 상이한 실리콘 산화물을 사용하여 형성할 수 있다.
이어서, 제5 화학 기계적 연마공정을 수행하여 제3 층간절연막(275)의 상부를 평탄화한다. 본 발명의 일 실시예에 따르면, 인접하는 비트 라인(270)들 사이에 위치하는 제3 층간절연막(275) 내에 보이드가 발생하는 현상을 방지하기 위하여, 비트 라인(270) 및 제2 층간절연막(260) 상에 질화물로 이루어진 추가 절연막을 형성한 후, 상기 추가 절연막 상에 제3 층간절연막(275)을 형성할 수 있다.
이어서, 평탄화된 제3 층간절연막(275) 및 제2 층간절연막(260)을 부분적으로 식각함으로써, 제1 패드(330)들을 노출시키는 제3 콘택홀(미도시)들을 형성한다. 제3 콘택홀들은 각기 커패시터 콘택홀에 해당된다.
이어서, 제3 콘택홀들을 매몰하면서 제3 층간절연막(275) 상에 제4 도전막을 형성한다. 이후, 상기 제2 도전막에 제5 화학 기계적 연마하여 제3 콘택홀들 내에 존재하는 제3 패드(280)를 형성한다. 상기 제3 패드(280)는 대체로 불순물로 도핑된 폴리실리콘으로 이루어지며, 제1 패드(250)와 후속하여 형성되는 하부 전극(미도시)을 서로 연결한다.
도 11을 참조하면, 상기 제3 패드(280) 및 제3 층간절연막(275) 상에 식각방지막(305)을 형성한다. 예를 들면, 상기 식각방지막(305)은 이후 몰드막에 개구(312)를 형성하기 위해 몰드막을 선택적으로 식각하는 공정을 수행할 경우 상기 제3 패드(280)의 식각 손상을 방지하기 위해 개재된다. 상기 식각방지막(305)은 약 10 내지 200Å 정도의 두께로 형성되며 상기 희생막에 대하여 식각율이 낮은 질화물이나 금속 산화물로 형성된다.
이어서, 상기 식각방지막(305) 상에 산화물을 증착하여 몰드막(미도시)을 형성한다. 상기 몰드막은 BPSG, PSG, USG, SOG, PE-TEOS 등과 같은 산화물을 도포하여 형성할 수 있다. 상기 몰드막은 약 10000 내지 약 20,000Å 정도의 두께로 형성되며, 그 두께는 커패시터에 요구되는 커패시턴스에 따라 적절하게 조절 가능하다.
이어서, 몰드막 상에 마스크 패턴(미도시)을 형성한 후 상기 마스크 패턴에 노출된 몰드막을 선택적으로 이방성 식각하여 몰드막에 상기 식각방지막(305)의 표면을 노출시키는 개구(312)들을 형성한다. 상기 개구(312)가 형성됨으로 인해 상기 몰드막(310)은 몰드막 패턴으로 형성된다. 이후 상기 개구(312)에 노출된 식각방지막(305)을 선택적으로 제거하는 식각공정을 수행한다.
도 12를 참조하면, 상기 몰드막 패턴(310) 및 개구(312) 상에 실질적으로 균일한 두게를 갖는 하부 전극막(미도시)을 연속적으로 형성한다. 상기 하부 전극막은 텅스텐, 티타늄, 텅스텐 질화물 또는 티타늄 질화물로 형성될 수 있다. 특히 상기 하부전극막은 약 300 내지 500Å 정도의 두께로 형성되는 것이 바람직하다.
이어서, 상기 하부 전극막이 형성된 개구(312)들을 매몰하는 희생막(310)을 형성한다. 일 예로 희생막(310)은 산화물을 증착하여 형성할 수 있고, 다른 예로 포토레지스트를 도포하여 형성할 수 있다.
이어서, 상기 몰드막 패턴(310)의 상면이 노출될 때까지 상기 결과물들을 제 6 화학 기계적 연마하다. 그 결과 몰드막 패턴의 개구내에는 실린더 형상을 갖는 하부전극(320)이 형성된다.
도 13을 참조하면, 상기 몰드막 패턴(310) 및 희생막(330)을 제거하여 상기 제3 콘택 패드(280)와 연결되는 실린더 타입의 하부 전극(320)을 형성한다. 상기 하부 전극(320)의 표면에 유전막(340)을 형성한다.
일 예로서, 상기 유전막(340)은 산화물-질화물, 산화물-질화물-산화물, 금속 산화물 등을 포함한다. 그러나, 최근에는 등가 산화막 두께를 충분히 낮추면서도 양호한 누설 전류 특성을 갖는 금속 산화물을 선택하고, 원자층 적층을 수행하여 상기 유전막(340)을 형성하는 추세에 있다. 특히, 상기 유전막(340)을 형성하기 위한 원자층 적층의 수행에서는 반응 물질의 제공 → 퍼지 → 산화제의 제공 → 퍼지의 순서로 적어도 1회 반복한다. 그러면, 상기 하부 전극(320)의 표면에 금속 산화물의 유전막(340)이 형성된다.
계속해서, 상기 유전막(340) 상에 상부 전극(350)을 형성함으로써 기판과 전기적으로 연결되는 실린더 형상의 커패시터가 형성한다. 일 예로서, 상기 상부 전극(60)은 주로 폴리실리콘, 금속, 금속 질화물 등을 포함한다. 그리고, 최근에는 상기 상부 전극(350)으로서 집적도 관점에서 보다 유리한 금속 질화물을 주로 선택한다. 본 실시예에서는 상기 상부 전극(350)으로서 티타늄 질화물을 선택하고, 화학기상증착을 수행하여 형성한다. 그러므로, 상기 티타늄 질화물의 상부 전극(350)은 약 550℃ 이하의 온도에서 반응 가스로서 TiCl4 가스, NH3 가스 등을 사용하여 형성하는 것이 바람직하다.
본 발명에 따른 세리아 슬러리 조성물은 0.3중량% 이하의 세리아 연마제를 포함에도 불구하고, 연과 공정시 실리콘 산화막에 대하여는 높은 연마 속도를 보이며 실리콘 질화막에 대하여는 현저히 낮은 연마 속도를 보인다. 따라서 실리콘 질화막을 연마 정지막으로 하고 실리콘 산화막을 연마 대상막으로 하는 연마 공정에 효율적으로 적용할 수 있다. 또한, 실리콘 지화막으 연마 정지막으로 하여 상기 실리콘 산화막을 연마한 후에 본 발명에 따른 슬러리 조성물을 이용하여 연속하여 상기 실리콘 질화막을 연마할 때도 상기 실리콘 질화막은 균일한 표면 및 두께를 가진다. 또한 상기 세리아 슬러리 조성물은 기존의 세리아 슬러리 조성물보다 약 5배 낮은 비용으로 제조될 수 있어 반도체 메모리 소자의 제조 공정에 널리 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 세리아 연마제 0.05 내지 0.3중량%;
    2000 내지 30,000의 분자량을 갖는 음이온성 계면활성제인 폴리아크릴산 암모늄염(poly acrylic acid salt) 0.005 내지 0.04중량%;
    폴리옥시에틸렌 라우릴 에테르(polyoxyethylene lauryl ether), 폴리옥시에틸렌 세틸 에테르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르(polyoxyethylene oleyl ether), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate) 및 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether)로부터 이루어진 그룹 중에서 선택된 적어도 하나를 포함하는 폴리옥시에틸렌계 비이온성 계면활성제 0.0005 내지 0.003 중량%;
    상기 음이온성 계면활성제 보다 높은 100,000 내지 400,000의 분자량을 갖는 고분자 폴리아크릴산 암모늄염 0.2 내지 1.0중량%; 및
    여분의 물을 포함하는 것을 특징으로 하는 화학 기계적 연마용 슬러리 조성물.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 세리아 연마제는 120 내지 200nm의 입자 크기를 갖는 것을 특징으로 하는 화학 기계적 연마용 슬러리 조성물.
  7. 삭제
  8. 제1항에 있어서, pH가 7 내지 9인 것을 특징으로 하는 화학 기계적 연마용 슬러리 조성물.
  9. 연마 정지막인 실리콘 질화막을 덮는 연마 대상막인 실리콘 산화막이 형성된 기판을 마련하는 단계; 및
    화학 기계적 연마용 슬러리 조성물을 연마 패드 상에 제공하면서 상기 연마 패드 표면과 상기 연마 대상막의 표면을 접촉시켜 상기 연마 정지막이 노출될 때까지 상기 연마 대상막을 연마하는 단계를 포함하되,
    상기 화학 기계적 연마용 슬러리 조성물은 세리아 연마제 0.05 내지 0.3중량%와, 2000 내지 30,000의 분자량을 갖는 음이온성 계면활성제인 폴리아크릴산 암모늄염(poly acrylic acid salt) 0.005 내지 0.04중량%와, 폴리옥시에틸렌 라우릴 에테르(polyoxyethylene lauryl ether), 폴리옥시에틸렌 세틸 에테르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르(polyoxyethylene oleyl ether), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate) 및 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether)로부터 이루어진 그룹 중에서 선택된 적어도 하나를 포함하는 폴리옥시에틸렌계 비이온성 계면활성제 0.0005 내지 0.003 중량%와, 상기 음이온성 계면활성제 보다 높은 100,000 내지 400,000의 분자량을 갖는 고분자 폴리아크릴산 암모늄염 0.2 내지 1.0중량%; 및 여분의 물을 포함하는 것을 특징으로 하는 화학 기계적 연마용 슬러리 조성물을 이용하는 연마방법.
  10. 삭제
  11. 제9항에 있어서, 상기 실리콘 질화막에 대한 상기 실리콘 산화막의 연마 선 택비는 1 : 25 내지 40인 것을 특징으로 하는 연마 방법.
  12. 삭제
  13. 삭제
  14. 기판 상에 질화막 패턴을 형성하는 단계;
    상기 질화막 패턴에 노출된 기판을 식각하여 상기 기판에 트렌치를 형성하는 단계;
    상기 트렌치를 매몰하면서, 상기 질화막 패턴을 덮는 실리콘 산화막을 형성하는 단계;
    슬러리 조성물을 이용하여 상기 질화막 패턴이 노출될 때까지 상기 실리콘 산화막을 연마함으로써 소자 분리막을 형성하는 단계; 및
    상기 소자 분리막이 형성된 기판 상에 게이트 절연막과 도전성 패턴을 포함하는 구조물을 형성하는 단계를 포함하되,
    상기 화학 기계적 연마용 슬러리 조성물은 세리아 연마제 0.05 내지 0.3중량%와, 2000 내지 30,000의 분자량을 갖는 음이온성 계면활성제인 폴리아크릴산 암모늄염(poly acrylic acid salt) 0.005 내지 0.04중량%와, 폴리옥시에틸렌 라우릴 에테르(polyoxyethylene lauryl ether), 폴리옥시에틸렌 세틸 에테르(polyoxyethylene cetyl ether), 폴리옥시에틸렌 올레일 에테르(polyoxyethylene oleyl ether), 폴리옥시에틸렌 솔비탄 모노라우레이트(polyoxyethylene sorbitan monolaurate) 및 폴리옥시에틸렌 이소옥틸페닐 에테르(polyoxyethylene isooctylphenyl ether)로부터 이루어진 그룹 중에서 선택된 적어도 하나를 포함하는 폴리옥시에틸렌계 비이온성 계면활성제 0.0005 내지 0.003 중량%와, 상기 음이온성 계면활성제 보다 높은 100,000 내지 400,000의 분자량을 갖는 고분자 폴리아크릴산 암모늄염 0.2 내지 1.0중량%; 및 여분의 물을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
  15. 삭제
  16. 제14항에 있어서, 상기 슬러리 조성물은 pH가 7 내지 9인 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
  17. 제14항에 있어서, 상기 소자분리막 형성 이후에 상기 질화막 패턴을 제거하는 단계를 더 수행하는 것을 특징으로 하는 반도체 메모리 소자의 제조 방법.
KR1020060077000A 2006-08-16 2006-08-16 화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법및 반도체 메모리 소자의 제조 방법 KR100852242B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060077000A KR100852242B1 (ko) 2006-08-16 2006-08-16 화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법및 반도체 메모리 소자의 제조 방법
US11/837,840 US20080045020A1 (en) 2006-08-16 2007-08-13 Slurry Composition For a Chemical Mechanical Polishing Process, Method of Polishing an Object Layer and Method of Manufacturing a Semiconductor Memory Device Using the Slurry Composition
US12/904,274 US20110027996A1 (en) 2006-08-16 2010-10-14 Slurry composition for a chemical mechanical polishing process, method of polishing an object layer and method of manufacturing a semiconductor memory device using the slurry composition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060077000A KR100852242B1 (ko) 2006-08-16 2006-08-16 화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법및 반도체 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080015553A KR20080015553A (ko) 2008-02-20
KR100852242B1 true KR100852242B1 (ko) 2008-08-13

Family

ID=39101876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060077000A KR100852242B1 (ko) 2006-08-16 2006-08-16 화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법및 반도체 메모리 소자의 제조 방법

Country Status (2)

Country Link
US (2) US20080045020A1 (ko)
KR (1) KR100852242B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119531B1 (en) * 2011-01-26 2012-02-21 International Business Machines Corporation Mask and etch process for pattern assembly
CN103620747B (zh) * 2011-06-14 2017-07-28 福吉米株式会社 研磨用组合物
JP2013084836A (ja) * 2011-10-12 2013-05-09 Toshiba Corp Ｃｍｐ方法及び半導体装置の製造方法
KR101396251B1 (ko) * 2012-06-25 2014-05-20 주식회사 케이씨텍 연마 첨가제와 이를 포함하는 슬러리 조성물 및 그 제조 방법
CN103572360A (zh) * 2012-08-02 2014-02-12 深圳富泰宏精密工业有限公司 电解退镀液及应用该电解退镀液进行退镀的方法
EP3666837A1 (en) * 2012-11-02 2020-06-17 Lawrence Livermore National Security, LLC Suspension for preventing agglomeration of charged colloids
US20150104940A1 (en) * 2013-10-11 2015-04-16 Air Products And Chemicals Inc. Barrier chemical mechanical planarization composition and method thereof
CN104726028A (zh) * 2013-12-18 2015-06-24 安集微电子（上海）有限公司 一种化学机械抛光液及其使用方法
US10584266B2 (en) * 2018-03-14 2020-03-10 Cabot Microelectronics Corporation CMP compositions containing polymer complexes and agents for STI applications
CN114599752A (zh) * 2019-10-22 2022-06-07 Cmc材料股份有限公司 用于选择性化学机械抛光氧化物的组合物及方法
CN110951400A (zh) * 2019-11-18 2020-04-03 河北工业大学 用于降低多层钴互连阻挡层cmp中表面缺陷的抛光液及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048741A (ko) * 1996-09-30 2000-07-25 이사오 우치가사키 산화세륨 연마제 및 기판의 연마법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11181403A (ja) * 1997-12-18 1999-07-06 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
EP1566421B1 (en) * 1998-12-25 2014-12-10 Hitachi Chemical Company, Ltd. CMP abrasive, liquid additive for CMP abrasive and method for polishing substrate.
JP2002050595A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 研磨方法、配線形成方法及び半導体装置の製造方法
EP1448737B1 (en) * 2001-11-15 2012-01-25 Samsung Electronics Co., Ltd. Slurry composition including an additive composition, and method of polishing an object using the slurry composition
KR100454135B1 (ko) * 2002-10-10 2004-10-26 삼성전자주식회사 비휘발성 기억소자의 형성방법
JP2004349426A (ja) * 2003-05-21 2004-12-09 Jsr Corp Ｓｔｉ用化学機械研磨方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048741A (ko) * 1996-09-30 2000-07-25 이사오 우치가사키 산화세륨 연마제 및 기판의 연마법

Also Published As

Publication number Publication date
KR20080015553A (ko) 2008-02-20
US20110027996A1 (en) 2011-02-03
US20080045020A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
KR100852242B1 (ko) 화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법및 반도체 메모리 소자의 제조 방법
KR100829594B1 (ko) 화학 기계적 연마용 슬러리 조성물 및 이를 이용한 반도체메모리 소자의 제조 방법
US7196010B2 (en) Slurry for chemical mechanical polishing process and method of manufacturing semiconductor device using the same
US6887137B2 (en) Chemical mechanical polishing slurry and chemical mechanical polishing method using the same
US8314028B2 (en) Slurry compositions and methods of polishing a layer using the slurry compositions
US8314030B2 (en) Method for fabricating semiconductor device
KR100793240B1 (ko) 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리장치의 제조 방법
JP4290910B2 (ja) 半導体素子のコンタクトパッドの形成方法
KR100557600B1 (ko) 나이트라이드 cmp용 슬러리
KR100750191B1 (ko) 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법
KR101285948B1 (ko) 멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법
JP4679277B2 (ja) 半導体装置の製造方法
US7098515B1 (en) Semiconductor chip with borderless contact that avoids well leakage
CN1290176C (zh) 形成半导体器件接触的方法
US20080176403A1 (en) Method of polishing a layer and method of manufacturing a semiconductor device using the same
KR100487917B1 (ko) 반도체소자의 화학적 기계적 연마방법
KR100492783B1 (ko) 반도체소자의 폴리실리콘 플러그 형성방법
KR20080003485A (ko) 슬러리 조성물 및 이를 이용한 화학적 기계적 연마 방법
US20060042653A1 (en) Method of forming contact hole
KR100670746B1 (ko) 반도체소자의 소자분리막 형성 방법
KR100935189B1 (ko) 반도체소자의 층간막 평탄화 방법
KR20090124122A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee