KR20060077353A - 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체장치의 콘택 형성방법 - Google Patents

슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체장치의 콘택 형성방법 Download PDF

Info

Publication number
KR20060077353A
KR20060077353A KR1020040116171A KR20040116171A KR20060077353A KR 20060077353 A KR20060077353 A KR 20060077353A KR 1020040116171 A KR1020040116171 A KR 1020040116171A KR 20040116171 A KR20040116171 A KR 20040116171A KR 20060077353 A KR20060077353 A KR 20060077353A
Authority
KR
South Korea
Prior art keywords
slurry composition
polishing
anionic surfactant
compound
insulating film
Prior art date
Application number
KR1020040116171A
Other languages
English (en)
Inventor
장기훈
고용선
김경현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040116171A priority Critical patent/KR20060077353A/ko
Priority to US11/323,356 priority patent/US20060189152A1/en
Publication of KR20060077353A publication Critical patent/KR20060077353A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/021—Preparation
    • C01B33/023—Preparation by reduction of silica or free silica-containing material
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01F—COMPOUNDS OF THE METALS BERYLLIUM, MAGNESIUM, ALUMINIUM, CALCIUM, STRONTIUM, BARIUM, RADIUM, THORIUM, OR OF THE RARE-EARTH METALS
    • C01F7/00—Compounds of aluminium
    • C01F7/02—Aluminium oxide; Aluminium hydroxide; Aluminates
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D1/00—Detergent compositions based essentially on surface-active compounds; Use of these compounds as a detergent
    • C11D1/02—Anionic compounds
    • C11D1/12—Sulfonic acids or sulfuric acid esters; Salts thereof
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D1/00—Detergent compositions based essentially on surface-active compounds; Use of these compounds as a detergent
    • C11D1/02—Anionic compounds
    • C11D1/34—Derivatives of acids of phosphorus
    • C11D1/345—Phosphates or phosphites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Abstract

절연막의 손상을 최소화하면서 금속층을 균일하게 연마할 수 있는 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체 장치의 콘택 형성방법에서, 상기 슬러리 조성물은 제1 pH를 갖는 산성수용액 및 제1 pH 이하의 제2 pH를 갖는 음이온성 계면활성제를 포함한다. 금속 패턴의 밀집 정도에 따라 발생할 수 있는 금속막의 불균일한 연마 및 절연막의 손상을 최소화하여 균일한 높이를 갖는 콘택들을 형성할 수 있다.

Description

슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체 장치의 콘택 형성방법{SLURRY COMPOSITION, METHOD FOR POLISHING AN OBJECT AND METHOD FOR FORMING A CONTACT OF A SEMICONDUCTOR DEVICE USING THE SLURRY COMPOSITION}
도 1 및 도 2는 종래의 슬러리 조성물을 사용하여 텅스텐 막을 연마한 후의 연마 결과를 설명하기 위한 단면도들이다.
도 3 및 도 4는 본 발명에 따른 슬러리 조성물에 포함된 음이온성 계면활성제에 의하여 여러 막들이 패시베이션되는 메카니즘을 설명하기 위한 도면들이다.
도 5는 본 발명의 일 실시예에 따른 가공물의 연마 방법을 설명하기 위한 흐름도이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 반도체 장치의 콘택 형성 방법을 설명하기 위한 단면도들이다.
도 10 내지 도 15는 본 발명의 다른 실시예에 따른 반도체 장치의 콘택 형성 방법을 설명하기 위한 단면도들이다.
도 16은 실시예들 및 비교에에 따라 제조된 슬러리 조성물을 사용하여 비트라인 패턴을 형성한 후, 상기 웨이퍼 각 부분의 비트라인 두께를 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
10,100, 200: 기판 12: 라인 패턴
14: 금속막 110: 콘택 영역
120: 절연막 125: 콘택홀
130: 도전막 135, 226: 콘택
202: 소오스/드레인 영역 204: 게이트 산화막 패턴
206: 게이트 도전막 패턴 208: 게이트 마스크
210: 게이트 구조물 212: 게이트 스페이서
214: 워드라인 216: 제1 절연막
218: 콘택 패드 220: 제2 절연막
222: 제2 콘택홀 224: 제2 도전막
본 발명은 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 콘택 형성 방법에 관한 것이다. 보다 상세하게는 반도체 제조 공정 중 연마 단계에서 사용할 수 있는 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체 장치의 콘택 형성 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 메모리 소자도 비약적으로 발전하고 있다. 그 기능 면에 있어서 반도체 메모리 소자는 고속으로 동작하는 동시에 대용량의 저장능력을 가질 것이 요구된다. 이러한 요구에 부응 하여 반도체 제조 기술은 소자의 집적도, 신뢰성 및 응답속도 등을 향상시키는 방향으로 발전되어 왔다.
반도체 공정에서 텅스텐 등과 같은 금속을 제거하기 위한 방법으로 반응성 이온 에칭(reactive ion etching: 이하, 종종 'RIE'라 한다.) 공정이 일반적으로 사용되어왔다. 그러나, 반응성 이온 에칭 공정은 금속층을 오버 에치(over-etch)하게 되어 비아(via)내부의 금속까지도 함께 제거하게 된다. 이러한 비아 내부의 금속물질의 제거는 후속공정에서 그 상부에 증착되는 금속 배선과의 연결을 불량하게 하는 문제점이 있다. 또한, 반응성 이온 에칭 공정을 수행한 후 반도체 기판 상에 잔류하는 불순물들은 반도체 회로에 치명적인 불량을 야기할 수 있다.
상술한 종래 반응성 이온 에칭 공정의 문제점을 극복하기 위하여 화학 기계적 연마(chemical mechanical polishing: 이하, 종종 'CMP'라 한다.)방법이 반도체 기판의 연마 공정에 자주 사용되고 있다. 특히, CMP 공정은 과량의 금속을 제거하는 동시에 절연막과 비아 주위의 금속층을 평탄화 시키는 목적으로 사용된다. 반도체 장치의 고집적화 및 다층화로 인하여 금속층 및 절연층의 평탄화를 위한 금속막의 CMP 공정의 중요성이 증대되고 있으며, 이에 따라, 금속층의 CMP 공정에 적용할 수 있는 슬러리 조성물의 연구가 활발히 이루어지고 있는 실정이다.
예를 들어, 미합중국 특허 제5,980,775호(issued to Grumbine et al.) 및 미합중국 특허 제5,958,288호(issued to Mueller et al.)에는 과산화화합물을 산화제로 사용하면서 연마 속도를 향상하기 위해서 금속 촉매를 사용하여 산화제의 산화력을 증가시키는 방법이 개시되어 있다. 또한, 미합중국 특허 제5,340,370호 (issued to Cadienet al.) 및 미합중국 특허 제5,527,423호(issued to Neville et al.)에는 단일 산화제를 이용하여 높은 연마속도를 얻기 위하여 많은 양의 산화제를 첨가한 슬러리 조성물이 개시되어 있다.
그러나, 종래의 CMP 슬러리 조성물은 몇 가지 한계를 가지고 있다. 특히, 텅스텐, 알루미늄 등을 포함하는 금속막의 CMP 공정에서는 금속막과 절연막의 연마 속도의 차이로 인하여 금속막의 침식, 절연막의 손상 및 디싱 현상이 발생하여 후속 공정에서 반도체 장치의 불량을 야기하는 문제가 발생한다.
도 1 및 도 2는 종래의 슬러리 조성물을 사용하여 텅스텐 막을 연마한 후의 연마 결과를 설명하기 위한 단면도들이다. 도 1을 참조하면, 라인 패턴(12)들이 형성되어 있는 기판(10) 상에 텅스텐 막(14)을 형성한다. 도 2를 참조하면, 상기 라인 패턴(12)들의 상면이 노출될 때까지 텅스텐 막(14)을 화학 기계적으로 연마한다. 이 경우, 라인 패턴(12)의 밀도가 높은 영역이 낮은 영역에 비하여 금속막(14)의 침식 및 라인 패턴(12)의 손상 정도가 심하여 CMP 공정 수행 후, 패턴의 두께가 감소하는 현상이 발생한다. 이러한 현상은 CMP 공정 시에 발생하는 잔류물들을 제거하기 위하여 금속막을 과연마(over polishing)하는 경우에 있어서 특히 심하게 발생한다. 이러한 산화막의 침식이나 금속층의 부식은 후속공정에서 그 상부에 증착될 알루미늄이나 텅스텐과 같은 금속과의 접촉 불량을 야기할 수 있다. 이는 나아가 반도체 회로 작동의 불량을 야기한다. 따라서, 절연막에 대한 금속막의 높은 연마 선택비를 가지므로써, 금속 패턴의 밀도에 따른 산화막의 손상이나 금속층의 침식을 최소화할 수 있는 슬러리 조성물의 개발이 요구되고 있다.
따라서, 본 발명의 목적은 높은 연마 선택비를 갖는 슬러리 조성물을 제공하는 것이다.
본 발명의 다른 목적은 상술한 슬러리 조성물을 이용한 가공물의 연마 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상술한 슬러리 조성물을 이용한 반도체 장치의 콘택 형성 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명은 제1 pH를 갖는 산성수용액, 및 제1 pH 이하의 제2 pH를 갖는 음이온성 계면활성제를 포함하는 슬러리 조성물을 제공한다. 이 경우, 상기 슬러리 조성물은 포스포릭산 화합물, 포스페이트 화합물 등과 같은 음이온성 계면활성제를 포함할 수 있으며, 또한 옥시알킬렌체인 및/또는 알킬체인을 포함할 수 있다. 상기 산성수용액은 과산화화합물, 철을 포함하는 화합물 등을 포함하는 산화제, 실리카, 알루미나 등과 같은 연마제, 수산화나트륨, TMAH(tetra-methyl ammonium hydroxide) 등과 같은 pH 조절제 및 순수를 포함할 수 있다. 또한, 본 발명의 바람직한 실시예에 따른 슬러리 조성물은, 상기 슬러리 조성물 1000 중량부에 대하여, 음이온성 계면활성제 0.001 내지 10 중량부를 포함할 수 있다.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 슬러리 조성물은 산화제, 연마제 및 순수를 포함하며 제1 pH를 갖는 산성수용액과 제1 pH 이하의 제2 pH를 갖는 음이온성 계면활성제를 포함한다. 상기 슬러리 조성물은 pH 조절제를 더 포함할 수도 있다.
상술한 본 발명의 다른 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 가공물의 연마 방법에 있어서, 가공물을 마련한 후, 제1 pH를 갖는 산성수용액 및 제1 pH 이하의 제2 pH를 갖는 음이온성 계면활성제를 포함하는 슬러리 조성물을 연마패드 상에 제공한다. 이어서, 상기 연마 패드 표면과 가공물 표면을 접촉시켜 상기 가공물 표면을 연마한다. 상기 가공물은 기판 상에 개구부를 포함하는 절연막을 형성한 후, 상기 개구부를 매립하며 상기 절연막 상에 금속막을 형성함으로써 마련할 수 있다. 이 경우, 상기 절연막은 산화물을 포함할 수 있으며, 상기 금속막은 구리, 텅스텐, 알루미늄 등과 같은 금속을 포함할 수 있다. 또한, 상기 금속막의 연마는 상기 절연막의 상면이 노출될 때까지 수행할 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 장치의 콘택 형성 방법에 있어서, 하부구조물을 포함하는 기판 상에 절연막을 형성한다. 이어서, 상기 절연막을 부분적으로 제거하여 상기 하부구조물의 소정 부위를 노출시키는 콘택홀을 형성한다. 상기 콘택홀을 매립하며 상기 절연막 상에 금속막을 형성한 후, 제1 pH를 갖는 산성수용액 및 제1 pH 이하의 제2 pH를 갖는 음이온성 계면활성제를 포함하는 슬러리 조성물을 사용하여 상기 절연막의 상면이 노출될 때까지 상기 금속막을 화학 기계적으로 연마하여 반도체 장치의 콘택을 완성한다.
본 발명의 슬러리 조성물을 사용하여 반도체 기판 상에 형성된 금속막을 연 마한다. 이에 따라, 금속막의 손상을 억제할 수 있으며, 패턴의 밀집 정도에 따라 발생할 수 있는 금속막의 불균일한 연마를 최소화하여 균일한 높이를 갖는 콘택들을 형성할 수 있다. 결과적으로, 반도체 장치의 불량을 방지함과 동시에 반도체 기판의 연마 효율이 향상되어 반도체 제조 공정의 생산성을 향상시킬 수 있게 된다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예들에 따른 슬러리 조성물, 이를 이용한 가공물의 연마 방법 및 반도체 장치의 콘택 형성 방법을 상세히 설명한다.
슬러리 조성물
금속막을 포함하는 반도체 기판의 연마 공정에 적용할 수 있는 슬러리 조성물은 금속막 및 절연막의 손상없이 효과적으로 금속막을 연마하기 위하여 다음과 같은 특성을 가질 것이 요구된다.
우선, 연마 과정에서 노출되는 비아(via) 내부의 텅스텐과 같은 금속에 대한 부식을 최소화할 수 있어야 한다. 특히 슬러리 조성물에 포함된 산화제는 텅스텐과 같은 금속을 부식시키는 특성이 있는데, 이러한 금속의 부식을 방지할 수 있는 공정 조건이 확보되어야 한다.
또한, 절연막 등과 같은 연마 저지막의 손상을 최소화할 수 있어야 한다. 금속 패턴들이 밀집되어 형성된 부위의 절연막은 연마 공정을 수행하는 동안 절연막의 손상 정도가 심화되어 일정한 두께를 갖는 콘택들을 형성하기가 어려워질 수 있다. 따라서, 절연막의 손상을 최소화할 수 있는 공정조건을 확보하여야 한다.
상기와 같은 연마 공정의 특성을 확보하기 위한 본 발명의 슬러리 조성물은 제1 pH를 갖는 산성수용액 및 제2 pH를 갖는 음이온성 계면활성제를 포함한다. 이 경우, 상기 음이온성 계면활성제의 제2 pH는 상기 산성수용액의 제1 pH와 같거나 작은 것이 바람직하다. 상기 음이온성 계면활성제의 제2 pH가 상기 산성수용액의 제1 pH보다 높은 경우, 음이온으로서의 특성을 더 이상 유지하기가 어려워짐에 따라 절연막의 패시베이션 효과가 저하되기 때문이다.
본 발명의 슬러리 조성물에 포함된 음이온성 계면활성제는 산화막 등과 같은 절연막 표면에 흡착하여 상기 절연막의 손상을 억제하는 역할을 한다. 즉, 상기 슬러리 조성물에 함유된 음이온성 계면활성제는 절연막의 표면에 정전기적으로 흡착하여 상기 절연막 상에 보호막을 형성한다. 이에 따라, 본 발명의 슬러리 조성물은 금속막에 대하여 높은 연마 선택비를 갖게 되어 연마 공정시 절연막이 손상되는 현상을 최소화할 수 있다.
금속층 연마용 슬러리 조성물은 보통 산성의 pH 값을 가진다. 이러한 산성 조건에서 금속막의 표면은 음전하를 띠게되고, 산화막과 같은 절연막의 표면은 양전하를 띠게 된다. 따라서, 음이온성 계면활성제를 포함하는 슬러리 조성물을 사용하는 경우, 상기 음이온성 계면활성제가 정전기적 인력에 의하여 양전하를 나타내는 절연막의 표면에 강하게 흡착하고, 정전기적 척력에 의하여 음전하를 나타내는 금속층의 표면과는 반발력이 작용하게 된다. 즉, 음이온성 계면활성제는 양 전하를 나타내는 표면에 흡착하여 패시베이션 기능을 하게 된다.
도 3 및 도 4는 슬러리 조성물에 포함된 음이온성 계면활성제에 의하여 막이 패시베이션되는 메카니즘을 설명하기 위한 도면들이다. 구체적으로 도 3은 음이온성 계면활성제(S)가 산화막(I)을 패시베이션하는 메카니즘을 설명하기 위한 도면이며, 도 4는 음이온성 계면활성제(S)가 산화텐막(I)과 텅스텐막(II)을 선택적으로 패시베이션하는 메카니즘을 설명하기 위한 도면이다. 도 3 및 도 4를 참조하면, 본 발명에 따른 슬러리 조성물에 포함된 음이온성 계면활성제를 포함하는 슬러리 조성물을 사용하여 연마 공정을 수행하는 경우, 양 전하를 나타내는 물질의 연마를 억제하고 음전하를 나타내는 물질이 선택적으로 연마되도록 할 수 있다.
본 발명의 슬러리 조성물로 사용할 수 있는 상기 음이온성 계면활성제의 예로는 포스포릭산(phosphoric acid) 화합물, 포스페이트(phosphate) 화합물, 술폰산(sulfonic acid) 화합물, 술포네이트(sulfonate) 화합물, 카르복실산(carboxylic acid) 화합물, 카르복실레이트(carboxylate) 화합물, 아크릴산(acrylic acid) 화합물, 아크릴레이트(acrylate) 화합물을 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다. 이 경우, 포스페이트 화합물은 충분히 낮은 pH를 가짐으로써 슬러리 조성물 내에서 음이온의 성격을 유지하기가 용이하기 때문에 양전하를 나타내는 절연막을 패시베이션 하는 효과가 우수하다. 따라서, 본 발명의 슬러리 조성물은 음이온성 계면활성제로서 포스페이트 화합물을 포함하는 것이 바람직하며, 보다 바람직하게는 폴리옥시알킬렌 알킬 아릴 포스페이트(polyoxyalkylene alkyl aryl phosphate) 화합물을 포함한다. 상기 폴리옥시알킬렌 알킬 아릴 포스페이트는 하기 화학식 1로 표현할 수 있다.
[화학식 1]
Figure 112004062651019-PAT00001
옥시알킬렌 체인(oxyalkylene chain)을 포함하는 계면활성제는 친수성을 가지므로, 순수와 같은 물에 쉽게 용해된다. 따라서, 상기 음이온성 계면활성제는 옥시알킬렌 체인을 포함하는 것이 바람직하며, 보다 바람직하게는 옥시메틸렌 체인(oxymethylene chain), 옥시에틸렌 체인(oxyethylene chain), 옥시프로필렌 체인(oxypropylene chain), 옥시부틸렌체인(oxybutylene chain) 또는 이들의 결합 체인을 포함한다.
상기 옥시알킬렌 체인이 20 미만의 옥시알킬렌 반복단위(oxyalkylene unit)를 포함하는 경우, 물에 대한 음이온성 계면활성제의 용해도가 낮아져 바람직하지 않다. 또한, 상기 옥시알킬렌 체인이 60 초과의 옥시알킬렌 반복단위를 포함하는 경우 슬러리 조성물의 점도가 높아짐에 따라 균일한 연마가 어려워지게 되어 바람직하지 않다. 따라서, 본 발명에 따른 슬러리 조성물의 음이온성 계면활성제에 포함된 옥시알킬렌 체인은 20 내지 60의 옥시알킬렌 반복단위를 포함하는 것이 바람직하다.
본 발명의 일 실시예에 따른 슬러리 조성물에 있어서, 상기 음이온성 계면활성제는 알킬 체인을 포함할 수 있다. 그러나, 계면활성제에 포함된 알킬 체인의 탄소수가 40을 초과하는 경우, 금속막의 연마속도가 저하되어 바람직하지 않다. 따라서, 본 발명에 따른 슬러리 조성물에 포함된 음이온성 계면활성제는 1 내지 40의 탄소수를 갖는 것이 바람직하며, 보다 바람직하게는 1 내지 20의 탄소수를 갖는다.
본 발명에 따른 슬러리 조성물 1000 중량부에 대하여 상기 음이온성 계면활성제의 함량이 0.001중량부 미만이면 산화막 등과 같은 절연막의 보호가 취약해질 수 있다. 반면, 상기 음이온성 계면활성제의 함량이 10 중량부를 초과하면 연마 속도가 느려져 연마 공정의 효율성이 열화될 수 있다. 따라서 본 발명의 슬러리 조성물은 조성물 1000 중량부에 대하여, 상기 음이온성 계면활성제 0.001 내지 10 중량부를 포함하는 것이 바람직하며, 보다 바람직하게는 음이온성 계면활성제 0.01 내지 5 중량부를 포함한다.
본 발명에 따른 슬러리 조성물은 상술한 바와 같이 절연막의 손상을 방지하기 위하여 음이온성 계면활성제를 포함하는 동시에, 금속층을 보다 효율적으로 연마하기 위하여 산성수용액을 포함한다. 이 경우, 산성수용액은 산화제, 연마제, 및 순수를 포함할 수 있다.
일반적으로, 금속막의 연마에 사용되는 슬러리 조성물은 산화제를 사용하여 연마 대상 물질인 금속막을 산화시킨 후, 연마제를 사용하여 기계적인 연마를 진행하게 된다. 본 발명에 따른 슬러리 조성물에 있어서, 상기 산화제는 과산화화합물, 철을 포함하는 화합물(ferric compound) 또는 이들의 혼합물을 포함할 수 있다. 상기 과산화화합물은 환원 전위가 높아서 산화력은 비교적 크나 금속과의 반응 속도가 비교적 느려서 금속 산화막 형성 속도 및 식각 반응속도가 비교적 느리다. 반면, 철을 포함하는 화합물은 환원 전위가 낮아서 산화력은 상기 과산화화합물보다 낮지만 금속과의 반응속도가 상기 과산화화합물보다는 빨라서 금속을 쉽게 산화시 킬 수 있다. 따라서, 과산화화합물 및 철을 포함하는 화합물을 모두 포함하는 슬러리 조성물을 사용하여 화학 기계적 연마 공정을 수행하는 경우, 금속을 산화시키는 철을 포함하는 화합물이 금속 산화 반응에 의하여 환원되고, 상기 환원된 철을 포함하는 화합물을 상기 과산화화합물이 다시 산화시켜서 산화력을 복원시키게 된다. 이에 따라, 산화력이 복원된 철을 포함하는 화합물이 다시 금속 산화반응에 참여하게 되는 과정이 순환적으로 일어나게 된다. 결과적으로, 보다 적은 양의 산화제로 금속의 제거율을 향상시킬 수 있게 된다. 따라서, 본 발명의 슬러리 조성물은 산화제로서 과산화화합물 및 철을 포함하는 화합물을 모두 포함하는 것이 바람직하다.
본 발명에 따른 슬러리 조성물에서 사용할 수 있는 과산화화합물의 예로서는 과산화수소(hydrogen peroxide), 과산화벤조일(benzoyl peroxide), 과산화칼슘(calcium peroxide), 과산화바륨(barium peroxide), 과산화나트륨(sodium peroxide) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
본 발명에 따른 슬러리 조성물에서 사용할 수 있는 철을 포함하는 화합물의 예로서는 질산제2철(ferric nitrate), 페리시안화칼륨(potassium ferricyanide), 인산제2철(ferric phosphate), 황산제2철(ferric sulfate) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
상술한 바와 같이 산화제에 의하여 금속층을 산화시킴에 따라 생성된 금속산화물은 연마제에 의한 기계적 연마에 의하여 기판과 같은 가공물로부터 제거된다. 이와 같이 산화제에 의한 화학적 연마와 연마제에 의한 기계적 연마가 반복되면서 금속층이 평탄화된다.
본 발명에 따른 슬러리 조성물에서 사용할 수 있는 연마제의 예로서는 실리카(silica), 알루미나(alumina), 세리아(ceria), 지르코니아(zirconia), 티타니아(titania)등과 같은 금속산화물을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
이 외에 본 발명에 따른 슬러리 조성물은 순수를 포함하며, 바람직하게는 초순수 또는 탈이온수 등을 포함한다.
본 발명의 바람직한 실시예에 따른 슬러리 조성물은 연마 공정시 슬러리 조성물이 적합한 pH를 가질 수 있도록 pH 조절제를 더 포함할 수 있다. 본 발명에 따른 슬러리 조성물에서 사용할 수 있는 pH 조절제의 예로서는 포타슘 하이드록사이드(potassium hydroxide), 암모늄 하이드록사이드(ammonium hydroxide), 소듐 하이드록사이드(sodium hydroxide), 테트라메틸암모늄하이드록사이드(tetra-methyl ammonium hydroxide), 콜린(choline) 등과 같은 염기, 또는 황산, 염산, 인산, 질산, 아세트산 등과 같은 산 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
본 발명에 따른 슬러리 조성물에 포함된 산성수용액 및 음이온성 계면활성제의 최적 pH는 연마 대상막의 종류에 따라 달라질 수 있다. 구체적으로, 연마 대상막이 텅스텐, 알루미늄 등의 금속을 포함하는 경우, 상기 산성수용액의 제1 pH는 1 내지 6인 것이 바람직하고, 상기 음이온성 계면활성제의 제2 pH는 1 내지 5인 것이 바람직하다. 이 범위에서 우수한 연마 효과를 얻을 수 있기 때문이다.
본 발명의 일 실시예에 따른 슬러리 조성물은 연마제, 산화제 및 순수를 포 함하고 제1 pH를 갖는 산성수용액, 및 상기 제1 pH 이하의 제2 pH를 갖는 음이온성 계면활성제를 포함한다. 이 경우, 상기 슬러리 조성물은 pH 조절제를 더 포함할 수 있다. 본 발명에 따른 슬러리 조성물에서 사용할 수 있는 산화제, 및 연마제에 대하여는 상술하였으므로 구체적인 설명은 생략한다.
가공물의 연마방법
도 5는 본 발명의 일 실시예에 따른 가공물의 연마 방법을 설명하기 위한 흐름도이다.
도 5를 참조하면, 우선, 가공물을 마련한다(S10). 구체적으로, 기판 상에 개구부를 포함하는 절연막을 형성한 후, 상기 개구부를 매립하며 상기 절연막 상에 금속막을 형성하여 가공물을 마련할 수 있다. 상기 절연막은 산화물을 포함할 수 있고, 상기 가공물은 텅스텐, 알루미늄, 구리 등과 같은 금속층을 포함할 수 있다.
이어서, 제1 pH를 갖는 산성수용액 및 제1 pH 이하의 제2 pH를 갖는 음이온성 계면활성제를 포함하는 슬러리 조성물을 연마 패드 상에 제공한다(S20). 상기 연마 패드 표면과 가공물의 표면을 접촉시켜 상기 가공물 표면을 연마한다(S30). 이 경우, 연마 공정은 상기 연마 패드와 가공물이 회전하면서 진행된다. 상기 회전은 서로 동일한 방향인 것이 바람직하지만, 서로 반대방향이어도 무관하다. 상기 가공물 표면의 연마는 상기 절연막의 상면이 노출될 때까지 수행하는 것이 바람직하다.
상술한 바와 같이 금속층을 포함하는 상기 가공물은 가압된 상태로 상기 연마패드에 접촉된다. 이에 따라, 상기 가공물은 슬러리 조성물에 의해 화학적으로 연마되고, 상기 회전 및 가압에 의해 기계적으로 연마된다. 즉, 슬러리 조성물에 포함된 과산화화합물, 철을 포함하는 화합물 등과 같은 산화제는 텅스텐, 알루미늄, 구리 등과 같은 금속층을 산화시켜 금속산화물을 형성한다. 이와 같은 금속산화물 등은 슬러리 조성물에 포함된 실리카, 세리아, 티티니아, 알루미나 등과 같은 연마제에 의하여 기계적으로 연마된다.
본 발명에 따른 슬러리 조성물은 가공물에 포함된 금속의 종류에 따라 최적 pH가 달라질 수 있다. 바람직하게 본 발명에 따른 슬러리 조성물 및 음이온성 계면활성제의 최적 pH는 약 1 내지 6의 범위를 갖는다. 보다 구체적으로, 상기 가공물이 텅스텐을 포함하는 경우, 상기 산성수용액의 제1 pH는 약 1 내지 5의 범위를 가지며, 상기 음이온성 계면활성제의 제2 pH는 약 1 내지 4의 범위를 갖는 것이 바람직하다. 또한, 상기 금속층이 구리 또는 알루미늄 등을 포함하는 경우에는 상기 산성수용액의 제1 pH는 약 2 내지 6의 범위를 가지며, 상기 음이온성 계면활성제의 제2 pH는 약 2 내지 5의 범위를 갖는 것이 바람직하다. 이러한 pH 범위 내에서 효율적인 연마 공정이 수행될 수 있기 때문이다.
반도체 장치의 콘택 형성 방법
도 6 내지 도 9는 본 발명의 일 실시예에 따른 반도체 장치의 콘택 형성 방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 기판(100) 상에 콘택 영역(110)을 형성한다. 이어서, 도 7을 참조하면, 상기 콘택 영역(110) 및 상기 기판(100) 상에 절연막(120)을 형성한다. 상기 절연막(120)은 BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass), USG(undoped silicate glass), SOG(spin on glass), PE-TEOS(plasma enhanced-tetraethylorthosilicate), HDP-CVD(high density plasma-chemical vapor deposition) 등과 같은 산화물을 포함할 수 있다.
상기 절연막(120)을 부분적으로 제거하여 상기 절연막(120)을 관통하며, 상기 콘택 영역(110)의 일부 또는 전부를 노출시키는 콘택홀(125)을 형성한다. 구체적으로, 상기 절연막(120) 상에 포토레지스트 패턴(도시되지 않음)을 형성한 후, 상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 절연막(120)을 이방성 식각함으로써, 상기 콘택 영역(110)을 노출시키는 콘택홀(125)을 형성한다.
도 8을 참조하면, 상기 콘택홀(125)을 매립하며 상기 절연막(120) 상에 도전막(130)을 형성한다. 구체적으로, 상기 포토레지스트 패턴을 애싱 및 스트립 공정을 통하여 제거한 후, 상기 콘택홀(125)을 채우면서 상기 절연막(120) 상에 도전막(130)을 형성한다. 상기 도전막(130)은 불순물로 도핑된 폴리실리콘, 티타늄 질화물 등과 같은 금속 질화물, 또는 텅스텐, 알루미늄, 구리 등과 같은 금속을 포함할 수 있다. 본 발명에 따른 반도체 장치의 콘택 형성 방법에 있어서, 상기 도전막(130)은 텅스텐, 알루미늄, 구리 등과 같은 금속을 포함하는 것이 바람직하며, 보다 바람직하게는 텅스텐을 포함한다.
도 9를 참조하면, 제1 pH를 갖는 산성수용액 및 제1 pH이하의 제2 pH를 갖는 음이온성 계면활성제를 포함하는 슬러리 조성물을 사용하여 상기 도전막(130)을 화학 기계적으로 연마한다. 상기 도전막(130)이 텅스텐 등과 같은 금속막을 포함하고, 상기 절연막(120)이 실리콘 산화물 등과 같은 산화물을 포함하는 경우, 상기 산성 수용액은의 제1 pH는 약 1 내지 6의 범위를 갖고, 상기 음이온성 계면활성제의 제2 pH는 약 1 내지 5의 범위를 갖는 것이 바람직하다. 이 범위에서, 상기 절연막(120)은 양전하를 나타내며, 상기 도전막(130)은 음전하를 나타낸다. 따라서, 상기 음이온성 계면활성제는 정전기적 인력에 의해 양전하를 나타내는 절연막(120)의 표면에 강하게 흡착하고, 정전기적 척력에 의하여 음전하를 나타내는 도전막(130)의 표면에는 반발력이 작용하게 된다. 즉, 음이온성 계면활성제는 양전하를 나타내는 절연막(120)의 표면에 흡착하여 패시베이션 기능을 한다. 그 결과, 슬러리 내에서 양 전하를 나타내는 절연막(120)의 연마를 억제하고, 음전하를 나타내는 도전막(130)이 선택적으로 연마되도록 할 수 있다.
상기 도전막(130)의 연마는 상기 절연막(120)의 상면이 노출될 때까지 수행하며, 이에 따라 반도체 장치의 콘택(135)을 형성할 수 있다.
도 10 내지 도 15는 본 발명의 다른 실시예에 따른 반도체 장치의 콘택 형성 방법을 설명하기 위한 단면도들이다.
도 10을 참조하면, 우선, 셀로우 트렌치 소자 분리(shallow trench isolation; STI) 공정, 열산화(thermal oxidation) 공정 또는 실리콘 부분 산화법(local oxidation of silicon: LOCOS) 등과 같은 소자분리 공정을 이용하여 반도체 기판(200) 상에 산화물로 이루어진 소자 분리막(도시되지 않음)을 형성한다. 이에 따라 반도체 기판(200)에는 액티브 영역(도시되지 않음) 및 필드 영역(도시되지 않음)이 정의된다. 이어서, 상기 반도체 기판(200) 상에 게이트 산화막 패턴(204), 게이트 도전막 패턴(206) 및 게이트 마스크(208)를 포함하는 게이트 구조물(210)을 형성한다.
상기 게이트 구조물(210)을 덮으면서 반도체 기판(200) 상에 실리콘 질화물과 같은 질화물로 이루어진 질화막(도시되지 않음)을 형성한 후, 상기 질화막을 이방성 식각하여 각 게이트 구조물(210)들의 측벽에 게이트 스페이서(212)를 형성한다. 이에 따라, 반도체 기판(200) 상에는 각기 게이트 구조물(210) 및 게이트 스페이서(212)를 포함하는 워드 라인들(214)이 형성된다.
워드 라인(214)들을 마스크로 이용하여 워드 라인(214)들 사이로 노출되는 반도체 기판(200)에 이온 주입 공정으로 불순물을 주입한 다음, 열처리 공정을 수행함으로써 반도체 기판(200)에 소오스/드레인 영역들(202)을 형성한다. 이에 따라, 상기 하부구조물을 포함하는 기판(200)을 마련할 수 있다.
이어서, 상기 워드 라인(214)들을 덮으면서 반도체 기판(200) 상에 제1 절연막(216)을 형성한다. 상기 제1 절연막(216)은 BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass), USG(undoped silicate glass), SOG(spin on glass), PE-TEOS(plasma enhanced-tetraethylorthosilicate), HDP-CVD(high density plasma-chemical vapor deposition) 등과 같은 산화물을 포함할 수 있다.
화학 기계적 연마(chemical mechanical polishing: CMP) 공정, 에치 백(etch-back) 공정 또는 화학 기계적 연마와 에치 백을 조합한 공정을 이용하여 워 드 라인들(214)의 상면이 노출될 때까지 제1 절연막(216)의 상부를 식각함으로써 상기 제1 절연막(216)의 상면을 평탄화시킨다.
도 11을 참조하면, 상기 제1 절연막(216)을 부분적으로 제거하여 상기 소스/드레인 영역(202)의 소정부위를 노출시키는 제1 콘택홀(도시되지 않음)을 형성한다. 구체적으로, 평탄화된 상기 절연막(216) 상에 포토레지스트 패턴(도시되지 않음)을 형성한 후, 상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 제1 절연막(216)을 이방성 식각함으로써, 상기 소오스/드레인 영역(202)을 노출시키는 제1 콘택홀을 형성한다.
이어서, 상기 제1 콘택홀을 매립하며 상기 제1 절연막(216) 상에 제1 도전막(도시되지 않음)을 형성한다. 구체적으로, 상기 포토레지스트 패턴을 애싱 및 스트립 공정을 통하여 제거한 후, 상기 콘택홀을 채우면서 상기 제1 절연막(216) 상에 제1 도전막을 형성한다. 상기 제1 도전막은 불순물로 도핑된 폴리실리콘, 티타늄 질화물 등과 같은 금속 질화물, 또는 텅스텐, 알루미늄, 구리 등과 같은 금속을 포함할 수 있다. 본 발명에 따른 반도체 장치의 콘택 형성 방법에 있어서, 상기 제1 도전막은 텅스텐, 알루미늄, 구리 등과 같은 금속을 포함하는 것이 바람직하며, 보다 바람직하게는 텅스텐을 포함한다. 이어서, 제1 pH를 갖는 산성수용액 및 제1 pH이하의 제2 pH를 갖는 음이온성 계면활성제를 포함하는 슬러리 조성물을 사용하여 상기 제1 도전막을 화학 기계적으로 연마한다. 상기 연마 공정은 제1 절연막(216)의 상면이 노출될 때까지 수행하며, 이에 따라 콘택 패드(218)를 형성할 수 있다.
도 12를 참조하면, 상기 워드 라인(214), 콘택 패드(218) 및 제1 절연막(216) 상에 제2 절연막(220)을 형성한다. 상기 제2 절연막(220)은 상기 제1 절연막(216)과 다른 물질로 형성할 수 있으며, BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass), USG(undoped silicate glass), SOG(spin on glass), PE-TEOS(plasma enhanced-tetraethylorthosilicate), HDP-CVD(high density plasma-chemical vapor deposition) 등과 같은 산화물을 포함할 수 있다.
도 13을 참조하면, 상기 제2 절연막(220)을 부분적으로 제거하여 상기 콘택 패드(218)의 소정부위를 노출시키는 제2 콘택홀(222)을 형성한다. 구체적으로, 상기 제2 절연막(220) 상에 포토레지스트 패턴(도시되지 않음)을 형성한 후, 상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 제2 절연막(220)을 이방성 식각함으로써, 상기 콘택 패드(218)를 노출시키는 제2 콘택홀(222)을 형성한다.
도 14를 참조하면, 상기 제2 콘택홀(222)를 매립하며 상기 제2 절연막(220) 상에 제2 도전막(224)을 형성한다. 구체적으로, 상기 포토레지스트 패턴을 애싱 및 스트립 공정을 통하여 제거한 후, 상기 제2 콘택홀(222)을 채우면서 상기 제2 절연막(220) 상에 제2 도전막(224)을 형성한다. 상기 제2 도전막(224)은 제1 도전막과 다른 물질로 형성할 수 있으며, 불순물로 도핑된 폴리실리콘, 티타늄 질화물 등과 같은 금속 질화물, 또는 텅스텐, 알루미늄, 구리 등과 같은 금속을 포함할 수 있다. 본 발명에 따른 반도체 장치의 콘택 형성 방법에 있어서, 상기 제2 도전막(224)은 텅스텐, 알루미늄, 구리 등과 같은 금속을 포함하는 것이 바람직하며, 보다 바람직하게는 텅스텐을 포함한다.
도 15를 참조하면, 제1 pH를 갖는 산성수용액 및 제1 pH이하의 제2 pH를 갖는 음이온성 계면활성제를 포함하는 슬러리 조성물을 사용하여 상기 제2 도전막(224)을 화학 기계적으로 연마한다. 상기 제2 도전막(224)이 텅스텐 등과 같은 금속막을 포함하고, 상기 제2 절연막(220)이 실리콘 산화물 등과 같은 산화물을 포함하는 경우, 상기 산성 수용액의 제1 pH는 약 1 내지 6의 범위를 갖고, 상기 음이온성 계면활성제의 제2 pH는 약 1 내지 5의 범위를 갖는 것이 바람직하다. 이 범위에서, 상기 제2 절연막(220)은 양전하를 나타내며, 상기 제2 도전막(224)은 음전하를 나타낸다. 따라서, 상기 음이온성 계면활성제는 정전기적 인력에 의해 양전하를 나타내는 제2 절연막(220)의 표면에 강하게 흡착하고, 정전기적 척력에 의하여 음전하를 나타내는 제2 도전막(224)의 표면에는 반발력이 작용하게 된다. 즉, 음이온성 계면활성제를 슬러리 내에서 양전하를 나타내는 제2 절연막(220)의 표면에 흡착하여 패시베이션 기능을 한다. 그 결과, 슬러리 내에서 양 전하를 나타내는 제2 절연막(220)의 연마를 억제하고, 음전하를 나타내는 제2 도전막(224)이 선택적으로 연마되도록 할 수 있다.
상기 제2 도전막(224)의 연마는 상기 제2 절연막(220)의 상면이 노출될 때까지 수행하며, 이에 따라 반도체 장치의 콘택(226)을 형성할 수 있다.
이하, 본 발명의 슬러리 조성물을 실시예 및 비교예를 통하여 더욱 상세하게 설명한다.
슬러리 조성물의 제조
<실시예 1>
통상적인 슬러리 조성물 SSW2000(Microelectronics社, 미국) 500중량부, 과산화수소 66중량부, 하기식 1로 표시되는 폴리옥시알킬렌 알킬 아릴 포스페이트 화합물 0.1중량부 및 탈이온수 500중량부를 혼합하여 슬러리 조성물을 제조하였다. 상기 SSW2000 슬러리 조성물은 연마입자로서 실리카 및 산화제로서 페리시안화 화합물을 포함하였다.
[화학식 1]
Figure 112004062651019-PAT00002
<실시예 2 내지 7>
음이온성 계면활성제의 함량을 제외하고는 상기 실시예 1과 동일한 방법으로 슬러리 조성물을 제조하였다. 각 실시예에 따른 음이온성 계면활성제의 함량(중량부)은 하기 표 1에 나타낸다.
SSW2000 과산화수소 탈이온수 폴리옥시알킬렌 에틸 아릴 포스페이트
실시예 1 500 66 500 0.1
실시예 2 500 66 500 0.2
실시예 3 500 66 500 0.5
실시예 4 500 66 500 1.0
실시예 5 500 66 500 1.5
실시예 6 500 66 500 2.0
실시예 7 500 66 500 5.0
비교예 500 66 500 0
(단위: 중량부)
<비교예>
통상적인 슬러리 조성물로서 SSW2000 슬러리 조성물을 마련하였다.
실험예 1 - 텅스텐막에 대한 연마 속도 평가 실험
상기 실시예 1 내지 7, 및 비교예에서 제조된 슬러리 조성물들에 대하여 텅스텐 막에 대한 연마 속도를 평가하였다. 이에 따른 결과를 하기 표 2에 나타낸다. 텅스텐 막에 대한 연마속도를 평가하기 위하여 텅스텐 막을 포함하는 블랭킷 웨이퍼(blanket wafer)를 사용하였다. 상기 블랭킷 웨이퍼는 우선 실리콘 기판 상에 1000Å의 두께를 갖는 실리콘 산화막을 형성한 후, 250Å의 두께를 갖는 티타늄/티타늄 질화막을 형성하였다. 이어서, 6,000Å의 두께를 갖는 텅스텐 막을 형성하여 상기 블랭킷 웨이퍼를 마련하였다.
각각의 비교예 및 실시예들에 따라 제조된 슬러리 조성물을 사용하여 상기 블랭킷 웨이퍼에 연마 공정을 수행하면서 연마속도를 측정하였다. 이 경우, 슬러리 조성물의 유량은 200mL/min이었으며, 연마 패드의 회전속도는 80rpm, 기판의 회전속도는 45rpm이었고, 기판에 가해지는 압력은 216HP 이었다.
연마속도 (단위시간: 60sec)
실시예 1 2499
실시예 2 2289
실시예 3 2043
실시예 4 1834
실시예 5 1640
실시예 6 1488
실시예 7 173
비교예 2680
(단위: Å)
표 2를 참조하면, 음이온성 계면활성제의 함량이 증가할수록, 텅스텐막의 연마 속도가 감소하는 것을 확인할 수 있다. 이는 상기 슬러리 조성물에 포함된 음이온성 계면활성제가 슬러리 조성물에 포함된 실리카 연마제를 패시베이션시키는 경향이 증가되어 텅스텐 막의 연마 속도가 감소하기 때문이다. 따라서, 음이온성 계면활성제의 함량이 지나치게 증가하면, 연마 효율이 떨어져 바람직하지 않으므로, 슬러리 조성물 1000중량부를 기준으로 약 10중량부 이하의 음이온성 계면활성제를 포함하는 것이 바람직함을 확인할 수 있다.
실험예 2 - 텅스텐막 및 산화막에 대한 연마 선택비 평가 실험
상기 실시예 3 및 비교예에 의하여 제조된 슬러리 조성물을 사용하여 텅스텐막 및 산화막에 대한 연마 선택비를 평가하였다.
텅스텐막 및 산화막에 대한 연마 선택비를 평가하기 위하여 텅스텐막을 포함하는 블랭킷 웨이퍼 및 산화막을 포함하는 블랭킷 웨이퍼를 각각 사용하였다. 상기 텅스텐 막을 포함하는 블랭킷 웨이퍼는 우선, 실리콘 기판 상에 6,000Å의 두께를 갖는 텅스텐막을 형성하여 준비하였으며, 상기 산화막을 포함하는 블랭킷 웨이퍼는 실리콘 기판 상에 1,000Å의 두께를 갖는 산화막을 형성하여 준비하였다.
각각의 비교예 및 실시예들에 따라 제조된 슬러리 조성물을 사용하여 상기 블랭킷 웨이퍼를 60초간 연마하였다. 이 경우, 슬러리 조성물의 유량은 200mL/min이었으며, 연마 패드의 회전속도는 80rpm, 기판의 회전속도는 45rpm이었고, 기판에 가해지는 압력은 216HP 이었다. 상기 연마 공정 공정 전의 산화막 및 텅스텐 막의 두께와 연마 공정 후의 산화막 및 텅스텐 막의 두께를 각각 측정하여, 단위시간 당 연마된 산화막 및 텅스텐 막의 두께를 알 수 있었으며, 이로부터 슬러리 조성물의 텅스텐 막 및 산화막에 대한 연마 선택비를 알 수 있었다. 이에 따른 결과를 하기 표 3에 나타낸다.
연마된 산화막 두께 (단위: Å) 연마된 텅스텐막 두께 (단위: Å) 연마선택비 (산화막:텅스텐막)
실시예 3 29 2688 1:87
비교예 16 2140 1:134
표 3을 참조하면, 음이온성 계면활성제를 첨가한 경우, 산화막 및 텅스텐막의 연마량이 전체적으로 감소한 것을 확인할 수 있다. 그러나, 음이온성 계면활성제가 정전기적 인력에 의하여 텅스텐막보다 산화막에 용이하게 흡착하므로, 상기 음이온성 계면활성제는 텅스텐에 비하여 산화막을 패시베이션하는 경향이 강하다. 따라서, 상기 음이온성 계면활성제를 사용하는 경우, 텅스텐의 연마량도 감소하지만, 산화막의 연마 감소율이 더 크므로, 전체적으로 텅스텐 막에 대한 산화막의 선택비는 증가하게 된다. 따라서, 본 발명의 슬러리 조성물을 사용하는 경우, 산화막 의 손상을 최소화하면서 텅스텐을 연마할 수 있음을 알 수 있다.
실험예 3 - 반도체 장치의 비트라인 두께 평가 실험
상기 실시예 3 및 비교예에서 제조된 슬러리 조성물를 사용하여 반도체 장치의 비트라인을 형성한 후, 웨이퍼 각 부분의 비트라인 두께를 평가하였다. 상기 반도체 장치의 비트라인 패턴의 폭은 0.73㎛이었으며, 비트라인 패턴들 사이의 간격은 0.73㎛이었다. 웨이퍼 각 부분에 있어서 비트라인 패턴이 균일한 두께를 갖는지 여부를 확인하기 위하여, 웨이퍼의 플랫존을 기준으로 중앙(center), 상부(top), 하부(bottom), 좌부(left), 우부(right)에 위치하는 각각의 셀(cell)에 포함된 비트라인 두께를 측정하였다. 또한, 각 셀에 있어서, 셀의 중앙 부분에 위치한 비트라인 패턴의 두께 및 셀의 에지 부분에 위치한 비트라인 패턴의 두께를 각각 측정하였다. 비트라인 패턴의 두께를 측정하는 경우, 비트라인 패턴 중앙 부분의 두께와 비트라인 패턴의 에지 부분의 두께를 각각 측정하여, 이로부터 디싱의 정도 또한 측정할 수 있었다. 이에 대한 결과를 도 16 및 표 4에 나타낸다.
도 16은 실시예 2, 실시예 3, 실시예 6 및 비교에에 따라 제조된 슬러리 조성물을 사용하여 비트라인 패턴을 형성한 후, 상기 웨이퍼 각 부분의 비트라인 두께를 나타내는 그래프이다.
도 16을 참조하면, 비교에에 따라 제조된 슬러리 조성물을 사용하여 비트라인 패턴을 형성한 경우, 셀의 중앙 부분의 비트라인의 두께가 셀의 에지부분의 비트라인 두께보다 현저히 얇은 것을 확인할 수 있다. 그러나 실시예 2, 실시예 3 및 실시예 6에 따라 제조된 슬러리 조성물을 사용하여 비트라인 패턴을 형성한 경우, 비교예에 따라 제조된 슬러리 조성물에 비하여 셀 에지부분의 비트라인 및 셀의 중앙 부분의 비트라인 두께의 차가 현저히 줄어든 것을 확인할 수 있다. 또한, 이 경우, 슬러리 조성물에 포함된 음이온성 계면활성제의 양이 증가할수록, 셀의 에지부분의 비트라인 및 셀의 중앙 부분의 비트라인의 두께 차가 점점 감소하는 것 또한 알 수 있다.
측정 부위 T (top) C (center) B (bottom) L (left) R (right)
실시예 2 셀 중앙(패턴 에지) 1195 1183 1278 1374 1159
셀 중앙(패턴 중앙) 956 932 1027 1135 969
디싱(셀 중앙) 239 251 251 239 190
셀 에지(패턴 에지) 1422 1398 1458 1601 1338
셀 에지(패턴 중앙) 1148 1112 1207 1339 1099
디싱(셀 에지) 274 286 251 262 239
실시예 3 셀 중앙(패턴 에지) 1123 1274 1286 1193 1309
셀 중앙(패턴 중앙) 938 1032 1112 1090 1077
디싱(셀 중앙) 185 242 174 103 232
셀 에지(패턴 에지) 1378 1402 1436 1380 1480
셀 에지(패턴 중앙) 1146 1170 1228 1158 1240
디싱(셀 에지) 232 232 208 222 240
실시예 6 셀 중앙(패턴 에지) 1482 1589 1482 1494 1470
셀 중앙(패턴 중앙) 1112 1231 1148 1148 1100
디싱(셀 중앙) 370 358 334 346 370
셀 에지(패턴 에지) 1589 1721 1637 1685 1589
셀 에지(패턴 중앙) 1174 1291 1231 1285 1195
디싱(셀 에지) 415 430 406 400 394
상기 표 4를 참조하면, 음이온성 계면활성제의 함유량이 증가할수록 비트라인 패턴에 발생한 디싱이 점차 심화되는 것을 확인할 수 있다. 상기 비트라인 패턴에 발생한 디싱 효과는 패턴의 에지부분의 두께 및 패턴의 중앙 부분의 두께의 차이를 통하여 알 수 있다.
결과적으로 상기 도 12 및 표 4를 참조하면, 본 발명에 따른 슬러리 조성물을 사용하는 경우 금속 패턴이 밀집된 셀의 중앙 부분이 셀의 에지부분보다 과식각 되는 현상을 최소화할 수 있다. 그러나 상기 슬러리 조성물이 슬러리 조성물 1000중량부에 대하여 상기 음이온성 계면활성제를 10중량부 이상 포함하는 경우, 비트라인 패턴에 발생하는 디싱 효과가 심화되어 바람직하지 않음을 알 수 있다.
본 발명의 슬러리 조성물을 사용하여 반도체 기판 상에 형성된 금속막을 연마한다. 이에 따라, 금속막의 부식을 억제할 수 있으며, 금속 패턴의 밀집 정도에 따라 발생할 수 있는 금속막의 불균일한 연마 및 절연막의 손상을 최소화하여 균일한 높이를 갖는 콘택들을 형성할 수 있다. 결과적으로, 반도체 장치의 불량을 방지함과 동시에 반도체 기판의 연마 효율이 향상되어 반도체 제조 공정의 생산성을 향상시킬 수 있게 된다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (35)

  1. 제1 pH를 갖는 산성수용액, 및 제1 pH 이하의 제2 pH를 갖는 음이온성 계면활성제를 포함하는 슬러리 조성물.
  2. 제1항에 있어서, 상기 음이온성 계면활성제는 포스포릭산(phosphoric acid) 화합물, 포스페이트(phosphate) 화합물, 술폰산 화합물(sulfonic acid), 술포네이트(sulfonate) 화합물, 카르복실산 화합물(carboxylic acid), 카르복실레이트(carboxylate) 화합물, 아크릴산(acrylic acid) 화합물 및 아크릴레이트(acrylate) 화합물로 구성된 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 슬러리 조성물.
  3. 제2항에 있어서, 상기 음이온성 계면활성제는 포스페이트 화합물인 것을 특징으로 하는 슬러리 조성물.
  4. 제3항에 있어서, 상기 포스페이트 화합물은 폴리옥시알킬렌 알킬 아릴 포스페이트(polyoxyalkylene alkyl aryl phosphate) 화합물인 것을 특징으로 하는 슬러리 조성물.
  5. 제1항에 있어서, 상기 음이온성 계면활성제는 옥시알킬렌체인(oxyalkylene chain)을 포함하는 것을 특징으로 하는 슬러리 조성물.
  6. 제5항에 있어서, 상기 옥시알킬렌체인은 옥시메틸렌체인(oxymethylene chain), 옥시에틸렌체인(oxyethylene chain), 옥시프로필렌체인(oxypropylene chain) 및 옥시부틸렌체인(oxybutylene chain)으로 구성된 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 슬러리 조성물.
  7. 제5항에 있어서, 상기 옥시알킬렌 체인은 20 내지 60의 옥시알킬렌반복단위를 포함하는 것을 특징으로 하는 슬러리 조성물.
  8. 제1항에 있어서, 상기 음이온성 계면활성제는 탄소수 1 내지 40의 알킬 체인을 포함하는 것을 특징으로 하는 슬러리 조성물.
  9. 제8항에 있어서, 상기 음이온성 계면활성제는 탄소수 1 내지 20의 알킬체인을 포함하는 것을 특징으로 하는 슬러리 조성물.
  10. 제1항에 있어서, 상기 제1 pH는 1 내지 6 인 것을 특징으로 하는 슬러리 조성물.
  11. 제1항에 있어서, 상기 제2 pH는 1 내지 5 인 것을 특징으로 하는 슬러리 조 성물.
  12. 제1항에 있어서, 상기 산성수용액은 연마제, 산화제 및 순수를 포함하는 것을 특징으로 하는 슬러리 조성물.
  13. 제12항에 있어서, 상기 산화제는 과산화화합물, 철을 포함하는 화합물(ferric compound) 또는 이들의 혼합물인 것을 특징으로 하는 슬러리 조성물.
  14. 제13항에 있어서, 상기 과산화화합물은 과산화수소(hydrogen peroxide), 과산화벤조일(benzoyl peroxide), 과산화칼슘(calcium peroxide), 과산화바륨(barium peroxide), 및 과산화나트륨(sodium peroxide)으로 구성된 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 슬러리 조성물.
  15. 제13항에 있어서, 상기 철을 포함하는 화합물은 질산제2철(ferric nitrate), 페리시안화칼륨(potassium ferricyanide), 인산제2철(ferric phosphate) 및 황산제2철(ferric sulfate)로 구성된 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 슬러리 조성물.
  16. 제12항에 있어서, 상기 연마제는 실리카(silica), 알루미나(alumina), 세리아(ceria), 지르코니아(zirconia) 및 티타니아(titania)로 구성된 군으로부터 선택 된 적어도 하나를 포함하는 것을 특징으로 하는 슬러리 조성물.
  17. 제1항에 있어서, pH 조절제를 더 포함하는 슬러리 조성물.
  18. 제17항에 있어서, 상기 pH 조절제는 포타슘 하이드록사이드(potassium hydroxide), 암모늄 하이드록사이드(ammonium hydroxide), 소듐 하이드록사이드(sodium hydroxide), 테트라메틸암모늄하이드록사이드(tetra-methyl ammonium hydroxide) 및 콜린(choline)으로 이루어진 군으로부터 선택된 적어도 하나의 염기 또는 황산, 염산, 인산, 질산 및 아세트산으로 이루어진 군으로부터 선택된 적어도 하나의 산인 것을 특징으로 하는 슬러리 조성물.
  19. 제1항에 있어서, 상기 슬러리 조성물 1000 중량부에 대하여, 0.001 내지 10중량부의 음이온성 계면활성제를 포함하는 슬러리 조성물.
  20. 제19항에 있어서, 상기 슬러리 조성물 1000 중량부에 대하여, 0.01 내지 5중량부의 음이온성 계면활성제를 포함하는 슬러리 조성물.
  21. 연마제, 산화제 및 순수를 포함하고 제1 pH를 갖는 산성수용액; 및
    상기 제1 pH이하의 제2 pH를 갖는 음이온성 계면활성제를 포함하는 슬러리 조성물.
  22. 제21항에 있어서, pH 조절제를 더 포함하는 슬러리 조성물.
  23. 가공물을 마련하는 단계;
    제1 pH를 갖는 산성수용액 및 제1 pH이하의 제2 pH를 갖는 음이온성 계면활성제를 포함하는 슬러리 조성물을 연마 패드 상에 제공하는 단계; 및
    상기 연마 패드 표면과 가공물 표면을 접촉시켜 상기 가공물 표면을 연마하는 단계를 포함하는 것을 특징으로 하는 연마 방법.
  24. 제23항에 있어서, 상기 가공물은 마련하는 단계는
    기판 상에 개구부를 포함하는 절연막을 형성하는 단계; 및
    상기 개구부를 매립하며, 상기 절연막 상에 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 연마방법.
  25. 제24항에 있어서, 상기 가공물 표면의 연마는 상기 절연막의 상면이 노출될때까지 수행하는 것을 특징으로 하는 연마방법.
  26. 제24항에 있어서, 상기 절연막은 산화물을 포함하는 것을 특징으로 하는 연마방법.
  27. 제24항에 있어서, 상기 금속막은 텅스텐을 포함하는 것을 특징으로 하는 연마방법.
  28. 제27항에 있어서, 상기 제1 pH는 1 내지 5인 것을 특징으로 하는 연마방법.
  29. 제27항에 있어서, 상기 제2 pH는 1 내지 4인 것을 특징으로 하는 연마방법.
  30. 제24항에 있어서, 상기 금속막은 알루미늄 또는 구리를 포함하는 것을 특징으로 하는 연마방법.
  31. 제30항에 있어서, 상기 제1 pH는 2 내지 6인 것을 특징으로 하는 연마방법.
  32. 제30항에 있어서, 상기 제2 pH는 2 내지 5인 것을 특징으로 하는 연마방법.
  33. 하부구조물을 포함하는 기판 상에 절연막을 형성하는 단계;
    상기 절연막을 부분적으로 제거하여 상기 하부구조물의 소정부위를 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 매립하며 상기 절연막 상에 도전막을 형성하는 단계; 및
    제1 pH를 갖는 산성수용액 및 제1 pH이하의 제2 pH를 갖는 음이온성 계면활성제를 포함하는 슬러리 조성물을 사용하여 상기 절연막의 상면이 노출될 때까지 상기 도전막을 화학 기계적으로 연마하는 단계를 포함하는 반도체 장치의 콘택 형성 방법.
  34. 제33항에 있어서, 상기 절연막은 산화물을 포함하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
  35. 제33항에 있어서, 상기 도전막은 텅스텐, 알루미늄 및 구리로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
KR1020040116171A 2004-12-30 2004-12-30 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체장치의 콘택 형성방법 KR20060077353A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040116171A KR20060077353A (ko) 2004-12-30 2004-12-30 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체장치의 콘택 형성방법
US11/323,356 US20060189152A1 (en) 2004-12-30 2005-12-29 Slurry composition, method of polishing an object and method of forming a contact in a semiconductor device using the slurry composition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116171A KR20060077353A (ko) 2004-12-30 2004-12-30 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체장치의 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20060077353A true KR20060077353A (ko) 2006-07-05

Family

ID=36913327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116171A KR20060077353A (ko) 2004-12-30 2004-12-30 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체장치의 콘택 형성방법

Country Status (2)

Country Link
US (1) US20060189152A1 (ko)
KR (1) KR20060077353A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693789B1 (ko) * 2005-10-18 2007-03-12 주식회사 하이닉스반도체 반도체 소자의 제조방법
WO2007103578A1 (en) * 2006-03-09 2007-09-13 Cabot Microelectronics Corporation Method of polishing a tungsten carbide surface
US20190211228A1 (en) * 2018-01-09 2019-07-11 Cabot Microelectronics Corporation Tungsten bulk polishing method with improved topography

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
US5340370A (en) * 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
US5527423A (en) * 1994-10-06 1996-06-18 Cabot Corporation Chemical mechanical polishing slurry for metal layers
US5958288A (en) * 1996-11-26 1999-09-28 Cabot Corporation Composition and slurry useful for metal CMP
US5897375A (en) * 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
KR100581649B1 (ko) * 1998-06-10 2006-05-23 롬 앤드 하스 일렉트로닉 머티리얼스 씨엠피 홀딩스, 인코포레이티드 금속 ｃｍｐ에서 광택화를 위한 조성물 및 방법
US6489240B1 (en) * 2001-05-31 2002-12-03 Advanced Micro Devices, Inc. Method for forming copper interconnects
US20030162398A1 (en) * 2002-02-11 2003-08-28 Small Robert J. Catalytic composition for chemical-mechanical polishing, method of using same, and substrate treated with same
US7300602B2 (en) * 2003-01-23 2007-11-27 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Selective barrier metal polishing solution
TWI291987B (en) * 2003-07-04 2008-01-01 Jsr Corp Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method
US7037350B2 (en) * 2003-07-14 2006-05-02 Da Nanomaterials L.L.C. Composition for chemical-mechanical polishing and method of using same
JP2005244123A (ja) * 2004-02-27 2005-09-08 Fujimi Inc 研磨用組成物
US7988878B2 (en) * 2004-09-29 2011-08-02 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Selective barrier slurry for chemical mechanical polishing
US7311856B2 (en) * 2005-03-30 2007-12-25 Cabot Microelectronics Corporation Polymeric inhibitors for enhanced planarization

Also Published As

Publication number Publication date
US20060189152A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
KR100378180B1 (ko) 화학기계적 연마 공정용 슬러리 및 이를 이용한 반도체소자의 제조방법
JP6030703B2 (ja) 誘電性ＣＭＰスラリーにおけるＣｓＯＨの使用
KR100442873B1 (ko) 화학적 기계적 폴리싱 슬러리 및 이를 사용한 화학적기계적 폴리싱 방법
KR100611064B1 (ko) 화학 기계적 연마 공정용 슬러리 조성물, 상기 슬러리조성물을 이용한 화학 기계적 연마 방법 및 상기 방법을이용한 게이트 패턴의 형성 방법
KR101396853B1 (ko) 실리콘 질화물 연마용 슬러리 조성물, 이를 이용한 실리콘질화막의 연마 방법 및 반도체 장치의 제조 방법
KR100640600B1 (ko) 슬러리 조성물 및 이를 이용한 화학기계적연마공정를포함하는 반도체 소자의 제조방법
KR100829594B1 (ko) 화학 기계적 연마용 슬러리 조성물 및 이를 이용한 반도체메모리 소자의 제조 방법
KR101335946B1 (ko) 텅스텐 연마용 ｃｍｐ 슬러리 조성물
US7271088B2 (en) Slurry composition with high planarity and CMP process of dielectric film using the same
WO1999046081A1 (en) Multi-step chemical mechanical polishing process and device
KR100750191B1 (ko) 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법
KR100570060B1 (ko) 반도체소자의 랜딩플러그콘택 형성 방법
KR20070115438A (ko) 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리장치의 제조 방법
WO2000002235A1 (en) Method of planarizing integrated circuits
JP2005203394A (ja) 半導体装置の製造方法
US20060189152A1 (en) Slurry composition, method of polishing an object and method of forming a contact in a semiconductor device using the slurry composition
US20060143993A1 (en) Slurry compositions for use in chemical mechanical polishing and method of manufacturing semiconductor device using the same
US6458016B2 (en) Polishing fluid, polishing method, semiconductor device and semiconductor device fabrication method
KR20060099313A (ko) 산화막 연마억제제를 함유하는 화학 기계 연마 슬러리
KR100487917B1 (ko) 반도체소자의 화학적 기계적 연마방법
JP2953566B2 (ja) ウェハ研磨剤およびこれを用いた半導体装置の製造方法
KR100861372B1 (ko) 반도체소자의 폴리사이드 게이트 형성방법
KR20070000711A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application