KR100861372B1 - 반도체소자의 폴리사이드 게이트 형성방법 - Google Patents
반도체소자의 폴리사이드 게이트 형성방법 Download PDFInfo
- Publication number
- KR100861372B1 KR100861372B1 KR1020070062958A KR20070062958A KR100861372B1 KR 100861372 B1 KR100861372 B1 KR 100861372B1 KR 1020070062958 A KR1020070062958 A KR 1020070062958A KR 20070062958 A KR20070062958 A KR 20070062958A KR 100861372 B1 KR100861372 B1 KR 100861372B1
- Authority
- KR
- South Korea
- Prior art keywords
- cobalt silicide
- gate
- forming
- semiconductor device
- hard mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000010941 cobalt Substances 0.000 claims abstract description 55
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 55
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 55
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 55
- 238000004140 cleaning Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 claims description 6
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 125000001153 fluoro group Chemical group F* 0.000 claims description 3
- 239000010408 film Substances 0.000 description 25
- 239000010410 layer Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 230000005661 hydrophobic surface Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 반도체소자의 폴리사이드 구조의 게이트 형성방법은, 반도체기판 상에 게이트절연막을 형성하는 단계와, 게이트절연막 상에 폴리실리콘막 및 코발트실리사이드를 차례로 형성하는 단계와, 코발트실리사이드의 표면을 세정하여 산화처리하는 단계와, 코발트실리사이드 상에 게이트 패터닝을 위한 하드마스크를 형성하는 단계와, 하드마스크를 식각 마스크로 사용하여 코발트실리사이드 및 폴리실리콘막을 식각하는 단계, 및 게이트절연막을 식각하여 게이트 스택을 형성하는 단계를 포함한다.
폴리사이드 게이트, 코발트실리사이드, 갭-필, 하드마스크
Description
도 1 내지 도 4는 본 발명에 따른 반도체소자의 게이트 형성방법을 설명하기 위하여 도시한 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 코발트 실리사이드(CoSi2) 게이트를 구비하는 반도체소자의 게이트 형성방법에 관한 것이다.
반도체소자의 고집적화에 따른 디자인 룰(design rule)의 감소로 게이트 스택 뿐만 아니라 컨택저항의 증가로 소자의 동작속도가 저하되는 문제가 최근 중요시되고 있다. 최근에는, 비저항이 비교적 낮은 코발트 실리사이드(CoSi2)를 소자 형성물질로 적용하려는 시도가 다양하게 이루어지고 있다.
그러나, 반도체 소자의 제조공정의 하나인 게이트 패터닝 공정에서 게이트전극을 형성하기 위한 물질로 코발트 실리사이드(CoSi2)를 사용할 경우 상부의 하드마스크 질화막과 코발트 실리사이드(CoSi2) 사이의 계면이 열화되어 후속되는 열공정 에서 하드마스크가 떨어져나가는 리프팅(lifting)이 발생할 가능성이 커진다. 이러한 리프팅은 코발트 실리사이드(CoSi2) 형성 후 하드마스크 질화막 증착까지의 시간지연에 따라 연동하여 증가하는 경향이 있다. 그 원인은, 코발트 실리사이드(CoSi2)의 표면이 제조공정의 공조 상에 노출될 때 표면 반응을 통해 불안정한 산화막이 형성되어 발생한다고 알려져 있다. 따라서, 하드마스크 리프팅에 의해 하부의 코발트 실리사이드(CoSi2)가 노출되고, 게이트 패터닝 공정에서 게이트 도전층인 코발트 실리사이드(CoSi2)를 보호할 하드마스크가 소실됨으로써, 후속 워드라인 사이를 층간절연막으로 매립하는 과정에서 하부의 노출된 코발트 실리사이드(CoSi2)층에 대해 열적 스트레스가 인가되고, 또한 연이는 랜딩 플러그 컨택을 형성하기 위한 식각공정이나 화학기계적연마(CMP) 공정에서도 게이트 스택에 직접적, 물리적 침식이 가해져 소자의 불량(fail)으로까지 연결되는 심각한 문제가 일어나기도 한다.
본 발명이 이루고자 하는 기술적 과제는 코발트 실리사이드(CoSi2)층 형성 후 코발트실리사이드의 표면을 세정하여 산화처리함으로써 코발트 실리사이드(CoSi2)와 하드마스크 사이의 리프팅 현상에 의한 게이트 스택의 손상을 최소화하여 소자의 열화를 방지할 수 있는 반도체소자의 게이트 형성방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체소자의 게이트 형성방법은, 반도체기판 상에 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 폴리실리콘막 및 코발트실리사이드를 차례로 형성하는 단계와, 상기 코발트실리사이드의 표면을 세정하여 산화처리하는 단계와, 상기 코발트실리사이드 상에 게이트 패터닝을 위한 하드마스크를 형성하는 단계와, 상기 하드마스크를 식각 마스크로 사용하여 상기 코발트실리사이드 및 폴리실리콘막을 식각하는 단계와, 상기 게이트절연막을 식각하여 게이트 스택을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 폴리실리콘막을 500Å ∼ 1,000Å의 두께로, 상기 코발트실리사이드를 500Å ∼ 2,000Å의 두께로 형성할 수 있다.
상기 코발트실리사이드의 표면을 세정하는 단계에서, 상기 코발트실리사이드의 표면에 1Å ∼ 5Å의 산화막이 형성되도록 할 수 있다.
상기 코발트실리사이드의 표면을 세정하는 단계에서, 저 선택비 세정(low selectivity cleaning) 방법으로 세정할 수 있다.
상기 코발트실리사이드의 표면을 세정하는 단계에서, 불산(HF), 플루오르기(F-), HF2- 및 이소프로필알콜(IPA)이 포함된 케미컬을 사용할 수 있다.
상기 케미컬에서 이소프로필알콜(IPA)의 함량이 80％ ∼ 95％인 것이 바람직하다.
상기 코발트실리사이드의 표면을 세정하는 단계에서, HF, F-, HF2- 및 글리 콜(glycol)을 포함하는 케미컬을 사용할 수 있다.
상기 케미컬에서 글리콜의 함량이 80％ ∼ 95％인 것이 바람직하다.
상기 하드마스크는 질화막으로 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
도 1 내지 도 4는 본 발명에 따른 반도체소자의 게이트 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 1을 참조하면, 반도체기판(100) 상에 예를 들어 산화막을 형성하여 게이트절연막(102)을 형성한다. 도시되지 않았지만, 상기 반도체기판(100)에는 소자가 형성될 활성영역과 비활성영역을 한정하는 소자분리막(도시되지 않음)이 예를 들어 쉘로우 트렌치 분리(STI)와 같은 통상의 소자분리방법으로 형성되어 있다. 다음에, 상기 게이트절연막(102) 상에, 예를 들어 폴리실리콘막(104)과 코발트실리사이드(CoSi2)(106)를 차례로 증착하여 게이트 스택을 형성하기 위한 도전층을 형성한다. 상기 폴리실리콘막(104)은 예를 들어 500Å ∼ 1,000Å 정도의 두께로, 상기 코발트실리사이드(CoSi2)(106)는 500Å ∼ 2,000Å 정도의 두께로 각각 형성한다.
도 2를 참조하면, 상기 코발트실리사이드(CoSi2)(106)에 대해 소정의 세정공정을 실시하여 코발트실리사이드(CoSi2)(106)의 표면을 산화처리한다. 언급한 바와 같이, 코발트실리사이드(CoSi2)는 박막이 형성된 상태에서 반도체 제조과정 중에 대기에 노출될 수 있는데, 대기에 노출될 경우 코발트실리사이드(CoSi2)의 표면은 소수성(hydrophobic surface)을 띠게 된다. 이러한 코발트실리사이드(CoSi2)(106)의 표면에 질화막 계열의 하드마스크를 형성할 경우 후속 열공정 과정 중에 하드마스크가 떨어져 나가는 리프팅(lifting)이 발생하게 된다. 따라서, 코발트실리사이드(CoSi2)(106) 박막 형성 후 소수성 표면이 생성되는 것을 억제하는 것이 중요하다. 이를 위하여 코발트실리사이드(CoSi2)(106)의 표면을 산화처리하는 공정을 실시하는데, 예를 들어 저선택비 세정(low selectivity cleaning)을 실시한다. 상기 저선택비 세정 공정시 사용되는 케미컬(chemical)의 주요 성분은 불산(HF), 플루오르기(F-), HF2- 또는 이소프로필알콜(IPA) 등이며, 이때 IPA의 함량이 80％ 이상인 것이 바람직하다. 또는, HF, F-, HF2- 및 글리콜(glycol)을 포함하며 이때 글리콜의 함량이 80％ 이상인 것이 바람직하다. 그리고, 저선택비 세정 공정시 사용되는 케미컬 내 수분의 함량은 10％ 이내로 하고, 세정 시간은 통상 10분 이내로 하는 것이 바람직하다. 이렇게 하여 코발트실리사이드(CoSi2)(106)의 표면에는 5Å 이하의 두께의 균일한 산화막(108)이 형성된다.
도 3을 참조하면, 표면이 산화처리된 상기 코발트실리사이드(CoSi2)(106) 상에 질화막을 소정 두께 증착하여 하드마스크(110)를 형성한다. 하드마스크(110)는 후속 게이트 패터닝을 위한 건식식각 공정시 게이트 스택을 보호하는 역할을 한다. 상기 코발트실리사이드(CoSi2)(106)의 표면은 저선택비 세정 공정을 통해 얇은 산화막(108)이 형성되어 있기 때문에, 하드마스크(110)가 떨어져 나가는 리프팅 현상이 일어나지 않는다. 다음에, 상기 하드마스크(110) 상에 게이트 패터닝을 위한 포토레지스트 패턴(도시되지 않음)형성한 후 포토레지스트 패턴을 식각 마스크로 사용하여 하드마스크(110)를 패터닝한다. 포토레지스트 패턴을 제거한 다음, 상기 하드마스크(110)를 식각 마스크로 사용하여 코발트실리사이드(CoSi2)(106)와 폴리실리콘막(104)을 차례로 건식식각하고, 이어서 게이트 절연막(102)을 식각하여 게이트스택을 형성한다.
도 4를 참조하면, 게이트 스택이 형성된 결과물 상에 , 예를 들어 BPSG(Boron Phosphorous Silicate Glass)를 일정 두께 증착하여 층간절연막(112)을 형성한다. 상기 층간절연막(112)은 게이트 스택 사이를 분리시키기 위한 것이므로, 상기 게이트 스택을 충분히 덮을 수 있을 정도의 두께로 형성할 수 있다. 상기 BPSG막에서 보론(B) 및 포스포러스(Phosphorous)가 0 ∼ 35mol％ 정도 함유되도록 한다.
BPSG를 사용하여 층간절연막(112)을 형성하기 위해서는, 먼저 게이트 스택이 형성된 반도체기판 상에 BPSG를 일정 두께 도포한 다음에, 소정의 온도에서 열처리하여 도포된 BPSG막이 플로우되게 하여 게이트 스택 사이를 갭-필하게 된다. 이후, 층간절연막에 대해 전면 식각 또는 화학적기계적연마(CMP) 공정을 실시하여 평탄화 된 층간절연막(112)이 형성되도록 한다. 상기 코발트실리사이드(CoSi2)(106)의 표면에 대한 산화처리로 인해 하드마스크의 리프팅이 억제되었기 때문에, 상기 BPSG막을 증착한 후의 열처리 공정, 및 평탄화를 위한 전면 식각 또는 CMP 공정을 수행하더라도 게이트 스택의 손상이 일어나지 않는다.
지금까지 설명한 바와 같이 본 발명에 의한 반도체소자의 게이트 형성방법에 따르면, 소자의 특성 향상을 위해 비저항이 낮은 코발트실리사이드(CoSi2)를 적용하여 폴리사이드 구조의 게이트를 형성할 때, 코발트실리사이드(CoSi2)를 적층한 후 저선택비 세정 공정을 실시하여 표면을 산화처리한다. 이에 따라, 코발트실리사이드(CoSi2)의 표면이 소수성 상태가 되는 것을 방지하여 하드마스크의 리프팅 현상을 방지할 수 있으며, 이에 따라 후속 층간절연막 증착시 열적 스트레스 및 평탄화를 위한 식각 공정에서 게이트 스택의 손상을 방지하여 소자의 특성 및 신뢰성을 향상시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
Claims (10)
- 반도체기판 상에 게이트절연막을 형성하는 단계;상기 게이트절연막 상에 폴리실리콘막 및 코발트실리사이드를 차례로 형성하는 단계;상기 코발트실리사이드의 표면을 산화처리하는 단계;상기 코발트실리사이드 상에 게이트 패터닝을 위한 하드마스크를 형성하는 단계;상기 하드마스크를 식각 마스크로 사용하여 상기 코발트실리사이드 및 폴리실리콘막을 식각하는 단계; 및상기 게이트절연막을 식각하여 게이트 스택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.
- 제1항에 있어서,상기 폴리실리콘막을 500Å ∼ 1,000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.
- 제1항에 있어서,상기 코발트실리사이드를 500Å ∼ 2,000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.
- 제1항에 있어서,상기 코발트실리사이드의 표면을 산화처리하는 단계에서,저 선택비 세정(low selectivity cleaning) 방법으로 세정하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.
- 제4항에 있어서,상기 코발트실리사이드의 표면을 세정하는 단계에서,상기 코발트실리사이드의 표면에 1Å ∼ 5Å의 산화막이 형성되도록 하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.
- 제4항에 있어서,상기 코발트실리사이드의 표면을 세정하는 단계에서,불산(HF), 플루오르기(F-), HF2- 및 이소프로필알콜(IPA)이 포함된 케미컬을 사용하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.
- 제6항에 있어서,상기 케미컬에서 이소프로필알콜(IPA)의 함량이 80％ ∼ 95％인 것을 특징으로 하는 반도체소자의 게이트 형성방법.
- 제4항에 있어서,상기 코발트실리사이드의 표면을 세정하는 단계에서,HF, F-, HF2- 및 글리콜(glycol)을 포함하는 케미컬을 사용하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.
- 제8항에 있어서,상기 케미컬에서 글리콜의 함량이 80％ ∼ 95％인 것을 특징으로 하는 반도체소자의 게이트 형성방법.
- 제1항에 있어서,상기 하드마스크는 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070062958A KR100861372B1 (ko) | 2007-06-26 | 2007-06-26 | 반도체소자의 폴리사이드 게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070062958A KR100861372B1 (ko) | 2007-06-26 | 2007-06-26 | 반도체소자의 폴리사이드 게이트 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100861372B1 true KR100861372B1 (ko) | 2008-10-02 |
Family
ID=40152630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070062958A KR100861372B1 (ko) | 2007-06-26 | 2007-06-26 | 반도체소자의 폴리사이드 게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100861372B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980067824A (ko) * | 1997-02-12 | 1998-10-15 | 김광호 | 반도체장치의 제조공정에서 게이트 전극 형성방법 |
| KR20010026168A (ko) * | 1999-09-03 | 2001-04-06 | 김영환 | 반도체 소자의 게이트 형성 방법 |
| KR20010057070A (ko) * | 1999-12-17 | 2001-07-04 | 박종섭 | 코발트 실리사이드를 이용한 반도체 소자의 게이트 전극형성 방법 |
| KR20050059924A (ko) * | 2003-12-15 | 2005-06-21 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 전극 형성방법 |
-
2007
- 2007-06-26 KR KR1020070062958A patent/KR100861372B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980067824A (ko) * | 1997-02-12 | 1998-10-15 | 김광호 | 반도체장치의 제조공정에서 게이트 전극 형성방법 |
| KR20010026168A (ko) * | 1999-09-03 | 2001-04-06 | 김영환 | 반도체 소자의 게이트 형성 방법 |
| KR20010057070A (ko) * | 1999-12-17 | 2001-07-04 | 박종섭 | 코발트 실리사이드를 이용한 반도체 소자의 게이트 전극형성 방법 |
| KR20050059924A (ko) * | 2003-12-15 | 2005-06-21 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 전극 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7741222B2 (en) | Etch stop structure and method of manufacture, and semiconductor device and method of manufacture | |
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| US20080044990A1 (en) | Method for Fabricating A Semiconductor Device Comprising Surface Cleaning | |
| US20060154478A1 (en) | Contact hole structures and contact structures and fabrication methods thereof | |
| TWI479568B (zh) | 用以使半導體裝置之導線絕緣的方法 | |
| KR100555512B1 (ko) | 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법 | |
| KR100480636B1 (ko) | 반도체 장치의 제조방법 | |
| CN101154622A (zh) | 双镶嵌结构的形成方法 | |
| US7244649B2 (en) | Method of manufacturing a capacitor having improved capacitance and method of manufacturing a semiconductor device including the capacitor | |
| KR100861372B1 (ko) | 반도체소자의 폴리사이드 게이트 형성방법 | |
| KR100831981B1 (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
| KR100668843B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| JP2007005756A (ja) | 半導体素子のコンタクト孔の形成方法 | |
| KR100553517B1 (ko) | 반도체 메모리 소자의 콘택 플러그 형성 방법 | |
| KR20080084293A (ko) | 반도체 소자의 제조방법 | |
| KR100367403B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100745058B1 (ko) | 반도체 소자의 셀프 얼라인 콘택홀 형성방법 | |
| KR0183887B1 (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| KR100637100B1 (ko) | 반도체 소자의 메탈 플러그 형성 방법 | |
| KR100950753B1 (ko) | 반도체 소자의 제조방법 | |
| KR20080062527A (ko) | 반도체 소자의 제조방법 | |
| KR20080088984A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20090116062A (ko) | 반도체 소자의 랜딩 플러그 컨택 형성방법 | |
| KR20060126077A (ko) | 반도체 소자의 비트-라인 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |