TWI479568B - 用以使半導體裝置之導線絕緣的方法 - Google Patents

用以使半導體裝置之導線絕緣的方法 Download PDF

Info

Publication number
TWI479568B
TWI479568B TW098122898A TW98122898A TWI479568B TW I479568 B TWI479568 B TW I479568B TW 098122898 A TW098122898 A TW 098122898A TW 98122898 A TW98122898 A TW 98122898A TW I479568 B TWI479568 B TW I479568B
Authority
TW
Taiwan
Prior art keywords
layer
bit line
forming
sod
insulating layer
Prior art date
Application number
TW098122898A
Other languages
English (en)
Other versions
TW201025443A (en
Inventor
Byung Soo Eun
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201025443A publication Critical patent/TW201025443A/zh
Application granted granted Critical
Publication of TWI479568B publication Critical patent/TWI479568B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Description

用以使半導體裝置之導線絕緣的方法 【相關申請案之交互參考資料】
主張在2008年12月26日所提出之韓國專利申請案第10-2008-0134833號之優先權，在此以參考方式倂入該韓國專利申請案之揭露。
本發明大體上係有關於一種半導體裝置，以及更特別地，是有關於一種用以使一半導體裝置之導線絕緣的方法。
隨著半導體裝置之整合度的增加，已急遽地減少如位元線之電路導線的設計規則(design rule)。例如，當減少動態隨機存取記憶體(DRAM)之設計規則至40nm以下及需要34nm之設計規則時，需要一種用以填充在位元線間之間隙以有效使該等位元線絕緣之方法。因為，已急遽地減少該位元線之臨界尺寸，所以一層間絕緣層很難有效填充該等位元線間之間隙。
已使用在該等位元線間沉積高密度電漿(HDP)絕緣體之製程來形成該層間絕緣層。然而，當隨著設計規則之減少，而增加該等位元線間之間隙的縱橫比(aspect ratio)時，很難將一HDP絕緣層有效地填充於該等位元線間。此外，在一DRAM裝置中，隨著將在該位元線上方所採用之覆蓋層逐漸變厚及在該位元線之側壁上採用一間隔物，已大大地擴大該等位元線間之間隙的縱橫比。因為該覆蓋層係用以在隨後形成一自行對準接觸孔之製程中做為蝕刻阻障，所以此覆蓋層需要以較大厚度來形成。當如此增加該等位元線間之間隙本身的縱橫比時，更難以該HDP絕緣層填充於該等位元線間。因此，需要發展一種形成一可更有效地在該位元線間做填充及絕緣之層間絕緣層的方法。
本發明之實施例係有關於一種半導體裝置製造方法，其中該方法填充一半導體裝置之如位元線的導線間之窄間隙，以使位元線有效地且可靠地絕緣。
在一實施例中，一種用以使一半導體裝置之導線絕緣的方法包括形成第一位元線堆疊於一半導體基板之一胞元區域上方、及第二位元線堆疊於該半導體基板之一周邊區域上方。該方法包括形成一間隔層，該間隔層覆蓋該等第一及第二位元線堆疊；形成一第一罩幕，該第一罩幕選擇性地暴露在該胞元區域上所存在之該間隔層的一部分；蝕刻該間隔層之該暴露部分，以留下在該周邊區域上所存在之該間隔層的另一部分做為一蝕刻中止層；以及選擇性地附著一間隔物至該第一位元線堆疊之側壁上。該方法亦包括形成一流動性絕緣材料之第一絕緣層，該第一絕緣層填充於該等第一與第二位元線堆疊間；回蝕刻該第一絕緣層，以暴露該等第一及第二位元線堆疊之上側部；選擇性地移除在該周邊區域上所存在之該第一絕緣層的一部分；以及形成一比該第一絕緣層緻密之第二絕緣層，以覆蓋在該胞元區域上所存在之該第一絕緣層的一部分，及填充在該周邊區域上所存在之該等第二位元線堆疊。
在另一實施例中，一種用以使一半導體裝置之導線絕緣的方法包括形成第一位元線堆疊於一半導體基板之一胞元區域上方、及第二位元線堆疊於該半導體基板之一周邊區域上方。該方法包括：形成一旋塗式介電(SOD)層，以填充於該等第一與第二位元線堆疊間；回蝕刻該SOD層，以暴露該等第一及第二位元線堆疊之上側部；選擇性地移除該SOD層之一部分；以及沉積一高密度電漿(HDP)絕緣層，以覆蓋在該胞元區域上所存在之該SOD層的一部分及填充於該周邊區域上所存在之該等第二位元線堆疊間。
該等第一及第二位元線堆疊之形成最好包括：形成一下絕緣層於該半導體基板上方；依序沉積一位元線導電層及一覆蓋層於該下絕緣層上方；圖案化該位元線導電層及該覆蓋層，以形成該等第一及第二位元線堆疊；形成一間隔層，以覆蓋該等第一及第二位元線堆疊；形成一第一罩幕，該第一罩幕選擇性地暴露在該胞元區域上所存在之該間隔層的一部分；以及蝕刻該間隔層之該暴露部分，以留下在該周邊區域上所存在之該間隔層的另一部分作為一蝕刻中止層及選擇性地附著一間隔物至該第一位元線堆疊之側壁。
該方法可以進一步包括形成一阻障金屬層於該位元線導電層與該下絕緣層間。
該SOD層之該部分的選擇性移除最好包括：形成一第二罩幕，該第二罩幕暴露在該周邊區域上所存在之該SOD層的該部分；以及蝕刻由該第二罩幕所暴露之該SOD層的該部分，以暴露該蝕刻中止層。
在又另一實施例中，一種用以使一半導體裝置之導線絕緣的方法包括：形成一下絕緣層；以及依序沉積一位元線導電層及一覆蓋層於該下絕緣層上方。該方法亦包括：圖案化該位元線導電層及該覆蓋層，以形成第一及第二位元線堆疊，其中該等第一位元線堆疊具有小於該等第二位元線堆疊之臨界尺寸(CD)及間隔；形成一間隔層，以覆蓋該等第一及第二位元線堆疊；以及選擇性地蝕刻一間隔層之覆蓋該等第一位元線堆疊的一部分，以留下該間隔層之覆蓋該等第二位元線堆疊的另一部分做為一蝕刻中止層，以及選擇性地附著一間隔物至該第一位元線堆疊之側壁。該方法亦包括形成一SOD層，以填充於該等第一與第二位元線堆疊間；回蝕刻該SOD層，以暴露該等第一及第二位元線堆疊之上側部；選擇性地蝕刻在該等第二位元線堆疊間所存在之該SOD層的該部分，以暴露該蝕刻中止層。再者，該方法包括沉積一HDP絕緣層，以覆蓋該SOD層之該未蝕刻部分及填充於該等第二位元線堆疊間；形成一穿透該HDP絕緣層以與該第二位元線堆疊對準之金屬接點；以及形成一電性連接至該金屬接點之金屬導線。
該SOD層之形成最好包括：塗佈聚矽氮烷(polysilazane)，以覆蓋該等位元線堆疊；在氫氣及氧氧環境中硬化該塗佈的聚矽氮烷層；以及實施化學機械研磨(CMP)，以平坦化該硬化聚矽氮烷層。
該SOD層之回蝕刻最好包括以稀釋氫氟酸(HF)濕蝕刻該SOD層。
該金屬接點之形成最好包括：形成一穿透該HDP絕緣層、及該第二位元線堆疊之該覆蓋層的接觸孔，以暴露該位元線導電層；以及以CVD沉積一填充該接觸孔之鎢層。
如以上所述，本發明之實施例可提供一種方法，該方法有效地填充一半導體裝置之如位元線的導線間之窄間隙，以有效地且可靠地使位元線絕緣。
熟習該項技藝者從下面詳細敘述之檢閱，同時配合圖式及所附申請專利範圍將明顯易知本揭露發明之額外特徵。
為了該揭露之更完整了解，應該參考下面詳細敘述及所附圖式。
當減少設計規則至約34nm及因而，使如位元線之導線間的間隔變窄時，一較佳實施例提供一用以以一如旋塗式介電(SOD)層之流動性絕緣層來填充及絕緣該等導線間之間隔的方法。藉由以旋塗在一半導體基板上塗佈一SOD化學品、從該塗佈層排放溶劑、及然後硬化該塗佈層，以氧化該層成為氧化矽(SiO2 )，以形成該SOD層。此SOD層可由聚矽氮烷系材料所形成。此聚矽氮烷層需要一相對低硬化溫度，以氧化成為氧化矽。不像一旋塗式玻璃(SOG)層(例如，氫化矽倍半氧烷(hydrodilsesquioxane))，該聚矽氮烷層在硬化時可相對地限制內部空洞(internal void)之產生。因此，可避免在硬化SOG時所常見之內部空洞及極端收縮的形成。
雖然可採用此SOD層(使用聚矽氮烷)，以在一30nm尺度之半導體裝置中之位元線間做充分填充及絕緣，但是根據實驗報告當該SOD層因隨後熱處理而伴隨有熱預算時，在該SOD層中產生裂縫。在本發明之一實施例中，要避免這樣的裂縫產生，以該SOD層部分填充該等位元線堆疊間之間隔，及然後以高密度電漿(HDP)沉積一氧化矽層或一更緻密絕緣層。該HDP絕緣層用以堅定地確保該SOD層不會在該SOD層中產生該裂縫。
在一實施例中，可藉由採用該SOD及HDP氧化層之雙層結構，以同時改善該等位元線間之間隙填充特性及限制該位元線之彎曲。並且，因為以旋塗塗佈該SOD層，所以可在該位元線之兩側上對稱地成長該SOD層。因此，可避免在以沉積成長該絕緣層時伴隨該絕緣層之非對稱沉積，及因此可防止因該非對稱沉積而造成該位元線之彎曲。
同時，在一如DRAM之半導體裝置中，以一相對高密度圖案化一內部沉積有用以構成一記憶體胞元之電晶體及電容器的胞元區域。因此，亦在此胞元區域中以相對小CD及間隔配置用以藉由該胞元電晶體偵測資料信號之位元線。換句話說，以小間距配置該等位元線。相反地，在一內部配置有用以驅動該等胞元電晶體或控制一電路之操作的周邊區域中，以相對大CD及間隔延伸該等位元線。在該周邊區域上所延伸之位元線連接至一金屬接點，以及此金屬接點電性連接至一在該位元線之上部分中所形成之金屬導線。
此金屬接點係形成穿透一使在該周邊區域中之位元線絕緣之絕緣層。此時，當該SOD層係包含於該絕緣層中時，更難在形成該金屬接點之製程中沉積鎢。當使該SOD層暴露於該鎢沉積製程時，可觀察到會阻礙該沉積之來自該SOD層的氣體或有機蒸汽之釋放。因為此釋放氣體(out-gassing)阻礙該鎢之沉積，所以無法在該金屬接點與該位元線間之界面中沉積該鎢，因而，造成空缺(vacancy)。在一實施例中，為了限制因該SOD層之採用所造成之該金屬接點的不良沉積或該金屬接觸孔的不良填充，採用一選擇性地移除在該周邊區域上方所沉積之該SOD層的部分之製程。因為從該周邊區域選擇性地移除該SOD層，及然後沉積該HDP絕緣層，以覆蓋在該胞元區域上所存在之該SOD層的一部分，所以該HDP絕緣層係配置在該金屬接點周圍。因此，可限制在形成該金屬接點時因從該SOD層釋放氣體所造成之不良沉積。
藉由避免在該周邊區域中採用該SOD層，可限制在該周邊區域中之該絕緣層的浮離(lift-off)。可使在該周邊區域中所配置之圖案(例如，該等位元線)彼此分隔及這些圖案可配置成為一隔離圖案(isolated pattern)。因此，可塗佈該SOD層，以佔據一寬區域。然而，當此寬區域只被該SOD層佔據時，觀察到由於該SOD層本身之弱強度，使該SOD層在此部分中浮離或剝離成為一平面態(planar phase)。在一實施例中，藉由避免該SOD於該周邊區域中，可根本地防止該SOD層之浮離或剝離。
第1至7圖係描述依據一實施例之一用以使一半導體裝置之導線絕緣的方法之剖面圖。
參考第1圖，在一包括一胞元區域101及一周邊區域103之半導體基板100上方形成一位元線300及覆蓋層330的堆疊。在該半導體基板100上方形成一下絕緣層200及在該下絕緣層200上方直接沉積一用於該位元線300之位元線導電層(例如，一鎢層)。雖然在該鎢層及該下絕緣層200上方可以採用一阻障金飾層301(例如，一氮化鈦層或一黏著層)，但是可去除此阻障金飾層301，因為該鎢層係以物理氣相沉積(PVD)所形成。該鎢層可藉由一穿透該下絕緣層200之連接接點(未顯示)連接至一在該半導體基板100上方所實現之其下的電晶體(未顯示)。此連接接點可由一以化學氣相沉積(CVD)所沉積之鎢層所形成。
在該位元線導電層上方沉積一如對在一隨後製程中用以形成一層間絕緣層之氧化矽(SiO2 )具有蝕刻選擇性之氮化矽(Si3 N4 )的絕緣材料，藉此沉積該覆蓋層330。該覆蓋層330可形成有一充分厚厚度，以在形成一儲存節點接點時，用以做為一抵抗蝕刻之蝕刻阻障。該儲存節點接點連接至一電容器之一儲存節點(未顯示)，其中該儲存節點係設計成位於該位元線300上方。該儲存節點接點係形成為一線型自我對準接點(SAC)。該用以保護該位元線300之覆蓋層330在一孔型SAC中係採用具有一相對薄厚度。相較下，在一線型SAC中需要一具有相當厚厚度之覆蓋層330。在一線型SAC中，以一線型形狀形成一接觸孔橫越複數個位元線300。該覆蓋層330之蝕刻量係相對大及隨後化學機械研磨(CMP)之研磨量亦相對大。
在一實施例中，當該位元線300係由一具有約500厚之鎢層所形成時，該做為一硬罩之覆蓋層330可形成有為該位元線300之厚度的1至3倍的厚度。例如，該覆蓋層330可形成有500至1100之厚度。
在該位元線300上方沉積該覆蓋層330，及然後以一選擇性蝕刻製程圖案化該覆蓋層330，以形成第一位元線310及覆蓋層330之堆疊於該胞元區域101上方及第二位元線320及覆蓋層330之堆疊。該第一位元線310及覆蓋層330之堆疊之第一CD、以及該第一位元線310及覆蓋層330之相鄰堆疊之間的第一間隔，分別比該第二位元線320及覆蓋層330之堆疊之第二CD、以及該等第二位元線320及覆蓋層330之相鄰堆疊之間的第二間隔窄。該第二位元線320之該第二CD係相對大，以確保一金屬接點之接觸邊限，因為使一隨後金屬接點對準及連接至該第二位元線320。
在圖案化該等第一位元線310及第二位元線320之堆疊後，形成一覆蓋該位元線300及該覆蓋層330之間隔層340。該間隔層340可包括氮化矽。例如，在以15sccm及6000sccm分別提供矽烷(SiH4 )及氨(NH3 )且控制處理爐之壓力在300Torr後，可在約710℃溫度下沉積該氮化矽。該氮化矽之沉積層藉此低壓沉積而具有150至250之厚度。
參考第2圖，形成一第一罩幕401選擇性地暴露該間隔層340之位於該胞元區域101中的部分。選擇性地蝕刻由該第一罩幕401所暴露之該間隔層340的部分，以形成一附著至該第一位元線310及覆蓋層330堆之側壁的間隔物341。最好在一使用像四氟化碳(CF4 )之碳氟化合物系蝕刻氣體的乾式蝕刻製程中實施該蝕刻製程。可藉由塗佈一光阻及然後曝光及顯影該光阻，以形成該第一罩幕401。在形成該間隔物341之製程中所留下之該間隔層340的另一部分(亦即，該間隔層340之位於該周邊區域103上方的部分)係留下做為一蝕刻中止層343。之後，選擇性地移除該第一罩幕401。
參考第3圖，形成一旋塗式介電(SOD)層500，以填充該位元線300堆疊間之空洞/空缺。以旋塗在該半導體基板100上方塗佈一如聚矽氮烷之SOD化學品及在一熱夾具上將該SOD化學品保持在約150℃溫度下有約180秒，以使溶劑從該塗佈層揮發。之後，藉由對其提供一氧化環境，以硬化該塗佈聚矽氮烷層及因而使該塗佈的聚矽氮烷層氧化成氧化矽，以形成該SOD層500。為了提供該氧化環境，以1L：2L之體積比提供氫氣(H2 )與氧氣(O2 )。在約500℃溫度下實施該硬化有約1小時。藉由此硬化製程，使該聚矽氮烷塗佈層氧化及轉變成為一氧化矽層。
因為藉由塗佈一如液態聚矽氮烷之化學品來形成該SOD層500，所以可有效地在該等第一位元線310間之窄間隙做填充及絕緣。因為以塗佈形成該SOD層500，所以可避免在HDP氧化物之沉積時所伴隨之非對稱沉積。換言之，在該第一位元線310之兩側上的該SOD層500的成長量係相等的，及因而可實施對稱成長或塗佈。因此，可根本地防止該第一位元線310因該非對稱沉積而彎曲。
可形成在該周邊區域103上方所沉積之該SOD層500，以便佔據比在該胞元區域101中寬之區域。換言之，該SOD層500可填充及佔據一不具有該第二位元線320之隔離區域(isolated region)。以隨後熱處理使該SOD層500之下圖案位於該寬區域中的部分過度收縮或變形及實驗上觀察到使這樣的部分浮離或剝離成為一平面缺陷501的現象。要限制此平面缺陷501，在一實施例中，在一隨後製程中選擇性地移除該SOD層500之會導致此平面缺陷501的部分。
參考第4圖，以一回蝕刻製程使該SOD層500凹陷，以便暴露該等位元線300之側壁。可以一使用在純水中稀釋至約100:1之氟氫酸(HF)蝕刻劑的濕式蝕刻製程來實施該回蝕刻製程。在實施該濕式蝕刻製程前，實施以CMP平坦化該SOD層(在第3圖中所示之500)之製程，以確保使該SOD層500均勻地凹陷。實施該濕式蝕刻製程，以移除約1000之厚度，以便在該等位元線300間形成一凹部。
參考第5圖，在以該回蝕刻所凹陷之SOD層500上方形成一包含有一光阻圖案之用以打開該周邊區域103的第二罩幕403。選擇性地蝕刻移除在該周邊區域103上方所暴露之該SOD層500的部分。沒有蝕刻在該胞元區域101上方之該SOD層500的部分，因為該第二罩幕401保護/遮著它。實施此蝕刻製程，直到暴露下面該蝕刻中止層343之表面，以從該周邊區域103大致移除該SOD層為止。該蝕刻中止層343保護該下絕緣層200及防止對該絕緣可靠性之損害。可使用一在水中稀釋成約100:1之HF溶液來實施此蝕刻製程。之後，選擇性地移除該第二罩幕403。
參考第6圖，形成一層間絕緣層，以及該層間絕緣層覆蓋在該等第一位元線310堆疊之間所留下之該SOD層500的部分、填充該等第一位元線310間之空洞/空缺、覆蓋在該周邊區域103上方所暴露之蝕刻中止層343的部分，及填充該等第二位元線320間之空洞/空缺。該層間絕緣層係由一比該SOD層500緻密之絕緣層所形成，以及因而，具有一硬層特性。該層間絕緣層係亦由一在一隨後熱處理或金屬接點沉積製程中可限制釋放氣體之絕緣材料所形成。例如，以HDP沉積形成一具有優越間隙填充特性之氧化矽的絕緣層600做為該層間絕緣層。該HDP絕緣層600因具有比該SOD層500硬之層的特性而限制可能在隨後熱處理或其它處理中發生且可能造成內部裂縫之該SOD層500的過度收縮。並且，該HDP絕緣層600用以填充空洞/空缺及在該周邊區域103中之第二位元線320間做絕緣。
在一30nm設計規則之半導體裝置的情況中，可使用該HDP絕緣層600，以填充該等第一位元線310間之空洞/空缺及使該等第一位元線310間絕緣，以及填充該等第二位元320間之空洞/空缺(具有相對寬的第二間隔)。就其本身而論，使在該周邊區域103中之第二位元線320絕緣之該HDP絕緣層600可限制不受期望之釋放氣體，其中該釋放氣體限制在一隨後金屬接點形成製程中之沉積。因為沉積該HDP絕緣層600之製程包括一電漿沉積製程，以及如果需要的話，在該沉積後伴隨乾式(或濕式)蝕刻及沉積製程，所以可限制在其中留下釋放氣體源。
參考第7圖，在該HDP絕緣層600上方形成一包括氧化矽之上絕緣層700。形成一接觸孔701及該接觸孔701穿透該上絕緣層700、該HDP絕緣層600、及該第二位元線320之覆蓋層330。之後，以CVD沉積一用以填充該接觸孔701之層(例如，一鎢層)及隨後，以CMP形成一金屬接點810。形成一最好包括一鋁層之金屬線830及使該金屬線830電性連接至該金屬接點810上。
採用此金屬接點810，以施加一電信號至該位元線300或從該位元線300汲取一電信號至外部。用於此金屬接點810之接觸孔701係形成與該第二位元線320對準，但是因製程之某些失準而使該HDP絕緣層600暴露至或設置非常靠近該接觸孔701。該HDP絕緣層600大致沒有包括釋放氣體源，及因而在該用以填充該接觸孔701之鎢層的沉積時，大致沒有引起及限制從該SOD層500至接觸部801中之釋放氣體。相反地，當該SOD層500留在該HDP絕緣層600之位置中時，該釋放氣體會阻礙該鎢層之沉積，因為該SOD層500內包含非常多釋放氣體源。
在本發明之一實施例中，因為在該接觸孔701周圍配置該HDP絕緣層600，所以可在該金屬接點810之沉積時根本地防止釋放氣體。因此，可限制因釋放氣體所造成之該鎢層的不良沉積或該接觸孔701的不良填充，藉此增加該金屬接點810與該第二位元線320間之電性連接的可靠性。
本發明之上述實施例係描述用而非限定用。遍及描述方法及成分成為包括步驟或材料的說明書，預期該等方法及成分亦可主要由或由該等引用步驟或材料之任何組合所構成，除非有不同樣描述。雖然已描述有關於該等特定實施例之本發明，但是熟習該項技藝者將明顯易知在不脫離下面申請專利範圍所界定之本發明的精神及範圍內可以實施各種變更及修改。
100．．．半導體基板
101．．．胞元區域
103．．．周邊區域
200．．．下絕緣層
300．．．位元線
310．．．第一位元線
320．．．第二位元線
330．．．覆蓋層
340．．．間隔層
343．．．蝕刻中止層
341．．．間隔物
401．．．第一罩幕
403．．．第二罩幕
500．．．旋塗式介電(SOD)層
501．．．平面缺陷
600．．．HDP絕緣層
700．．．上絕緣層
701．．．接觸孔
810．．．金屬接點
830．．．金屬線
第1至7圖係描述依據本發明之一實施例的一用以使一半導體裝置之導線絕緣的方法之剖面圖。
雖然該揭露方法容許各種形式之實施例，但是在該等圖式中描述本發明之特定實施例，同時了解到，該揭露意欲描述用，而不是意欲用以限定本發明至在此所述之特定實施例。
100．．．半導體基板
101．．．胞元區域
103．．．周邊區域
200．．．下絕緣層
300．．．位元線
310．．．第一位元線
320．．．第二位元線
341．．．間隔物
343．．．蝕刻中止層
500．．．旋塗式介電(SOD)層
600．．．HDP絕緣層
700．．．上絕緣層
701．．．接觸孔
810．．．金屬接點
830．．．金屬線

Claims (11)

  1. 一種用以使半導體裝置之導線絕緣的方法，該方法包括：形成第一位元線堆疊於一半導體基板之一胞元區域上方、及第二位元線堆疊於該半導體基板之一周邊區域上方；形成一旋塗式介電(SOD)層，以填充於該等第一與第二位元線堆疊之間；回蝕刻該SOD層，以暴露該等第一及第二位元線堆疊之上側部；選擇性地移除在該周邊區域上所存在之該SOD層的之一部分；以及沉積一高密度電漿(HDP)絕緣層，以覆蓋在該胞元區域上所存在之該SOD層的一部分，及填充於該周邊區域上所存在之該等第二位元線堆疊之間。
  2. 如申請專利範圍第1項之方法，其中該等第一及第二位元線堆疊之形成包括：形成一下絕緣層於該半導體基板上方；依序沉積一位元線導電層及一覆蓋層於該下絕緣層上方；圖案化該位元線導電層及該覆蓋層，以形成該等第一及第二位元線堆疊；形成一間隔層，以覆蓋該等第一及第二位元線堆疊；形成一第一罩幕，該第一罩幕選擇性地暴露位於該胞元區域上方之該間隔層的一部分；以及 蝕刻該間隔層之該暴露部分，以留下在該周邊區域上所存在之該間隔層的另一部分做為一蝕刻中止層，及選擇性地附著一間隔物至該第一位元線堆疊之側壁。
  3. 如申請專利範圍第2項之方法，進一步包括形成一阻障金屬層於該位元線導電層與該下絕緣層間。
  4. 如申請專利範圍第2項之方法，其中該SOD層之該部分的選擇性移除包括：形成一第二罩幕，該第二罩幕暴露在該周邊區域上所存在之該SOD層的該部分；以及蝕刻由該第二罩幕所暴露之該SOD層的該部分，以暴露該蝕刻中止層。
  5. 如申請專利範圍第1項之方法，其中該SOD層之形成包括：塗佈聚矽氮烷(polysilazane)，以覆蓋該等位元線堆疊；在氫氣及氧氧環境中硬化該塗佈聚矽氮烷層；以及實施化學機械研磨(CMP)，以平坦化該硬化聚矽氮烷層。
  6. 如申請專利範圍第1項之方法，其中該SOD層之回蝕刻包括以稀釋氫氟酸(HF)濕蝕刻該SOD層。
  7. 一種用以使半導體裝置之導線絕緣的方法，該方法包括：形成第一位元線堆疊於一半導體基板之一胞元區域上方、及第二位元線堆疊於該半導體基板之一周邊區域 上方；形成一間隔層，以覆蓋該等第一及第二位元線堆疊；形成一第一罩幕，該第一罩幕選擇性地暴露位於該胞元區域上方之該間隔層的一部分；蝕刻該間隔層之該暴露部分，以留下在該周邊區域上所存在之該間隔層的另一部分做為一蝕刻中止層及選擇性地附著一間隔物至該第一位元線堆疊之側壁；形成一流動性絕緣材料之第一絕緣層，該第一絕緣層填充於該等第一與第二位元線堆疊之間；回蝕刻該第一絕緣層，以暴露該等第一及第二位元線堆疊之上側部；選擇性地移除在該周邊區域上所存在之該第一絕緣層的一部分；以及形成一比該第一絕緣層緻密之第二絕緣層，以覆蓋在該胞元區域上所存在之該第一絕緣層的一部分，及填充在該周邊區域上所存在之該等第二位元線堆疊。
  8. 如申請專利範圍第7項之方法，其中該第一絕緣層包括一聚矽氮烷層，以及該第二絕緣層包括一HDP絕緣層。
  9. 一種用以使半導體裝置之導線絕緣的方法，該方法包括：形成一下絕緣層；依序沉積一位元線導電層及一覆蓋層於該下絕緣層上方；圖案化該位元線導電層及該覆蓋層，以形成第一及 第二位元線堆疊，其中該等第一位元線堆疊具有小於該等第二位元線堆疊之臨界尺寸(CD)及間隔；形成一間隔層，以覆蓋該等第一及第二位元線堆疊；選擇性地蝕刻一間隔層之覆蓋該等第一位元線堆疊的一部分，以留下該間隔層之覆蓋該等第二位元線堆疊的另一部分做為一蝕刻中止層，以及選擇性地附著一間隔物至該第一位元線堆疊之側壁；形成一SOD層，以填充於該等第一與第二位元線堆疊之間；回蝕刻該SOD層，以暴露該等第一及第二位元線堆疊之上側部；選擇性地蝕刻在該等第二位元線堆疊之間所存在之該SOD層的該部分，以暴露該蝕刻中止層；沉積一HDP絕緣層，以覆蓋該SOD層之該未蝕刻部分及填充於該等第二位元線堆疊之間；形成一穿透該HDP絕緣層以與該第二位元線堆疊對準之金屬接點；以及形成一電性連接至該金屬接點的金屬導線。
  10. 如申請專利範圍第9項之方法，其中該SOD層之形成包括：塗佈聚矽氮烷，以覆蓋該等位元線堆疊；在氫氣及氧氧環境中硬化該塗佈聚矽氮烷層；以及實施化學機械研磨(CMP)，以平坦化該硬化聚矽氮烷 層。
  11. 如申請專利範圍第9項之方法，其中該金屬接點之形成包括：形成一穿透該HDP絕緣層、及該第二位元線堆疊之該覆蓋層的接觸孔，以暴露該第二位元線堆疊；以及以化學氣相沉積法(CVD)沉積一填充該接觸孔之鎢層。
TW098122898A 2008-12-26 2009-07-07 用以使半導體裝置之導線絕緣的方法 TWI479568B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134833A KR101026384B1 (ko) 2008-12-26 2008-12-26 반도체 소자의 배선을 절연시키는 방법

Publications (2)

Publication Number Publication Date
TW201025443A TW201025443A (en) 2010-07-01
TWI479568B true TWI479568B (zh) 2015-04-01

Family

ID=42285483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098122898A TWI479568B (zh) 2008-12-26 2009-07-07 用以使半導體裝置之導線絕緣的方法

Country Status (4)

Country Link
US (1) US7910480B2 (zh)
KR (1) KR101026384B1 (zh)
CN (1) CN101770977B (zh)
TW (1) TWI479568B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI579970B (zh) * 2015-12-22 2017-04-21 華邦電子股份有限公司 半導體裝置及其製造方法
KR102491694B1 (ko) * 2016-01-11 2023-01-26 삼성전자주식회사 반도체 소자의 제조 방법
US10304680B1 (en) * 2017-12-22 2019-05-28 Macronix International Co., Ltd. Fabricating semiconductor devices having patterns with different feature sizes
US10636655B2 (en) * 2018-03-19 2020-04-28 Applied Materials, Inc. Methods for asymmetric deposition of metal on high aspect ratio nanostructures
CN111640753B (zh) * 2020-01-21 2021-12-17 福建省晋华集成电路有限公司 存储器及其形成方法
CN113284852B (zh) * 2021-05-14 2022-03-15 长鑫存储技术有限公司 存储器的制作方法
CN113675201B (zh) * 2021-08-24 2024-01-23 福建省晋华集成电路有限公司 半导体存储装置及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200504932A (en) * 2003-07-31 2005-02-01 Winbond Electronics Corp Dual-damascene opening structure, and fabrication method for dual-damascene interconnect
TW200840043A (en) * 2007-01-10 2008-10-01 Ibm Heterojunction bipolar transistor (HBT) with self-aligned sub-lithographic metal-semiconductor alloy base contacts

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366634B1 (ko) * 2000-10-27 2003-01-09 삼성전자 주식회사 반도체 소자의 제조 방법
TWI278958B (en) * 2002-06-03 2007-04-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
KR100607193B1 (ko) * 2004-12-24 2006-08-01 삼성전자주식회사 게이트 패턴의 상부에 적어도 하나의 저항 패턴을 갖는플레시 메모리들 및 그 형성방법들
KR20060074715A (ko) * 2004-12-28 2006-07-03 주식회사 하이닉스반도체 반도체메모리장치 및 그 제조 방법
KR100722787B1 (ko) * 2005-04-25 2007-05-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100822604B1 (ko) * 2006-02-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100772722B1 (ko) * 2006-03-31 2007-11-02 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소자분리 방법
KR100753038B1 (ko) * 2006-06-29 2007-08-30 주식회사 하이닉스반도체 반도체 소자의 컨택 플러그 형성방법
KR20080001279A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20080055162A (ko) 2006-12-14 2008-06-19 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20080093521A (ko) * 2007-04-17 2008-10-22 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US20090004839A1 (en) * 2007-06-28 2009-01-01 Hynix Semiconductor Inc. Method for fabricating an interlayer dielectric in a semiconductor device
KR100875656B1 (ko) 2007-08-14 2008-12-26 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200504932A (en) * 2003-07-31 2005-02-01 Winbond Electronics Corp Dual-damascene opening structure, and fabrication method for dual-damascene interconnect
TW200840043A (en) * 2007-01-10 2008-10-01 Ibm Heterojunction bipolar transistor (HBT) with self-aligned sub-lithographic metal-semiconductor alloy base contacts

Also Published As

Publication number Publication date
US7910480B2 (en) 2011-03-22
CN101770977B (zh) 2013-09-18
US20100167539A1 (en) 2010-07-01
CN101770977A (zh) 2010-07-07
TW201025443A (en) 2010-07-01
KR101026384B1 (ko) 2011-04-07
KR20100076705A (ko) 2010-07-06

Similar Documents

Publication Publication Date Title
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
JP4903345B2 (ja) 半導体素子の金属配線層形成方法
TWI479568B (zh) 用以使半導體裝置之導線絕緣的方法
TWI322485B (en) Method for forming contact hole of semiconductor device
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
US6716718B2 (en) Method of producing a semiconductor device
KR100831981B1 (ko) 반도체 소자의 콘택플러그 제조 방법
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
JP2005191567A (ja) 半導体素子のコンタクト形成方法
TWI841428B (zh) 半導體元件及其製造方法
CN110875426B (zh) 纳米管随机存储器及其形成方法
KR100798270B1 (ko) 반도체 소자 및 그 제조 방법
KR20070113861A (ko) 플래쉬 메모리 소자의 소자분리막 제조 방법
KR20080055162A (ko) 반도체 소자의 제조방법
US7608536B2 (en) Method of manufacturing contact opening
KR101116286B1 (ko) 매립 게이트를 갖는 반도체 장치 제조 방법
KR100546127B1 (ko) 반도체 소자 제조방법
KR100972694B1 (ko) 반도체 소자의 제조 방법
KR100799123B1 (ko) 반도체 소자의 높은 종횡비를 갖는 콘택 플러그 형성 방법
KR100861307B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100861372B1 (ko) 반도체소자의 폴리사이드 게이트 형성방법
KR100300867B1 (ko) 실린더 구조의 반도체 소자의 전하저장 전극 형성방법
KR20100028434A (ko) 반도체소자의 콘택 형성방법
JP2008084899A (ja) 半導体装置の製造方法
CN112309954A (zh) 半导体器件及其形成方法