CN112309954A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN112309954A
CN112309954A CN201910687103.2A CN201910687103A CN112309954A CN 112309954 A CN112309954 A CN 112309954A CN 201910687103 A CN201910687103 A CN 201910687103A CN 112309954 A CN112309954 A CN 112309954A
Authority
CN
China
Prior art keywords
layer
forming
interlayer dielectric
opening
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910687103.2A
Other languages
English (en)
Inventor
张田田
张�浩
蒋莉
郭雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910687103.2A priority Critical patent/CN112309954A/zh
Publication of CN112309954A publication Critical patent/CN112309954A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其形成方法，其形成方法包括：提供基底，所述基底上具有层间介质层；在所述层间介质层上形成刻蚀阻挡层；刻蚀所述刻蚀阻挡层至露出所述层间介质层表面，形成开口；在所述开口内填充满高电阻层。本发明使得形成的半导体器件的性能和稳定性得到提高；同时保证形成的高电阻层具有较高的质量。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
在半导体器件的制作过程中，需要在晶体管的源区、漏区或栅极结构等上形成接触孔，然后在接触孔内填充导电材料，以形成金属插塞，以使晶体管等元件通过金属插塞与互连金属层形成电连接，随着半导体器件尺寸的缩小，接触孔尺寸也跟着缩小。然而随着接触孔的尺寸缩小，不能保证形成质量好的金属插塞，从而影响形成的半导体器件的质量。
如何形成质量好的半导体器件，这是目前急需解决的问题。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，保证了形成的半导体器件具有较高的质量。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有层间介质层；在所述层间介质层上形成刻蚀阻挡层；刻蚀所述刻蚀阻挡层至露出所述层间介质层的表面，形成开口；在所述开口内填充满高电阻层。
可选的，所述高电阻层的填充方法为选择性生长法。
可选的，所述高电阻层的材料为TiN或TaN或TiO2或WN或WSi。
可选的，形成所述开口的方法为干法刻蚀或湿法刻蚀。
可选的，所述刻蚀阻挡层材料包括氮化硅、氮氧化硅或氧化硅中的一种或多种。
可选的，形成所述刻蚀阻挡层的方法包括化学气相沉积法、物理气相沉积法或原子层沉积法中的一种或多种。
可选的，在所述层间介质层上形成刻蚀阻挡层之前，还包括形成金属插塞，形成所述金属插塞的步骤包括：在所述层间介质层内形成接触孔，所述接触孔的底部暴露出所述基底的表面；在所述接触孔的底部、侧壁以及所述层间介质层上形成扩散阻挡层；在所述接触孔内填充金属层，形成金属插塞。
可选的，形成所述金属层的方法包括选择性生长、化学气相沉积法中的一种或多种。
可选的，所述金属层的材料为钨或钴。
可选的，形成所述金属插塞的步骤还包括：在所述接触孔内填充金属层之前，去除所述扩散阻挡层。
相应的，本发明还提供一种半导体器件，包括：基底；层间介质层，位于所述基底上；刻蚀阻挡层，位于所述层间介质层上；开口，位于所述刻蚀阻挡层内，且底部露出所述层间介质层的表面；高电阻层，位于所述开口内，且填充满所述开口。
与现有技术相比，本发明的技术方案具有以下优点：
先在所述刻蚀阻挡层内形成开口，然后在开口内填充满高电阻层；先设定好高电阻层形成的位置，不需要在形成高电阻层之后再去刻蚀去除部分高电阻层，而是一次性在设定的位置留有高电阻层；这样保证在形成高电阻层的时候不会损伤刻蚀阻挡层，从而保证刻蚀阻挡层的表面质量以及刻蚀阻挡层覆盖的半导体部件不受损伤，使得形成的半导体器件的性能和稳定性得到提高；同时由于所述高电阻层直接形成在层间介质层的表面上，后续形成堆叠的金属层后，进行平坦化的时候，由于所述高电阻层距离进行平坦化的平面较远，那么在平坦化的时候，不会造成所述高电阻层的损伤，保证了形成的高电阻层的质量。
附图说明
图1至图5是一实施例中半导体器件形成过程的结构示意图；
图6至图16是本发明第一实施例中半导体器件形成过程的结构示意图；
图17至图18是本发明第二实施例中半导体器件形成过程的结构示意图。
具体实施方式
在半导体器件的形成过程中，需要形成金属插塞，从而利用金属插塞与互连金属层形成电连接，但是目前在形成金属插塞的过程中，容易造成金属插塞的缺失，从而导致形成的半导体器件具有较差的性能，具体的形成过程参考图1至图5。
首先参考图1，提供基底1，所述基底1上形成有层间介质层2。
参考图2，刻蚀所述层间介质层2，在所述介质2内形成接触孔3。
参考图3，在所述接触孔3内填充金属材料，形成金属插塞4，所述金属插塞4的顶部表面与所述层间介质层2的顶部表面齐平。
参考图4，在所述层间介质层2、所述金属插塞4的表面上形成刻蚀阻挡层5。
参考图5，在所述刻蚀阻挡层5上沉积高电阻材料，刻蚀所述高电阻材料形成高电阻层6。
发明人发现，这种方法形成的半导体器件的使用性能的稳定性差，容易出现失效等现象，限制了半导体器件的使用。这是由于在刻蚀所述高电阻材料，形成所述高电阻层6时，容易过刻蚀掉部分所述刻蚀阻挡层5，损伤了所述刻蚀阻挡层5以及所述刻蚀阻挡层5下面覆盖的所述金属插塞4，导致形成的金属插塞4和所述刻蚀阻挡层5具有较差的质量，从而使得形成的半导体器件具有较差的性能稳定性，限制了半导体器件的使用。
发明人研究发现，在所述层间介质层上形成所述刻蚀阻挡层后，刻蚀所述刻蚀阻挡层，在所述刻蚀阻挡层内形成开口，在开口内填充高电阻层，由于不需要刻蚀高电阻层，从而使得形成的刻蚀阻挡层以及所述刻蚀阻挡层覆盖的半导体部件不受到损伤，从而提高形成的半导体器件的质量以及稳定性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
第一实施例
图6至图16是本发明第一实施例中半导体器件形成过程的结构示意图。
首先参考图6，提供所述基底100，所述基底100上具有层间介质层200。
本实施例中，所述基底100包括衬底，以及位于包括所述衬底上存储器件以及逻辑器件等。
本实施例中，所述层间介质层200的材料为氧化硅。
其他实施例中，所述层间介质层200的材料还可为氮化硅、氮硼化硅、氮碳氧化硅或氮氧化硅等。
本实施例中，采用化学气相沉积的方式在所述基底100上形成所述层间介质层200。所述化学气相沉积工艺的工艺参数包括采用的气体包括氧气、氨气(NH3)、和N(SiH3)3气体，氧气的流量为20sccm～10000sccm，氨气(NH3)气体的流量为20sccm～10000sccm，N(SiH3)3气体的流量为20sccm～10000sccm，腔室压强为0.01～10托，温度为30℃～90℃。
参考图7，刻蚀所述层间介质层200，在所述层间介质层200内形成接触孔210，所述接触孔210的底部暴露出所述基底100的表面。
本实施例中，采用干法刻蚀工艺形成所述接触孔210；所述干法刻蚀工艺的参数包括：采用的气体包括CF4和CH3F，CF4的流量为20sccm～200sccm，CH3F的流量为20sccm～50sccm，源射频功率为200瓦～500瓦，腔室压强为1torr～10torr。
参考图8，在所述接触孔210的底部、侧壁以及所述层间介质层200上形成扩散阻挡层220。
本实施例中，形成所述扩散阻挡层220之前，还包括在所述接触孔210的底部、侧壁以及所述层间介质层200形成反应金属层(图中未示出)，所述反应金属层与所述基底100反应形成硅化层230。
本实施例中，所述硅化层230是在热处理过程中形成的。
本实施例中，所述扩散阻挡层220的材料为TiN；其他实施例中，所述扩散阻挡层220的材料还可为TaN等。
参考图9，在所述接触孔210内填充金属层211，形成金属插塞300。
本实施例，所述金属层211的材料为钨(W)；其他实施例中，所述金属层211的材料还可为钴(Co)、铜、铝等。
本实施例中，采用选择性生长、化学气相沉积法结合的方法形成所述金属层211。
其他实施例中，还可采用化学气相沉积法形成金属层211，平坦化所述金属层211，形成金属插塞300。
本实施例中，形成所述金属层211之后，对所述金属层211进行平坦化，使得所述金属层211的顶部表面与所述扩散阻挡层220的顶部齐平。
参考图9a至图9b形成所述金属层211的过程，具体参考图9a，首先采用选择性生长的方法形成填充满所述接触孔210的第一金属层212，所述第一金属层212的顶部高于所述扩散阻挡层220的表面；参考图9b，采用化学气相沉积的方法在所述扩散阻挡层220的表面形成第二金属层213。第一金属层212和第二金属层213形成之后，采用化学机械研磨的方式平坦化所述第一金属层212和所述第二金属层213的表面，直至暴露所述扩散阻挡层220的表面(参考图9)。
本实施例中，采用选择性生长的方法和化学气相沉积法结合的方式形成所述金属层211的原因是，首先采用选择性生长的方法形成所述第一金属层212，保证形成的所述第一金属层212内部致密，内部不会有孔洞缺点，从而保证形成的半导体器件的性能；另外采用化学气相沉积法形成所述第二金属层213，目的是为了平坦化所述金属层211提供多余的部分，从而便于形成表面质量好的所述金属层211。
参考图10，在所述扩散阻挡层220上形成刻蚀阻挡层400。
本实施例中，所述刻蚀阻挡层400的材料为氮化硅；其他实施例中，所述刻蚀阻挡层400的材料还可为氮化硅、氮氧化硅或氧化硅中的一种或多种组合。
本实施例中，采用化学气相沉积法形成所述刻蚀阻挡层400。
其他实施例中还可采用物理气相沉积法、原子层沉积法等方法形成所述刻蚀阻挡层400。
参考图11，刻蚀所述刻蚀阻挡层400至露出所述扩散阻挡层220表面，形成开口500。
本实施例中，采用干法刻蚀法形成所述开口500；其他实施例中，还可采用湿法刻蚀法形成所述开口500。
本实施例中，形成开口500的工艺参数包括选用氦气(He)、氨气(NH3)以及CF4气体作为刻蚀气氛，其中所述氦气(He)的气体流量范围是600sccm～2000sccm，所述氨气(NH3)的气体流量为200sccm～5000sccm，所述CF4气体流量为10sccm～2000sccm，刻蚀压强为2～100毫托，刻蚀处理时间为20～1000s。
参考图12，在所述开口500内填充满高电阻层600。
本实施例中，采用选择性生长法形成所述高电阻层600。
本实施例中，所述高电阻层600的材料为TiN；其他实施例中，所述高电阻层600的材料还可为TaN或TiO2或WN或WSi。
本实施例中，选择性生长法形成所述高电阻层600的工艺参数包括，采用的反应气体包括TiCl4和氨气(NH3)，其中，所述氨气(NH3)的气体流量为10sccm～2000sccm、所述TiCl4的气体流量为10sccm～1000sccm；功率为200～1000W；生长温度为50℃～500℃；生长压强为2～100毫托。
本实施例中，由于利用选择性生长在所述开口500内填充所述高电阻层600，所述高电阻层600的生长是从所述开口500的底部开始生长，逐步往上长，没有损伤到形成的所述刻蚀阻挡层400以及刻蚀阻挡层400覆盖的金属插塞300，提高了形成的半导体器件的质量；同时由于所述高电阻层600是直接形成在所述扩散阻挡层220的表面上的，那么后续在形成堆叠的金属层后进行平坦化，由于所述高电阻层600距离平坦化的面较远，不会在平坦化的过程中造成所述高电阻层600的凹陷，保证形成的所述高电阻层600的质量，从而使得形成的半导体器件性能得到提高。
利用上述方法形成的一种半导体器件，包括：基底100；层间介质层200，位于所述基底100上；接触孔210，位于所述层间介质层200内；硅化层230，位于所述基底100上；扩散阻挡层220，位于所述接触孔210的底部、侧壁以及所述层间介质层200上；金属插塞300由金属层211构成；金属层211，位于所述接触孔210内，且位于所述扩散阻挡层220上；刻蚀阻挡层400，位于所述层间介质层200以及所述金属插塞300上；开口500，位于所述刻蚀阻挡层400内；高电阻层600，位于所述开口500内，且填充满所述开口500。
参考图13，在所述高电阻层600以及刻蚀阻挡层400上形成介电层700。
本实施例中，采用化学气相沉积法形成所述介电层700；其他实施例中，还可采用物理气相沉积法或原子层气相沉积法形成所述介电层700。
本实施例中，所述介电层700的材料为氧化硅；其他实施例中，所述介电层700的材料还可为碳化硅、氮氧化硅、氮化硅等。
参考图14，在所述介电层700形成图形化层800，以所述图形化层800为掩膜，刻蚀所述介电层700以及部分所述刻蚀阻挡层400，形成第一开口710、第二开口720以及第三开口730。
所述第一开口710暴露出所述金属插塞300的表面，所述第二开口720以及所述第三开口730暴露出部分所述高电阻层600的表面。
参考图15，去除所述图形化层800。
本实施例中，采用灰化的工艺去除所述图形化层800；其他实施例中，还可采用化学溶液去除所述图形化层800。
参考图16，在所述第一开口710、所述第二开口720以及所述第三开口730内填充第一金属层900。
本实施例中，形成所述第一金属层900后，平坦化所述第一金属层900直至表面平整。
本实施例中，采用选择性生长的方法形成所述第一金属层900；其他实施例中，还可采用化学气相沉积的方法或原子层气相沉积的方法形成所述第一金属层900。
第二实施例
图17至图18是本发明第二实施例中半导体器件形成过程的结构示意图。
本实施例与第一实施例的差别仅仅在于，在所述接触孔内填充金属层之前，去除所述扩散阻挡层，具体参考图17至图18。
从提供基底100到形成扩散阻挡层220的步骤与第一实施例相同，具体参考图6至图8。
参考图17，去除所述扩散阻挡层220。
本实施例中，采用湿法刻蚀法去除所述扩散阻挡层220；其他实施例中，还可采用干法刻蚀法或者湿法清洗去除所述扩散阻挡层220。
参考图18，在所述接触孔210内填充金属层211，形成金属插塞300。
本实施例中，所述金属层211位于所述硅化层230的表面上，由于金属层211和所述硅化层230直接接触，降低了所述金属层211和所述硅化层230之间的接触电阻，从而减少半导体器件在使用过程中出现的发热现象，提高半导体器件的使用质量和使用寿命。
形成金属插塞300之后，至形成高电阻层600的过程与第一实施例中相同，这里不再累赘说明，具体参考图10至图12。
利用上述方法形成的一种半导体器件，包括：基底100；层间介质层200，位于所述基底100上；接触孔210，位于所述层间介质层200内；硅化层230，位于所述基底100上；金属插塞300由金属层211构成；金属层211，位于所述接触孔210内，且位于所述硅化层230上；刻蚀阻挡层400，位于所述层间介质层200以及所述金属插塞300上；开口500，位于所述刻蚀阻挡层400内；高电阻层600，位于所述开口500内，且填充满所述开口500。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底上具有层间介质层；
在所述层间介质层上形成刻蚀阻挡层；
刻蚀所述刻蚀阻挡层至露出所述层间介质层的表面，形成开口；
在所述开口内填充满高电阻层。
2.如权利要求1所述的形成方法，其特征在于，所述高电阻层的填充方法为选择性生长法。
3.如权利要求1所述的形成方法，其特征在于，所述高电阻层的材料为TiN或TaN或TiO2或WN或WSi。
4.如权利要求1所述的形成方法，其特征在于，形成所述开口的方法为干法刻蚀或湿法刻蚀。
5.如权利要求1所述的形成方法，其特征在于，所述刻蚀阻挡层材料包括氮化硅、氮氧化硅或氧化硅中的一种或多种。
6.如权利要求1所述的形成方法，其特征在于，形成所述刻蚀阻挡层的方法包括化学气相沉积法、物理气相沉积法或原子层沉积法中的一种或多种。
7.如权利要求1所述的形成方法，其特征在于，在所述层间介质层上形成刻蚀阻挡层之前，还包括形成金属插塞，形成所述金属插塞的步骤包括：
在所述层间介质层内形成接触孔，所述接触孔的底部暴露出所述基底的表面；
在所述接触孔的底部、侧壁以及所述层间介质层上形成扩散阻挡层；
在所述接触孔内填充金属层，形成金属插塞。
8.如权利要求7所述的形成方法，其特征在于，形成所述金属层的方法包括选择性生长、化学气相沉积法中的一种或多种。
9.如权利要求7所述的形成方法，其特征在于，所述金属层的材料为钨或钴。
10.如权利要求7所述的形成方法，其特征在于，形成所述金属插塞的步骤还包括：在所述接触孔内填充金属层之前，去除所述扩散阻挡层。
11.一种如权利要求1-10任意所述的形成方法形成的半导体器件，其特征在于，包括：
基底；
层间介质层，位于所述基底上；
刻蚀阻挡层，位于所述层间介质层上；
开口，位于所述刻蚀阻挡层内，且底部露出所述层间介质层的表面；
高电阻层，位于所述开口内，且填充满所述开口。
CN201910687103.2A 2019-07-29 2019-07-29 半导体器件及其形成方法 Pending CN112309954A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910687103.2A CN112309954A (zh) 2019-07-29 2019-07-29 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910687103.2A CN112309954A (zh) 2019-07-29 2019-07-29 半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN112309954A true CN112309954A (zh) 2021-02-02

Family

ID=74329998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910687103.2A Pending CN112309954A (zh) 2019-07-29 2019-07-29 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN112309954A (zh)

Similar Documents

Publication Publication Date Title
US6309801B1 (en) Method of manufacturing an electronic device comprising two layers of organic-containing material
TW201539652A (zh) 整合式金屬間隔墊及氣隙互連
TWI791911B (zh) 半導體元件及其形成方法
JP2005340808A (ja) 半導体装置のバリア構造
KR20080033300A (ko) 인터커넥트 컨택트의 건식 에치백
US7087515B2 (en) Method for forming flowable dielectric layer in semiconductor device
TWI796741B (zh) 形成電晶體及接觸插塞的方法及積體電路結構
US7691741B2 (en) Method of forming bit line in semiconductor device
CN104851835B (zh) 金属互连结构及其形成方法
US9224803B2 (en) Formation of a high aspect ratio contact hole
CN112309954A (zh) 半导体器件及其形成方法
JP5178025B2 (ja) 半導体メモリ素子の製造方法
JPH10116904A (ja) 半導体装置の製造方法
JP2005005697A (ja) 半導体装置の製造方法
CN112420595A (zh) 半导体器件及其形成方法
KR100953022B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
US20020119618A1 (en) Method for forming contacts of memory devices using an etch stop layer
KR20080062019A (ko) 반도체 소자의 제조방법
TWI512894B (zh) 金屬內連線結構及其製程
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
CN112397442A (zh) 半导体器件及其形成方法
KR20080055162A (ko) 반도체 소자의 제조방법
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
JP3666560B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination