JP2008023655A - 研磨方法及び研磨パッド - Google Patents

研磨方法及び研磨パッド Download PDF

Info

Publication number
JP2008023655A
JP2008023655A JP2006198895A JP2006198895A JP2008023655A JP 2008023655 A JP2008023655 A JP 2008023655A JP 2006198895 A JP2006198895 A JP 2006198895A JP 2006198895 A JP2006198895 A JP 2006198895A JP 2008023655 A JP2008023655 A JP 2008023655A
Authority
JP
Japan
Prior art keywords
polishing
film
substrate
polishing pad
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006198895A
Other languages
English (en)
Inventor
Shunsuke Doi
俊介 土肥
Hiroyuki Yano
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006198895A priority Critical patent/JP2008023655A/ja
Priority to US11/826,646 priority patent/US20080020683A1/en
Publication of JP2008023655A publication Critical patent/JP2008023655A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/26Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】研磨後のウェハ等の離脱操作を簡易に行い得る研磨パッド及び研磨方法を提供する。
【解決手段】研磨方法は、外周端から内側に向かって研磨面を切り欠いた凹部102が形成された研磨パッド525を用いて、基板300の被研磨面を研磨する研磨工程と、研磨後に基板300を凹部102にかかる位置まで移動させてその位置で研磨パッド525上から離脱させる離脱工程と、を備えた。
【選択図】 図8

Description

本発明は、研磨方法及び研磨パッドに係り、例えば、半導体装置の製造方法の中の過程における銅(Cu)膜やシリコン酸化膜等を研磨する研磨方法及びそれに使用する研磨パッドに関する。
近年、半導体集積回路(LSI)の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はLSIの高速化を達成するために、配線材料を従来のアルミ(Al)合金から低抵抗の銅(Cu)或いはCu合金(以下、まとめてCuと称する。)に代える動きが進んでいる。Cuは、Al合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にCu膜を堆積し、溝内に埋め込まれた部分以外のCu膜を化学機械研磨(CMP)により除去して埋め込み配線を形成する、いわゆるダマシン(damascene)法が主に採用されている。Cu膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数100nm程度の厚さの積層膜を形成することが一般的である。さらに、多層Cu配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール(孔)及び上層配線用のトレンチ(配線溝)を形成した後に、ヴィアホールとトレンチに配線材料となるCuを同時に埋め込み、さらに、上層の不要なCuをCMPにより除去し平坦化することにより埋め込み配線を形成する。
また、最近は層間絶縁膜として比誘電率の低い低誘電率材料膜(low−k膜)を用いることが検討されている。すなわち、比誘電率kが、約4.2のシリコン酸化膜(SiO膜)から比誘電率kが例えば3.5以下のlow−k膜を用いることにより、配線間の寄生容量を低減することが試みられている。そして、low−k膜へのCuの拡散を防止するために、Cu膜とlow−k膜との間には、タンタル(Ta)等のバリアメタル膜を形成することが一般的である。そして、かかるバリアメタル膜も不要な部分をCMPにより除去し平坦化される。また、その他、絶縁膜となるSiO膜等も平坦化のために不要な部分はCMPにより除去されている。
このように、CMP法は、高性能LSI、メモリ等の半導体装置の製造過程の中で広く使用される技術である。CMP法では、略円形の研磨面を持った回転する研磨パッド(研磨布ともいう。)上にウェハの被研磨面を押し付けながら研磨する。ここで、従来では、研磨後のウェハを研磨パッドから離脱させる際には、オーバーハング動作を行うことによってウェハを研磨位置から研磨パッド外周へと移動させ、ウェハの一部が研磨パッドから飛び出している位置で離脱させる。この動作を行う目的は、研磨によってウェハと研磨布の吸着力が増大することから研磨後のウェハの離脱を確実に行うためであるが、反面、研磨位置からの余分な揺動距離をウェハに加える操作が必要となってしまう。
また、研磨パッドからのウェハの離脱に関する技術としては、研磨パッドに貫通孔を開け研磨パッド側からウェハ側に圧縮空気を送り込むといった方法が文献に開示されている(例えば、特許文献1,2参照)。しかしながら、この場合研磨パッドからウェハの離脱を行うための機構が複雑化しており、製造コストの増大、設備投資コストの増大等を招くおそれが生じる。さらに、研磨パッドからのウェハの離脱とは関係なく、スラリを溜めるために研磨パッドに格子状或いは同心円状の底のある溝を設けるという技術が開示されている(例えば、特許文献3参照)ものの、ここではウェハの離脱操作を簡易化する技術を何ら提供するものではない。
特開平11−114810号公報 特開平9−85617号公報 特開2000−755号公報
本発明は、上述した問題点を克服し、研磨後のウェハ等の離脱操作を簡易に行い得る研磨パッド及び研磨方法を提供することを目的とする。
本発明の一態様の研磨方法は、
外周端から内側に向かって研磨面を切り欠いた切り欠き部が形成された研磨パッドを用いて、試料の被研磨面を研磨する研磨工程と、
研磨後に前記試料を前記切り欠き部にかかる位置で前記研磨パッド上から離脱させる離脱工程と、
を備えたことを特徴とする。
また、本発明の一態様の研磨パッドは、
試料を研磨する研磨面と、
前記研磨面の外周端から内側に向かって前記研磨面から前記研磨面の裏面まで貫通した複数の切り欠き部が形成された外周部側面と、
を備えたことを特徴とする。
本発明の一態様によれば、研磨後のウェハ等の離脱操作を簡易に行うことができる。
実施の形態1.
以下、図面を用いて、実施の形態1について説明する。
図1は、実施の形態1における研磨方法の要部を表すフローチャートである。
図1において、本実施の形態では、基板を研磨する研磨工程(S102)、基板を離脱位置まで移動させる移動工程(S104)、基板を離脱させる離脱工程(S106)という一連の工程を実施する。
図2は、実施の形態1における研磨前の半導体装置の断面構成の一例を示す図である。
実施の形態1では、一例として、Cu膜を研磨してダマシン配線を形成する場合について説明する。
図2に示すように、基板200上には、下地膜形成工程として、CVD法によって、例えば、膜厚50nmの炭化シリコン(SiC)膜の薄膜を堆積し、下地絶縁膜となるSiC膜212を形成する。ここでは、CVD法によって成膜しているが、その他の方法を用いても構わない。ここで、基板200として、例えば、直径300ミリのシリコンウェハを用いる。また、基板200表面には、図示していないが、デバイス部分やプラグ層が形成されていても構わない。或いは配線層等その他の層が形成されていても構わない。
そして、low−k膜形成工程として、基板200の上に形成されたSiC膜212の上に多孔質の低誘電率絶縁材料を用いたlow−k膜220の薄膜を例えば200nmの厚さで形成する。low−k膜220を形成することで、比誘電率kが3.5よりも低い層間絶縁膜を得ることができる。ここでは、一例として、比誘電率が2.5未満の低誘電率絶縁材料となるポリメチルシロキサンを用いたLKD(Low−K Dielectric material:JSR製)を用いてlow−k膜220を形成する。low−k膜220の材料としては、ポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるlow−k膜220の材料では、比誘電率が2.5未満の低誘電率を得ることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するSOD(spin on dielectic coating)法を用いることができる。例えば、スピナーで成膜し、このウェハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。low−k材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。
そして、キャップ膜形成工程として、low−k膜220上にCVD法によってキャップ絶縁膜としてSiOCを例えば膜厚50nm堆積することで、SiOC膜222の薄膜を形成する。SiOC膜222を形成することで、直接リソグラフィーを行うことが困難なlow−k膜220を保護し、low−k膜220にパターンを形成することができる。キャップ絶縁膜の材料として、SiOCの他に、TEOS(テトラエトキシシラン)、SiC、炭水化シリコン(SiCH)、炭窒化シリコン(SiCN)、SiOCH、およびシラン(SiH)からなる群から選択される少なくとも一種の比誘電率2.5以上の絶縁材料を用いて形成しても構わない。ここでは、CVD法によって成膜しているが、その他の方法を用いても構わない。
次に、開口部形成工程として、リソグラフィー工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部をSiOC膜222とlow−k膜220と下地SiC膜212内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てSiOC膜222の上にレジスト膜が形成された基板200に対し、露出したSiOC膜222とその下層に位置するlow−k膜220を、下地SiC膜212をエッチングストッパとして異方性エッチング法により除去し、その後、下地SiC膜212をエッチングして開口部を形成すればよい。異方性エッチング法を用いることで、基板200の表面に対し、略垂直に開口部を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部を形成すればよい。
そして、バリアメタル膜形成工程として、開口部形成工程により形成された配線用或いはコンタクト/ビア用の溝となる開口部及びSiOC膜222表面にバリアメタル材料を用いたバリアメタル膜240を形成する。物理気相成長法(physical vapor deposition:PVD)法の1つであるスパッタ法を用いるスパッタリング装置内でタンタル(Ta)の薄膜を例えば膜厚5nm堆積し、バリアメタル膜240を形成する。バリアメタル材料の堆積方法としては、PVD法に限らず、原子層気相成長(atomic layer deposition:ALD法、あるいは、atomic layer chemical vapor deposition:ALCVD法)やCVD法などを用いることができる。PVD法を用いる場合より被覆率を良くすることができる。また、バリアメタル膜の材料としては、Taの他、窒化タンタル(TaN)、チタン(Ti)、タングステン(W)、窒化チタン(TiN)、窒化タングステン(WN)もしくはTaとTaN等これらを組合せて用いた積層膜であっても構わない。
そして、シード膜形成工程として、スパッタ等の物理気相成長(PVD)法により、次の工程である電解めっき工程のカソード極となるCu薄膜をシード膜としてバリアメタル膜240が形成された開口部内壁及び基板表面に堆積(形成)させる。ここでは、シード膜を例えば膜厚50nm堆積させる。
そして、めっき工程として、シード膜をカソード極として、電解めっき等の電気化学成長法によりCu膜260の薄膜を開口部及び基板表面に堆積させる。ここでは、例えば膜厚800nmのCu膜260を堆積させ、堆積させた後にアニール処理を例えば250℃の温度で30分間行なう。以上のような半導体装置の製造プロセスを経て、研磨処理される図2に示すような試料を作成しておく。
図3は、実施の形態1における研磨後の半導体装置の断面構成の一例を示す図である。
図1におけるS102に示す研磨工程として、CMP法によって、基板200の表面を研磨して、開口部以外にSiOC膜222の表面に堆積された導電部としての配線層となるシード膜を含むCu膜260及びバリアメタル膜240を研磨除去することにより、平坦化し、図3に表したようなCu配線となる埋め込み構造を形成する。
図4は、CMP装置の構成を示す概念図である。
図5は、図4のCMP装置を上面から見た場合のCMP装置の動作を説明するための概念図である。
図4において、研磨装置の一例となるロータリ型のCMP装置では、ターンテーブル520上に配置された研磨パッド(研磨布)525上に、被研磨面を下に向けて基板300をトップリング510が保持する。そして、図示していない供給ノズルから供給される純水にて研磨パッド525上を流したのち、供給ノズル530からスラリ等の研磨液540を供給する。研磨液540を用いた研磨工程が終了後、研磨パッド525上の研磨液540を図示していない供給ノズルから供給される純水にて流し、置換する。図5に示すように、トップリング510を回転することで基板300を回転させ、ターンテーブル520も回転させる。ターンテーブル520の回転に伴って研磨パッド525も回転し、研磨パッド525の回転方向先に位置する基板300の手前(図5の540に示す位置)に研磨液540を供給することで、研磨液540が基板300面内に供給される。ここでは、研磨パッド525として、外周部に外周端から内側に向かって切り欠き部(切り込み部)となる凹部102が切り込まれた研磨パッドを用いる。
図6は、図4に示すCMP装置の断面構成を示す概念図である。
研磨パッド525が貼付されたターンテーブル520を例えば100min−1(rpm)で回転させつつ、基板300を保持したトップリング510により基板300を研磨パッド525に例えば1.96×10Pa(200gf/cm)の研磨荷重Pで当接させた。トップリング510の回転数は例えば105min−1(rpm)とし、研磨パッド525上には、供給ノズル530から0.2L/min(200cc/min)の流量で研磨液540を供給した。研磨パッド525としては例えばIC1000(RODEL社)を用いる。
上述した説明では、Cu膜260を研磨する場合について説明したが、例えば、酸化膜を研磨する場合、以下の条件で研磨するようにすればよい。使用するスラリはDLS−2(日立化成製)、これに加える分散剤としてはTK−75(花王製)を用いる。研磨装置はFREX(荏原製作所製)を用いる。この場合の研磨条件として例えば、研磨荷重(DF):3.92×10Pa(400gf/cm)、トップリング(TR)回転数:107min−1(rpm)、ターンテーブル(TT)回転数:100min−1(rpm)、スラリ流量:0.19L/min(190cc/min)、分散剤流量:0.007L/min(7.0cc/min)で行なう。研磨パッド525としては例えばIC1000(RODEL社)を用いる。この条件下で300秒間研磨を行なう。
図7は、実施の形態1における研磨パッドの一例を示す図である。
図7において、研磨パッド525には、試料となる基板面を研磨する略円状の研磨面10の外周端から内側に向かって研磨面10を切り欠いた切り欠き部となる凹部102が外周部側面20に形成されている。凹部102は、実際に基板を研磨する研磨領域110の外側に形成される。そして、規則的に所定のピッチPtで凹部102と所定の幅Wの凸部104を繰り返すように複数の凹部102が形成されている。また、ここでは、凹部102が研磨面から研磨面の裏面まで貫通した構造となっている。
次に、図1におけるS104に示す移動工程として、研磨後に研磨位置から試料となる基板300を凹部102にかかる位置まで研磨面上をスライドさせながら移動させる。
図8は、実施の形態1における基板の移動の様子を従来と比較しながら説明するための図である。
従来は、図8(a)に示すように、基板300の一部(はみ出し部分)が研磨パッド625の外周端より外側にはみ出すまで移動させていた。研磨工程により生じた基板300と研磨パッド625との吸着力を低減させるためには基板300の被研磨面の一部を外気に晒し、吸着している面積を減らす必要があるが、このように、従来のパッドでは、研磨パッド625の外周端より外側にはみ出すまで移動させないと基板300の被研磨面を外気に晒すことができなかった。これに対して、実施の形態1では、図8(b)に示すように、基板300を研磨位置から凹部102にかかる位置まで移動させれば、凹部102と重なった面積分は外気に晒され、その分の吸着力を低減させることができる。すなわち、研磨パッド625の外周端より内側の位置に移動させるので、従来に比べ、移動距離を短くすることができ、基板300の研磨パッド525からの離脱操作を簡易化できる。またその分、研磨パッド525上をスライドさせることにより生じるダスト付着やスクラッチ発生を低減させることができる。
図9は、実施の形態1における基板の移動後の位置での断面を従来と比較しながら説明するための図である。
従来のように、基板300を研磨パッド625の外周端より外側にはみ出すまで移動させた場合、図9(a)に示すように、基板300のはみ出た部分はトップリング510からの研磨荷重Pを下側から(荷重方向の反対側から)支える研磨パッド625が存在していない。そのため、Q位置(図9では点で示しているが、研磨パッド625の外周端の軌跡に沿った線)を支点としてたわみが生じる。その結果、基板300の押圧バランスがくずれ、点(或いは線)Qにかかる荷重が大きくなる。これに対して、実施の形態1では、図9(b)に示すように、基板300の一部が凹部102にかかった(上方から見た場合に重なった)場合でも凸部104が基板300を支えるためたわみが生じにくい。
そして、図1におけるS106に示す離脱工程として、基板300を凹部102にかかる位置まで移動させることで研磨パッド525との接触面積が小さくなった基板300をその位置で研磨パッド525上から上方に離脱させる。
上述したように研磨後の移動動作時には、基板300端と研磨パッド525端が接する位置近くまで揺動させた位置において基板300の離脱を行う。このようにして研磨した基板表面の欠陥検査を行い、欠陥(defect)数及び欠陥分布を調べた。欠陥検査装置としてはKLA−Tencor製のものを使用した。
図10は、実施の形態1における基板に付着するダストの様子を従来と比較しながら説明するための図である。
従来の研磨の場合、研磨後の欠陥分布は均一なものではなく、偏りが生じている。これはオーバーハング時に基板300が研磨パッド625端に接触し、基板300に対して不均一な荷重が加わるためである。すなわち、従来のように研磨パッド625の外周端より外側にはみ出した位置まで移動させてから離脱させると、図10(a)に示すように、Qで示した位置にあたる領域に多くのダスト101が集中して付着する。
これに対し、実施の形態1の研磨パッド525では、基板300を研磨パッド525内にて離脱させるので研磨パッド525端が基板300に接触することはなく、凹部102(溝加工部)により基板300と研磨パッド525の接触面積を減少させることができるので基板300の離脱を確実に行うことが可能である。すなわち、実施の形態1のように外周端より外側にはみ出さないようにして、代わりに凹部102にかかる位置まで移動させてから離脱させると、図10(a)に示すように、ダスト101が集中して付着する領域を無くす或いは低減させることができる。
図11は、実施の形態1における研磨パッド外周部の一例を示す図である。
図7に示した凹部102の形状は、図11に示す凹部102aと凸部104aのように研磨面側から見た場合に、凹部102aが外周端から内側に直線で切り込まれて、切り込み底も直線で形成された形状としている。但し、これに限るものではない。
図12は、実施の形態1における研磨パッド外周部の他の一例を示す図である。
図12に示す凹部102bと凸部104bのように研磨面側から見た場合に、凹部102bが外周端から内側に直線で切り込まれて、切り込み底が半円形或いは緩やかな曲線で形成された形状としても好適である。
図13は、実施の形態1における研磨パッド外周部の他の一例を示す図である。
図13に示す凹部102cと凸部104cのように研磨面側から見た場合に、凹部102cが外周端から内側に半円形或いは緩やかな曲線で切り込まれて形成された形状としても好適である。
図14は、実施の形態1における研磨パッド外周部の断面構造の一例を示す図である。
図7に示した凹部102の形状は、図14に示すように、研磨面から裏面まで貫通した形状としている。貫通させておくことで、スラリ等の研磨液が流れ込んできても研磨液を外部に排出して基板面を外気に触れさせることができる。基板面を外気に触れさせることで研磨パッド525に張り付いた基板を離脱させやすくすることができる。但し、これに限るものではない。
図15は、実施の形態1における研磨パッド外周部の断面構造の他の一例を示す図である。
凹部102の形状は、図15に示すように、研磨面から裏面に向かった途中まで開口した底のある溝形状としてもよい。図14に示す形状に比べてスラリ等の影響を受けやすいものの、この形状でも基板面を外気に触れさせることは可能である。
図16は、実施の形態1における研磨パッド外周部の断面構造の他の一例を示す図である。
研磨面と凹部102内の側面との角部は、図16に示すようにR状の曲面に形成しても好適である。R状に加工しておくことで、直角に加工される場合に比べ、押圧された基板300が移動してきた時の角部での荷重集中を低減させることができる。
図17は、実施の形態1における研磨パッド外周部の断面構造の他の一例を示す図である。
或いは、研磨面と凹部102内の側面との角部は、図17に示すように平面に形成しても好適である。平面の面取り加工を施しておくことで、直角に加工される場合に比べ、押圧された基板300が移動してきた時の角部での荷重集中を低減させることができる。
ここで、図7に示した凸部104の幅Wは、基板300との接触面積を下げるためにもできるだけ狭いほうが望ましい。基板300が凹部102と重なった場合に、基板300がたわまない程度に支えられる幅W及びピッチPtであればよい。また、基板300を離脱位置まで移動させてきたときに常に基板300がいずれかの凹部102と重なるように凹部102を配置することが望ましい。
また、図7で示した切り込み深さdは、基板300を研磨している場合に、基板にかからないような深さであればよい。すなわち、研磨領域110に入らないような深さであればよい。例えば、直径が300mmのシリコンウェハを直径が743mmの研磨パッドで研磨する場合に、26.5mm以内であればよい。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、切り欠き部となる凹部102が複数配置されていたが、1つでも構成することができる。かかる場合には、ターンテーブル520の回転と基板300の離脱のための移動とを同期させて、丁度凹部102に基板300が重なったときに離脱させればよい。
また、ターンテーブル520の回転を止めて凹部102に基板300を合わせてもよい。但し、かかる場合でも吸着力を緩和させるためにトップリング510は回転させたままの方が望ましい。
また、切り欠き部となる凹部102を複数配置する場合に、所定のピッチで規則的に配置する方が基板との接触が均一となり望ましいが、所定のピッチで規則的に配置しないでランダムな間隔で配置することもできる。
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての研磨方法及び研磨パッド及び半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィープロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
実施の形態1における研磨方法の要部を表すフローチャートである。 実施の形態1における研磨前の半導体装置の断面構成の一例を示す図である。 実施の形態1における研磨後の半導体装置の断面構成の一例を示す図である。 CMP装置の構成を示す概念図である。 図4のCMP装置を上面から見た場合のCMP装置の動作を説明するための概念図である。 図4に示すCMP装置の断面構成を示す概念図である。 実施の形態1における研磨パッドの一例を示す図である。 実施の形態1における基板の移動の様子を従来と比較しながら説明するための図である。 実施の形態1における基板の移動後の位置での断面を従来と比較しながら説明するための図である。 実施の形態1における基板に付着するダストの様子を従来と比較しながら説明するための図である。 実施の形態1における研磨パッド外周部の一例を示す図である。 実施の形態1における研磨パッド外周部の他の一例を示す図である。 実施の形態1における研磨パッド外周部の他の一例を示す図である。 実施の形態1における研磨パッド外周部の断面構造の一例を示す図である。 実施の形態1における研磨パッド外周部の断面構造の他の一例を示す図である。 実施の形態1における研磨パッド外周部の断面構造の他の一例を示す図である。 実施の形態1における研磨パッド外周部の断面構造の他の一例を示す図である。
符号の説明
10 研磨面
20 外周部側面
102 凹部
104 凸部
110 研磨領域
200,300 基板
260 Cu膜
520 ターンテーブル
525 研磨パッド

Claims (5)

  1. 外周端から内側に向かって研磨面を切り欠いた切り欠き部が形成された研磨パッドを用いて、試料の被研磨面を研磨する研磨工程と、
    研磨後に前記試料を前記切り欠き部にかかる位置で前記研磨パッド上から離脱させる離脱工程と、
    を備えたことを特徴とする研磨方法。
  2. 前記切り欠き部にかからない位置で前記試料の被研磨面を研磨することを特徴とする請求項1記載の研磨方法。
  3. 複数の前記切り欠き部が前記研磨パッドの研磨面外周部に規則的に形成された前記研磨パッドを用いることを特徴とする請求項1記載の研磨方法。
  4. 前記研磨パッドの研磨面外周端よりも外側までは前記試料を移動させずに前記試料を前記研磨パッドから離脱させることを特徴とする請求項1記載の研磨方法。
  5. 試料を研磨する研磨面と、
    前記研磨面の外周端から内側に向かって前記研磨面から前記研磨面の裏面まで貫通した複数の切り欠き部が形成された外周部側面と、
    を備えたことを特徴とする研磨パッド。
JP2006198895A 2006-07-21 2006-07-21 研磨方法及び研磨パッド Pending JP2008023655A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006198895A JP2008023655A (ja) 2006-07-21 2006-07-21 研磨方法及び研磨パッド
US11/826,646 US20080020683A1 (en) 2006-07-21 2007-07-17 Polishing method and polishing pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006198895A JP2008023655A (ja) 2006-07-21 2006-07-21 研磨方法及び研磨パッド

Publications (1)

Publication Number Publication Date
JP2008023655A true JP2008023655A (ja) 2008-02-07

Family

ID=38972029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006198895A Pending JP2008023655A (ja) 2006-07-21 2006-07-21 研磨方法及び研磨パッド

Country Status (2)

Country Link
US (1) US20080020683A1 (ja)
JP (1) JP2008023655A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012086129A1 (ja) * 2010-12-22 2012-06-28 信越半導体株式会社 研磨方法、研磨装置及び研磨布

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009051007B4 (de) * 2009-10-28 2011-12-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
TWI797501B (zh) 2019-11-22 2023-04-01 美商應用材料股份有限公司 在拋光墊中使用溝槽的晶圓邊緣不對稱校正

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335600A (ja) * 2003-05-02 2004-11-25 Ebara Corp ポリッシング装置及びポリッシング方法
JP2006147731A (ja) * 2004-11-17 2006-06-08 Komatsu Electronic Metals Co Ltd 研磨クロス,ウェーハ研磨装置及びウェーハ製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3186135A (en) * 1962-04-04 1965-06-01 Carborundum Co Abrasive disc
US5234867A (en) * 1992-05-27 1993-08-10 Micron Technology, Inc. Method for planarizing semiconductor wafers with a non-circular polishing pad
US5177908A (en) * 1990-01-22 1993-01-12 Micron Technology, Inc. Polishing pad
US6443809B1 (en) * 1999-11-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Polishing apparatus and method for forming an integrated circuit
JP2001225261A (ja) * 2000-02-16 2001-08-21 Ebara Corp ポリッシング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335600A (ja) * 2003-05-02 2004-11-25 Ebara Corp ポリッシング装置及びポリッシング方法
JP2006147731A (ja) * 2004-11-17 2006-06-08 Komatsu Electronic Metals Co Ltd 研磨クロス,ウェーハ研磨装置及びウェーハ製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012086129A1 (ja) * 2010-12-22 2012-06-28 信越半導体株式会社 研磨方法、研磨装置及び研磨布

Also Published As

Publication number Publication date
US20080020683A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
JP5651168B2 (ja) 半導体構造体及びその形成方法
US8232196B2 (en) Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration
US8778802B2 (en) Polishing method and method for fabricating semiconductor device
CN1925151A (zh) 半导体结构及其制造方法
US20080251929A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
JP4987254B2 (ja) 半導体装置の製造方法
JP4864402B2 (ja) 半導体装置の製造方法
JP5014356B2 (ja) 半導体装置の製造方法
US20050266679A1 (en) Barrier structure for semiconductor devices
JP2008023655A (ja) 研磨方法及び研磨パッド
US8286344B2 (en) Method for fabricating semiconductor device
US20140054782A1 (en) Method for fabricating semiconductor device and semiconductor device
JP2006140240A (ja) 研磨パッド、研磨装置及び半導体装置の製造方法
JP2008071980A (ja) 半導体装置の製造方法
TW200945491A (en) Method for fabricating a semiconductor device
JP2010165760A (ja) 半導体装置及び半導体装置の製造方法
JP2006156519A (ja) 半導体装置の製造方法
US7273824B2 (en) Semiconductor structure and fabrication therefor
JP2009246228A (ja) 研磨方法及び半導体装置の製造方法
JP2006120664A (ja) 半導体装置の製造方法
JP2006049534A (ja) 半導体装置の製造方法及び半導体装置
JP4499487B2 (ja) 半導体装置の製造方法
JP3654884B2 (ja) 配線構造の形成方法
JP2006024810A (ja) 半導体装置の製造方法、半導体装置、露光マスクおよび露光装置
JP2006147603A (ja) 研磨パッド、研磨装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329