JP2012160683A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012160683A
JP2012160683A JP2011021372A JP2011021372A JP2012160683A JP 2012160683 A JP2012160683 A JP 2012160683A JP 2011021372 A JP2011021372 A JP 2011021372A JP 2011021372 A JP2011021372 A JP 2011021372A JP 2012160683 A JP2012160683 A JP 2012160683A
Authority
JP
Japan
Prior art keywords
film
wiring
polishing
cleaning
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011021372A
Other languages
English (en)
Inventor
Masaru Nozue
勝 野末
Hiroshi Oshita
博史 大下
Hiroyuki Masuda
博之 増田
Hiroki Takewaka
博基 竹若
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011021372A priority Critical patent/JP2012160683A/ja
Priority to US13/364,749 priority patent/US20120202344A1/en
Priority to CN201210027513.2A priority patent/CN102629557A/zh
Publication of JP2012160683A publication Critical patent/JP2012160683A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】Ｃｕ配線の腐食を防止して、半導体装置の製造歩留まりを向上させることのできる技術を提供する。
【解決手段】配線溝の内部以外の余分なＣｕ膜を研磨スラリーを用いたＣＭＰにより除去する工程と、配線溝の内部以外の余分なバリアメタル膜を防食剤が添加された研磨スラリーを用いたＣＭＰにより除去する工程と、Ｃｕ膜の表面およびバリアメタル膜の表面を純水を用いたＣＭＰにより研磨する工程と、防食剤を塗布することなくまたは薬液洗浄することなく、半導体基板を純水洗浄する工程と、防食剤を塗布することなく、半導体基板を薬液洗浄する工程とを順次有する。
【選択図】図６

Description

本発明は、半導体装置の製造技術に関し、特に、化学的機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法を用いたメタル配線の製造に適用して有効な技術に関するものである。
例えば特開２００９−２３８８９６号公報（特許文献１）には、Ｃｕ−ＣＭＰ工程において、ウエハの自転速度を洗浄液体の厚さがほぼ均一となる程度に低速としたポストＣＭＰ洗浄を採用することにより、ウエハのデバイス面上における溶存酸素濃度を均一として埋め込み配線の腐食を抑える技術が開示されている。
また、特開平８−６４５９４号公報（特許文献２）には、金属膜を研磨して配線を形成する際に、ＢＴＡ成分を混入した砥粒液を用いることにより、腐食の発生よりも速く、表出した新しい金属膜の表面に防食性皮膜を形成して、配線の表面の腐食を防止する技術が開示されている。
また、特許第３１１１９７９号公報（特許文献３）には、銅を研磨処理した後の洗浄工程において、アルカリまたは水素還元雰囲気の１段目粒子除去処理と、酸雰囲気の２段目処理とを組み合わせて行うことにより、銅配線部分のエッチングおよび銅による汚染をともに防止する技術が開示されている。
また、特開２００２−９３７６０号公報（特許文献４）には、銅をＣＭＰ装置で研磨した後に、ウエハに対して腐食防止剤が含まれた溶液を提供して、少なくとも研磨された銅の表面を溶液でウェッティングされた状態で維持することにより、銅の腐食を防止する技術が開示されている。
また、特開２００７−４３１８３号公報（特許文献５）には、第１研磨プラテン上の第１研磨パッド上において、ウエハの第１主面に対して、研磨スラリーを用いて銅を除去するための化学機械研磨を施した後、第２研磨プラテン上の第２研磨パッド上に銅の防食剤を含む薬液を供給して、ウエハの第１主面に対して研磨を施すことにより、銅の腐食を防止する技術が開示されている。
特開２００９−２３８８９６号公報 特開平８−６４５９４号公報 特許第３１１１９７９号公報 特開２００２−９３７６０号公報 特開２００７−４３１８３号公報
半導体装置の高集積化に伴う配線遅延を抑制するために、配線抵抗および配線容量の低減が図られている。配線抵抗に関しては、設計技術による対応、および銅（Ｃｕ）膜を主導体とした配線（以下、Ｃｕ配線と言う）の採用等が検討されている。Ｃｕ配線の形成には、絶縁膜に形成された溝の内部を含む基板上にバリアメタル膜およびＣｕ膜を順次堆積した後、ＣＭＰ法を用いて溝以外の領域の余分なバリアメタル膜およびＣｕ膜を除去することにより、溝の内部にＣｕ配線を形成する方法、いわゆるダマシン（Damascene）法が用いられている。また、配線容量に関しては、比誘電率が２〜３程度と相対的に低い低誘電率材料の採用等が検討されている。
本発明者らは、ダマシン法を用いたＣｕ配線の製造方法について検討している。しかしながら、Ｃｕ配線の製造方法については、以下に説明する種々の技術的課題が存在する。
微細化が進んだ半導体デバイスでは、ＣＭＰ法により形成されたＣｕ配線、特に線幅が７０ｎｍ以下のＣｕ配線において、その表面の局部腐食（孔食）または断線等が生じることが本発明者らによって確認された。これらの現象は、線幅が７５ｎｍ以上のＣｕ配線では生じなかった。
そこで、本発明者らは、線幅が７０ｎｍ以下のＣｕ配線で生じる腐食の原因について検討した。その結果、バリアメタル膜の研磨において使用される研磨スラリーに添加された防食剤がＣｕ膜の表面に残り、その後、ウエハに対して施される洗浄工程において、そのＣｕ膜の表面に残った防食剤が薬液洗浄に用いる薬液と接触することにより、局所的にＣｕ配線がエッチングされることを本発明者らは見出した。バリアメタル膜はＣｕ膜の下層に形成される導体膜であり、Ｃｕ膜の拡散を防止する保護膜としての機能を有している。
すなわち、ダマシン法における洗浄工程では、一般にウエハ上に堆積した金属膜（バリアメタル膜およびＣｕ膜）を研磨した後に、ウエハに対して、異物または被研磨物であるＣｕ酸化物を除去する薬液洗浄と、それに続く仕上げ洗浄とが行われる。薬液洗浄では酸性または弱アルカリ性などの薬液が用いられ、仕上げ洗浄では純水（De-Ionized Water：ＤＩＷ）が用いられる。
しかし、図１４に示すように、研磨によって絶縁膜の上面に比べてＣｕ配線を構成するＣｕ膜の上面が窪むと、Ｃｕ配線の線幅が７０ｎｍ以下の細幅配線部において、この窪んだ部分に入り込んだ防食剤が除去できずに残渣物として残ることがある。Ｃｕ配線の表面に防食剤が残った状態で、薬液洗浄を行うと、Ｃｕ配線の露出した部分が濃淡電池効果（特開２００９−２３８８９６号公報（特許文献１）参照）により、選択的にエッチングされてしまう。上記防食剤は、バリアメタル膜の研磨中にＣｕ膜の表面の腐食を抑制するために研磨スラリーに添加されるものである。防食剤とＣｕとの錯体からなる疎水性の膜がＣｕ膜の表面に形成されることによって、Ｃｕ膜を保護することができる。防食剤としては、例えばベンゾトリアゾール（Benzotlyazole：ＢＴＡ）またはアデニン系防食剤などがある。
ここで、濃淡電池とは、図１５に示すように、例えばＣｕ配線の露出部（防食剤に覆われずに、Ｃｕ配線の表面が露出した部分）が少なくとも２箇所あり、薬液に含まれる溶存酸素が不均一に分布して、一方の露出部が浸漬する溶存酸素濃度と他方の露出部が浸漬する溶存酸素濃度とが互いに異なるときに形成される電池である。一方の露出部と他方の露出部とは、Ｃｕ配線により短絡されているので、一方の露出部からＣｕイオンが溶出し（アノード）、他方の露出部にはＣｕイオンが析出する（カソード）。
Ｃｕ配線のエッチングを防ぐ一つの手段として、薬液にＣｕ配線の表面が接触する前に、Ｃｕ配線の表面に残った防食剤を水研磨（水を用いた研磨であり、研磨スラリーは用いない）により完全に除去する方法が考えられる。しかし、Ｃｕ配線の表面に残留した防食剤を完全に除去するために水研磨の時間を長くすると、研磨パッドの表面の凹凸または溝に残留している研磨スラリー、および擦れによるチャージアップにより、逆にＣｕ配線の腐食を発生させることになる。また、タクトタイムが長くなり、生産性が低下する。
また、Ｃｕ配線のエッチングを防ぐ他の手段として、例えば前述の特開２００２−９３７６０号公報（特許文献４）に記載されているように、研磨後に、防食剤をウエハの全面に塗布してＣｕ配線の局所的に露出した部分を覆うことにより、Ｃｕ配線の腐食を防ぐ方法が考えられる。しかし、その後に行われるスクラブ洗浄において、防食剤が徐々に除去されるため、Ｃｕ配線の局所的な露出は避けられず、Ｃｕ配線の腐食は生じると考えられる。また、防食剤の使用量が増えるので、防食剤自体および廃液に要するコストが増加する。
また、前述の特許第３１１１９７９号公報（特許文献３）に記載されているように、研磨後に、アルカリまたは水素還元雰囲気で洗浄することにより、Ｃｕ配線の腐食を防止することができる。しかし、この方法であっても、Ｃｕ配線に局所的に露出した部分がある場合は、Ｃｕ配線の表面を覆う液体の溶存酸素濃度または電解イオン濃度が複数の場所によって互いに異なると、濃淡電池効果によりＣｕ配線の腐食が発生する懸念がある。
本発明の目的は、Ｃｕ配線の腐食を防止して、半導体装置の製造歩留まりを向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
この実施の形態は、半導体基板の主面上の絶縁膜に形成された配線溝の内部にＣｕ膜を主導体とする配線を形成する製造工程において、配線溝の内部以外の余分なＣｕ膜を研磨スラリーを用いたＣＭＰにより除去する工程と、配線溝の内部以外の余分なバリアメタル膜を防食剤が添加された研磨スラリーを用いたＣＭＰにより除去する工程と、Ｃｕ膜およびバリアメタル膜のそれぞれの表面を純水を用いたＣＭＰにより研磨する工程と、防食剤を塗布することなくおよび薬液洗浄することなく、半導体基板を純水洗浄する工程と、防食剤を塗布することなく、半導体基板を薬液洗浄する工程と、を順次有するものである。
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
Ｃｕ配線の腐食を防止して、半導体装置の製造歩留まりを向上させることができる。
本発明の一実施の形態による半導体装置の製造方法を説明する製造工程中の半導体装置の要部断面図である。 図１に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図２に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図３に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 本発明の一実施の形態による枚葉式のＣＭＰ装置を示す概略上面図である。 本発明の一実施の形態によるＣＭＰ工程の流れの一例を示す工程図である。 本発明の一実施の形態による枚葉式のＣＭＰ装置に備わる研磨部の研磨プラテン周辺を示す概略斜視図である。 本発明の一実施の形態による枚葉式のＣＭＰ装置に備わる洗浄部の両面洗浄ユニット（ロールブラシ洗浄領域）の周辺を示す概略斜視図である。 本発明の一実施の形態による枚葉式のＣＭＰ装置に備わる洗浄部の片面洗浄ユニット（ペンブラシ洗浄領域）の周辺を示す概略斜視図である。 （ａ）および（ｂ）は、それぞれＣＭＰ工程において純水洗浄を行わない場合の配線および純水洗浄を行った場合の配線を拡大して示す要部断面図である。 図４に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図１１に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図１２に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 本発明者らによって検討されたＣｕ配線の表面に残る防食剤を説明するＣｕ配線の概略断面図である。 本発明者らによって検討されたＣｕ配線で発生する濃淡電池効果を説明するＣｕ配線の概略断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態においては、電界効果トランジスタを代表するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳＦＥＴをｎＭＩＳと略す。また、以下の実施の形態において、ウエハと言うときは、Ｓｉ（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
本発明の実施の形態による半導体装置の製造方法を図１〜図１３を用いて説明する。半導体装置には、電界効果トランジスタ、抵抗素子、容量素子等の種々の半導体素子が形成されるが、本実施の形態では、ＣＭＩＳ（Complementary Metal Insulator Oxide Semiconductor）デバイスを例示する。図１〜図４および図１１〜図１３は半導体装置の要部断面図、図５は枚葉式のＣＭＰ装置を示す概略上面図、図６はＣＭＰ工程の流れの一例を示す工程図、図７は枚葉式のＣＭＰ装置に備わる研磨部の研磨プラテン周辺を示す概略斜視図、図８は枚葉式のＣＭＰ装置に備わる洗浄部の両面洗浄ユニット（ロールブラシ洗浄領域）の周辺を示す概略斜視図、図９は枚葉式のＣＭＰ装置に備わる洗浄部の片面洗浄ユニット（ペンブラシ洗浄領域）の周辺を示す概略斜視図、図１０（ａ）および（ｂ）はそれぞれＣＭＰ工程において純水洗浄を行わない場合の配線および純水洗浄を行った場合の配線を拡大して示す要部断面図である。
まず、図１に示すように、例えば単結晶シリコンからなる半導体基板（ウエハと称する平面略円形状の半導体の薄板）１を用意する。次に、半導体基板１の主面の素子分離領域に絶縁膜からなる分離部２を形成する。続いて、ｎＭＩＳが形成される領域（ｎＭＩＳ形成領域）の半導体基板１にｐ型の導電性を示す不純物をイオン注入してｐ型ウェル３を形成し、同様に、ｐＭＩＳが形成される領域（ｐＭＩＳ形成領域）の半導体基板１にｎ型の導電性を示す不純物をイオン注入してｎ型ウェル４を形成する。
次に、半導体基板１の主面（ｐ型ウェル３およびｎ型ウェル４のそれぞれの表面）にゲート絶縁膜５を形成する。続いて、ｎＭＩＳ形成領域のゲート絶縁膜５上にｎＭＩＳのゲート電極６ｎを形成し、同様に、ｐＭＩＳ形成領域のゲート絶縁膜５上にｐＭＩＳのゲート電極６ｐを形成する。
次に、ｎＭＩＳのゲート電極６ｎおよびｐＭＩＳのゲート電極６ｐのそれぞれの側壁にサイドウォール７を形成する。続いて、ｎＭＩＳのゲート電極６ｎの両側のｐ型ウェル３にｎ型の導電性を示す不純物をイオン注入し、ｎＭＩＳのソース・ドレインとして機能するｎ型半導体領域８をゲート電極６ｎおよびサイドウォール７に対して自己整合的に形成する。同様に、ｐＭＩＳのゲート電極６ｐの両側のｎ型ウェル４にｐ型の導電性を示す不純物をイオン注入し、ｐＭＩＳのソース・ドレインとして機能するｐ型半導体領域９をゲート電極６ｐおよびサイドウォール７に対して自己整合的に形成する。
次に、図２に示すように、半導体基板１の主面上に絶縁膜１０を形成した後、レジストパターンをマスクとしたドライエッチングにより絶縁膜１０を加工して接続孔１１を形成する。この接続孔１１はｎ型半導体領域８上またはｐ型半導体領域９上などの必要部分に形成する。続いて、接続孔１１の内部に、例えばタングステン（Ｗ）膜を主導体とするプラグ１２を形成する。
次に、半導体基板１の主面上にストッパ絶縁膜１３および配線形成用の絶縁膜１４を順次形成する。ストッパ絶縁膜１３は絶縁膜１４への溝加工の際にエッチングストッパとなる膜であり、絶縁膜１４に対してエッチング選択比を有する材料を用いる。ストッパ絶縁膜１３は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により形成される窒化シリコン膜とし、絶縁膜１４は、例えばプラズマＣＶＤ法により形成される酸化シリコン膜とすることができる。なお、ストッパ絶縁膜１３と絶縁膜１４には次に説明する第１層目の配線Ｍ１が形成される。
次に、シングルダマシン法により第１層目の配線Ｍ１を形成する。
まず、図３に示すように、レジストパターンをマスクとしたドライエッチングによってストッパ絶縁膜１３および絶縁膜１４の所定の領域に凹形状の配線溝１５を形成する。配線溝１５の最小の溝幅は、例えば７０ｎｍ以下である。続いて、半導体基板１の主面上にバリアメタル膜１６を形成する。バリアメタル膜１６は、例えば窒化チタン（ＴｉＮ）膜、タンタル（Ｔａ）膜、または窒化タンタル（ＴａＮ）膜等である。続いて、ＣＶＤ法またはスパッタリング法によりバリアメタル膜１６上にＣｕのシード層（図示は省略）を形成し、さらに電解めっき法を用いてシード層上にＣｕめっき膜１７を形成する。Ｃｕめっき膜１７により配線溝１５の内部を埋め込む。
続いて、図４に示すように、配線溝１５の内部以外の領域のＣｕめっき膜１７、シード層、およびバリアメタル膜１６をＣＭＰ法により除去して、Ｃｕ膜を主導体とする第１層目の配線Ｍ１を形成する。なお、本実施の形態では、第１層目の配線Ｍ１を構成する主導体であるＣｕ膜を電解めっき法により形成したが、ＣＶＤ法、スパッタリング法、またはスパッタリフロー法などにより形成してもよい。
以下に、図５〜図１０を用いて、ＣＭＰ法を用いた第１層目の配線Ｍ１の形成方法について、詳細に説明する。
本実施の形態におけるＣＭＰ工程では、図５に示す研磨部と洗浄部とが備わった枚葉式ＣＭＰ装置１００を用いた。このＣＭＰ装置１００は、主として、被処理ウエハが収容されたウエハ収納容器（フープ（Front Opening Unified Pod：ＦＯＵＰ））１０１がセットされるロード・ポート、ロード・アンロード用のウエハ搬送ロボットを有する搬送部１０２、Ｃｕ膜（Ｃｕめっき膜１７およびシード層）を研磨する第１研磨部１０３、バリアメタル膜（バリアメタル膜１６）を研磨する第２研磨部１０４、ロールブラシ（ロールスポンジ）を有する第１両面洗浄ユニットからなる第１洗浄部１０５、ロールブラシ（ロールスポンジ）を有する第２両面洗浄ユニットからなる第２洗浄部１０６、ペンブラシ（ペンスポンジ）を有する片面洗浄ユニットからなる第３洗浄部１０７、被処理ウエハを乾燥させる乾燥ユニットからなる乾燥部１０８によって構成される。
次に、本実施の形態におけるＣＭＰ工程でのウエハ処理の流れを図５および図６を用いて簡単に説明する。
まず、被処理ウエハを収容したウエハ収納容器１０１をロード・ポートにセットする（図６の工程Ｐ１）。
続いて、搬送部１０２が有するウエハ搬送ロボットによって、ウエハは第１研磨部１０３に搬送され、プラテン（研磨盤）１０３ａ上にセットされる。ここで余分なＣｕ膜が研磨スラリーを用いたＣＭＰにより除去される（図６の工程Ｐ２）。
続いて、ウエハは第１研磨部１０３から第２研磨部１０４に搬送され、プラテン（研磨盤）１０４ａ上にセットされる。ここで余分なバリアメタル膜が、防食剤が添加された研磨スラリーを用いたＣＭＰにより除去される（図６の工程Ｐ３）。その後、さらに純水を用いた研磨によりウエハに残留した研磨スラリーに添加された防食剤が除去される（図６の工程Ｐ４）。しかし、この水研磨では、Ｃｕ膜の表面に残留した防食剤を完全に除去することができず、一部のＣｕ膜（溝幅が７０ｎｍ以下の配線溝１５の内部に埋め込まれたＣｕ膜）の表面には局所的に防食剤が残る。
続いて、ウエハは第２研磨部１０４から第１洗浄部１０５へ搬送され、第１両面洗浄ユニットにおいて純水（ＤＩＷ）を用いて洗浄される（図６の工程Ｐ５）。工程Ｐ４と工程Ｐ５との間では、薬液を用いた洗浄および防食処理（防食剤（例えばＢＴＡ）の塗布）は行わない。この純水洗浄により、Ｃｕ膜の表面に残留した防食剤を完全に除去する。
続いて、ウエハは第１洗浄部１０５から第２洗浄部１０６へ搬送され、第２両面洗浄ユニットにおいて薬液を用いて洗浄される。その後、さらに純水を用いてリンス洗浄される（図６の工程Ｐ６）。工程Ｐ５と工程Ｐ６との間では、防食処理（防食剤（例えばＢＴＡ）の塗布）は行わない。
続いて、ウエハは第２洗浄部１０６から第３洗浄部１０７へ搬送され、片面洗浄ユニットにおいて薬液を用いて洗浄される。その後、さらに純水を用いてリンス洗浄される（図６の工程Ｐ７）。
続いて、ウエハは第３洗浄部１０７から乾燥部１０８へ搬送され、乾燥ユニットにおいて乾燥される（図６の工程Ｐ８）。
その後、搬送部１０２が有するウエハ搬送ロボットによって、ウエハは乾燥部１０８からウエハ収納容器１０１に戻される。
次に、各ウエハ処理（図６の工程Ｐ２〜Ｐ８）におけるそれぞれの具体的な方法等について説明する。
（１）Ｃｕ膜の研磨（図６の工程Ｐ２）
図７に示す第１研磨部１０３において、余分なＣｕ膜（Ｃｕめっき膜１７およびシード層）を除去する。第１研磨部１０３は、上部が開口された筐体を有しており、この筐体に取り付けられた回転軸の上端部に、モータによって回転駆動するプラテン１０３ａが取り付けられている。このプラテン１０３ａの表面には多数の気孔を有する合成樹脂（例えば発泡ポリウレタン樹脂）を均一に貼り付けて形成した研磨パッド１０３ｂが取り付けられている。
また、この第１研磨部１０３は、ウエハＳＷを保持するためのウエハ保持機構（ウエハキャリア）１０３ｃを備えている。ウエハ保持機構１０３ｃを取り付けた駆動軸は、ウエハ保持機構１０３ｃと一体となってモータにより回転駆動され、かつプラテン１０３ａの上方で上下動されるようになっている。
ウエハＳＷは、ウエハ保持機構１０３ｃに設けられた真空吸着機構により、その主面すなわち被研磨面を下向きとしてウエハ保持機構１０３ｃに保持される。ウエハ保持機構１０３ｃの下端部には、ウエハＳＷが収容される凹部が形成されており、この凹部内にウエハＳＷを収容すると、その被研磨面がウエハ保持機構１０３ｃの下端面とほぼ同一か僅かに突出した状態となる。
プラテン１０３ａの上方には、研磨パッド１０３ｂの表面とウエハＳＷの被研磨面との間に研磨スラリー１０３ｄを供給するためのスラリー供給設備１０３ｅが設けられており、その下端から供給される研磨スラリー１０３ｄによってウエハＳＷの被研磨面が化学的および機械的に研磨される。研磨スラリー１０３ｄとしては、例えば酸化シリコン（ＳｉＯ２）などの砥粒を主成分とし、これを水に分散または溶解させたものが使用される。
また、この第１研磨部１０３は、研磨パッド１０３ｂの表面を整形（ドレッシング）するための工具であるドレッサ１０３ｆを備えている。このドレッサ１０３ｆは、プラテン１０３ａの上方で上下動する駆動軸の下端部に取り付けられ、モータにより回転駆動されるようになっている。
上記第１研磨部１０３において、ウエハＳＷはウエハ保持機構１０３ｃに保持されて、余分なＣｕ膜が完全に除去されるまで、その被研磨面は研磨される。研磨時の条件としては、例えばウエハＳＷの裏面加圧２ｐｓｉ、ウエハＳＷの回転数８０ｒｐｍ、プラテン１０３ａの回転数８０ｒｐｍ、研磨スラリー１０３ｄの砥出量３００ｍｌ／ｍｉｎを一例として挙げることができる。
（２）バリアメタル膜の研磨（図６の工程Ｐ３）
前述した図７に示す第１研磨部１０３と、ほぼ同じ構造の第２研磨部１０４において、余分なバリアメタル膜（バリアメタル膜１６）を除去する。
第２研磨部１０４において、ウエハＳＷはウエハ保持機構に保持されて、余分なバリアメタル膜が完全に除去されるまで、その被研磨面は研磨される。研磨時の条件としては、例えばウエハＳＷの裏面加圧２ｐｓｉ、ウエハＳＷの回転数７０ｒｐｍ、プラテンの回転数７０ｒｐｍ、研磨スラリーの砥出量３００ｍｌ／ｍｉｎを一例として挙げることができる。バリアメタル膜の除去に使用する研磨スラリーにはＣｕ膜の表面を保護するための防食剤、例えばＢＴＡまたはアデニン系防食剤などが添加されている。
（３）水研磨（図６の工程Ｐ４）
前工程Ｐ３（バリアメタル膜の研磨）において研磨スラリーを用いたバリアメタル膜の研磨を終了した後、ウエハの被研磨面を第２研磨部１０４のプラテンに接触させたままで研磨スラリーを純水に切り換えて、引き続いてウエハＳＷの被研磨面（Ｃｕ膜の表面およびバリアメタル膜の表面）を研磨する。これにより、Ｃｕ膜の表面に残留している防食剤を除去する。水研磨時の条件としては、例えばウエハＳＷの裏面加圧１ｐｓｉ、純水の吐出量１０００ｍｌ／ｍｉｎを一例として挙げることができる。また、水研磨の処理時間としては５〜１５秒であることが望ましい。ただし、前工程Ｐ３（バリアメタル膜の研磨）において用いた研磨スラリーまたはこれに添加される防食剤等により異なる。処理時間が短いと防食剤および異物等の除去不足が生じる。逆に、処理時間が長いとＣｕ膜の表面に防食剤のムラがある状態で水研磨が行われるので、ウエハＳＷの被研磨面がチャージアップしてＣｕ膜に腐食が生じる。そのため、防食剤を完全に除去することが難しく、一部のＣｕ膜（溝幅が７０ｎｍ以下の配線溝１５の内部に埋め込まれたＣｕ膜）の表面には局所的に防食剤が残る。
（４）純水（ＤＩＷ）洗浄（図６の工程Ｐ５）
図８に示す第１洗浄部１０５の第１両面洗浄ユニットにおいて、ウエハＳＷの純水洗浄を行い、ウエハＳＷの被研磨面（Ｃｕ膜の表面）に残留する防食剤を完全に除去する。第１両面洗浄ユニットでは、純水供給設備１０５ａから純水１０５ｂを供給しながら、例えばスポンジ状の円筒形の一対のロールブラシ１０５ｃをウエハＳＷの表裏主面にウエハＳＷを横断するように接触させて、高速回転させる。純水洗浄時の条件としては、例えばロールブラシ１０５ｃの回転数２００ｒｐｍ、ウエハＳＷの回転数１０ｒｐｍ、処理時間３０〜６０秒を一例として挙げることができる。
続いて、一対のロールブラシ１０５ｃを開いて、ウエハＳＷの表裏主面から離す。この純水洗浄により、Ｃｕ膜の表面に残留した防食剤を完全に除去する。
ここでは、ロールブラシ１０５ｃを使用したが、ロールブラシとペンブラシとを併用してもよい。ローラブラシとペンブラシとは、ともにウエハＳＷの表面に付着した異物を物理的な力によって除去することが可能である。特にペンブラシは、異物をウエハＳＷの中心から外周へ押し出すことを特徴としていることから、ウエハＳＷへの異物の再付着を防止できるので、洗浄の仕上げとして効果を有する。従って、ロールブラシとペンブラシを併用する場合は、ロールブラシを使用した後、ペンブラシを使用する方法が好ましい。ロールブラシ１０５ｃのみの使用か、あるいはロールブラシとペンブラシとの併用かは、Ｃｕ膜およびバリアメタル膜を研磨した後にウエハＳＷの被研磨面に残留する防食剤の量または吸着性の大小などにより選択される。
（５）第１薬液洗浄（図６の工程Ｐ６）
前述した図８に示す第１洗浄部１０５の第１両面洗浄ユニットと、ほぼ同じ構造の第２洗浄部１０６の第２両面洗浄ユニットにおいて、ウエハＳＷの第１薬液洗浄を行い、ウエハＳＷに付着した異物を除去する。すなわち、第２両面洗浄ユニットでは、薬液供給設備から薬液を供給しながら、例えばスポンジ状の円筒形の一対のロールブラシをウエハＳＷの表裏主面にウエハＳＷを横断するように接触させて、高速回転させる。第１薬液洗浄時の条件としては、例えばロールブラシの回転数２００ｒｐｍ、ウエハＳＷの回転数１０ｒｐｍ、処理時間６０秒を一例として挙げることができる。
薬液には電解液（ｐＨ７付近の溶液）以外の溶液（酸性薬液または弱アルカリ性薬液）を用いる。酸性薬液としては、例えばクエン酸またはシュウ酸などの有機酸が用いられ、弱アルカリ性薬液としては、例えば有機アルカリが用いられる。
続いて、一対のロールブラシを開いて、ウエハＳＷの表裏主面から離した後、薬液を純水に変更して、例えば３０秒のリンス洗浄を行う。
（６）第２薬液洗浄（図６の工程Ｐ７）
図９に示す第３洗浄部１０７の片面洗浄ユニットにおいて、ウエハＳＷの第２薬液洗浄を行い、ウエハＳＷに付着した異物を除去する。片面洗浄ユニットでは、薬液供給設備１０７ａから薬液１０７ｂを供給しながら、例えばスポンジ状の円筒形のペンブラシ１０７ｃの底面をウエハＳＷの表主面に接触させて、高速回転させる。前述したように、ペンブラシ１０７ｃは、ウエハＳＷへの異物の再付着を防止できるので、洗浄の仕上げとして適している。第２薬液洗浄時の条件としては、例えばペンブラシ１０７ｃの回転数１００ｒｐｍ、押し付け圧力１Ｎ、ウエハＳＷの回転数３００ｒｐｍ、処理時間３０秒を一例として挙げることができる。薬液には、例えばクエン酸またはシュウ酸などの有機酸が用いられる。
続いて、ペンブラシ１０７ｃを上昇させ、ウエハＳＷの被研磨面から離した後、薬液を純水に変更し、ウエハの回転数を、例えば１０ｒｐｍまで低減して、例えば５０秒のリンス洗浄を行う。
（７）乾燥（図６の工程Ｐ８）
乾燥部１０８の乾燥ユニットにおいて、ウエハＳＷを乾燥させる。乾燥時の条件としては、例えばウエハＳＷの回転数３００ｒｐｍ、イソプロピルアルコール（Isopropyl Alcohol：ＩＰＡ）の供給量４Ｌ／ｍｉｎを一例として挙げることができる。
このように、本実施の形態では、Ｃｕ膜の研磨（図６の工程Ｐ２）、バリアメタル膜の研磨（図６の工程Ｐ３）、および水研磨（図６の工程Ｐ４）を行った後、続いて純水洗浄を行う（図６の工程Ｐ５）。そして、その後、第１薬液洗浄（図６の工程Ｐ６）および第２薬液洗浄（図６の工程Ｐ７）を行う。すなわち、薬液を用いた洗浄（図６の工程Ｐ６および工程Ｐ７）を行う前に、純水を用いた洗浄（図６の工程Ｐ５）を行う。
図１０（ａ）は、前記図６に示す工程図において、純水洗浄（工程Ｐ５）を行わないＣＭＰ工程により形成された第１層目の配線Ｍ１の模式断面図である。この場合は、水研磨（工程Ｐ４）後に、Ｃｕ膜の表面に防食剤が残った状態で第１薬液洗浄（工程Ｐ６）が行われる。このため、濃淡電池効果による配線Ｍ１からの局所的なＣｕの溶出および析出が発生する。
図１０（ｂ）は、本実施の形態によるＣＭＰ工程により形成された第１層目の配線Ｍ１の模式断面図である。この場合は、純水洗浄（工程Ｐ５）において、水研磨（工程Ｐ４）によって除去できずにＣｕ膜の表面に残留した防食剤を完全に除去することができる。従って、その後、第１薬液洗浄を行っても、濃淡電池効果による配線Ｍ１からの局所的なＣｕの溶出および析出を防止することができる。これにより、配線Ｍ１の腐食を防止することができる。
次に、デュアルダマシン法により第２層目の配線を形成する。
まず、図１１に示すように、半導体基板１の主面上にキャップ絶縁膜１８、層間絶縁膜１９、および配線形成用のストッパ絶縁膜２０を順次形成する。キャップ絶縁膜１８および層間絶縁膜１９には、後に説明するように接続孔が形成される。キャップ絶縁膜１８は、層間絶縁膜１９に対してエッチング選択比を有する材料で構成され、例えばプラズマＣＶＤ法により形成される窒化シリコン膜とすることができる。さらにキャップ絶縁膜１８は第１層目の配線Ｍ１を構成するＣｕの拡散を防止する保護膜としての機能を有している。層間絶縁膜１９は、例えばプラズマＣＶＤ法により形成されるＬｏｗ−ｋ膜であるＳｉＯＣ膜とすることができる。ストッパ絶縁膜２０は、層間絶縁膜１９および後にストッパ絶縁膜２０の上層に堆積される配線形成用の絶縁膜に対してエッチング選択比を有する絶縁材料で構成され、例えばプラズマＣＶＤ法により形成される窒化シリコン膜とすることができる。
次に、孔形成用のレジストパターンをマスクとしたドライエッチングによりストッパ絶縁膜２０を加工した後、ストッパ絶縁膜２０上に配線形成用の絶縁膜２１を形成する。絶縁膜２１は、例えばＳｉＯＣ膜とすることができる。
次に、配線溝形成用のレジストパターンをマスクとしたドライエッチングにより絶縁膜２１を加工する。この際、ストッパ絶縁膜２０がエッチングストッパとして機能する。続いて、ストッパ絶縁膜２０および配線溝形成用のレジストパターンをマスクとしたドライエッチングにより層間絶縁膜１９を加工する。この際、キャップ絶縁膜１８がエッチングストッパとして機能する。続いて、露出したキャップ絶縁膜１８をドライエッチングにより除去することにより、キャップ絶縁膜１８および層間絶縁膜１９に接続孔２２が形成され、ストッパ絶縁膜２０および絶縁膜２１に配線溝２３が形成される。
次に、図１２に示すように、接続孔２２および配線溝２３の内部に第２層目の配線Ｍ２を形成する。第２層目の配線Ｍ２は、バリアメタル層および主導体であるＣｕ膜からなり、この配線Ｍ２と下層配線である第１層目の配線Ｍ１とを接続する接続部材は第２層目の配線Ｍ２と一体に形成される。まず、接続孔２２および配線溝２３の内部を含む半導体基板１の主面上にバリアメタル膜を形成する。バリアメタル膜は、例えば窒化チタン（ＴｉＮ）膜、タンタル（Ｔａ）膜または窒化タンタル（ＴａＮ）膜等である。続いて、ＣＶＤ法またはスパッタリング法によりバリアメタル膜上にＣｕのシード層を形成し、さらに電解めっき法を用いてシード層上にＣｕめっき膜を形成する。Ｃｕめっき膜により接続孔２２および配線溝２３の内部を埋め込む。続いて、接続孔２２および配線溝２３以外の領域のＣｕめっき膜、シード層、およびバリアメタル膜をＣＭＰ法により除去して、第２層目の配線Ｍ２を形成する。
ここで、第２層目の配線Ｍ２を形成する際には、前述の図５〜図１０を用いて説明した第１層目の配線Ｍ１を形成する際に使用したＣＭＰ法と同様のＣＭＰ法を使用する。これにより、配線Ｍ１と同様に、特に７０ｎｍ以下の線幅を有する配線Ｍ２でも、ＣＭＰ工程における濃淡電池効果（防食剤が残留して配線Ｍ２を構成するＣｕ膜が局所的に露出することにより発生する濃淡電池効果）による配線Ｍ２からの局所的なＣｕの溶出および析出を防止することができる。
その後、図１３に示すように、例えば前述した第２層目の配線Ｍ２と同様な方法によりさらに上層の配線を形成する。図１３では、第３層目〜第６層目の配線Ｍ３、Ｍ４、Ｍ５、およびＭ６を形成した半導体装置を例示している。
なお、本実施の形態では、第３層目の配線Ｍ３および第４層目の配線Ｍ４には、最小線幅が７０ｎｍ以下のＣｕ配線を採用し、第５層目の配線Ｍ５および第６層目の配線Ｍ６には、最小線幅が１００ｎｍ以上のＣｕ配線を採用している。従って、第３層目の配線Ｍ３および第４層目の配線Ｍ４では、ＣＭＰ工程において研磨スラリーに添加された防食剤の残留による腐食が生じやすいので、本発明を適用する。これに対して、第５層目の配線Ｍ５および第６層目の配線Ｍ６では、ＣＭＰ工程において研磨スラリーに添加された防食剤の残留による腐食は生じにくいので、本発明を適用しない場合もある。
続いて、第６層目の配線Ｍ６上に窒化シリコン膜２４を形成し、窒化シリコン膜２４上に酸化シリコン膜２５を形成する。これら窒化シリコン膜２４および酸化シリコン膜２５は、外部からの水分や不純物の侵入防止およびα線の透過の抑制を行うパッシベーション膜として機能する。
次に、レジストパターンをマスクとしたエッチングにより窒化シリコン膜２４および酸化シリコン膜２５を加工して、第６層目の配線Ｍ６の一部（ボンディングパッド部）を露出させる。続いて、露出した第６層目の配線Ｍ６上に金（Ａｕ）膜およびニッケル（Ｎｉ）膜等の積層膜からなるバンプ下地電極２６を形成し、バンプ下地電極２６上に金（Ａｕ）または半田等からなるバンプ電極２７を形成することにより、本実施の形態である半導体装置が略完成する。なお、このバンプ電極２７は外部接続用電極となる。この後、ウエハから半導体チップに個々に切り分けられ、パッケージ基板等に実装されるが、それらの説明は省略する。
このように、本実施の形態によれば、Ｃｕ配線の製造工程の一つであるＣＭＰ工程において、研磨スラリーに添加された防食剤を完全に除去することができるので、濃淡電池効果によるＣｕ配線、特に７０ｎｍ以下の線幅のＣｕ配線において生じる局所的なＣｕの溶出および析出を防止することができる。これにより、Ｃｕ配線の腐食を防止して、半導体装置の製造歩留まりを向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、ＣＭＰ法を使用してメタル配線を形成する半導体装置の製造に適用することができる。
１ 半導体基板
２ 分離部
３ ｐ型ウェル
４ ｎ型ウェル
５ ゲート絶縁膜
６ｎ，６ｐ ゲート電極
７ サイドウォール
８ ｎ型半導体領域
９ ｐ型半導体領域
１０ 絶縁膜
１１ 接続孔
１２ プラグ
１３ ストッパ絶縁膜
１４ 絶縁膜
１５ 配線溝
１６ バリアメタル膜
１７ 銅（Ｃｕ）めっき膜
１８ キャップ絶縁膜
１９ 層間絶縁膜
２０ ストッパ絶縁膜
２１ 絶縁膜
２２ 接続孔
２３ 配線溝
２４ 窒化シリコン膜
２５ 酸化シリコン膜
２６ バンプ下地電極
２７ バンプ電極
１００ ＣＭＰ装置
１０１ ウエハ収納容器
１０２ 搬送部
１０３ 第１研磨部
１０３ａ プラテン（研磨盤）
１０３ｂ 研磨パッド
１０３ｃ ウエハ保持機構（ウエハキャリア）
１０３ｄ 研磨スラリー
１０３ｅ スラリー供給設備
１０３ｆ ドレッサ
１０４ 第２研磨部
１０４ａ プラテン（研磨盤）
１０５ 第１洗浄部
１０５ａ 純水供給設備
１０５ｂ 純水
１０５ｃ ロールブラシ
１０６ 第２洗浄部
１０７ 第３洗浄部
１０７ａ 薬液供給設備
１０７ｂ 薬液
１０７ｃ ペンブラシ
１０８ 乾燥部
Ｍ１〜Ｍ６ 配線
ＳＷ ウエハ

Claims (8)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）半導体基板の主面上に絶縁膜を形成した後、前記絶縁膜に凹形状の配線溝を形成する工程；
    （ｂ）前記半導体基板の主面上に前記配線溝の内部を埋め込まないようにバリアメタル膜を形成した後、前記バリアメタル膜上に前記配線溝の内部を埋め込むように銅膜を形成する工程；
    （ｃ）第１研磨スラリーを用いたＣＭＰにより前記銅膜を研磨して、前記配線溝の内部以外の余分な前記銅膜を除去する工程；
    （ｄ）前記（ｃ）工程の後、防食剤が添加された第２研磨スラリーを用いたＣＭＰにより前記バリアメタル膜を研磨して、前記配線溝の内部以外の余分な前記バリアメタル膜を除去する工程；
    （ｅ）前記（ｄ）工程の後、純水を用いたＣＭＰにより前記銅膜の表面および前記バリアメタル膜の表面を研磨する工程；
    （ｆ）前記（ｅ）工程の後、純水を供給しながら前記半導体基板を洗浄する工程；
    （ｇ）前記（ｆ）工程の後、薬液を供給しながら前記半導体基板を洗浄する工程、
    ここで、前記（ｄ）工程と前記（ｅ）工程との間では、前記半導体基板の主面上への防食剤の塗布および前記半導体基板の薬液を用いた洗浄は行わず、
    さらに、前記（ｆ）工程と前記（ｇ）工程との間では、前記半導体基板の主面上への防食剤の塗布は行わない。
  2. 請求項１記載の半導体装置の製造方法において、前記（ｅ）工程における研磨時間は５〜１５秒であることを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、前記（ｆ）工程における洗浄時間は３０〜６０秒であることを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記（ｇ）工程では、薬液に電解液以外の溶液を用いることを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、前記（ｆ）工程では、ロールブラシを用いて前記半導体基板を洗浄することを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、前記（ｆ）工程は、さらに以下の工程を含む：
    （ｆ１）第１薬液を供給しながら、ロールブラシを用いて前記半導体基板を洗浄する工程；
    （ｆ２）前記（ｆ１）工程の後、第２薬液を供給しながら、ペンブラシを用いて前記半導体基板を洗浄する工程。
  7. 請求項１記載の半導体装置の製造方法において、前記（ｇ）工程は、さらに以下の工程を含む：
    （ｇ１）第１薬液を供給しながら、ロールブラシを用いて前記半導体基板を洗浄する工程；
    （ｇ２）前記（ｇ１）工程の後、第２薬液を供給しながら、ペンブラシを用いて前記半導体基板を洗浄する工程。
  8. 請求項１記載の半導体装置の製造方法において、前記配線溝の最小の溝幅は７０ｎｍ以下であることを特徴とする半導体装置の製造方法。
JP2011021372A 2011-02-03 2011-02-03 半導体装置の製造方法 Withdrawn JP2012160683A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011021372A JP2012160683A (ja) 2011-02-03 2011-02-03 半導体装置の製造方法
US13/364,749 US20120202344A1 (en) 2011-02-03 2012-02-02 Manufacturing method of semiconductor device
CN201210027513.2A CN102629557A (zh) 2011-02-03 2012-02-02 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011021372A JP2012160683A (ja) 2011-02-03 2011-02-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012160683A true JP2012160683A (ja) 2012-08-23

Family

ID=46587788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011021372A Withdrawn JP2012160683A (ja) 2011-02-03 2011-02-03 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20120202344A1 (ja)
JP (1) JP2012160683A (ja)
CN (1) CN102629557A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960048B2 (en) 2013-02-13 2018-05-01 Showa Denko K.K. Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111979B2 (ja) * 1998-05-20 2000-11-27 日本電気株式会社 ウエハの洗浄方法
DE60044470D1 (de) * 2000-06-23 2010-07-08 Fujitsu Ltd Verfahren zur herstellung eines halbleiterelement
JP2008004621A (ja) * 2006-06-20 2008-01-10 Toshiba Corp Ｃｕ膜ＣＭＰ用スラリー、研磨方法および半導体装置の製造方法
JP2009238896A (ja) * 2008-03-26 2009-10-15 Renesas Technology Corp 半導体集積回路装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960048B2 (en) 2013-02-13 2018-05-01 Showa Denko K.K. Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate
US10453693B2 (en) 2013-02-13 2019-10-22 Showa Denko K.K. Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate

Also Published As

Publication number Publication date
CN102629557A (zh) 2012-08-08
US20120202344A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
KR100683028B1 (ko) 반도체 집적회로장치의 제조방법
JP4554011B2 (ja) 半導体集積回路装置の製造方法
US9368452B2 (en) Metal conductor chemical mechanical polish
US6593282B1 (en) Cleaning solutions for semiconductor substrates after polishing of copper film
KR20010095332A (ko) 반도체 집적 회로 장치 및 반도체 집적 회로 장치의 제조방법
JP2000315666A (ja) 半導体集積回路装置の製造方法
KR20030014123A (ko) 반도체 집적 회로 장치의 제조 방법
JP2002110679A (ja) 半導体集積回路装置の製造方法
JP4987254B2 (ja) 半導体装置の製造方法
JP2007189196A (ja) 研磨パッド及び研磨装置
US20070099426A1 (en) Polishing method, polishing apparatus, and electrolytic polishing apparatus
US20040170766A1 (en) Electroless plating method and device, and substrate processing method and apparatus
US6294027B1 (en) Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
JP2008141204A (ja) 半導体集積回路装置の製造方法
JP2012160683A (ja) 半導体装置の製造方法
US20070072426A1 (en) Chemical mechanical polishing process and apparatus therefor
JP4764604B2 (ja) 半導体集積回路装置の製造方法
JP2007005840A (ja) 半導体集積回路装置の製造方法
JP2007306018A (ja) 半導体集積回路装置の製造方法
JP2007043183A (ja) 半導体集積回路装置の製造方法
JP2004104137A (ja) 半導体集積回路装置の製造方法
US20080050917A1 (en) Method of manufacturing semiconductor device
JP2009027198A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513