CN106847740A - 一种形成空气隙/铜互连的工艺方法 - Google Patents

一种形成空气隙/铜互连的工艺方法 Download PDF

Info

Publication number
CN106847740A
CN106847740A CN201611240358.7A CN201611240358A CN106847740A CN 106847740 A CN106847740 A CN 106847740A CN 201611240358 A CN201611240358 A CN 201611240358A CN 106847740 A CN106847740 A CN 106847740A
Authority
CN
China
Prior art keywords
copper
gap
medium
air
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611240358.7A
Other languages
English (en)
Other versions
CN106847740B (zh
Inventor
左青云
林宏
李铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201611240358.7A priority Critical patent/CN106847740B/zh
Publication of CN106847740A publication Critical patent/CN106847740A/zh
Application granted granted Critical
Publication of CN106847740B publication Critical patent/CN106847740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成空气隙/铜互连的工艺方法，其包括提供一半导体衬底，先在半导体衬底上完成CMOS器件前道工艺，接着在半导体衬底上形成常规的第一介质/铜互连结构；采用刻蚀设备刻蚀铜互连线中间的第一介质；其中，在刻蚀第一介质过程中采用氟基气体和氧基气体进行刻蚀，铜互连线暴露在刻蚀气体氛围中，铜互连线铜表面会产生具有一定厚度的铜氧化物副产品；还原铜互连线表面的铜氧化物副产品，即使铜互连线表面的铜氧化物副产品重新转化为金属铜；采用湿法药液去除残留光刻胶并清洗；淀积第二介质以形成空气隙/铜互连结构。

Description

一种形成空气隙/铜互连的工艺方法
技术领域
本发明涉及半导体加工制造领域，尤其涉及一种形成空气隙/铜互连的工艺方法。
背景技术
晶体管随着摩尔定律不断发展，特征线宽越来越小，集成密度越来越高，性能越来越强大。对于互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)晶体管而言，速度是表征其性能的重要指标。
本领域技术人员清楚，CMOS的速度与CMOS的延迟相关，CMOS的延迟可以细分为前道器件的延迟和后道互连线的延迟；并且，随着半导体工艺尺寸减少，后道互连线的CMOS延迟的影响变得越来越大，在先进工艺中已经成为最主要的延迟。后道互连线的延迟主要是由互连导线的电阻R和互连导线间电容C(即RC)决定的。
为了降低后道互连线RC延迟，集成电路制造商一直在想办法降低互连导线电阻和互连导线间电容，如采用电阻率更低的铜导线代替铝导线，采用介电常数更低的low-k介质代替二氧化硅介质。
对于后者，已经经过了数个技术代的技术更新，互连导线间介质从SiO2→F dopedSiO2(FSG)→BD I→BD II→BD III的改进过程中，互连导线间介质的介电常数在持续降低，以此满足减小后道互连线RC的需求。
众所周知，真空的相对介电常数为1，空气的相对介电常数也约为1，其为最常见的最小相对介电常数的介质。因此，采用空气部分代替互连线之间的传统介质也随之被提出，这就是空气隙/铜互连结构技术。
空气隙的形成方法大致可以分成以下两大类：
第一类，先采用传统的工艺形成正常的介质/铜互连结构，然后通过刻蚀工艺去除铜互连线之间的介质，最后通过化学气相淀积工艺形成空气隙；
第二类，采用牺牲层，如thermal degradable polymer，在完成铜互连结构后去除牺牲层，形成空气隙。
目前对于大多数集成电路生产企业而言，第一类方法的工艺兼容性更高，因此更容易被接受。下面通过附图1-3，简述一下现有技术中采用第一类方法制备空气隙/铜互连结构的工艺方法。
步骤S01：先在半导体衬底101上形成传统的第一介质102/铜104互连结构，该部分工艺与现有CMOS工艺完全一样，没有额外的工艺成本和风险(如图1所示)，在此不再赘述；
步骤S02：除去铜互连导线之间的第一介质，如采用介质刻蚀工艺去除部分第一介质得到如图2所示结构；然而，在刻蚀过程中会使得铜104的表面被氧化，得到一定厚度的铜氧化物105；
步骤S03：采用后道清洗药液去除残留的光刻胶并清洗硅片；在清洗的过程中，由于铜氧化物105很容易被后道清洗药液腐蚀，且后道清洗药液不腐蚀阻挡层103，因此，最后留下阻挡层“耳朵”103’，如图3所示。
由于阻挡层“耳朵”103’的存在，该结构在后续工艺及器件性能上带来一系列负面影响，例如，在采用化学气相淀积设备沉积介质时，会出现：
①、该阻挡层“耳朵”103’周围的台阶覆盖性能变差；
②、该阻挡层“耳朵”103’的机械强度差而导致坍塌；
③、该阻挡层“耳朵”103’尖端电场强度发生改变等，直接导致CMOS晶体管性能恶化等。
发明内容
针对现有技术存在的不足，本发明的目的在于提供一种形成空气隙/铜互连的工艺方法，以解决现有技术因为存在阻挡层“耳朵”而导致的晶体管性能恶化的问题，其避免了阻挡层“耳朵”的产生，不仅有利于化学气相淀积工艺淀积介质并形成空气隙，且提高了晶体管性能。
为实现上述目的，本发明的技术方案如下：
一种形成空气隙/铜互连的工艺方法，其特征在于，包括：
步骤S1：提供一半导体衬底，先在半导体衬底上完成CMOS器件前道工艺，接着在所述半导体衬底上形成常规的第一介质/铜互连结构；
步骤S2：采用刻蚀设备刻蚀所述铜互连线中间的第一介质；其中，在刻蚀第一介质过程中采用氟基气体和氧基气体进行刻蚀，所述铜互连线暴露在刻蚀气体氛围中，所述铜互连线铜表面会产生具有一定厚度的铜氧化物副产品；
步骤S3：还原所述铜互连线表面的铜氧化物副产品，即使所述铜互连线表面的铜氧化物副产品重新转化为金属铜；
步骤S4：采用湿法药液去除残留光刻胶并清洗；
步骤S5：淀积第二介质，形成所述空气隙/铜互连结构。
优选地，所述步骤S1具体包括：
步骤S11：在半导体衬底上淀积第一介质层；
步骤S12：采用光刻刻蚀工艺在所述第一介质层中形成大马士革槽或者双大马士革孔槽；
步骤S13：分别淀积阻挡层材料和铜互连材料；
步骤S14：经过研磨工艺形成阻挡层和铜互连层，即在所述半导体衬底上形成常规的第一介质/铜互连结构。
优选地，其特征在于，所述常规第一介质/铜互连结构中的第一介质材料为氧化硅、氟掺杂的氧化硅、碳掺杂的氧化硅、氮化硅、氮掺杂的碳化硅中的一种或者多种。
优选地，所述介质用氮掺杂的碳化硅/碳掺杂的氧化硅/氧化硅多层叠层结构。
优选地，在步骤S2中，采用CF4/O2混合气体刻蚀所述第一介质层。
优选地，在步骤S3中，所述还原铜导线表面的铜氧化物副产品所采用的还原性物质为氢气和/或氨气气体或者氢气和/或氨气的等离子体。
优选地，在步骤S4中，所述去除残留光刻胶的后道湿法药液对残留光刻胶和铜氧化物副产品的腐蚀速率大于对金属铜的腐蚀速率。
优选地，在步骤S5中，采用化学气相淀积方法或采用等离子体增强化学气相淀积设备沉积所述第二介质层。
优选地，所述第二介质层为氧化硅、氟掺杂的氧化硅、碳掺杂的氧化硅、氮化硅、氮掺杂的碳化硅中的一种或者多种。
优选地，所述步骤S5中所述第二介质层为依次沉积的掺氮碳化硅和掺碳氧化硅，所形成的空气隙位于铜互连线之间。
从上述技术方案可以看出，在本发明提供的一种形成空气隙/铜互连工艺方法中，其通过采用还原性物质将铜表面的铜氧化物副产品重新转化为金属铜，然后，再采用后道湿法药液去除残留光刻胶并清洗，有效避免了现有技术中由于后道湿法药液腐蚀铜氧化物副产品而形成的阻挡层“耳朵”结构，有利于后续介质的淀积和空气隙的形成，从而提高了晶体管的性能。
附图说明
图1所示为现有技术中在半导体衬底上形成传统的第一介质/铜互连结构的典型示意图
图2所示为现有技术中完成第一介质/铜互连结构除去铜互连导线之间第一介质后的结构示意图
图3所示为现有技术中完成后道清洗步骤后留下阻挡层“耳朵”的结构示意图
图4为本发明所提出的一种形成空气隙/铜互连的工艺方法流程示意图
图5为本发明形成空气隙/铜互连的工艺方法一实施例中完成步骤S1后所形成的剖面示意图
图6为本发明形成空气隙/铜互连的工艺方法一实施例中完成步骤S2后所形成的剖面示意图
图7为本发明形成空气隙/铜互连的工艺方法一实施例中完成步骤S3后所形成的剖面示意图
具体实施方式
下面结合附图对本发明的具体实施方式进行详细的说明。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
现结合附图4-7，通过具体实施例对本发明的一种空气隙/铜互连工艺作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参阅图4，如图所示为本发明的一种空气隙/铜互连工艺的一个较佳实施例的流程示意图。在本实施例中，一种空气隙/铜互连工艺包括如下步骤：
步骤S01：提供一半导体衬底，先在半导体衬底上完成CMOS器件前道工艺，接着在所述半导体衬底上形成常规的第一介质/铜互连结构。具体的，请参阅图5，图5为本发明形成空气隙/铜互连的工艺方法一实施例中完成步骤S1后所形成的剖面示意图。
如图所示，本步骤先在衬底硅片301上完成CMOS器件前道工艺，接着继续形成后道互连线，形成常规的介质302/铜互连304结构，其中，标号303为阻挡层。
下面通过一12英寸的晶圆硅片作为一可选的实施方式，对采用公知的CMOS工艺，在硅片上形成常规的前道CMOS器件结构，接着采用铜互连工艺形成互连线的具体步骤进行说明。
具体而言，在该实施例中，步骤S1可以包括如下步骤：
步骤S11：在半导体衬底301上淀积第一介质层302；
步骤S12：采用光刻刻蚀工艺在第一介质层302中形成大马士革槽或者双大马士革孔槽；
步骤S13：分别淀积阻挡层材料和铜互连材料；
步骤S14：经过研磨工艺形成阻挡层303和铜互连层304，即在半导体衬底上形成常规的第一介质/铜互连结构。
较佳地，所淀积的常规第一介质302可以为氧化硅、氟掺杂的氧化硅、碳掺杂的氧化硅、氮化硅、氮掺杂的碳化硅中的一种或者多种，在本发明的实施例中，第一介质302采用氮掺杂的碳化硅/碳掺杂的氧化硅/氧化硅多层叠层结构。
步骤S2：采用刻蚀设备刻蚀铜互连线中间的第一介质；其中，在刻蚀第一介质过程中采用氟基气体和氧基气体进行刻蚀，铜互连线暴露在刻蚀气体氛围中，铜互连线铜表面会产生具有一定厚度的铜氧化物副产品。请参阅图6，图6为本发明形成空气隙/铜互连的工艺方法一实施例中完成步骤S2后所形成的剖面示意图。
在本实施例中，可以采用光刻、刻蚀工艺去除铜互连线304之间的介质。例如，采用CF4/O2混合气体刻蚀第一介质层302，由于刻蚀气体中含氧，因此，暴露的铜互连表面会形成铜的氧化物层305。
步骤S3：还原铜互连线表面的铜氧化物副产品，即使铜互连线表面的铜氧化物副产品重新转化为金属铜。具体的，请参阅图7，图7为本发明形成空气隙/铜互连的工艺方法一实施例中完成步骤S3后所形成的剖面示意图。
在本实施例中，可以采用还原性物质将铜表面的铜的氧化物305重新转化为金属铜306，这些还原性物质可以为氢气、氨气气体或者氢气、氨气的等离子体。例如，在刻蚀腔体中，可以采用氢等离子还原铜的氧化物305，将其重新转化为金属铜。
步骤S4：采用湿法药液去除残留光刻胶并清洗。
具体的，采用后道湿法药液将刻蚀残留的光刻胶去除并将硅片表面清洗干净，且后道湿法药液对残留的光刻胶的腐蚀速率远远大于对金属铜的腐蚀速率，因此不会再形成阻挡层“耳朵”。
步骤S5：淀积第二介质材料，形成所述空气隙/铜互连结构。
具体的，可以采用化学气相淀积方法沉积第二介质层，形成空气隙/铜互连结构。第二介质层可以为氧化硅、氟掺杂的氧化硅、碳掺杂的氧化硅、氮化硅、氮掺杂的碳化硅中的一种或者多种，所形成的空气隙位于铜互连线之间。本实施例中，可以采用等离子体增强化学气相淀积设备依此沉积掺氮的碳化硅和掺碳的氧化硅，由于铜互连304之间的槽的深宽比较高，因此，在沉积第二介质材料时会自动在金属铜互连之间形成空气隙，形成空气隙/铜互连结构。
综上所述，在本发明提供的一种空气隙/铜互连工艺中，通过采用还原性物质将刻蚀过程中所形成的铜的氧化物还原为铜金属，大大降低后道湿法药液的腐蚀速率，避免形成阻挡层“耳朵”结构，没有额外增加掩模版，降低了工艺风险，且能有效提高晶体管器件性能。
以上的仅为本发明的实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种形成空气隙/铜互连的工艺方法，其特征在于，包括：
步骤S1：提供一半导体衬底，先在半导体衬底上完成CMOS器件前道工艺，接着在所述半导体衬底上形成常规的第一介质/铜互连结构；
步骤S2：采用刻蚀设备刻蚀所述铜互连线中间的第一介质；其中，在刻蚀第一介质过程中采用氟基气体和氧基气体进行刻蚀，所述铜互连线暴露在刻蚀气体氛围中，所述铜互连线铜表面会产生具有一定厚度的铜氧化物副产品；
步骤S3：还原所述铜互连线表面的铜氧化物副产品，即使所述铜互连线表面的铜氧化物副产品重新转化为金属铜；
步骤S4：采用湿法药液去除残留光刻胶并清洗；
步骤S5：淀积第二介质，形成所述空气隙/铜互连结构。
2.根据权利要求1所述的一种形成空气隙/铜互连的工艺方法，其特征在于，所述步骤S1具体包括：
步骤S11：在半导体衬底上淀积第一介质层；
步骤S12：采用光刻刻蚀工艺在所述第一介质层中形成大马士革槽或者双大马士革孔槽；
步骤S13：分别淀积阻挡层材料和铜互连材料；
步骤S14：经过研磨工艺形成阻挡层和铜互连层，即在所述半导体衬底上形成常规的第一介质/铜互连结构。
3.根据权利要求1或2所述的一种形成空气隙/铜互连的工艺方法，其特征在于，所述常规第一介质/铜互连结构中的第一介质材料为氧化硅、氟掺杂的氧化硅、碳掺杂的氧化硅、氮化硅、氮掺杂的碳化硅中的一种或者多种。
4.根据权利要求3所述的一种形成空气隙/铜互连的工艺方法，其特征在于，所述介质用氮掺杂的碳化硅/碳掺杂的氧化硅/氧化硅多层叠层结构。
5.根据权利要求1所述的一种形成空气隙/铜互连的工艺方法，其特征在于，在步骤S2中，采用CF4/O2混合气体刻蚀所述第一介质层。
6.根据权利要求1所述的一种形成空气隙/铜互连的工艺方法，其特征在于，在步骤S3中，所述还原铜导线表面的铜氧化物副产品所采用的还原性物质为氢气和/或氨气气体或者氢气和/或氨气的等离子体。
7.根据权利要求1所述的一种形成空气隙/铜互连的工艺方法，其特征在于，在步骤S4中，所述去除残留光刻胶的后道湿法药液对残留光刻胶和铜氧化物副产品的腐蚀速率大于对金属铜的腐蚀速率。
8.根据权利要求1所述的一种形成空气隙/铜互连的工艺方法，其特征在于，在步骤S5中，采用化学气相淀积方法或采用等离子体增强化学气相淀积设备沉积所述第二介质层。
9.根据权利要求1或8任意所述的一种形成空气隙/铜互连的工艺方法，其特征在于，所述第二介质层为氧化硅、氟掺杂的氧化硅、碳掺杂的氧化硅、氮化硅、氮掺杂的碳化硅中的一种或者多种。
10.根据权利要求9所述的一种形成空气隙/铜互连的工艺方法，其特征在于，所述步骤S5中所述第二介质层为依次沉积的掺氮碳化硅和掺碳氧化硅，所形成的空气隙位于铜互连线之间。
CN201611240358.7A 2016-12-28 2016-12-28 一种形成空气隙/铜互连的工艺方法 Active CN106847740B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611240358.7A CN106847740B (zh) 2016-12-28 2016-12-28 一种形成空气隙/铜互连的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611240358.7A CN106847740B (zh) 2016-12-28 2016-12-28 一种形成空气隙/铜互连的工艺方法

Publications (2)

Publication Number Publication Date
CN106847740A true CN106847740A (zh) 2017-06-13
CN106847740B CN106847740B (zh) 2020-09-04

Family

ID=59113104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611240358.7A Active CN106847740B (zh) 2016-12-28 2016-12-28 一种形成空气隙/铜互连的工艺方法

Country Status (1)

Country Link
CN (1) CN106847740B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690178A (zh) * 2021-08-23 2021-11-23 长江先进存储产业创新中心有限责任公司 金属导电结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123215A (zh) * 2006-08-11 2008-02-13 联华电子股份有限公司 铜镶嵌工艺
CN102969273A (zh) * 2012-10-25 2013-03-13 上海集成电路研发中心有限公司 一种具有空气隙的铜大马士革互连结构的形成方法
CN103633021A (zh) * 2013-12-02 2014-03-12 上海华力微电子有限公司 一种制备空气间隙铜互连结构的方法
WO2015112300A1 (en) * 2014-01-27 2015-07-30 Applied Materials, Inc. Air gaps between copper lines

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123215A (zh) * 2006-08-11 2008-02-13 联华电子股份有限公司 铜镶嵌工艺
CN102969273A (zh) * 2012-10-25 2013-03-13 上海集成电路研发中心有限公司 一种具有空气隙的铜大马士革互连结构的形成方法
CN103633021A (zh) * 2013-12-02 2014-03-12 上海华力微电子有限公司 一种制备空气间隙铜互连结构的方法
WO2015112300A1 (en) * 2014-01-27 2015-07-30 Applied Materials, Inc. Air gaps between copper lines

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690178A (zh) * 2021-08-23 2021-11-23 长江先进存储产业创新中心有限责任公司 金属导电结构的制造方法
CN113690178B (zh) * 2021-08-23 2024-06-11 长江先进存储产业创新中心有限责任公司 金属导电结构的制造方法

Also Published As

Publication number Publication date
CN106847740B (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
CN101325172B (zh) 低介电常数电介质与铜线的制造方法
KR20020025806A (ko) 반도체 집적 회로 장치의 제조방법
JP2001338978A (ja) 半導体装置及びその製造方法
US9812390B2 (en) Semiconductor devices including conductive features with capping layers and methods of forming the same
JP2002353308A (ja) 半導体装置及びその製造方法
TW463266B (en) Method for manufacturing semiconductor device capable of avoiding flaws and erosion caused by metal CMP process
WO2003073498A1 (fr) Procede de production d'un dispositif semiconducteur
US8377821B2 (en) Method for forming contact hole structure
JP3781175B2 (ja) コンタクトホールの形成方法
JP2005116801A (ja) 半導体装置の製造方法
EP1401015A1 (en) Selective dry etching of tantalum and tantalum nitride
JP4854938B2 (ja) 半導体装置およびその製造方法
US6984875B2 (en) Semiconductor device with improved reliability and manufacturing method of the same
CN106847740A (zh) 一种形成空气隙/铜互连的工艺方法
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
US20070218214A1 (en) Method of improving adhesion property of dielectric layer and interconnect process
JP2005197692A (ja) 半導体素子のデュアルダマシンパターン形成方法
CN106611743A (zh) 一种空气隙/铜互连结构的制造方法
JP2006054251A (ja) 半導体装置の製造方法
KR100821830B1 (ko) Ｃｍｐ 공정후 세정시 저유전율 층간절연막에 발생하는워터마크 방지방법
CN106783730A (zh) 一种形成空气隙/铜互连的方法
JP2004363447A (ja) 半導体装置およびその製造方法
JP4948278B2 (ja) 半導体装置の製造方法
JP2005191034A (ja) 半導体装置の製造方法
JP5387627B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant