KR100821830B1 - Ｃｍｐ 공정후 세정시 저유전율 층간절연막에 발생하는워터마크 방지방법 - Google Patents

Ｃｍｐ 공정후 세정시 저유전율 층간절연막에 발생하는워터마크 방지방법 Download PDF

Info

Publication number
KR100821830B1
KR100821830B1 KR1020060133639A KR20060133639A KR100821830B1 KR 100821830 B1 KR100821830 B1 KR 100821830B1 KR 1020060133639 A KR1020060133639 A KR 1020060133639A KR 20060133639 A KR20060133639 A KR 20060133639A KR 100821830 B1 KR100821830 B1 KR 100821830B1
Authority
KR
South Korea
Prior art keywords
dielectric constant
low dielectric
interlayer insulating
insulating film
constant interlayer
Prior art date
Application number
KR1020060133639A
Other languages
English (en)
Inventor
신종훈
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060133639A priority Critical patent/KR100821830B1/ko
Application granted granted Critical
Publication of KR100821830B1 publication Critical patent/KR100821830B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 저유전율 층간절연막의 소수성 성질을 오존수(O3 water) 처리 또는 H2O 플라즈마 처리를 통하여 친수성 성질로 바꿔줌으로써, 저유전율 층간절연막 상에 발생하는 워터마크의 발생을 방지하기 위한 CMP 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 방지방법에 관한 것이다.
이를 실현하기 위한 본 발명의 CMP 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 방지방법은, 저유전율 층간절연막을 증착시키는 단계; 상기 저유전율 층간절연막에 이중상감법에 의해 패턴을 형성시키는 단계; 상기 형성된 패턴을 포함하여 구리 금속을 매립시키는 단계; 상기 패턴 상에 매립된 부분을 제외한 나머지 부분을 CMP 공정에 의해 연마하는 단계; 상기 연마 단계를 거친 후 저유전율 층간절연막 표면에 오존수 처리로 친수성 산화막을 형성시키는 단계;및 상기 친수성 산화막이 형성된 표면을 세정하는 단계;를 포함하는 것을 특징으로 한다.
또한 CMP 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 방지의 또 다른 방법은, 저유전율 층간절연막을 증착시키는 단계; 상기 저유전율 층간절연막에 이중상감법에 의해 패턴을 형성시키는 단계; 상기 형성된 패턴을 포함하여 구리 금속을 매립시키는 단계; 상기 패턴 상에 매립된 부분을 제외한 나머지 부분을 CMP 공정에 의해 연마하는 단계; 상기 연마 단계를 거친 후 저유전율 층간절연막 표면에 H2O 플라즈마 처리로 친수성 산화막을 형성시키는 단계;및 상기 친수성 산화 막이 형성된 표면을 세정하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 의하면 오존수 처리 또는 H2O 플라즈마 처리를 통하여 저유전율 층간절연막의 표면을 친수성으로 변경함으로써 워터마크의 발생을 방지할 수 있는 효과가 있다.
저유전율 층간절연막, 워터마크, low-k, post-CMP, 오존수, 플라즈마

Description

ＣＭＰ 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 방지방법{Watermark on low-k layer preventing method for post-CMP cleaning process}
도 1은 종래 워터마크 발생을 억제하기 위해 캡핑 레이어(capping layer)를 형성한 모습을 나타내는 단면도,
도 2는 본 발명의 일실시예로서 저유전율 층간절연막 상에 오존수 처리로 친수성 산화막을 형성한 모습을 나타내는 단면도,
도 3은 도 2의 저유전율 층간절연막 상에 오존수 처리로 친수성 산화막을 형성하기까지의 공정흐름도,
도 4는 본 발명의 다른 일실시예로서 저유전율 층간절연막 상에 H2O 플라즈마 처리로 친수성 산화막을 형성한 모습을 나타내는 단면도,
도 5는 도 4의 저유전율 층간절연막 상에 H2O 플라즈마 처리로 친수성 산화막을 형성하기까지의 공정흐름도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 저유전율 층간절연막 20 : 구리 금속
30 : 캡핑 레이어 40 : 오존수 처리한 친수성 산화막
50 : H2O 플라즈마 처리한 친수성 산화막
본 발명은 CMP 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 제거방법에 관한 것으로서, 더욱 상세하게는 저유전율 층간절연막의 소수성 성질을 오존수(O3 water) 처리 또는 H2O 플라즈마 처리를 통하여 친수성 성질로 바꿔줌으로써, 별도의 캡핑 레이어의 형성 없이도 저유전율 층간절연막 상에 발생하는 워터마크의 발생을 방지하기 위한 CMP 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 제거방법에 관한 것이다.
일반적으로 반도체 소자의 동작속도는 주로 게이트 지연시간(gate delay time)과 저항 커패시턴스 지연시간(resistance capacitance delay time)에 의존한다. 반도체 소자의 고집적화가 가속되어 차세대 초고집적 반도체 소자는 그 디자인 룰(design rule)이 점차 미세화되어 가고 있다. 이와 같은 초미세 디자인 룰을 가지는 반도체 소자에서는 배선 간의 피치가 매우 작아짐에 따라 배선간 정전용량이 커지는 문제점이 있으며, 이러한 배선간 정전용량의 증가는 커패시턴스 지연시간의 증가를 가져와 소자의 동작 속도를 떨어뜨리는 요인이 되고 있다.
최근, 이러한 커패시턴스 지연시간을 줄이기 위한 방법으로 기존의 알루미늄(Al)배선보다 저항이 낮은 구리(Cu)배선을 사용하여 배선 저항을 감소시키고, 실리콘산화막에 비해 유전율이 매우 낮은 저유전율(low-k) 층간절연막을 사용하는 방 법이 제안되었다. 이러한 층간절연막으로 C-H 체인과 산소(O)의 결합으로 이루어진 폴리머계 산화막(HSQ-SOG, MSQ-SOG, BCB, PIQTM, FLARETM 등)이 주류를 이루고 있으며, 향후 초고집적 소자 개발의 핵심 기술로 대두되고 있다.
게이트간 폭이 90 nm 인 소자에서 저유전율 층간절연막을 사용할 때 유전상수(dielectric constant) k 값으로 2.5 를 요구하고 있다. 또한 65 nm 이하에서는 2.0 의 k 값을 가져야 커패시턴스 지연이 줄어 들게 되고 소자가 작동할 수 있다.여기서 절연체의 유전상수(k)란 전기장의 영향에서 전위 에너지를 저장하는 효과를 말한다. 즉 커패스터처럼 물질을 절연시키는 능력을 나타낸다.
따라서 90 nm 이하에서는 저유전율 층간절연막의 사용은 필수적이다. 그러나 저유전율 층간절연막은 소수성을 가지고 있기 때문에 CMP(Chemical Mechanical Polish) 공정 후 세정 공정에서 워터마크(watermark, 물반점 또는 물자국)가 발생할 수 있다.
도 1은 종래 워터마크 발생을 억제하기 위해 캡핑 레이어를 형성한 모습을 나타내는 단면도이다.
종래에는 저유전율 층간절연막(10)을 증착한 후 워터마크의 발생을 방지하기 위한 방안으로서, 저유전율 층간절연막(10)과 구리 금속(20)의 상면으로 캡핑 레이어(30)인 TEOS(Tetraethylorthosilicate) 등의 산화막을 사용하였다. 또한 워터마크를 방지하기 위한 방안으로서 CMP 후 세정 공정에서 솔벤트(solvent)를 사용하였다.
그러나 상기한 종래의 워터마크 방지 방안은 공정 비용을 높이는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 저유전율 층간절연막의 소수성 성질을 친수성 성질로 변경함으로써 워터마크의 발생을 방지할 수 있는 CMP 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 방지방법을 제공함을 목적으로 한다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 CMP 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 제거방법은, 저유전율 층간절연막을 증착시키는 단계; 상기 저유전율 층간절연막에 이중상감법에 의해 패턴을 형성시키는 단계; 상기 형성된 패턴을 포함하여 구리 금속을 매립시키는 단계; 상기 패턴 상에 매립된 부분을 제외한 나머지 부분을 CMP 공정에 의해 연마하는 단계; 상기 연마 단계를 거친 후 저유전율 층간절연막 표면에 오존수 처리로 친수성 산화막을 형성시키는 단계;및 상기 친수성 산화막이 형성된 표면을 세정하는 단계;를 포함하는 것을 특징으로 한다.
또한 상기 저유전율 층간절연막 표면에 오존수 처리로 친수성 산화막을 형성시키는 단계는, 웨이퍼 한장을 기준으로 할때, 공정 시간은 30 ~ 60 초, 웨이퍼의 회전속도는 400 ~ 600 rpm, 오존수의 유입 속도는 1 ~ 2 ℓ/min, 오존의 농도는 5 ~ 10 ppm 범위 내의 조건으로 처리하여, 친수성 산화막의 두께를 5 ~ 6 Å 으로 형성시킴을 특징으로 한다.
CMP 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 제거의 또 다른 방법은, 저유전율 층간절연막을 증착시키는 단계; 상기 저유전율 층간절연막에 이중상감법에 의해 패턴을 형성시키는 단계; 상기 형성된 패턴을 포함하여 구리 금속을 매립시키는 단계; 상기 패턴 상에 매립된 부분을 제외한 나머지 부분을 CMP 공정에 의해 연마하는 단계; 상기 연마 단계를 거친 후 저유전율 층간절연막 표면에 H2O 플라즈마 처리로 친수성 산화막을 형성시키는 단계;및 상기 친수성 산화막이 형성된 표면을 세정하는 단계;를 포함하는 것을 특징으로 한다.
또한 상기 저유전율 층간절연막 표면에 H2O 플라즈마 처리로 친수성 산화막을 형성시키는 단계는, 웨이퍼 한장을 기준으로 할때, 공정 시간은 10 ~ 30 초, 라디오 주파수 전력은 800 ~ 1500 W, 압력은 5 ~ 10 mTorr 범위 내의 조건으로 처리하여, 친수성 산화막의 두께를 5 ~ 6 Å 으로 형성시킴을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일실시예로서 저유전율 층간절연막 상에 오존수 처리로 친수성 산화막을 형성한 모습을 나타내는 단면도이고, 도 3은 도 2의 저유전율 층간절연막 상에 오존수 처리로 친수성 산화막을 형성하기까지의 공정흐름도이다.
본 발명이 적용되는 층간절연막은 게이트 간의 폭이 90 nm 이하에 사용하는 유전상수 k 값이 3.0 이하인 저유전율 층간절연막(10)이다.
오존수 처리의 공정순서는 우선 금속배선이 형성되어 있는 소정의 하부층 상면으로 저유전율 층간절연막(10)을 증착시킨다. 폴리머계 저유전율 층간절연막(10)의 증착은 약 300 ~ 700 ℃ 의 온도 조건에서 3000 ~ 20000 Å 두께로 증착한다.
이후 이중상감법(dual damascene)에 의해 패턴을 형성하게 된다.
상감법(damascene)은 금속배선의 절연을 위한 층간절연막에 금속배선 또는 콘택홀의 패턴을 먼저 형성한 후 금속층을 증착하여 이를 CMP 공정에 의하여 제거함으로써 배선을 형성하는 방법을 말한다.
구리 금속(20)은 기존의 건식식각 방법으로는 식각이 어렵기 때문에 단일상감법(single damascene) 또는 이중상감법(dual damascene)에 의하여 패터닝되는 것이 일반적이다. 상기 이중상감법은 층간절연막에 금속배선 및 콘택홀을 위한 패터닝을 함께 진행한 후에 배선을 위한 금속층을 상기 패턴된 부분에 매립하고 불필요한 부분의 금속층을 제거하는 공정을 말하며, 공정의 단순화 및 비용절감의 장점이 있어 최근 많이 적용되는 금속배선 형성방법이다.
이중상감법에 의한 패턴형성은 상기 증착시킨 저유전율 층간절연막(10)에 포토레지스트를 이용하여 금속배선 및 콘택홀이 형성될 부분을 식각한 후, 구리 금속(20)을 매립시킨다.
구리 금속(20)의 매립방법으로는 리플로우(reflow)법, CVD(Chemical Vapor Deposition:화학기상증착)법, 도금 등 각종 박막 형성법에 의할 수 있다.
매립된 구리 금속(20) 중 패턴이 형성될 부분 이외의 부분에 대해서는 CMP 공정에 의해 제거시키게 되며, 저유전율 층간절연막(10)의 상면도 함께 연마되므로 CMP 공정시 연마 균일도를 확보하기 위한 방법으로 평균 0.3 ㎛ 의 크기를 가진 산도(pH) 2 ~ 6 정도의 산성 연마제(slurry)를 사용하게 된다.
CMP 공정에 사용되는 연마제는 많은 불순물을 포함하고 있으므로, CMP 공정후에는 세정(cleaning)이 이루어져야 한다.
예를 들어, CMP 공정을 끝낸 세정 전의 8 인치 웨이퍼의 표면상에는 0.2 ㎛ 이상의 미립자 수가 만개 이상이 되지만, 세정에 의해 몇 개 또는 몇 십개 이하로 제거되어야 한다.
그런데 저유전율 층간절연막(30)은 강한 결합력을 가진 C-H 체인으로 구성되며 그 성질이 소수성이므로, 상기 세정 공정이 진행된 후에는 저유전율 층간절연막(10)의 표면에 워터마크가 남아 있게 된다.
이러한 워터마크의 발생을 방지하기 위해서는 CMP 공정과 CMP 후 세정 공정 사이에 추가 공정이 요구되는 것이다.
저유전율 층간절연막(10)의 표면을 소수성에서 친수성으로 변경시키면 이러한 워터마크의 발생을 방지할 수 있다.
본 발명의 일실시예는 저유전율 층간절연막(10) 상면에 오존수 처리를 하여 친수성 산화막(40)을 형성시키는 것이다.
오존수 처리에 의하여 저유전율 층간절연막(10) 내의 C-H 결합이 깨지면서 C-O-H 결합을 형성하게 되므로 소수성에서 친수성으로 변경된다.
오존수 처리 공정은 화학물질로 오존수(O3 water)를 사용하며, 처리 장비에 따라 웨이퍼를 한장 단위 또는 묶음 단위(25장, 50장)로 처리하게 된다. 웨이퍼를 한장 단위로 진행하는 경우를 기준으로 할때, 공정 시간은 30 ~ 60 초, 웨이퍼의 회전 속도는 400 ~ 600 rpm, 유량 속도는 1 ~ 2 ℓ/min, 오존수의 오존 농도는 5 ~ 10 ppm 범위 내의 조건에서 공정을 진행한다.
상기 처리 공정을 진행시켜 저유전율 층간절연막(10) 상면에 5 ~ 6 Å 두께의 친수성 산화막(oxide)을 형성시킨다.
또한 상기 처리 공정은 저유전율 층간절연막(10)의 특성에는 전혀 영향을 주지 않는 장점이 있다.
도 4는 본 발명의 다른 일실시예로서 저유전율 층간절연막 상에 H2O 플라즈마 처리로 친수성 산화막을 형성한 모습을 나타내는 단면도이고, 도 5는 도 4의 저유전율 층간절연막 상에 H2O 플라즈마 처리로 친수성 산화막을 형성하기까지의 공정흐름도이다.
앞서 살펴 본 오존수 처리에 의한 친수성 산화막 형성과 마찬가지로, 저유전율 층간절연막(10) 상에 H2O 플라즈마 처리로 친수성 산화막(50)을 형성시키는 공정이다.
친수성 산화막을 형성시키는 공정은, 라디오 주파스(RF;Radio Frequency) 전력(Power)이 800 ~ 1500 W 로 인가된 반응실 내부로 H2O 가스를 주입하고, 반응실 내부 압력은 5 ~ 10 mTorr, 공정 시간은 10 ~ 30 초간 처리 공정을 진행하면, H2O 가스는 고에너지 상태로 활성화 되어 저유전율 층간절연막(10) 상면에 친수성 산화막(50)을 형성시키게 된다.
또한 상기 H2O 가스 처리 공정에 의할 경우에도 저유전율 층간절연막(10)의 특성을 전혀 변화시키지 않는 장점이 있다.
본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 CMP 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 방지방법에 의하면, 오존수 처리 또는 H2O 플라즈마 처리를 통하여 저유전율 층간절연막의 표면을 친수성으로 변경함으로써 워터마크의 발생을 방지할 수 있는 효과가 있다.
또한 상기 방법에 의하더라도 저유전율 층간절연막의 특성에 전혀 영향을 주지 않는 장점이 있다.

Claims (4)

  1. 저유전율 층간절연막 표면에 발생하는 워터마크를 방지하기 위한 방법에 있어서,
    저유전율 층간절연막을 증착시키는 단계;
    상기 저유전율 층간절연막에 이중상감법에 의해 패턴을 형성시키는 단계;
    상기 형성된 패턴을 포함하여 구리 금속을 매립시키는 단계;
    상기 패턴 상에 매립된 부분을 제외한 나머지 부분을 CMP 공정에 의해 연마하는 단계;
    상기 연마 단계를 거친 후 웨이퍼 한장을 기준으로 할 때, 공정 시간은 30 ~ 60 초, 웨이퍼의 회전속도는 400 ~ 600 rpm, 오존수의 유입 속도는 1 ~ 2 ℓ/min, 오존의 농도는 5 ~ 10 ppm 범위 내의 조건으로 처리하여, 친수성 산화막의 두께를 5 ~ 6 Å 으로 형성하여 저유전율 층간절연막 표면에 친수성 산화막을 형성시키는 단계;및
    상기 친수성 산화막이 형성된 표면을 세정하는 단계;를 포함하는 것을 특징으로 하는 CMP 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 방지방법.
  2. 삭제
  3. 저유전율 층간절연막 표면에 발생하는 워터마크를 방지하기 위한 방법에 있어서,
    저유전율 층간절연막을 증착시키는 단계;
    상기 저유전율 층간절연막에 이중상감법에 의해 패턴을 형성시키는 단계;
    상기 형성된 패턴을 포함하여 구리 금속을 매립시키는 단계;
    상기 패턴 상에 매립된 부분을 제외한 나머지 부분을 CMP 공정에 의해 연마하는 단계;
    상기 연마 단계를 거친 후 웨이퍼 한장을 기준으로 할 때, 공정 시간은 10 ~ 30 초, 라디오 주파수 전력은 800 ~ 1500 W, 압력은 5 ~ 10 mTorr 범위 내의 조건으로 H2O 플라즈마 처리하여, 친수성 산화막의 두께를 5 ~ 6 Å 으로 형성하여 저유전율 층간절연막 표면에 친수성 산화막을 형성시키는 단계; 및
    상기 친수성 산화막이 형성된 표면을 세정하는 단계;를 포함하는 것을 특징으로 하는 CMP 공정후 세정시 저유전율 층간절연막에 발생하는 워터마크 방지방법.
  4. 삭제
KR1020060133639A 2006-12-26 2006-12-26 Ｃｍｐ 공정후 세정시 저유전율 층간절연막에 발생하는워터마크 방지방법 KR100821830B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060133639A KR100821830B1 (ko) 2006-12-26 2006-12-26 Ｃｍｐ 공정후 세정시 저유전율 층간절연막에 발생하는워터마크 방지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133639A KR100821830B1 (ko) 2006-12-26 2006-12-26 Ｃｍｐ 공정후 세정시 저유전율 층간절연막에 발생하는워터마크 방지방법

Publications (1)

Publication Number Publication Date
KR100821830B1 true KR100821830B1 (ko) 2008-04-14

Family

ID=39534715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133639A KR100821830B1 (ko) 2006-12-26 2006-12-26 Ｃｍｐ 공정후 세정시 저유전율 층간절연막에 발생하는워터마크 방지방법

Country Status (1)

Country Link
KR (1) KR100821830B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733287A (zh) * 2013-12-19 2015-06-24 台湾积体电路制造股份有限公司 用于化学机械抛光和清洗的系统和方法
US10522365B2 (en) 2016-01-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for reducing scratch defects in chemical mechanical planarization
CN112313777A (zh) * 2018-10-15 2021-02-02 玛特森技术公司 用于选择性亲水表面处理的臭氧

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041795A (ko) * 1996-11-29 1998-08-17 다케모토히데하루 성막 전처리 방법 및 반도체 장치의 제조방법
KR20000042980A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 금속배선 형성방법
KR20060061816A (ko) * 2003-08-07 2006-06-08 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 장치, 기판 처리 방법, 및 기판 유지 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041795A (ko) * 1996-11-29 1998-08-17 다케모토히데하루 성막 전처리 방법 및 반도체 장치의 제조방법
KR20000042980A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 금속배선 형성방법
KR20060061816A (ko) * 2003-08-07 2006-06-08 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 장치, 기판 처리 방법, 및 기판 유지 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733287A (zh) * 2013-12-19 2015-06-24 台湾积体电路制造股份有限公司 用于化学机械抛光和清洗的系统和方法
KR101615454B1 (ko) * 2013-12-19 2016-04-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 화학 기계적 폴리싱 및 세정을 위한 시스템 및 방법
US9449841B2 (en) 2013-12-19 2016-09-20 Taiwan Semicondcutor Manufacturing Company, Ltd. Methods and systems for chemical mechanical polish and clean
US10515808B2 (en) 2013-12-19 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for chemical mechanical polish and clean
US10755934B2 (en) 2013-12-19 2020-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for chemical mechanical polish and clean
US10522365B2 (en) 2016-01-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for reducing scratch defects in chemical mechanical planarization
CN112313777A (zh) * 2018-10-15 2021-02-02 玛特森技术公司 用于选择性亲水表面处理的臭氧

Similar Documents

Publication Publication Date Title
US6479380B2 (en) Semiconductor device and manufacturing method thereof
KR100810788B1 (ko) 듀얼 다마신 구조의 에칭 방법
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
US6255732B1 (en) Semiconductor device and process for producing the same
US7314828B2 (en) Repairing method for low-k dielectric materials
US6383913B1 (en) Method for improving surface wettability of low k material
US10062645B2 (en) Interconnect structure for semiconductor devices
EP1302981A2 (en) Method of manufacturing semiconductor device having silicon carbide film
JP2002525840A (ja) 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
US10453700B2 (en) Low damage low-k dielectric etch
US20050245082A1 (en) Process for removing organic materials during formation of a metal interconnect
WO2007017939A1 (ja) 半導体装置の製造方法
CN101452879A (zh) 开口蚀刻后的清洗方法
US7332449B2 (en) Method for forming dual damascenes with supercritical fluid treatments
WO2013040751A1 (en) Method for forming air gap interconnect structure
US7387973B2 (en) Method for improving low-K dielectrics by supercritical fluid treatments
KR100821830B1 (ko) Ｃｍｐ 공정후 세정시 저유전율 층간절연막에 발생하는워터마크 방지방법
US20100240220A1 (en) Process for stripping photoresist and removing dielectric liner
US7429542B2 (en) UV treatment for low-k dielectric layer in damascene structure
US7510965B2 (en) Method for fabricating a dual damascene structure
KR100657166B1 (ko) 구리 금속 배선의 형성 방법
US6713379B1 (en) Method for forming a damascene structure
KR100847835B1 (ko) 화학기계적 연마 공정에서 저유전율 절연막의 이물질 제거방법
CN106847740A (zh) 一种形成空气隙/铜互连的工艺方法
CN106611743A (zh) 一种空气隙/铜互连结构的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee