JP2003229481A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003229481A
JP2003229481A JP2002340160A JP2002340160A JP2003229481A JP 2003229481 A JP2003229481 A JP 2003229481A JP 2002340160 A JP2002340160 A JP 2002340160A JP 2002340160 A JP2002340160 A JP 2002340160A JP 2003229481 A JP2003229481 A JP 2003229481A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
treatment
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002340160A
Other languages
English (en)
Other versions
JP4778660B2 (ja
Inventor
Seiji Nagahara
誠司 永原
Kazutoshi Shiba
和利 柴
Nobuaki Hamanaka
信秋 濱中
Tatsuya Usami
達矢 宇佐美
Koji Yokoyama
孝司 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002340160A priority Critical patent/JP4778660B2/ja
Priority to US10/303,715 priority patent/US20030170993A1/en
Priority to TW091134547A priority patent/TW200300569A/zh
Publication of JP2003229481A publication Critical patent/JP2003229481A/ja
Priority to US10/969,429 priority patent/US7217654B2/en
Priority to US11/640,349 priority patent/US20070096331A1/en
Application granted granted Critical
Publication of JP4778660B2 publication Critical patent/JP4778660B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】 【課題】レジストパターンの解像不良を引き起こす反応
阻害物質を確実に除去することが可能なダマシン構造の
半導体装置及びその製造方法の提供。 【解決手段】基板上に、少なくとも第１層間絶縁膜６及
び低誘電率膜からなる第２層間絶縁膜４を有し、第２層
間絶縁膜上に形成した第１レジストパターン１ａを用い
てビアホール９を形成し、アミン成分を含有する有機剥
離液で有機剥離処理を行った後、続いて第２層間絶縁膜
上に第２レジストパターン１ｂを形成する工程を含む半
導体装置の製造方法であって、ウェット処理後、第２レ
ジストパターン下層の第２反射防止膜２ｂを塗布する前
に、アニール処理、プラズマ処理、ＵＶ処理又は有機溶
媒処理の少なくとも一の処理を行い、露光時にレジスト
中で発生する酸の触媒作用を阻害するアミン成分を除去
して第２レジストパターン１ｂの解像度の劣化を防止す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、ダマシン構造の半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化及びチップ
サイズの縮小化に伴い、配線の微細化及び多層配線化が
進められており、多層配線構造を形成する方法として、
ビアホール及び配線トレンチパターンにＣｕを同時に埋
め込み、ＣＭＰ(Chemical Mechanical Polishing)法に
より平坦化して配線を形成する、いわゆるダマシンプロ
セスが一般的に行われている。このダマシンプロセスで
は、配線パターンの高密度化が可能であるが、配線パタ
ーンが近接すると配線パターン間の寄生容量による配線
遅延の問題が発生する。そこで、配線遅延を改善するた
めに配線容量の低減が重要な課題となる。
【０００３】配線容量の低減を図る方法としては、層間
絶縁膜として、従来から使われているＳｉＯ２系の絶縁
膜に代えて誘電率の低い材料を用いる方法が検討されて
いる（特開２０００−７７４０９号公報等）。ここで、
層間絶縁膜として低誘電率膜を用いた従来のダマシンプ
ロセスについて図面を参照して説明する。図２３乃至図
２５は、従来のダマシンプロセスの一形態であるビアフ
ァーストプロセスの手順を示す工程断面図である。
【０００４】まず、図２３（ａ）に示すように、公知の
方法でＣｕ等からなる下層配線が形成された配線基板８
上に、Ｃｕの拡散を防止し、ビアホールのエッチングス
トッパとなる第１エッチングストップ膜７、ＳｉＯ２か
らなる第１層間絶縁膜６、配線トレンチパターンのエッ
チングストッパとなる第２エッチングストップ膜５、低
誘電率膜からなる第２層間絶縁膜４、ＳｉＯ２からなる
キャップ絶縁膜３を順次堆積する。そして、キャップ絶
縁膜３上に第１反射防止膜（ＡＲＣ：Anti Reflection
Coating）２ａ、フォトレジストを順次塗布し、露光、
現像によってビアホール９を形成するための第１レジス
トパターン１ａを形成する。
【０００５】次に、図２３（ｂ）に示すように、第１レ
ジストパターン１ａをマスクとして公知のドライエッチ
ング技術を用いて、第１反射防止膜２ａ、キャップ絶縁
膜３、第２層間絶縁膜４、第２エッチングストップ膜
５、第１層間絶縁膜６を順次エッチングして、これらを
貫通するビアホール９を形成する。その後、酸素プラズ
マアッシング及び有機剥離液を用いたウェット処理によ
り、第１レジストパターン１ａと第１反射防止膜２ａと
を剥離すると共に、ドライエッチングの残留物を除去す
る。
【０００６】有機剥離液によるウェット処理の後、図２
３（ｃ）、図２４（ａ）に示すように、第２反射防止膜
２ｂ、フォトレジストを順次塗布し、露光、現像によっ
て配線トレンチパターンをエッチングするための第２レ
ジストパターン１ｂを形成する（図２４（ｂ）参照）。
その後、公知のドライエッチング技術を用いて第２反射
防止膜２ｂ、キャップ絶縁膜３、第２層間絶縁膜４を順
次エッチングして配線トレンチパターン１０を形成し、
その後、酸素プラズマアッシングと有機剥離液を用いた
ウェット処理により第２レジストパターン１ｂと第２反
射防止膜２ｂとを剥離し、ドライエッチングの残留物を
除去する（図２４（ｃ）、図２５（ａ）、（ｂ）参
照）。そして、配線トレンチパターン１０及びビアホー
ル９内部にＣｕ等の配線材料１１を埋め込み、ＣＭＰ法
によって表面を平坦化してデュアルダマシン構造を形成
する。
【０００７】
【特許文献１】特開２０００−７７４０９号公報（第５
−７頁、第１図）
【０００８】
【発明が解決しようとする課題】このように、ビアファ
ーストデュアルダマシンプロセスでは、第１レジストパ
ターン１ａを用いてビアホール９を形成し、第１レジス
トパターン１ａ剥離後に、続けて配線トレンチパターン
１０をエッチングするための第２レジストパターン１ｂ
の形成が行われるが、従来の方法では、第１レジストパ
ターン１ａ及び第１反射防止膜２ａを剥離する塩基性の
有機剥離液を用いたウェット剥離工程後、第２反射防止
膜２ｂ又はレジスト塗布前には、前処理を行わないか、
もしくは、前処理として塗布機で脱水ベーク（１５０〜
２５０℃程度で２分程度）あるいはシンナープリウェッ
トを行っているだけであった。
【０００９】この脱水ベークやシンナープリウェット処
理は、基板、特にビアホール９内壁に吸着した水分を除
去することが目的であり、塩基性物質等のレジスト内の
化学反応を阻害する物質（以下、反応阻害物質と称す）
を除去するものではなく、この反応阻害物質により第２
レジストパターン１ｂの解像度が劣化するという問題が
あった。すなわち、露光によりレジスト内部に発生した
酸触媒を用いて化学反応を促進し、部分的に現像液に溶
けやすくすることによりレジストパターンが形成される
が、層間絶縁膜内部に浸透した反応阻害物質がレジスト
中に浸みだして酸触媒を失活させてレジストを化学反応
を抑制し、配線トレンチパターン１０の一部、特にビア
ホール９近傍のレジストが十分に除去されずに残ってし
まう。
【００１０】そして、本来除去されるべき部分にレジス
トが残った状態でその後の配線トレンチパターンのエッ
チングを行うと、配線トレンチパターン１０の形状が崩
れてしまったり、特に、図２４（ｂ）に示すように、レ
ジストが多く抜け残った場合には、図２５（ａ）のよう
なクラウン１５とよばれるエッチング残さがビアホール
９周辺に残る。このクラウン１５は有機剥離液に溶けな
いため、配線材料１１の埋め込み時まで残る。そのため
完成した配線の信頼性が低下するという問題が生じる。
【００１１】この問題は、層間絶縁膜としてＳｉＯ２を
用いた場合にも起こるが、低誘電率膜を使用した場合に
より顕著に現れる。一般に、低誘電率膜は粗な膜で形成
されているため、有機剥離液や洗浄液等の薬液が内部に
しみ込みやすく、又、大気中に浮遊している物質を付着
しやすい構造になっており、その上に塗布する反射防止
膜やレジストのベークに際して、薬液に含まれる反応阻
害物質がレジスト中に徐々にしみ出してくるからであ
る。
【００１２】また、上記有機剥離液や洗浄液等の薬液の
みならず、層間絶縁膜中の所定の元素も反応阻害物質と
して機能することが分かっており、ビアホールや配線ト
レンチパターン形成後、層間絶縁膜やエッチングストッ
パ膜がビアホールや配線トレンチパターン内壁に露出し
ている状態でレジストパターン形成を行うと同様の不良
が生じる。
【００１３】そして、この問題は、ビアファーストデュ
アルダマシンプロセスに限らず、デュアルハードマスク
プロセスやトレンチファーストデュアルダマシンプロセ
ス等の他のダマシンプロセスや、有機剥離液や洗浄液等
を用いたウェット処理後に次のレジストパターンを形成
する工程又は絶縁膜がビアホールやトレンチパターン内
壁に露出している状態でレジストパターンを形成する工
程を有する他の半導体プロセスにおいても同様に生じ
る。
【００１４】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、レジストパターンの解
像不良を引き起こす反応阻害物質を確実に除去又は大気
中の反応阻害物質の付着を抑制又は層間絶縁膜中の反応
阻害物質の影響を抑制することが可能な半導体装置の製
造方法、特にダマシンプロセスを用いて形成した半導体
装置及びその製造方法を提供することにある。
【００１５】
【問題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の製造方法は、絶縁膜が形成さ
れた基板に対して、有機剥離液又は洗浄液を用いてウェ
ット処理を行った後、前記絶縁膜上にレジストパターン
を形成する工程を含む半導体装置の製造方法において、
前記ウェット処理後、前記レジストパターンとなるレジ
スト又は該レジスト下層に設ける反射防止膜を塗布する
前に、前記有機剥離液又は前記洗浄液に含有される物質
であって、前記レジストの化学反応を阻害する反応阻害
物質を除去する前処理を行うものである。
【００１６】また、本発明の半導体装置の製造方法は、
配線パターンが形成された基板上に、少なくとも第１の
層間絶縁膜と第２の層間絶縁膜とを順次堆積する工程
と、前記第２の層間絶縁膜上に第１のレジストパターン
を形成し、該第１のレジストパターンをマスクとしてド
ライエッチングにより前記第１の層間絶縁膜及び前記第
２の層間絶縁膜を貫通するビアホールを形成する工程
と、有機剥離液でエッチング残留物を除去する処理、又
は、洗浄液で洗浄する処理の少なくとも一方のウェット
処理を行う工程と、前記第２の層間絶縁膜上に第２のレ
ジストパターンを形成する工程と、前記第２のレジスト
パターンをマスクとして前記第２の層間絶縁膜をエッチ
ングして配線トレンチパターンを形成する工程と、前記
ビアホール及び前記配線トレンチパターン内に配線材料
を埋め込み、研磨して配線パターンを形成する工程とを
少なくとも有する半導体装置の製造方法において、前記
ウェット処理後、前記レジストパターンとなるレジスト
又は該レジスト下層に設ける反射防止膜を塗布する前
に、前記有機剥離液又は前記洗浄液に含有される物質で
あって、前記レジストの化学反応を阻害する反応阻害物
質を除去する前処理を行うものである。
【００１７】また、本発明の半導体装置の製造方法は、
配線パターンが形成された基板上に、少なくとも第１の
層間絶縁膜と第２の層間絶縁膜と無機材料からなるマス
ク部材とを堆積する工程と、前記マスク部材上に第１の
レジストパターンを形成し、該第１のレジストパターン
を用いて前記マスク部材をエッチングしてハードマスク
を形成する工程と、有機剥離液でエッチング残留物を除
去する処理、又は、洗浄液で洗浄する処理の少なくとも
一方のウェット処理を行う工程と、前記ハードマスク上
に第２のレジストパターンを形成する工程と、前記第２
のレジストパターンをマスクとしてドライエッチングに
より前記第１の層間絶縁膜及び第２の層間絶縁膜を貫通
するビアホールを形成する工程と、前記第２のレジスト
パターを除去した後、前記ハードマスクを用いて前記第
２の層間絶縁膜をエッチングして配線トレンチパターン
を形成する工程と、前記ビアホール及び前記配線トレン
チパターン内に配線材料を埋め込み、研磨して配線パタ
ーンを形成する工程とを少なくとも有する半導体装置の
製造方法において、前記ウェット処理後、前記レジスト
パターンとなるレジスト又は該レジスト下層に設ける反
射防止膜を塗布する前に、前記有機剥離液又は前記洗浄
液に含有される物質であって、前記レジストの化学反応
を阻害する反応阻害物質を除去する前処理を行うもので
ある。
【００１８】本発明においては、前記絶縁膜、又は、前
記第１の層間絶縁膜又は前記第２の層間絶縁膜の少なく
とも一方が低誘電率膜からなる構成とすることができ
る。
【００１９】また、本発明においては、前記反応阻害物
質が塩基性物質からなり、該塩基性物質により、露光に
より前記レジスト中に発生した酸の触媒作用が阻害され
る構成とすることができ、前記塩基性物質にアミンを含
むことが好ましい。
【００２０】また、本発明においては、前記前処理とし
て、アニール処理、ＵＶ処理、プラズマ処理、又は、有
機溶媒処理の少なくとも一の処理を行うことことが好ま
しく、前記前処理として、アニール処理の後にＵＶ処理
を行う構成とすることができる。
【００２１】また、本発明においては、前記アニール処
理が、所定の温度のアニールにより、前記絶縁膜、前記
第１の層間絶縁膜又は前記第２の層間絶縁膜に浸透又は
吸着した前記反応阻害物質を脱離させる処理からなり、
前記ＵＶ処理が、ＵＶ光の照射により活性化した酸素又
はオゾンにより、前記絶縁膜、前記第１の層間絶縁膜又
は前記第２の層間絶縁膜に浸透又は吸着した前記反応阻
害物質を中和する処理からなり、前記プラズマ処理が、
酸素、窒素又はアンモニアのいずれか一のガスを含むプ
ラズマにより、前記絶縁膜又は前記層間絶縁膜に浸透又
は吸着した前記反応阻害物質をエッチングする処理から
なる構成とすることができる。
【００２２】また、本発明においては、前記有機溶媒処
理が、ポリピレングリコールモノメチルエーテルアセテ
ート、ポリピレングリコールモノメチルエーテル、乳酸
エチル、シクロヘキサノン、メチルエチルケトンのいず
れか一を含む有機溶媒を用いた処理であることが好まし
い。
【００２３】また、本発明においては、前記有機溶媒に
酸性物質を含み、該酸性物質により、前記絶縁膜、前記
第１の層間絶縁膜又は前記第２の層間絶縁膜に浸透又は
吸着した前記反応阻害物質が中和される構成、又は、前
記有機溶媒に弱塩基性物質を含み、該弱塩基性物質によ
り、前記絶縁膜、前記第１の層間絶縁膜又は前記第２の
層間絶縁膜に浸透又は吸着した前記反応阻害物質が弱塩
基に置換される構成とすることもできる。
【００２４】また、本発明の半導体装置は、上記製造方
法を用いて形成される半導体装置であって、前記前処理
として、アニール処理又はＵＶ処理の少なくとも一つが
用いられ、前記ビアホール又は前記配線トレンチパター
ンに形成された前記配線パターン側壁の少なくとも一部
に当接する絶縁膜の前記当接面表層に、内部とは成分比
率又は密度が異なる領域が形成されているものである。
【００２５】また、本発明の半導体装置は、導電体から
なるビア又は配線の少なくとも一方の側壁の少なくとも
一部に当接する層間膜が、Ｓｉ及びＯを主要元素とする
絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶縁
膜内部よりも窒素濃度が低い領域を有するもの、又は、
Ｓｉ、Ｏ及びＨを主要元素とする低誘電率絶縁膜であ
り、前記絶縁膜の前記当接面表層に、該絶縁膜内部より
も酸素濃度が高く、かつ、水素濃度が低い領域を有する
もの、又は、Ｓｉ、Ｏ、Ｃ及びＨを主要元素とする低誘
電率絶縁膜であり、前記絶縁膜の前記当接面表層に、該
絶縁膜内部よりも酸素濃度が高く、かつ、炭素及び水素
濃度が低い領域を有するものである。
【００２６】また、本発明の半導体装置は、導電体から
なるビア又は配線の少なくとも一方の側壁の少なくとも
一部に当接するバリア膜又はエッチングストッパ膜がＳ
ｉ、Ｃ、Ｎ及びＨを主要元素とする絶縁膜であり、前記
絶縁膜の前記当接面表層に、該絶縁膜内部よりも酸素濃
度が高く、かつ、炭素、窒素及び水素濃度が低い領域を
含むもの、又は、Ｓｉ、Ｃ及びＨを主要元素とする絶縁
膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内
部よりも酸素濃度が高く、かつ、炭素及び水素濃度が低
い領域を有するものである。
【００２７】また、本発明の半導体装置は、導電体から
なるビア又は配線の少なくとも一方の側壁の少なくとも
一部に当接する層間膜がＳｉ、Ｏ及びＨを主要元素とす
る低誘電率絶縁膜又はＳｉ、Ｏ、Ｃ及びＨを主要元素と
する低誘電率絶縁膜であり、前記絶縁膜の前記当接面表
層に、該絶縁膜内部よりも膜密度が大きい領域を有する
もの、又は、バリア膜又はエッチングストッパ絶縁膜
が、Ｓｉ、Ｃ、Ｎ及びＨを主要元素とする絶縁膜又はＳ
ｉ、Ｃ及びＨを主要元素とする絶縁膜であり、前記絶縁
膜の前記当接面表層に、該絶縁膜内部よりも膜密度が大
きい領域を有するものである。
【００２８】また、本発明の半導体装置は、導電体から
なるビア又は配線の少なくとも一方の側壁の少なくとも
一部に当接する層間膜が、Ｓｉ、Ｏ及びＨを主要元素と
する低誘電率絶縁膜であり、前記絶縁膜の前記当接面表
層に、該絶縁膜内部よりもＳｉ−Ｏ結合の割合が高く、
Ｓｉ−Ｈ結合の割合が低い領域を有するもの、又は、Ｓ
ｉ、Ｏ、Ｃ及びＨを主要元素とする低誘電率絶縁膜であ
り、前記絶縁膜の前記当接面表層に、該絶縁膜内部より
もＳｉ−Ｏ結合の割合が高く、Ｓｉ−ＣＨ３結合の割合
が低い領域を有するもの、又は、バリア膜又はエッチン
グストッパ膜がＳｉ、Ｃ、Ｎ及びＨを主要元素とする絶
縁膜又はＳｉ、Ｃ及びＨを主要元素とする絶縁膜であ
り、前記絶縁膜の前記当接面表層に、該絶縁膜内部より
もＳｉ−ＣＨ３結合の割合が低い領域を有するものであ
る。
【００２９】本発明においては、前記領域の厚さは誘電
率増大を防ぐためには３０ｎｍ以下であることが好まし
く、前記Ｓｉ、Ｏ及びＨを主要元素とする低誘電率絶縁
膜として梯子型水素化シロキサンを用いる構成とするこ
とができ、前記梯子型水素化シロキサンとしてＬ−Ｏｘ
（登録商標）を用いることもできる。
【００３０】このように、本発明は、レジストパターン
形成の前工程として、アニール処理、プラズマ処理、Ｕ
Ｖ処理、有機溶媒処理等の処理を実施することにより、
ウェハー中、特に低誘電率層間絶縁膜中に残留している
アミン等の反応阻害物質を確実に除去することができ、
また、アニール処理やＵＶ処理により、ビアホールや配
線トレンチパターン内壁に組成や密度、結合状態を変化
させた改質膜を形成し、大気中の反応阻害物質の付着や
絶縁膜中の反応阻害物質の影響を抑制することができ
る。これにより、ビアファーストプロセスやデュアルハ
ードマスクプロセス、トレンチファーストプロセス等の
デュアルダマシンプロセスのような、アミン等を含む有
機剥離液や洗浄液を用いたウェット処理に続けてレジス
トパターン形成を行う工程やビアホールや配線トレンチ
パターン形成後に続けてレジストパターン形成を行う工
程を含むプロセスにおいて、レジストパターンの解像度
が劣化するという問題を解決することができる。
【００３１】
【発明の実施の形態】従来、ダマシンプロセスのように
ＰＲ工程がウェット剥離工程や洗浄工程等のウェット処
理工程に連続する場合において、前処理をしないで反射
防止膜やレジストを塗布した場合、基板にしみ込んだ塩
基性化学物質等の反応阻害物質が反射防止膜を突き抜け
てレジスト中に進入する。その結果、露光によるレジス
トの化学反応が抑制されてパターンが解像不良になると
いう問題があった。
【００３２】特に、この問題は、従来のシリコン酸化物
に代えて低誘電率絶縁膜が用いられる構成の場合に多
い。それらの低誘電率材料では、シリコン酸化膜に比べ
て空孔密度が高いために反応阻害物質を取り込みやす
く、それが反射防止膜やレジストのベーク時に徐々に浸
みだしてくるからである。更に、ビアホールを先に加工
するビアファーストプロセスでは、ビアホールエッチン
グ後に用いる有機剥離液がビアホール沿って基板の奥深
くまでしみ込んでしまう。
【００３３】そこで、上記問題を解決するために、レジ
ストパターンの解像度を劣化させる要因となる反応阻害
物質を同定するために以下の実験を行った。
【００３４】まず、前記した従来の方法でビアホール９
を形成したビア付きサンプル１７（図２３（ｂ）参照）
を作成し、図２６に示すように、このビア付きサンプル
１７を石英セル１６の中に入れて３００℃の温度で加熱
した。そして、放冷後に加熱により発生した物質を純水
中に抽出し、キャピラリー電気泳動にてその成分を確認
した。その結果を図２７に示す。図２７から分かるよう
に、（ａ）に示す標準サンプルと（ｂ）に示すビア付き
サンプル１７の分析結果を比較すると、破線で囲んだ物
質（アミンＡ及びアミンＢ、以下アミン成分と総称す
る）がキャピラリー中で電気泳動をさせると同じ移動時
間（横軸）にピークを持っているのが確認できた。ここ
で確認された成分は、アミン系の有機剥離液の成分であ
る。つまり、アミン系の有機剥離液の成分が、基板表面
に吸着していたということが分かる。
【００３５】すなわち、ビアファーストプロセスにおい
てビアホールのエッチング後に行う有機剥離プロセスで
は、アミン系のアルカリ性有機剥離液を用いてエッチン
グの残留物を除去しているが、この有機剥離液が第１層
間絶縁膜６及び第２層間絶縁膜４中にしみ込んで、その
後の洗浄工程でも完全には除去されずに残ってしまう。
特に、低誘電率の有機・無機層間絶縁膜ではミクロな空
孔密度が高くなり、そこへ反応阻害物質がしみ込む。こ
れが第２反射防止膜２ｂ、レジストのベーク時に第２反
射防止膜２ｂを突き抜けて浸みだし、レジスト中に浸透
するためと考えられる。
【００３６】このアミン成分がレジストパターンの解像
不良を引き起こすメカニズムについて図２８を参照して
説明すると、まず、ポジ型レジストに含まれる酸発生剤
（オニウム塩酸発生剤、ジアゾメタン系酸発生剤、スル
ホン酸エステル系酸発生剤等）が露光により光分解して
酸が発生する。そして、現像液に対して溶解抑止効果の
あるアセタール基等の保護基が、酸触媒による脱保護反
応によりヒドロキシル基に変わり、レジストの極性が変
化して現像液に溶けやすくなるが、塩基性のアミン成分
がレジストに浸透すると中和反応により酸触媒が失活し
上記脱保護反応が抑制されるというポイゾニングと呼ば
れる現象が生じる。
【００３７】その結果として、レジスト材料の現像液へ
の溶解性が低下し、レジスト解像性が劣化したり、ビア
ホールに埋め込まれたレジストに抜け残りが生じ、パタ
ーン解像度の劣化を招くと考えられる。また、ＰＲ前に
Ｃｕ裏面洗浄工程で使用するフッ酸過酸化水素の残留物
によっても同様にレジストパターンの解像不良が起こ
る。
【００３８】また、上記ポイゾニングは、アミン成分の
みならず、層間絶縁膜やエッチングストッパ膜等の絶縁
膜を構成する元素（窒素や水素、炭素等）の濃度によっ
ても引き起こされることを本願発明者は確認しており、
ビアホールや配線トレンチパターン等を形成した後、該
ビアホールや配線トレンチパターン内壁に層間絶縁膜や
エッチングストッパ膜が露出した状態で次のレジストパ
ターンの形成を行うと、絶縁膜中の反応阻害物質がレジ
ストに作用し、アミンと同様の不良が発生してしまう。
【００３９】そこで、本発明では、レジストや反射防止
膜を塗布する前処理として、アニール処理、プラズマ処
理、ＵＶ処理、酸又は弱塩基性化合物を含む有機溶媒処
理等を施すことにより、ウェットプロセスで残留したア
ミンやフッ酸過酸化水素等の反応阻害物質を有効に除去
し、また、前処理としてアニール処理やＵＶ処理を施す
ことにより、ビアホールや配線トレンチパターン内壁に
露出した絶縁膜表面に組成や密度、結合状態を変化させ
た改質層を形成して、大気中に浮遊している反応阻害物
質の付着を抑制又は絶縁膜中の反応阻害物質の影響を抑
制して、ポイズニングの発生を抑え、レジストパターン
の解像不良を改善している。
【００４０】上記アニール処理は、１５０〜４５０℃、
好ましくは２００℃〜４５０℃の温度範囲で行うことに
より反応阻害物質を確実に脱離又は改質層を形成するこ
とができる。なお、アニール処理に際しては、基板の酸
化を防ぐため、減圧条件下、窒素雰囲気やアルゴン等の
不活性ガス雰囲気、水素雰囲気中で行なうことが望まし
い。
【００４１】また、表面近傍に付着した反応阻害物質の
除去には、反射防止膜塗布前の有機溶媒（シンナー）で
の洗い流しも効果がある。反射防止膜塗布後のベークで
反射防止膜上面まで浸みだしてきた反応阻害物質の除去
には、反射防止膜塗布後のシンナー処理も効果がある。
上述のシンナー処理に変えて、酸性物質を含む有機溶媒
や弱塩基性物質を含む有機溶媒で洗浄することは、アル
カリ性反応阻害物質の除去にさらに効果がある。上記反
応阻害物質を中和するために、反射防止膜自体に酸を含
有させることも効果がある。
【００４２】また、ＵＶ処理はＵＶ光の照射により活性
化した酸素、オゾンにより反応阻害物質を除去する方法
であり、プラズマ処理は、酸素、水素、窒素、アンモニ
ア等のガスからなるプラズマを用いて、露出した層間絶
縁膜表面を物理的にエッチング方法したり、表面を酸化
したりする方法であるが、このＵＶ処理やプラズマ処理
では、反応阻害物質を除去するのみならず、露出した基
板表面を改質して、その後に塗布する反射防止膜やレジ
ストの濡れ性を改善する効果もある。ＵＶ処理は、波長
１００ｎｍ−５００ｎｍの高圧水銀ランプやエキシマレ
ーザーを使用するのが望ましく、照射強度は、５０ｍＷ
／ｃｍ２以上が望ましい。特に酸素を用いたＵＶ処理で
は、ビアホールや配線トレンチパターン内壁に露出した
絶縁膜表面の組成や密度、結合状態を変化させた改質層
を形成することができ、大気中の反応阻害物質や絶縁膜
中の反応阻害物質の影響を抑制することができる。
【００４３】以下、各実施例において、これらの前処理
を適用したダマシンプロセスの具体的手順について述べ
る。なお、アミンが有機剥離液に含まれていることは公
知の事実であるが、このアミンがレジストパターンの解
像度に影響しているということ、及び、絶縁膜中に含ま
れる窒素や水素、炭素等の元素の濃度がアミンと同様に
反応阻害物質として機能するということは本願発明者の
知見によって得られた新規な事実である。
【００４４】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。なお、有機剥離液や洗浄液等の薬液に含
まれるアミンと絶縁膜に含まれる窒素、水素、炭素等の
元素組成は共にポイゾニング現象に影響を与えるが、残
留アミンの除去のみを目的とする場合と、大気中のアミ
ンの付着防止や絶縁膜中の反応阻害物質の影響を抑制す
る場合とでは、前処理として利用可能な処理の内容が異
なる。そこで、説明を容易にするために、第１乃至第３
の実施例では残留アミンの効果的な除去方法に着目した
場合、第４の実施例では大気中のアミンの付着防止及び
絶縁膜に含まれる反応阻害物質の影響の抑制に着目した
場合について説明する。また、以下の説明では、１層あ
たりのビア及び配線を一度に形成するデュアルダマシン
法を基本的に念頭において述べて行くが、工程を繰り返
すことによって配線層を積層することができるのは言う
までもない。
【００４５】［実施例１］まず、本発明の第１の実施例
に係る半導体装置及びその製造方法について、図１乃至
図１０を参照して説明する。図１乃至図３は、本実施例
のビアファーストプロセスの手順を示す工程断面図であ
り、作図の都合上分図したものである。また、図４は、
アニール処理の条件を設定するためのガス分析システム
の構成を示す図であり、図５は、その分析結果を示す図
である。また、図６及び図７は、層間絶縁膜としてＳｉ
Ｏ２を用いた場合と低誘電率膜を用いた場合の差異を示
す図であり、図８はビアパターン間隔の差によるアミン
成分の影響の差異を示す図である。更に、図９は、ＵＶ
処理の効果を示す図であり、図１０は、有機溶媒処理の
効果を示す図である。
【００４６】以下、本実施例のビアファーストプロセス
について説明する。まず、図１（ａ）に示すように、公
知の方法により、配線基板８上にＣｕ等からなる下層配
線を形成した後、ＣＶＤ法、プラズマＣＶＤ法等を用い
て、第１エッチングストップ膜７、第１層間絶縁膜６、
第２エッチングストップ膜５を順次、所定の膜厚で形成
する。その上に、例えば、ＳｉＯ２、有機系低誘電率
膜、有機含有シリコン酸化膜、有機又は無機のポーラス
膜、Ｌ−ＯｘＴＭ、更にこれらにフッ素を含有した絶縁
膜等を堆積して第２層間絶縁膜４を形成した後、キャッ
プ絶縁膜３を形成する。
【００４７】なお、第１層間絶縁膜６、キャップ絶縁膜
３、第１エッチングストップ膜７、第２エッチングスト
ップ膜５は、エッチングの選択比が得られる材料の組み
合わせであればよく、ＳｉＯ２、ＳｉＣ、ＳｉＮ、Ｓｉ
ＯＮ、ＳｉＣＮ等の中から適宜選択することができる。
また、第２層間絶縁膜４としてＳｉＯ２を用いた場合は
キャップ絶縁膜３を形成する必要はないが、ＳｉＯ２以
外の材料では、配線のＣＭＰ工程で問題が生じる場合も
あるため、その場合はキャップ絶縁膜３を形成する必要
がある。
【００４８】その後、キャップ絶縁膜３の上に、露光の
光の反射を抑制するための反射防止膜２ａを５０ｎｍ程
度堆積した後、ビアホールパターンを形成するための化
学増幅型レジストを６００ｎｍ程度塗布し、ＫｒＦフォ
トリソグラフィーによる露光、現像を行い、第１レジス
トパターン１ａを形成する。
【００４９】次に、図１（ｂ）に示すように、公知のド
ライエッチングにより反射防止膜２ａ、キャップ絶縁膜
３、第２層間絶縁膜４、第２エッチングストップ膜５、
第１層間絶縁膜７を順次エッチングして、それらを貫通
するビアホール９を形成する。その後、酸素プラズマア
ッシング及び有機剥離液を用いたウェット処理によりレ
ジストパターン１ａと反射防止膜２ａとを剥離し、ドラ
イエッチングの残留物を除去する。
【００５０】ここで、従来例では、次のレジストパター
ン形成に際して、前処理を行わないか、もしくは、前処
理として反射防止膜２ｂ塗布前に塗布機で１５０〜２５
０℃、２分程度の脱水ベークあるいはシンナープリウェ
ットを行うのみであったが、前述したように、有機剥離
液に含まれるアミン成分が第１層間絶縁膜６及び第２層
間絶縁膜４、特に低誘電率膜からなる層間絶縁膜に浸透
し、第２反射防止膜２ｂやレジスト塗布後のベークでし
み出し、第２反射防止膜２ｂを突き抜けてレジスト中に
侵入して解像度の劣化を招くという問題があった。そこ
で本実施例では、第２レジストパターン１ｂ形成の前処
理として、以下の処理を実施することを特徴としてい
る。
【００５１】前処理としては、層間絶縁膜やエッチング
ストップ膜、キャップ絶縁膜中に浸透したアミン成分等
の反応阻害物質を確実に除去することができる方法であ
ればよく、例えば、所定の温度及び時間条件のアニール
処理や、物理的にビアホール９内壁に露出した第１層間
絶縁膜６や第２層間絶縁膜４をエッチングしてアミン成
分を除去するプラズマ処理や、ＵＶ光で活性化した酸素
又はオゾン等の酸化剤でアミン成分を中和するＵＶ処理
や、酸又は弱塩基性物質を含有する有機溶媒でアミンを
中和又は弱塩基に置換する有機溶媒処理等が考えられ
る。
【００５２】これらの方法にはそれぞれ特徴があり、例
えば、アニール処理は半導体プロセスで一般的に行われ
る処理であり導入が容易であるが、加熱処理に時間がか
かり、アニール炉からウェハーを取り出した際に大気中
に存在するアミン成分を再び吸収する可能性がある。ま
た、プラズマ処理、ＵＶ処理、有機溶媒処理は処理時間
も短く、プラズマ処理やＵＶ処理では更に基板表面を改
質してその後に塗布する反射防止膜やレジストの濡れ性
を改善することができる。従って、どの処理を選択する
かは、求められるデバイスの性能、製造工数、使用設備
等を勘案して適宜決定することが好ましく、これらを単
独で又は複数組み合わせて用いることができる。その中
でも、アニール処理の後、反射防止膜塗布前にＵＶ処理
を行う組み合わせは特に有効である。
【００５３】ここでは、前処理としてアニール処理を行
う場合について以下に記載する。アニール処理を行う場
合のアニール温度及びアニール時間等の条件の設定にあ
たって、高い温度で長い時間アニールを行うほどアミン
成分の除去効果は高まるが、一方、長期間の高温アニー
ルは製造工程を増加させるばかりでなく、配線材料であ
るＣｕの拡散等を招き、デバイス特性を劣化させる可能
性がある。
【００５４】そこで、好ましいアニール処理の温度及び
時間を設定するために、アニール条件の異なる試料を作
成し、図４に示すようなガス分析システムを用いて質量
分析法（ＴＤ−ＡＰＩ−ＭＳ法）によりウェハーから脱
離したガス成分の分析を行った。具体的には、ビア付き
ウェハー上にガス採取用石英セルを設置して加熱炉に入
れ、精製した高純度Ａｒガスをマスフローコントローラ
で流量調整して供給しながら赤外線ヒーターにより試料
を加熱する。そして、ウェハーから脱離したガスをＡＰ
Ｉ−ＭＳ装置に導入し分析を行った。その結果を図５に
示す。
【００５５】図５（ａ）は、常温から４００℃まで試料
を徐々に（約１０℃／分）昇温した場合の昇温曲線とア
ミン成分の検出強度とを示しており、温度の上昇に伴っ
て徐々にアミン成分が脱離しているのが分かる。一方、
図５（ｂ）は、常温から４００℃まで短時間に温度を上
げ、４００℃で保持した場合を示しており、昇温から２
０分程度の間にアミン成分がほとんど脱離し、その後は
検出されなくなっているのがわかる。
【００５６】このように、アミンが蒸発する温度（４０
０℃）程度まで昇温することによってアミン成分を確実
に除去することができ、特に、急昇温することにより、
２０分程度の短時間でアミン成分を有効に除去すること
が可能である。そして、４００℃で保持してもその後ア
ミン成分が検出されないことから、アニール処理では表
面上だけでなく層間絶縁膜内部に浸透したアミン成分に
対しても除去効果があることが分かる。
【００５７】なお、アニール温度としては４００℃に限
定されず、４００℃以下の温度であっても時間をかけれ
ばアミン成分の除去は可能であり、本願発明者の実験に
よれば、１５０〜４５０℃の範囲が好ましいことを確認
している。更に、反射防止膜やレジストのベークによっ
てアミン成分が脱離するのを抑制するためには、アニー
ル温度の加減をベーク温度である２００℃以上に設定す
ることがより好ましい。また、アニール処理に際して、
基板の酸化を防ぐため、減圧条件下、窒素雰囲気やアル
ゴン等の不活性ガス雰囲気、水素雰囲気中で行なうのが
望ましい。
【００５８】上記アニール処理によって第１層間絶縁膜
６、第２層間絶縁膜４中のアミン成分を除去した後、図
１（ｃ）に示すように、第２反射防止膜２ｂを５０ｎｍ
程度塗布し、ベークする。その際、ビアホール９内部に
も部分的に反射防止膜２ｂを埋め込む。
【００５９】次に、図２（ａ）に示すように、反射防止
膜２ｂの上に化学増幅型レジストを６００ｎｍ程度塗布
し、ベークを行った後、ＫｒＦフォトリソグラフィーに
よる露光、現像により配線トレンチパターン形成用の第
２レジストパターン１ｂを形成する（図２（ｂ）参
照）。その際、従来の製造方法では、ビアホールエッチ
ングの残留物除去に用いた有機剥離液中のアミン成分が
層間絶縁膜中に浸透し、反射防止膜やレジストのベーク
時にレジスト中にとけ込むことによってパターン解像度
が劣化したが、本実施例では、反射防止膜２ｂの塗布前
にアニール処理を施してアミン成分を十分に除去してい
るため、レジストパターンの解像度を良好に保つことが
できる。
【００６０】その後、図２（ｃ）に示すように、ドライ
エッチング法により第２反射防止膜２ｂを除去し、続い
て、図３（ａ）に示すように、第２エッチングストップ
膜５をエッチングストッパとしてカバー絶縁膜３及び第
２層間絶縁膜４をエッチングし、配線トレンチパターン
１０を形成する。
【００６１】次に、図３（ｂ）に示すように、酸素プラ
ズマアッシング及び有機剥離液を用いたウェット処理に
より第２レジストパターン１ｂと第２反射防止膜２ｂと
を剥離し、ドライエッチングの残留物を除去する。そし
て、第１エッチングストップ膜７を除去した後、できあ
がった配線トレンチパターン１０にＣｕ等の配線材料１
１を埋め込み、ＣＭＰ法を用いて研磨して表面を平坦化
することにより、デュアルダマシン構造が完成する（図
３（ｃ）参照）。
【００６２】このようにして形成したビア付きウェハー
をＳＥＭ観察したところ、パターン解像度不良は全くな
く、本実施例のアニール処理がアミン除去に有効である
ことが確認された。なお、本実施例の効果は第２層間絶
縁膜４として低誘電率膜を用いる場合により効果的であ
る。その差異を確認するために、図４に示したガス分析
システムを用いて、第２層間絶縁膜４として低誘電率膜
を使用した試料とシリコン酸化膜を使用した試料のＡＰ
Ｉ−ＭＳ分析を行った。分析結果を図６に、ＳＥＭ観察
の結果を図７に示す。
【００６３】図６（ａ）は、第２層間絶縁膜４としてシ
リコン酸化膜を使用した場合の、アミンＡ（左側）及び
アミンＢ（右側）の検出量を示しており、アミンＡは
６．１ｎｇ／ｃｍ２、アミンＢは６３ｎｇ／ｃｍ２とそ
れほど高い数値ではないが、第２層間絶縁膜４として低
誘電率膜を使用した場合は、図６（ｂ）に示すようにア
ミンＡは４４ｎｇ／ｃｍ２、アミンＢは２２０ｎｇ／ｃ
ｍ２と共に高く、低誘電率膜を用いるプロセスにおいて
はアミンの影響が大きく、本実施例の前処理が必要であ
ることを示している。
【００６４】これをＳＥＭ写真で確認すると、図７
（ａ）に示すように、第２層間絶縁膜４としてシリコン
酸化膜を使用した場合は、白丸で囲んだ配線トレンチパ
ターン先端部分においてレジストパターンが崩れて図中
の黒丸で示すビアホール９が形成されていないことが分
かる。一方、図７（ｂ）に示すように、第２層間絶縁膜
４として低誘電率膜を使用した場合は、本来ならば形成
されるべきビアホール９が大部分欠落しており、低誘電
率膜ではアミン成分の影響が大きいことが分かる。
【００６５】このような不具合は配線パターンが密集し
ている部分よりもパターンが孤立している部分において
より顕著に現れる。すなわち、図８に示すように、パタ
ーンが密集している部分（図の右側）ではパターン間の
層間絶縁膜の幅が狭く、層間絶縁膜中にとけ込んでいる
アミン成分の量も少ないため、パターンの崩れも小さい
が、パターンが孤立している部分（図の左側）では、周
囲の広い面積の層間絶縁膜からアミン成分がしみ出して
くるため、パターンが崩れやすいためと考えられる。従
って、孤立パターンを多く含む構成の半導体装置では本
実施例のアニール処理がより重要となる。
【００６６】なお、上記説明では、アミンを除去する方
法としてアニール処理を施す場合について説明したが、
その他の方法として前記したようにプラズマ処理やＵＶ
処理、有機溶媒処理等を行ってもよく、また、アニール
処理に加えてプラズマ処理やＵＶ処理、有機溶媒処理を
施すというようにこれらの処理を組み合わせてもよく、
デバイス形態に応じて処理を使い分けることもできる。
【００６７】上記ＵＶ処理の効果を確認するために、Ｕ
Ｖ処理を施した試料と未処理の試料の双方を図４に示す
ガス分析システムで加熱処理して脱離ガスの分析を行っ
た。その結果を図９に示す。図９（ａ）はＵＶ処理を施
していない試料を加熱した際に放出される脱離ガスの強
度を測定した結果を示しており、図９（ｂ）はＵＶ処理
を施した試料の結果を示している。両者を比較すると、
２００℃以下（反射防止膜の塗布、ベーク温度）以下の
低温度領域で放出されるアミン成分の量（ハッチング
部）が１０ｎｇ／ｃｍ２から１．８ｎｇ／ｃｍ２と著し
く減少しており、ＵＶ処理によりアミンが有効に除去さ
れていることを示している。
【００６８】また、表面近傍に付着したアミン成分の除
去には、反射防止膜２ｂ塗布前にポリピレングリコール
モノメチルエーテルアセテート、ポリピレングリコール
モノメチルエーテル、乳酸エチル、シクロヘキサノン、
メチルエチルケトン等の有機溶媒での洗い流しも効果が
ある。また、反射防止膜２ｂ塗布後ベークで反射防止膜
２ｂ上面まで浸みだしてきたアミン成分の除去には、反
射防止膜２ｂ塗布後の有機溶媒処理も効果がある。上述
の有機溶媒処理に、有機カルボン酸、酢酸等の有機酸や
塩酸等の無機酸を含む有機溶媒を用いることにより、強
塩基性のアミン成分が中和され、さらに効果を高めるこ
とができる。また、弱塩基性物質を含む有機溶媒で洗浄
することにより強塩基性のアミン成分を弱塩基に置換す
ることができ、アミン成分の働きを抑制することもでき
る。更には、上記アミン成分を中和するために、反射防
止膜自体に酸を含有させることも効果がある。
【００６９】上記有機溶媒処理、酸性物質を含む有機溶
媒処理の効果を確認するために、前処理無しの試料と、
各々の有機溶媒を用いて処理を施した試料とを作成し、
ＳＥＭ写真にてレジストの抜け残り、すなわちパターン
不良の数を計測した。その結果を図１０に示す。図１０
より、（ａ）に示す前処理無しの試料では、矢印で示す
ラインのレジスト抜け残り（楕円の配線トレンチパター
ン全体が黒くなっているもの）が端部から５本であるの
に対し、有機溶媒（シンナー）処理を施した（ｂ）の試
料では４本、更に酸性有機溶媒処理を施した試料（ｃ）
では１本と減少しており、このような有機溶媒処理によ
ってもアミン成分を有効に除去できることが確認され
た。
【００７０】なお、上記説明において、レジスト解像度
を劣化させる反応阻害物質としてアミン成分を例にして
説明したが、ＰＲ前にＣｕ裏面洗浄工程で使用するフッ
酸過酸化水素の残留物によっても同様に解像度の劣化を
引き起こす。このフッ酸過酸化水素の残留物に対して
も、アニール処理、プラズマ処理、ＵＶ処理、有機溶媒
処理やこれらを組み合わせた処理を施すことによって有
効に除去することができる。
【００７１】［実施例２］次に、本発明の第２の実施例
に係る半導体装置及びその製造方法について、図１１乃
至図１３を参照して説明する。図１１乃至図１３は、第
２の実施例に係るビアファーストプロセスの手順を示す
工程断面図であり、作図の都合上分図したものである。
なお、本実施例は、ビアホール内部に反射防止膜を完全
に充填することを特徴とするものであり、他の部分の構
造及び製造方法については前記した第１の実施例と同様
である。
【００７２】まず、図１１（ａ）に示すように、前記し
た第１の実施例と同様に、公知の方法により、配線基板
８上にＣｕ等からなる下層配線を形成した後、ＣＶＤ
法、プラズマＣＶＤ法等を用いて、第１エッチングスト
ップ膜７、第１層間絶縁膜６、第２エッチングストップ
膜５、第２層間絶縁膜４、キャップ絶縁膜３を順次形成
する。その後、キャップ絶縁膜３上に、反射防止膜２ａ
を５０ｎｍ程度、化学増幅型レジストを６００ｎｍ程度
塗布し、ＫｒＦフォトリソグラフィーによる露光、現像
を行い、第１レジストパターン１ａを形成する。
【００７３】次に、図１１（ｂ）に示すように、公知の
ドライエッチングにより反射防止膜２ａ、キャップ絶縁
膜３、第２層間絶縁膜４、第２エッチングストップ膜
５、第１層間絶縁膜７を順次エッチングして、それらを
貫通するビアホール９を形成する。その後、酸素プラズ
マアッシング及び有機剥離液を用いたウェット処理によ
りレジストパターン１ａと反射防止膜２ａとを剥離し、
ドライエッチングの残留物を除去する。
【００７４】次に、前記した第１の実施例と同様に、第
２レジストパターン形成の前処理として、所定の温度及
び時間条件のアニール処理や、物理的にビアホール９内
壁をエッチングしてアミン成分を除去するプラズマ処理
や、ＵＶ光で活性化した酸素又はオゾン等の酸化剤でア
ミン成分を中和するＵＶ処理や、酸又は弱塩基性物質を
含有する有機溶媒でアミンを中和又は弱アルカリに置換
する有機溶媒処理のいずれか又はそれらを組み合わせた
処理を行う。
【００７５】上記前処理によって層間絶縁膜中のアミン
成分を除去した後、図１１（ｃ）に示すように、第２反
射防止膜２ｂを５０ｎｍ程度塗布し、ベークを行う。そ
の際、本実施例では、第２反射防止膜２ｂ上に塗布する
レジストの厚みを均一にしてパターン解像度を向上させ
ると共に第２レジストパターン１ｂの除去を容易にする
ために、ビアホール９内部に完全に反射防止膜２ｂを埋
め込む。
【００７６】次に、図１２（ａ）に示すように、反射防
止膜２ｂの上に化学増幅型レジストを６００ｎｍ程度塗
布し、ベークを行った後、ＫｒＦフォトリソグラフィー
による露光、現像により配線トレンチパターン形成用の
第２レジストパターン１ｂを形成する（図１２（ｂ）参
照）。その際、第１の実施例と同様に、反射防止膜２ｂ
の塗布前に所定の前処理を施してアミン成分を十分に除
去しているため、レジストパターンの解像度を良好に保
つことができる。
【００７７】次に、前記した第１の実施例では、第２反
射防止膜２ｂとキャップ絶縁膜３及び第２層間絶縁膜４
とをドライエッチングしたが、本実施例では、ビアホー
ル９内部に第２反射防止膜２ｂが充填されており、第２
反射防止膜２ｂのエッチング速度がキャップ絶縁膜３及
び第２層間絶縁膜４に比べて遅いために、図１２（ｃ）
に示すように、第２反射防止膜２ｂのみを酸素プラズマ
を用いた異方性エッチバックにより配線層部分までエッ
チングする。続いて、図１３（ａ）に示すように、第２
エッチングストップ膜５をエッチングストッパとしてカ
バー絶縁膜３及び第２層間絶縁膜４をエッチングし、配
線トレンチパターン１０を形成する。
【００７８】次に、図１３（ｂ）に示すように、酸素プ
ラズマアッシング及び有機剥離液を用いたウェット処理
により、第２レジストパターン１ｂと第２反射防止膜２
ｂとを剥離し、ドライエッチングの残留物を除去する。
そして、第１エッチングストップ膜７を除去した後、で
きあがった配線トレンチパターン１０にＣｕ等の配線材
料１１を埋め込み、ＣＭＰ法を用いて研磨して表面を平
坦化することにより、デュアルダマシン構造が完成する
（図１３（ｃ）参照）。
【００７９】このようにして形成したビア付きウェハー
をＳＥＭ写真により確認したところ、パターン解像度不
良は全くなく、本実施例のアニール処理がアミン除去に
有効であることが確認された。本実施例では、ビアホー
ル９内部に第２反射防止膜２ｂを充填しているため、ビ
アホール９上部にレジストが残るという不具合が生じに
くく、また、ビアホール９内壁から第２反射防止膜２ｂ
を通ってレジストに至るパスが長いため、層間絶縁膜内
部にアミン成分が多少残留した場合であっても、アミン
成分による影響を受けにくいという利点がある。
【００８０】［実施例３］次に、本発明の第３の実施例
に係る半導体装置及びその製造方法について、図１４乃
至図１６を参照して説明する。図１４乃至図１６は、第
３の実施例に係るデュアルハードマスクプロセスの手順
を示す工程断面図であり、作図の都合上分図したもので
ある。なお、本実施例は、ハードマスクを用いて配線ト
レンチパターンを形成することを特徴とするものであ
る。
【００８１】まず、図１４（ａ）に示すように、前記し
た第１及び第２の実施例と同様に、公知の方法により、
配線基板８上にＣｕ等からなる下層配線を形成した後、
ＣＶＤ法、プラズマＣＶＤ法等を用いて、第１エッチン
グストップ膜７、第１層間絶縁膜６、第２エッチングス
トップ膜５、第２層間絶縁膜４を順次形成する。次に本
実施例では、その上に配線トレンチパターンのエッチン
グマクスとなるハードマスク膜下部１３及びハードマス
ク膜１２を所定の材料、膜厚で堆積する。その後、ハー
ドマスク膜１２上に、反射防止膜２ａを５０ｎｍ程度、
化学増幅型レジストを６００ｎｍ程度塗布し、ＫｒＦフ
ォトリソグラフィーによる露光、現像を行い、第１レジ
ストパターン１ａを形成する。
【００８２】次に、図１４（ｂ）に示すように、公知の
ドライエッチングにより第１レジストパターン１ａを用
いてハードマスク膜１２をエッチングして、配線トレン
チパターンをエッチングするための開口を形成する。そ
の後、酸素プラズマアッシング及び有機剥離液を用いた
ウェット処理によりレジストパターン１ａと反射防止膜
２ａとを剥離し、ドライエッチングの残留物を除去す
る。
【００８３】次に、前記した第１及び第２の実施例と同
様に、第２レジストパターン形成の前処理として、アニ
ール処理、プラズマ処理や、ＵＶ処理、有機溶媒処理の
いずれか又はそれらを組み合わせた処理を行う。
【００８４】次に、図１４（ｃ）に示すように、第２反
射防止膜２ｂを５０ｎｍ程度、化学増幅型レジストを６
００ｎｍ程度塗布し、ベークを行った後、ＫｒＦフォト
リソグラフィーによる露光、現像によりビアホール形成
用の第２レジストパターン１ｂを形成する。その際、第
１及び第２の実施例と同様に、反射防止膜２ｂの塗布前
に所定の前処理を施してアミン成分を十分に除去してい
るため、レジストパターンの解像度を良好に保つことが
できる。
【００８５】次に、図１５（ａ）に示すように、第２レ
ジストパターン２ｂをマスクとして公知のドライエッチ
ングにより、第２反射防止膜２ｂ、ハードマスク膜下部
１３、第２層間絶縁膜４、第２エッチングストップ膜
５、第１層間絶縁膜６をエッチングし、それらを貫通す
るビアホール９を形成する。
【００８６】その後、図１５（ｂ）に示すように、酸素
プラズマアッシング及び有機剥離液を用いたウェット処
理により、第２レジストパターン１ｂと第２反射防止膜
２ｂとを剥離し、ドライエッチングの残留物を除去す
る。
【００８７】次に、図１５（ｃ）に示すように、ハード
マスク膜１２をマスクとして公知のドライエッチング法
を用いて、ハードマスク膜下部１３及び第２層間絶縁膜
４をエッチングして、配線トレンチパターン１０を形成
する。その後、第２エッチングストップ膜７を除去し、
できあがった配線トレンチパターン１０にＣｕ等の配線
材料１１を埋め込み、ＣＭＰ法を用いて研磨して表面を
平坦化することにより、デュアルダマシン構造が完成す
る（図１６参照）。
【００８８】なお、層間絶縁膜を全て有機膜で形成した
場合には、図１５（ａ）の工程で第２レジストパターン
１ｂを用いて、第２反射防止膜２ｂ、ハードマスク膜下
部１３、第２層間絶縁膜４、第２エッチングストップ膜
５までエッチングし、図１５（ｃ）の工程で、ハードマ
スク膜１２を用いて、ハードマスク膜下部１３、第２層
間絶縁膜４をエッチングして配線トレンチパターン１０
を形成すると同時に、第１層間絶縁膜６をエッチングし
て第１エッチングストップ膜７まで貫通するビアホール
９を形成する構成とすることもできる。
【００８９】このようにして形成したビア付きウェハー
をＳＥＭ写真により確認したところ、前記した第１及び
第２の実施例と同様にパターン解像度不良は全くなく、
本実施例の前処理がアミン除去に有効であることが確認
された。また、本実施例では、第２レジストパターン１
ｂ形成時にビアホール９が形成されていないために基板
の凹凸が小さく、第２のレジストパターンの精度を向上
させることができ、また、ハードマスクを用いてエッチ
ングを行うため、配線トレンチパターンの加工が容易に
なるという利点がある。なお、第１乃至第３の実施例で
はビアファーストプロセスについて記載したが、トレン
チファーストプロセスでも同様に適用できることは明ら
かである。
【００９０】［実施例４］次に、本発明の第４の実施例
に係る半導体装置及びその製造方法について、図１７乃
至図２２を参照して説明する。図１７乃至図１９は、第
４の実施例に係るビアファーストプロセスの手順を示す
工程断面図であり、図２０乃至図２２は、トレンチファ
ーストプロセスの手順を示す工程断面図である。なお、
本実施例では、前処理としてＵＶ処理又はアニール処理
又はそれらを組み合わせた処理を行い、ビアホールや配
線トレンチパターン内壁に露出する絶縁膜表面の膜質
（組成や密度、結合状態等）を変化させることを特徴と
するものである。
【００９１】まず、図１７（ａ）に示すように、公知の
ダマシンプロセスにより配線基板８にＣｕ等からなる下
層配線１８を形成した後、図１７（ｂ）に示すように、
ＣＶＤ法、プラズマＣＶＤ法等を用いて、第１エッチン
グストップ膜７として、例えばＳｉＣＮ膜を３０〜１０
０ｎｍ程度の膜厚で堆積し、その上に第１層間絶縁膜
６、第２エッチングストップ膜５、第２層間絶縁膜４を
順次堆積する。ここで、配線溝ストッパー膜として用い
る第２エッチングストップ膜５は、例えばＳｉＣ、Ｓｉ
ＣＮであり、エッチングプロセスによる配線形成がばら
つきなく安定して形成できる場合は設けなくても良い。
また、第１層間絶縁膜６及び第２層間絶縁膜４は、例え
ばＳｉＯ２、無機系の低誘電率膜であるＬ−ＯｘTM（ラ
ダーオキサイド）、ＳｉＯＣ系の膜であり、低誘電率膜
の上層には図に示すようにキャップ絶縁膜３としてＳｉ
Ｏ２を形成してもよい。
【００９２】次に、図１７（ｃ）に示すように、公知の
リソグラフィー技術により第１レジストパターン１ａを
形成し、公知のエッチング技術により、キャップ絶縁膜
３、第２層間絶縁膜４、第２エッチングストップ膜５、
第１層間絶縁膜７を順次エッチングして、それらを貫通
するビアホール９を形成する。
【００９３】次に、ビアホール９のエッチングに用いた
第１レジストパターン１ａを酸素アッシングあるいは窒
素水素混合ガスやヘリウム水素混合ガスのプラズマを用
いて除去する。その後、アミン系の有機剥離液で洗浄を
行うが、これにより特に低誘電率膜の場合はビアホール
９側壁に剥離液が吸着・膜中に取り込まれる。ここで、
前記した第１乃至第３の実施例では、アニール処理、プ
ラズマ処理、ＵＶ処理、有機溶媒処理などの前処理を行
ったが、本実施例では、ビアホール９内壁に露出した絶
縁膜表面を改質するために、図１８（ａ）に示すよう
に、ＵＶ光を照射、あるいは２００〜４５０℃程度のア
ニール処理又はそれらを組み合わせた処理を行う。
【００９４】この結果、ビアホール９内に残留した剥離
液及び層間絶縁膜側壁に取り込まれた液が取り除かれる
とともに、ビアホール９側壁部の組成変化もしくは緻密
化もしくは結合状態変化等が起こる（ここでは絶縁膜の
変化を明示するために改質膜１９として記載している
が、改質膜１９とその内部の絶縁膜の境界は必ずしも明
確ではない。この改質膜１９の実効的な膜厚としては略
３０ｎｍ以下と考えられる。）。なお、この変化は酸素
アッシング等のレジスト剥離で膜が硬化・組成変形した
状態とは異なるものである。この改質膜１９の特徴及び
効果については後段で詳述する。
【００９５】次に、図１８（ｂ）に示すように、公知の
リソグラフィー技術により第２レジストパターン１ｂを
形成する。このとき、レジスト下層に有機系の反射防止
膜を形成しても良い。この時の反射防止膜はビアホール
９内に完全に埋設されるのではなく、配線となる高さ、
すなわち第２エッチングストップ膜５よりも低いことが
望ましい。この後、公知のエッチング技術を用いてキャ
ップ絶縁膜３及び第２層間絶縁膜４をエッチングし、配
線トレンチパターン１０を形成する。
【００９６】ここで、本実施例の前処理では、ビアホー
ル９内壁の絶縁膜表面に膜密度の大きい改質膜１９が形
成されているため、大気中に浮遊しているアミン等の反
応阻害物質の付着を抑制することができ、ポイゾニング
の発生を確実に防止することができる。また、本願発明
者は、アミンの他に絶縁膜に含まれる窒素や水素、炭素
等の元素も反応阻害物質として機能することを確認して
おり、上記前処理により、ビアホール９内壁の改質膜１
９はより内側の絶縁膜よりも窒素、水素、炭素等の濃度
が低くなっているため、上記元素に起因するポイゾニン
グも有効に抑制することができる。
【００９７】次に、図１８（ｃ）に示すように、配線溝
エッチングに用いた第２レジストパターン１ｂを除去し
たあと、ビアホール９底部の第１エッチングストップ膜
７をエッチングにより除去する。この時、露出した第２
エッチングストップ膜５も同時にエッチングされ除去さ
れる。このあと、配線トレンチパターン１０とビアホー
ル９に同時に、例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＮもし
くはこれらの積層構造からなるバリア膜とＣｕ等の導電
膜とからなる配線材料１１を埋め込む。その後、図１９
に示すように、配線として不要部となる配線材料１１を
ＣＭＰ法により除去してデュアルダマシン構造の配線が
形成される。
【００９８】このように、ビアホール９形成後にＵＶ処
理あるいはアニール処理、もしくはその組み合わせ処理
を行うことにより、有機剥離液や洗浄液中に含まれるア
ミンを確実に除去できると共に、ビアホール９内壁に組
成や密度、結合状態が変化した改質膜１９を形成するこ
とにより、大気中に浮遊したアミンの付着を抑制するこ
とができ、更に、絶縁膜中の反応阻害物質の影響を抑制
することができる。
【００９９】次に、本実施例の前処理をトレンチファー
ストプロセスに適用した場合のプロセスについて図２０
乃至図２２を用いて詳細に説明する。
【０１００】まず、上述したビアファーストプロセスと
同様の製造方法により、下層配線１８を形成した配線基
板８上に、第１エッチングストップ膜７、第１層間絶縁
膜６、第２エッチングストップ膜５、第２層間絶縁膜
４、キャップ絶縁膜３を順次形成する（図２０（ａ）、
（ｂ）参照）。
【０１０１】次に、図２０（ｃ）に示すように、公知の
リソグラフィー技術を用いて第１レジストパターン１ａ
を形成した後、公知のエッチング技術を用いて配線とな
る領域をエッチングし、配線トレンチパターン１０を形
成する。
【０１０２】次に、図２１（ａ）に示すように、配線溝
エッチングに用いた第１レジストパターン１ａを酸素ア
ッシング、有機剥離液等により除去した後、上記プロセ
スと同様に、ＵＶ処理あるいは２００〜４５０℃程度の
アニール処理、もしくはその組み合わせ処理を行い、配
線トレンチパターン１０内壁に改質膜１９を形成する。
この処理により、次工程のビアホールレジストパターン
形成時のレジストポイゾニングを防止することができ
る。
【０１０３】次に、図２１（ｂ）に示すように、公知の
リソグラフィー技術を用いて第２レジストパターン１ｂ
を形成し、公知のエッチング技術を用いてビアホール９
を形成する。この後、ビアファーストプロセスと同様の
製造方法で配線を形成する（図２１（ｃ）、図２２参
照）。
【０１０４】このように、トレンチファーストプロセス
においても、配線トレンチパターン１０形成後にＵＶ処
理あるいはアニール処理、もしくはその組み合わせ処理
を行うことにより、有機剥離液や洗浄液中に含まれるア
ミンを確実に除去できると共に、配線トレンチパターン
１０内壁に組成や密度、結合状態が変化した改質膜１９
を形成することにより、大気中に浮遊したアミンの付着
を抑制することができ、更に、絶縁膜中の反応阻害物質
の影響を抑制することができる。以下、絶縁膜に各種材
料を用いた場合の改質膜１９の特徴及び効果について記
載する。
【０１０５】＜ＳｉＯ２膜＞ビアファーストプロセスに
おいてビアホール９の層間絶縁膜にＳｉＯ２膜を用いた
場合、本プロセスフロー（ＵＶ処理又は／及びアニール
処理）を行った後のＳｉＯ２膜の側壁部の窒素濃度は、
内側のＳｉＯ２膜に比べて相対的に低くなっており、そ
の結果、その後の工程における膜からの窒素の脱離量は
減少している。この窒素の脱離量とビアポイズニングに
は明確な相関があり、窒素の脱離量が多くなるほどビア
ポイズニングの不良が多い。このことから層間絶縁膜に
ＳｉＯ ２膜を用いた場合に本実施例の前処理で有効にポ
イゾニングを抑制できることが分かる。
【０１０６】＜Ｌ−ＯｘＴＭ＞また、トレンチファース
トプロセスにおいて配線部の層間絶縁膜に梯子型水素化
シロキサンの中の１つであるラダーオキサイド膜を用い
た場合、本プロセスフロー（ＵＶ処理又は／及びアニー
ル処理）を行った後のラダーオキサイド膜の側壁部の膜
密度は内側より相対的に大きくなっており、そのため、
有機剥離工程で用いられる薬液の一部であるアミンのラ
ダーオキサイド膜への取り込み量が減少している。これ
に対して従来のプロセスでは、ラダーオキサイド膜の側
壁の膜密度は高くなっていないため、アミンの取り込み
量がかなり多くなっている。
【０１０７】このアミンの取り込み量はデュアルダマシ
ンのメタル埋設前のＴＤＳ（Thermal Desorption Spect
roscopy：昇温ガス脱離法）で窒素の脱ガス量、または
窒素結合との脱ガスにより容易に測定することができ
る。この測定により、アミンの取り込み量が大きいほ
ど、レジストポイズニイング不良が多くなることが確認
されている。なお、ＵＶ処理時間の延長などにより膜密
度は徐々に上がっていくため、アミンのラダーオキサイ
ド膜への取り込み量が更に少なくなり、より不良を低減
することができる。
【０１０８】また、 本プロセスフロー（ＵＶ処理又は
／及びアニール処理）を行った場合のラダーオキサイド
膜の側壁部の組成は内側よりも酸素濃度が相対的に高
く、水素濃度が相対的に低くなっている。
【０１０９】更に、結合状態に関しては、ラダーオキサ
イド膜の側壁部が内側よりも相対的にＳｉ−Ｏ結合の割
合が高くなっており、Ｓｉ−Ｈ結合の割合が低くなって
いる。この結合状態の確認は、べた膜に対して本プロセ
スの前処理を行なえばＦＴＩＲ法で容易に測定すること
ができる。また、実際の構造においても、断面劈開サン
プルのバッファードＨＦを用いたレレーフエッチ後の断
面ＳＥＭ観測により確認することができる。すなわち、
ラダーオキサイド膜の側壁が前述したような結合状態に
なった場合、エッチングレートが著しく低下して膜が残
るのに対し、側壁部以外のラダーオキサイド膜はエッチ
ングレートがかなり早いため、この方法により結合状態
を容易に確認することができる。上記方法で確認した結
果、この改質膜１９の膜厚は３０ｎｍ以下であり、ＵＶ
処理またはアニール処理時間を増大しても増加すること
はなかった。更に、酸素濃度は側壁表面が最も高く、内
側になるにつれて徐々に変化していることを確認した。
なお、この結合状態と膜密度は相関関係にあり、アミン
のラダーオキサイド膜への取り込み量はＳｉ−Ｏ結合の
割合が高くなるほど、Ｓｉ−Ｈ結合の割合が低くなるほ
ど小さくなる傾向である。以上の結果から、相関絶縁膜
にラダーオキサイド膜を用いた場合も本実施例の前処理
で有効にポイゾニングを抑制できることが分かる。
【０１１０】以上の絶縁膜の側壁最表面からその膜内部
への膜の元素濃度、膜密度、結合状態が前述した膜質か
ら内側になるにつれて徐々に変化していき、側壁部を除
く部分の膜質（バルクの層間膜の膜質）に近づいてい
く。側壁表層は膜質としてバルクと比べて誘電率が高く
なり、この層が厚い場合、デバイスのパフォーマンスが
悪くなる。膜質が急峻に変化する構造を用いた場合、こ
の高誘電率層の膜厚を厚くせざるを得ない。側壁部から
内部へ膜質が徐々に変わるような構造を作ることによ
り、膜質が急峻に変化する構造に比べて実効誘電率が上
がらず、デバイスの充分なパフォーマンスが得られる。
【０１１１】＜ＳｉＯＣ膜＞次に、ビアファーストプロ
セスにおけるビア層間絶縁膜の一部にＳｉＯＣ膜を用い
た場合、本プロセスフロー（ＵＶ処理又は／及びアニー
ル処理）を行った後のＳｉＯＣ膜の側壁部の膜密度は内
側より相対的に大きくなっており、アミンのＳｉＯＣ膜
への取り込み量は減少している。これに対して従来のプ
ロセスではＳｉＯＣ膜の側壁の膜密度は大きくなってい
ないため、アミンの取り込み量がかなり多くなってい
る。
【０１１２】また、本プロセスフロー（ＵＶ処理又は／
及びアニール処理）を行った場合のＳｉＯＣ膜の側壁部
の組成は内側よりも酸素濃度が相対的に高く、炭素及び
水素濃度が相対的に低いという特徴があり、その傾向が
顕著になるほどアミンのＳｉＯＣ膜への取り込み量が少
なくなっている。
【０１１３】更に結合状態に関しては、ＳｉＯＣ膜の側
壁部が内側よりも相対的にＳｉ−Ｏ結合の割合が高くな
っており、Ｓｉ−ＣＨ３結合の割合が低くなっている。
この結合状態と膜密度は相関関係にあり、アミンのＳｉ
ＯＣ膜への取り込み量はＳｉ−ＣＨ３結合の割合が低く
なるほど小さくなる傾向である。以上の結果から、層間
絶縁膜にＳｉＯＣ膜を用いた場合も本実施例の前処理で
有効にポイゾニングを抑制できることが分かる。
【０１１４】以上の絶縁膜の側壁最表面からその膜内部
への膜の元素濃度、膜密度、結合状態が前述した膜質か
ら内側になるにつれて徐々に変化していき、側壁部を除
く部分の膜質（バルクの層間膜の膜質）に近づいてい
く。側壁表層は膜質としてバルクと比べて誘電率が高く
なり、この層が厚い場合、デバイスのパフォーマンスが
悪くなる。膜質が急峻に変化する構造を用いた場合、こ
の高誘電率層の膜厚を厚くせざるを得ない。側壁部から
内部へ膜質が徐々に変わるような構造を作ることによ
り、膜質が急峻に変化する構造に比べて実効誘電率が上
がらず、デバイスの充分なパフォーマンスが得られる。
【０１１５】＜ＳｉＣＮ膜＞また、バリア膜やエッチン
グストップ膜としてＳｉＣＮ膜を用いた場合、本プロセ
スフロー（ＵＶ処理又は／及びアニール処理）を行った
後のＳｉＣＮ膜の側壁部の膜密度は内側より相対的に大
きくなっており、アミンのＳｉＣＮ膜への取り込み量は
減少している。これに対して従来のプロセスでは、Ｓｉ
ＣＮ膜の側壁の膜密度は大きくなっていないため、アミ
ンの取り込み量がかなり多くなっている。
【０１１６】また、本プロセスフロー（ＵＶ処理又は／
及びアニール処理）を行った場合のＳｉＣＮ膜の側壁部
の組成は内側部よりも酸素濃度が相対的に高く、炭素、
窒素及び水素濃度が相対的に低いという特徴があり、そ
の傾向が顕著になるほど、窒素の膜表面からの脱離量が
少なくなっている。
【０１１７】更に、結合状態に関しては、ＳｉＣＮ膜の
側壁部が内側よりも相対的にＳｉ−ＣＨ３結合の割合が
高くなっている。結合状態と膜密度は相関関係にあり、
アミンのＳｉＣＮ膜への取り込み量はＳｉ−ＣＨ３結合
の割合が低くなるほど小さくなる傾向である。以上の結
果から、バリア膜やエッチングストップ膜にＳｉＣＮ膜
を用いた場合も本実施例の前処理で有効にポイゾニング
を抑制できることが分かる。
【０１１８】以上の絶縁膜の側壁最表面からその膜内部
への膜の元素濃度、膜密度、結合状態が前述した膜質か
ら内側になるにつれて徐々に変化していき、側壁部を除
く部分の膜質（バルクの層間膜の膜質）に近づいてい
く。側壁表層は膜質としてバルクと比べて誘電率が高く
なり、この層が厚い場合、デバイスのパフォーマンスが
悪くなる。膜質が急峻に変化する構造を用いた場合、こ
の高誘電率層の膜厚を厚くせざるを得ない。側壁部から
内部へ膜質が徐々に変わるような構造を作ることによ
り、膜質が急峻に変化する構造に比べて実効誘電率が上
がらず、デバイスの充分なパフォーマンスが得られる。
【０１１９】＜ＳｉＣ膜＞また、バリア膜、エッチング
ストップ膜としてＳｉＣ膜を用いた場合、本プロセスフ
ロー（ＵＶ処理又は／及びアニール処理）を行った後の
ＳｉＣ膜の側壁部の膜密度が内側より相対的に大きくな
っており、アミンのＳｉＣ膜への取り込み量は減少して
いる。これに対して従来のプロセスでは、ＳｉＣ膜の側
壁の膜密度は大きくなっていないため、アミンの取り込
み量がかなり多くなっている。
【０１２０】更に、本プロセスフロー（ＵＶ処理＋アニ
ール処理）を行った場合のＳｉＣ膜の側壁部の組成は内
側よりも酸素濃度が相対的に高く、炭素及び水素濃度が
相対的に低いという特徴があり、その傾向が顕著になる
ほどアミンのＳｉＣ膜中への取り込みが少なくなってい
る。結合状態と膜密度は相関関係にあり、アミンのＳｉ
Ｃ膜への取り込み量はＳｉ−ＣＨ３結合の割合が低くな
るほど小さくなる傾向である。以上の結果から、バリア
膜、エッチングストップ膜にＳｉＣ膜を用いた場合も本
実施例の前処理で有効にポイゾニングを抑制できること
が分かる。
【０１２１】以上の絶縁膜の側壁最表面からその膜内部
への膜の元素濃度、膜密度、結合状態が前述した膜質か
ら内側になるにつれて徐々に変化していき、側壁部を除
く部分の膜質（バルクの層間膜の膜質）に近づいてい
く。側壁表層は膜質としてバルクと比べて誘電率が高く
なり、この層が厚い場合、デバイスのパフォーマンスが
悪くなる。膜質が急峻に変化する構造を用いた場合、こ
の高誘電率層の膜厚を厚くせざるを得ない。側壁部から
内部へ膜質が徐々に変わるような構造を作ることによ
り、膜質が急峻に変化する構造に比べて実効誘電率が上
がらず、デバイスの充分なパフォーマンスが得られる。
【０１２２】なお、上記各実施例では、本発明のアニー
ル処理、プラズマ処理や、ＵＶ処理、有機溶媒処理等の
前処理を、デュアルダマシンプロセスであるビアファー
ストプロセスやデュアルハードマスクプロセス、トレン
チファーストプロセスに適用した場合について説明した
が、本発明は上記実施例に限定されるものではなく、ア
ミン成分やフッ酸過酸化水素等の塩基性物質を含む有機
剥離液や洗浄液を用いたウェット処理に続けてレジスト
パターン形成を行う工程や、絶縁膜をパターニングした
後、続けてレジストパターン形成を行う工程を含む任意
の半導体プロセスに適用することができる。
【０１２３】
【発明の効果】以上説明したように、本発明の半導体装
置及びその製造方法によれば下記記載の効果を奏する。
【０１２４】本発明の第１の効果は、ビアファーストプ
ロセスやデュアルハードマスクプロセス、トレンチファ
ーストプロセス等のデュアルダマシンプロセスのよう
な、アミン等を含む有機剥離液や洗浄液を用いたウェッ
ト処理に続けてレジストパターン形成を行う工程や、ビ
アホールや配線トレンチパターン形成に続いてレジスト
パターン形成を行う工程を含むプロセスにおいて、レジ
ストパターンの解像度が劣化するという問題を解決する
ことができるということである。
【０１２５】その理由は、レジストパターン形成の前工
程として、アニール処理、プラズマ処理、ＵＶ処理、有
機溶媒処理等の処理を実施することにより、ウェハー
中、特に低誘電率層間絶縁膜中に残留しているアミン等
の反応阻害物質を確実に除去することができるからであ
る。また、前処理としてＵＶ処理及びアニール処理を実
施することにより、ビアホールや配線トレンチパターン
内壁に露出した絶縁膜表面に膜質（組成や密度、結合状
態等）が変化した改質膜を形成することができ、これに
より大気中のアミンの付着を抑制し、かつ、反応阻害物
質となる絶縁膜中の所定の元素の影響を抑制することが
できるからである。
【０１２６】また、本発明の第２の効果は、反射防止膜
などの塗布を容易にし、レジストパターンの加工精度を
向上させることができるということである。
【０１２７】その理由は、プラズマ処理やＵＶ処理によ
り表面状態を改質することができるため、反射防止膜や
レジストの濡れ性を改善することができるからである。
【０１２８】このように、従来の低誘電率膜を使用した
デュアルダマシンプロセスでは、アミン等の反応阻害物
質により安定したレジスト加工形状を得ることができな
かったが、本発明の前処理を施すことにより、安定した
レジスト解像性を得られるようになり、歩留まりの向上
に貢献することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るビアファーストプ
ロセスの手順を示す工程断面図である。
【図２】本発明の第１の実施例に係るビアファーストプ
ロセスの手順を示す工程断面図である。
【図３】本発明の第１の実施例に係るビアファーストプ
ロセスの手順を示す工程断面図である。
【図４】本発明の第１の実施例に係るアニール処理の条
件を設定するためのガス分析システムの構成を示す図で
ある。
【図５】ガス分析システムで分析した結果を示す図であ
る。
【図６】層間絶縁膜としてＳｉＯ２を用いた試料と低誘
電率膜を用いた試料に対するガス分析の結果を示す図で
ある。
【図７】層間絶縁膜としてＳｉＯ２を用いた試料と低誘
電率膜を用いた試料に対するＳＥＭ観察の結果を示す図
である。
【図８】ビアパターン間隔の差によるアミン成分の影響
の差異を示す図である。
【図９】本発明の第１の実施例に係るＵＶ処理の効果を
示す図である。
【図１０】本発明の第１の実施例に係る有機溶媒処理の
効果を示す図である。
【図１１】本発明の第２の実施例に係るビアファースト
プロセスの手順を示す工程断面図である。
【図１２】本発明の第２の実施例に係るビアファースト
プロセスの手順を示す工程断面図である。
【図１３】本発明の第２の実施例に係るビアファースト
プロセスの手順を示す工程断面図である。
【図１４】本発明の第３の実施例に係るデュアルハード
マスクプロセスの手順を示す工程断面図である。
【図１５】本発明の第３の実施例に係るデュアルハード
マスクプロセスの手順を示す工程断面図である。
【図１６】本発明の第３の実施例に係るデュアルハード
マスクプロセスの手順を示す工程断面図である。
【図１７】本発明の第４の実施例に係るビアファースト
プロセスの手順を示す工程断面図である。
【図１８】本発明の第４の実施例に係るビアファースト
プロセスの手順を示す工程断面図である。
【図１９】本発明の第４の実施例に係るビアファースト
プロセスの手順を示す工程断面図である。
【図２０】本発明の第４の実施例に係るトレンチファー
ストプロセスの手順を示す工程断面図である。
【図２１】本発明の第４の実施例に係るトレンチファー
ストプロセスの手順を示す工程断面図である。
【図２２】本発明の第４の実施例に係るトレンチファー
ストプロセスの手順を示す工程断面図である。
【図２３】従来のビアファーストプロセスの手順を示す
工程断面図である。
【図２４】従来のビアファーストプロセスの手順を示す
工程断面図である。
【図２５】従来のビアファーストプロセスの手順を示す
工程断面図である。
【図２６】層間絶縁膜に浸透した物質を抽出する方法を
示す図である。
【図２７】図１９の方法で抽出結果を示す図である。
【図２８】レジストパターンの解像度が劣化するメカニ
ズムを説明する図である。
【符号の説明】
１ａ 第１レジストパターン １ｂ 第２レジストパターン ２ａ 第１反射防止膜 ２ｂ 第２反射防止膜 ３ キャップ絶縁膜 ４ 第２層間絶縁膜 ５ 第２エッチングストップ膜 ６ 第１層間絶縁膜 ７ 第１エッチングストップ膜 ８ 配線基板 ９ ビアホール １０ 配線トレンチパターン １１ 配線材料 １２ ハードマスク膜 １３ ハードマスク膜下部 １４ レジスト残り １５ クラウン １６ 石英セル １７ ビア付きサンプル １８ 下層配線 １９ 改質膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 濱中 信秋 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 宇佐美 達矢 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 横山 孝司 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 2H096 AA25 CA05 CA06 CA20 JA02 KA02 5F033 HH11 HH18 HH21 HH32 HH33 JJ11 JJ21 JJ32 JJ33 KK11 MM02 MM12 MM13 NN06 NN07 QQ01 QQ04 QQ09 QQ10 QQ11 QQ12 QQ25 QQ37 QQ48 QQ54 QQ74 QQ85 QQ92 QQ93 QQ96 RR04 RR06 RR08 RR20 RR23 RR24 RR29 SS15 TT07 TT08 WW02 WW03 XX09 XX10 XX21 XX24 5F046 HA03 HA05 HA07

Claims (40)

    【特許請求の範囲】
  1. 【請求項１】絶縁膜が形成された基板に対して、有機剥
    離液又は洗浄液を用いてウェット処理を行った後、前記
    絶縁膜上にレジストパターンを形成する工程を含む半導
    体装置の製造方法において、 前記ウェット処理後、前記レジストパターンとなるレジ
    スト又は該レジスト下層に設ける反射防止膜を塗布する
    前に、前記有機剥離液又は前記洗浄液に含有される物質
    であって、前記レジストの化学反応を阻害する反応阻害
    物質を除去する前処理を行うことを特徴とする半導体装
    置の製造方法。
  2. 【請求項２】前記絶縁膜が低誘電率膜からなることを特
    徴とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】配線パターンが形成された基板上に、少な
    くとも第１の層間絶縁膜と第２の層間絶縁膜とを順次堆
    積する工程と、前記第２の層間絶縁膜上に第１のレジス
    トパターンを形成し、該第１のレジストパターンをマス
    クとしてドライエッチングにより前記第１の層間絶縁膜
    及び前記第２の層間絶縁膜を貫通するビアホールを形成
    する工程と、有機剥離液でエッチング残留物を除去する
    処理、又は、洗浄液で洗浄する処理の少なくとも一方の
    ウェット処理を行う工程と、前記第２の層間絶縁膜上に
    第２のレジストパターンを形成する工程と、前記第２の
    レジストパターンをマスクとして前記第２の層間絶縁膜
    をエッチングして配線トレンチパターンを形成する工程
    と、前記ビアホール及び前記配線トレンチパターン内に
    配線材料を埋め込み、研磨して配線パターンを形成する
    工程とを少なくとも有する半導体装置の製造方法におい
    て、 前記ウェット処理後、前記レジストパターンとなるレジ
    スト又は該レジスト下層に設ける反射防止膜を塗布する
    前に、前記有機剥離液又は前記洗浄液に含有される物質
    であって、前記レジストの化学反応を阻害する反応阻害
    物質を除去する前処理を行うことを特徴とする半導体装
    置の製造方法。
  4. 【請求項４】配線パターンが形成された基板上に、少な
    くとも第１の層間絶縁膜と第２の層間絶縁膜と無機材料
    からなるマスク部材とを堆積する工程と、前記マスク部
    材上に第１のレジストパターンを形成し、該第１のレジ
    ストパターンを用いて前記マスク部材をエッチングして
    ハードマスクを形成する工程と、有機剥離液でエッチン
    グ残留物を除去する処理、又は、洗浄液で洗浄する処理
    の少なくとも一方のウェット処理を行う工程と、前記ハ
    ードマスク上に第２のレジストパターンを形成する工程
    と、前記第２のレジストパターンをマスクとしてドライ
    エッチングにより前記第１の層間絶縁膜及び第２の層間
    絶縁膜を貫通するビアホールを形成する工程と、前記第
    ２のレジストパターを除去した後、前記ハードマスクを
    用いて前記第２の層間絶縁膜をエッチングして配線トレ
    ンチパターンを形成する工程と、前記ビアホール及び前
    記配線トレンチパターン内に配線材料を埋め込み、研磨
    して配線パターンを形成する工程とを少なくとも有する
    半導体装置の製造方法において、 前記ウェット処理後、前記レジストパターンとなるレジ
    スト又は該レジスト下層に設ける反射防止膜を塗布する
    前に、前記有機剥離液又は前記洗浄液に含有される物質
    であって、前記レジストの化学反応を阻害する反応阻害
    物質を除去する前処理を行うことを特徴とする半導体装
    置の製造方法。
  5. 【請求項５】前記第１の層間絶縁膜又は前記第２の層間
    絶縁膜の少なくとも一方が低誘電率膜からなることを特
    徴とする請求項３又は４に記載の半導体装置の製造方
    法。
  6. 【請求項６】前記反応阻害物質が塩基性物質からなり、
    該塩基性物質により、露光により前記レジスト中に発生
    した酸の触媒作用が阻害されることを特徴とする請求項
    １乃至５のいずれか一に記載の半導体装置の製造方法。
  7. 【請求項７】前記塩基性物質にアミンを含むことを特徴
    とする請求項６記載の半導体装置の製造方法。
  8. 【請求項８】前記前処理として、アニール処理、ＵＶ処
    理、プラズマ処理、又は、有機溶媒処理の少なくとも一
    の処理を行うことを特徴とする請求項１乃至７のいずれ
    か一に記載の半導体装置の製造方法。
  9. 【請求項９】前記前処理として、アニール処理の後にＵ
    Ｖ処理を行うことを特徴とする請求項１乃至７のいずれ
    か一に記載の半導体装置の製造方法。
  10. 【請求項１０】前記アニール処理が、所定の温度のアニ
    ールにより、前記絶縁膜、前記第１の層間絶縁膜又は前
    記第２の層間絶縁膜に浸透又は吸着した前記反応阻害物
    質を脱離させる処理であることを特徴とする請求項８又
    は９に記載の半導体装置の製造方法。
  11. 【請求項１１】前記アニール処理を、１５０乃至４５０
    ℃の温度範囲で行うことを特徴とする請求項１０記載の
    半導体装置の製造方法。
  12. 【請求項１２】前記アニール処理を、前記反射防止膜又
    は前記レジストのベーク温度よりも高い温度で行うこと
    を特徴とする請求項１１記載の半導体装置の製造方法。
  13. 【請求項１３】前記アニール処理を、減圧下、又は、窒
    素ガス、不活性ガス又は水素ガスの雰囲気下で行うこと
    を特徴とする請求項１０乃至１２のいずれか一に記載の
    半導体装置の製造方法。
  14. 【請求項１４】前記ＵＶ処理が、ＵＶ光の照射により活
    性化した酸素又はオゾンにより、前記絶縁膜、前記第１
    の層間絶縁膜又は前記第２の層間絶縁膜に浸透又は吸着
    した前記反応阻害物質を中和する処理であることを特徴
    とする請求項８又は９に記載の半導体装置の製造方法。
  15. 【請求項１５】前記プラズマ処理が、酸素、窒素又はア
    ンモニアのいずれか一のガスを含むプラズマにより、前
    記絶縁膜又は前記層間絶縁膜に浸透又は吸着した前記反
    応阻害物質をエッチングする処理であることを特徴とす
    る請求項８記載の半導体装置の製造方法。
  16. 【請求項１６】前記有機溶媒処理が、ポリピレングリコ
    ールモノメチルエーテルアセテート、ポリピレングリコ
    ールモノメチルエーテル、乳酸エチル、シクロヘキサノ
    ン、メチルエチルケトンのいずれか一を含む有機溶媒を
    用いた処理であることを特徴とする請求項８記載の半導
    体装置の製造方法。
  17. 【請求項１７】前記有機溶媒に酸性物質を含み、該酸性
    物質により、前記絶縁膜、前記第１の層間絶縁膜又は前
    記第２の層間絶縁膜に浸透又は吸着した前記反応阻害物
    質が中和されることを特徴とする請求項１６記載の半導
    体装置の製造方法。
  18. 【請求項１８】前記有機溶媒に弱塩基性物質を含み、該
    弱塩基性物質により、前記絶縁膜、前記第１の層間絶縁
    膜又は前記第２の層間絶縁膜に浸透又は吸着した前記反
    応阻害物質が弱塩基に置換されることを特徴とする請求
    項１６記載の半導体装置の製造方法。
  19. 【請求項１９】請求項１乃至１８のいずれか一に記載の
    製造方法を用いて形成される半導体装置であって、 前記前処理として、アニール処理又はＵＶ処理の少なく
    とも一つが用いられ、 前記ビアホール又は前記配線トレンチパターンに形成さ
    れた前記配線パターン側壁の少なくとも一部に当接する
    絶縁膜の前記当接面表層に、内部とは成分比率又は密度
    が異なる領域が形成されていることを特徴とする半導体
    装置。
  20. 【請求項２０】導電体からなるビア又は配線の少なくと
    も一方の側壁の少なくとも一部に当接する層間膜がＳｉ
    及びＯを主要元素とする絶縁膜であり、前記絶縁膜の前
    記当接面表層に、該絶縁膜内部よりも窒素濃度が低い領
    域を有することを特徴とするデュアルダマシン配線構造
    を用いた半導体装置。
  21. 【請求項２１】導電体からなるビア又は配線の少なくと
    も一方の側壁の少なくとも一部に当接する層間膜がＳ
    ｉ、Ｏ及びＨを主要元素とする低誘電率絶縁膜であり、
    前記絶縁膜の前記当接面表層に、該絶縁膜内部よりも酸
    素濃度が高く、かつ、水素濃度が低い領域を有すること
    を特徴とするデュアルダマシン配線構造を用いた半導体
    装置。
  22. 【請求項２２】前記Ｓｉ、Ｏ及びＨを主要元素とする絶
    縁膜の前記領域における濃度分布が、前記当接面最表面
    で酸素濃度が最も高くかつ水素濃度が最も低く、内部に
    向かって徐々に酸素濃度が低くかつ水素濃度が高くな
    り、前記絶縁膜内部の酸素濃度及び水素濃度に近づいて
    いくことを特徴とする請求項２１記載のデュアルダマシ
    ン配線構造を用いた半導体装置。
  23. 【請求項２３】導電体からなるビア又は配線の少なくと
    も一方の側壁の少なくとも一部に当接する層間膜がＳ
    ｉ、Ｏ、Ｃ及びＨを主要元素とする低誘電率絶縁膜であ
    り、前記絶縁膜の前記当接面表層に、該絶縁膜内部より
    も酸素濃度が高く、かつ、炭素及び水素濃度が低い領域
    を有することを特徴とするデュアルダマシン配線構造を
    用いた半導体装置。
  24. 【請求項２４】前記Ｓｉ、Ｏ、Ｃ及びＨを主要元素とす
    る絶縁膜の前記領域における濃度分布が、前記当接面最
    表面で酸素濃度が最も高くかつ水素濃度及び炭素濃度が
    最も低く、内部に向かって徐々に酸素濃度が低くかつ水
    素濃度及び炭素濃度が高くなり、前記絶縁膜内部の酸素
    濃度、水素濃度及び炭素濃度に近づいていくことを特徴
    とする請求項２３記載のデュアルダマシン配線構造を用
    いた半導体装置。
  25. 【請求項２５】導電体からなるビア又は配線の少なくと
    も一方の側壁の少なくとも一部に当接するバリア膜又は
    エッチングストッパ膜がＳｉ、Ｃ、Ｎ及びＨを主要元素
    とする絶縁膜であり、前記絶縁膜の前記当接面表層に、
    該絶縁膜内部よりも酸素濃度が高く、かつ、炭素、窒素
    及び水素濃度が低い領域を有することを特徴とするデュ
    アルダマシン配線構造を用いた半導体装置。
  26. 【請求項２６】前記Ｓｉ、Ｃ、Ｎ及びＨを主要元素とす
    る絶縁膜の前記領域における濃度分布が、前記当接面最
    表面で酸素濃度が最も高くかつ窒素濃度、水素濃度及び
    炭素濃度が最も低く、内部に向かって徐々に酸素濃度が
    低くかつ窒素濃度、水素濃度及び炭素濃度が高くなり、
    前記絶縁膜内部の酸素濃度、窒素濃度、水素濃度及び炭
    素濃度に近づいていくことを特徴とする請求項２５記載
    のデュアルダマシン配線構造を用いた半導体装置。
  27. 【請求項２７】導電体からなるビア又は配線の少なくと
    も一方の側壁の少なくとも一部に当接するバリア膜又は
    エッチングストッパ膜がＳｉ、Ｃ及びＨを主要元素とす
    る絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶
    縁膜内部よりも酸素濃度が高く、かつ、炭素及び水素濃
    度が低い領域を有することを特徴とするデュアルダマシ
    ン配線構造を用いた半導体装置。
  28. 【請求項２８】前記Ｓｉ、Ｃ及びＨを主要元素とする絶
    縁膜の前記領域における濃度分布が、前記当接面最表面
    で酸素濃度が最も高くかつ水素濃度及び炭素濃度が最も
    低く、内部に向かって徐々に酸素濃度が低くかつ水素濃
    度及び炭素濃度が高くなり、前記絶縁膜内部の酸素濃
    度、水素濃度及び炭素濃度に近づいていくことを特徴と
    する請求項２７記載のデュアルダマシン配線構造を用い
    た半導体装置。
  29. 【請求項２９】導電体からなるビア又は配線の少なくと
    も一方の側壁の少なくとも一部に当接する層間膜がＳ
    ｉ、Ｏ及びＨを主要元素とする低誘電率絶縁膜又はＳ
    ｉ、Ｏ、Ｃ及びＨを主要元素とする低誘電率絶縁膜であ
    り、前記絶縁膜の前記当接面表層に、該絶縁膜内部より
    も膜密度が大きい領域を有することを特徴とするデュア
    ルダマシン配線構造を用いた半導体装置。
  30. 【請求項３０】導電体からなるビア又は配線の少なくと
    も一方の側壁の少なくとも一部に当接するバリア膜又は
    エッチングストッパ絶縁膜が、Ｓｉ、Ｃ、Ｎ及びＨを主
    要元素とする絶縁膜又はＳｉ、Ｃ及びＨを主要元素とす
    る絶縁膜であり、前記絶縁膜の前記当接面表層に、該絶
    縁膜内部よりも膜密度が大きい領域を有することを特徴
    とするデュアルダマシン配線構造を用いた半導体装置。
  31. 【請求項３１】前記絶縁膜の前記領域における膜密度の
    分布が、前記当接面最表面で膜密度が最も大きく、内部
    に向かって徐々に膜密度が小さくなり、前記絶縁膜内部
    の膜密度に近づいていくことを特徴とする請求項２９又
    は３０記載のデュアルダマシン配線構造を用いた半導体
    装置。
  32. 【請求項３２】導電体からなるビア又は配線の少なくと
    も一方の側壁の少なくとも一部に当接する層間膜がＳ
    ｉ、Ｏ及びＨを主要元素とする低誘電率絶縁膜であり、
    前記絶縁膜の前記当接面表層に、該絶縁膜内部よりもＳ
    ｉ−Ｏ結合の割合が高く、Ｓｉ−Ｈ結合の割合が低い領
    域を有することを特徴とするデュアルダマシン配線構造
    を用いた半導体装置。
  33. 【請求項３３】前記Ｓｉ、Ｏ及びＨを主要元素とする絶
    縁膜の前記領域における結合状態の分布が、前記当接面
    最表面でＳｉ−Ｏ結合の割合が最も高くかつＳｉ−Ｈ結
    合の割合が最も低く、内部に向かって徐々にＳｉ−Ｏ結
    合の割合が低くかつＳｉ−Ｈ結合の割合が高くなり、前
    記絶縁膜内部のＳｉ−Ｏ結合及びＳｉ−Ｈ結合の割合に
    近づいていくことを特徴とする請求項３２記載のデュア
    ルダマシン配線構造を用いた半導体装置。
  34. 【請求項３４】導電体からなるビア又は配線の少なくと
    も一方の側壁の少なくとも一部に当接する層間膜がＳ
    ｉ、Ｏ、Ｃ及びＨを主要元素とする低誘電率絶縁膜であ
    り、前記絶縁膜の前記当接面表層に、該絶縁膜内部より
    もＳｉ−Ｏ結合の割合が高く、Ｓｉ−ＣＨ３結合の割合
    が低い領域を有することを特徴とするデュアルダマシン
    配線構造を用いた半導体装置。
  35. 【請求項３５】前記Ｓｉ、Ｏ、Ｃ及びＨを主要元素とす
    る絶縁膜の前記領域における結合状態の分布が、前記当
    接面最表面でＳｉ−Ｏ結合の割合が最も高くかつＳｉ−
    ＣＨ３結合の割合が最も低く、内部に向かって徐々にＳ
    ｉ−Ｏ結合の割合が低くかつＳｉ−ＣＨ３結合の割合が
    高くなり、前記絶縁膜内部のＳｉ−Ｏ結合及びＳｉ−Ｃ
    Ｈ３結合の割合に近づいていくことを特徴とする請求項
    ３４記載のデュアルダマシン配線構造を用いた半導体装
    置。
  36. 【請求項３６】導電体からなるビア又は配線の少なくと
    も一方の側壁の少なくとも一部に当接するバリア膜又は
    エッチングストッパ膜がＳｉ、Ｃ、Ｎ及びＨを主要元素
    とする絶縁膜又はＳｉ、Ｃ及びＨを主要元素とする絶縁
    膜であり、前記絶縁膜の前記当接面表層に、該絶縁膜内
    部よりもＳｉ−ＣＨ３結合の割合が低い領域を有するこ
    とを特徴とするデュアルダマシン配線構造を用いた半導
    体装置。
  37. 【請求項３７】前記絶縁膜の前記領域における結合状態
    の分布が、前記当接面最表面でＳｉ−Ｏ結合の割合が最
    も高くかつＳｉ−ＣＨ３結合の割合が最も低く、内部に
    向かって徐々にＳｉ−Ｏ結合の割合が低くかつＳｉ−Ｃ
    Ｈ３結合の割合が高くなり、前記絶縁膜内部のＳｉ−Ｏ
    結合及びＳｉ−ＣＨ３結合の割合に近づいていくことを
    特徴とする請求項３６記載のデュアルダマシン配線構造
    を用いた半導体装置。
  38. 【請求項３８】前記領域の厚さが略３０ｎｍ以下である
    ことを特徴とする請求項２０乃至３７のいずれか一に記
    載のデュアルダマシン配線構造を用いた半導体装置。
  39. 【請求項３９】前記Ｓｉ、Ｏ及びＨを主要元素とする低
    誘電率絶縁膜が梯子型水素化シロキサンであることを特
    徴とする請求項２１、２２、２９、３１乃至３３のいず
    れか一に記載のデュアルダマシン配線構造を用いた半導
    体装置。
  40. 【請求項４０】前記梯子型水素化シロキサンとしてＬ−
    Ｏｘ（登録商標）を用いたことを特徴とする請求項３９
    記載のデュアルダマシン配線構造を用いた半導体装置。
JP2002340160A 2001-11-27 2002-11-22 半導体装置の製造方法 Expired - Fee Related JP4778660B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002340160A JP4778660B2 (ja) 2001-11-27 2002-11-22 半導体装置の製造方法
US10/303,715 US20030170993A1 (en) 2001-11-27 2002-11-26 Semiconductor device and method of manufacturing the same
TW091134547A TW200300569A (en) 2001-11-27 2002-11-27 Semiconductor device and method of manufacturing the same
US10/969,429 US7217654B2 (en) 2001-11-27 2004-10-21 Semiconductor device and method of manufacturing the same
US11/640,349 US20070096331A1 (en) 2001-11-27 2006-12-18 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001-361112 2001-11-27
JP2001361112 2001-11-27
JP2001361112 2001-11-27
JP2002340160A JP4778660B2 (ja) 2001-11-27 2002-11-22 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010224277A Division JP2011029662A (ja) 2001-11-27 2010-10-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2003229481A true JP2003229481A (ja) 2003-08-15
JP4778660B2 JP4778660B2 (ja) 2011-09-21

Family

ID=27759340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002340160A Expired - Fee Related JP4778660B2 (ja) 2001-11-27 2002-11-22 半導体装置の製造方法

Country Status (3)

Country Link
US (3) US20030170993A1 (ja)
JP (1) JP4778660B2 (ja)
TW (1) TW200300569A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083757A1 (ja) * 2004-03-01 2005-09-09 Tokyo Electron Limited レジスト膜の剥離方法およびリワーク方法
JP2006073854A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp フォトレジスト液の塗布方法、フォトレジストパターンの形成方法、半導体装置の製造方法
JP2006186332A (ja) * 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100602050B1 (ko) 2004-02-02 2006-07-14 박병주 유기 반도체 소자, 그 제조 방법 및 이를 제조하기 위한조성물
JP2006190962A (ja) * 2004-12-09 2006-07-20 Fujitsu Ltd 半導体装置の製造方法
JP2006287221A (ja) * 2005-03-30 2006-10-19 Supercritical Systems Inc ウエハー処理における体系的な被毒の中和
JP2007036296A (ja) * 2002-03-27 2007-02-08 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP2007067174A (ja) * 2005-08-31 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007335621A (ja) * 2006-06-15 2007-12-27 Sony Corp 半導体装置の製造方法
JP2009016657A (ja) * 2007-07-06 2009-01-22 Tokyo Electron Ltd レジストパターンの再形成方法
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2013080813A (ja) * 2011-10-04 2013-05-02 Sony Corp 半導体装置および半導体装置の製造方法
WO2015068251A1 (ja) * 2013-11-08 2015-05-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016017998A (ja) * 2014-07-04 2016-02-01 豊田合成株式会社 半導体装置の製造方法、レジストパターンの形成方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
US7153776B2 (en) * 2002-11-27 2006-12-26 International Business Machines Corporation Method for reducing amine based contaminants
JP2004235548A (ja) * 2003-01-31 2004-08-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2004273483A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 配線構造の形成方法
TWI257120B (en) * 2003-06-18 2006-06-21 Fujitsu Ltd Method for manufacturing semiconductor device
JP2005203429A (ja) * 2004-01-13 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4202951B2 (ja) * 2004-03-08 2008-12-24 東京エレクトロン株式会社 半導体装置の配線形成方法
US7071093B2 (en) * 2004-03-26 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated treatment method for obtaining robust low dielectric constant materials
JP2006133315A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法
US20060205232A1 (en) * 2005-03-10 2006-09-14 Lih-Ping Li Film treatment method preventing blocked etch of low-K dielectrics
US7713865B2 (en) * 2005-06-24 2010-05-11 International Business Machines Corporation Preventing damage to metal using clustered processing and at least partially sacrificial encapsulation
JP4533304B2 (ja) * 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US7365025B2 (en) * 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics
US7682977B2 (en) * 2006-05-11 2010-03-23 Micron Technology, Inc. Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
JP5548332B2 (ja) * 2006-08-24 2014-07-16 富士通セミコンダクター株式会社 半導体デバイスの製造方法
JP2008165744A (ja) * 2006-12-07 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置
US20090061633A1 (en) * 2007-08-31 2009-03-05 Fujitsu Limited Method of manufacturing semiconductor device
US7781332B2 (en) * 2007-09-19 2010-08-24 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
US7910477B2 (en) * 2007-12-28 2011-03-22 Texas Instruments Incorporated Etch residue reduction by ash methodology
JP2010010270A (ja) * 2008-06-25 2010-01-14 Nec Electronics Corp 半導体装置の製造方法
US8623587B2 (en) * 2008-08-05 2014-01-07 Mitsubishi Gas Chemical Company, Inc. Residue removing liquid composition and method for cleaning semiconductor element using same
US8047728B2 (en) * 2008-08-13 2011-11-01 Corning Cable Systems Llc Optical fiber connector with enhanced bonding capability and method of assembling fiber
US8105947B2 (en) * 2008-11-07 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Post etch dielectric film re-capping layer
JP2012004401A (ja) * 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8610275B2 (en) * 2010-07-14 2013-12-17 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor contact structure including a spacer formed within a via and method of manufacturing the same
CN102376637A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 形成通孔的方法
JP5755471B2 (ja) * 2011-03-10 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8758638B2 (en) * 2011-05-10 2014-06-24 Applied Materials, Inc. Copper oxide removal techniques
CN103794545B (zh) * 2012-10-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种制作金属互连线的方法
SG11201600825YA (en) * 2013-09-25 2016-03-30 Intel Corp Sacrificial material for stripping masking layers
US9425078B2 (en) * 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill
JP6363431B2 (ja) 2014-08-27 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9985122B2 (en) * 2015-05-19 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structures
CN110226219B (zh) * 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
KR20200039074A (ko) * 2018-10-04 2020-04-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10748765B2 (en) * 2018-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer mask and method of forming same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341536A (ja) * 1992-06-12 1993-12-24 Toshiba Corp レジストパターンの形成方法
JPH1195432A (ja) * 1997-09-24 1999-04-09 Hitachi Chem Co Ltd ネガ型レジスト組成物及びネガ型レジスト像の製造法
JPH11295903A (ja) * 1998-04-09 1999-10-29 Tokyo Electron Ltd レジストマスクの形成方法
JP2001007115A (ja) * 1999-06-21 2001-01-12 Semiconductor Leading Edge Technologies Inc 微細パターンの形成方法、半導体装置および半導体装置の製造方法
JP2001085521A (ja) * 1999-09-10 2001-03-30 Nec Corp 半導体装置の製造方法
JP2003124310A (ja) * 2001-10-12 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3107047B2 (ja) * 1998-05-28 2000-11-06 日本電気株式会社 半導体装置の製造方法
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
JP2000077409A (ja) 1998-08-31 2000-03-14 Fujitsu Ltd 半導体装置の製造方法
US6114259A (en) * 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
JP2001223269A (ja) * 2000-02-10 2001-08-17 Nec Corp 半導体装置およびその製造方法
US6350675B1 (en) * 2000-10-12 2002-02-26 Chartered Semiconductor Manufacturing Ltd. Integration of silicon-rich material in the self-aligned via approach of dual damascene interconnects
US6797633B2 (en) * 2000-11-09 2004-09-28 Texas Instruments Incorporated In-situ plasma ash/treatment after via etch of low-k films for poison-free dual damascene trench patterning
US6528432B1 (en) * 2000-12-05 2003-03-04 Advanced Micro Devices, Inc. H2-or H2/N2-plasma treatment to prevent organic ILD degradation
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341536A (ja) * 1992-06-12 1993-12-24 Toshiba Corp レジストパターンの形成方法
JPH1195432A (ja) * 1997-09-24 1999-04-09 Hitachi Chem Co Ltd ネガ型レジスト組成物及びネガ型レジスト像の製造法
JPH11295903A (ja) * 1998-04-09 1999-10-29 Tokyo Electron Ltd レジストマスクの形成方法
JP2001007115A (ja) * 1999-06-21 2001-01-12 Semiconductor Leading Edge Technologies Inc 微細パターンの形成方法、半導体装置および半導体装置の製造方法
JP2001085521A (ja) * 1999-09-10 2001-03-30 Nec Corp 半導体装置の製造方法
JP2003124310A (ja) * 2001-10-12 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036296A (ja) * 2002-03-27 2007-02-08 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP4606399B2 (ja) * 2002-03-27 2011-01-05 パナソニック株式会社 電子デバイスの製造方法
KR100602050B1 (ko) 2004-02-02 2006-07-14 박병주 유기 반도체 소자, 그 제조 방법 및 이를 제조하기 위한조성물
WO2005083757A1 (ja) * 2004-03-01 2005-09-09 Tokyo Electron Limited レジスト膜の剥離方法およびリワーク方法
JP2006073854A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp フォトレジスト液の塗布方法、フォトレジストパターンの形成方法、半導体装置の製造方法
JP2006186332A (ja) * 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2006190962A (ja) * 2004-12-09 2006-07-20 Fujitsu Ltd 半導体装置の製造方法
JP4667165B2 (ja) * 2004-12-09 2011-04-06 富士通株式会社 半導体装置の製造方法
JP2006287221A (ja) * 2005-03-30 2006-10-19 Supercritical Systems Inc ウエハー処理における体系的な被毒の中和
JP4567554B2 (ja) * 2005-08-31 2010-10-20 パナソニック株式会社 半導体装置の製造方法
JP2007067174A (ja) * 2005-08-31 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007335621A (ja) * 2006-06-15 2007-12-27 Sony Corp 半導体装置の製造方法
JP2009016657A (ja) * 2007-07-06 2009-01-22 Tokyo Electron Ltd レジストパターンの再形成方法
JP2013080813A (ja) * 2011-10-04 2013-05-02 Sony Corp 半導体装置および半導体装置の製造方法
US9293411B2 (en) 2011-10-04 2016-03-22 Sony Corporation Semiconductor device and manufacturing method of the same
US9425142B2 (en) 2011-10-04 2016-08-23 Sony Corporation Semiconductor device and manufacturing method of the same
WO2015068251A1 (ja) * 2013-11-08 2015-05-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9281276B2 (en) 2013-11-08 2016-03-08 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US9559052B2 (en) 2013-11-08 2017-01-31 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JPWO2015068251A1 (ja) * 2013-11-08 2017-03-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016017998A (ja) * 2014-07-04 2016-02-01 豊田合成株式会社 半導体装置の製造方法、レジストパターンの形成方法

Also Published As

Publication number Publication date
US20070096331A1 (en) 2007-05-03
TW200300569A (en) 2003-06-01
US20050124168A1 (en) 2005-06-09
US20030170993A1 (en) 2003-09-11
JP4778660B2 (ja) 2011-09-21
US7217654B2 (en) 2007-05-15

Similar Documents

Publication Publication Date Title
JP4778660B2 (ja) 半導体装置の製造方法
JP4838246B2 (ja) 多孔質材料を特徴づける方法とシステム
US6503840B2 (en) Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US7439171B2 (en) Method for manufacturing electronic device
JP4142941B2 (ja) 半導体装置の製造方法
US6465358B1 (en) Post etch clean sequence for making a semiconductor device
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
US20090017563A1 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
JP2003167345A (ja) 化学増幅型フォトレジスト組成物、これを用いた半導体装置の製造方法及び半導体基板
JP2002353308A (ja) 半導体装置及びその製造方法
WO2004090974A1 (ja) 電子デバイス及びその製造方法
US20130233489A1 (en) Apparatus for wet etching while forming interconnect trench in insulating film
US6713386B1 (en) Method of preventing resist poisoning in dual damascene structures
JP5396837B2 (ja) 半導体装置の製造方法
JP2011029662A (ja) 半導体装置
JP5200436B2 (ja) 半導体装置の製造方法
JP2006133315A (ja) 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法
US6861348B2 (en) Pre-pattern surface modification of low-k dielectrics
JP2005217292A (ja) 半導体装置の製造方法
JP2004221104A (ja) 半導体装置とその製造方法
JP2005197366A (ja) 半導体装置の製造方法および基板処理装置
JP2005142433A (ja) 半導体装置の製造方法
JP2005197365A (ja) 半導体装置の製造方法
JP2005197367A (ja) 半導体装置の製造方法
JP2005228800A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20030304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110704

R150 Certificate of patent or registration of utility model

Ref document number: 4778660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees