TW200300569A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW200300569A
TW200300569A TW091134547A TW91134547A TW200300569A TW 200300569 A TW200300569 A TW 200300569A TW 091134547 A TW091134547 A TW 091134547A TW 91134547 A TW91134547 A TW 91134547A TW 200300569 A TW200300569 A TW 200300569A
Authority
TW
Taiwan
Prior art keywords
insulating film
film
semiconductor device
treatment
interlayer
Prior art date
Application number
TW091134547A
Other languages
English (en)
Inventor
Seiji Nagahara
Kazutoshi Shiba
Nobuaki Hamanaka
Tatsuya Usami
Takashi Yokoyama
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Publication of TW200300569A publication Critical patent/TW200300569A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

200300569 五、發明說明（1) 一、 【發明所屬之技術頜域】 本發明係關於半導體裝置及其製造方法’特別係關於 金屬鑲嵌構造之半導體裝置及其製造方法。 二、 【先前技術】 近年來，隨著半導體裝置之高積體化及晶片尺寸之縮 小化，配線之微縮化及多層配線化日益進展，而形成多層 配線構造之方法，一般係採用於介層洞及配線渠溝圖形中 同時埋設 Cu，並藉由 CMP(Chemical Mechanical Pol ishing)法進行平坦化而形成配線之所謂金屬鑲嵌製 程。以此金屬鑲嵌製程雖可使配線圖形達到高密度化，但 若配線圖形接近，則會產生因配線圖形間之寄生電容所引 起之配線延遲之問題。因此，為了改善配線延遲，如何減 少配線電容成為重要之課題。 可減少配線電容之方法，如為使用低介電常數之材料 作為層間絕緣膜，以取代以往所使用之3 i 〇2系之絕緣膜（特 開2 000-7 7409號公報等）。在此，參考圖式，說明使用低 介電常數膜作為層間絕緣膜之習知之金屬鑲嵌製程。圖2 3 至圖25為顯示習知之金屬鑲嵌製程之一形態之介層洞優先 形成製程順序之製程剖面圖。 百先，如圖23 (a)所示，以周知方法，於形成有由Cu 丑所成之下層配線之配線基板8上，依序沈積：防止Cu擴 ί +成ί "層洞之蝕刻阻隔壁之第1蝕刻阻隔膜7、*Si02 m1丨層間絕緣膜6、成為配線渠溝圖形之㈣阻隔壁 X阻隔膜5、由低介電常數膜所成之第2層間絕緣
200300569
膜4及由Si〇2所成之覆蓋絕緣膜3。接著，於覆蓋絕緣膜3 依序塗佈第1防止反射膜（ARC : Anti Reflection
Coating) 2a、光阻，藉由曝光、顯影，形成用以形成介屑 洞9之第1光阻圖形1 a。 曰 其次，如圖2 3 ( b )所示，以第1光阻圖形1 a作為光軍， 使用周知之乾蝕刻技術，依序蝕刻第1防止反射膜2a、覆 盍絕緣膜3、第2層間絕緣膜4、第2蝕刻阻隔膜5及第1層間 絕緣膜6，而形成貫通此等膜之介層洞9。其後，藉由氧電 毁灰化及使用有機剝離液之濕處理，剝離第1光阻圖形j & 及第1防止反射膜2 a，同時去除乾蝕刻之殘留物。 於使用有機剝離液之濕處理後，如圖2 3 (c )、圖2 4 (a ) 所示，依序塗佈第2防止反射膜2b、光阻，藉由曝光、顯 影，而形成用以蝕刻配線渠溝圖形之第2光阻圖形比（參考 圖2 4 (b ))。其後，使用周知之乾蝕刻技術，依序蝕刻第2 防止反射膜2b、覆蓋絕緣膜3及第2層間絕緣膜4，而形成 配線渠溝圖形1 〇，其後，藉由氧電漿灰化及使用有機剝離 液之濕處理，剝離第2光阻圖形lb及第2防止反射膜2b，而 去除乾餘刻之殘留物（參考圖24(c)、圖25(a)、（b))。接 著’於配線渠溝圖形1 〇及介層洞9内部，埋設Cu等之配線 材料11 ’藉由CMP法，對表面進行平坦化，而形成雙重金 屬銀嵌構造。 參考特開2000-77409號公報第5-7頁、第1圖。 如此’於介層洞優先形成雙重金屬鑲嵌製程中，使用 第1光阻圖形1 a形成介層洞9，於第1光阻圖形1 a剝離後，
第12頁 200300569 五、發明說明（3) 接著形成用以蝕刻配線渠溝圖形1〇之第2光阻圖形α，然 而於習知之方法中，於使用用以剝離第1光阻圖形13及第、i 防止反射膜2a之鹼性之有機剝離液之濕剝 2防止反射膜2b或光阻塗佈前不進行前處理良:是後僅於以第 塗佈機進行脫水烘烤（以丨5〇〜25〇 t左右進 或稀釋劑預濕處理作為前處理。 刀、®左右） 此脫水烘烤或稀釋劑預濕處理之目 =基板，特別是介層洞9内壁之水分，而非去除物及/ 像度劣化之二：礙反應物質而使第2光阻圖形1b之解 琢度名化之問4。亦即，藉由曝光 肝 之酸觸媒促進化學反麻，蕤A 產生於光阻内部 光阻圖形，然1¾，浸；於』間絕绫二f於顯影液而形成 浸入光阻中，錢觸媒失：活性、:而使物質 應，而使得配線渠溝圖形1〇之 P制化學反 近”阻無法充分去除而殘留。”刀特別疋介層洞9附 若於原本應去除部分上殘留 之配線渠溝圖形之蝕刻，則可爿怨下，進行其後 狀崩壞，特別是，如圖24(b)所匕二以成合己線渠溝圖形10之形 留時，於介層洞9周圍，則殘二田光阻大多溢出而殘 ^ Λ . ^15 ^ ^ ®25(b) ^ ^ ^ 材料11之埋設時為止。因此，|離液’故殘存至配線 下降之問題。 屋生完成後之配線之可靠度 此問題雖然於以Si02作為； 層間絶緣膜時亦會發生，但 200300569
於使用低介電常數膜時，此問 # 一 μ ^ ^ * 喊更為*、、、員者。此乃因一般而 或清洗液等藥液容易滲入内二所=旦故ί為有機剝離液 質之構造，當進行塗佈之；Τ著空氣中浮遊物 + 之防止反射膜或光阻之烘烤 J 3於梁液中之阻礙反應物質會漸漸地滲出至光阻中所 致0 剝離液或清洗液等之藥液，另 亦具有阻礙反應物質之功能， 形後’若於層間絕緣膜或蝕刻 線渠溝圖形内壁之狀態下進行 相同之問題。 又’不僅限於上述有機 外層間絕緣膜中之預定元素 於形成介層洞或配線渠溝圖 阻隔壁膜露出於介層洞或配 光阻圖形之形成，則會產生 P而此問題並不限於介層洞優先形成雙重金屬鑲嵌製 私，於雙硬光罩製程或渠溝優先形成雙重金屬镶散製程等 ，他之金屬鑲嵌製私，或具有於使用有機剝離液或清洗液 等之濕處理後形成下一個光阻圖形之製程或於絕緣膜露出 於介層洞或渠溝圖形内壁之狀態下形成光阻圖形之製程之 其他半導體製程中，亦同樣會產生此問題。 有鑑於上述問題，本發明之主要目的在於提供一種半 導體裝置之製造方法，其可確實地去除引起光阻圖形解像 ^良之阻礙反應物質、或抑制空氣中之阻礙反應物質之附 著、或抑制層間絕緣膜中之阻礙反應物質之影響，特別是 ^供使用金屬鑲嵌製程所形成之半導體裝置及其製造方 法0
第14頁 200300569 五、發明說明（5) 、為I達成上述目的，本發明之半導體裝置之製造方 ^ /包ΐ對形成有絕緣膜之基板，於使用有機剝離液或清 ^ ^ ^订濕處理後，於該絕緣膜上形成光阻圖形之製程； ^机破f二於該濕處理後，於塗佈成為該光阻圖形之光阻 1二5 f光阻下層之防止反射膜前，進行將含於該有機剝 =1忒清洗液之阻礙該光阻之化學反之阻礙反應物 加以去除之前處理。 下制2 :本發明之半導體裝置之製造方法，其至少具有以 層G緣:形?有配線圖形之基板上，至少依序沈積第1 i 1光咀m、及第、2層間絕緣膜；於該第2層間絕緣膜上形成 成貫通哕回第开二=該第1光阻圖形作為光罩，藉由乾蝕刻形 -緣膜及該第2層間絕緣膜之介層洞；進 洗之處理^液去除蝕刻殘留物之處理或以清洗液進行清 成二光阻中圖之形至 層間絕緣膜，而报#'"弟光阻圖形作為光罩，蝕刻該第2 線渠溝圖形内埋二己=J溝圖形；及於該介層洞及該配 形，該半導=====研磨，而形成配線圖 於塗佈成為該光阻圖為：於該濕處理後， 射膜前，進耔趑人认斗 或故於該光阻下層之防止反 阻之化學反岸之二有機剥離液或該清洗液之阻礙該光 予反應之阻礙反應物質加 下製程：於形成有配線圖形方法，其至少具有以 絕緣膜、第2層間絕緣膜及由/板上，至少沈積第1層間 …、機材枓所成之光罩構件；
又，本發明之半導體 去除之則處理。 200300569 五、發明說明（6) 於該光罩構件上形成第1光阻圖形，使用該第1光阻圖形蝕 刻該光罩構件，而形成硬光罩；進行以有機剝離液去除蝕 刻殘留物之處理或以清洗液進行清洗之處理中之至少一濕 處理；於該硬光罩上形成第2光阻圖形；以該第2光阻圖形 作f光罩’藉由乾蝕刻形成貫通該第1層間絕緣膜及第2層 間1巴緣膜之介層洞；於去除該第2光阻圖形後，使用該硬 ，，餘刻該第2層間絕緣膜，而形成配線渠溝圖形；及於 :層洞及。亥配線渠溝圖形内埋設配線材料並加以研磨， =形成配線圖形，該半導體裝置之製造方法之特徵為：於 ^ 處理後’於塗佈成為該光阻圖形之光阻或設於該光阻 :，防，反射膜前，進行將含於該有機剝離液或該清洗 處理。礙忒光阻之化學反應之阻礙反應物質加以去除之前 ^ 2 ^ ^ Μ Γθ1 ^ ^ ^ ^ 構成。 ^其一，汉為由低介電常數膜所成之 藉由該鹼性ί》明U: j:應物質由鹼性物質所成’ 生之酸之觸媒作用利用曝光而於該光阻中所產 又，於本發明中，最好以】於物質含胺。 漿處理或有機溶媒處理^之至小處理、UV處理、電 理，而該前處理可設為於回火‘ ς 2，，作為該前處 又，於本發明中可設定如下：· ：υν處理之構成。 用預定溫度之回火 # 霉成·该回火處理係由利
使/參透或吸附於該絕緣膜、該第U
第16頁 200300569 、發明說明（7) 間絕緣膜或該第2層間絕緣膜之該阻礙 理所成；該UV處理係由利用以UV光照射所^化之氧或\、处 Ϊ二ίί或吸附於該絕緣膜、，亥第1層間絕緣膜或？第2 卢該阻礙反應物質加以中和之處理所成；而該 二:利用含有氧、氮或氨之任-氣體之電漿，將 絕緣膜或該層間絕緣膜之該阻礙反應物質 加以蝕刻之處理所成。 、 ~又旷ϋ本發明f ’該有機溶媒處理最好為使用含有聚 :匕乙：醇早甲基醚醋酸酯、t芘乙二醇單甲基醚、乳酸乙 土 1衣己_及曱基乙基酮中之任一有機溶媒之處理。 性j ί本發明中亦可設定如下構成：肖有機溶媒含酸 =為，猎由該酸性物質，而將滲透或吸附於該絕緣膜、 =1層間絕緣膜或該第2層間絕緣膜之該阻礙反應物 从中和； 該有機溶媒含弱驗性物f，#由該弱驗性物f，將渗 ，吸附於該絕緣膜、該第丨層間絕緣膜或該第2層間絕緣 、之該阻礙反應物質置換成弱鹼性。 又’本發明之半導體裝置係為使用上述製造方法所形 Πν ^半V體裝置，其特徵為··該前處理係使用回火處理或 处理之至少其一’於與形成於該介層洞或該配線渠溝圖 2之該配線圖形側壁之至少一部份相抵接之絕緣膜之該抵 面表層’形成成分比率或密度與内部相異之區域。 展又’本發明之半導體裝置中，其與由導電體所成之介 曰洞或配線之至少一側壁之至少一部份相抵接之層間犋，
200300569 五、發明說明（8) 係以Si及〇為主要元素之絕緣膜，於哕 表層，具有與該絕緣膜内部相比，苴^、、、邑^緣膑之該抵接面 或其係以Si、〇及Η為主要元音夕加^氮濃度為低之區域； 絕緣膜之該抵接面表層，且有兮；丨電常數絕緣膜，於該 濃度為高且氫濃度為低之區；與：:邑緣膜内部相比，其氧 主要元素之低介電常數絕緣膜，二ς係以Sl、〇、c及η為 層，具有與該絕緣膜内部相比，复緣膜=該抵接面表 度為低之區域。 ，、氧濃度為高且碳及氫濃 又，本發明之半導體裝置中，复 層洞或配線之至少一侧壁之至+ : 由導電體所成之介 蝕刻阻隔壁膜，係以Si、c、Ν ^ 部份相抵接之阻障膜或 於該絕緣膜之該抵接面表声， 為主要元素之絕緣膜， 其氧濃度為高且碳、氮及^^與該絕緣膜内部相比， Sl、c及Η為主要元素之絕；；區域；或其係以 層，具有與該絕緣膜内部相比，复二浥緣膜之該抵接面表 度為低之區域。 ，八氧濃度為高且碳及氫濃 又，本發明之半導體裝置 層洞或配線之至少一側壁之 、一 與由導電體所成之介 係以Si、0及H為主要元音夕^二部份相抵接之層間膜， 。、㈤為主要元素二素介之電低常介 之區域；或阻障膜或蝕刻目比，、膜益度為大 、 * 且隔壁絕緣膜係以s i、C、N及Η 為主要素之絕緣膜或以Si、ΜΗ為主要元素之絕緣膜， 於該絕緣膜之該抵接面表層，具有與該絕緣膜内部相比，
第18頁 200300569 五、發明說明（9) 其膜密度為大之區域。 又，本發明之半導體裝置中，其與由導電體所成之介 層洞或配線之至少一側壁之至少一部份相抵接之層間膜， 係以S 1、〇及Η為主要元素之低介電常數絕緣膜，於該絕緣 膜之该抵接面表層’具有與該絕緣膜内部相比，其S丨—〇鍵 結比例為高而S i - Η鍵結比例為低之區域；或其係以^、 〇、C及Η為主要元素之低介電常數絕緣膜，於該絕緣膜之 該抵接面表層，具有與該絕緣膜内部相比，其s i —〇鍵結之 比例為高而Si -CH3鍵結比例為低之區域；或阻障膜或蝕刻 阻隔壁膜係以§ i、C、n及Η為主要元素之絕緣膜或以$丨、。 及Η為主要元素之絕緣膜，於該絕緣膜之該抵接面表層， 具有與該絕緣膜内部相比，其Si_CH3鍵結比例為低之曰區 域、。於本發明中，為了防止介電常數增大該區域之厚度最 好為30nm以下，而以該“、〇及η為主要元素之低介電 :緣獏可使用梯子型氫切氧烧之構成，而該梯子 化 石夕乳院亦可使用L-Ox(登錄商標）。 此本卷明藉由貫施回火處理、電漿處理、uv處 確每ί機溶媒處理等處理作為光阻圖形形成之前製程，可 之i # Γ殘留於晶圓中，特別是低介電常數層間絕緣膜中 礙反應物質…藉由回火處理或肝處理象 改渠；ΓΓ内壁形成使組成、密度或鍵結狀態 緣膜中之i礙反庳：」空氣中之阻礙反應物質之附著或絕 先开= 貝之影響。藉此，於包含如介層洞優 y成製程、雙硬光罩製程或渠溝優先形成製程等雙重金
200300569 五、發明說明（ίο) 屬鑲嵌製程般’於使用含胺等有機剝離液 王里後接著進行光阻圖形形成製程、或於介上ς 率 闰游游cV、你拉益、社ϊ> ϊΤ Θ洞或配線桌肩1 圖形形成後接者進仃光阻圖形形成製裎之 光阻圖形之解像度劣化之問題。 四、【實施方式】 經或：f制：Ϊ Ϊ ί鑲：製程般’ PR製程接續於濕剝離製 = = Ϊ 之情形時’當不進行前處理而 塗佈防止反射膜或光阻時，滲入基板之鹼性化學物質等之 透防止反射膜而進入光阻中。結果，使得 解像不良之問題。 化子反應又到抑制’而產生圖形 於使用低介電常數絕緣膜取代習知之氧化石夕之構成 t Ϊ別容易產生此問Μ。此係因於此等低介電常數材料 :物；二匕：膜相^匕’空孔密度較高，故容易取得阻礙反 :二Ϊ ί防止反射膜或光阻之烘烤時逐漸滲入所 介層洞蚀刻後所使用:二=層：優先形成製程中，於 基板之内部深處 有機剝離液會沿著介層洞而滲入至 产4Mb ± 為了解决上述問題並釐清成為使光阻圖形解像 因之阻礙反應物質，進行以下的實驗。 百无，以上述之習4〇 + . 洞樣品17(來考圖23rb))法製成形成介層洞9之附介層 品17放入石英單元16中，如圖26所示，將此附介層洞樣 冷後，將藉由加妖所產生=3〇〇°C之溫度加熱。接著於放 …斤產生之物質抽離至純水中，以毛細管
200300569 五、發明說明（π) 電冰法確S忍其成分。此結果示於圖2 7。從圖2 7可知，將 (a)之標準樣品與（b)之附介層洞樣品17之分析結果加以比 較，可確認若使虛線所圍之物質（胺A及胺B，以下通稱為 胺成分）於毛細管中產生電泳，則於相同移動時間（橫轴） 具有尖峰。在此所確認之成分為胺系之有機剝離液成分。 亦即，可知胺系之有機剝離液成分吸附於基板表面。 亦即，介層洞優先形成製程中，於介層洞之姑刻後所 =離製程中，雖使用胺系驗性有機剝離液以去 除蚀刻殘留物，但此有機剝離液滲入第i層間絕緣膜6 2層間絕緣1中，且於其後之清洗製程亦無法完全去除而 π:別於低介電常數之有機/無機層間絕緣膜 中，微米之工孔擒度變南，而使阻礙反應物質參入。 因為此於第2防止反射膜2b、光阻之烘烤 透並、、： 防止反射膜2b，而滲透至光阻中。 逍並〇出苐2 以下’參考圖2 8 ’說明此脖出八丨 不良之機制。首先，含於正型光阻：“生：圖形之解像 生劑、二，院系酸產生劑、續酸s旨系=鹽^ 由曝光造成光分解而產生酸。如此， f j專）猎 止效果之乙縮盤基等保護基，藉由酸觸有溶解抑 反應而變成經基，纟光阻之極性改變而】之脫保護 液，但若驗性之胺成分滲入光阻，則藉由^ 顯影 媒失去活性，而產生上述脫保護反應 ^ :使酸觸 現象。 ？卩制之所謂阻抑之 結果造成對光阻材料之顯影液之溶解性下降，造成光 第21頁 200300569 五、發明說明（12) 阻解像性劣化，或於埋入介層洞之光阻中產生殘留，而導 致圖形，像度之劣化。又，藉由PR前之Cu背面清洗製程所 使用之氟酸過氧化氫之殘留物，亦同樣地引起光阻圖形之 解像不良。 处又’本案發明人並確認上述阻抑不限於胺成分，亦可 二，構，f間絕緣膜或钱刻阻隔壁膜等絕緣膜之元素（氮 ^碳等之濃度而引起。於形成介層洞或配線渠溝圖 形等之後，若於層間絕緣膜或蝕刻阻隔壁膜露出至該介層 洞或配線渠溝圖形内壁之狀態下，進行下m且圖形之 則絕緣膜巾之阻礙反應物f對光阻作用，而產生與 胺相同之不良。 因 理，係 驗性化 之胺或 藉由實 圖形内 之改質 或抑制 生，而 上 °c之溫 成改質 好於減 防止反射膜之前處 、UV處理、含酸或弱 去除於濕製程所殘留 質。或者，前處理係 於介層洞或配線渠溝 密度、鍵結狀態改變 礙反應物質之附著、 響’而抑制阻抑之產 、最好為200 °C〜450 離阻礙反應物質或形 防止基板之氧化，最 氣體環境、氫環境中 此，於本發明中，塗佈光阻或 藉由實施回火處理、電漿處理 合物之有機溶媒處理等，有效 氣酸過氧化氳等之阻礙反應物 施回火處理或UV處理，於露出 壁之絕緣膜表面，形成組成或 層’而抑制浮遊於空氣中之阻 絕緣膜中之阻礙反應物質之影 改善光阻圖形之解像不良。 述回火處理藉由於150〜450 °c 度範圍下進行，而可確實地脫 層。又，於回火處理時，為了 壓條件下、氮環境或氬等惰性
第22頁 200300569 五、發明說明（13) 進行。 又，防止反射膜塗佈前以有機溶媒（稀釋劑）沖洗 於去除附著於表面附近之阻礙反應物質，亦有效果。而防 止反射膜塗佈後之稀釋劑處理，對於去除以防止反射膜 =烘烤而滲入至防止反射膜上面之阻礙反應物質，、亦 有效果。而將上述之稀釋劑處理，改為以含酸性物質之 機溶媒或含驗性物f之有機溶媒進行^ 於^ ;性：礙反應物質更具效果。為了中和上述阻礙反應物示 貝 使防止反射膜本身含有酸亦具效果。 又，UV處理係為藉由以叮光之照射所活化之氧、臭 而去，阻礙反應物質之方法；而電漿處理係使用由氧、、 等氣體所成之電，’而對所露出之層間絕緣膜 將Θ理，表面乳化之方法。以此UV處理或電 ϊίΓ ? 除阻礙反應物質’亦具有將露出之基板 表=口以改質，並改善其後所塗佈之防止反射膜或光阻之 濡，效果。UV處理最好使用波長1〇〇nm_5〇〇nm之高壓 水=i 5 ί分子雷射，而照射強度最好高於50mw/cm2。特 別乳之uv處理中，可形成可改變露出至介層洞或配 線：® ·①内壁之絕緣膜表面之組成或密度、鍵結狀態之 改哲可抑制空氣中之阻礙反應物質或絕緣膜中之阻礙 反應物質之影響。 f =下，於各實施例中，說明採用此等前處理之金屬鑲 狀壬t具體順序。又，胺含於有機剝離液係為周知事 實 本案發明人並進而發現2件新事實：一、此胺影響
I 第23頁 200300569 五、發明說明（14) 光阻圖形之解像度；二、含於絕緣膜中之氮或氫、碳等元 素）辰度與胺同樣地具有作為阻礙反應物質之功能。 [實施例] ^ 了更詳細說明上述之本發明之實施形態，以下參考 圖式现明本發明之實施例。又，含於有機剝離液或清洗液 等藥液之胺及含於絕緣膜之氮、氫、碳等元素組成，雖共 同影響，抑現象，但於僅以去除殘留胺為目的之情形，與 ，止玉氣中之胺附著或抑制絕緣膜中之阻礙反應物質之影 曰之隋幵y日守，作為則處理之可利用之處理内容不相。因 此古ίI易於說明，於第1至第3實施例中，著重於殘留胺 ^二除^法，而於第4實施例中，則著重於防止空氣 ，胺之附著，及抑制含於絕緣膜之阻礙反應物質之影 ^^ β ^以下說明中，雖係以一次形成每一層之介層洞 雙重金屬錢法為基本概念m亦可藉由重 複製私，而層積配線層。 [實施例1 ] 導辦奘署》參考圖1至圖10，說明本發明之第1實施例之半 、、同優^私士其製造方法。圖1至圖3係顯示本實施例之介層 成若干^ 製程順序之製程剖面圖，並為了製圖關係而分 析系餅之=。、又，圖4係用以設定回火處理條件之氣體分 圖6及H7伤成圖；圖5係顯示其分析結果之示意圖。又， ΐ時之差Ϊ顯示分別以叫及低介電常數膜作為層間絕緣 胺成八ίί，；圖8係顯示因介層洞圖形間隔差所引起之 刀衫曰差異圖。再者，圖9係顯示UV處理效果之示
第24頁
200300569 五、發明說明（15) 思圖，圖1 0為顯示有機溶媒處理效果之示意圖。 以下，說明本實施例之介層洞優先形成製程。首先， 如圖1 (a)所示，以周知方法，於配線基板8上形成由Cu等 所成之下層配線後，使用CVD法、電漿CVI)法等，以預定膜 厚依序形成第1蝕刻阻隔膜7、第1層間絕緣膜6及第2蝕刻、 阻隔膜5。於其上，層積如Si〇2、有機系低介電常數膜、有 機含矽氧化膜、有機或無機之多孔膜、L-0xtm、及於此等 膜中更含有氟之絕緣膜等，而形成第2層間絕緣膜4後，形 成覆蓋絕緣膜3。 ' 乂
又，第1層間絕緣膜6、覆蓋絕緣膜3、第丨蝕刻阻隔膜 7及第2餘刻阻隔膜5，只要係可得到蝕刻之選擇比之材料、 組合即可，可適當地選自Si〇2、Sic、SiN、Si()N、SieN 專。又，使用S i 〇2作為第2層間絕緣膜4時不需要形成覆蓋 絕緣膜3，但若採用Si 〇2以外之材料，因有可能於配線之 CMP製程中產生問題，故於此情形時需形成覆蓋絕緣膜3。 其後，於覆盍絕緣膜3上，沈積5 〇nm左右之用以抑制 曝光之光反射之防止反射膜2a後，塗佈6〇〇nm左右之用以 形成介層洞圖形之化學增幅型光阻，進行採用KrF微影之 曝光、顯影，形成第1光阻圖形1 a。 其次，如圖1 (b)所示，藉由周知之乾蝕刻，依序蝕刻 防止反射膜2a、覆蓋絕緣膜3、第2層間絕緣膜4、第2蝕刻 阻隔膜5及第1層間絕緣膜7，而形成貫通此等膜之介層洞 9。其後，藉由氧電漿灰化及使用有機剝離液之濕處理， 剝離光阻圖形la及防止反射膜2a，而去除乾蝕刻之殘留
第25頁 200300569
在此，於習知例中，於形成下一個光阻圖形時不進行 前處理，或是，於防止反射膜2b塗佈前，僅以塗佈機進行 1 50&〜250 °C、2分鐘左右之脫水烘烤或稀釋劑預濕處理作 為前處理，然而，如上所述，含於有機剝離液之胺成分會 滲透進第1層間絕緣膜6及第2層間絕緣膜4、特別是由低& 電常數膜所成之層間絕緣膜，於第2防止反射膜2b或光阻 塗佈後之烘烤時滲出，穿透第2防止反射膜仏滲入光阻 中，而導致解像度劣化。因此，本實施例之特徵在於實施 以下處理，作為第2光阻圖形1 b形成之前處理。 前處理只要係為可確實地去除滲入層間絕緣膜或蝕刻 阻隔膜、覆蓋絕緣膜中之胺成分等阻礙反應物質之方法即 例如，預定溫度及時間條件之回火處理、物理性地蝕 /路出於介層洞9内壁之第丨層間絕緣膜6或第 7气除胺成分之電浆處理、以使光所活化之氧或臭、 劑中和胺成分谓處理、或以含有酸或弱驗性物 貝有,溶媒中和胺或置換成弱鹼性之有機溶媒處理等。 中一 ^等方法各具特徵，例如，回火處理係為半導體製程 時間ίί!行之處理，其導入雖容易，但加熱處理需花費 之脸+之攸回火爐取出晶圓時，可能再次吸收存於空氣中 刀。又，電漿處理、UV處理及有機溶媒處理之處理 而以電裝處理細處理，可進-步將基板表面加 Μ田’而改善於其後塗佈之防止反射膜或光阻之濡濕 因此，選擇何種處理最好考量所需元件性能、製造工
第26頁 200300569 五、發明說明（17) 數及使用設備等而適當決定，可單獨或將此等處理複數組 合使用。其中，以於回火處理後，於防止反射膜塗佈前進 行UV處理之組合特別有效。 以下說明以回火處理作為前處理之情形。對於進行回 火處理時之回火溫度及回火時間等條件設定，以高溫度越 長的時間進行回火越能提高胺成分之去除效果，但另一方 面，長期間之高溫回火不僅增加製程，還可能導致配線材 料Cu之擴散等，而使元件特性。 因此’為了設定較佳之回火處理之溫度及時間，製成 不同回火條件之試料，使用如圖4之氣體分析系統，藉由 質量分析法（TD-API-MS法），分析從晶圓所脫離之氣體成 分。具體而言’於具有介層洞之晶圓上，設置氣體採取用 石英單元’並置入加熱爐，以物質流量控制器，調整並供 應精製後之高純度Ar氣體之流量，同時藉由紅外線加熱器 將試料加熱。接著，將從晶圓脫離之氣體導入API-MS裝置 進行分析。結果示於圖5。 圖5(a)係顯示從常溫至4〇〇。。為止使試料緩慢升温（約 1 〇 C /分）時之升溫曲線及胺成分之檢測強度，可知隨著溫 度上升，胺成分會緩慢地脫離。另一方面，圖5(b)係顯示 從常溫至4 0 0 °C為止於短時間内升高，並保持於4 〇 〇 °c之情 开可知於升溫起2 〇分鐘左右之間，胺成分幾乎脫離，而 其後幾乎無法檢測。 如此’藉由升溫至胺蒸發溫度（400。〇左右，可確實 地去除胺成分，特別是藉由急升溫，可於2〇分鐘左右之短
第27頁 200300569 五、發明說明（18) 時間有效地去除胺成分。而即使保持為4〇〇 t , 法檢測到胺成分，可知回火處理不僅對於表面上的 :’甚至對於滲入層間絕緣膜内部之胺成分亦有去除效 又，回火溫度並不限於4G()t：，即使為4()(rc 度，只^多費時間，則可去除胺成分，依據本 = 實驗，確認以150〜450 之範圍為佳。再者，為 防止反射膜或光阻之烘烤而使胺成分脫離，最好將回火、田 度設定為咼於烘烤溫度200 t。又，於回火處理時，Μ 防止基板氧化，最好於減壓條件下、氮環境或性 體環境、氫環境中進行。 Θ $乱 藉由上述回火處理去除第丨層間絕緣膜6、第2層間絕 緣膜4中之胺成分後，如圖丨所示，塗佈並烘烤5〇⑽左 右之第2防止反射膜2b。此時，於介層洞9内部亦部分埋入 防止反射膜2b。 其次，如圖2(a)所示，於防止反射膜“上，於塗佈並 烘烤60〇nm左右之化學增幅型光阻後，藉由採用KrF微影之 曝光、顯景>，形成配線渠溝圖形形成用之第2光阻圖形 1 b (參考圖2 ( b ))。此時，於習知之製造方法中，用於去除 介層洞蝕刻之殘留物之有機剝離液中之胺成分滲入層間絕 緣膜中，並於防止反射膜或光阻之烘烤時進入光阻中，而 導致圖形解像度劣化，但於本實施例中，因於防止反射膜 2b之塗佈前進行回火處理，充分去除胺成分，'故可良好地 保持光阻圖形之解像度。 第28頁 200300569
五、發明說明（19) *其後，如圖2 ( c )所示，藉由乾钱刻法去除第2防止反 射膜2b，接著，如圖3(a)所示，以第2蝕刻阻隔膜5作為蝕 刻阻隔壁，蝕刻覆蓋絕緣膜3及第2層間絕緣膜4，而形成 配線渠溝圖形1 0。 其次，如圖3(b)所示，藉由氧電漿灰化及使用有機剝 離液之濕處理，剝離第2光阻圖形lb及第2防止反射膜2b， 去除乾钕刻之殘留物。接著，於去除第1餘刻阻隔膜7後， 將Cu等配線材料11埋設於所形成之配線渠溝圖形丨〇，藉由 以CMP法進行研磨使表面平坦化，而完成雙重金屬鑲嵌構 造（參考圖3(c))。 將如此形成之具有介層洞之晶圓以SEM觀察時，完全 /又有圖形解像度不良，可確認本實施例之回火處理對於胺 去除為有效。又，本實施例之效果，於使用低介電常數膜 作為第2層間絕緣膜4時更為有效。為了確認其差異，使用 圖4之氣體分析系統，對使用低介電常數膜作為第2層間絕 緣膜4之試料及使用氧化矽膜作為第2層間絕緣膜4之試 料，進行ΑΡΙ-MS分析。分析結果示於圖6 ;而讥诞觀察結果 示於圖7。 ^圖6(a)係顯示使用氧化矽膜作為第2層間絕緣膜4時之 fee A (左侧）及胺β (右側）之檢測量，胺a為6 · 1 n g / c m2，胺b為 63ng/cm2，皆非為高數值，但於使用低介電常數膜作為第2 層間絕緣膜4時，如圖6(b)所示，胺a為44ng/cm2，胺B為 22Ong/cm2，皆為高數值，可知於使用低介電常數膜之製程 中’ fe影響大’而需要本實施例之前處理。 200300569 五、發明說明（20) -- 右將此以S E Μ相片確認，則如圖7 ( a )所示，於使用氧 化石夕膜作為第2層間絕緣膜4時，於白圈所圍之配線渠溝圖 形雨端部分中，光阻圖形崩壞，且未形成圖中以黑圈所示 之介層洞9。另一方面，如圖7(b)所示，使用低介電常數 膜作為第2層間絕緣膜4時，原本應形成之介層洞9大多缺 少’可知以低介電常數膜對胺成分之影響大。 八相較於配線圖形密集部分，如此之缺陷於圖形孤立部 fn更t為顯著。亦即，如圖8所示，於圖形密集部分（圖之右 =，因圖形間之層間絕緣膜寬度窄，而溶入層間絕緣 立之部ί成分之量亦少，故圖形之崩壞亦小；但於圖形孤 滲出胺^八圖的左侧）中，因從周圍之廣面積之層間絕緣膜 形結構之；導容y壞…，於含多數孤立圖 又，導體哀置中，本貫施例之回火處理更為重要。 胺之方法=^述說明中，係針對以實施回火處理作為去除 uv處理而如上料，亦可進行電衆處理或 處理外，等作為其他方法，x，亦可於回火 等處理加處理細處理、有機溶媒處理，將此 為 :σ並可對應兀件形態使用不同處理。 未處理之試^上述UV處理^之效果，將實施UV處理之試料與 脫離氣體之分析n之，體分析系統加熱處理，並進行 處理之試料加熱時；：於圖9。圖9(a)係顯示未實施UV 9(b)係顯 ^ ν出之脫離氣體之強度測量結果，圖 〇nn 貫加11V處理之試料之社要。腺不心 200 C以下（防止 、、ϋ果將兩者相比較，於
第30頁 射膜的塗佈、供烤溫度)之低溫度區域 200300569 五、發明說明（21) 所釋出之胺成分之量（陰影線部）從1 〇ng/cm2明顯減少至 1.8ng/cm2，可知藉由UV處理可有效地去除胺。 又，去於防止反射膜2 b塗佈前，以聚芘乙二醇單甲灵 醚醋酸酯、聚芘乙二醇單甲基醚、乳酸乙基、環己$ 基乙基酮等有機溶媒進行沖洗，對於除附著於表面附近之 胺成分亦具效果。又，防止反射膜2 b塗佈後之有機溶媒户 理，對於去除於防止反射膜2b塗佈後烘烤而滲出至防止= 射膜2b上面之胺成分亦具效果。上述有機溶媒處理可藉 使用含有有機碳酸、醋酸等有機酸或鹽酸等無機酸之^ 溶媒’將強驗性之胺成分加以中，可更提高效果。又，# 由以含有弱鹼性物質之有機溶媒進行清洗，可將強性2 胺成分置換成弱鹼性，亦可抑制胺成分之功用。此 了中和上述胺成分’亦可使防止反射膜本身含有酸。，為 理之ίί確;m 某處理、含有酸性物質之有機溶媒處 ，之效果，製成無刖處理之試料及使用各： 量。結果示於圖10。於圖^里中先^餘晰亦即圖形不良數 試料中，以箭頭所示之弁阳&於（a)所不之無前處理之 整體變成全黑者）由端部算起H擴圓开配線渠溝圖形 (稀釋劑）處理（b)之試料中為4你條，而於貫施有機溶媒 媒之試料(。)中，更減為丨條，；確：：=酸性有機溶 處理，已可有效地去除胺成分。確A"糟由如此之有機溶媒 又’於上述說明中，# 質係以胺成分為例而加以 卩解像度劣化之阻礙反應物 乂忒明，但藉由PR前之Cu#面清洗 200300569 五、發明說明（22) 製程所使用之氟酸過氧化氫之殘留物，亦可同樣造成解像 度劣化。對於此氟酸過氧化氫之殘留物，亦可藉由實施回 火處理、電漿處理、UV處理及有機溶媒處理或此等處理之 組合，而有效地去除。 [實施例2 ] 其次，參考圖11至圖1 3，說明本發明之第2實施例之 半導體裝置及其製造方法。圖1 1至圖1 3係顯示第2實施例 之介層洞優先形成製程順序之製程剖面圖，並為了製圖關 係而分成若干圖示。又，本實施例之特徵在於將防止反射 膜完全填充至介層洞内部，而其他部分之構造及製造方法 則與上述第1貫施例相同。 如圖11 ( a )所示，與上述第1實施例相同，以周知方 法’於配線基板8上形成由C u等所成之下層配線後，使用 CVD法、電漿CVD法等，依序形成第1餘刻阻隔膜7、第1層 間絕緣膜6、第2蝕刻阻隔膜5、第2層間絕緣膜4及覆蓋絕 緣膜3。其後，於覆蓋絕緣膜3上，塗佈50nm左右之防止反 射膜2a及6 0 0 nm左右之化學增幅型光阻，進行採用KrF微影 之曝光、顯影，形成第1光阻圖形1 a。 y 其次’如圖11(b)所示，藉由周知之乾蝕刻，依序钱 刻防止反射膜2a、覆蓋絕緣膜3、第2層間絕緣膜4、第2蝕 刻阻隔膜5及第1層間絕緣膜7，而形成貫通此等膜之介層 洞9。其後，藉由氧電漿灰化及使用有機剝離液之濕處曰 理’剝離光阻圖形1 a及防止反射膜2 a，而去除乾蝕刻之 留物。
第32頁
200300569 五、發明說明（23) 其次，於上述第1實施例相同，進行預定溫度及時間 條件之回火處理、物理性地#刻介層洞9内壁而去除胺成 分之電漿處理、以採用UV光所活化之氧或臭氧等氧化劑中 和胺成分之UV處理、或以含有酸或弱鹼性物質之有機溶媒 中和胺或置換成弱鹼之有機溶媒處理之其一，或此等處理 之組合，作為第2光阻圖形形成之前處理。 藉由上述前處理去除層間絕緣膜中之胺成分後，如圖 11(c)所示，塗佈50nm之第2防止反射膜2b，並進行烘烤。 此時，於本實施例中，為了使塗佈於第2防止反射膜2b上 之光阻厚度均勻以提高圖形解像度並容易去除第2光阻圖 形1 b ’將防止反射膜2b完全埋入介層洞9内部。 其次，如圖12(a)所示，於防止反射膜2b上，塗佈 l〇〇jm左右之化學增幅型光阻並進行烘烤後，藉由採用KrF 微影之曝光、顯影，形成配線渠溝圖形形成用之第2光阻 圖形1 b (參考圖1 2 ( b ))。此時，與第！實施例相同，因於防 止^射膜2b之塗佈前，實施預定之前處理而充分地去除胺 f!刀杏’故可良好地保持光阻圖形之解像度。其次，於上述 ® 例中、’係對第2防止反射膜2b、覆蓋絕緣膜3及第2 ^ t4進行乾蝕刻，但於本實施例中，因第2防止反 速度較Π =層洞9内部，使得第2防止反射膜2b之蝕刻 - 、二膜3及第2層間絕緣膜4為慢’因此，如圖 示，以第2敍刻阻隔膜;：二：止。接著，如圖13(a)所 膜b作為蝕刻阻隔壁，蝕刻覆蓋絕緣膜
第33頁 200300569
3及第2層間絕緣膜4，而形成配線渠溝圖形丨〇。 其次，如圖13(b)所示，藉由氧電漿灰化及使用有機 剝離液之濕處理，剝離第2光阻圖形113及第2防止反射膜 2b，而去除乾蝕刻之殘留物。接著，於去除第】蝕刻阻隔 膜7後―，將Cu等配線材料丨丨埋設於所形成之配線渠溝圖形 1 〇，藉由以CMP法進行研磨使表面平坦化，而完成雙重金 屬鑲嵌構造（參考圖13(c))。 將女此幵y成之具有介層洞之晶圓藉由S E Μ相片加以確 認時，完全沒有圖形解像度不良，可確認本實例之回火處 理對於胺去除為有纟。於本實施例中，因第2防止反射膜 2b充填，介層洞9内部’故不易產生於介層洞9上部殘留光 阻之問題：又，因從介層洞9内壁通過第2防止反射膜2b至 阻之通道長，故即使於層間絕緣膜内部多少殘留胺成分 時’亦不易受到因胺成分所產生之影響。 [實施例3 ] θ 、、其次’參考圖丨4至圖1 6，說明本發明之第3實施例之 半導體裝置及其製造方法。圖1 4至圖1 6係顯示第3實施例 之$硬光罩製程順序之製程剖面圖，並為了製圖關係而分 成若干圖示。又’本實施例之特徵在於使用硬光罩形成配 線渠溝圖形。 一 首先’如圖1 4 (a)所示，與上述第1及第2實施例相 同，以周知方法，於配線基板8上形成由Cu等所成之下層 ，線後，使用CVD法、電漿CVD法等，依序形成第工蝕刻阻 隔膜7、第1層間絕緣膜6、第2蝕刻阻隔膜5及第2層間絕緣
200300569 五、發明說明（25) 膜4。其次，於本實施例中，於其上，以預定材料、膜 厚，沈積成為配線渠溝圖形之蝕刻光罩之硬光單膜下部j 3 及硬光罩膜12。其後，於硬光罩膜12上，塗佈5〇咖左^之 防止反射膜2a及60Onm左右之化學增幅型光阻，進行採用 KrF微影之曝光、顯影，形成第1光阻圖形la。 其次，如圖14(b)所示，藉由周知之乾蝕刻，使用第1 光阻圖形la，钱刻硬光罩膜12，而形成用以蝕刻配線渠溝 圖形之開口。其後，藉由氧電漿灰化及使用有機剝離液之
濕處理，剝離光阻圖形la及防止反射膜2a，而去除乾蝕刻 之殘留物。 X 其-人，與上述第1及第2實施例相同，進行回火處理、 電漿處理、UV處理、有機溶媒處理中之任一處理或將此等 處理相組合之處理，以作為第2光阻圖形形成之前處理。 其-人，如圖14(c)所示，塗佈5〇nm之第2防止反射膜2b 及6 0Onm左右之化學增幅型光阻，並進行烘烤後，藉由採 用KrF微影之曝光、顯影，形成介層洞形成用之第2光阻圖 幵y lb j時，與第1及第2實施例相同，因於防止反射膜2匕 之塗佈别，貝施預疋之前處理而充分地去除胺成分，故可 良好地保持光阻圖形之解像度。 —其久，如圖15(a)所示，以第2光阻圖形2b作為光罩， 藉由周知之乾蝕刻，蝕刻第2防止反射膜2b、硬光罩膜下 4 1 3、第2層間絕緣膜4、第2蝕刻阻隔膜5及第丨層間絕緣 膜6，而形成貫通此等膜之介層洞9。 其後，如圖15(b)所示，藉由氧電漿灰化及使用有機 200300569 五、發明說明（26) 剝離液之濕處理，剝離第2光阻圖形1 b及第2防止反射膜 2 b ’而去除乾餘刻之殘留物。 其次，如圖15(c)所示，以硬光罩膜12作為光罩，使 用周知之乾蝕刻法，蝕刻硬光罩膜下部丨3及第2層間絕緣 膜4 ’而形成配線渠溝圖形丨〇。其後，去除第2蝕刻阻隔膜 7 ’將Cu等配線材料11埋設於所形成之配線渠溝圖形1 〇， 藉由以CMP法進行研磨使表面平坦化，而完成雙重金屬鑲 嵌構造（參考圖1 6 )。 又’若層間絕緣膜全部以有機膜形成時，其構成亦可 為：於圖15(a)之製程中，使用第2光阻圖形ib，蝕刻第2 防止反射膜2b、硬光罩膜下部丨3、第2層間絕緣膜4至第2 钱刻阻隔膜5為止，而於圖15(c)之製程中，使用硬光罩膜 12 ’钱刻硬光罩膜下部13及第2層間絕緣膜4，而形成配線 渠溝圖形1 0，同時，蝕刻第i層間絕緣膜6，而形成貫通至 第1蝕刻阻隔膜7之介層洞9。 夕 貝^ 將如此形成之具有介層洞之晶圓藉由SEM相片加以確 認時，與上述第1及第2實施例相同，完全沒有圖形解像度 不良，可確認本實例之前處理對於胺去除為有效。又，又 本實施例中，因於第2光阻圖形1 b形成時未形成介層洞9，; 故基板凹凸小，可提高第2光阻圖形之精度，5 ;1二二’ 八’因使用 硬光罩進行蝕刻，故具有配線渠溝圖形加工變容易之優 點。又，於第1至第3實施例係關於介層洞優先$成^程 記載，但於渠溝優先形成製程中當然亦同樣適用。 。之 [實施例4 ]
200300569
其次，參考圖17至圖22， 半導體裝置及其製造方^ 說明本發明之第4實施例之 介層洞優先形成製輕順庠=1 7至圖1 9係為第4實施例之 渠溝優先形成製程順序程剖面圖；圖20至圖22係為 徵為：前處理係為UV虛搜^剖面圖。又，本實施例之特 之處理，❿改變露出於介二處理、或此等處理相組合 膜表面之膜質组成、、密H或配線渠溝圖形内壁之絕緣 首先，如圖17(a);i或鍵：狀態等 於配線基板8形成由〜等:^由周知，金屬镶嵌製程， 所示，使用CVD法、電層配線18後，如圖17(b) 厚，沈積如SiCN膜作a⑺姓’以：〜1〇〇nmA右之膜 沈積第i層間絕緣膜6 =且隔於其上’依序 4。在此，作為配後^ 刻阻隔膜5及第2層間絕緣膜 在此作為配線溝阻隔壁膜之第2蝕刻阻隔膜5係為如 ]Si CN而於採用蝕刻製程之配線可無偏異地穩定形 成時亦可省略此膜。又’第j層間絕緣膜6及第2層間絕緣 膜4如為Si〇2、無機系之低介電常數膜之L —〇χΤΜ (梯子型 化物）、Si0C系之膜，於低介電常數膜之上層，亦可如圖 所示形成Si 〇2作為覆蓋絕緣膜3。 其次，如圖17(c)所示，以周知之微影技術形成第j光 阻圖形1 a，藉由周知之蝕刻技術，依序蝕刻覆蓋絕緣膜 3、第2層間絕緣膜4、第2蝕刻阻隔膜5及第1層間絕绫腺 6，而形成貫通此等膜之介層洞9。 邑顧 其次’使用氧灰化或氮氫混合氣體或氦氫混合氣體之 電漿，去除蝕刻介層洞9所用之第1光阻圖形1 a。其後，以
200300569 五、發明說明（28) '~'一— 胺系之有機剝離液進行清洗，藉此，特別於低介電常數膜 之情形時，剝離液會吸附於介層洞9側壁，而進入膜中。 在此’於上述第1至第3實施例中，係進行回火處理、電漿 處理、UV處理及有機溶媒處理等前處理；而於本實施例 中’為了將露出至介層洞9内壁之絕緣膜表面加以改質， 故如圖18(a)所示，照射訂光，或進行20 0〜450 °C左右之 回火處理、或進行將此等處理相組合之處理。 其結果，除了可將殘留於介層洞9内之剝離液及進入 層間絕緣膜側壁之液體去除外，並可改變介層洞9側壁部 之組成、或使其緻密化、或改變鍵結狀態等（在此，為了 明不絕緣膜之改變，將其記為改質膜丨9，但改質膜丨g與其 内部之絕緣膜之界線並不一定明確。此改質膜丨9之有^ ς 厚可視為略低於3〇 nm。）。又，此變化與藉由氧灰化等光 阻剝離使膜硬化、組成變形之狀態並不相同。此改質膜工9 之特徵及效果於後段詳述。 、、 、其次’如圖1 8 (b)所示，藉由周知之微影技術，形成 第2光阻圖形丨b。此時，亦可於光阻下層形成有機系之防 止反射膜。此時之防止反射膜並非完全埋設於介層洞9 内，最好為成為配線之高度、亦即較第2蝕刻阻隔膜5為 低。其後，使用周知之蝕刻技術，蝕刻覆蓋絕緣膜3及第2 層間絕緣膜4，而形成配線渠溝圖形丨〇。 在此，於本實施例之前處理中，因於介層洞9内壁之 絕，膜表面，形成膜密度大之改質膜19，故可抑制浮遊之 空氣中之胺等阻礙反應物質之附著，可確實防止阻抑之產
200300569 五、發明說明（29) ΐ二i案發明人確認除了胺外’絕緣膜所含之氮、氫 ^厌專70素亦可作為阻礙反應物質，藉由上述前處理，介 層洞9内壁之改質膜19因與更内侧之絕緣膜相較，直氮、 ^、碳等之濃度變低，故亦可有效地抑制因上述元素所 成之阻抑。 阻图：mi8(c)所示’於去除配線溝蝕刻用之第2光 7 W < ’藉由蝕刻去除介層洞9底部之第1蝕刻阻隔膜 7。此時，露出之第2蝕刻阻隔膜5亦同時被蝕刻去除。其 後，於配線渠溝圖形1 0及介層洞9中，同時埋入由如Ta、 TaN T i TiN或由此4之層積構造所成之阻障及&等導 電膜所構成之配線材。其後，如圖19所示，、藉由⑽ :亡=為配線多餘部分之配線材料u，而形成‘重金屬 鑲肷構造之配線。 如此，藉由於介層洞9形成後，進行uv處理、回火處 =或其組合處S ’可確實地去除有機剝離液或清洗液中所 3之胺，同時，藉由於介層洞9内壁形成改變組成、密产 f鍵結狀態之改質膜19，而可抑制浮遊於空氣中之胺之又附 者此外，更可抑制絕緣膜中之阻礙反應物質之影響。 其次’使用圖20至圖22 ’詳細說明將本實施例之前處 應用於渠溝優先形成製程時之製程。 首先，藉由與上述介層洞優先形成製程相同之製造方 ==形成下層配線18之配線基板8上，依序形成第1#刻 :隔膜7、扪層間絕緣膜6、第2蝕刻阻隔膜5、㈣間絕 緣膜4及覆蓋絕緣膜3(參考圖20(a)、（b))。
第39頁 200300569 五、發明說明（30) 其次，如圖2 0 (c )戶斤+ 第1光阻圖形la後，使^周；错由周知之微影技術形成 之區域，而形成配線渠溝V形=刻技術，敍刻成為配線 其次，如圖21 (a )戶斤+ 等去除配線溝㈣用之错由氧灰化、有機剝離液 同，進行UV處理、200〜ϋΛ圖形1a後’與上述製程相 理，而於I線渠溝圖形1(^左右^火處理或其組合處 理，可防止於下-製裎 2形成改f膜19。藉由此處 抑。 之；|層洞光阻圖形形成時之光阻阻 其次’如圖21(b)沐- . 以與介層洞優先形成製矛。:亥」技；形成:1層洞9。其後， 圖21(c),圖22)。 王同之製造方法形成配線（參考 ㈣=後亦藉由於剛 可確實去除有機火ί理、或其组合處理，而 於配線渠溝圖形10内辟：：洗液中：含之胺’同時，藉由 改質膜1 9，可抑制 > 二V成f成、密度或鍵結狀態改變之 抑制絕緣膜中之阻^力空氣中之胺之附著，此外，更可 種材料作為絕緣膜時J J㊁質1影響。以τ ’針對使用各 如〇2膜> 緣膜時之改質膜19之特徵及效果加以說明。 層間：㈡優Ϊ形成製程中’使用Sl〇2膜作為介層洞9之 之叫膜之^進!%本覲程（uv處理或/及回火處理）後 哔之虱〉辰度，與内側之Si〇2膜比較相對變
第40頁 200300569 五、發明說明（31) 低’結果，來自其後製程中之膜之氮脫離量減少。此广 脫離量與介層洞阻抑有明確相關，當氮之脫離量越多3 = 層洞阻抑之不良亦越多。由此可知，使用s丨％膜作' 絕緣膜時，以本實施例之前處理可有效地抑制阻〃、曰間 <L-〇xtm> ° 又，於渠溝優先形成製程中，使用梯子型氫化石夕> 中之其一之梯子型氧化物膜作為配線部之層間絕緣膜=烷 進行本製程（UV處理或/及回火處理）後之梯子型氧化、$， 側壁部之膜密度，較内側相對地變大，因此，作膜 剝離製程所使用之藥液之部分之胺，對梯子型氧化機 取入量減少。相對於此，於習知之製程中，因梯子、f 物膜側壁之膜密度未變高，故胺之取入量變得相當多。 此胺之取入量可以雙重金屬鑲嵌之金屬埋設前=
Spec—:升溫氣體脫離 二）猎+由虱之脫軋體量或與氮鍵結之脫氣體，而容易 測*，可確認當胺之取入量越大則光阻阻抑之 慢夕故i ’因藉由如延長⑽處理時間等可使膜密度 對梯子型氧化物膜之取入量更為減少， 」文减少不良。 又，進行本製程（υν處理或/及回火處理）時 之侧壁部組成’與内侧相比，其氧匕目梯對子變型 而虱濃度則相對變低。 又仰对支问 内側於鍵結狀態，則梯子型氧化物膜之侧壁部與 /、Si-〇鍵結比例相對地變高，而“咄鍵結比例
第41頁 200300569 五、發明說明（32) 相對變低。此鍵結狀態之確認若對全進行本製程之前處 理，則可以FT I R法容易測得。又，於實際之構造中，亦可 藉由剖面劈開樣品之利用緩衝過的UF進行浮凸餘刻 (re 1 ief etch)後之剖面SEM觀測而確認。亦即，當梯子型 氧化物膜之側壁成為如前述之鍵結狀態時，其钱刻率顯著 下降則使膜殘留，相對於此，側壁部以外之梯子型氧化物 膜則因其蝕刻率相當快，故藉由此方法可容易地確認鍵結 狀態。以上述方法確認之結果，此改質膜19之膜厚為3〇· 以下，而即可增加uv處理或回火處理時間，此膜厚亦不會 曰加此外，並確認氧濃度於側壁表面為最高，而越靠近 η緩慢地改變。X，此鍵結狀態與膜密度具相關，亦 鍵結之比例越高而si_H鍵結之比例越低，則胺 蚀^ ΐ虱化物膜之取入量越小。從以上結果可知，即 夢由1===型氧化物膜作為層間絕緣膜之情形時，亦可 猎由^ λ施例之前處理而有效地抑制阻抑。 之元ΐ t i之絕緣膜之侧壁最表面起往膜内部方向，豆膜 之層間膜之膜暫Γ 侧壁部部分之膜質（主體 介電表層與主體相比，其作為膜質之 ”電吊數變兩，而當此層較厚丰， 口肤負之 使用膜質急遽改變之構造B#二θ ί則變差。 :膜厚加厚。4由製作膜 ：：： 升，可楫釗-2 構&相比，其實效介電常數不會上 ^ 了侍到兀件之最佳表現。 s上
第42頁 200300569 五、發明說明（33) <SiOC 膜〉 其次，於使用S i 0C膜作為介層洞優先形成製程中之介 層洞層間絕緣膜之一部份時，進行本製程（UV處理或/及回 火處理）後之S i 0C膜之侧壁部之膜密度較内側相對地變 大’而胺之對S i 0C膜之取入量減少。相對於此，於習知之 製程中，因S i 0C膜側壁之膜密度不會變大，故胺之取入量 變得相當多。 又，進行本製程（UV處理或/及回火處理）時之膜 之側壁部之組成，與内侧相比，具有其氧濃度相對變高而 碳及氫濃度相對變低之特徵，當此傾向越顯著時，則胺之 對Si 0C膜之取入量則越少。 再者，關於鍵結狀態，則Si0C膜之侧壁部與内側相 比，其Si-〇鍵結比例變高，而Si—cl鍵結之比例變低。此 鍵結狀態與膜密度具相關，亦即，當Si—CH3鍵結比例越 低’則胺之對s i 0C膜之取入量越小。從以上結果可知， 使於使用SiOC膜作為層間絕緣膜之情形時，亦可夢由 施例之前處理而有效地抑制阻抑。 3 ά 攸以上之絕緣膜之側壁最表面起往膜内部方主 =兀素濃度、膜密度、鍵結狀態隨著從前述之膜 ::緩慢改變’而逐漸接近去除侧壁部部分之膜質越？ ，間膜之膜質）。侧壁表層與主體相比 體 ”電常數變高，而當此層較厚時，則元為臈夤之 使用膜質急遽改變之構造時，則不得不將：則變差。 之膜厚加厚。II由製作膜質由侧壁 電常數層 π °卩繞慢改變之構
第43頁 200300569
造’與膜質急遽改變之構造相比 升’可得到元件之最佳表現。 <SiCN 膜〉 其實效介電常數不會上 又’使用S i CN膜作為阻障膜或蝕刻阻隔膜時 製程（UV處理或/及回火處理）後之SiCN膜侧壁部之膜密度 較内側相對地變大，而胺之對Si CN膜之取入量減少。相對 ，此，於習知之製程中，因SiCN膜側壁之膜密度不合變 大，故胺之取入量變得相當多。 曰 側辟又邻，進行本製程（UV處理或/及回火處理）時之SiCN膜之 碳Γ :之組成，與内側相比，具有其氧濃度相對變高而 ί氫濃度相對變低之特徵，當此傾向越顯著時，則 膜表面脫離量則越少。 比，再者關於鍵結狀態，則S i C N膜之側壁部與内側相 相Μ ” ^ CH3鍵結比例相對變高。而鍵結狀態與膜密度具 * 口 I節]，告 ς · ρ γγ 越小。二、4¾鍵結比例越低，則胺之對SiCN膜之取入量 蝕刻1¾ ,以上結果可知，即使於使用S1CN膜作為阻障膜或 地抑&隔膜之情形時，亦可藉由本實施例之前處理而有效 11市!J阻抑。 之元=二上之絕緣膜之侧壁最表面起往膜内部方向，其膜 侧而線二度、獏密度、鍵結狀態隨著從前述之膜質越往内 之屌門=改變，而逐漸接近去除侧壁部部分之膜質（主體 介；：f之膜質）。側壁表層與主體相比，其作為膜質之 使用i ΐ變高，而當此層較厚時，則元件之表現則變差。 、貝急遽改變之構造時，則不得不將此高介電常數層
200300569 五、發明說明（35) 之膜厚加厚。藉由製作膜質由側壁部往内部緩慢改變之構 造，與膜質急遽改變之構造相比，其實效介電常數不會上 升，可得到元件之最佳表現。 曰 <SiC 膜〉 又，使用S i C膜作為阻障膜、蝕刻阻隔膜時，進行本 製程（UV處理或/及回火處理）後之SiC膜側壁部之膜密度較 内侧相對地變大，而胺之對SiC膜之取入量減少。相對又於乂 此，於習知之製程中，因SiC膜側壁之膜密度不會變大，、 故胺之取入量變得相當多。 胃 再者，進行本製程（UV處理或/及回火處理）時之siC膜 t側壁部之組成，與内侧相比，具有其氧濃度相對變高而 碳及氫濃度相對變低之特徵，當此傾向越顯著時，則胺之 對S 1C膜中之取入變少。鍵結狀態與膜密度具相關，當 Si—CHS鍵結比例越低，則胺之對Sic膜之取入量越小。從以 j結果可知，即使於使用Sic膜作為蝕刻阻隔膜之情形 日守’亦可藉由本實施例之前處理而有效地抑制阻抑。 一從以上之絕緣膜之側壁最表面起往膜内部方向，其膜 之元素濃度、膜密度、鍵結狀態隨著從前述之膜質越往内 側而緩慢改變，而逐漸接近去除側壁部部分之膜質（主體 =層間膜之膜質）。侧壁表層與主體相比，其作為膜質之 介電常數變高，而當此層較厚時，則元件之表現則變差。 使用膜質急遽改變之構造時，則不得不將此高介電常數層 之膜厚加厚。藉由製作膜質由側壁部往内部緩慢改變之構 ^ 與膜負急遽改變之構造相比，其實效介電常數不會上
第45頁 200300569 五、發明說明（36) 升’可得到元件之最佳表現。 搜、雷將^田述τ各貝鈿例中，係說明將本發明之回火處 雙重金：：1處理或有機溶媒處理等前處理，應用於 = ;之介層洞優先形成製程、雙硬光罩製程 ί ΐΐΐ 程之情形，但本發明並不限於上述實施 例’ 2適用於包含如於使用含胺成分或氟酸過氧化氫等鹼 ::成t Γ剝Τ液或清洗液之濕處理後接著進行光阻圖 =ΐΐί 將絕緣膜圖形化後接著進行光阻圖形 形成之衣耘等之任意半導體製程。 可獲依據本發明之半導雜装置及其製造方法 於之第1效果為：於包含如介層洞優先形成製 i私雙ΐ光罩製程或渠溝優先形成製程等雙重金屬鑲嵌製 c: 使用含胺等有機剝離液或清洗液之濕處理後接著 後Ξ著3:形成製程、或於介層洞或配線渠溝圖形形成 之解像度劣化之問題中，可解決光阻圖形
其理由係因藉由以實施回火處理、電漿處理、U
媒處理等處理作為光阻圖形形成之前製程，U 除殘留於晶圓巾、特別是低介電常數層間絕緣膜 宙你泉A :礙反應物質。又’藉由以實施υν處理及回火處 理作為刖處理，可於霞Φ $人疏 人處 ®# π 出介層洞或配線渠溝圖形内壁之 表：’形成膜質“且成、密度或鍵結狀態等)改變之 、、稭此，可抑制空氣中胺之附著，並可抑制成為阻
第46頁 200300569 五、發明說明（37) 礙反應物質之絕緣膜中預定元素之影響。 又，本發明之第2效杲主· π &於曰 击达—a π担一 果為·可使防止反射膜等之塗佈 更為谷易，了提咼光阻圖形之加工精声 其理由為因可藉由電漿處理 =^。 改質，故可改善防止反射膜或光阻之處理將表面狀態加以 如此，於使用習知之低介電常'需濕性。 ϊίΐ胗笺阳I膜之雙重金屬鑲嵌：製 私中，因胺#阻礙反應物質而無法 形狀，但藉由實施本發明之前處理了到更穩定之光阻加： 像性，有助於提高良率。 可付到穩疋之光阻
第47頁 圖式簡單說明 五、【圖式簡單說明 圖1(a)〜（(2)係 一 形成製程順序之製」、、、不本發明之第1實施例之介層洞優先 衣狂剖面圖0 圖2(a)〜# 施例之介層洞優先 施例之介層洞優先 …丄、也丨 "^糸顯示本發明之第1痛^ 形成製程順序之劣。 只 表秩剖面圖。 圖3(a)〜（c、後如^ _ , )係顯示本發明之第1每 形成製程順序之萝铲 只 〜表％剖面圖。 圖4係顯示本發明 件之氣體分析系統之構成的；；用以設定回火處理條 圖式圖5(a)、⑻係顯示以氣體分析系統所分析之結果的 圖6 ( a)、（ b)係顯示使 使用低介電常數膜# & @ 0g 2乍為層間絕緣膜之試料及 結果的圖式。 < °式枓柃，其氣體分析 及使用低介電常數膜作為層間絕緣膜= 二緣膜二料 圖7(a)、（b)係顯示使用Si〇作 用低介電·· · 2卜馬 察結果的圖式 響差Γ::式示因介層洞圖形間隔差所引起 之胺成分之影 圖9 (a )、（ b )係顯示本於明 的圖式 式。 丁不^明之第1貫施例之UV處理效果 溶媒 圖1 0 ( a )〜（c)係顯示本發 處理效果之示意圖。κ月之第列之有機 圖11 (a)〜（c)係本發明之第2實施例之介層 洞優先形 200300569 200300569 圖式簡單說明 成製程順序之製程剖 圖1 2 (a)〜（c)係 先形成製程順序之製 圖1 3 (a )〜（c)係 先形成製程順序之製 圖14(a)〜（c)係 製程順序之製程剖面 圖15(a)〜（c)係 製程順序之製程剖面 圖1 6係顯示本發 之製程剖面圖。 ' 圖17(a)〜（c)係 先形成製程順序之製 圖18(a)〜（c)係 先形成製程順序之製 圖1 9係顯示本發 程順序之製程剖面圖 η圖20⑷〜㈦係 形成製程順序之製程 妒J2l(a)〜(c)係 乂成製程順序之製程 圖22係顯示本發 順序之製程剖面圖。 圖23(a)〜(Ο係 面圖 顯示 程剖 顯示 程剖 顯示 圖。 顯Tpc 圖。 明之 顯示 程剖 顯示 程剖 明之 Ο 顯示 剖面 顯示 剖面 明之 本發明之第2實施例之介層洞優 面圖。 本發明之第2實施例之介層洞優 面圖。 本發明之第3實施例之雙硬光罩 本發明之第3實施例之雙硬光罩 第3實施例之雙硬光罩製程順序 本發明之第4實施例之介層洞優 面圖。 本發明之第4實施例之介層洞優 面圖。 第4實施例之介層洞優先形成製 本發明之第4實施例之渠溝優先 圖0 本發明之第4實施例之渠溝優先 圖。 第4實施例之渠溝優先形成製種 顯 不 習知之介層洞優先形成製程川員序
第49頁 200300569 圖式簡單說明 之製程剖面圖。 圖24(a)〜（c)係顯示習知之介層洞優先形成製程順序 之製程剖面圖。 圖2 5 (a)〜（c)係顯示習知之介層洞優先形成製程順序 之製程剖面圖。 圖2 6係顯示將滲透入層間絕緣膜之物質加以抽離之方 法的圖式。 圖2 7 (a )、（ b)係顯示以圖2 5之方法所抽出結果的圖 式。 圖28係說明光阻圖形之解像度劣化機制之圖式。
第50頁

Claims (1)

  1. 200300569
    申請專利範圍 ____ 1· 一種半導體裝置之製造 板，於使用古她^ 套’包含對形成有絕緣膜之基 膜上形成光阳 先，夜進行濕處理後，在該絕緣 人尤阻圖形之製程； 其特徵為： 該光：Ϊίί::後，在塗：成為該光阻圖形之光阻或設於 該清洗液中之β止，射膜如，進行將含於該有機剝離液或 去除之前處理。礙σ亥光阻之化學反應的阻礙反應物質加以
    3. 3 ^ 5 3哀置之製造方法，至少具有以下製程： 絕缘膜‘莖9 ®配線圖形之基板上，至少依序沈積第1層間 、、邑緣膜及第2層間絕緣膜； 於該第2層間絕緣膜上形成第i光阻圖形，以該第）光 圖形作為光罩’藉由乾蝕刻形成 及該第2層間絕緣膜之介層洞； 门、巴'•彖Μ 或以清洗液
    進行以有機剝離液去除蝕刻殘留物之處理 進行清洗之處理中之至少一濕處理； ，形成第2光阻圖形； 光罩，蝕刻該第2層間絕緣膜， 於該第2層間絕緣膜上 以該第2光阻圖形作為 而形成配線渠溝圖形；及 於該介層洞及該配線渠溝圖形内埋設配線材料並加以
    200300569 六、申請專利範圍 研磨，而形成配線圖形； 其特徵為： 、於该濕處理後，在塗佈成為該光阻圖形之光阻或設於 該光阻下層之防止反射膜前，進行將含於該有機剝離液或 該清洗液之阻礙該光阻之化學反應之阻礙反應物質加以去 除之前處理。 4. 一種半導體裝置之製造方法，至少具有以下製程： 於形成有配線圖形之基板上，至少沈積第丨層間絕緣 膜、第I層間絕緣膜及由無機材料所成之光罩構件； 於》亥光罩構件上开〉成第丨光阻圖形，使用該第1 圖 形蝕刻該光罩構件，而形成硬光罩； 、隹以！機剝離液去除蝕刻殘留物之處理或以清洗液 進仃清洗之處理中之至少一濕處理； 於該硬光罩上形成第2光阻圖形； 以該第2光阻圖形作為光罩’藉由乾蝕 苐1層間絕緣膜及第2層間絕緣膜之介層洞；战貝通3 於去除該第2光阻圖形後，使用該硬光罩蝕 間絕緣膜，而形成配線渠溝圖形；及 d該弟2層 於該介層洞及該配線渠溝圖形内埋設配線 研磨，而形成配線圖形； 何枓並加以 其特徵為： 該 於該濕處理後，於塗佈成為該光阻圖形 光阻下層之防止反射膜前，進行將含於該 之光阻或設於 有機剝離液或
    200300569 六、申請專利範圍 以去 該清洗液之阻礙該光阻之化學反應之阻礙反應物質 除之前處理。 、口 5·如申請專利範圍第3或4之半導體裝置之製造方法， 該第1層間絕緣膜或該第2層間絕緣膜之至少其—後’其中 電常數膜所構成。 ’、糸由低介 6·如申請專利範圍第1、3或4中任一項之半導體筆 造方法，其中該阻礙反應物質係由鹼性物 、置之製 該鹼性物質，而阻礙由於曝光而於該光中，，藉由 觸媒作用。 T所產生之酸之 法，其中 7·如申請專利範圍第6項之半導體裝置之 該驗性物質含胺。 申請專利範圍第1、3或4中任一項之半導體裝 这方法，其中以進行回火處理、υν處理、 理 I 溶媒處理中之至少其一處理，作為該前處】里或有機 9·如申請專利範圍第8項之 該前處理係牛導體凌置之製造方法，其中 地埋係為於回火處理後進行uv處理。 請專利範圍第8項之半導體褒置之，豆中 係為利用預定溫度之回火，使滲透或吸附於該
    200300569 絕緣膜°亥第1層間絕緣膜或該第2層間絕緣膜之該阻礙反 應物質脫離之處理。 11. 如申請專利範圍第10項之半導體裝置之製造方法，其 中該回火處理係於150至450。〇之溫度範圍進行。 12. 如申請專利範圍第u項之半導體裝置之製造方法，其 中以較該防止反射膜或該光阻之烘烤溫度為高之溫度，進 行該回火處理。 13·如申，請專利範圍第1〇項之半導體裝置之製造方法，其 中於，壓下、或氮氣、惰性氣體或氫氣之環境下，進行該 14·如申請專利範圍第8項之半導體裝置之製造方法，其中 戎U处理，為利用以ϋν光照射所活化之氧或臭氧，將滲透 或吸附ms緣膜、該第i層間絕緣膜或該第2層間絕緣膜 之該阻礙反應物質加以中和之處理。 15 ·如#申明專，利範圍第8項之半導體裝置之製造方法，其中 該！:處理係為利用含有氧、氮或氨之任一氣體之電漿， 將0、或吸附於該絕緣膜或該層間絕緣膜之該阻礙反應物 質加以餘刻之處理。
    200300569 六、申請專利範圍 1 6.如申請專利範圍第8項之半導體裝置之製造方法，其中 該有機溶媒處理係為使用含有聚芘乙二醇單甲基醚醋酸 酯、聚芘乙二醇單甲基醚、乳酸乙基、環己酮及甲基乙基 酮中之任一者的有機溶媒之處理。 1 7.如申請專利範圍第1 6項之半導體裝置之製造方法，其 中該有機溶媒含酸性物質，藉由該酸性物質，而將滲透或 吸附於該絕緣膜、該第1層間絕緣膜或該第2層間絕緣膜之 該阻礙反應物質加以中和。 1 8.如申請專利範圍第1 6項之半導體裝置之製造方法，其 中該有機溶媒含弱鹼性物質，藉由該弱鹼性物質，將滲透 或吸附於該絕緣膜、該第1層間絕緣膜或該第2層間絕緣膜 之該阻礙反應物質置換成弱鹼性。 1 9. 一種半導體裝置，其係利用申請專利範圍第1、3及4項 任一項之製造方法而形成； 其特徵為· 該前處理係使用回火處理或UV處理之至少其一，於與 形成於該介層洞或該配線渠溝圖形之該配線圖形側壁之至 少一部份相抵接之絕緣膜之該抵接面表層，形成成分比率 或密度與内部相異之區域。 2 0. —種使用雙重金屬鑲嵌配線構造之半導體裝置，其與
    第55頁 200300569 六、申請專利範圍 由導電體所成之介層洞或配線之至少一側壁之至少一部份 相抵接之層間膜，係以S i及〇為主要元素之絕緣膜，於該 絕緣膜之該抵接面表層，具有氮濃度較該絕緣膜内部為低 之區域。 21· —種使用雙重金屬鑲嵌配線構造之半導體裝置，其與 由導電體所成之介層洞或配線之至少一側壁之至少一部份 相抵接之層間膜，係以S i、〇及η為主要元素之低介電常數 絕緣膜，於該絕緣膜之該抵接面表層，具有與該絕緣膜内 部相比，其氧濃度較高且氫濃度較低之區域。 22·如申請專利範圍第21項之使用雙重金屬鑲嵌配線構造 之半導體裝置，其中以該Si、〇及η為主要元素之絕緣膜之 該區域中之濃度分布為：於該抵接面最表面，氧濃度為最 高且氫濃度為低’越往内部氧濃度緩慢變低且氫濃度缓慢 變高’而逐漸接近該絕緣膜内部之氧濃度及氫濃度。 23· —種使用雙重金屬鑲嵌配線構造之半導體裝置，其與 由導電體所成之介層洞或配線之至少一側壁之至少一部份 =抵接之層間膜，係以Si、〇、c及Η為主要元素之低介電 常數絕緣膜，於該絕緣膜之該抵接面表層，具有與該絕緣 膜内部相比’其氧濃度較高且碳及氫濃度較低之區域。 24·如申請專利範圍第23項之使用雙重金屬鑲嵌配線構造
    第56頁 200300569 六、申請專利範圍 之半導體裝置，其中以該Si、0、C及Η為主要元素之絕 膜之該區域中之濃度分布為：於該抵接面最表面，氧：曲声 為最高且氫濃度及碳濃度為最低，越往内部氧嘈度 1乳/辰度緩慢地 變低且氫濃度及碳濃度緩慢地變高，而逐漸接折 ^ <成絶緣膜 内部之氧濃度、氫濃度及碳濃度。 25. —種使用雙重金屬鑲嵌配線構造之半導體裝置，其與 由導電體所成之介層洞或配線之至少一側壁之至少一部份 相抵接之阻障膜或蝕刻阻隔壁膜，係以Si、c、Ν ΑΗ為1主77 要元素之絕緣膜，於該絕緣膜之該抵接面表層，具有與該 絕緣膜内部相比，其氧濃度較高且碳、氮及氫濃度較低= 區域。 一 26·、如申請專利範圍第25項之使用雙重金屬鑲嵌配線構造 之半導體裝置，其中以該Si、C、Ν及Η為主要元素之絕緣 膜之Α區域中之濃度分布為：於該抵接面最表面，氧濃度 為f南且氮濃度、氫濃度及碳濃度為最低，越往内部氧濃 度緩慢地變低且氮濃度、氫濃度及碳濃度緩慢地變高，而 逐漸接近該絕緣膜内部之氧濃度、氮濃度、氫濃度及碳濃 度0 27·、一種使用雙重金屬鑲嵌配線構造之半導體裝置，其與 由導電體所成之介層洞或配線之至少一侧壁之至少一部份 相抵接之阻障膜或蝕刻阻隔壁膜，係以S i、C及Η為主要元
    第57頁 200300569 六、申請專利範圍 素之絕緣膜，於該絕緣膜之該抵接面表層，具有與該絕緣 膜内部相比，其氧濃度較高且碳及氫濃度較低之區域。 28·如申請專利範圍第27項之使用雙重金屬鑲嵌配線構造 之半導體裝置’其中以该Si、C及Η為主要元素之絕緣膜之 該區域中之濃度分布為：於該抵接面最表面，氧濃度為最 高且氫濃度及碳濃度為最低，越往内部氧濃度緩慢地變低 且氫濃度及破濃度緩慢地變高，而逐漸接近該絕緣臈内部 之氧濃度、氫濃度及碳濃度。 29· —種使用雙重金屬鑲嵌配線構造之半導體裝置，其與 由導電體所成之介層洞或配線之至少一侧壁之至少一部份 相抵接之層間膜，係以Si、〇及Η為主要元素之低介電常^ 絕緣膜或以Si、〇、C及Η為主要元素之低介電常數絕緣 膜’於該絕緣膜之該抵接面表層，具有與該絕緣膜内部相 比’其膜密度較大之區域。 •、一種使用雙重金屬鑲嵌 由導電體所成之介層洞或配 相抵接之阻障骐或蝕刻阻隔 為主要元素之絕緣膜或以Si 於該絕緣膜之該抵接面表層 其膜密度較大之區域。 配線構造之半導體裝置，其與 線之至少一侧壁之至少一部份 壁絕緣膜，係以Si、C、N及Η 、（:及Η為主要元素之絕緣膜， ，具有與該絕緣膜内部相比，
    200300569 六、申請專利範圍 3i.如申請專利範圍第29或3〇項之使用雙 j造之半導體裝置’其中該絕緣膜之該區域中屬之鎮:密配产線分 布為.於該抵接面最表面膜密度為最大，越二 緩慢地變小’❿逐漸接近該絕緣膜内部之膜密度。 32· —種使用雙重金屬鑲嵌配線構造之半導體裝置，其與 由導電體所成之介層洞或配線之至少一側壁之至少一部份 相抵接之層間膜，係以Si、〇&H為主要元素之低介電常數 絕緣膜，於該絕緣膜之該抵接面表層，具有與該絕緣膜内 部相比’其S i -0鍵結比例較高而s丨鍵結比例較低之區 域。 33·如申請專利範圍第32項之使用雙重金屬鑲嵌配線構造 之半導體裝置，其中以該Si、〇及Η為主要元素之絕緣膜之 該區域中之鍵結狀態分布為：於該抵接面最表面，Si-Ο鍵 結比例為最高且S i - Η鍵結比例為最低，越往内部S i - 0鍵結 比例緩慢地變低且S i -Η鍵結比例緩慢地變高，而逐漸接近 該絕緣膜内部之Si-0鍵結及Si-Η鍵結比例。 34· —種使用雙重金屬鑲嵌配線構造之半導體裝置，其與 由導電體所成之介層洞或配線之至少一側壁之至少一部份 相抵接之層間膜，係以Si、〇、C及Η為主要元素之低介電 常數絕緣膜，於該絕緣膜之該抵接面表層，具有與該絕緣 膜内部相比，其S i -0鍵結之比例較高而S i -CH3鍵結比例較
    第59頁 200300569 六、申請專利範圍 ' e— 低之區域。 35·如申睛專利範圍第34項之使用雙重金屬鑲嵌配線構 之半導體裝置，其中以該Si、〇、C&H為主要元素之絕緣 膜之該區域中之鍵結狀態分布為：於該抵接面最表面， S1 -0鍵結比例為最高且s i _CH3鍵結比例為最低，越往内部 Si-0鍵結比例緩慢地變低且Si〜CH3鍵結比例緩慢地變高°， 而逐漸接近該絕緣膜内部之Si〜〇鍵結及Si—CIj3鍵結比例。 36· —種使用雙重金屬鑲嵌配線構造之半導體裝置，其與 由導電體所成之介層洞或配線之至少一侧壁之至少一部份 相抵接之阻障膜或蝕刻阻隔壁膜，係以Si、C、n及η為主77 要元素之絕緣膜或以Si、C及Η為主要元素之絕緣膜，於該 絕緣膜之该抵接面表層，具有與該絕緣膜内部相比，其 S i - C Η3鍵結比例較低之區域。 37.如申請專利範圍第36項之使用雙重金屬鑲嵌配線構造 之半導體裝置，其中該絕緣膜之該區域中之鍵結狀態分布 為·於该抵接面最表面，S i - 〇鍵結比例為最高且g丨_ c η3鍵 結比例為最低，越往内部s i _〇鍵結比例緩慢地變低且 S i - CI鍵結比例緩慢地變高，而逐漸接近該絕緣膜内部之 Si-0鍵結及Si-CH3鍵結比例。 、 38.如申請專利範圍第2〇至3〇及32至37項中任一項之使用
    第60頁 200300569 六、申請專利範圍 雙重金屬鑲嵌配線構造之半導體裝置，其中該區域之厚度 略為30nm以下。 3 9 ·如申請專利範圍第2 J 使用雙重金屬鑲嵌配線構 〇及Η為主要元素之低介電 院° 、22、29、32及33項中任一項之 造之半導體裝置，其中以該Si、 吊數絕緣膜為梯子型氫化妙氧 40.如申請專利範圍第39項之 之半導體裝置，其巾該梯子型氫 金屬鎮嵌配線構造 錄商標）。 夕乳烷係使用L-Ox(登
    第61頁
TW091134547A 2001-11-27 2002-11-27 Semiconductor device and method of manufacturing the same TW200300569A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001361112 2001-11-27
JP2002340160A JP4778660B2 (ja) 2001-11-27 2002-11-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW200300569A true TW200300569A (en) 2003-06-01

Family

ID=27759340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091134547A TW200300569A (en) 2001-11-27 2002-11-27 Semiconductor device and method of manufacturing the same

Country Status (3)

Country Link
US (3) US20030170993A1 (zh)
JP (1) JP4778660B2 (zh)
TW (1) TW200300569A (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4606399B2 (ja) * 2002-03-27 2011-01-05 パナソニック株式会社 電子デバイスの製造方法
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
US7153776B2 (en) * 2002-11-27 2006-12-26 International Business Machines Corporation Method for reducing amine based contaminants
JP2004235548A (ja) * 2003-01-31 2004-08-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2004273483A (ja) * 2003-03-05 2004-09-30 Sanyo Electric Co Ltd 配線構造の形成方法
TWI257120B (en) * 2003-06-18 2006-06-21 Fujitsu Ltd Method for manufacturing semiconductor device
JP2005203429A (ja) * 2004-01-13 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
KR100602050B1 (ko) 2004-02-02 2006-07-14 박병주 유기 반도체 소자, 그 제조 방법 및 이를 제조하기 위한조성물
KR100857297B1 (ko) * 2004-03-01 2008-09-05 도쿄엘렉트론가부시키가이샤 기판의 처리방법 및 상기 처리방법을 제어하기 위한 프로그램이 기록된 기록매체
JP4202951B2 (ja) * 2004-03-08 2008-12-24 東京エレクトロン株式会社 半導体装置の配線形成方法
US7071093B2 (en) * 2004-03-26 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated treatment method for obtaining robust low dielectric constant materials
JP2006073854A (ja) * 2004-09-03 2006-03-16 Nec Electronics Corp フォトレジスト液の塗布方法、フォトレジストパターンの形成方法、半導体装置の製造方法
JP2006133315A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法
JP4845491B2 (ja) * 2004-11-30 2011-12-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
US20060205232A1 (en) * 2005-03-10 2006-09-14 Lih-Ping Li Film treatment method preventing blocked etch of low-K dielectrics
US20060219268A1 (en) * 2005-03-30 2006-10-05 Gunilla Jacobson Neutralization of systemic poisoning in wafer processing
US7713865B2 (en) * 2005-06-24 2010-05-11 International Business Machines Corporation Preventing damage to metal using clustered processing and at least partially sacrificial encapsulation
JP4567554B2 (ja) * 2005-08-31 2010-10-20 パナソニック株式会社 半導体装置の製造方法
JP4533304B2 (ja) * 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US7365025B2 (en) * 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics
US7682977B2 (en) * 2006-05-11 2010-03-23 Micron Technology, Inc. Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
JP4797821B2 (ja) * 2006-06-15 2011-10-19 ソニー株式会社 半導体装置の製造方法
JP5548332B2 (ja) * 2006-08-24 2014-07-16 富士通セミコンダクター株式会社 半導体デバイスの製造方法
JP2008165744A (ja) * 2006-12-07 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009016657A (ja) * 2007-07-06 2009-01-22 Tokyo Electron Ltd レジストパターンの再形成方法
US20090061633A1 (en) * 2007-08-31 2009-03-05 Fujitsu Limited Method of manufacturing semiconductor device
US7781332B2 (en) * 2007-09-19 2010-08-24 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
US7910477B2 (en) * 2007-12-28 2011-03-22 Texas Instruments Incorporated Etch residue reduction by ash methodology
JP2010010270A (ja) * 2008-06-25 2010-01-14 Nec Electronics Corp 半導体装置の製造方法
US8623587B2 (en) * 2008-08-05 2014-01-07 Mitsubishi Gas Chemical Company, Inc. Residue removing liquid composition and method for cleaning semiconductor element using same
US8047728B2 (en) * 2008-08-13 2011-11-01 Corning Cable Systems Llc Optical fiber connector with enhanced bonding capability and method of assembling fiber
US8105947B2 (en) * 2008-11-07 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Post etch dielectric film re-capping layer
JP2012004401A (ja) * 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8610275B2 (en) * 2010-07-14 2013-12-17 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor contact structure including a spacer formed within a via and method of manufacturing the same
CN102376637A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 形成通孔的方法
JP5755471B2 (ja) * 2011-03-10 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8758638B2 (en) * 2011-05-10 2014-06-24 Applied Materials, Inc. Copper oxide removal techniques
JP5957840B2 (ja) 2011-10-04 2016-07-27 ソニー株式会社 半導体装置の製造方法
CN103794545B (zh) * 2012-10-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种制作金属互连线的方法
SG11201600825YA (en) * 2013-09-25 2016-03-30 Intel Corp Sacrificial material for stripping masking layers
EP3809451A1 (en) * 2013-11-08 2021-04-21 Renesas Electronics Corporation Semiconductor device
US9425078B2 (en) * 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill
JP6318922B2 (ja) * 2014-07-04 2018-05-09 豊田合成株式会社 半導体装置の製造方法
JP6363431B2 (ja) 2014-08-27 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9985122B2 (en) * 2015-05-19 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structures
CN110226219B (zh) * 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
KR20200039074A (ko) * 2018-10-04 2020-04-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10748765B2 (en) * 2018-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer mask and method of forming same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341536A (ja) * 1992-06-12 1993-12-24 Toshiba Corp レジストパターンの形成方法
JPH1195432A (ja) * 1997-09-24 1999-04-09 Hitachi Chem Co Ltd ネガ型レジスト組成物及びネガ型レジスト像の製造法
JPH11295903A (ja) * 1998-04-09 1999-10-29 Tokyo Electron Ltd レジストマスクの形成方法
JP3107047B2 (ja) * 1998-05-28 2000-11-06 日本電気株式会社 半導体装置の製造方法
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
JP2000077409A (ja) 1998-08-31 2000-03-14 Fujitsu Ltd 半導体装置の製造方法
JP3354901B2 (ja) * 1999-06-21 2002-12-09 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置および半導体装置の製造方法
US6114259A (en) * 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
JP3298628B2 (ja) * 1999-09-10 2002-07-02 日本電気株式会社 半導体装置の製造方法
JP2001223269A (ja) * 2000-02-10 2001-08-17 Nec Corp 半導体装置およびその製造方法
US6350675B1 (en) * 2000-10-12 2002-02-26 Chartered Semiconductor Manufacturing Ltd. Integration of silicon-rich material in the self-aligned via approach of dual damascene interconnects
US6797633B2 (en) * 2000-11-09 2004-09-28 Texas Instruments Incorporated In-situ plasma ash/treatment after via etch of low-k films for poison-free dual damascene trench patterning
US6528432B1 (en) * 2000-12-05 2003-03-04 Advanced Micro Devices, Inc. H2-or H2/N2-plasma treatment to prevent organic ILD degradation
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
JP2003124310A (ja) * 2001-10-12 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070096331A1 (en) 2007-05-03
JP2003229481A (ja) 2003-08-15
US20050124168A1 (en) 2005-06-09
US20030170993A1 (en) 2003-09-11
JP4778660B2 (ja) 2011-09-21
US7217654B2 (en) 2007-05-15

Similar Documents

Publication Publication Date Title
TW200300569A (en) Semiconductor device and method of manufacturing the same
TWI242259B (en) Manufacturing method of semiconductor device
US7750479B2 (en) Treatment of plasma damaged layer for critical dimension retention, pore sealing and repair
US8080475B2 (en) Removal chemistry for selectively etching metal hard mask
JP4142941B2 (ja) 半導体装置の製造方法
KR101024813B1 (ko) 반도체 공정의 금속 하드 마스크 재료를 에칭하기 위한 구성
TWI314588B (en) Dielectric materials to prevent photoresist poisoning
TW461036B (en) Method for forming a semiconductor device
JP5548332B2 (ja) 半導体デバイスの製造方法
TW200901368A (en) Shallow trench isolation structure and method for forming thereof
TW200845212A (en) Activated chemical process for enhancing material properties of dielectric films
JP2000286257A (ja) 低比誘電率有機酸化ケイ素絶縁材料の損傷した表面を処理して吸湿を阻止するプロセス
TW200536052A (en) Process for removing organic materials during formation of a metal interconnect
TW200418083A (en) Method for manufacturing semiconductor device
TW200428586A (en) Electronic device and the manufacturing method thereof
JP2002026121A (ja) 半導体装置およびその製造方法、絶縁膜の形成方法
TW200540980A (en) Wafer clean process
JP2005333153A (ja) 電子デバイスの製造方法
TWI239042B (en) Method of manufacturing semiconductor device
JP2008205369A (ja) ウエットエッチング方法、ウエットエッチング装置および半導体装置の製造方法
JP4002704B2 (ja) 半導体装置の製造方法
JP5396837B2 (ja) 半導体装置の製造方法
JP2011134771A (ja) 半導体装置及びその製造方法
JP2011029662A (ja) 半導体装置
TWI295076B (en) Washing liquid for semiconductor substrate and method of producing semiconductor device