JP2004273483A - 配線構造の形成方法 - Google Patents
配線構造の形成方法 Download PDFInfo
- Publication number
- JP2004273483A JP2004273483A JP2003057974A JP2003057974A JP2004273483A JP 2004273483 A JP2004273483 A JP 2004273483A JP 2003057974 A JP2003057974 A JP 2003057974A JP 2003057974 A JP2003057974 A JP 2003057974A JP 2004273483 A JP2004273483 A JP 2004273483A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- gas
- wiring
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ビアホール（コンタクトホール）やトレンチ（配線溝）などの開口部を形成するためのフォトレジスト膜の窒素系化合物ガスに起因するパターン不良を抑制することが可能な配線構造の形成方法を提供する。
【解決手段】この配線構造の形成方法は、第１配線層９を構成する工程と、第１配線層９上にＳｉＯＣ膜１１を形成する工程と、ＳｉＯＣ膜１１上に、窒素系化合物ガスの透過を抑制するためのＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜１２を形成する工程と、ＳｉＯＣ膜１１およびガス透過抑制膜１２にビアホール２０を形成する工程と、ビアホール２０の形成後に熱処理または真空中で保持する工程と、その後、ＳｉＯＣ膜１１およびガス透過抑制膜１２にトレンチ（配線溝）３０を形成する工程とを備えている。
【選択図】図３
【解決手段】この配線構造の形成方法は、第１配線層９を構成する工程と、第１配線層９上にＳｉＯＣ膜１１を形成する工程と、ＳｉＯＣ膜１１上に、窒素系化合物ガスの透過を抑制するためのＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜１２を形成する工程と、ＳｉＯＣ膜１１およびガス透過抑制膜１２にビアホール２０を形成する工程と、ビアホール２０の形成後に熱処理または真空中で保持する工程と、その後、ＳｉＯＣ膜１１およびガス透過抑制膜１２にトレンチ（配線溝）３０を形成する工程とを備えている。
【選択図】図３
Description
【０００１】
【発明の属する技術分野】
この発明は、配線構造の形成方法に関し、特に、コンタクトホール（ビアホール）や配線溝などの開口部を有する配線構造の形成方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路のデザインルールの縮小に伴って、配線幅が小さくなるとともに、配線間隔が小さくなってきている。配線幅が小さくなると、配線抵抗が大きくなるとともに、配線間隔が小さくなると、配線間容量が大きくなる。この配線抵抗の増大と配線間容量の増大とによって、配線遅延の問題が顕著になってきている。
【０００３】
そこで、従来、配線抵抗を低減するために、Ａｌ配線からより抵抗の低いＣｕ配線へ移行しつつある。Ｃｕ配線の形成方法としては、一般的に、デュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）法が用いられている（たとえば、特許文献１参照）。ここで、デュアルダマシン法とは、絶縁膜に配線溝（トレンチ）とコンタクトホール（ビアホール）を形成し、その配線溝およびビアホールに金属を充填した後、研磨により余分な堆積部分を除去することにより埋め込み配線を形成する方法である。
【０００４】
このデュアルダマシン法では、ビアホール部分を先に形成した後、そのビアホール部分のパターンに重ね合わせる形で配線部分のトレンチを形成するビアファースト法と、配線部分のトレンチを形成した後、そのトレンチのパターンに重ね合わせてビアホール部分を形成するトレンチファースト法とが知られている。ビアホールのコンタクトを確実にとるためには、ビアファースト法が有利である。
【０００５】
また、近年では、配線間容量を低減するために、層間絶縁膜の低誘電率化が不可欠とされている。具体的には、層間絶縁膜材料として、従来のシリコン酸化膜（比誘電率：約４）から比誘電率が２〜３程度と相対的に低い、フッ素添加シリコン酸化膜（ＳｉＯＦ）、ポーラス化絶縁膜、または、有機系絶縁膜などの利用が検討されている。現在、低誘電率材料の中で、有機系絶縁膜の１つであるプラズマＣＶＤ法を用いて形成したＳｉＯＣ膜（膜中にＣＨ３基などを有するシリコン酸化膜）が特に注目されている。
【０００６】
上記のことから、近年の半導体製造プロセスでは、Ｃｕ配線と低誘電率ＳｉＯＣ膜とを組み合わせて導入することにより、配線遅延の問題の解決を図っている。
【０００７】
図２２〜図２９は、従来のビアファースト法を用いた配線構造の形成プロセスを説明するための断面図である。以下、図２２〜図２９を参照して、従来の配線構造の形成方法について説明する。
【０００８】
まず、図２２に示すように、半導体基板１０１の所定領域上にゲート絶縁膜１０４を介してゲート電極１０５を形成する。ゲート電極１０５をマスクとして半導体基板１０１に不純物をイオン注入することによって、一対のソース／ドレイン領域１０２および１０３を形成する。そして、全面を覆うように層間絶縁膜１０６を形成する。そして、層間絶縁膜１０６に、ゲート電極１０５の上面に達するコンタクトホール１０６ａを形成する。コンタクトホール１０６ａ内にタングステン（Ｗ）または銅（Ｃｕ）からなるプラグ電極１０７を形成する。また、全面を覆うように絶縁膜１０８を形成した後、絶縁膜１０８に配線溝（トレンチ）１０８ａを形成する。そして、トレンチ１０８ａ内を充填するとともに、プラグ電極１０７と接触するようにＣｕからなる第１配線層１０９を形成する。この後、第１配線層１０９を構成するＣｕの表面に形成された酸化銅（ＣｕＯ）を還元するためのＮＨ３プラズマ処理を行う。
【０００９】
この後、図２３に示すように、ＴＭＳ（トリメチルシラン）／ＮＨ３ガス（アンモニアガス）を用いたプラズマＣＶＤ法によって、全面に、エッチングストップ機能およびＣｕの拡散防止機能を有するＳｉＣＮ膜１１０を形成する。そして、上層のＳｉＯＣ膜１１１との密着性を向上させるために、ＳｉＣＮ膜１１０の表面をＯ２ガスを用いてプラズマ処理する。この後、ＴＭＳ（トリメチルシラン）／Ｏ２ガスを用いたプラズマＣＶＤ法によって、ＳｉＣＮ膜１１０上に、ＳｉＯＣ膜１１１を形成する。
【００１０】
次に、図２４に示すように、ＳｉＯＣ膜１１１上に有機反射防止膜１１２を形成する。そして、フォトレジスト膜１１３を塗布した後、露光および現像することによって、所望のビアホールパターンを有するフォトレジスト膜１１３を形成する。
【００１１】
次に、図２５に示すように、フォトレジスト膜１１３をマスクとして、ＣＦ系ガスによるドライエッチング法を用いて有機反射防止膜１１２およびＳｉＯＣ膜１１１をエッチングすることによって、ビアホール１２０を形成する。この際、特に図示しないが、エッチング処理時のばらつきにより、第１配線層１０９は露出しないものの、部分的にＳｉＣＮ膜１１０が薄くなる部分がある。この後、フォトレジスト膜１１３および有機反射防止膜１１２を除去する。
【００１２】
次に、図２６に示すように、ビアホール１２０内およびＳｉＯＣ膜１１１の上面上に、有機反射防止膜１１４を形成する。そして、全面にフォトレジスト膜１１５を塗布した後、露光および現像を行うことによって、フォトレジスト膜１１５に所望のトレンチパターンを形成する。この後、フォトレジスト膜１１５をマスクとして有機反射防止膜１１４およびＳｉＯＣ膜１１１の一部をＣＦ系ガスによるドライエッチング法を用いてエッチングすることによって、図２７に示されるような配線溝（トレンチ）１３０を形成する。その後、フォトレジスト膜１１５および有機反射防止膜１１４を除去する。
【００１３】
次に、図２８に示すように、ビアホール１２０の下部に位置するＳｉＣＮ膜１１０をエッチングにより除去する。これにより、第１配線層１０９の表面が露出される。
【００１４】
次に、図２９に示すように、スパッタ法を用いて、Ｃｕ拡散防止用のＴａＮ膜およびＣｕを主成分とする金属膜を、ビアホール１２０およびトレンチ１３０内に埋め込むとともに、ＳｉＯＣ膜１１１の上面上に形成する。そして、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、ＳｉＯＣ膜１１１の上面上に位置する金属膜の余分な堆積部分およびＴａＮ膜の余分な堆積部分を研磨により除去する。これにより、図２９に示されるような、ＴａＮ膜からなるバリア層１１６と、Ｃｕを主成分とする金属膜からなる第２配線層１１７および接続配線１１８とを同時に形成する。このようにして、従来の配線構造が形成される。
【００１５】
【特許文献１】
特開２００１−７７１９４号公報
【発明が解決しようとする課題】
しかしながら、上記した従来の製造プロセスでは、ビアホールパターンを有するフォトレジスト膜１１３の形成時およびトレンチパターンを有するフォトレジスト膜１１５の形成時に、それぞれ、ＮＨ３ガスなどの窒素系化合物ガスに起因してフォトレジスト膜のパターン不良が発生するという問題点があった。以下、図３０〜図３３を参照して、この問題点について詳細に説明する。
【００１６】
まず、ビアホールパターンを有するフォトレジスト膜１１３の形成工程では、図３０に示すように、ＳｉＯＣ膜１１１上の有機反射防止膜１１２上にフォトレジスト膜１１３を塗布した後、そのフォトレジスト膜１１３に対して、ビアホール用フォトマスク２０１とＫｒＦレーザ光２０２とを用いて露光を行った後、ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）および現像処理を行う。これにより、ビアホールパターンを有するフォトレジスト膜１１３を形成する。この場合、現像工程までに、第１配線層１０９を構成するＣｕの表面を還元するためのＮＨ３プラズマ処理で用いたＮＨ３ガス、ＳｉＣＮ膜１１０を形成する際の原料ガスとして用いたＮＨ３ガス、および、ＳｉＯＣ膜１１１の成膜時のＳｉＣＮ膜１１０表面へのプラズマ処理によって発生するガスなどの窒素系化合物ガスが、第１配線層１０９とＳｉＣＮ膜１１０との界面近傍、および、ＳｉＣＮ膜１１０とＳｉＯＣ膜１１１との界面近傍から、フォトレジスト膜１１３側に放出されるという不都合があった。この窒素系化合物ガスによって、フォトレジスト膜１１３の露光およびＰＥＢ工程におけるレジスト反応が阻害されるという問題点があった。
【００１７】
具体的には、図３０に示すように、ビアホール用フォトマスク２０１とＫｒＦレーザ光２０２とを用いて露光を行う際に、露光されたレジスト部分１１３ｂの下部に、レジスト未解像部１１３ａが形成されるという不都合があった。このレジスト未解像部１１３ａは、本来現像液に対して可溶となって除去されるべき部分であるため、レジスト未解像部１１３ａが残ることにより、図３１に示されるような、ビアホールパターンの不良が発生するという不都合があった。そして、図３０に示したようなビアホールパターンの不良が発生すると、ビアホールを形成することが困難になるという問題点があった。
【００１８】
また、同様の問題が、トレンチパターンを形成する際にも発生する。すなわち、図３２に示すように、トレンチ形成用のフォトマスク３０１とＫｒＦレーザ光３０２とを用いてフォトレジスト膜１１５を露光する際に、ビアホールを介して下方からの窒素系化合物ガス（ＮＨ３ガス）に起因して、露光されたレジスト解像部１１５ｂの下方にレジストの未解像部１１５ａが形成されるという不都合が生じる。このような場合には、図３３に示すように、フォトレジスト膜１１５にトレンチパターンの不良が発生するという不都合があった。図３３に示したようなトレンチパターンの不良が発生すると、設計寸法通りのトレンチを形成するのが困難になるという問題点があった。
【００１９】
この発明は上記のような課題を解決するためになされたものであり、この発明の１つの目的は、ビアホールやトレンチなどの開口部を形成するためのフォトレジスト膜の窒素系化合物ガスに起因するパターン不良が発生するのを抑制することが可能な配線構造の形成方法を提供することである。
【００２０】
この発明のもう１つの目的は、上記の配線構造の形成方法において、絶縁膜に影響を与えることなく、窒素を含むガスを外部に放出することである。
【００２１】
【課題を解決するための手段および発明の効果】
上記目的を達成するために、この発明の一の局面による配線構造の形成方法は、第１配線層を形成する工程と、第１配線層上に第１絶縁膜を形成する工程と、第１配線層上に、窒素を含むガスの透過を抑制するためのガス透過抑制膜を形成する工程と、第１絶縁膜およびガス透過抑制膜に第１開口部を形成する工程と、第１開口部の形成後に熱処理を施すか、または、真空下で保持するかの少なくともいずれかを行う工程と、その後、少なくとも第１絶縁膜に第２開口部を形成する工程とを備えている。
【００２２】
この一の局面による配線構造の形成方法では、上記のように、第１配線層上に、窒素を含むガスの透過を抑制するためのガス透過抑制膜を形成した後、少なくとも第１絶縁膜に第１開口部を形成することによって、第１開口部を形成するためのフォトレジスト膜を形成する際に、窒素を含むガスに起因してフォトレジスト膜の露光部に残渣（未解像部）が発生するのを抑制することができる。これにより、第１開口部の形成用のフォトレジスト膜のパターン不良が発生するのを抑制することができる。また、第１開口部の形成後に熱処理を施すか、または、真空下で保持するかの少なくともいずれかを行った後、第１絶縁膜およびガス透過抑制膜に第２開口部を形成することによって、熱処理または真空下の保持により第１開口部を介して窒素を含むガスが外部に放出されるので、第２開口部を形成するためのフォトレジスト膜を形成する際に、窒素を含むガスに起因してフォトレジスト膜の露光部に残渣（未解像部）が発生するのを抑制することができる。これにより、第２開口部の形成用のフォトレジスト膜のパターン不良が発生するのを抑制することができる。
【００２３】
上記一の局面による配線構造の形成方法において、好ましくは、ガス透過抑制膜を形成する工程は、第１絶縁膜上にガス透過抑制膜を形成する工程を含む。このように構成すれば、第１開口部を形成するためのフォトレジスト膜の形成時に、第１絶縁膜の表面に存在する窒素を含むガスに起因してフォトレジスト膜の露光部に残渣（未解像部）が発生するのをガス透過抑制膜により抑制することができる。
【００２４】
上記一の局面による配線構造の形成方法において、好ましくは、第１配線層と第１絶縁膜との間に第２絶縁膜を形成する工程をさらに備え、ガス透過抑制膜を形成する工程は、第１絶縁膜と第２絶縁膜との間にガス透過抑制膜を形成する工程を含む。このように構成すれば、第１開口部を形成するためのフォトレジスト膜の形成時に、第２絶縁膜中に存在する窒素を含むガスに起因してフォトレジスト膜の露光部に残渣（未解像部）が発生するのをガス透過抑制膜により抑制することができる。
【００２５】
上記一の局面による配線構造の形成方法において、好ましくは、第１絶縁膜を形成する工程は、複数の層からなる第１絶縁膜を形成する工程を含み、ガス透過抑制膜を形成する工程は、第１絶縁膜の複数の層の間に、エッチングストッパとしても機能するガス透過抑制膜を形成する工程を含む。このように構成すれば、第２開口部の形成の際のエッチング時にガス透過抑制膜をエッチングストッパとして用いることができる。
【００２６】
上記一の局面による配線構造の形成方法において、好ましくは、第１開口部は、ビアホールであり、第２開口部は、配線溝である。このように構成すれば、ビアホールの形成後の熱処理または真空下の保持によって、ビアホールを介して窒素を含むガスがより容易に外部に放出されるので、配線溝を形成するためのフォトレジスト膜を形成する際に、窒素を含むガスに起因してフォトレジスト膜の露光部に残渣（未解像部）が発生するのを容易に抑制することができる。これにより、第２開口部の形成用のフォトレジスト膜のパターン不良が発生するのを容易に抑制することができる。
【００２７】
上記一の局面による配線構造の形成方法において、好ましくは、第１絶縁膜は、ＳｉＯＣ膜を含む。このように構成すれば、第１絶縁膜の誘電率をＳｉＯ２膜などに比べて低くすることができるので、第１配線層と第２配線層との配線間容量を低減することができる。
【００２８】
上記一の局面による配線構造の形成方法において、好ましくは、第１開口部および第２開口部の形成後に、ガス透過抑制膜を除去する工程をさらに備える。このように構成すれば、ガス透過抑制膜を誘電率の高いＳｉＯ２膜などにより形成した場合にも、配線間容量が増加するのを抑制することができる。
【００２９】
この場合、好ましくは、第１開口部および第２開口部の形成後に、第１開口部および第２開口部に第２配線層を形成する工程をさらに備え、第１開口部および第２開口部の形成後にガス透過抑制膜を除去する工程は、第２配線層の形成時に、ガス透過抑制膜を除去する工程を含む。このように構成すれば、ガス透過抑制膜を除去する工程を新たに設ける必要がないので、製造プロセスを簡略化することができる。
【００３０】
なお、上記一の局面による配線構造の形成方法において、好ましくは、ガス透過抑制膜は、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＮ膜、ＴａＮ膜、Ｔａ膜、および、ＴｉＮ膜からなるグループから選択される少なくとも１つを含む。このような膜によりガス透過抑制膜を構成すれば、容易に、窒素を含むガスの透過を抑制することができる。
【００３１】
また、上記一の局面による配線構造の形成方法において、好ましくは、熱処理を施す工程は、少なくとも第１絶縁膜の形成温度と同等以下の温度で熱処理を行う工程を含む。このように構成すれば、第１絶縁膜に損傷を与えることなく、熱処理により第１開口部を介して窒素を含むガスを外部に放出することができる。
【００３２】
上記一の局面による配線構造の形成方法において、好ましくは、熱処理を施す工程は、減圧雰囲気下で熱処理を行う工程を含む。このように構成すれば、熱処理により第１開口部を介して窒素を含むガスを外部に放出されやすくすることができる。
【００３３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３４】
（第１実施形態）
図１〜図９は、本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。図１〜図９を参照して、第１実施形態による配線構造の形成方法について説明する。
【００３５】
まず、図１に示すように、半導体基板１上の所定領域にゲート絶縁膜４を介してゲート電極５を形成する。ゲート電極５をマスクとして不純物を半導体基板１にイオン注入することによって、一対のソース／ドレイン領域２および３を形成する。そして、全面を覆うように、ゲート電極５の上面に達するコンタクトホール６ａを有する層間絶縁膜６を形成する。コンタクトホール６ａ内にＷまたはＣｕからなるプラグ電極７を形成する。また、全面を覆うように、プラグ電極７に達する配線溝（トレンチ）８ａを有する絶縁膜８を形成する。そして、トレンチ８ａ内に銅を充填した後ＣＭＰ法を用いて余分な銅の堆積部分を除去することによって、トレンチ８ａ内に埋め込まれるＣｕからなる第１配線層９が形成される。
【００３６】
そして、第１配線層９の表面に形成された酸化銅（ＣｕＯ）を還元するために、ＮＨ３ガスを用いたプラズマ処理を行う。
【００３７】
この後、図２に示すように、ＴＭＳ（トリメチルシラン）／ＮＨ３ガス（アンモニアガス）を用いたプラズマＣＶＤ法によって、全面に、エッチングストップ機能およびＣｕ拡散防止機能を有するＳｉＣＮ膜１０を約３５０℃の成膜温度で約８０ｎｍの厚みで形成する。そして、上層のＳｉＯＣ膜１１との密着性を向上させるために、ＳｉＣＮ膜１０の表面をＯ２ガスによりプラズマ処理する。この後、ＴＭＳ（トリメチルシラン）／Ｏ２ガスを用いたプラズマＣＶＤ法により、ＳｉＣＮ膜１０上に、ＳｉＯＣ膜１１を約３５０℃の成膜温度で約７２０ｎｍの厚みで形成する。なお、ＳｉＣＮ膜１０は、本発明の「第２絶縁膜」の一例であり、ＳｉＯＣ膜１１は、本発明の「第１絶縁膜」の一例である。
【００３８】
なお、上記したＮＨ３ガスによるプラズマ処理およびＳｉＣＮ膜表面のプラズマ処理によって、第１配線層９とＳｉＣＮ膜１０との界面近傍、および、ＳｉＣＮ膜１０とＳｉＯＣ膜１１との界面近傍には、それぞれ、窒素系化合物ガス（ＮＨ３ガス）が存在した状態になる。
【００３９】
この後、第１実施形態では、ＴＥＯＳ（テトラエトキシシラン）／Ｏ２ガスを用いたプラズマＣＶＤ法を用いて、ＳｉＯＣ膜１１上に、ＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜１２を約５０ｎｍの厚みで形成する。このガス透過抑制膜１２は、窒素系化合物ガス（ＮＨ３ガス）の透過を抑制する機能を有する。
【００４０】
次に、図３に示すように、ガス透過抑制膜１２上に、有機反射防止膜１３を約６３ｎｍの厚みで形成する。この有機反射防止膜１３としては、たとえば、日産化学工業製ＤＵＶ３０Ｊを用いる。そして、有機反射防止膜１３上の全面にフォトレジスト膜１４を塗布した後、ＫｒＦ露光、ＰＥＢおよび現像を行うことによって、フォトレジスト膜１４に所望のビアホールパターンを形成する。なお、フォトレジスト膜１４としては、たとえば、ＪＳＲ製Ｍ１５１Ｙを用いる。
【００４１】
次に、図４に示すように、ビアホールパターンが形成されたフォトレジスト膜１４をマスクとして、ＣＦ系ガスを用いたドライエッチング法により、有機反射防止膜１３、ガス透過抑制膜１２およびＳｉＯＣ膜１１をエッチングすることにより、ビアホール２０を形成する。なお、ビアホール２０は、本発明の「第１開口部」の一例である。この際、特に図示しないが、エッチング処理時のばらつきにより、第１配線層９は露出しないものの、部分的にＳｉＣＮ膜１０が薄くなる部分がある。この後、アッシングおよび洗浄を行うことによって、フォトレジスト膜１４および有機反射防止膜１３を除去する。
【００４２】
上記したビアホール２０の形成後、第１実施形態では、図５に示すように、レジスト塗布現像装置（図示せず）に搭載されているホットプレートを用いて、約３５０℃で約２分間熱処理を行う。これにより、ビアホール２０を介して、窒素系化合物ガス（ＮＨ３ガス）が外部に放出される。
【００４３】
次に、図６に示すように、全面に有機反射防止膜１５を約６３ｎｍの厚みで形成する。この場合、ビアホール２０内にも有機反射防止膜１５が堆積される。この有機反射防止膜１５としては、たとえば、日産化学工業製ＤＵＶ３０Ｊを用いる。この後、全面にフォトレジスト膜１６を約３５０ｎｍの厚みで塗布した後、ＫｒＦ露光、ＰＥＢおよび現像を行うことによって、フォトレジスト膜１６に所望のトレンチパターンを形成する。なお、フォトレジスト膜１６としては、たとえば、信越化学工業製ＹＳ９５９を用いる。この場合、図５に示した工程において、窒素系化合物ガス（ＮＨ３ガス）は予めビアホール２０を介して外部に放出されているため、図６に示したフォトレジスト膜１６の露光、ＰＥＢおよび現像工程において、フォトレジスト膜１６に向かって窒素系化合物ガス（ＮＨ３ガス）が放出されるのが防止される。
【００４４】
次に、図７に示すように、ＣＦ系ガスによるドライエッチング法を用いて、フォトレジスト膜１６をマスクとして、有機反射防止膜１５、ガス透過抑制膜１２およびＳｉＯＣ膜１１の一部をエッチングすることによって、トレンチ（配線溝）３０を形成する。なお、トレンチ３０は、本発明の「第２開口部」の一例である。この後、アッシングおよび洗浄を行うことによって、フォトレジスト膜１６および有機反射防止膜１５を除去する。
【００４５】
次に、図８に示すように、ビアホール２０の底部に位置するＳｉＣＮ膜１０をエッチングにより除去する。これにより、第１配線層９の表面が露出される。
【００４６】
この後、図９に示すように、スパッタ法を用いて、Ｃｕ拡散防止用のＴａＮ膜（厚み：約５０ｎｍ）、および、Ｃｕを主成分とする金属膜（厚み：約１０００ｎｍ）を、ビアホール２０およびトレンチ３０内に埋め込むとともに、ガス透過抑制膜１２の上面上に形成する。そして、ＣＭＰ法を用いて、ガス透過抑制膜１２の上面上に位置する金属膜の余分な堆積部分およびＴａＮ膜の余分な堆積部分を研磨により除去する。これにより、ＴａＮ膜からなるバリア層１７と、Ｃｕを主成分とする金属膜からなる第２配線層１８および接続配線１９とを同時に形成する。このようにして、図９に示すような第１実施形態による配線構造が形成される。
【００４７】
第１実施形態では、上記のように、ＳｉＯＣ膜１１上に、窒素系化合物ガス（ＮＨ３ガス）の透過を抑制するためのＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜１２を形成することによって、図３に示した工程においてビアホールパターンを有するフォトレジスト膜１４を露光、ＰＥＢおよび現像により形成する際に、下方（ＳｉＣＮ膜１０とＳｉＯＣ膜１１との界面近傍）から窒素系化合物ガス（ＮＨ３ガス）がフォトレジスト膜１４に向かって放出されるのを抑制することができる。これにより、ビアホールパターンを有するフォトレジスト膜１４の形成時に、パターン不良が発生するのを有効に抑制することができる。
【００４８】
また、第１実施形態では、図５に示した工程において、ビアホール２０の形成後でかつトレンチパターンを有するフォトレジスト膜１６の形成前に、熱処理を行うことによって、第１配線層９とＳｉＣＮ膜１０との界面近傍に存在し、エッチングばらつきで薄くなったビアホールの底部に位置するＳｉＣＮ膜１０を介して放出される窒素系化合物ガスと、ＳｉＣＮ膜１０とＳｉＯＣ膜１１との界面近傍に存在する窒素系化合物ガス（ＮＨ３ガス）とが予めビアホール２０を介して外部に放出されるので、トレンチパターンを有するフォトレジスト膜１６を露光、ＰＥＢおよび現像によって形成する際に、窒素系化合物ガス（ＮＨ３ガス）がフォトレジスト膜１６に向かって放出されるのを抑制することができる。これにより、トレンチパターンを有するフォトレジスト膜１６の形成時に、パターン不良が発生するのを有効に抑制することができる。
【００４９】
また、第１実施形態では、窒素系化合物ガスを放出するための熱処理を、ＳｉＣＮ膜１０およびＳｉＯＣ膜１１の形成温度（約３５０℃）と同等以下の温度（約３５０℃）で行うことによって、ＳｉＣＮ膜１０およびＳｉＯＣ膜１１に損傷を与えることなく、ビアホール２０を介して窒素系化合物ガス（ＮＨ３ガス）を外部に放出させることができる。
【００５０】
（第２実施形態）
図１０は、本発明の第２実施形態による配線構造の形成プロセスを説明するための断面図である。図１０を参照して、この第２実施形態による形成プロセスでは、上記した第１実施形態と異なり、ガス透過抑制膜を最終的に除去する場合について説明する。
【００５１】
具体的には、図９に示した第１実施形態の製造プロセスにおいて、この第２実施形態では、ＣＭＰ法を用いて、バリア層１７となるＴａＮ膜の余分な堆積部分と、第２配線１８および接続配線１９となるＣｕを主成分とする金属膜の余分な堆積部分とをＣＭＰ法により研磨する際に、オーバー研磨処理を施すことにより、ガス透過抑制膜１２も除去する。これにより、図１０に示されるような構造が得られる。なお、第２実施形態のその他の形成プロセスは、上記した第１実施形態と同様である。
【００５２】
第２実施形態では、上記のように、バリア層１７となるＴａＮ膜の余分な堆積部分と、第２配線１８および接続配線１９となるＣｕを主成分とする金属膜の余分な堆積部分とをＣＭＰ法により除去する際に、ガス透過抑制膜１２も除去することによって、比誘電率が約４であるシリコン酸化膜（ＴＥＯＳ−ＳｉＯ２膜）からなるガス透過抑制膜１２が層間絶縁膜中に存在しなくなるため、層間絶縁膜全体の誘電率を低減することができる。これにより、第１実施形態に比べてより配線間容量を低減することができる。
【００５３】
なお、第２実施形態のその他の効果は、上記した第１実施形態と同様である。
【００５４】
（第３実施形態）
図１１は、本発明の第３実施形態による配線構造の形成プロセスを説明するための断面図である。図１１を参照して、この第３実施形態の形成プロセスでは、上記した第１実施形態と異なり、窒素系化合物ガスの透過を抑制するためのＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜２２を、ＳｉＣＮ膜１０とＳｉＯＣ膜１１との間に形成する。
【００５５】
具体的には、この第３実施形態では、ＳｉＣＮ膜１０上に、ＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜２２、ＳｉＯＣ膜１１、および、有機反射防止膜１３を順次形成した後、有機反射防止膜１３上の所定領域に、ビアホールパターンを有するフォトレジスト膜１４を形成する。このフォトレジスト膜１４を用いて、ＣＦ系ガスによるドライエッチングにより、有機反射防止膜１３、ＳｉＯＣ膜１１およびガス透過抑制膜２２をドライエッチングすることによって、ビアホール２０ａを形成する。第３実施形態のその他の形成プロセスは、上記した第１実施形態と同様である。
【００５６】
第３実施形態では、上記のように、窒素系ガスの透過を抑制するためのＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜２２を、ＳｉＣＮ膜１０とＳｉＯＣ膜１１との間に形成することによって、ビアホールパターンを有するフォトレジスト膜１４を露光現像処理により形成する際に、ＳｉＣＮ膜１０でガス透過が抑制されているため、ＳｉＣＮ膜１０の表面に位置する窒素系化合物ガス（ＮＨ３ガス）が上方へ拡散するのを抑制することができる。これにより、ビアホールパターンを有するフォトレジスト膜１４の形成時にパターン不良が発生するのを有効に抑制することができる。
【００５７】
なお、第３実施形態のその他の効果は、第１実施形態と同様である。
【００５８】
（第４実施形態）
図１２は、本発明の第４実施形態による配線構造の形成プロセスを説明するための断面図である。図１２を参照して、この第４実施形態による形成プロセスでは、上記第１実施形態と異なり、ＳｉＯＣ膜を２層によって形成するとともに、その２層の間に、エッチングストッパとしても機能するガス透過抑制膜を形成する場合について説明する。
【００５９】
具体的には、この第４実施形態では、図１２に示すように、ＳｉＣＮ膜１０上に、約３７０ｎｍの厚みを有するＳｉＯＣ膜３１ａ、約５０ｎｍの厚みを有するＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜３２、および、約３５０ｎｍの厚みを有するＳｉＯＣ膜３１ｂを順次形成する。そして、ＳｉＯＣ膜３１ｂ上に有機反射防止膜１３を形成した後、有機反射防止膜１３上の所定領域に、ビアホールパターンを有するフォトレジスト膜１４を形成する。このフォトレジスト膜１４を用いて、ＣＦ系ガスによるドライエッチングにより、有機反射防止膜１３、ＳｉＯＣ膜３１ｂ、ガス透過抑制膜３２、および、ＳｉＯＣ膜３１ａをドライエッチングすることによって、ビアホール２０ｂを形成する。この後、図５および図６に示した第１実施形態と同様の工程を経た後、図１３に示すように、フォトレジスト膜１６をマスクとして、ＣＦ系ガスによるドライエッチングにより、有機反射防止膜１５およびＳｉＯＣ膜３１ｂの一部をエッチングすることによって、トレンチ（配線溝）３０ｂを形成する。このエッチングの際に、ガス透過抑制膜３２は、エッチングストッパとして機能する。第４実施形態のその他の形成プロセスは、上記した第１実施形態と同様である。
【００６０】
第４実施形態では、上記のように、ＳｉＯＣ膜３１ａと３１ｂとの間にトレンチ３０ｂの形成時のエッチングストッパとしても機能するＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜３２を形成することによって、ビアホールパターンを有するフォトレジスト膜１４の露光、ＰＥＢおよび現像時に窒素系化合物ガス（ＮＨ３ガス）に起因するパターン不良が発生するのを抑制することができるとともに、トレンチ３０ｂの形成時のエッチングを容易に行うことができる。
【００６１】
なお、第４実施形態のその他の効果は、第１実施形態と同様である。
【００６２】
（第５実施形態）
図１４は、本発明の第５実施形態による配線構造の形成プロセスを説明するための断面図である。図１４を参照して、この第５実施形態による形成プロセスでは、絶縁膜であるＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜を用いた第１〜第４実施形態と異なり、金属膜であるＴａＮ膜からなるガス透過抑制膜を形成する場合について説明する。なお、第５実施形態のその他の形成プロセスは、第１実施形態と同様である。
【００６３】
具体的には、この第５実施形態では、図１４に示すように、スパッタ法を用いて、ＳｉＯＣ膜１１上に、約５０ｎｍの厚みを有する金属膜であるＴａＮ膜からなるガス透過抑制膜４２を形成する。そして、ガス透過抑制膜４２上に、有機反射防止膜１３を形成した後、有機反射防止膜１３上の所定領域に、ビアホールパターンを有するフォトレジスト膜１４を形成する。
【００６４】
第５実施形態では、上記のように、ガス透過抑制膜４２を金属膜であるＴａＮ膜により形成することによって、ＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜１２に比べて窒素系化合物ガス（ＮＨ３ガス）の透過を抑制する機能をより高めることができる。また、窒素系化合物ガスの透過を抑制する効果が高いため、ガス透過抑制膜４２の厚みを薄くすることが可能である。
【００６５】
また、第５実施形態では、ガス透過抑制膜４２をバリア層１７と同じＴａＮ膜により形成することによって、ガス透過抑制膜４２を最終的に除去する場合には、図９に示した工程において、バリア層１７となるＴａＮ膜の余分な堆積部分と第２配線１８および接続配線１９となるＣｕを主成分とする金属膜の余分な堆積部分とをＣＭＰ法により除去する際に、ＴａＮ膜からなるバリア層１７と同じ条件で連続してＴａＮ膜からなるガス透過抑制膜４２を除去することができる。
【００６６】
なお、第５実施形態のその他の効果は、第１実施形態と同様である。
【００６７】
（第６実施形態）
図１５は、本発明の第６実施形態による配線構造の形成プロセスを説明するための断面図である。図１５を参照して、この第６実施形態では、第１実施形態のＳｉＣＮ膜に代えて、エッチングストップ機能およびＣｕ拡散防止機能を有するＳｉＣ膜を形成する場合について説明する。なお、第６実施形態のその他の形成プロセスは、第１実施形態と同様である。
【００６８】
具体的には、この第６実施形態では、図１５に示すように、Ｃｕからなる第１配線層９を形成した後、ＴＭＳ（トリメチルシラン）／Ｈｅ（ヘリウム）ガスによるプラズマＣＶＤ法を用いて、約８０ｎｍの厚みを有するＳｉＣ膜５０を形成する。このＳｉＣ膜５０は、ＳｉＣＮ膜１０と同様、エッチングストップ機能およびＣｕ拡散防止機能を有する。この後、第１実施形態と同様の形成プロセスを用いて、ＳｉＯＣ膜１１、ＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜１２、有機反射防止膜１３およびビアホールパターンを有するフォトレジスト膜１４を形成する。このフォトレジスト膜１４を用いて、ＣＦ系ガスによるドライエッチングにより、有機反射防止膜１３、ＳｉＯＮ膜１１およびＳｉＣ膜５０をドライエッチングすることによって、ビアホール２０を形成する。この際、特に図示しないが、エッチング処理時のばらつきにより、第１配線層９は露出しないものの、部分的にＳｉＣ膜５０が薄くなる部分がある。
【００６９】
第６実施形態では、Ｎを含まないＳｉＣ膜上にＳｉＯＣ膜を形成するため、ＳｉＣ膜とＳｉＯＮ膜との界面近傍には窒素系化合物ガスは存在しない。また、原料ガスに窒素（Ｎ）を含まないＳｉＣ膜５０を第１配線層９上に形成することによって、ＳｉＣＮ膜１０の形成時に発生する窒素系化合物ガス（ＮＨ３ガス）が発生することがないので、窒素系化合物ガスは発生しない。ただし、第１配線層９の表面の還元処理の際にＮＨ３ガスを用いてプラズマ処理を行っているため、第１配線層９とＳｉＣ膜５０との界面近傍には窒素系化合物ガス（ＮＨ３ガス）が存在する。このため、トレンチパターン形成時にはビアホールのエッチング時のばらつきで薄くなったビアホール底部のＳｉＣ膜を介して窒素系化合物ガスが放出されることになる。その結果、この第６実施形態においても、ガス放出のための熱処理は必要となる。
【００７０】
（第７実施形態）
図１６は、本発明の第７実施形態による配線構造の形成プロセスを説明するための断面図である。図１６を参照して、この第７実施形態の配線構造の形成プロセスでは、図４に示した第１実施形態のビアホール２０の形成プロセスにおいて、ＳｉＣＮ膜１０を、有機反射防止膜１３、ガス透過抑制膜１２およびＳｉＯＣ膜１１とともにエッチング除去する。このように構成すれば、ＳｉＣＮ膜１０を除去する工程（図８参照）を別途設ける必要がないので、製造プロセスをより簡略化することができる。
【００７１】
なお、第７実施形態のその他の効果は、第１実施形態と同様である。
【００７２】
次に、上記した第１実施形態の効果を確認するために行った実験について説明する。まず、ポジ型の化学増幅型のフォトレジストは、酸の触媒作用により現像液に可溶になる。具体的には、露光による酸の発生およびＰＥＢによる酸の拡散によって、酸の触媒反応が進んでいくので、フォトレジストが現像液に可溶になる。このようなポジ型の化学増幅型のフォトレジストとしては、アセタール系レジストや、上記実施形態で用いた信越化学工業製ＹＳ９５９などの高温ベーク系ポリマーからなるレジストなどが知られている。
【００７３】
アセタール系レジストは、０．１８μｍ以降のプロセスで主流として使われている高温ベーク系ポリマーからなるレジストに比べて、解像度が低い一方、酸発生時の反応が酸の触媒反応で支配的であるため、露光による酸の発生時点で酸の触媒反応が大きく進む。このため、窒素系化合物ガスによる露光からＰＥＢまでの間の酸の消失の影響が少ないと考えられる。このため、アセタール系のフォトレジスト膜を用いれば、フォトレジスト膜のパターン不良が発生しにくいと考えられる。そこで、以下のような比較実験を行った。まず、上記した第１実施形態の配線構造の形成プロセスを用いて、実際に配線構造を作製した。この場合、トレンチパターンを有するフォトレジスト膜１６としては、高温ベーク系ポリマーを用いたフォトレジスト膜の一種である信越化学工業製ＹＳ９５９を用いた。この時のトレンチパターンを有するフォトレジスト膜の表面ＳＥＭ観察像の模式図を図１７に示す。
【００７４】
また、比較例として、図２２〜図２９に示した従来の配線構造の形成プロセスにおいて、トレンチパターンを有するフォトレジスト膜１１５として高温ベーク系ポリマーからなるフォトレジスト膜（信越化学工業製ＹＳ９５９）を用いた場合（比較例１）、および、アセタール系レジスト（東京応化工業製ＴＤＵＲ−Ｐ３８３）を用いた場合（比較例２）について実験を行った。具体的には、比較例１では、ＳｉＣＮ膜を８０ｎｍの厚みで形成した後、ＳｉＣＮ膜上に、７２０ｎｍの厚みを有するＳｉＯＣ膜を形成した。そして、ドライエッチング法を用いて、ビアホールを形成した後、有機反射防止膜（日産化学工業製ＤＵＶ３０Ｊ、６３ｎｍ）および高温ベーク系ポリマーからなるフォトレジスト膜（信越化学工業製ＹＳ９５９、３５０ｎｍ）を塗布し、ＫｒＦ露光および現像を行った。この時のトレンチパターンを有するフォトレジスト膜の表面ＳＥＭ観察像の模式図を図１８に示す。
【００７５】
また、比較例２では、上記プロセスにおいて、高温ベーク系ポリマーからなるフォトレジスト膜に代えて、アセタール系のフォトレジスト膜（東京応化工業製ＴＤＵＲ−Ｐ３８３、３５０ｎｍ）を用いた。この時のトレンチパターンを有するフォトレジスト膜の表面ＳＥＭ観察像の模式図を図１９に示す。
【００７６】
図１７を参照して、第１実施形態の形成プロセスを用いた配線構造では、トレンチパターン不良が発生していないことが確認された。これに対して、図１８に示した比較例１による高温ベーク系ポリマーからなるフォトレジスト膜の場合には、トレンチパターンが形成されていないところが多く、トレンチパターン不良が発生しやすいことがわかる。また、図１９に示した比較例２によるアセタール系レジストを用いた場合には、図１８に示した比較例１の場合に比べて、トレンチパターンが形成されている領域は増加しているものの、トレンチパターンが形成されていない領域があり、トレンチパターン不良が発生していることがわかる。したがって、アセタール系レジストを用いることによるパターン不良の発生の抑制効果が十分でないことが明らかになった。上記の実験結果から、第１実施形態による配線構造の形成プロセスが、パターン不良の発生を抑制するのに有効であることを確認することができた。
【００７７】
次に、図２０および図２１を参照して、第１配線層の表面のＣｕＯを還元するためのＮＨ３プラズマ処理の影響を確認するために行った実験について説明する。ＮＨ３プラズマ処理を行った場合とＮＨ３プラズマ処理を行わなかった場合とのビアホール形成後トレンチ形成前の表面ＳＥＭ観察像の模式図を図２０および図２１にそれぞれ示す。この実験では、図２２〜図２９に示した従来の配線構造の形成プロセスを用いて、第１配線層上に、８０ｎｍのＳｉＣ膜および７２０ｎｍのＳｉＯＣ膜を順次成膜した後、ＳｉＯＣ膜を貫通するビアホールを形成した。そして、トレンチパターンを形成した。Ｃｕ配線表面のＣｕＯを還元するためのＮＨ３プラズマ処理を行った場合には、図２０の矢印で示されている位置に、ビアホールパターンを有するフォトレジスト膜のパターン不良が発生していることが確認された。
【００７８】
これに対して、ＮＨ３プラズマ処理を行わなかった場合には、図２１に示すように、ビアホールパターンを有するフォトレジスト膜のパターン不良が発生していないことが確認された。ただし、図２１に示すように、Ｃｕからなる第１配線層のＣｕＯを還元するためのＮＨ３プラズマ処理を行わない場合には、Ｃｕ表面のＣｕＯが除去されないため、第１配線層の配線抵抗が著しく増加するという不都合が生じる。このため、第１配線層のＣｕＯを還元するためのＮＨ３プラズマ処理を省略するのは困難であると考えられる。したがって、上記した第１〜第７実施形態による配線構造の形成プロセスを用いることにより、第１配線層の表面のＣｕＯを還元するためのＮＨ３プラズマ処理に起因するフォトレジスト膜のパターン不良を抑制するのが好ましい。
【００７９】
また、本願発明者が実験により確認したところ、加熱による窒素系化合物ガスの放出は、ビアホールを介したものが支配的であることが判明した。すなわち、ガス透過抑制膜を形成せずにＳｉＯＣ膜形成後に加熱処理を行った後、ＳｉＯＣ膜上にビアホールパターンを有するフォトレジスト膜を形成した場合では、パターン不良を抑制する効果が見られないことが確認された。したがって、ビアホールパターンを有するフォトレジスト膜形成時のパターン不良の発生を抑制するためには、加熱処理は有効ではなく、ガス透過抑制膜を形成することのみが有効であることが判明した。その一方、トレンチパターンを有するフォトレジスト膜の形成時のパターン不良の発生を抑制するためには、ガス透過抑制膜は有効ではなく、ビアホール形成後の加熱処理のみが有効である。これらのことから、ガス透過抑制膜の形成とビアホール形成後の熱処理との組み合わせが必要不可欠であると考えられる。
【００８０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００８１】
たとえば、上記実施形態では、窒素系化合物ガスの透過を抑制するためのガス透過抑制膜として、ＳｉＣＮ膜やＳｉＣ膜などの絶縁膜や、ＴａＮ膜などの金属膜を用いたが、本発明はこれに限らず、窒素系化合物ガスの透過を抑制する機能を有する他の絶縁膜および他の金属膜を用いてもよい。ガス透過抑制膜を構成する他の絶縁膜としては、たとえば、ＳｉＯ２膜、ＳｉＮ膜またはＳｉＯＮ膜などが考えられる。また、ガス透過抑制膜を構成する他の金属膜としては、Ｔａ膜やＴｉＮ膜などが考えられる。
【００８２】
また、上記実施形態では、第１配線層と第２配線層とを有する２層の配線構造に本発明を適用した場合について説明したが、本発明はこれに限らず、３層以上の配線構造にも同様に適用可能である。たとえば、Ｃｕ配線と低誘電率ＳｉＯＣ膜とを用いた３層以上の多層配線構造を形成するには、上記第１実施形態による形成プロセスを繰り返せばよい。
【００８３】
また、上記第６実施形態では、エッチングストップ機能およびＣｕ拡散防止機能を有する膜として、成膜時に窒素系ガスを用いないＳｉＣ膜を用いる例を示したが、本発明はこれに限らず、ＴＥＯＳ−ＳｉＯ２膜などの窒素系ガスを用いずに成膜する他の膜を、エッチングストップ機能およびＣｕ拡散防止機能を有する膜として用いてもよい。
【００８４】
また、上記実施形態では、窒素系ガスを外部に放出するための熱処理を３５０℃で約２分間の条件下で行ったが、本発明はこれに限らず、ＳｉＣＮ膜やＳｉＯＣ膜などの層間膜の形成温度（約３５０℃）と同等以下の温度であれば、他の温度であってもよい。本願発明者は、約２５０℃で約２０分間の熱処理を行った場合にも同様の効果を得ることができることを確認している。また、熱処理を減圧下で行うことでガス放出がより効果的に作用する。
【００８５】
また、上記実施形態では、ＫｒＦレーザ光用のポジ型化学増幅型レジストを用いた例を示したが、本発明はこれに限らず、ＡｒＦ、Ｆ２、ＥＰＬレーザ光などの場合に用いられるポジ型の化学増幅型レジストでも同様の効果を得ることができる。
【００８６】
また、上記実施形態では、ビアホールを形成した後トレンチを形成するビアファースト法に本発明を適用した場合ついて説明したが、本発明はこれに限らず、トレンチを形成した後ビアホールを形成するトレンチファースト法に本発明を適用した場合でも同様の効果が得られる。
【００８７】
また、上記実施形態では、窒素系ガスを外部に放出するために熱処理を行う例を示したが、本発明はこれに限らず、他の方法により窒素系ガスを外部に放出するようにしてもよい。たとえば、真空中に保持することによっても、窒素系ガスを外部に放出することが可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図２】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図３】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図４】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図５】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図６】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図７】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図８】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図９】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１０】本発明の第２実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１１】本発明の第３実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１２】本発明の第４実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１３】本発明の第４実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１４】本発明の第５実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１５】本発明の第６実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１６】本発明の第７実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１７】第１実施形態による形成プロセスを用いて実際に作製した配線構造の表面ＳＥＭ観察像を模式的に示した図である。
【図１８】従来の形成プロセスにおいて高温ベーク系ポリマーからなるレジストを用いた場合の比較例１による配線構造の表面ＳＥＭ観察像を模式的に示した図である。
【図１９】従来の形成プロセスにおいてアセタール系レジストを用いた場合の比較例２による配線構造の表面ＳＥＭ観察像を模式的に示した図である。
【図２０】従来の形成プロセスにおいて第１配線層を構成するＣｕ配線表面のＣｕＯを還元するためのＮＨ３プラズマ処理を行った場合の表面ＳＥＭ観察像を模式的に示した図である。
【図２１】従来の形成プロセスにおいて第１配線層を構成するＣｕ配線表面のＣｕＯを還元するためのＮＨ３プラズマ処理を行わなかった場合の表面ＳＥＭ観察像を模式的に示した図である。
【図２２】従来の配線構造の形成プロセスを説明するための断面図である。
【図２３】従来の配線構造の形成プロセスを説明するための断面図である。
【図２４】従来の配線構造の形成プロセスを説明するための断面図である。
【図２５】従来の配線構造の形成プロセスを説明するための断面図である。
【図２６】従来の配線構造の形成プロセスを説明するための断面図である。
【図２７】従来の配線構造の形成プロセスを説明するための断面図である。
【図２８】従来の配線構造の形成プロセスを説明するための断面図である。
【図２９】従来の配線構造の形成プロセスを説明するための断面図である。
【図３０】従来の配線構造の形成プロセスの問題点を説明するための断面図である。
【図３１】従来の配線構造の形成プロセスの問題点を説明するための断面図である。
【図３２】従来の配線構造の形成プロセスの問題点を説明するための断面図である。
【図３３】従来の配線構造の形成プロセスの問題点を説明するための断面図である。
【符号の説明】
９ 第１配線層
１０ ＳｉＣＮ膜（第２絶縁膜）
１１ ＳｉＯＣ膜（第１絶縁膜）
１２ ガス透過抑制膜
１４ フォトレジスト膜
１６ フォトレジスト膜
１８ 第２配線層
１９ 接続配線
２０ ビアホール（第１開口部）
２０ａ、２０ｂ ビアホール（第１開口部）
３０ トレンチ（配線溝）（第２開口部）
４２ ガス透過抑制膜
５０ ＳｉＣ膜（第２絶縁膜）
【発明の属する技術分野】
この発明は、配線構造の形成方法に関し、特に、コンタクトホール（ビアホール）や配線溝などの開口部を有する配線構造の形成方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路のデザインルールの縮小に伴って、配線幅が小さくなるとともに、配線間隔が小さくなってきている。配線幅が小さくなると、配線抵抗が大きくなるとともに、配線間隔が小さくなると、配線間容量が大きくなる。この配線抵抗の増大と配線間容量の増大とによって、配線遅延の問題が顕著になってきている。
【０００３】
そこで、従来、配線抵抗を低減するために、Ａｌ配線からより抵抗の低いＣｕ配線へ移行しつつある。Ｃｕ配線の形成方法としては、一般的に、デュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）法が用いられている（たとえば、特許文献１参照）。ここで、デュアルダマシン法とは、絶縁膜に配線溝（トレンチ）とコンタクトホール（ビアホール）を形成し、その配線溝およびビアホールに金属を充填した後、研磨により余分な堆積部分を除去することにより埋め込み配線を形成する方法である。
【０００４】
このデュアルダマシン法では、ビアホール部分を先に形成した後、そのビアホール部分のパターンに重ね合わせる形で配線部分のトレンチを形成するビアファースト法と、配線部分のトレンチを形成した後、そのトレンチのパターンに重ね合わせてビアホール部分を形成するトレンチファースト法とが知られている。ビアホールのコンタクトを確実にとるためには、ビアファースト法が有利である。
【０００５】
また、近年では、配線間容量を低減するために、層間絶縁膜の低誘電率化が不可欠とされている。具体的には、層間絶縁膜材料として、従来のシリコン酸化膜（比誘電率：約４）から比誘電率が２〜３程度と相対的に低い、フッ素添加シリコン酸化膜（ＳｉＯＦ）、ポーラス化絶縁膜、または、有機系絶縁膜などの利用が検討されている。現在、低誘電率材料の中で、有機系絶縁膜の１つであるプラズマＣＶＤ法を用いて形成したＳｉＯＣ膜（膜中にＣＨ３基などを有するシリコン酸化膜）が特に注目されている。
【０００６】
上記のことから、近年の半導体製造プロセスでは、Ｃｕ配線と低誘電率ＳｉＯＣ膜とを組み合わせて導入することにより、配線遅延の問題の解決を図っている。
【０００７】
図２２〜図２９は、従来のビアファースト法を用いた配線構造の形成プロセスを説明するための断面図である。以下、図２２〜図２９を参照して、従来の配線構造の形成方法について説明する。
【０００８】
まず、図２２に示すように、半導体基板１０１の所定領域上にゲート絶縁膜１０４を介してゲート電極１０５を形成する。ゲート電極１０５をマスクとして半導体基板１０１に不純物をイオン注入することによって、一対のソース／ドレイン領域１０２および１０３を形成する。そして、全面を覆うように層間絶縁膜１０６を形成する。そして、層間絶縁膜１０６に、ゲート電極１０５の上面に達するコンタクトホール１０６ａを形成する。コンタクトホール１０６ａ内にタングステン（Ｗ）または銅（Ｃｕ）からなるプラグ電極１０７を形成する。また、全面を覆うように絶縁膜１０８を形成した後、絶縁膜１０８に配線溝（トレンチ）１０８ａを形成する。そして、トレンチ１０８ａ内を充填するとともに、プラグ電極１０７と接触するようにＣｕからなる第１配線層１０９を形成する。この後、第１配線層１０９を構成するＣｕの表面に形成された酸化銅（ＣｕＯ）を還元するためのＮＨ３プラズマ処理を行う。
【０００９】
この後、図２３に示すように、ＴＭＳ（トリメチルシラン）／ＮＨ３ガス（アンモニアガス）を用いたプラズマＣＶＤ法によって、全面に、エッチングストップ機能およびＣｕの拡散防止機能を有するＳｉＣＮ膜１１０を形成する。そして、上層のＳｉＯＣ膜１１１との密着性を向上させるために、ＳｉＣＮ膜１１０の表面をＯ２ガスを用いてプラズマ処理する。この後、ＴＭＳ（トリメチルシラン）／Ｏ２ガスを用いたプラズマＣＶＤ法によって、ＳｉＣＮ膜１１０上に、ＳｉＯＣ膜１１１を形成する。
【００１０】
次に、図２４に示すように、ＳｉＯＣ膜１１１上に有機反射防止膜１１２を形成する。そして、フォトレジスト膜１１３を塗布した後、露光および現像することによって、所望のビアホールパターンを有するフォトレジスト膜１１３を形成する。
【００１１】
次に、図２５に示すように、フォトレジスト膜１１３をマスクとして、ＣＦ系ガスによるドライエッチング法を用いて有機反射防止膜１１２およびＳｉＯＣ膜１１１をエッチングすることによって、ビアホール１２０を形成する。この際、特に図示しないが、エッチング処理時のばらつきにより、第１配線層１０９は露出しないものの、部分的にＳｉＣＮ膜１１０が薄くなる部分がある。この後、フォトレジスト膜１１３および有機反射防止膜１１２を除去する。
【００１２】
次に、図２６に示すように、ビアホール１２０内およびＳｉＯＣ膜１１１の上面上に、有機反射防止膜１１４を形成する。そして、全面にフォトレジスト膜１１５を塗布した後、露光および現像を行うことによって、フォトレジスト膜１１５に所望のトレンチパターンを形成する。この後、フォトレジスト膜１１５をマスクとして有機反射防止膜１１４およびＳｉＯＣ膜１１１の一部をＣＦ系ガスによるドライエッチング法を用いてエッチングすることによって、図２７に示されるような配線溝（トレンチ）１３０を形成する。その後、フォトレジスト膜１１５および有機反射防止膜１１４を除去する。
【００１３】
次に、図２８に示すように、ビアホール１２０の下部に位置するＳｉＣＮ膜１１０をエッチングにより除去する。これにより、第１配線層１０９の表面が露出される。
【００１４】
次に、図２９に示すように、スパッタ法を用いて、Ｃｕ拡散防止用のＴａＮ膜およびＣｕを主成分とする金属膜を、ビアホール１２０およびトレンチ１３０内に埋め込むとともに、ＳｉＯＣ膜１１１の上面上に形成する。そして、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、ＳｉＯＣ膜１１１の上面上に位置する金属膜の余分な堆積部分およびＴａＮ膜の余分な堆積部分を研磨により除去する。これにより、図２９に示されるような、ＴａＮ膜からなるバリア層１１６と、Ｃｕを主成分とする金属膜からなる第２配線層１１７および接続配線１１８とを同時に形成する。このようにして、従来の配線構造が形成される。
【００１５】
【特許文献１】
特開２００１−７７１９４号公報
【発明が解決しようとする課題】
しかしながら、上記した従来の製造プロセスでは、ビアホールパターンを有するフォトレジスト膜１１３の形成時およびトレンチパターンを有するフォトレジスト膜１１５の形成時に、それぞれ、ＮＨ３ガスなどの窒素系化合物ガスに起因してフォトレジスト膜のパターン不良が発生するという問題点があった。以下、図３０〜図３３を参照して、この問題点について詳細に説明する。
【００１６】
まず、ビアホールパターンを有するフォトレジスト膜１１３の形成工程では、図３０に示すように、ＳｉＯＣ膜１１１上の有機反射防止膜１１２上にフォトレジスト膜１１３を塗布した後、そのフォトレジスト膜１１３に対して、ビアホール用フォトマスク２０１とＫｒＦレーザ光２０２とを用いて露光を行った後、ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）および現像処理を行う。これにより、ビアホールパターンを有するフォトレジスト膜１１３を形成する。この場合、現像工程までに、第１配線層１０９を構成するＣｕの表面を還元するためのＮＨ３プラズマ処理で用いたＮＨ３ガス、ＳｉＣＮ膜１１０を形成する際の原料ガスとして用いたＮＨ３ガス、および、ＳｉＯＣ膜１１１の成膜時のＳｉＣＮ膜１１０表面へのプラズマ処理によって発生するガスなどの窒素系化合物ガスが、第１配線層１０９とＳｉＣＮ膜１１０との界面近傍、および、ＳｉＣＮ膜１１０とＳｉＯＣ膜１１１との界面近傍から、フォトレジスト膜１１３側に放出されるという不都合があった。この窒素系化合物ガスによって、フォトレジスト膜１１３の露光およびＰＥＢ工程におけるレジスト反応が阻害されるという問題点があった。
【００１７】
具体的には、図３０に示すように、ビアホール用フォトマスク２０１とＫｒＦレーザ光２０２とを用いて露光を行う際に、露光されたレジスト部分１１３ｂの下部に、レジスト未解像部１１３ａが形成されるという不都合があった。このレジスト未解像部１１３ａは、本来現像液に対して可溶となって除去されるべき部分であるため、レジスト未解像部１１３ａが残ることにより、図３１に示されるような、ビアホールパターンの不良が発生するという不都合があった。そして、図３０に示したようなビアホールパターンの不良が発生すると、ビアホールを形成することが困難になるという問題点があった。
【００１８】
また、同様の問題が、トレンチパターンを形成する際にも発生する。すなわち、図３２に示すように、トレンチ形成用のフォトマスク３０１とＫｒＦレーザ光３０２とを用いてフォトレジスト膜１１５を露光する際に、ビアホールを介して下方からの窒素系化合物ガス（ＮＨ３ガス）に起因して、露光されたレジスト解像部１１５ｂの下方にレジストの未解像部１１５ａが形成されるという不都合が生じる。このような場合には、図３３に示すように、フォトレジスト膜１１５にトレンチパターンの不良が発生するという不都合があった。図３３に示したようなトレンチパターンの不良が発生すると、設計寸法通りのトレンチを形成するのが困難になるという問題点があった。
【００１９】
この発明は上記のような課題を解決するためになされたものであり、この発明の１つの目的は、ビアホールやトレンチなどの開口部を形成するためのフォトレジスト膜の窒素系化合物ガスに起因するパターン不良が発生するのを抑制することが可能な配線構造の形成方法を提供することである。
【００２０】
この発明のもう１つの目的は、上記の配線構造の形成方法において、絶縁膜に影響を与えることなく、窒素を含むガスを外部に放出することである。
【００２１】
【課題を解決するための手段および発明の効果】
上記目的を達成するために、この発明の一の局面による配線構造の形成方法は、第１配線層を形成する工程と、第１配線層上に第１絶縁膜を形成する工程と、第１配線層上に、窒素を含むガスの透過を抑制するためのガス透過抑制膜を形成する工程と、第１絶縁膜およびガス透過抑制膜に第１開口部を形成する工程と、第１開口部の形成後に熱処理を施すか、または、真空下で保持するかの少なくともいずれかを行う工程と、その後、少なくとも第１絶縁膜に第２開口部を形成する工程とを備えている。
【００２２】
この一の局面による配線構造の形成方法では、上記のように、第１配線層上に、窒素を含むガスの透過を抑制するためのガス透過抑制膜を形成した後、少なくとも第１絶縁膜に第１開口部を形成することによって、第１開口部を形成するためのフォトレジスト膜を形成する際に、窒素を含むガスに起因してフォトレジスト膜の露光部に残渣（未解像部）が発生するのを抑制することができる。これにより、第１開口部の形成用のフォトレジスト膜のパターン不良が発生するのを抑制することができる。また、第１開口部の形成後に熱処理を施すか、または、真空下で保持するかの少なくともいずれかを行った後、第１絶縁膜およびガス透過抑制膜に第２開口部を形成することによって、熱処理または真空下の保持により第１開口部を介して窒素を含むガスが外部に放出されるので、第２開口部を形成するためのフォトレジスト膜を形成する際に、窒素を含むガスに起因してフォトレジスト膜の露光部に残渣（未解像部）が発生するのを抑制することができる。これにより、第２開口部の形成用のフォトレジスト膜のパターン不良が発生するのを抑制することができる。
【００２３】
上記一の局面による配線構造の形成方法において、好ましくは、ガス透過抑制膜を形成する工程は、第１絶縁膜上にガス透過抑制膜を形成する工程を含む。このように構成すれば、第１開口部を形成するためのフォトレジスト膜の形成時に、第１絶縁膜の表面に存在する窒素を含むガスに起因してフォトレジスト膜の露光部に残渣（未解像部）が発生するのをガス透過抑制膜により抑制することができる。
【００２４】
上記一の局面による配線構造の形成方法において、好ましくは、第１配線層と第１絶縁膜との間に第２絶縁膜を形成する工程をさらに備え、ガス透過抑制膜を形成する工程は、第１絶縁膜と第２絶縁膜との間にガス透過抑制膜を形成する工程を含む。このように構成すれば、第１開口部を形成するためのフォトレジスト膜の形成時に、第２絶縁膜中に存在する窒素を含むガスに起因してフォトレジスト膜の露光部に残渣（未解像部）が発生するのをガス透過抑制膜により抑制することができる。
【００２５】
上記一の局面による配線構造の形成方法において、好ましくは、第１絶縁膜を形成する工程は、複数の層からなる第１絶縁膜を形成する工程を含み、ガス透過抑制膜を形成する工程は、第１絶縁膜の複数の層の間に、エッチングストッパとしても機能するガス透過抑制膜を形成する工程を含む。このように構成すれば、第２開口部の形成の際のエッチング時にガス透過抑制膜をエッチングストッパとして用いることができる。
【００２６】
上記一の局面による配線構造の形成方法において、好ましくは、第１開口部は、ビアホールであり、第２開口部は、配線溝である。このように構成すれば、ビアホールの形成後の熱処理または真空下の保持によって、ビアホールを介して窒素を含むガスがより容易に外部に放出されるので、配線溝を形成するためのフォトレジスト膜を形成する際に、窒素を含むガスに起因してフォトレジスト膜の露光部に残渣（未解像部）が発生するのを容易に抑制することができる。これにより、第２開口部の形成用のフォトレジスト膜のパターン不良が発生するのを容易に抑制することができる。
【００２７】
上記一の局面による配線構造の形成方法において、好ましくは、第１絶縁膜は、ＳｉＯＣ膜を含む。このように構成すれば、第１絶縁膜の誘電率をＳｉＯ２膜などに比べて低くすることができるので、第１配線層と第２配線層との配線間容量を低減することができる。
【００２８】
上記一の局面による配線構造の形成方法において、好ましくは、第１開口部および第２開口部の形成後に、ガス透過抑制膜を除去する工程をさらに備える。このように構成すれば、ガス透過抑制膜を誘電率の高いＳｉＯ２膜などにより形成した場合にも、配線間容量が増加するのを抑制することができる。
【００２９】
この場合、好ましくは、第１開口部および第２開口部の形成後に、第１開口部および第２開口部に第２配線層を形成する工程をさらに備え、第１開口部および第２開口部の形成後にガス透過抑制膜を除去する工程は、第２配線層の形成時に、ガス透過抑制膜を除去する工程を含む。このように構成すれば、ガス透過抑制膜を除去する工程を新たに設ける必要がないので、製造プロセスを簡略化することができる。
【００３０】
なお、上記一の局面による配線構造の形成方法において、好ましくは、ガス透過抑制膜は、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＮ膜、ＴａＮ膜、Ｔａ膜、および、ＴｉＮ膜からなるグループから選択される少なくとも１つを含む。このような膜によりガス透過抑制膜を構成すれば、容易に、窒素を含むガスの透過を抑制することができる。
【００３１】
また、上記一の局面による配線構造の形成方法において、好ましくは、熱処理を施す工程は、少なくとも第１絶縁膜の形成温度と同等以下の温度で熱処理を行う工程を含む。このように構成すれば、第１絶縁膜に損傷を与えることなく、熱処理により第１開口部を介して窒素を含むガスを外部に放出することができる。
【００３２】
上記一の局面による配線構造の形成方法において、好ましくは、熱処理を施す工程は、減圧雰囲気下で熱処理を行う工程を含む。このように構成すれば、熱処理により第１開口部を介して窒素を含むガスを外部に放出されやすくすることができる。
【００３３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３４】
（第１実施形態）
図１〜図９は、本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。図１〜図９を参照して、第１実施形態による配線構造の形成方法について説明する。
【００３５】
まず、図１に示すように、半導体基板１上の所定領域にゲート絶縁膜４を介してゲート電極５を形成する。ゲート電極５をマスクとして不純物を半導体基板１にイオン注入することによって、一対のソース／ドレイン領域２および３を形成する。そして、全面を覆うように、ゲート電極５の上面に達するコンタクトホール６ａを有する層間絶縁膜６を形成する。コンタクトホール６ａ内にＷまたはＣｕからなるプラグ電極７を形成する。また、全面を覆うように、プラグ電極７に達する配線溝（トレンチ）８ａを有する絶縁膜８を形成する。そして、トレンチ８ａ内に銅を充填した後ＣＭＰ法を用いて余分な銅の堆積部分を除去することによって、トレンチ８ａ内に埋め込まれるＣｕからなる第１配線層９が形成される。
【００３６】
そして、第１配線層９の表面に形成された酸化銅（ＣｕＯ）を還元するために、ＮＨ３ガスを用いたプラズマ処理を行う。
【００３７】
この後、図２に示すように、ＴＭＳ（トリメチルシラン）／ＮＨ３ガス（アンモニアガス）を用いたプラズマＣＶＤ法によって、全面に、エッチングストップ機能およびＣｕ拡散防止機能を有するＳｉＣＮ膜１０を約３５０℃の成膜温度で約８０ｎｍの厚みで形成する。そして、上層のＳｉＯＣ膜１１との密着性を向上させるために、ＳｉＣＮ膜１０の表面をＯ２ガスによりプラズマ処理する。この後、ＴＭＳ（トリメチルシラン）／Ｏ２ガスを用いたプラズマＣＶＤ法により、ＳｉＣＮ膜１０上に、ＳｉＯＣ膜１１を約３５０℃の成膜温度で約７２０ｎｍの厚みで形成する。なお、ＳｉＣＮ膜１０は、本発明の「第２絶縁膜」の一例であり、ＳｉＯＣ膜１１は、本発明の「第１絶縁膜」の一例である。
【００３８】
なお、上記したＮＨ３ガスによるプラズマ処理およびＳｉＣＮ膜表面のプラズマ処理によって、第１配線層９とＳｉＣＮ膜１０との界面近傍、および、ＳｉＣＮ膜１０とＳｉＯＣ膜１１との界面近傍には、それぞれ、窒素系化合物ガス（ＮＨ３ガス）が存在した状態になる。
【００３９】
この後、第１実施形態では、ＴＥＯＳ（テトラエトキシシラン）／Ｏ２ガスを用いたプラズマＣＶＤ法を用いて、ＳｉＯＣ膜１１上に、ＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜１２を約５０ｎｍの厚みで形成する。このガス透過抑制膜１２は、窒素系化合物ガス（ＮＨ３ガス）の透過を抑制する機能を有する。
【００４０】
次に、図３に示すように、ガス透過抑制膜１２上に、有機反射防止膜１３を約６３ｎｍの厚みで形成する。この有機反射防止膜１３としては、たとえば、日産化学工業製ＤＵＶ３０Ｊを用いる。そして、有機反射防止膜１３上の全面にフォトレジスト膜１４を塗布した後、ＫｒＦ露光、ＰＥＢおよび現像を行うことによって、フォトレジスト膜１４に所望のビアホールパターンを形成する。なお、フォトレジスト膜１４としては、たとえば、ＪＳＲ製Ｍ１５１Ｙを用いる。
【００４１】
次に、図４に示すように、ビアホールパターンが形成されたフォトレジスト膜１４をマスクとして、ＣＦ系ガスを用いたドライエッチング法により、有機反射防止膜１３、ガス透過抑制膜１２およびＳｉＯＣ膜１１をエッチングすることにより、ビアホール２０を形成する。なお、ビアホール２０は、本発明の「第１開口部」の一例である。この際、特に図示しないが、エッチング処理時のばらつきにより、第１配線層９は露出しないものの、部分的にＳｉＣＮ膜１０が薄くなる部分がある。この後、アッシングおよび洗浄を行うことによって、フォトレジスト膜１４および有機反射防止膜１３を除去する。
【００４２】
上記したビアホール２０の形成後、第１実施形態では、図５に示すように、レジスト塗布現像装置（図示せず）に搭載されているホットプレートを用いて、約３５０℃で約２分間熱処理を行う。これにより、ビアホール２０を介して、窒素系化合物ガス（ＮＨ３ガス）が外部に放出される。
【００４３】
次に、図６に示すように、全面に有機反射防止膜１５を約６３ｎｍの厚みで形成する。この場合、ビアホール２０内にも有機反射防止膜１５が堆積される。この有機反射防止膜１５としては、たとえば、日産化学工業製ＤＵＶ３０Ｊを用いる。この後、全面にフォトレジスト膜１６を約３５０ｎｍの厚みで塗布した後、ＫｒＦ露光、ＰＥＢおよび現像を行うことによって、フォトレジスト膜１６に所望のトレンチパターンを形成する。なお、フォトレジスト膜１６としては、たとえば、信越化学工業製ＹＳ９５９を用いる。この場合、図５に示した工程において、窒素系化合物ガス（ＮＨ３ガス）は予めビアホール２０を介して外部に放出されているため、図６に示したフォトレジスト膜１６の露光、ＰＥＢおよび現像工程において、フォトレジスト膜１６に向かって窒素系化合物ガス（ＮＨ３ガス）が放出されるのが防止される。
【００４４】
次に、図７に示すように、ＣＦ系ガスによるドライエッチング法を用いて、フォトレジスト膜１６をマスクとして、有機反射防止膜１５、ガス透過抑制膜１２およびＳｉＯＣ膜１１の一部をエッチングすることによって、トレンチ（配線溝）３０を形成する。なお、トレンチ３０は、本発明の「第２開口部」の一例である。この後、アッシングおよび洗浄を行うことによって、フォトレジスト膜１６および有機反射防止膜１５を除去する。
【００４５】
次に、図８に示すように、ビアホール２０の底部に位置するＳｉＣＮ膜１０をエッチングにより除去する。これにより、第１配線層９の表面が露出される。
【００４６】
この後、図９に示すように、スパッタ法を用いて、Ｃｕ拡散防止用のＴａＮ膜（厚み：約５０ｎｍ）、および、Ｃｕを主成分とする金属膜（厚み：約１０００ｎｍ）を、ビアホール２０およびトレンチ３０内に埋め込むとともに、ガス透過抑制膜１２の上面上に形成する。そして、ＣＭＰ法を用いて、ガス透過抑制膜１２の上面上に位置する金属膜の余分な堆積部分およびＴａＮ膜の余分な堆積部分を研磨により除去する。これにより、ＴａＮ膜からなるバリア層１７と、Ｃｕを主成分とする金属膜からなる第２配線層１８および接続配線１９とを同時に形成する。このようにして、図９に示すような第１実施形態による配線構造が形成される。
【００４７】
第１実施形態では、上記のように、ＳｉＯＣ膜１１上に、窒素系化合物ガス（ＮＨ３ガス）の透過を抑制するためのＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜１２を形成することによって、図３に示した工程においてビアホールパターンを有するフォトレジスト膜１４を露光、ＰＥＢおよび現像により形成する際に、下方（ＳｉＣＮ膜１０とＳｉＯＣ膜１１との界面近傍）から窒素系化合物ガス（ＮＨ３ガス）がフォトレジスト膜１４に向かって放出されるのを抑制することができる。これにより、ビアホールパターンを有するフォトレジスト膜１４の形成時に、パターン不良が発生するのを有効に抑制することができる。
【００４８】
また、第１実施形態では、図５に示した工程において、ビアホール２０の形成後でかつトレンチパターンを有するフォトレジスト膜１６の形成前に、熱処理を行うことによって、第１配線層９とＳｉＣＮ膜１０との界面近傍に存在し、エッチングばらつきで薄くなったビアホールの底部に位置するＳｉＣＮ膜１０を介して放出される窒素系化合物ガスと、ＳｉＣＮ膜１０とＳｉＯＣ膜１１との界面近傍に存在する窒素系化合物ガス（ＮＨ３ガス）とが予めビアホール２０を介して外部に放出されるので、トレンチパターンを有するフォトレジスト膜１６を露光、ＰＥＢおよび現像によって形成する際に、窒素系化合物ガス（ＮＨ３ガス）がフォトレジスト膜１６に向かって放出されるのを抑制することができる。これにより、トレンチパターンを有するフォトレジスト膜１６の形成時に、パターン不良が発生するのを有効に抑制することができる。
【００４９】
また、第１実施形態では、窒素系化合物ガスを放出するための熱処理を、ＳｉＣＮ膜１０およびＳｉＯＣ膜１１の形成温度（約３５０℃）と同等以下の温度（約３５０℃）で行うことによって、ＳｉＣＮ膜１０およびＳｉＯＣ膜１１に損傷を与えることなく、ビアホール２０を介して窒素系化合物ガス（ＮＨ３ガス）を外部に放出させることができる。
【００５０】
（第２実施形態）
図１０は、本発明の第２実施形態による配線構造の形成プロセスを説明するための断面図である。図１０を参照して、この第２実施形態による形成プロセスでは、上記した第１実施形態と異なり、ガス透過抑制膜を最終的に除去する場合について説明する。
【００５１】
具体的には、図９に示した第１実施形態の製造プロセスにおいて、この第２実施形態では、ＣＭＰ法を用いて、バリア層１７となるＴａＮ膜の余分な堆積部分と、第２配線１８および接続配線１９となるＣｕを主成分とする金属膜の余分な堆積部分とをＣＭＰ法により研磨する際に、オーバー研磨処理を施すことにより、ガス透過抑制膜１２も除去する。これにより、図１０に示されるような構造が得られる。なお、第２実施形態のその他の形成プロセスは、上記した第１実施形態と同様である。
【００５２】
第２実施形態では、上記のように、バリア層１７となるＴａＮ膜の余分な堆積部分と、第２配線１８および接続配線１９となるＣｕを主成分とする金属膜の余分な堆積部分とをＣＭＰ法により除去する際に、ガス透過抑制膜１２も除去することによって、比誘電率が約４であるシリコン酸化膜（ＴＥＯＳ−ＳｉＯ２膜）からなるガス透過抑制膜１２が層間絶縁膜中に存在しなくなるため、層間絶縁膜全体の誘電率を低減することができる。これにより、第１実施形態に比べてより配線間容量を低減することができる。
【００５３】
なお、第２実施形態のその他の効果は、上記した第１実施形態と同様である。
【００５４】
（第３実施形態）
図１１は、本発明の第３実施形態による配線構造の形成プロセスを説明するための断面図である。図１１を参照して、この第３実施形態の形成プロセスでは、上記した第１実施形態と異なり、窒素系化合物ガスの透過を抑制するためのＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜２２を、ＳｉＣＮ膜１０とＳｉＯＣ膜１１との間に形成する。
【００５５】
具体的には、この第３実施形態では、ＳｉＣＮ膜１０上に、ＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜２２、ＳｉＯＣ膜１１、および、有機反射防止膜１３を順次形成した後、有機反射防止膜１３上の所定領域に、ビアホールパターンを有するフォトレジスト膜１４を形成する。このフォトレジスト膜１４を用いて、ＣＦ系ガスによるドライエッチングにより、有機反射防止膜１３、ＳｉＯＣ膜１１およびガス透過抑制膜２２をドライエッチングすることによって、ビアホール２０ａを形成する。第３実施形態のその他の形成プロセスは、上記した第１実施形態と同様である。
【００５６】
第３実施形態では、上記のように、窒素系ガスの透過を抑制するためのＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜２２を、ＳｉＣＮ膜１０とＳｉＯＣ膜１１との間に形成することによって、ビアホールパターンを有するフォトレジスト膜１４を露光現像処理により形成する際に、ＳｉＣＮ膜１０でガス透過が抑制されているため、ＳｉＣＮ膜１０の表面に位置する窒素系化合物ガス（ＮＨ３ガス）が上方へ拡散するのを抑制することができる。これにより、ビアホールパターンを有するフォトレジスト膜１４の形成時にパターン不良が発生するのを有効に抑制することができる。
【００５７】
なお、第３実施形態のその他の効果は、第１実施形態と同様である。
【００５８】
（第４実施形態）
図１２は、本発明の第４実施形態による配線構造の形成プロセスを説明するための断面図である。図１２を参照して、この第４実施形態による形成プロセスでは、上記第１実施形態と異なり、ＳｉＯＣ膜を２層によって形成するとともに、その２層の間に、エッチングストッパとしても機能するガス透過抑制膜を形成する場合について説明する。
【００５９】
具体的には、この第４実施形態では、図１２に示すように、ＳｉＣＮ膜１０上に、約３７０ｎｍの厚みを有するＳｉＯＣ膜３１ａ、約５０ｎｍの厚みを有するＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜３２、および、約３５０ｎｍの厚みを有するＳｉＯＣ膜３１ｂを順次形成する。そして、ＳｉＯＣ膜３１ｂ上に有機反射防止膜１３を形成した後、有機反射防止膜１３上の所定領域に、ビアホールパターンを有するフォトレジスト膜１４を形成する。このフォトレジスト膜１４を用いて、ＣＦ系ガスによるドライエッチングにより、有機反射防止膜１３、ＳｉＯＣ膜３１ｂ、ガス透過抑制膜３２、および、ＳｉＯＣ膜３１ａをドライエッチングすることによって、ビアホール２０ｂを形成する。この後、図５および図６に示した第１実施形態と同様の工程を経た後、図１３に示すように、フォトレジスト膜１６をマスクとして、ＣＦ系ガスによるドライエッチングにより、有機反射防止膜１５およびＳｉＯＣ膜３１ｂの一部をエッチングすることによって、トレンチ（配線溝）３０ｂを形成する。このエッチングの際に、ガス透過抑制膜３２は、エッチングストッパとして機能する。第４実施形態のその他の形成プロセスは、上記した第１実施形態と同様である。
【００６０】
第４実施形態では、上記のように、ＳｉＯＣ膜３１ａと３１ｂとの間にトレンチ３０ｂの形成時のエッチングストッパとしても機能するＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜３２を形成することによって、ビアホールパターンを有するフォトレジスト膜１４の露光、ＰＥＢおよび現像時に窒素系化合物ガス（ＮＨ３ガス）に起因するパターン不良が発生するのを抑制することができるとともに、トレンチ３０ｂの形成時のエッチングを容易に行うことができる。
【００６１】
なお、第４実施形態のその他の効果は、第１実施形態と同様である。
【００６２】
（第５実施形態）
図１４は、本発明の第５実施形態による配線構造の形成プロセスを説明するための断面図である。図１４を参照して、この第５実施形態による形成プロセスでは、絶縁膜であるＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜を用いた第１〜第４実施形態と異なり、金属膜であるＴａＮ膜からなるガス透過抑制膜を形成する場合について説明する。なお、第５実施形態のその他の形成プロセスは、第１実施形態と同様である。
【００６３】
具体的には、この第５実施形態では、図１４に示すように、スパッタ法を用いて、ＳｉＯＣ膜１１上に、約５０ｎｍの厚みを有する金属膜であるＴａＮ膜からなるガス透過抑制膜４２を形成する。そして、ガス透過抑制膜４２上に、有機反射防止膜１３を形成した後、有機反射防止膜１３上の所定領域に、ビアホールパターンを有するフォトレジスト膜１４を形成する。
【００６４】
第５実施形態では、上記のように、ガス透過抑制膜４２を金属膜であるＴａＮ膜により形成することによって、ＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜１２に比べて窒素系化合物ガス（ＮＨ３ガス）の透過を抑制する機能をより高めることができる。また、窒素系化合物ガスの透過を抑制する効果が高いため、ガス透過抑制膜４２の厚みを薄くすることが可能である。
【００６５】
また、第５実施形態では、ガス透過抑制膜４２をバリア層１７と同じＴａＮ膜により形成することによって、ガス透過抑制膜４２を最終的に除去する場合には、図９に示した工程において、バリア層１７となるＴａＮ膜の余分な堆積部分と第２配線１８および接続配線１９となるＣｕを主成分とする金属膜の余分な堆積部分とをＣＭＰ法により除去する際に、ＴａＮ膜からなるバリア層１７と同じ条件で連続してＴａＮ膜からなるガス透過抑制膜４２を除去することができる。
【００６６】
なお、第５実施形態のその他の効果は、第１実施形態と同様である。
【００６７】
（第６実施形態）
図１５は、本発明の第６実施形態による配線構造の形成プロセスを説明するための断面図である。図１５を参照して、この第６実施形態では、第１実施形態のＳｉＣＮ膜に代えて、エッチングストップ機能およびＣｕ拡散防止機能を有するＳｉＣ膜を形成する場合について説明する。なお、第６実施形態のその他の形成プロセスは、第１実施形態と同様である。
【００６８】
具体的には、この第６実施形態では、図１５に示すように、Ｃｕからなる第１配線層９を形成した後、ＴＭＳ（トリメチルシラン）／Ｈｅ（ヘリウム）ガスによるプラズマＣＶＤ法を用いて、約８０ｎｍの厚みを有するＳｉＣ膜５０を形成する。このＳｉＣ膜５０は、ＳｉＣＮ膜１０と同様、エッチングストップ機能およびＣｕ拡散防止機能を有する。この後、第１実施形態と同様の形成プロセスを用いて、ＳｉＯＣ膜１１、ＴＥＯＳ−ＳｉＯ２膜からなるガス透過抑制膜１２、有機反射防止膜１３およびビアホールパターンを有するフォトレジスト膜１４を形成する。このフォトレジスト膜１４を用いて、ＣＦ系ガスによるドライエッチングにより、有機反射防止膜１３、ＳｉＯＮ膜１１およびＳｉＣ膜５０をドライエッチングすることによって、ビアホール２０を形成する。この際、特に図示しないが、エッチング処理時のばらつきにより、第１配線層９は露出しないものの、部分的にＳｉＣ膜５０が薄くなる部分がある。
【００６９】
第６実施形態では、Ｎを含まないＳｉＣ膜上にＳｉＯＣ膜を形成するため、ＳｉＣ膜とＳｉＯＮ膜との界面近傍には窒素系化合物ガスは存在しない。また、原料ガスに窒素（Ｎ）を含まないＳｉＣ膜５０を第１配線層９上に形成することによって、ＳｉＣＮ膜１０の形成時に発生する窒素系化合物ガス（ＮＨ３ガス）が発生することがないので、窒素系化合物ガスは発生しない。ただし、第１配線層９の表面の還元処理の際にＮＨ３ガスを用いてプラズマ処理を行っているため、第１配線層９とＳｉＣ膜５０との界面近傍には窒素系化合物ガス（ＮＨ３ガス）が存在する。このため、トレンチパターン形成時にはビアホールのエッチング時のばらつきで薄くなったビアホール底部のＳｉＣ膜を介して窒素系化合物ガスが放出されることになる。その結果、この第６実施形態においても、ガス放出のための熱処理は必要となる。
【００７０】
（第７実施形態）
図１６は、本発明の第７実施形態による配線構造の形成プロセスを説明するための断面図である。図１６を参照して、この第７実施形態の配線構造の形成プロセスでは、図４に示した第１実施形態のビアホール２０の形成プロセスにおいて、ＳｉＣＮ膜１０を、有機反射防止膜１３、ガス透過抑制膜１２およびＳｉＯＣ膜１１とともにエッチング除去する。このように構成すれば、ＳｉＣＮ膜１０を除去する工程（図８参照）を別途設ける必要がないので、製造プロセスをより簡略化することができる。
【００７１】
なお、第７実施形態のその他の効果は、第１実施形態と同様である。
【００７２】
次に、上記した第１実施形態の効果を確認するために行った実験について説明する。まず、ポジ型の化学増幅型のフォトレジストは、酸の触媒作用により現像液に可溶になる。具体的には、露光による酸の発生およびＰＥＢによる酸の拡散によって、酸の触媒反応が進んでいくので、フォトレジストが現像液に可溶になる。このようなポジ型の化学増幅型のフォトレジストとしては、アセタール系レジストや、上記実施形態で用いた信越化学工業製ＹＳ９５９などの高温ベーク系ポリマーからなるレジストなどが知られている。
【００７３】
アセタール系レジストは、０．１８μｍ以降のプロセスで主流として使われている高温ベーク系ポリマーからなるレジストに比べて、解像度が低い一方、酸発生時の反応が酸の触媒反応で支配的であるため、露光による酸の発生時点で酸の触媒反応が大きく進む。このため、窒素系化合物ガスによる露光からＰＥＢまでの間の酸の消失の影響が少ないと考えられる。このため、アセタール系のフォトレジスト膜を用いれば、フォトレジスト膜のパターン不良が発生しにくいと考えられる。そこで、以下のような比較実験を行った。まず、上記した第１実施形態の配線構造の形成プロセスを用いて、実際に配線構造を作製した。この場合、トレンチパターンを有するフォトレジスト膜１６としては、高温ベーク系ポリマーを用いたフォトレジスト膜の一種である信越化学工業製ＹＳ９５９を用いた。この時のトレンチパターンを有するフォトレジスト膜の表面ＳＥＭ観察像の模式図を図１７に示す。
【００７４】
また、比較例として、図２２〜図２９に示した従来の配線構造の形成プロセスにおいて、トレンチパターンを有するフォトレジスト膜１１５として高温ベーク系ポリマーからなるフォトレジスト膜（信越化学工業製ＹＳ９５９）を用いた場合（比較例１）、および、アセタール系レジスト（東京応化工業製ＴＤＵＲ−Ｐ３８３）を用いた場合（比較例２）について実験を行った。具体的には、比較例１では、ＳｉＣＮ膜を８０ｎｍの厚みで形成した後、ＳｉＣＮ膜上に、７２０ｎｍの厚みを有するＳｉＯＣ膜を形成した。そして、ドライエッチング法を用いて、ビアホールを形成した後、有機反射防止膜（日産化学工業製ＤＵＶ３０Ｊ、６３ｎｍ）および高温ベーク系ポリマーからなるフォトレジスト膜（信越化学工業製ＹＳ９５９、３５０ｎｍ）を塗布し、ＫｒＦ露光および現像を行った。この時のトレンチパターンを有するフォトレジスト膜の表面ＳＥＭ観察像の模式図を図１８に示す。
【００７５】
また、比較例２では、上記プロセスにおいて、高温ベーク系ポリマーからなるフォトレジスト膜に代えて、アセタール系のフォトレジスト膜（東京応化工業製ＴＤＵＲ−Ｐ３８３、３５０ｎｍ）を用いた。この時のトレンチパターンを有するフォトレジスト膜の表面ＳＥＭ観察像の模式図を図１９に示す。
【００７６】
図１７を参照して、第１実施形態の形成プロセスを用いた配線構造では、トレンチパターン不良が発生していないことが確認された。これに対して、図１８に示した比較例１による高温ベーク系ポリマーからなるフォトレジスト膜の場合には、トレンチパターンが形成されていないところが多く、トレンチパターン不良が発生しやすいことがわかる。また、図１９に示した比較例２によるアセタール系レジストを用いた場合には、図１８に示した比較例１の場合に比べて、トレンチパターンが形成されている領域は増加しているものの、トレンチパターンが形成されていない領域があり、トレンチパターン不良が発生していることがわかる。したがって、アセタール系レジストを用いることによるパターン不良の発生の抑制効果が十分でないことが明らかになった。上記の実験結果から、第１実施形態による配線構造の形成プロセスが、パターン不良の発生を抑制するのに有効であることを確認することができた。
【００７７】
次に、図２０および図２１を参照して、第１配線層の表面のＣｕＯを還元するためのＮＨ３プラズマ処理の影響を確認するために行った実験について説明する。ＮＨ３プラズマ処理を行った場合とＮＨ３プラズマ処理を行わなかった場合とのビアホール形成後トレンチ形成前の表面ＳＥＭ観察像の模式図を図２０および図２１にそれぞれ示す。この実験では、図２２〜図２９に示した従来の配線構造の形成プロセスを用いて、第１配線層上に、８０ｎｍのＳｉＣ膜および７２０ｎｍのＳｉＯＣ膜を順次成膜した後、ＳｉＯＣ膜を貫通するビアホールを形成した。そして、トレンチパターンを形成した。Ｃｕ配線表面のＣｕＯを還元するためのＮＨ３プラズマ処理を行った場合には、図２０の矢印で示されている位置に、ビアホールパターンを有するフォトレジスト膜のパターン不良が発生していることが確認された。
【００７８】
これに対して、ＮＨ３プラズマ処理を行わなかった場合には、図２１に示すように、ビアホールパターンを有するフォトレジスト膜のパターン不良が発生していないことが確認された。ただし、図２１に示すように、Ｃｕからなる第１配線層のＣｕＯを還元するためのＮＨ３プラズマ処理を行わない場合には、Ｃｕ表面のＣｕＯが除去されないため、第１配線層の配線抵抗が著しく増加するという不都合が生じる。このため、第１配線層のＣｕＯを還元するためのＮＨ３プラズマ処理を省略するのは困難であると考えられる。したがって、上記した第１〜第７実施形態による配線構造の形成プロセスを用いることにより、第１配線層の表面のＣｕＯを還元するためのＮＨ３プラズマ処理に起因するフォトレジスト膜のパターン不良を抑制するのが好ましい。
【００７９】
また、本願発明者が実験により確認したところ、加熱による窒素系化合物ガスの放出は、ビアホールを介したものが支配的であることが判明した。すなわち、ガス透過抑制膜を形成せずにＳｉＯＣ膜形成後に加熱処理を行った後、ＳｉＯＣ膜上にビアホールパターンを有するフォトレジスト膜を形成した場合では、パターン不良を抑制する効果が見られないことが確認された。したがって、ビアホールパターンを有するフォトレジスト膜形成時のパターン不良の発生を抑制するためには、加熱処理は有効ではなく、ガス透過抑制膜を形成することのみが有効であることが判明した。その一方、トレンチパターンを有するフォトレジスト膜の形成時のパターン不良の発生を抑制するためには、ガス透過抑制膜は有効ではなく、ビアホール形成後の加熱処理のみが有効である。これらのことから、ガス透過抑制膜の形成とビアホール形成後の熱処理との組み合わせが必要不可欠であると考えられる。
【００８０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００８１】
たとえば、上記実施形態では、窒素系化合物ガスの透過を抑制するためのガス透過抑制膜として、ＳｉＣＮ膜やＳｉＣ膜などの絶縁膜や、ＴａＮ膜などの金属膜を用いたが、本発明はこれに限らず、窒素系化合物ガスの透過を抑制する機能を有する他の絶縁膜および他の金属膜を用いてもよい。ガス透過抑制膜を構成する他の絶縁膜としては、たとえば、ＳｉＯ２膜、ＳｉＮ膜またはＳｉＯＮ膜などが考えられる。また、ガス透過抑制膜を構成する他の金属膜としては、Ｔａ膜やＴｉＮ膜などが考えられる。
【００８２】
また、上記実施形態では、第１配線層と第２配線層とを有する２層の配線構造に本発明を適用した場合について説明したが、本発明はこれに限らず、３層以上の配線構造にも同様に適用可能である。たとえば、Ｃｕ配線と低誘電率ＳｉＯＣ膜とを用いた３層以上の多層配線構造を形成するには、上記第１実施形態による形成プロセスを繰り返せばよい。
【００８３】
また、上記第６実施形態では、エッチングストップ機能およびＣｕ拡散防止機能を有する膜として、成膜時に窒素系ガスを用いないＳｉＣ膜を用いる例を示したが、本発明はこれに限らず、ＴＥＯＳ−ＳｉＯ２膜などの窒素系ガスを用いずに成膜する他の膜を、エッチングストップ機能およびＣｕ拡散防止機能を有する膜として用いてもよい。
【００８４】
また、上記実施形態では、窒素系ガスを外部に放出するための熱処理を３５０℃で約２分間の条件下で行ったが、本発明はこれに限らず、ＳｉＣＮ膜やＳｉＯＣ膜などの層間膜の形成温度（約３５０℃）と同等以下の温度であれば、他の温度であってもよい。本願発明者は、約２５０℃で約２０分間の熱処理を行った場合にも同様の効果を得ることができることを確認している。また、熱処理を減圧下で行うことでガス放出がより効果的に作用する。
【００８５】
また、上記実施形態では、ＫｒＦレーザ光用のポジ型化学増幅型レジストを用いた例を示したが、本発明はこれに限らず、ＡｒＦ、Ｆ２、ＥＰＬレーザ光などの場合に用いられるポジ型の化学増幅型レジストでも同様の効果を得ることができる。
【００８６】
また、上記実施形態では、ビアホールを形成した後トレンチを形成するビアファースト法に本発明を適用した場合ついて説明したが、本発明はこれに限らず、トレンチを形成した後ビアホールを形成するトレンチファースト法に本発明を適用した場合でも同様の効果が得られる。
【００８７】
また、上記実施形態では、窒素系ガスを外部に放出するために熱処理を行う例を示したが、本発明はこれに限らず、他の方法により窒素系ガスを外部に放出するようにしてもよい。たとえば、真空中に保持することによっても、窒素系ガスを外部に放出することが可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図２】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図３】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図４】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図５】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図６】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図７】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図８】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図９】本発明の第１実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１０】本発明の第２実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１１】本発明の第３実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１２】本発明の第４実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１３】本発明の第４実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１４】本発明の第５実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１５】本発明の第６実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１６】本発明の第７実施形態による配線構造の形成プロセスを説明するための断面図である。
【図１７】第１実施形態による形成プロセスを用いて実際に作製した配線構造の表面ＳＥＭ観察像を模式的に示した図である。
【図１８】従来の形成プロセスにおいて高温ベーク系ポリマーからなるレジストを用いた場合の比較例１による配線構造の表面ＳＥＭ観察像を模式的に示した図である。
【図１９】従来の形成プロセスにおいてアセタール系レジストを用いた場合の比較例２による配線構造の表面ＳＥＭ観察像を模式的に示した図である。
【図２０】従来の形成プロセスにおいて第１配線層を構成するＣｕ配線表面のＣｕＯを還元するためのＮＨ３プラズマ処理を行った場合の表面ＳＥＭ観察像を模式的に示した図である。
【図２１】従来の形成プロセスにおいて第１配線層を構成するＣｕ配線表面のＣｕＯを還元するためのＮＨ３プラズマ処理を行わなかった場合の表面ＳＥＭ観察像を模式的に示した図である。
【図２２】従来の配線構造の形成プロセスを説明するための断面図である。
【図２３】従来の配線構造の形成プロセスを説明するための断面図である。
【図２４】従来の配線構造の形成プロセスを説明するための断面図である。
【図２５】従来の配線構造の形成プロセスを説明するための断面図である。
【図２６】従来の配線構造の形成プロセスを説明するための断面図である。
【図２７】従来の配線構造の形成プロセスを説明するための断面図である。
【図２８】従来の配線構造の形成プロセスを説明するための断面図である。
【図２９】従来の配線構造の形成プロセスを説明するための断面図である。
【図３０】従来の配線構造の形成プロセスの問題点を説明するための断面図である。
【図３１】従来の配線構造の形成プロセスの問題点を説明するための断面図である。
【図３２】従来の配線構造の形成プロセスの問題点を説明するための断面図である。
【図３３】従来の配線構造の形成プロセスの問題点を説明するための断面図である。
【符号の説明】
９ 第１配線層
１０ ＳｉＣＮ膜（第２絶縁膜）
１１ ＳｉＯＣ膜（第１絶縁膜）
１２ ガス透過抑制膜
１４ フォトレジスト膜
１６ フォトレジスト膜
１８ 第２配線層
１９ 接続配線
２０ ビアホール（第１開口部）
２０ａ、２０ｂ ビアホール（第１開口部）
３０ トレンチ（配線溝）（第２開口部）
４２ ガス透過抑制膜
５０ ＳｉＣ膜（第２絶縁膜）
Claims (8)
- 第１配線層を形成する工程と、
前記第１配線層上に第１絶縁膜を形成する工程と、
前記第１配線層上に、窒素を含むガスの透過を抑制するためのガス透過抑制膜を形成する工程と、
前記第１絶縁膜および前記ガス透過抑制膜に第１開口部を形成する工程と、
前記第１開口部の形成後に熱処理を施すか、または、真空下で保持するかの少なくともいずれかを行う工程と、
その後、少なくとも前記第１絶縁膜に第２開口部を形成する工程とを備えた、配線構造の形成方法。 - 前記ガス透過抑制膜を形成する工程は、前記第１絶縁膜上に前記ガス透過抑制膜を形成する工程を含む、請求項１に記載の配線構造の形成方法。
- 前記第１配線層と前記第１絶縁膜との間に第２絶縁膜を形成する工程をさらに備え、
前記ガス透過抑制膜を形成する工程は、前記第１絶縁膜と前記第２絶縁膜との間に前記ガス透過抑制膜を形成する工程を含む、請求項１に記載の配線構造の形成方法。 - 前記第１絶縁膜を形成する工程は、複数の層からなる第１絶縁膜を形成する工程を含み、
前記ガス透過抑制膜を形成する工程は、前記第１絶縁膜の複数の層の間に、エッチングストッパとしても機能する前記ガス透過抑制膜を形成する工程を含む、請求項１に記載の配線構造の形成方法。 - 前記第１開口部は、ビアホールであり、
前記第２開口部は、配線溝である、請求項１〜４のいずれか１項に記載の配線構造の形成方法。 - 前記第１絶縁膜は、ＳｉＯＣ膜を含む、請求項１〜５のいずれか１項に記載の配線構造の形成方法。
- 前記第１開口部および前記第２開口部の形成後に、前記ガス透過抑制膜を除去する工程をさらに備える、請求項１〜６のいずれか１項に記載の配線構造の形成方法。
- 前記第１開口部および前記第２開口部の形成後に、前記第１開口部および前記第２開口部に第２配線層を形成する工程をさらに備え、
前記第１開口部および前記第２開口部の形成後に前記ガス透過抑制膜を除去する工程は、
前記第２配線層の形成時に、前記ガス透過抑制膜を除去する工程を含む、請求項７に記載の配線構造の形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003057974A JP2004273483A (ja) | 2003-03-05 | 2003-03-05 | 配線構造の形成方法 |
| US10/778,111 US20040175933A1 (en) | 2003-03-05 | 2004-02-17 | Method of forming wiring structure |
| CNA200410006520XA CN1527376A (zh) | 2003-03-05 | 2004-03-04 | 配线结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003057974A JP2004273483A (ja) | 2003-03-05 | 2003-03-05 | 配線構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273483A true JP2004273483A (ja) | 2004-09-30 |
Family
ID=32923552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003057974A Pending JP2004273483A (ja) | 2003-03-05 | 2003-03-05 | 配線構造の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040175933A1 (ja) |
| JP (1) | JP2004273483A (ja) |
| CN (1) | CN1527376A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335450A (ja) * | 2006-06-12 | 2007-12-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7732926B2 (en) | 2005-12-12 | 2010-06-08 | Elpida Memory, Inc. | Semiconductor device having a through electrode with a low resistance and method of manufacturing the same |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274292B1 (en) | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US7804115B2 (en) | 1998-02-25 | 2010-09-28 | Micron Technology, Inc. | Semiconductor constructions having antireflective portions |
| US6268282B1 (en) * | 1998-09-03 | 2001-07-31 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US7067414B1 (en) * | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
| US6440860B1 (en) * | 2000-01-18 | 2002-08-27 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| US6993738B2 (en) * | 2002-06-18 | 2006-01-31 | Ip-First, Llc | Method for allocating spare cells in auto-place-route blocks |
| JP5186086B2 (ja) * | 2005-04-11 | 2013-04-17 | アイメック | デュアル・ダマシン・パターニング・アプローチ |
| US8415799B2 (en) * | 2005-06-30 | 2013-04-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual damascene interconnect in hybrid dielectric |
| US7737029B2 (en) * | 2008-03-18 | 2010-06-15 | Samsung Electronics Co., Ltd. | Methods of forming metal interconnect structures on semiconductor substrates using oxygen-removing plasmas and interconnect structures formed thereby |
| JP2016219620A (ja) * | 2015-05-21 | 2016-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法およびそれに用いられるｆｏｕｐ |
| US11289375B2 (en) | 2020-03-23 | 2022-03-29 | International Business Machines Corporation | Fully aligned interconnects with selective area deposition |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4778660B2 (ja) * | 2001-11-27 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-03-05 JP JP2003057974A patent/JP2004273483A/ja active Pending
-
2004
- 2004-02-17 US US10/778,111 patent/US20040175933A1/en not_active Abandoned
- 2004-03-04 CN CNA200410006520XA patent/CN1527376A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7732926B2 (en) | 2005-12-12 | 2010-06-08 | Elpida Memory, Inc. | Semiconductor device having a through electrode with a low resistance and method of manufacturing the same |
| JP2007335450A (ja) * | 2006-06-12 | 2007-12-27 | Renesas Technology Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1527376A (zh) | 2004-09-08 |
| US20040175933A1 (en) | 2004-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9543193B2 (en) | Non-hierarchical metal layers for integrated circuits | |
| US7611986B2 (en) | Dual damascene patterning method | |
| US7323407B2 (en) | Method of fabricating dual damascene interconnections of microelectronic device using diffusion barrier layer against base material | |
| US7049221B2 (en) | Method for manufacturing a semiconductor device having a multilayer interconnection structure | |
| JP5487469B2 (ja) | 半導体装置の製造方法 | |
| EP1619718A1 (en) | Electronic device and its manufacturing method | |
| JP2004273483A (ja) | 配線構造の形成方法 | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| KR100454128B1 (ko) | 금속간 절연막 패턴 및 그 형성 방법 | |
| US20030190819A1 (en) | Method of patterning dielectric layer with low dielectric constant | |
| US7622331B2 (en) | Method for forming contacts of semiconductor device | |
| US6569760B1 (en) | Method to prevent poison via | |
| JP2004128074A (ja) | 半導体装置の製造方法 | |
| JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
| JP2003282704A (ja) | デュアルダマシンによる半導体装置の製造方法 | |
| US20070072410A1 (en) | Method of forming copper interconnection using dual damascene process | |
| US20070049005A1 (en) | Method for forming dual damascene pattern in semiconductor manufacturing process | |
| EP1646083A1 (en) | Alternative dual damascene patterning approach | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| JP3683570B2 (ja) | 半導体装置の製造方法 | |
| US11908731B2 (en) | Via-first self-aligned interconnect formation process | |
| KR101005738B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| US7135400B2 (en) | Damascene process capable of avoiding via resist poisoning | |
| JP2007335547A (ja) | 半導体装置及びその製造方法 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |