JP4202951B2 - 半導体装置の配線形成方法 - Google Patents

半導体装置の配線形成方法 Download PDF

Info

Publication number
JP4202951B2
JP4202951B2 JP2004063797A JP2004063797A JP4202951B2 JP 4202951 B2 JP4202951 B2 JP 4202951B2 JP 2004063797 A JP2004063797 A JP 2004063797A JP 2004063797 A JP2004063797 A JP 2004063797A JP 4202951 B2 JP4202951 B2 JP 4202951B2
Authority
JP
Japan
Prior art keywords
substrate
resist film
wiring
water vapor
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004063797A
Other languages
English (en)
Other versions
JP2005252148A (ja
Inventor
悟 志村
川崎　　哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004063797A priority Critical patent/JP4202951B2/ja
Priority to US11/072,491 priority patent/US7485568B2/en
Publication of JP2005252148A publication Critical patent/JP2005252148A/ja
Application granted granted Critical
Publication of JP4202951B2 publication Critical patent/JP4202951B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は，デュアルダマシン法を用いた半導体装置の配線形成方法に関する。
例えばトランジスタなどの半導体装置に形成される多層間配線には，半導体デバイスの高速化を実現するためにＣｕ配線が導入されている。このＣｕ配線の形成方法には，例えば多層膜構造内に接続孔（例えばコンタクトホール，ビアホール）と配線溝を形成し，その後接続孔と配線溝に一度にＣｕ材料を埋め込むデュアルダマシン法が用いられている。このデュアルダマシン法は，工程数が少なく，製造コストを低減できる点で優れている。
ここで，図１３を用いて従来のデュアルダマシン法を用いたＣｕ配線の形成方法について説明する。先ず，基板上に例えば配線層２００，層間絶縁膜２０１，反射防止膜２０２が下から順に形成され，その多層膜構造の表面に第１のレジスト膜２０３が形成される（図１３の（ａ））。次に第１のレジスト膜２０３がフォトリソグラフィー技術により所定のパターンにパターンニングされる（図１３の（ｂ）），このパターニング工程では，第１のレジスト膜２０３が所定のパターンに露光され，その露光部が現像により選択的に除去される。続いて，この第１のレジスト膜２０３をマスクとしたエッチング処理により，反射防止膜２０２と層間絶縁膜２０１が蝕刻される。これにより，多層膜構造の表面から配線層２００に通じる接続孔２０４が形成される（図１３の（ｃ））。続いて，例えばアッシング処理により不要となった第１のレジスト膜２０３が剥離除去され（図１３の（ｄ）），代わって配線溝を形成するための新たな第２のレジスト膜２０５が形成される（図１３の（ｅ））。第２のレジスト膜２０５は，フォトリソグラフィー技術によりパターニングされ（図１３の（ｆ）），その後，当該第２のレジスト膜２０５をマスクとしたエッチング処理により，反射防止膜２０２と層間絶縁膜２０１の一部が蝕刻される。こうして，接続孔２０４に連通し接続孔２０４よりも幅の広い配線溝２０６が形成される（図１３の（ｇ））。不要となった第２のレジスト膜２０５は剥離除去され（図１３の（ｈ）），接続孔２０４と配線溝２０６の中にＣｕ材料が埋め込まれて，Ｃｕ配線２０７が形成されている（図１３の（ｉ））（例えば，特許文献１参照。）。
従来より，上述の第１のレジスト膜２０３を剥離除去する際のアッシング処理は，通常処理容器内に窒素ガスと水素ガス又はアンモニアガスが供給され，基板を当該雰囲気に曝すことによって行われていた。このため，アッシング処理時には，接続孔２０４により露出した層間絶縁膜２０１内に微量のアンモニア成分が吸収されることがあった。また，低誘電率膜などの層間絶縁膜２０１自体も，元々その組成成分に窒素原子を含むものが多いため，例えば成膜時に塩基性の微量のアミンが生成され残存することがあった。このように，第１のレジスト膜２０３が剥離除去された時点で，層間絶縁膜２０１中にアミン成分が含まれていることが多かった。なお，この他，層間絶縁膜２０１にアミン成分が吸収される要因として，例えば第１のレジスト膜２０３が処理液によって剥離除去される場合にフッ化アンモニウム系やアミン系の処理液が使用されることや，例えば接続孔の形成時のエッチングや当該接続孔の洗浄が行われる際にアミン成分が発生することなどが考えられる。
このため，第１のレジスト膜２０３の剥離除去後に第２のレジスト膜２０５が形成されると，層間絶縁膜２０１中のアミン成分が近接する第２のレジスト膜２０５中に浸透し，第２のレジスト膜２０５がアミン成分により汚染されることがあった。その後に行われる第２のレジスト膜２０５のパターニング工程では，露光によりレジスト膜中に酸触媒が生成され，その酸触媒の作用により露光部分の現像液に対する溶解性が促進され，現像により露光部分が選択除去される。したがって，上述したように第２のレジスト膜２０５がアミン成分によって汚染されていると，第２のレジスト膜２０５中の酸触媒がアミン成分と反応し，酸触媒としての機能が失われてしまう。このため，第２のレジスト膜２０５のパターニングが十分に行われず，図１４に示すように本来除去されるべき部分の第２のレジスト膜２０５が残存することがあった。かかる場合，第２のレジスト膜２０５をマスクとしたその後のエッチング処理が適切に行われず，適正な形状の配線溝２０６が形成されなかった。
特開２００２−８３８６９号公報
本発明は，かかる点に鑑みてなされたものであり，デュアルダマシン法を用いた半導体装置の配線形成方法において，アミン成分などの塩基性物質等による第２のレジスト膜の汚染を防止することをその目的とする。
上記目的を達成するために，本発明によれば，基板上に第１のレジスト膜をマスクとしたエッチング処理により接続孔を形成し，その後第１のレジスト膜を剥離除去し，基板上に第２のレジスト膜を形成した後，第２のレジスト膜をマスクとしたエッチング処理により配線溝を形成する，デュアルダマシン法を用いた半導体装置の配線形成方法であって，第１のレジスト膜を剥離除去した後であって，第２のレジスト膜を形成する前に，基板を水蒸気雰囲気に曝し，前記水蒸気雰囲気を，磁気により活性化された磁化水から生成することを特徴とする半導体装置の配線形成方法が提供される。
発明者によれば，第２のレジスト膜を形成する前に基板を水蒸気雰囲気に曝すことにより，第２のレジスト膜の汚染が防止され，第２のレジスト膜のパターニングが適正に行われることが確認された。これは，層間絶縁膜等の膜中のアミン成分が水蒸気に吸着され，第２のレジスト膜が形成する前にアミン成分が除去されるためであると推測できる。この結果，接続孔や配線溝が適正な形状に形成され，所望の配線が形成される。また，水蒸気雰囲気を磁気により活性化された磁化水から生成しているので，活性化された水蒸気により，膜中の例えばアミノ成分を効果的に除去することができる。
前記半導体装置の配線形成方法において，前記水蒸気雰囲気に，酸化作用のある気体を混合するようにしてもよい。かかる場合，膜中の例えばアミン成分の除去をより効果的に行うことができる。なお，前記酸化作用のある気体は，オゾンガスであってもよい。
本発明によれば，レジスト膜の汚染が防止され，配線が適正に形成されるので，半導体装置の歩留まりや品質を向上できる。
以下，本発明の好ましい実施の形態について説明する。図１は，本発明の半導体装置の配線形成方法において層間絶縁膜中からアミン成分を除去するための基板処理装置１の構成の概略を示す縦断面の説明図である。
例えば基板処理装置１は，閉鎖可能な処理容器２内に，基板Ｗを載置する載置台３を備えている。載置台３の内部には，基板処理装置１の外部に設置された給電装置４からの給電により発熱するヒータ５が内蔵されている。このヒータ５により，載置台３上の基板Ｗを所定の温度に加熱することができる。
処理容器２の例えば側壁部には，ガス供給管１０が接続されている。ガス供給管１０は，例えば水蒸気を発生させて送出する水蒸気供給装置１１に接続されている。またガス供給管１０は，途中で分岐し，酸化作用のあるオゾンガスを発生させて送出するオゾンガス供給装置１２にも接続されている。水蒸気供給装置１１から供給される水蒸気に所定量のオゾンガスを混合し，当該水蒸気を処理容器２内に導入することができる。ガス供給管１０には，例えば給気バルブ１３が設けられており，処理容器２内には水蒸気を所定のタイミングで導入することができる。
処理容器２の例えばガス供給管１０と反対側の側壁部には，排気管２０が接続されている。排気管２０は，排気ポンプなどを有する排気装置２１に接続されている。排気管２１には，排気バルブ２２が設けられている。かかる構成により，処理容器２内の雰囲気を所定のタイミング，所定の圧力で排気することができる。
次に，本発明にかかるデュアルダマシン法を用いたＣｕ配線の形成方法について図２に従って説明する。先ず，基板Ｗ上のＣｕ材料からなる配線膜３０上に，例えばＳｉＮ４又はＳｉＣＮ又はＳｉＣなどの窒素分子を含む化合物から構成される低誘電率の層間絶縁膜３１と，反射防止膜３２が下から順に形成される（図２の（ａ））。この層間絶縁膜３１と反射防止膜３２は，例えばＣＶＤ法，スパッタリング法などを用いて成膜される。次に，反射防止膜３２上に，レジスト液が塗布され，第１のレジスト膜３３が形成され，続いてフォトリソグラフィー法により第１のレジスト膜３３がパターニングされる（図２の（ｂ））。なお，本実施の形態におけるフォトリソグラフィー処理では，露光波長が例えば２４８ｎｍのものが用いられる。第１のレジスト膜３３がパターニングされると，第１のレジスト膜３３をマスクとしたエッチングが行われ，層間絶縁膜３１と反射防止膜３２を貫通して配線膜３０に通じる接続孔３４が形成される（図２の（ｃ））。
エッチングが終了すると，例えばアッシング処理により，第１のレジスト膜３３が剥離除去される（図２の（ｄ））。この際使用されるアンモニアガス又は窒素及び水素ガス等の作用により，第１のレジスト膜３３中にアミン成分が混入されることがある。
アッシング処理が終了すると，基板Ｗは，図１に示すように基板処理装置１に搬入され，ヒータ５により昇温された載置台３上に載置される。これにより，基板Ｗは，例えば１００〜２００℃程度に昇温される。基板Ｗが載置台３上に載置され，所定の温度に安定すると，例えば排気バルブ２２と給気バルブ１３が開放され，処理容器２内の雰囲気を排気しながら，処理容器２内にはオゾンガスを含む水蒸気が導入される。こうして処理容器２内は，オゾンガスを含む水蒸気雰囲気に維持され，基板Ｗは水蒸気雰囲気に曝される。このとき，例えば層間絶縁膜３１中のアミン成分が水蒸気等に吸収されたり，オゾンにより酸化されたりして，例えば層間絶縁膜３１中から除去される。
所定時間，基板Ｗが水蒸気雰囲気に曝され，アミン成分が除去されると，水蒸気及びオゾンガスの供給と排気が停止される。その後，基板Ｗは基板処理装置１から搬出され，引き続きＣｕ配線の形成処理が行われる。
アミン成分が除去された基板Ｗの表面には，レジスト液が塗布され，反射防止膜３２上に第２のレジスト膜３５が形成される（図２中の（ｆ））。その後フォトリソグラフィー法により第２のレジスト膜３５は，配線溝を形成するためにパターニングされる（図２の（ｇ））。第２のレジスト膜３５がパターニングされると，第２のレジスト膜３５はエッチングされ，反射防止膜３２及び層間絶縁膜３１の一部が除去されて，接続孔３４に通じる所定深さの配線溝３６が形成される（図２の（ｈ））。
第２のレジスト膜３５は，アッシング処理により剥離除去され，その後接続孔３４と配線溝３６中にＣｕ材料が埋め込まれて，Ｃｕ配線３８が形成される（図２の（ｉ））。
図３は，層間絶縁膜３１等の膜中に多量のアミン成分を含む基板を用いた実験結果であり，第１のレジスト膜３３を剥離除去した後に基板Ｗをオゾンガスを含む水蒸気雰囲気に曝した場合の最終的な配線溝３６と接続孔３４の形成状態（図３の（ａ））と，何も処理しなかった場合の配線溝等の形成状態（図３の（ｂ））を示すものである。この図３の（ｂ）に示すように第１のレジスト膜３３を剥離除去した後に何も処置を施さなかった場合には，最終的に配線溝３６や接続線３４の形成が全く見られなかった。それに対し図３の（ａ）に示すように，基板Ｗをオゾンガスを含む水蒸気雰囲気に曝した場合には，図３（ｂ）の場合に比べて配線溝３６と接続孔３４の状態が改善され，配線溝３６等が適正に形成されることが確認できる。なお，この例は，フォトリソグラフィー処理において２４８ｎｍの露光波長を用いた場合であるが，１９３ｎｍの露光波長を用いた場合も同様の傾向が確認されている。
以上の実施の形態によれば，第１のレジスト膜３３の剥離除去が終了した後に，基板Ｗ全体をオゾンガスを含む水蒸気雰囲気に曝すことによって，その後の第２のレジスト膜３５のパターニングや第２のレジスト膜３５をマスクとするエッチングが適正に行われ，所定形状の配線溝３６や接続孔３４を有するＣｕ配線を形成できる。これは，第２のレジスト膜３５が形成される前に水蒸気により層間絶縁膜３１中のアミン成分が除去されるため，第２のレジスト膜３５のフォトリソ工程時に，現像液に対する溶解性を促進させる酸触媒の作用をアミン成分が阻害することがなくなり，第２のレジスト膜３５のパターニングが適正に行われるためであると推察できる。
以上の実施の形態では，基板処理装置１の処理容器２内に供給する水蒸気内に，オゾンガスを混合していたが，オゾンガスに代えて酸化作用のある他のガス，例えば酸素ガス，過酸化水素ガス等を混合してもよい。図４に示すように水蒸気に酸素ガスを混合した場合であっても，配線溝３６や接続孔３４の形成状態が改善されることが確認できる。また，基板処理装置１の処理容器２内に供給する水蒸気には，酸化作用のあるガスに代えて，酸化作用のあるミスト状の液体，例えば過酸化水素水等のミストを混合してもよい。さらに，アミン成分の除去をさらに促進させるために，活性化された水，例えば磁気により活性化された磁化水により水蒸気を生成し，当該水蒸気を処理容器２内に供給するようにしてもよい。なお，水蒸気に何も混合せず，水蒸気のみを処理容器２内に供給してもよい。
また，基板処理装置１の処理容器２内には，水蒸気に代えて，酸化作用のあるガス，例えばオゾンガスのみを供給してもよく，かかる場合も，アミン成分の除去効果が確認されている。さらに，基板処理装置１の処理容器２内には，水蒸気に代えて，酸化作用のあるミスト状の液体，例えば過酸化水素水のミストのみを供給してもよい。
以上の実施の形態では，第１のレジスト膜３３の剥離除去処理が終了した後に基板Ｗを水蒸気雰囲気に曝していたが，水蒸気に代えてシラン系ガスの雰囲気に曝すようにしてもよい。かかる場合，例えば図５に示すように処理容器２のガス供給管１０には，シラン系のガスを供給するシラン系ガス供給装置５０が接続される。なお，シラン系のガス材料には，例えばＤＭＳＤＭＡ（Dimethyl silyl dimethylamine），ＨＭＤＳ（Hexamethyldisilazane），ＴＭＤＳ（1,1,3,3-Tetra methyldisilazane），ＤＭＳＤＥＡ（Dimethylsilyldiethylamine），ＴＭＳＤＭＡ（Trimethylsilyldimethylamine），ＴＭＳＤＥＡ（Trimethyl silyldiethylamine），ＤＭＡＰＭＤＳ（N,N-Dimethyl aminopenta methyldisilane），ＤＭＡＤＭＤＳ（N,N-Dimethylamino-1,2-dimethyldisilane），ＴＤＡＣＰ(2,2,5,5-Tetramethyl-2,5-disila-1-azacyclopentane)，ＴＤＯＣＰ(2,2,5,5-Tetramethyl-2,5-disila-1-oxocyclopentane)，Ｂ[ＤＭＡ]ＭＳ(Bis(dimethylamino)methylsilane)，Ｂ[ＤＭＡ]ＤＳ(Bis(dimethylamino)dimethylsilane)，ＨＭＣＴＳ(1,1,3,3,5,5-Hexamethylcyclotrisilazane)などが用いられる。
そして，第１のレジスト膜３３が剥離除去されると，基板Ｗが処理容器２内に搬送され，載置台３上に載置されて所定の温度に加熱される。その後，例えば排気バルブ２２が開放され，処理容器２内が所定の圧力に減圧される。処理容器２内が減圧されると，給気バルブ１３が開放され，処理容器２内にシラン系ガス供給装置５０からシラン系のガスが導入される。こうして処理容器２内がシラン系のガスで満たされ，基板Ｗがシラン系のガスに曝される。
図６は，基板Ｗをシラン系のガスに曝した場合の配線溝３６の状態を示すものであり，何もしない場合（図３の（ｂ））に比べて配線溝３６が現れ配線溝３６の状態が改善されていることが確認できる。これは，シラン系のガスにより層間絶縁膜３１中にあるアミン成分が除去され，第２のレジスト膜３５のパターニングが適正に行われ，その後のエッチングが適正に行われたためであると推測できる。したがって，この実施の形態によっても，従来に比べて接続孔３４及び配線溝３６が適正に形成され，所望のＣｕ配線を形成することができる。
以上の実施の形態では，第１のレジスト膜３３の剥離除去処理が終了した後に基板Ｗを水蒸気やシラン系のガスの雰囲気に曝していたが，基板Ｗを水蒸気やシラン系のガスに曝すのに代えて，基板Ｗに現像液を供給するようにしてもよい。図７は，かかる場合の基板処理装置６０の構成の概略を示す縦断面の説明図であり，図８は，基板処理装置６０の横断面の説明図である。
図７に示すように基板処理装置６０は，ケーシング６０ａを有し，当該ケーシング６０ａ内には，基板Ｗを保持し，回転させるスピンチャック６１が設けられている。スピンチャック６１の周囲には，基板Ｗから飛散又は落下する液体を受け止め，回収するためのカップ６２が設けられている。カップ６２は，例えばスピンチャック６１の周囲を囲む内カップ６３と，当該内カップ６３の外方を覆う外カップ６４と，内カップ６３と外カップ６４の下面を覆う下カップ６５とを別個に有している。
内カップ６３は，例えば略円筒状に形成され，その上端部は内側上方に向けて傾斜している。内カップ６３は，例えばシリンダなどの昇降駆動部６６によって上下動できる。外カップ６４は，例えば図８に示すように平面から見て四角形の略筒状に形成されている。外カップ６４は，図７に示すように例えばシリンダなどの昇降駆動部６７によって上下動できる。下カップ６５には，例えば工場の排液部に連通した排出管６８が接続されており，カップ６２において回収した液体は，排出管６８から基板処理装置６０の外部に排出できる。
図８に示すようにカップ６２のＸ方向負方向（図８の下方向）側には，Ｙ方向（図８の左右方向）に沿って延伸するレール７０が形成されている。レール７０には，当該レール７０に沿って移動自在な二本のアーム７１，７２が取り付けられている。第１のアーム７１には，現像液供給ノズル７３が支持され，現像液供給ノズル７３は，カップ６２のＹ方向負方向（図８の左方向）側の外方に設置された待機部７４から少なくともカップ６２のＹ方向正方向（図８の右方向）側の端部まで移動できる。
現像液供給ノズル７３は，例えば図８に示すように基板Ｗの直径寸法と同じかそれよりも長い，Ｘ方向に沿った細長形状を有している。図７に示すように現像液供給ノズル７３の上部には，図示しない現像液供給装置に連通する供給管７５が接続されている。現像液供給ノズル７３の下部には，ノズルの長手方向に沿って一列に形成された複数の吐出口７６が形成されている。現像液供給ノズル７３は，上部の供給管６５から導入された現像液を現像液供給ノズル７３の内部を通過させ，下部の各吐出口７６から一様に吐出できるようになっている。
第２のアーム７２には，図８に示すように基板Ｗを洗浄するためのリンス液供給ノズル８０が支持されており，リンス液供給ノズル８０は，カップ６２のＹ方向正方向側の外方に設けられた待機部８１からカップ６２内の基板Ｗの中心部上方まで移動できる。リンス液供給ノズル８０は，基板処理装置６０の外部に設置された図示しないリンス液供給装置にリンス液供給管８２によって連通しており，当該リンス液供給装置から供給されたリンス液を下方に向けて吐出できる。
そして，以上のように構成された基板処理装置６０では，第１のレジスト膜３３が剥離除去された基板Ｗが搬入されると，図７に示すように基板Ｗはスピンチャック６１上に吸着保持される。続いて待機部７４で待機していた現像液供給ノズル７３がＹ方向正方向側に移動し，平面から見て基板ＷのＹ方向負方向側の端部の手前の位置まで移動する。その後，現像液供給ノズル７３が下降し，基板Ｗの表面に近づけられる。現像液供給ノズル７３から現像液が吐出され，現像液供給ノズル７３が現像液を吐出しながら，基板ＷのＹ方向正方向側の端部の外方まで移動する。これにより，基板Ｗの表面，つまり接続孔３４が形成されかつ層間絶縁膜３１及び反射防止膜３２が露出した基板表面に現像液が供給される。
基板Ｗに現像液を液盛りした状態で所定時間経過した後，待機部８１で待機していたリンス液供給ノズル８０が基板Ｗの中心部の上方まで移動し，基板Ｗに対しリンス液を吐出する。それと同時にスピンチャック１２０により基板Ｗが回転され，基板Ｗ上の現像液が基板Ｗから振り切られ，基板Ｗが洗浄される。その後リンス液の供給が停止され，基板Ｗが高速回転されて，基板Ｗが振り切り乾燥される。乾燥された基板Ｗは，基板処理装置６０から搬出され，上述したＣｕ配線の形成工程に戻され，基板表面上に第２のレジスト膜３５が形成される。
図９は，基板Ｗに現像液を供給した場合の配線溝３６の状態を示すものであり，何もしない場合（図３（ｂ））に比べて配線溝３６が現れ配線溝３６の状態が改善されていることが確認できる。これは，現像液の供給により層間絶縁膜３１中のアミン成分が除去され，第２のレジスト膜３５のパターニングや，第２のレジスト膜３５をマスクとするエッチングが適正に行われためであると推測できる。したがって，本実施の形態によれば，従来に比べて配線溝３６や接続孔３４が適正な形状に形成され，所望のＣｕ配線を形成できる。
以上の実施の形態では，基板Ｗに現像液を供給していたが，現像液の代わりにカーボン系（有機化合物）の処理液を供給してもよい。図１０は，かかる場合に用いられる基板処理装置９０の一構成例を示す縦断面の説明図であり，図１１は，当該基板処理装置９０の横断面の説明図である。
基板処理装置９０は，例えば図４に示すようにケーシング９０ａを有し，当該ケーシング９０ａ内の中央部には，基板Ｗを吸着保持し回転させるスピンチャック９１が設けられている。スピンチャック９１の周囲には，基板Ｗから飛散した液体を受け止め，回収するためのカップ９２が設けられている。カップ９２は，上面が開口した略円筒形状を有し，スピンチャック９１上の基板Ｗの外方と下方を囲むように形成されている。カップ９２の下面には，回収した液体を排液する排液管９３とカップ９２内を排気する排気管９４が接続されている。
図１１に示すようにカップ９２のＸ方向負方向（図１１の下方向）側には，Ｙ方向（図１１の左右方向）に沿って延伸するレール１００が形成されている。レール１００は，当該レール１００に沿って移動自在な例えば二本のアーム１０１，１０２が取り付けられている。第１のアーム１０１には，カーボン系の処理液を吐出する処理液供給ノズル１０３が支持されており，処理液供給ノズル１０３は，カップ９２のＹ方向負方向（図１１の左方向）側の外方に設置された待機部１０４からカップ９２内の基板Ｗの中央部上方まで移動することができる。
処理液供給ノズル１０３は，図１０に示すように処理液供給管１１０によって処理液供給装置１１１に接続されている。処理液供給ノズル１０３は，処理液供給装置１１１から供給されたカーボン系の処理液を下方に向けて吐出できる。なお，カーボン系の処理液には，例えば環化ゴム−ビスアジト系，ＤＮＱ（ジアゾナフトキノン）−ノボラック系，化学増幅型のレジスト液などが用いられる。
図１１に示すように第２のアーム１０２には，カーボン系の処理液を溶解する溶剤を吐出する溶剤供給ノズル１２０が支持されている。溶剤供給ノズル１２０は，カップ９２のＹ方向正方向側の外方に設けられた待機部１２１から少なくともカップ９２のＹ方向負方向側の端部まで移動できる。溶剤供給ノズル１２０は，例えば基板Ｗの直径寸法と同じかそれよりも長い，Ｘ方向に沿った細長形状を有している。溶剤供給ノズル１２０の上部には，図１０に示すように溶剤供給装置１２２に連通する溶剤供給管１２３が接続されている。溶剤供給ノズル１２０の下部には，ノズルの長手方向に沿って一列に形成された複数の溶剤吐出口１２４が形成されている。溶剤供給ノズル１２０は，上部の溶剤供給管１２３から導入された溶剤を溶剤供給ノズル１２０の内部を通過させ，下部の各溶剤吐出口１２４から一様に吐出できる。
図１０に示すようにケーシング９０ａの上面には，温度及び湿度が調節され，清浄化された気体を導入するダクト１３０が接続されており，基板Ｗの処理時に所定の気体を導入し，ケーシング９０ａ内を所定の雰囲気に維持することができる。
そして，以上のように構成された基板処理装置９０では，第１のレジスト膜３３が剥離除去された基板Ｗが搬入されると，基板Ｗはスピンチャック９１上に吸着保持される。続いて待機部１０４で待機していた処理液供給ノズル１０３がＹ方向正方向側に移動し，ウェハＷの中心部上方まで移動する。スピンチャック９１によりウェハＷが回転され，当該回転されたウェハＷの中心部に対し処理液供給ノズル１０３からカーボン系の処理液が吐出される。ウェハＷ上に吐出されたカーボン系の処理液は，遠心力により拡散しウェハＷの表面全面に塗布される。このカーボン系の処理液の供給により，基板Ｗの層間絶縁膜３１や反射防止膜３２中からアミン成分が取り除かれると推測される。
次に，待機部１２１で待機していた溶剤供給ノズル１２０がＹ方向負方向側に移動し，平面から見て基板ＷのＹ方向正方向側の端部の手前の位置まで移動する。その後，溶剤供給ノズル１２０からカーボン系の処理液の溶剤が吐出され，溶剤供給ノズル１２０は，溶剤を吐出しながら，基板ＷのＹ方向負方向側の端部の外方まで移動する。これにより，基板Ｗの表面全面に溶剤が塗布される。続いてスピンチャック９１により基板Ｗが回転され，基板Ｗ上のカーボン系の処理液と溶剤が振り切られ，基板Ｗが洗浄される。その後基板Ｗが高速回転されて，基板Ｗが振り切り乾燥される。乾燥された基板Ｗは，基板処理装置９０から搬出され，上述したＣｕ配線の形成工程に戻され，基板表面上に第２のレジスト膜３５が形成される。
図１２は，前記実施の形態のように基板Ｗ上にカーボン系の処理液を供給した場合の配線溝３６の状態を示すものであり，何もしない場合（図３の（ｂ））に比べて配線溝３６の状態が改善されていることが確認できる。この実施の形態によれば，従来に比べて第２のレジスト膜３５のパターニングや，第２のレジスト膜３５をマスクとするエッチングが適正に行われ，所望の形状の配線溝３６や接続孔３４が形成され，適正なＣｕ配線を形成できる。
なお，上記実施の形態で記載した処理液供給ノズル１０３や溶剤供給ノズル１２０の構成は，上述のものに限られず，他の構成を有するものであってもよい。例えば溶剤供給ノズル１２０は，処理液供給ノズル１０３と同様に略円筒状に形成され，基板Ｗの中心部上方に溶剤を吐出するものであってもよい。かかる場合，基板Ｗを回転させることによって基板表面の全面に溶剤を供給できる。
以上の実施の形態は，本発明の一例を示すものであり，本発明はこの例に限らず種々の態様を採りうるものである。例えば，本発明は，上記実施の形態に記載したＣｕ配線の構造に限られず，他の構造のＣｕ配線を形成する際にも適用できる。また，本発明は，例えばウェハ，ＦＰＤ（フラットパネルディスプレイ）基板，マスク基板，レクチル基板などのいずれの基板にも適用できる。
本発明は，デュアルダマシン法を用いた多層配線構造の製造において，適正な形状の配線溝や接続孔を形成する際に有用である。
本実施の形態にかかるＣｕ配線の形成方法に用いられる基板処理装置の構成の概略を示す縦断面の説明図である。 Ｃｕ配線の形成プロセスに従って変化する基板上の多層膜構造の示す説明図である。 基板をオゾンを含む水蒸気に曝した場合とそうでない場合の配線溝の形成状態を示すものである。 基板を酸素を含む水蒸気に曝した場合の配線溝の形成状態を示すものである。 処理容器内にシラン系のガスを供給する基板処理装置の構成の概略を示す縦断面の説明図である。 基板をシラン系のガスに曝した場合の配線溝の状態を示すものである。 基板に現像液を供給できる基板処理装置の構成の概略を示す縦断面の説明図である。 図７の基板処理装置の横断面の説明図である。 基板に現像液を供給した場合の配線溝の状態を示すものである。 基板にカーボン系の処理液を供給できる基板処理装置の構成の概略を示す縦断面の説明図である。 図１０の基板処理装置の横断面の説明図である。 基板にカーボン系の処理液を供給した場合の配線溝の状態を示すものである。 従来のデュアルダマシン法を説明するフロー図である。 本来除去されるべき第２のレジスト膜が残存している状態を示す基板の多層膜構造の縦断面である。
符号の説明
１ 基板処理装置
２ 処理容器
１１ 水蒸気供給装置
１２ オゾンガス供給装置
Ｗ 基板

Claims (3)

  1. 基板上に第１のレジスト膜をマスクとしたエッチング処理により接続孔を形成し，その後第１のレジスト膜を剥離除去し，基板上に第２のレジスト膜を形成した後，第２のレジスト膜をマスクとしたエッチング処理により配線溝を形成する，デュアルダマシン法を用いた半導体装置の配線形成方法であって，
    第１のレジスト膜を剥離除去した後であって，第２のレジスト膜を形成する前に，基板を水蒸気雰囲気に曝し，
    前記水蒸気雰囲気を，磁気により活性化された磁化水から生成することを特徴とする，半導体装置の配線形成方法。
  2. 前記水蒸気雰囲気に，酸化作用のある気体を混合することを特徴とする，請求項１に記載の半導体装置の配線形成方法。
  3. 前記酸化作用のある気体は，オゾンガスであることを特徴とする，請求項２に記載の半導体装置の配線形成方法。
JP2004063797A 2004-03-08 2004-03-08 半導体装置の配線形成方法 Expired - Fee Related JP4202951B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004063797A JP4202951B2 (ja) 2004-03-08 2004-03-08 半導体装置の配線形成方法
US11/072,491 US7485568B2 (en) 2004-03-08 2005-03-07 Method for forming wiring of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004063797A JP4202951B2 (ja) 2004-03-08 2004-03-08 半導体装置の配線形成方法

Publications (2)

Publication Number Publication Date
JP2005252148A JP2005252148A (ja) 2005-09-15
JP4202951B2 true JP4202951B2 (ja) 2008-12-24

Family

ID=34909320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004063797A Expired - Fee Related JP4202951B2 (ja) 2004-03-08 2004-03-08 半導体装置の配線形成方法

Country Status (2)

Country Link
US (1) US7485568B2 (ja)
JP (1) JP4202951B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989033B2 (en) * 2007-07-12 2011-08-02 Applied Materials, Inc. Silicon precursors to make ultra low-K films with high mechanical properties by plasma enhanced chemical vapor deposition

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354516A (ja) * 1998-06-08 1999-12-24 Sony Corp シリコン酸化膜形成装置及びシリコン酸化膜形成方法
JP4484345B2 (ja) 2000-09-11 2010-06-16 東京エレクトロン株式会社 半導体装置及びその製造方法
JP3992480B2 (ja) 2001-11-12 2007-10-17 東京エレクトロン株式会社 基板処理装置および基板処理方法ならびに基板処理システム
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7183195B2 (en) * 2002-02-22 2007-02-27 Samsung Electronics, Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler
US7022619B2 (en) * 2002-03-27 2006-04-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating electronic device
US6853043B2 (en) * 2002-11-04 2005-02-08 Applied Materials, Inc. Nitrogen-free antireflective coating for use with photolithographic patterning
US7153776B2 (en) * 2002-11-27 2006-12-26 International Business Machines Corporation Method for reducing amine based contaminants
US7718009B2 (en) * 2004-08-30 2010-05-18 Applied Materials, Inc. Cleaning submicron structures on a semiconductor wafer surface
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
JP2006128542A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法

Also Published As

Publication number Publication date
JP2005252148A (ja) 2005-09-15
US20050196953A1 (en) 2005-09-08
US7485568B2 (en) 2009-02-03

Similar Documents

Publication Publication Date Title
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
US7402523B2 (en) Etching method
JP5271255B2 (ja) 損傷を受けた誘電材料の除去方法
TWI419258B (zh) 以無電鍍銅方式形成圖案化銅線的系統及方法
JP5100057B2 (ja) 半導体装置の製造方法
JP2009531857A5 (ja)
JP4555320B2 (ja) 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法
JP6139890B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2008098418A (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
KR20070096956A (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
JP2009283956A (ja) 半導体装置の製造方法及び基板洗浄装置
KR100505693B1 (ko) 미세 전자 소자 기판으로부터 포토레지스트 또는 유기물을세정하는 방법
TWI386281B (zh) CMP polishing method, CMP polishing apparatus, and manufacturing method of semiconductor element
JPH05326464A (ja) 基板表面の気相洗浄方法
JP4202951B2 (ja) 半導体装置の配線形成方法
JP3892749B2 (ja) 基板処理装置および基板処理方法
KR100870806B1 (ko) 반도체 디바이스의 제조 방법
WO2022085449A1 (ja) 基板処理方法、及び基板処理装置
JP6441499B2 (ja) 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
CN1868615A (zh) 一种针对低介电常数材料的去胶工艺方法
US6551442B2 (en) Method of producing semiconductor device and system for producing the same
JP2006351736A (ja) 半導体基板の洗浄方法
JP2010245562A (ja) 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法
JPH10303173A (ja) ウエハ乾燥機及びその乾燥方法
JP2003243335A (ja) レジスト除去方法およびレジスト除去装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081009

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141017

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees